JP6875175B2

JP6875175B2 - Battery monitoring system and reference voltage generation method

Info

Publication number: JP6875175B2
Application number: JP2017071790A
Authority: JP
Inventors: 佑一清水
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2017-03-31
Filing date: 2017-03-31
Publication date: 2021-05-19
Anticipated expiration: 2037-03-31
Also published as: JP2018173838A; JP2021114325A; JP7104208B2

Description

本発明は、電池監視システム、及び基準電圧生成方法に関するものである。
The present invention, batteries monitoring system, and to a reference voltage generation method.

従来から、電源電圧ＶＤＤに応じた電気信号（以下、「電源電圧ＶＤＤ」という）から基準電圧に応じた電気信号（以下、「基準電圧ＶＲＥＦ」という）を生成する半導体装置として基準電圧生成回路が知られている。電源電圧ＶＤＤの変動や電源電圧ＶＤＤに重畳するノイズの影響を低減するために、ＰＳＲＲ（Power Supply Rejection Ratio：電源電圧除去比）を向上させる技術が知られている。 Conventionally, a reference voltage generation circuit has been used as a semiconductor device that generates an electric signal corresponding to a reference voltage (hereinafter referred to as "reference voltage VREF") from an electric signal corresponding to the power supply voltage VDD (hereinafter referred to as "power supply voltage VDD"). Are known. A technique for improving PSRR (Power Supply Rejection Ratio) is known in order to reduce the influence of fluctuations in the power supply voltage VDD and noise superimposed on the power supply voltage VDD.

当該技術として、例えば、特許文献１及び２には、ＬＰＦを介して電源電圧ＶＤＤを基準電圧生成回路に入力させることにより、ＬＰＦにより、電源電圧ＶＤＤに重畳される高周波成分のノイズを除去する技術が記載されている。 As the technique, for example, Patent Documents 1 and 2 describe a technique for removing noise of a high frequency component superimposed on a power supply voltage VDD by an LPF by inputting a power supply voltage VDD to a reference voltage generation circuit via an LPF. Is described.

また、このような基準電圧生成回路として、図８に示すように、ＢＧＲ（Bandgap reference）１３４及びＡＭＰ（Amplifier）１３６を備えた基準電圧生成回路１３２が知られている。図８に示した半導体装置１００が備える基準電圧生成回路１３２では、抵抗素子１２０及び容量素子１２２を含むＬＰＦ１１２を介して、端子１３０に電源電圧ＶＤＤが入力される。そして、端子１３０から電源電圧ＶＤＤが基準電圧生成回路１３２のＢＧＲ１３４に入力される。ＢＧＲ１３４で電源電圧ＶＤＤに基づいて生成された基準電圧ＶＲＥＦは、端子４０を介して外部に出力される。 Further, as such a reference voltage generation circuit, as shown in FIG. 8, a reference voltage generation circuit 132 provided with a BGR (Bandgap reference) 134 and an AMP (Amplifier) 136 is known. In the reference voltage generation circuit 132 included in the semiconductor device 100 shown in FIG. 8, the power supply voltage VDD is input to the terminal 130 via the LPF 112 including the resistance element 120 and the capacitance element 122. Then, the power supply voltage VDD is input from the terminal 130 to the BGR 134 of the reference voltage generation circuit 132. The reference voltage VREF generated by the BGR 134 based on the power supply voltage VDD is output to the outside via the terminal 40.

特開２０１２−１１８８０８号公報Japanese Unexamined Patent Publication No. 2012-118808 特開２００９−３０１５５１号公報Japanese Unexamined Patent Publication No. 2009-301551

ところで、図８に示した従来の基準電圧生成回路１３２では、ＢＧＲ１３４の帯域がＡＭＰ１３６に比べて狭い。そのため、ＢＧＲ１３４の帯域を拡大するための容量素子を、ＢＧＲ１３４とＡＭＰ１３６との間に接続することが行われている。図８に示した基準電圧生成回路１３２では、端子１４１を介して半導体装置１００の外部に設けられた容量素子１４７がＢＧＲ１３４の出力とＡＭＰ１３６の入力との間に接続されている。 By the way, in the conventional reference voltage generation circuit 132 shown in FIG. 8, the band of the BGR 134 is narrower than that of the AMP 136. Therefore, a capacitive element for expanding the band of the BGR 134 is connected between the BGR 134 and the AMP 136. In the reference voltage generation circuit 132 shown in FIG. 8, a capacitance element 147 provided outside the semiconductor device 100 is connected between the output of the BGR 134 and the input of the AMP 136 via the terminal 141.

図９には、図８に示した従来の半導体装置１００の基準電圧生成回路１３２におけるＰＳＲＲの周波数特性（以下、「ＰＳＲＲ特性」という）の一例を示す。なお、図９ではＰＳＲＲ特性の比較のために、図８に示した従来の半導体装置１００において容量素子１４７とＢＧＲ１３４とが接続されていない場合のＰＳＲＲ特性を比較例１として示す。 FIG. 9 shows an example of the frequency characteristics of PSRR (hereinafter, referred to as “PSRR characteristics”) in the reference voltage generation circuit 132 of the conventional semiconductor device 100 shown in FIG. In FIG. 9, for comparison of PSRR characteristics, the PSRR characteristics when the capacitance element 147 and the BGR 134 are not connected in the conventional semiconductor device 100 shown in FIG. 8 are shown as Comparative Example 1.

図９では、ゲインが低いほど、ＰＳＲＲ特性が良いことを示している。ＰＳＲＲ特性は、容量素子１４７の容量値が大きくなるほど向上し、例えば、図９に示したＰＳＲＲ特性では、容量素子１４７の容量値が大きくなるほど中間の周波数領域におけるゲインが低下する（矢印Ａ参照）。 FIG. 9 shows that the lower the gain, the better the PSRR characteristics. The PSRR characteristic improves as the capacitance value of the capacitance element 147 increases. For example, in the PSRR characteristic shown in FIG. 9, the gain in the intermediate frequency region decreases as the capacitance value of the capacitance element 147 increases (see arrow A). ..

しかしながら、このように容量素子１４７の容量値を大きくすると、コストの上昇を招いたり、全体の回路規模が大きくなったりする場合がある。そのため、容量素子１４７の容量値を制限すると、上述のように、ＰＳＲＲ特性を十分に向上するこができない場合があった。 However, if the capacitance value of the capacitance element 147 is increased in this way, the cost may increase or the overall circuit scale may increase. Therefore, if the capacitance value of the capacitance element 147 is limited, the PSRR characteristics may not be sufficiently improved as described above.

このように容量素子の容量が大きくなることにより、全体の回路規模が増大したり、コストが上昇したりするのを抑制するためには、半導体装置（基準電圧生成回路）のＰＳＲＲ特性を向上させることが望まれている。 In order to suppress the increase in the overall circuit scale and the cost due to the increase in the capacitance of the capacitive element in this way, the PSRR characteristics of the semiconductor device (reference voltage generation circuit) are improved. Is desired.

本発明は、ＰＳＲＲ特性を向上させることができる、電池監視システム、及び基準電圧生成方法を提供することを目的とする。
The present invention aims at providing can improve PSRR characteristics, batteries monitoring system, and a reference voltage generation method.

上記目的を達成するために、本発明の電池監視システムは、第１フィルタを介して入力端子から入力された電源電圧に応じた信号をフィルタリング処理する第２フィルタと、前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する基準電圧生成回路と、を備えた半導体装置と、前記半導体装置から出力された基準電圧を駆動電圧として駆動し、直列に接続された複数の電池セルを備えたバッテリから測定対象となる電池セルの電池電圧の測定を制御する制御信号を出力する制御部と、前記複数の電池セル各々の一端の電圧と他端の電圧とが入力され、入力された電圧から前記測定対象の電池セルに応じた電圧を前記制御信号に応じて選択し、選択した電圧に応じた信号を出力するセル選択部と、前記半導体装置から出力された基準電圧を駆動電圧として駆動し、前記セル選択部から出力された電圧に応じた信号をデジタル信号に変換して前記制御部に出力するアナログデジタル変換器と、を備える。
上記目的を達成するために、本発明の電池監視システムは、接続端子を介して接続可能な外部に設けられた容量素子と、内部に設けられた抵抗素子とを備え、前記抵抗素子と前記容量素子とが前記接続端子を介して接続された状態で、第１フィルタを介して入力端子から入力された電源電圧に応じた信号をフィルタリング処理する第２フィルタと、前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する基準電圧生成回路と、を備えた半導体装置と、前記半導体装置から出力された基準電圧を駆動電圧として駆動し、直列に接続された複数の電池セルを備えたバッテリから測定対象となる電池セルの電池電圧の測定を制御する制御信号を出力する制御部と、前記複数の電池セル各々の一端の電圧と他端の電圧とが入力され、入力された電圧から前記測定対象の電池セルに応じた電圧を前記制御信号に応じて選択し、選択した電圧に応じた信号を出力するセル選択部と、前記半導体装置から出力された基準電圧を駆動電圧として駆動し、前記セル選択部から出力された電圧に応じた信号をデジタル信号に変換して前記制御部に出力するアナログデジタル変換器と、を備える。
To achieve the above Symbol purpose, the battery monitoring system of the present invention, a second filter for filtering a signal corresponding to the power supply voltage input from the input terminal through the first filter, filtering by the second filter A semiconductor device including a reference voltage generation circuit that generates a reference voltage based on the processed signal and outputs a signal corresponding to the generated reference voltage to the outside via an output terminal, and is output from the semiconductor device. A control unit that drives a reference voltage as a drive voltage and outputs a control signal that controls measurement of the battery voltage of the battery cell to be measured from a battery having a plurality of battery cells connected in series, and the plurality of control units. The voltage at one end and the voltage at the other end of each battery cell are input, and the voltage corresponding to the battery cell to be measured is selected from the input voltage according to the control signal, and the signal corresponding to the selected voltage is selected. An analog that drives the output cell selection unit and the reference voltage output from the semiconductor device as a drive voltage, converts the signal corresponding to the voltage output from the cell selection unit into a digital signal, and outputs it to the control unit. It is equipped with a digital converter.
In order to achieve the above object, the battery monitoring system of the present invention includes an externally provided capacitance element and an internally provided resistance element that can be connected via a connection terminal, and the resistance element and the capacitance are provided. With the element connected via the connection terminal, the second filter that filters the signal according to the power supply voltage input from the input terminal via the first filter and the second filter perform filtering processing. A semiconductor device including a reference voltage generation circuit that generates a reference voltage based on the generated signal and outputs a signal corresponding to the generated reference voltage to the outside via an output terminal, and a reference output from the semiconductor device. A control unit that drives a voltage as a drive voltage and outputs a control signal that controls measurement of the battery voltage of the battery cell to be measured from a battery having a plurality of battery cells connected in series, and the plurality of battery cells. The voltage at one end and the voltage at the other end are input, the voltage corresponding to the battery cell to be measured is selected from the input voltage according to the control signal, and the signal corresponding to the selected voltage is output. Analog-digital conversion that drives the cell selection unit and the reference voltage output from the semiconductor device as a drive voltage, converts the signal corresponding to the voltage output from the cell selection unit into a digital signal, and outputs it to the control unit. Equipped with a vessel.

さらに、上記目的を達成するために、本発明の基準電圧生成方法は、本開示の記載の電池監視システムにおける基準電圧生成方法であって、第１フィルタを介して入力端子から入力された電源電圧に応じた信号を第２フィルタによりフィルタリング処理し、前記第２フィルタによりフィルタリング処理された信号に基づいて基準電圧を生成し、生成した基準電圧に応じた信号を出力端子を介して外部に出力する処理を含む。
Further, in order to achieve the above object, the reference voltage generation method of the present invention is the reference voltage generation method in the battery monitoring system described in the present disclosure, and the power supply voltage input from the input terminal via the first filter. The signal corresponding to the above is filtered by the second filter, a reference voltage is generated based on the signal filtered by the second filter, and the signal corresponding to the generated reference voltage is output to the outside via the output terminal. Including processing.

本発明によれば、ＰＳＲＲ特性を向上させることができる、という効果を奏する。 According to the present invention, there is an effect that the PSRR characteristics can be improved.

第１実施形態における半導体装置の一例の概略を表す構成図である。It is a block diagram which shows the outline of the example of the semiconductor device in 1st Embodiment. 第１実施形態の半導体装置（基準電圧生成回路）のＰＳＲＲの周波数特性の一例を示す図である。It is a figure which shows an example of the frequency characteristic of PSRR of the semiconductor device (reference voltage generation circuit) of 1st Embodiment. 第２実施形態における半導体装置の一例の概略を表す構成図である。It is a block diagram which shows the outline of the example of the semiconductor device in 2nd Embodiment. 第３実施形態における半導体装置の一例の概略を表す構成図である。It is a block diagram which shows the outline of the example of the semiconductor device in 3rd Embodiment. 第３実施形態における半導体装置の他の例の概略を表す構成図である。It is a block diagram which shows the outline of another example of the semiconductor device in 3rd Embodiment. 第４実施形態における電池監視システムの位置例の概略を表す構成図である。It is a block diagram which shows the outline of the position example of the battery monitoring system in 4th Embodiment. 第１実施形態における半導体装置の他の例の概略を表す構成図である。It is a block diagram which shows the outline of another example of the semiconductor device in 1st Embodiment. 比較例である半導体装置の一例の概略を表す構成図である。It is a block diagram which shows the outline of an example of the semiconductor device which is a comparative example. 比較例である半導体装置（基準電圧生成回路）のＰＳＲＲ特性の一例を示す図である。It is a figure which shows an example of the PSRR characteristic of the semiconductor device (reference voltage generation circuit) which is a comparative example.

以下では、図面を参照して、各実施形態を詳細に説明する。 Hereinafter, each embodiment will be described in detail with reference to the drawings.

［第１実施形態］
まず、本実施形態の半導体装置の構成について説明する。図１には、本実施形態の半導体装置１０の一例の概略を表す構成図を示す。 [First Embodiment]
First, the configuration of the semiconductor device of this embodiment will be described. FIG. 1 shows a configuration diagram showing an outline of an example of the semiconductor device 10 of the present embodiment.

図１に示すように、本実施形態の半導体装置１０は、端子３０、基準電圧生成回路３２、端子３８、端子４０、及びＬＰＦ（Low Pass Filter）４２を備える。 As shown in FIG. 1, the semiconductor device 10 of the present embodiment includes a terminal 30, a reference voltage generation circuit 32, a terminal 38, a terminal 40, and an LPF (Low Pass Filter) 42.

端子３０には、半導体装置１０の外部に設けられたＬＰＦ１２を介して外部から電源電圧ＶＤＤに応じた電気信号（以下、「電源電圧ＶＤＤ」という）が入力される。ＬＰＦ１２は、抵抗素子２０及び容量素子２２を備えており、電源電圧ＶＤＤに重畳されている高周波成分の電源ノイズを除去するフィルタリング処理を行う。本実施形態の端子３０が本開示の入力端子の一例であり、本実施形態のＬＰＦ１２が本開示の第１フィルタの一例である。 An electric signal (hereinafter, referred to as “power supply voltage VDD”) corresponding to the power supply voltage VDD is input to the terminal 30 from the outside via an LPF 12 provided outside the semiconductor device 10. The LPF 12 includes a resistance element 20 and a capacitance element 22, and performs a filtering process for removing power supply noise of a high frequency component superimposed on the power supply voltage VDD. The terminal 30 of the present embodiment is an example of the input terminal of the present disclosure, and the LPF 12 of the present embodiment is an example of the first filter of the present disclosure.

端子３０に入力された電源電圧ＶＤＤは、ＬＰＦ４２を介して基準電圧生成回路３２に入力される。本実施形態のＬＰＦ４２は、抵抗素子４４及び容量素子４６を備えている。本実施形態のＬＰＦ４２は、ＬＰＦ１２を補助する機能を有しており、ＬＰＦ１２により電源ノイズが遮断（フィルタリング処理）された電源電圧ＶＤＤに対して、さらに電源ノイズを遮断（フィルタリング処理）を行う。そのため、本実施形態のＬＰＦ４２の時定数（遮断する周波数）は、ＬＰＦ１２と異なっている。 The power supply voltage VDD input to the terminal 30 is input to the reference voltage generation circuit 32 via the LPF 42. The LPF 42 of the present embodiment includes a resistance element 44 and a capacitance element 46. The LPF 42 of the present embodiment has a function of assisting the LPF 12, and further cuts off the power supply noise (filtering process) with respect to the power supply voltage VDD in which the power supply noise is cut off (filtering process) by the LPF 12. Therefore, the time constant (frequency to be cut off) of the LPF 42 of the present embodiment is different from that of the LPF 12.

本実施形態のＬＰＦ４２の容量素子４６は、半導体装置１０の外部に設けられており、端子３８を介して容量素子４６と接続されている。すなわち、本実施形態の半導体装置１０では、端子３８を介して抵抗素子４４と容量素子４６とが接続されることにより、ＬＰＦ４２がローパスフィルタとして機能する。抵抗素子４４は、一端が端子３０に接続され、他端が基準電圧生成回路３２及び端子３８に接続されている。本実施形態のＬＰＦ４２が本開示の第２フィルタの一例であり、本実施形態の端子３８が本開示の接続端子の一例である。 The capacitance element 46 of the LPF 42 of the present embodiment is provided outside the semiconductor device 10, and is connected to the capacitance element 46 via a terminal 38. That is, in the semiconductor device 10 of the present embodiment, the LPF 42 functions as a low-pass filter by connecting the resistance element 44 and the capacitance element 46 via the terminal 38. One end of the resistance element 44 is connected to the terminal 30, and the other end is connected to the reference voltage generation circuit 32 and the terminal 38. The LPF 42 of the present embodiment is an example of the second filter of the present disclosure, and the terminal 38 of the present embodiment is an example of the connection terminal of the present disclosure.

基準電圧生成回路３２は、ＢＧＲ（Bandgap reference）回路（以下、「ＢＧＲ」という）３４及びアンプ回路（以下、「ＡＭＰ」という）３６を備えている。ＢＧＲ３４は、端子３０とＬＰＦ４２を介して接続されており、入力された電源電圧ＶＤＤから基準電圧ＶＲＥＦを生成する。ＡＭＰ３６には、端子３０及びＢＧＲ３４が接続されており、ＢＧＲ３４により生成された基準電圧ＶＲＥＦは、ＡＭＰ３６により増幅される。ＡＭＰ３６により増幅された基準電圧ＶＲＥＦは、端子４０を介して半導体装置１０の外部に出力される。本実施形態の端子４０が本開示の出力端子の一例である。 The reference voltage generation circuit 32 includes a BGR (Bandgap reference) circuit (hereinafter referred to as “BGR”) 34 and an amplifier circuit (hereinafter referred to as “AMP”) 36. The BGR 34 is connected to the terminal 30 via the LPF 42, and generates a reference voltage VREF from the input power supply voltage VDD. A terminal 30 and a BGR 34 are connected to the AMP 36, and the reference voltage VREF generated by the BGR 34 is amplified by the AMP 36. The reference voltage VREF amplified by the AMP 36 is output to the outside of the semiconductor device 10 via the terminal 40. The terminal 40 of this embodiment is an example of the output terminal of the present disclosure.

次に、本実施形態の半導体装置１０の基準電圧生成回路３２におけるＰＳＲＲの周波数特性（以下、「ＰＳＲＲ特性」という）について説明する。図２には、本実施形態の半導体装置１０の基準電圧生成回路３２におけるＰＳＲＲ特性の一例を示す。なお、図２には、本実施形態の半導体装置１０のＰＳＲＲ特性の他、比較のために、図１に示した半導体装置１０と異なり、ＬＰＦ１２を介さずに電源電圧ＶＤＤが入力され、かつＬＰＦ４２を備えていない場合の半導体装置のＰＳＲＲ特性を比較例Ａとして示す。また、図２には、比較のため、図１に示した半導体装置１０と異なり、ＬＰＦ４２を備えていない場合の半導体装置のＰＳＲＲ特性を比較例Ｂとして示す。 Next, the frequency characteristics of PSRR (hereinafter, referred to as “PSRR characteristics”) in the reference voltage generation circuit 32 of the semiconductor device 10 of the present embodiment will be described. FIG. 2 shows an example of PSRR characteristics in the reference voltage generation circuit 32 of the semiconductor device 10 of the present embodiment. In addition to the PSRR characteristics of the semiconductor device 10 of the present embodiment, FIG. 2 shows that, for comparison, unlike the semiconductor device 10 shown in FIG. 1, the power supply voltage VDD is input without going through the LPF 12, and the LPF 42. The PSRR characteristics of the semiconductor device in the case where the above is not provided are shown as Comparative Example A. Further, for comparison, FIG. 2 shows the PSRR characteristics of the semiconductor device when the semiconductor device is not provided as Comparative Example B, unlike the semiconductor device 10 shown in FIG.

図２では、ゲインが低いほど、ＰＳＲＲ特性が良いことを示している。図２に示すように、比較例Ｂでは、ＬＰＦ１２により高周波成分が除去されているため、比較例Ａよりも比較例Ｂの方が、高周波領域におけるＰＳＲＲ特性が向上している。なお、ＬＰＦ１２における時定数、すなわち抵抗素子２０の抵抗値及び容量素子２２の容量値は、電源電圧ＶＤＤに重畳するノイズの状態、及びＬＰＦ１２を設けない場合のＰＳＳＲ特性（比較例Ａ参照）等に基づいて得られた値を用いることができ、また、これらの値は、実験的に得ておくことができる。 FIG. 2 shows that the lower the gain, the better the PSRR characteristics. As shown in FIG. 2, in Comparative Example B, since the high frequency component is removed by LPF 12, Comparative Example B has improved PSRR characteristics in the high frequency region as compared with Comparative Example A. The time constant in the LPF 12, that is, the resistance value of the resistance element 20 and the capacitance value of the capacitance element 22 is based on the noise state superimposed on the power supply voltage VDD, the PSSR characteristics when the LPF 12 is not provided (see Comparative Example A), and the like. The values obtained on the basis can be used, and these values can be obtained experimentally.

一方、図２に示すように、本実施形態と比較例Ｂとを比較すると、中間の周波数領域において本実施形態の半導体装置１０では、ＰＳＲＲ特性が向上していることがわかる。なお、ＬＰＦ４２における時定数、すなわち抵抗素子４４の抵抗値及び容量素子４６の容量値は、重畳するノイズの状態、ＬＰＦ４２を設けない場合のＰＳＳＲ特性（比較例Ａ及び比較例Ｂ参照）、及び特性を向上させたい中間の周波数領域等に基づいて得られた値を用いることができ、また、これらの値は、実験的に得ておくことができる。 On the other hand, as shown in FIG. 2, when the present embodiment and Comparative Example B are compared, it can be seen that the semiconductor device 10 of the present embodiment has improved PSRR characteristics in the intermediate frequency region. The time constant in the LPF 42, that is, the resistance value of the resistance element 44 and the capacitance value of the capacitance element 46 are the state of overlapping noise, the PSSR characteristics when the LPF 42 is not provided (see Comparative Example A and Comparative Example B), and the characteristics. It is possible to use the values obtained based on the intermediate frequency region or the like for which it is desired to improve, and these values can be obtained experimentally.

このように、本実施形態の半導体装置１０では、ＬＰＦ１２を介して端子３０から電源電圧ＶＤＤが入力される。ＬＰＦ４２は、端子３８を介して接続可能な外部に設けられた容量素子４６と、内部に設けられた抵抗素子４４とを備え、抵抗素子４４と容量素子４６とが端子３８を介して接続された状態で、端子３０を介して入力された電源電圧ＶＤＤをフィルタリング処理する。基準電圧生成回路３２は、ＬＰＦ４２によりフィルタリング処理された信号に基づいて基準電圧ＶＲＥＦを生成し、生成した基準電圧ＶＲＥＦを端子４０を介して外部に出力する。また、ＬＰＦ１２とＬＰＦ４２とは時定数が異なる。 As described above, in the semiconductor device 10 of the present embodiment, the power supply voltage VDD is input from the terminal 30 via the LPF 12. The LPF 42 includes an externally provided capacitance element 46 that can be connected via the terminal 38 and an internally provided resistance element 44, and the resistance element 44 and the capacitance element 46 are connected via the terminal 38. In this state, the power supply voltage VDD input via the terminal 30 is filtered. The reference voltage generation circuit 32 generates a reference voltage VREF based on the signal filtered by the LPF 42, and outputs the generated reference voltage VREF to the outside via the terminal 40. Further, the time constants of LPF12 and LPF42 are different.

本実施形態の半導体装置１０によれば、電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して基準電圧生成回路３２に入力されるため、ＰＳＲＲ特性を向上させることができる。 According to the semiconductor device 10 of the present embodiment, the power supply voltage VDD is input to the reference voltage generation circuit 32 via the two LPFs, the LPF 12 and the LPF 42, so that the PSRR characteristics can be improved.

［第２実施形態］
第１実施形態では、半導体装置１０が１つの基準電圧生成回路（基準電圧生成回路３２）を備える形態について説明した。これに対して、本実施形態では、半導体装置１０が複数の基準電圧生成回路を備える形態について説明する。なお、本実施形態の半導体装置１０は、第１実施形態の半導体装置１０と同様の構成を含むため、同様の構成については詳細な説明を省略する。 [Second Embodiment]
In the first embodiment, a mode in which the semiconductor device 10 includes one reference voltage generation circuit (reference voltage generation circuit 32) has been described. On the other hand, in the present embodiment, a mode in which the semiconductor device 10 includes a plurality of reference voltage generation circuits will be described. Since the semiconductor device 10 of the present embodiment includes the same configuration as the semiconductor device 10 of the first embodiment, detailed description of the same configuration will be omitted.

図３に、本実施形態の半導体装置１０の一例の概略を表す構成図を示す。図３に示すように本実施形態の半導体装置１０は、第１実施形態の半導体装置１０における基準電圧生成回路３２に替わり、基準電圧生成回路３２Ａと基準電圧生成回路３２Ｂとを備えている。 FIG. 3 shows a configuration diagram showing an outline of an example of the semiconductor device 10 of the present embodiment. As shown in FIG. 3, the semiconductor device 10 of the present embodiment includes a reference voltage generation circuit 32A and a reference voltage generation circuit 32B in place of the reference voltage generation circuit 32 of the semiconductor device 10 of the first embodiment.

端子３０に入力された電源電圧ＶＤＤは、ＬＰＦ４２を介して第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂに入力される。ＬＰＦ４２の抵抗素子４４は、ＢＧＲ３４Ａ及びＢＧＲ３４Ｂに接続されている。 The power supply voltage VDD input to the terminal 30 is input to the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32B via the LPF42. The resistance element 44 of the LPF 42 is connected to the BGR 34A and the BGR 34B.

第１基準電圧生成回路３２Ａは、ＢＧＲ３４Ａ及びＡＭＰ３６Ａを備えている。ＢＧＲ３４Ａは、端子３０とＬＰＦ４２を介して接続されており、入力された電源電圧ＶＤＤから基準電圧ＶＲＥＦ１を生成する。ＡＭＰ３６Ａは、端子３０及びＢＧＲ３４Ａに接続されており、ＢＧＲ３４Ａにより生成された基準電圧ＶＲＥＦ１は、ＡＭＰ３６Ａにより増幅される。ＡＭＰ３６Ａにより増幅された基準電圧ＶＲＥＦ１は、端子４０Ａを介して半導体装置１０の外部に出力される。この場合の端子４０Ａが本開示の第１出力端子の一例である。 The first reference voltage generation circuit 32A includes BGR34A and AMP36A. The BGR 34A is connected to the terminal 30 via the LPF 42, and generates a reference voltage VREF1 from the input power supply voltage VDD. The AMP36A is connected to the terminal 30 and the BGR34A, and the reference voltage VREF1 generated by the BGR34A is amplified by the AMP36A. The reference voltage VREF1 amplified by the AMP 36A is output to the outside of the semiconductor device 10 via the terminal 40A. The terminal 40A in this case is an example of the first output terminal of the present disclosure.

一方、第２基準電圧生成回路３２Ｂは、ＢＧＲ３４Ｂ及びＡＭＰ３６Ｂを備えている。ＢＧＲ３４Ｂは、端子３０とＬＰＦ４２を介して接続されており、入力された電源電圧ＶＤＤから基準電圧ＶＲＥＦ２を生成する。ＡＭＰ３６Ｂは、端子３０及びＢＧＲ３４Ｂに接続されており、ＢＧＲ３４Ｂにより生成された基準電圧ＶＲＥＦ２は、ＡＭＰ３６Ｂにより増幅される。ＡＭＰ３６Ｂにより増幅された基準電圧ＶＲＥＦ２は、端子４０Ｂを介して半導体装置１０の外部に出力される。この場合の端子４０Ｂが本開示の第２出力端子の一例である。 On the other hand, the second reference voltage generation circuit 32B includes BGR34B and AMP36B. The BGR 34B is connected to the terminal 30 via the LPF 42, and generates a reference voltage VREF2 from the input power supply voltage VDD. The AMP36B is connected to the terminal 30 and the BGR34B, and the reference voltage VREF2 generated by the BGR34B is amplified by the AMP36B. The reference voltage VREF2 amplified by the AMP 36B is output to the outside of the semiconductor device 10 via the terminal 40B. The terminal 40B in this case is an example of the second output terminal of the present disclosure.

本実施形態の半導体装置１０では、第１基準電圧生成回路３２Ａと第２基準電圧生成回路３２Ｂとは、同様の構成であり、ＢＧＲ３４ＡとＢＧＲ３４Ｂ、及びＡＭＰ３６ＡとＡＭＰ３６Ｂとは、各々同様の構成である。また、第１基準電圧生成回路３２Ａと第２基準電圧生成回路３２Ｂとは、端子３０及びＬＰＦ４２に対する接続関係が同様である。また、基準電圧ＶＲＥＦ１と基準電圧ＶＲＥＦ２とは、誤差を無視すると同様の値である。 In the semiconductor device 10 of the present embodiment, the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32B have the same configuration, and the BGR34A and BGR34B, and the AMP36A and AMP36B have the same configuration, respectively. .. Further, the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32B have the same connection relationship with the terminal 30 and the LPF 42. Further, the reference voltage VREF1 and the reference voltage VREF2 have the same values when the error is ignored.

このように、本実施形態の半導体装置１０における第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの各々は、第１実施形態の半導体装置１０における基準電圧生成回路３２と同様である。 As described above, each of the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32B in the semiconductor device 10 of the present embodiment is the same as the reference voltage generation circuit 32 in the semiconductor device 10 of the first embodiment.

従って、第１実施形態の半導体装置１０と同様に、本実施形態の半導体装置１０によれば、電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの各々に入力されるため、基準電圧ＶＲＥＦ１及び基準電圧ＶＲＥＦ２の各々において、ＰＳＲＲ特性を向上させることができる。 Therefore, similarly to the semiconductor device 10 of the first embodiment, according to the semiconductor device 10 of the present embodiment, the power supply voltage VDD is set to the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32A via two LPFs, LPF12 and LPF42. Since it is input to each of the reference voltage generation circuits 32B, the PSRR characteristics can be improved in each of the reference voltage VREF1 and the reference voltage VREF2.

なお、本実施形態と異なり、第１基準電圧生成回路３２Ａが生成する基準電圧ＶＲＥＦ１の電圧値と、第２基準電圧生成回路３２Ｂが生成する基準電圧ＶＲＥＦ２の電圧値とが異なっていてもよいことは言うまでもない。この場合、第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの各々は、生成する基準電圧ＶＲＥＦ１または基準電圧ＶＲＥＦ２の電圧値に応じたＢＧＲ３４Ａ及びＡＭＰ３６Ａ、またはＢＧＲ３４Ｂ及びＡＭＰ３６Ｂを備えていればよい。 In addition, unlike this embodiment, the voltage value of the reference voltage VREF1 generated by the first reference voltage generation circuit 32A and the voltage value of the reference voltage VREF2 generated by the second reference voltage generation circuit 32B may be different. Needless to say. In this case, if each of the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32B includes BGR34A and AMP36A, or BGR34B and AMP36B according to the voltage values of the generated reference voltage VREF1 or reference voltage VREF2, Good.

しかしながら、例えば、自動車分野の機能安全規格であるＩＳＯ２６２６２の規定に準拠する場合等、同様の基準電圧ＶＲＥＦを生成する基準電圧生成回路を複数備えていることが必要となる場合がある。このような場合、本実施形態の半導体装置１０のように、基準電圧ＶＲＥＦ１を生成する第１基準電圧生成回路３２Ａと、基準電圧ＶＲＥＦ１と同様の電圧値である基準電圧ＶＲＥＦ２を生成する第２基準電圧生成回路３２Ｂとを備えることが好ましい。 However, for example, when complying with the provisions of ISO 26262, which is a functional safety standard in the automobile field, it may be necessary to provide a plurality of reference voltage generation circuits that generate a similar reference voltage VREF. In such a case, as in the semiconductor device 10 of the present embodiment, the first reference voltage generation circuit 32A that generates the reference voltage VREF1 and the second reference voltage that generates the reference voltage VREF2 that is the same voltage value as the reference voltage VREF1. It is preferable to include a voltage generation circuit 32B.

また、本実施形態の半導体装置１０では、第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂという２つの基準電圧生成回路を備える場合について説明したが、半導体装置１０が３つ以上の基準電圧生成回路を備えていてもよいことは言うまでもない。この場合、半導体装置１０が備える基準電圧生成回路の数にかかわらず、ＬＰＦ４２を設ける数は１つでよい。 Further, in the semiconductor device 10 of the present embodiment, a case where two reference voltage generation circuits, a first reference voltage generation circuit 32A and a second reference voltage generation circuit 32B, is provided has been described, but the semiconductor device 10 has three or more reference points. Needless to say, a voltage generation circuit may be provided. In this case, regardless of the number of reference voltage generation circuits included in the semiconductor device 10, the number of LPF 42s may be one.

［第３実施形態］
上記各実施形態では、外部から入力される電源電圧ＶＤＤに基づいて基準電圧（ＶＲＥＦ、または基準電圧ＶＲＥＦ１及び基準電圧ＶＲＥＦ２）を生成する半導体装置１０について説明した。これに対して本実施形態の半導体装置１０では、内部で電源電圧ＶＤＤを生成する場合について説明する。なお、本実施形態の半導体装置１０は、第１実施形態の半導体装置１０と同様の構成を含むため、同様の構成については詳細な説明を省略する。 [Third Embodiment]
In each of the above embodiments, the semiconductor device 10 that generates a reference voltage (VREF, or a reference voltage VREF1 and a reference voltage VREF2) based on a power supply voltage VDD input from the outside has been described. On the other hand, in the semiconductor device 10 of the present embodiment, a case where the power supply voltage VDD is generated internally will be described. Since the semiconductor device 10 of the present embodiment includes the same configuration as the semiconductor device 10 of the first embodiment, detailed description of the same configuration will be omitted.

図４に、本実施形態の半導体装置１０の一例の概略を表す構成図を示す。図４に示すように、本実施形態の半導体装置１０では、電源電圧ＶＤＤよりも高電圧である電源電圧ＶＣＣがＬＰＦ１２を介して端子３０に入力される。 FIG. 4 shows a configuration diagram showing an outline of an example of the semiconductor device 10 of the present embodiment. As shown in FIG. 4, in the semiconductor device 10 of the present embodiment, the power supply voltage VCC, which is higher than the power supply voltage VDD, is input to the terminal 30 via the LPF 12.

また、本実施形態の半導体装置１０は、端子３０とＬＰＦ４２との間に、高耐圧のレギュレータ回路（以下、「ＲＥＧ」という）５０を備えている。ＲＥＧ５０は、端子３０から入力された電源電圧ＶＣＣを電源電圧ＶＤＤに変換（生成）して出力する。ＲＥＧ５０が生成した電源電圧ＶＤＤは、ＬＰＦ４２に供給されるとともに、端子５２を介して半導体装置１０の外部に出力される。本実施形態のＲＥＧ５０が本開示の変換回路の一例である。 Further, the semiconductor device 10 of the present embodiment includes a high withstand voltage regulator circuit (hereinafter referred to as “REG”) 50 between the terminal 30 and the LPF 42. The REG50 converts (generates) the power supply voltage VCS input from the terminal 30 into the power supply voltage VDD and outputs it. The power supply voltage VDD generated by the REG 50 is supplied to the LPF 42 and output to the outside of the semiconductor device 10 via the terminal 52. The REG50 of the present embodiment is an example of the conversion circuit of the present disclosure.

このように、本実施形態の半導体装置１０にでは、ＬＰＦ４２がＲＥＧ５０に接続されており、端子３０に替わり、ＲＥＧ５０から電源電圧ＶＤＤが入力される他は、第１実施形態の半導体装置１０と同様である。 As described above, the semiconductor device 10 of the present embodiment is the same as the semiconductor device 10 of the first embodiment except that the LPF 42 is connected to the REG 50 and the power supply voltage VDD is input from the REG 50 instead of the terminal 30. Is.

従って、第１実施形態の半導体装置１０と同様に、本実施形態の半導体装置１０によれば、電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して基準電圧生成回路３２に入力されるため、基準電圧ＶＲＥＦにおいて、ＰＳＲＲ特性を向上させることができる。 Therefore, similarly to the semiconductor device 10 of the first embodiment, according to the semiconductor device 10 of the present embodiment, the power supply voltage VDD is input to the reference voltage generation circuit 32 via the two LPFs, the LPF 12 and the LPF 42. , PSRR characteristics can be improved at the reference voltage VREF.

なお、図４に示した半導体装置１０では１つ基準電圧生成回路（基準電圧生成回路３２）を備える場合について説明したが、第２実施形態と同様に、複数の基準電圧生成回路を備えていてもよいことは言うまでもない。この場合の一例として、図５には、第１基準電圧生成回路３２Ａと第２基準電圧生成回路３２Ｂとを備えた場合の本実施形態の半導体装置１０の一例の概略を表す構成図を示す。図５に示した半導体装置１０は、図４に示した本実施形態の半導体装置１０と、上記第２実施形態の図３に示した半導体装置１０とを組み合わせたものである。 Although the case where one reference voltage generation circuit (reference voltage generation circuit 32) is provided in the semiconductor device 10 shown in FIG. 4 has been described, a plurality of reference voltage generation circuits are provided as in the second embodiment. Needless to say, it's good. As an example of this case, FIG. 5 shows a configuration diagram showing an outline of an example of the semiconductor device 10 of the present embodiment when the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32B are provided. The semiconductor device 10 shown in FIG. 5 is a combination of the semiconductor device 10 of the present embodiment shown in FIG. 4 and the semiconductor device 10 shown in FIG. 3 of the second embodiment.

図５に示した半導体装置１０においても、上記図４に示した半導体装置１０と同様に、電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの各々に入力されるため、基準電圧ＶＲＥＦ１及び基準電圧ＶＲＥＦ２の各々において、ＰＳＲＲ特性を向上させることができる。 In the semiconductor device 10 shown in FIG. 5, similarly to the semiconductor device 10 shown in FIG. 4, the power supply voltage VDD is set to the first reference voltage generation circuit 32A and the second reference via the two LPFs LPF12 and LPF42. Since it is input to each of the voltage generation circuits 32B, the PSRR characteristics can be improved at each of the reference voltage VREF1 and the reference voltage VREF2.

［第４実施形態］
上記各実施形態の半導体装置１０は、電池セルの電池電圧を測定することにより電池電圧の監視を行う電池電圧監視システムに適用することが好ましい。特に、上述したように、自動車等に用いられる電池セルの電池電圧を監視するシステムに、上記第３実施形態において図５として示した半導体装置１０を適用することが好ましいため、本実施形態では、図５の半導体装置１０を適用した電池監視システムについて図６を参照して説明する。 [Fourth Embodiment]
The semiconductor device 10 of each of the above embodiments is preferably applied to a battery voltage monitoring system that monitors the battery voltage by measuring the battery voltage of the battery cell. In particular, as described above, it is preferable to apply the semiconductor device 10 shown in FIG. 5 in the third embodiment to the system for monitoring the battery voltage of the battery cell used in an automobile or the like. Therefore, in the present embodiment, the semiconductor device 10 is preferably applied. A battery monitoring system to which the semiconductor device 10 of FIG. 5 is applied will be described with reference to FIG.

図６に示した半導体装置１０を適用した電池監視システム６０は、直列に接続された複数の電池セルＶを備えたバッテリ６１の、電池セルＶ各々の電池電圧を測定する機能を有する。なお、一例として図６に示した電池監視システム６０では、バッテリ６１がｎ個（ｎ＝２）の電池セルＶ（Ｖｎ、Ｖｎ−１）を備えている場合を示しているが、バッテリ６１が備える電池セルＶの数は特に限定されるものではない。 The battery monitoring system 60 to which the semiconductor device 10 shown in FIG. 6 is applied has a function of measuring the battery voltage of each of the battery cells V of the battery 61 having a plurality of battery cells V connected in series. As an example, in the battery monitoring system 60 shown in FIG. 6, the case where the battery 61 includes n (n = 2) battery cells V (Vn, Vn-1) is shown, but the battery 61 is The number of battery cells V provided is not particularly limited.

電池セルＶｎの高電位側は端子７０ｎに接続され、端子７０ｎには、電池セルＶｎの高電位側の電圧が入力される。また、電池セルＶｎの低電位側、及び電池セルＶｎ−１の低電位側は端子７０ｎ−１に接続され、端子７０ｎ−１には、電池セルＶｎの低電位側の電圧（電池セルＶｎ−１の高電位側の電圧）が入力される。さらに、電池セルＶｎ−１の低電位側は端子７０ｎ−２接続され、端子７０ｎ−２には、電池セルＶｎ−１の低電位側の電圧が入力される。 The high potential side of the battery cell Vn is connected to the terminal 70n, and the voltage on the high potential side of the battery cell Vn is input to the terminal 70n. Further, the low potential side of the battery cell Vn and the low potential side of the battery cell Vn-1 are connected to the terminal 70n-1, and the voltage on the low potential side of the battery cell Vn (battery cell Vn-) is connected to the terminal 70n-1. The voltage on the high potential side of 1) is input. Further, the low potential side of the battery cell Vn-1 is connected to the terminal 70n-2, and the voltage on the low potential side of the battery cell Vn-1 is input to the terminal 70n-2.

図６に示すように、本実施形態の電池監視システム６０の端子３０には、ＬＰＦ１２を介して、電池セルＶｎの高電位側の電圧が電源電圧ＶＣＣとして入力される。端子３０に入力された電源電圧ＶＣＣは、ＲＥＧ５０により電源電圧ＶＤＤに変換される。電源電圧ＶＤＤは、端子５２から出力されるとともに、ＬＰＦ４２を介して、第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂに入力される。 As shown in FIG. 6, the voltage on the high potential side of the battery cell Vn is input as the power supply voltage VCS to the terminal 30 of the battery monitoring system 60 of the present embodiment via the LPF12. The power supply voltage VCS input to the terminal 30 is converted into the power supply voltage VDD by the REG50. The power supply voltage VDD is output from the terminal 52 and input to the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32B via the LPF 42.

図６に示すように、本実施形態の電池監視システム６０は、第１基準電圧生成回路３２Ａを備えたセル電圧測定回路６２Ａ、及び第２基準電圧生成回路３２Ｂを備えたセル電圧測定回路６２Ｂを備えている。 As shown in FIG. 6, the battery monitoring system 60 of the present embodiment includes a cell voltage measurement circuit 62A including a first reference voltage generation circuit 32A and a cell voltage measurement circuit 62B including a second reference voltage generation circuit 32B. I have.

セル電圧測定回路６２Ａは、電池セルＶｎ−１及びＶｎ各々の電池電圧を測定して測定結果を出力する。また、セル電圧測定回路６２Ｂは、電池セルＶｎ−１及びＶｎ各々の電池電圧を測定して測定結果を出力する。このように、本実施形態の電池監視システム６０では、各電池セルの電池電圧を測定するための測定経路を２つ備えている。 The cell voltage measuring circuit 62A measures the battery voltage of each of the battery cells Vn-1 and Vn and outputs the measurement result. Further, the cell voltage measuring circuit 62B measures the battery voltage of each of the battery cells Vn-1 and Vn and outputs the measurement result. As described above, the battery monitoring system 60 of the present embodiment includes two measurement paths for measuring the battery voltage of each battery cell.

なお、本実施形態の電池監視システム６０では、外部に設けられたＭＣＵ（Microcontroller）８０の制御により測定対象の電池セルＶの電池電圧の測定を実行することにより、電池電圧の監視を行う。 In the battery monitoring system 60 of the present embodiment, the battery voltage is monitored by measuring the battery voltage of the battery cell V to be measured under the control of an externally provided MCU (Microcontroller) 80.

セル電圧測定回路６２Ａは、さらにセル選択スイッチ（以下、「セル選択ＳＷ」という）６４Ａ、アナログレベルシフタ６６Ａ、アナログデジタル変換器（以下、「Ａ／Ｄ」という）６８Ａ、及び制御部６９Ａを備えている。また、セル電圧測定回路６２Ｂは、さらに、セル選択ＳＷ６４Ｂ、アナログレベルシフタ６６Ｂ、Ａ／Ｄ６８Ｂ、及び制御部６９Ｂを備えている。本実施形態のセル選択ＳＷ６４Ａ及びセル選択ＳＷ６４Ｂが、本開示のセル選択部の一例である。 The cell voltage measuring circuit 62A further includes a cell selection switch (hereinafter referred to as “cell selection SW”) 64A, an analog level shifter 66A, an analog digital converter (hereinafter referred to as “A / D”) 68A, and a control unit 69A. There is. Further, the cell voltage measuring circuit 62B further includes a cell selection SW64B, an analog level shifter 66B, an A / D68B, and a control unit 69B. The cell selection SW64A and the cell selection SW64B of the present embodiment are examples of the cell selection unit of the present disclosure.

このようにセル電圧測定回路６２Ａとセル電圧測定回路６２Ｂとは、備えている基準電圧生成回路が第１基準電圧生成回路３２Ａであるか第２基準電圧生成回路３２Ｂであるかのみが相違し、その他は同様であるため、以下では、セル電圧測定回路６２Ａについて構成及び動作を詳細に説明し、セル電圧測定回路６２Ｂの構成及び動作の詳細な説明を省略する。 As described above, the cell voltage measuring circuit 62A and the cell voltage measuring circuit 62B differ only in whether the provided reference voltage generation circuit is the first reference voltage generation circuit 32A or the second reference voltage generation circuit 32B. Since the other parts are the same, the configuration and operation of the cell voltage measuring circuit 62A will be described in detail below, and the detailed description of the configuration and operation of the cell voltage measuring circuit 62B will be omitted.

本実施形態の制御部６９Ａは、セル電圧測定回路６２Ａから供給される電源電圧ＶＤＤにより駆動し、電池監視システム６０のＭＣＵ８０の制御に応じて、測定対象の電池電圧を測定するための制御信号を生成してセル選択ＳＷ６４Ａに出力する。なお、図６では、繁雑になるのを避けるため、制御部６９Ａとセル選択ＳＷ６４Ａとを接続する信号線の記載を省略している。また、本実施形態の制御部６９Ａは、Ａ／Ｄ６８Ａから入力された測定結果を図示を省略した通信部を介してＭＣＵ８０に送信する。 The control unit 69A of the present embodiment is driven by the power supply voltage VDD supplied from the cell voltage measurement circuit 62A, and outputs a control signal for measuring the battery voltage to be measured according to the control of the MCU 80 of the battery monitoring system 60. Generate and output to cell selection SW64A. In FIG. 6, the description of the signal line connecting the control unit 69A and the cell selection SW64A is omitted in order to avoid complication. Further, the control unit 69A of the present embodiment transmits the measurement result input from the A / D 68A to the MCU 80 via a communication unit (not shown).

セル選択ＳＷ６４Ａは、端子７０ｎ−２〜７０ｎに接続されており、端子７０ｎ−２〜７０ｎの各々から電池セルＶｎ、Ｖｎ−１に応じた電圧が入力される。セル選択ＳＷ６４Ａは、制御部６９Ａから入力される制御信号に応じて、セル選択ＳＷ６４Ａにより測定対象の電池セルＶに応じた電圧を選択し、選択した電圧をアナログレベルシフタ６６Ｂに出力する。例えば、セル選択ＳＷ６４Ａは、測定対象の電池セルが電池セルＶｎの場合、端子７０ｎから入力される電圧と、端子７０ｎ−１から入力される電圧とを選択し、選択したこれらの電圧をアナログレベルシフタ６６Ａに出力する。 The cell selection SW64A is connected to terminals 70n-2 to 70n, and voltages corresponding to battery cells Vn and Vn-1 are input from each of the terminals 70n-2 to 70n. The cell selection SW64A selects a voltage corresponding to the battery cell V to be measured by the cell selection SW64A according to the control signal input from the control unit 69A, and outputs the selected voltage to the analog level shifter 66B. For example, the cell selection SW64A selects a voltage input from the terminal 70n and a voltage input from the terminal 70n-1 when the battery cell to be measured is a battery cell Vn, and selects these voltages as analog level shifters. Output to 66A.

アナログレベルシフタ６６Ａは、セル選択ＳＷ６４Ａから入力された電池セルＶに応じた電圧の差分である差分電圧を、グランド電位を基準としたレベルで出力する。例えば、上記のように測定対象の電池セルが電池セルＶｎの場合、端子７０ｎから入力される電圧と、端子７０ｎ−１から入力される電圧との差分である差分電圧をグランド電位を基準としたレベルで出力する。 The analog level shifter 66A outputs a differential voltage, which is a voltage difference according to the battery cell V input from the cell selection SW64A, at a level based on the ground potential. For example, when the battery cell to be measured is the battery cell Vn as described above, the differential voltage, which is the difference between the voltage input from the terminal 70n and the voltage input from the terminal 70n-1, is used as a reference for the ground potential. Output by level.

Ａ／Ｄ６８Ａは、第１基準電圧生成回路３２Ａから供給される基準電圧ＶＲＥＦ１を駆動電圧として駆動することにより、アナログレベルシフタ６６Ａから入力された差分電圧に応じたデジタル信号を生成して出力する。このデジタル信号が、測定対象の電池セルＶの電池電圧の測定結果として、制御部６９Ｂにより、図示を省略した通信部を介してＭＣＵ８０に出力される。 The A / D68A drives the reference voltage VREF1 supplied from the first reference voltage generation circuit 32A as a drive voltage to generate and output a digital signal corresponding to the difference voltage input from the analog level shifter 66A. This digital signal is output to the MCU 80 by the control unit 69B as a measurement result of the battery voltage of the battery cell V to be measured via a communication unit (not shown).

このように、上記各実施形態の半導体装置１０を電池監視システム６０に適用することによってコストの上昇や、電池監視システム６０全体の回路規模の増大を抑制しつつ、ＰＳＲＲ特性を向上させることができる。特に、上記ＩＳＯ２６２６２の規定に準拠する場合等、同様の基準電圧ＶＲＥＦを生成する基準電圧生成回路３２を備える場合、基準電圧生成回路３２の数にかかわらずＬＰＦ４２を１つ設ければよいため、コストの上昇や、電池監視システム６０全体の回路規模の増大をより抑制しつつ、ＰＳＲＲ特性を向上させることができる。 As described above, by applying the semiconductor device 10 of each of the above embodiments to the battery monitoring system 60, it is possible to improve the PSRR characteristics while suppressing an increase in cost and an increase in the circuit scale of the entire battery monitoring system 60. .. In particular, when a reference voltage generation circuit 32 that generates a similar reference voltage VREF is provided, such as when complying with the above-mentioned ISO26262 regulations, one LPF42 may be provided regardless of the number of reference voltage generation circuits 32, so that the cost is high. It is possible to improve the PSRR characteristics while further suppressing the increase in the voltage and the increase in the circuit scale of the battery monitoring system 60 as a whole.

以上説明したように、上記各実施形態の半導体装置１０では、電源電圧ＶＤＤまたは電源電圧ＶＣＣから変換された電源電圧ＶＤＤが、ＬＰＦ１２とＬＰＦ４２という２つのＬＰＦを介して基準電圧生成回路３２に入力される。従って、上記各実施形態の半導体装置１０によれば、電源電圧ＶＤＤに重畳するノイズを２段階で遮断することができるため、ＰＳＲＲ特性、特に中間の周波数領域のＰＳＲＲ特性を向上させることができる。 As described above, in the semiconductor device 10 of each of the above embodiments, the power supply voltage VDD or the power supply voltage VDD converted from the power supply voltage VCS is input to the reference voltage generation circuit 32 via the two LPFs LPF12 and LPF42. To. Therefore, according to the semiconductor device 10 of each of the above embodiments, the noise superimposed on the power supply voltage VDD can be blocked in two steps, so that the PSRR characteristics, particularly the PSRR characteristics in the intermediate frequency region, can be improved.

上述した図８に示した従来技術の半導体装置１００では、中間の周波数領域のＰＳＲＲ特性を向上させるためには、外部に設けられた容量素子１４７の容量値を大きくしなくてはならなかった。一方、上記各実施形態の半導体装置１０では、ＬＰＦ４２の時定数に応じて、ＰＳＲＲ特性が向上する。ここで、ＬＰＦ４２の容量素子４６の容量値は、従来技術の半導体装置１００に接続される容量素子１４７の容量値よりも比較的小さくてよい。そのため、上記各実施形態の半導体装置１０によれば、従来技術の半導体装置１００に比べて、コストを抑制するとともに、回路全体の規模が増大するのを抑制することができる。 In the conventional semiconductor device 100 shown in FIG. 8 described above, in order to improve the PSRR characteristics in the intermediate frequency region, the capacitance value of the externally provided capacitive element 147 must be increased. On the other hand, in the semiconductor device 10 of each of the above embodiments, the PSRR characteristics are improved according to the time constant of the LPF 42. Here, the capacitance value of the capacitance element 46 of the LPF 42 may be relatively smaller than the capacitance value of the capacitance element 147 connected to the semiconductor device 100 of the prior art. Therefore, according to the semiconductor device 10 of each of the above embodiments, it is possible to suppress the cost and the increase in the scale of the entire circuit as compared with the semiconductor device 100 of the prior art.

また、従来の半導体装置１００において、複数の基準電圧生成回路を備えようとする場合、基準電圧生成回路毎に容量素子１４７が必要となる。そのため、コスト及び回路全体の規模のいずれも、半導体装置１００が備える基準電圧生成回路の数に応じて上昇する。一方、上記第２の実施形態の図３に示した半導体装置１０や第３の実施形態の図５に示した半導体装置１０では、１つのＬＰＦ４２を備えることにより、複数の基準電圧生成回路（図３、及び図５では、第１基準電圧生成回路３２Ａ及び第２基準電圧生成回路３２Ｂの２つ）の各々に対してＰＳＲＲ特性を向上させることができる。そのため、上記各実施形態の半導体装置１０によれば、従来技術の半導体装置１００に比べて、飛躍的にコストを抑制するとともに、回路全体の規模が増大するのを抑制することができる。 Further, in the conventional semiconductor device 100, when a plurality of reference voltage generation circuits are to be provided, a capacitance element 147 is required for each reference voltage generation circuit. Therefore, both the cost and the scale of the entire circuit increase according to the number of reference voltage generation circuits included in the semiconductor device 100. On the other hand, in the semiconductor device 10 shown in FIG. 3 of the second embodiment and the semiconductor device 10 shown in FIG. 5 of the third embodiment, a plurality of reference voltage generation circuits (FIG. In 3 and 5, the PSRR characteristics can be improved for each of the first reference voltage generation circuit 32A and the second reference voltage generation circuit 32B). Therefore, according to the semiconductor device 10 of each of the above-described embodiments, it is possible to dramatically reduce the cost and suppress the increase in the scale of the entire circuit as compared with the semiconductor device 100 of the prior art.

また、上記各実施形態の半導体装置１０では、ＰＳＲＲ特性を向上させるために、ＬＰＦ４２の時定数を大きくする場合、抵抗素子４４の抵抗値及び容量素子４６の容量値の少なくとも一方を大きくすればよい。そのため、上記各実施形態の半導体装置１０では、抵抗素子４４の抵抗値及び容量素子４６の容量値のいずれを大きくするか、各々どのような値にするかは、抵抗素子４４による電源電圧ＶＤＤの電圧降下や、容量素子４６にかかるコスト、及び回路規模等に応じて適宜選択することができる。 Further, in the semiconductor device 10 of each of the above embodiments, when increasing the time constant of the LPF 42 in order to improve the PSRR characteristics, at least one of the resistance value of the resistance element 44 and the capacitance value of the capacitance element 46 may be increased. .. Therefore, in the semiconductor device 10 of each of the above embodiments, which of the resistance value of the resistance element 44 and the capacitance value of the capacitance element 46 should be increased, and what value each should be, is determined by the power supply voltage VDD by the resistance element 44. It can be appropriately selected according to the voltage drop, the cost of the capacitive element 46, the circuit scale, and the like.

なお、一般に、上記各実施形態の半導体装置１０と異なり、ＬＰＦ１２のみを用いてＰＳＲＲ特性を向上させようとした場合、ＬＰＦ１２の時定数を大きくすることになる。この場合、抵抗素子２０の抵抗値及び容量素子２２の容量値の少なくとも一方を大きくすることになる。抵抗素子２０の抵抗値を大きくした場合、電源電圧ＶＤＤの電圧降下が大きくなる。一方、容量素子２２の容量値を大きくした場合、一般的に、コストが比較的上昇する。従って、ＬＰＦ１２のみにより、半導体装置１０のＰＳＲＲ特性を向上させることはあまり好ましくない場合が多い。 In general, unlike the semiconductor device 10 of each of the above embodiments, when the PSRR characteristics are to be improved by using only the LPF 12, the time constant of the LPF 12 is increased. In this case, at least one of the resistance value of the resistance element 20 and the capacitance value of the capacitance element 22 is increased. When the resistance value of the resistance element 20 is increased, the voltage drop of the power supply voltage VDD becomes large. On the other hand, when the capacitance value of the capacitance element 22 is increased, the cost generally increases relatively. Therefore, it is often not very preferable to improve the PSRR characteristics of the semiconductor device 10 only by the LPF 12.

これに対して上記各実施形態の半導体装置１０によれば、ＬＰＦ４２がＬＰＦ１２の補助として機能してＰＳＲＲ特性を向上させるため、上述した抵抗素子２０による電圧降下の問題や、容量素子２２によるコストの上昇等を抑制することができる。 On the other hand, according to the semiconductor device 10 of each of the above embodiments, the LPF 42 functions as an auxiliary to the LPF 12 to improve the PSRR characteristics, so that the problem of the voltage drop due to the above-mentioned resistance element 20 and the cost due to the capacitance element 22 are reduced. It is possible to suppress the rise and the like.

なお、上記各実施形態では、ＬＰＦ４２の容量素子４６が半導体装置１０の外部に設けられており、内部に設けられた抵抗素子４４と端子３８を介して接続される場合について説明したが図７に示すように、容量素子４６を半導体装置１０内に設けてもよい。この場合、図７に示した半導体装置１０は、上記各実施形態の半導体装置１０と異なり端子３８を備えておらず、端子３８を介さずに抵抗素子４４と容量素子４６とが接続されている。 In each of the above embodiments, the case where the capacitance element 46 of the LPF 42 is provided outside the semiconductor device 10 and is connected to the resistance element 44 provided inside via the terminal 38 has been described. As shown, the capacitive element 46 may be provided in the semiconductor device 10. In this case, unlike the semiconductor device 10 of each of the above embodiments, the semiconductor device 10 shown in FIG. 7 does not have a terminal 38, and the resistance element 44 and the capacitance element 46 are connected without passing through the terminal 38. ..

また、その他の上記各実施の形態で説明した半導体装置１０及び電池監視システム６０の構成及び動作は一例であり、本発明の主旨を逸脱しない範囲内において状況に応じて変更可能であることはいうまでもない。 Further, the configuration and operation of the semiconductor device 10 and the battery monitoring system 60 described in each of the other embodiments described above are examples, and can be changed depending on the situation within a range not deviating from the gist of the present invention. Not to mention.

１０半導体装置
１２、４２ＬＰＦ
２０、４４抵抗素子
２２、４６容量素子
３０、３８、４０、５２端子
３２基準電圧生成回路、３２Ａ第１基準電圧生成回路、３２Ｂ第２基準電圧生成回路
６０電池監視システム
６１バッテリ
６２Ａ、６２Ｂセル電圧測定回路
６４Ａ、６４Ｂセル選択ＳＷ
６８Ａ、６８ＢＡ／Ｄ（アナログデジタル変換器）
６９Ａ、６９Ｂ制御部
Ｖｎ、Ｖｎ−１（Ｖ）電池セル 10 Semiconductor device 12, 42 LPF
20, 44 Resistor elements 22, 46 Capacitive elements 30, 38, 40, 52 Terminals 32 Reference voltage generation circuit, 32A 1st reference voltage generation circuit, 32B 2nd reference voltage generation circuit 60 Battery monitoring system 61 Battery 62A, 62B Cell voltage Measurement circuit 64A, 64B Cell selection SW
68A, 68B A / D (analog-to-digital converter)
69A, 69B Control unit Vn, Vn-1 (V) Battery cell

Claims

A second filter that filters signals according to the power supply voltage input from the input terminal via the first filter, and a reference voltage that is generated by generating a reference voltage based on the signal filtered by the second filter. A semiconductor device including a reference voltage generation circuit that outputs a signal corresponding to the signal to the outside via an output terminal, and
Control that drives a reference voltage output from the semiconductor device as a drive voltage and outputs a control signal for controlling the measurement of the battery voltage of the battery cell to be measured from a battery having a plurality of battery cells connected in series. Department and
The voltage at one end and the voltage at the other end of each of the plurality of battery cells are input, and a voltage corresponding to the battery cell to be measured is selected from the input voltage according to the control signal, and according to the selected voltage. A cell selection unit that outputs the signal
An analog-digital converter that drives a reference voltage output from the semiconductor device as a drive voltage, converts a signal corresponding to the voltage output from the cell selection unit into a digital signal, and outputs the signal to the control unit.
Battery monitoring system with.

The second filter of the semiconductor device is a low-pass filter including a resistance element and a capacitance element.
The battery monitoring system according to claim 1.

A capacitance element provided outside and a resistance element provided inside are provided so as to be connectable via a connection terminal, and the resistance element and the capacitance element are connected via the connection terminal. A second filter that filters signals according to the power supply voltage input from the input terminal via one filter, and a reference voltage that is generated based on the signal filtered by the second filter are used as the generated reference voltage. A semiconductor device including a reference voltage generation circuit that outputs a corresponding signal to the outside via an output terminal, and
Control that drives a reference voltage output from the semiconductor device as a drive voltage and outputs a control signal for controlling the measurement of the battery voltage of the battery cell to be measured from a battery having a plurality of battery cells connected in series. Department and
The voltage at one end and the voltage at the other end of each of the plurality of battery cells are input, and a voltage corresponding to the battery cell to be measured is selected from the input voltage according to the control signal, and according to the selected voltage. A cell selection unit that outputs the signal
An analog-digital converter that drives a reference voltage output from the semiconductor device as a drive voltage, converts a signal corresponding to the voltage output from the cell selection unit into a digital signal, and outputs the signal to the control unit.
Battery monitoring system with.

The output terminal of the semiconductor device includes a first output terminal and a second output terminal.
The reference voltage generation circuit generates a first reference voltage based on the signal filtered by the second filter, generates the first reference voltage, and outputs the first reference voltage via the first output terminal. Includes a circuit and a second reference voltage generation circuit that generates a second reference voltage based on a signal filtered by the second filter and outputs the generated second reference voltage via a second output terminal. ,
The battery monitoring system according to any one of claims 1 to 3.

A first power supply voltage is input to the input terminal of the semiconductor device, and the second filter converts the first power supply voltage input from the input terminal via the first filter into a second power supply voltage. The signal corresponding to the second power supply voltage converted by the conversion circuit is filtered.
The battery monitoring system according to any one of claims 1 to 4.

The time constants of the first filter and the second filter of the semiconductor device are different.
The battery monitoring system according to any one of claims 1 to 5.

The reference voltage generation method in the battery monitoring system according to any one of claims 1 to 6.
The signal corresponding to the power supply voltage input from the input terminal via the first filter is filtered by the second filter, and then processed.
A reference voltage is generated based on the signal filtered by the second filter.
Output the signal corresponding to the generated reference voltage to the outside via the output terminal,
Reference voltage generation method.