[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6686876B2 - 半導体構造体および半導体素子 - Google Patents

半導体構造体および半導体素子 Download PDF

Info

Publication number
JP6686876B2
JP6686876B2 JP2016257145A JP2016257145A JP6686876B2 JP 6686876 B2 JP6686876 B2 JP 6686876B2 JP 2016257145 A JP2016257145 A JP 2016257145A JP 2016257145 A JP2016257145 A JP 2016257145A JP 6686876 B2 JP6686876 B2 JP 6686876B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor
semiconductor structure
bridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016257145A
Other languages
English (en)
Other versions
JP2018110174A (ja
Inventor
浩司 奥野
浩司 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2016257145A priority Critical patent/JP6686876B2/ja
Priority to US15/837,970 priority patent/US10205053B2/en
Publication of JP2018110174A publication Critical patent/JP2018110174A/ja
Application granted granted Critical
Publication of JP6686876B2 publication Critical patent/JP6686876B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本明細書の技術分野は、半導体構造体および半導体素子に関する。
一般に、半導体素子を製造する際には、成長基板の上に半導体層を成長させる。成長基板の材料と半導体層の材料とが異なる場合には、成長基板と半導体層との界面には格子不整合に起因する歪や格子欠陥が発生する。歪が発生すると、半導体層の結晶性が悪くなるおそれがある。また、この歪は半導体層の内部応力の原因となる。半導体層の内部応力はピエゾ電界を発生させる。ピエゾ電界は、半導体素子の電子の振る舞いに影響を与える。したがって、半導体層の歪を緩和することが好ましい。
例えば、特許文献１には、超格子層を設けるとともに、薄膜の積層構造とすることにより、歪を緩和する技術が開示されている（特許文献１の段落［００１７］−［００１８］参照）。これにより、半導体層の結晶性が向上する。
特開２０００−０３１５９１号公報
しかし、成長基板と半導体層との界面で歪が発生すること自体に変わりない。そのため、歪の発生自体を抑制することにより、結晶性に優れた半導体層を成長させることが好ましい。
本明細書の技術は、前述した従来の技術が有する問題点を解決するためになされたものである。本明細書の技術が解決しようとする課題は、歪の発生を抑制することにより結晶性に優れた半導体構造体および半導体素子を提供することである。
第１の態様における半導体構造体は、基板と、基板に架橋された架橋部と、架橋部の上に形成された半導体層と、基板と架橋部とにより囲まれた第１の空隙と、を有する。架橋部は、複数の貫通孔を有する。半導体層は、貫通孔を有していない。架橋部は、脚部と上面部とを有する。脚部の少なくとも一部は、半導体層と接触していない。上面部は、半導体層と直接接触している。脚部は、第１の開口部と第２の開口部とを有する１以上の第１の貫通孔を有する。上面部は、１以上の第２の貫通孔を有する。第１の貫通孔の第１の開口部は、第１の空隙に向かって開口している。第１の貫通孔の第２の開口部は、半導体層に塞がれずに開口している。第２の貫通孔は、半導体層により塞がれている。
この半導体構造体は、基板と架橋部との間に第１の空隙を有する。この第１の空隙は、基板と架橋部との間の非接触箇所である。この非接触箇所では、基板と半導体層との間の格子不整合そのものが生じない。したがって、格子不整合に起因する歪の発生そのものが抑制される。
第２の態様における半導体構造体は、少なくとも半導体層と架橋部の脚部とにより囲まれた第２の空隙を有する。第１の貫通孔の第２の開口部は、第２の空隙に向かって開口している。
第３の態様における半導体構造体においては、脚部における第１の貫通孔の密度は、上面部における第２の貫通孔の密度よりも高い。
第４の態様における半導体構造体においては、架橋部の上面部における半導体層と接触している面の合計の面積は、基板における架橋部が架橋されている側の面の面積の半分より小さい。
第５の態様における半導体構造体においては、架橋部の上面部の膜厚は、架橋部の脚部の膜厚よりも厚い。
第６の態様における半導体構造体においては、複数の貫通孔のうちの一部は、半導体層により塞がれている。
第７の態様における半導体構造体においては、基板は、底面部と複数の凸部とを有する凹凸形状部を有する。
第８の態様における半導体構造体においては、上面部のうちの１箇所における基板の底面部からの高さは、上面部における底面部からの高さの平均値から−１０％以上１０％以下の範囲内にある。
第９の態様における半導体構造体においては、架橋部の頂部と基板の底面部との間の距離は、基板の複数の凸部の頂部と基板の底面部との間の距離よりも大きい。
第１０の態様における半導体構造体においては、基板の複数の凸部は、側面を有する。架橋部は、基板の側面で支持されている。
第１１の態様における半導体構造体においては、基板の複数の凸部は、側面と上面を有する。架橋部は、基板の上面で支持されている。
第１２の態様における半導体構造体においては、架橋部は、基板の底面部で支持されている。
第１３の態様における半導体構造体においては、基板の複数の凸部は、側面部と上面部を有する。架橋部は、基板の底面部から基板の上面部にわたって架橋されている。
第１４の態様における半導体構造体においては、基板の複数の凸部は、円錐形状である。
第１５の態様における半導体構造体においては、基板は、平坦な第１面を有する。基板の第１面の一部の上にマスク層が形成されている。架橋部は、マスク層に接触した状態で架橋されている。
第１６の態様における半導体構造体においては、架橋部は、複数の上面部を有する。複数の上面部のうちの１箇所における基板の第１面からの高さは、複数の上面部における第１面からの高さの平均値から−１０％以上１０％以下の範囲内にある。
第１７の態様における半導体構造体は、基板と、基板に架橋された架橋部と、架橋部の上に形成された半導体層と、基板と架橋部とにより囲まれた第１の空隙と、を有する。架橋部は、複数の貫通孔を有する。半導体層は、貫通孔を有していない。基板は、平坦な主面を有する。架橋部は、基板の主面に支持されている。架橋部のそれぞれは、不均一な高さおよび幅を有する。半導体層は、不均一な高さおよび幅を有する架橋部の形状に対応する凹凸を有する。
第１８の態様における半導体構造体においては、架橋部は、非周期的に配置されている。
第１９の態様における半導体構造体においては、架橋部は、Ａｌを含むIII 族窒化物から成る。
第２０の態様における半導体構造体は、第１の空隙の少なくとも一部の内部に、ＧａＮまたはＩｎＧａＮを含む残渣を有する。
第２１の態様における半導体構造体においては、架橋部は、少なくとも１箇所以上のクラックを有する。クラックは、基板からの熱応力を緩和する。また、半導体層を成長させた後の応力を緩和する。
第２２の態様における半導体構造体においては、架橋部における最も厚い箇所の膜厚は、８ｎｍ以上６０ｎｍ以下である。
第２３の態様における半導体構造体においては、架橋部は、その表面にファセット面を有する。
第２４の態様における半導体素子は、基板と、基板の上に架橋された架橋部と、架橋部の上に形成された複数の半導体層と、複数の半導体層のうちの１つの半導体層と導通する１以上の電極と、基板と架橋部とにより囲まれた第１の空隙と、を有する。架橋部は、複数の貫通孔を有する。半導体層は、貫通孔を有していない。架橋部は、脚部と上面部とを有する。脚部の少なくとも一部は、半導体層と接触していない。上面部は、半導体層と直接接触している。脚部は、第１の開口部と第２の開口部とを有する１以上の第１の貫通孔を有する。上面部は、１以上の第２の貫通孔を有する。第１の貫通孔の第１の開口部は、第１の空隙に向かって開口している。第１の貫通孔の第２の開口部は、半導体層に塞がれずに開口している。第２の貫通孔は、半導体層により塞がれている。この半導体素子において、半導体層の貫通転位密度は十分に低い。つまり、半導体層の結晶性はよい。
第２５の態様における半導体素子においては、複数の貫通孔のうちの一部は、半導体層により塞がれている。
第２６の態様における半導体素子は、基板と、基板の上に架橋された架橋部と、架橋部の上に形成された複数の半導体層と、複数の半導体層のうちの１つの半導体層と導通する１以上の電極と、基板と架橋部とにより囲まれた第１の空隙と、を有する。架橋部は、複数の貫通孔を有する。半導体層は、貫通孔を有していない。基板は、平坦な主面を有する。架橋部は、基板の主面に支持されている。架橋部のそれぞれは、不均一な高さおよび幅を有する。半導体層は、不均一な高さおよび幅を有する架橋部の形状に対応する凹凸を有する。
第２７の態様における半導体素子においては、架橋部は、非周期的に配置されている。
第２８の態様における半導体素子においては、半導体層は、第１導電型の第１半導体層と、第１半導体層の上の発光層と、発光層の上の第２導電型の第２半導体層と、を有する。この発光素子では、空隙において光が好適に散乱する。そのため、光取り出し効率は高い。
第２９の態様における半導体素子においては、半導体層は、キャリアを供給するキャリア供給層と、キャリア供給層から供給されるキャリアが走行するキャリア走行層と、を有する。
本明細書では、歪の発生を抑制することにより結晶性に優れた半導体構造体および半導体素子が提供されている。
第１の実施形態の半導体構造体の概略構成を示す図である。 第１の実施形態の半導体構造体における架橋部の周囲を抜き出して描いた図である。 第１の実施形態の半導体構造体の製造方法を説明するための図（その１）である。 第１の実施形態の半導体構造体の製造方法を説明するための図（その２）である。 第１の実施形態の半導体構造体の製造方法を説明するための図（その３）である。 第１の実施形態の半導体構造体の製造方法を説明するための図（その４）である。 第１の実施形態の半導体構造体の製造方法を説明するための図（その５）である。 第１の実施形態の変形例における半導体構造体の基板を示す斜視図である。 第２の実施形態の発光素子の概略構成を示す図である。 第２の実施形態の発光素子における架橋部の周囲を抜き出して描いた図である。 第３の実施形態の半導体構造体の概略構成を示す図である。 第４の実施形態の半導体構造体の概略構成を示す図である。 第５の実施形態の半導体構造体の概略構成を示す図である。 第６の実施形態の半導体構造体の概略構成を示す図である。 第７の実施形態のパワーデバイスの概略構成を示す図である。 実験Ａ−Ｃで用いる凹凸加工したサファイア基板の表面を示す走査型顕微鏡写真である。 図１６のＸＶＩＩ−ＸＶＩＩ断面に相当する断面を示す断面図である。 実験Ａにおいてサファイア基板にバッファ層と分解層と架橋部とを形成したものの表面を示す走査型顕微鏡写真である。 図１８のＸＩＸ−ＸＩＸ断面に相当する断面を示す断面図である。 実験Ａにおいて分解層のエッチングをした後の架橋部等の表面を示す走査型顕微鏡写真である。 図２０のＸＸＩ−ＸＸＩ断面に相当する断面を示す断面図である。 実験Ｂにおいて架橋部としてＡｌＧａＮ層を形成した場合の断面を示す走査型顕微鏡写真である。 実験Ｃにおいて架橋部として低温ＡｌＮ層を形成した場合の断面を示す走査型顕微鏡写真である。 実験Ｄにおいて分解層のエッチング後の架橋部の周辺を示す走査型顕微鏡写真である。 実験Ｄにおいて分解層のエッチング後の架橋部の周辺の断面を示す走査型顕微鏡写真である。
以下、具体的な実施形態について、半導体構造体および半導体素子を例に挙げて図を参照しつつ説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。また、後述する半導体素子の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みの比は、概念的に示したものであり、実際の厚みの比を示しているわけではない。
（第１の実施形態）
１．半導体構造体
図１は、第１の実施形態の半導体構造体Ｓ１の概略構成を示す図である。この半導体構造体Ｓ１は、半導体層を形成された基板である。すなわち、いわゆるエピ付き基板の一種である。したがって、この半導体構造体Ｓ１を、自立基板もしくはテンプレート基板として用いてもよい。半導体構造体Ｓ１は、後述する実施形態で説明するように、半導体発光素子やパワーデバイス等の半導体素子を含む。
図１では、基板の凹凸およびその周辺の構造がやや大きく描かれている。半導体構造体Ｓ１は、基板Ａ１０と、バッファ層Ｂ１０と、架橋部Ｃ１０と、半導体層Ｄ１０と、を有する。なお、図１では、理解の簡単のため、基板の凹凸等を非常に大きく描いてある。これ以降の図についても同様である。
基板Ａ１０は、凹凸形状部Ａ１１を有する凹凸基板である。凹凸形状部Ａ１１は、複数の凸部Ａ１１ａと底面部Ａ１１ｂとを有する。複数の凸部Ａ１１ａは、底面部Ａ１１ｂから基板Ａ１０の外側に向かって突出している。複数の凸部Ａ１１ａは、円錐形状である。そのため、複数の凸部Ａ１１ａは、基板Ａ１０の主面に対して傾斜している側面を有する。複数の凸部Ａ１１ａは、底面部Ａ１１ｂに対してハニカム状に配置されている。基板Ａ１０の材質は、サファイアである。また、サファイア以外にも、ＳｉＣ、Ｓｉ、ＺｎＯ、ＧａＮ、ＡｌＮ、ＭｇＡｌ2 Ｏ4 、Ｇａ2 Ｏ3 などの材質を用いてもよい。また、ガラス等の非晶質基板を用いてもよい。
バッファ層Ｂ１０は、基板Ａ１０の結晶性を受け継ぎつつ上層を成長させるためのものである。バッファ層Ｂ１０は、斜面部Ｂ１０ａと底面部Ｂ１０ｂとを有する。バッファ層Ｂ１０の膜厚は、非常に薄い。そのため、バッファ層Ｂ１０は、基板Ａ１０の凹凸形状部Ａ１１の形状に対応する形状で形成されている。バッファ層Ｂ１０の斜面部Ｂ１０ａは、基板Ａ１０の凸部Ａ１１ａと対面する位置に形成されている。バッファ層Ｂ１０の底面部Ｂ１０ｂは、基板Ａ１０の底面部Ａ１１ｂと対面する位置に形成されている。バッファ層Ｂ１０の材質は、ＡｌＮである。バッファ層Ｂ１０の膜厚は、１ｎｍ以上１００ｎｍ以下である。バッファ層Ｂ１０の膜厚は、上記以外の厚みであってもよい。なお、基板Ａ１０と架橋部Ｃ１０等の半導体層との間の格子定数差が小さい場合には、バッファ層の形成を省略してもよい。
架橋部Ｃ１０は、基板Ａ１０に架橋されている。架橋部Ｃ１０は、基板Ａ１０と半導体層Ｄ１０との間に位置している。架橋部Ｃ１０は、脚部Ｃ１０ａと上面部Ｃ１０ｂとを有する。脚部Ｃ１０ａと上面部Ｃ１０ｂとは一体である。脚部Ｃ１０ａは、上面部Ｃ１０ｂおよび半導体層Ｄ１０を支持している。脚部Ｃ１０ａは、基板Ａ１０の凸部Ａ１１ａを起点に形成されている。つまり、この脚部Ｃ１０ａにより、架橋部Ｃ１０は基板Ａ１０に架橋されている。この場合、架橋部Ｃ１０は、基板Ａ１０の凸部Ａ１１ａの側面で支持されている。脚部Ｃ１０ａの少なくとも一部は、半導体層Ｄ１０と接触していない。上面部Ｃ１０ｂは、平坦な面を有する。上面部Ｃ１０ｂは、半導体層Ｄ１０と直接接触している。架橋部Ｃ１０の材質は、ＡｌＮである。
半導体層Ｄ１０は、１層以上の半導体層を有する。半導体層Ｄ１０は、架橋部Ｃ１０の上面部Ｃ１０ｂの上に形成されている。半導体層Ｄ１０は、架橋部Ｃ１０の脚部Ｃ１０ａのわずかな一部に接触するとともに、架橋部Ｃ１０の上面部Ｃ１０ｂに接触している。半導体層Ｄ１０における基板Ａ１０側の面Ｄ１１は、第１の箇所Ｄ１１ａと第２の箇所Ｄ１１ｂとを有する。第１の箇所Ｄ１１ａは、架橋部Ｃ１０の上面部Ｃ１０ｂと接触している。第２の箇所Ｄ１１ｂは、架橋部Ｃ１０と接触していない。第２の箇所Ｄ１１ｂは、架橋部Ｃ１０の上面部Ｃ１０ｂからわずかに基板Ａ１０の側に突出している。第２の箇所Ｄ１１ｂは、架橋部Ｃ１０の脚部Ｃ１０ａと基板Ａ１０の凸部Ａ１１と対面している。
２．架橋部および空隙
２−１．架橋部の形状
図２は、架橋部Ｃ１０の周囲を抜き出して描いた図である。図２に示すように、架橋部Ｃ１０は、バッファ層Ｂ１０の傾斜部Ｂ１０ａを起点にして形成されている。架橋部Ｃ１０は、基板Ａ１０の凸部Ａ１１ａに支持されている。図２に示すように、架橋部Ｃ１０の脚部Ｃ１０ａと架橋部Ｃ１０の上面部Ｃ１０ｂとの間のなす角の角度θ１は、１０°以上９０°以下である。
また、架橋部Ｃ１０は、ほぼ均一な高さを有している。そのため、上面部Ｃ１０ｂのうちの１箇所における基板Ａ１０の底面部Ａ１１ｂからの高さは、上面部Ｃ１０ｂにおける底面部Ａ１１ｂからの高さの平均値から−１０％以上１０％以下の範囲内にある。
２−２．架橋部の形成領域
架橋部Ｃ１０は、基板Ａ１０の底面部Ａ１１ｂに沿って形成されている。特に、架橋部Ｃ１０の上面部Ｃ１０ｂは、基板Ａ１０の底面部Ａ１１ｂに対面する位置に位置している。なお、上面部Ｃ１０ｂは、半導体層Ｄ１０の成長の起点である。
２−３．架橋部の膜厚
架橋部Ｃ１０における最も厚い箇所の膜厚は、０．２５ｎｍ以上１００ｎｍ以下である。好ましくは、０．５ｎｍ以上６０ｎｍ以下である。さらに好ましくは、１ｎｍ以上３０ｎｍ以下である。架橋部Ｃ１０の膜厚は、半導体層Ｄ１０を支持できる程度の厚み以上であればよい。架橋部Ｃ１０の膜厚が厚いと、後述するエッチングの処理時間が長くなってしまう。また、好ましい膜厚は、架橋部Ｃ１０の材質にも依存する場合がある。架橋部Ｃ１０がＡｌを含有する場合には、架橋部Ｃ１０と後述する分解層との間の格子不整合が大きいことがある。そのため、後述する分解層（Ｅ１）がＧａＮであり、架橋部Ｃ１０がＡｌＮである場合には、架橋部Ｃ１０の膜厚は薄いほうが好ましい。
ここで、脚部Ｃ１０ａの膜厚は、上面部Ｃ１０ｂの膜厚よりも厚くてもいい。この場合には、脚部Ｃ１０ａの機械的強度は高い。逆に、脚部Ｃ１０ａの膜厚は、上面部Ｃ１０ｂの膜厚よりも薄くてもよい。この場合には、脚部Ｃ１０ａは、基板Ａ１０と脚部Ｃ１０との格子定数差に起因する歪を好適に緩和する。また、脚部Ｃ１０ａの機械的強度は比較的弱い。そのため、基板Ａ１０から半導体層Ｄ１０を剥離させることが容易である。
２−４．架橋部の貫通孔
図２に示すように、架橋部Ｃ１０は、複数の貫通孔を有する。架橋部Ｃ１０は、脚部Ｃ１０ａに形成されている第１の貫通孔Ｃ１１ａと、上面部Ｃ１０ｂに形成されている第２の貫通孔Ｃ１１ｂと、を有する。架橋部Ｃ１０の脚部Ｃ１０ａには比較的多くの第１の貫通孔Ｃ１１ａが形成されている。脚部Ｃ１０ａの第１の貫通孔Ｃ１１ａの数は、上面部Ｃ１０ｂの第２の貫通孔Ｃ１１ｂの数よりも多い。また、脚部Ｃ１０ａの第１の貫通孔Ｃ１１ａの密度は、上面部Ｃ１０ｂの第２の貫通孔Ｃ１１ｂの密度より高い。
第１の貫通孔Ｃ１１ａおよび第２の貫通孔Ｃ１１ｂは、後述するように、貫通転位に起因して形成されたものである。第１の貫通孔Ｃ１１ａおよび第２の貫通孔Ｃ１１ｂの断面形状は、円形、楕円形、六角形等の多角形、ストライプ状等、様々である。また、２つ以上の貫通転位に起因する２つ以上の貫通孔がつながって比較的大きな貫通孔が形成されることもある。
なお、第２の貫通孔Ｃ１１ｂは、基板Ａ１０の側から半導体層Ｄ１０に向かって形成されている。第２の貫通孔Ｃ１１ｂの一方の開口部は、半導体層Ｄ１０により塞がれている。このように貫通孔のうちの少なくとも一部の開口部は、半導体層Ｄ１０により塞がれている。そのため、半導体層Ｄ１０は、貫通孔を有さない。
第１の貫通孔Ｃ１１ａは、第１の開口部Ｃ１１ａ１と第２の開口部Ｃ１１ａ２とを有する。第１の開口部Ｃ１１ａ１は、後述する第１の空隙Ｘ１に向かって開口している。第２の開口部Ｃ１１ａ２は、半導体層Ｄ１０に塞がれずに後述する第２の空隙Ｘ２に向かって開口している。
第２の貫通孔Ｃ１１ｂは、第３の開口部Ｃ１１ｂ３と第４の開口部Ｃ１１ｂ４とを有する。第３の開口部Ｃ１１ｂ３は、後述する第１の空隙Ｘ１に向かって開口している。第４の開口部Ｃ１１ｂ４は、半導体層Ｄ１０により塞がれている。
２−５．空隙
図２に示すように、半導体構造体Ｓ１は、基板Ａ１０の凹凸形状部Ａ１１と半導体層Ｄ１０との間に第１の空隙Ｘ１と第２の空隙Ｘ２とを有している。
第１の空隙Ｘ１は、基板Ａ１０の凹凸形状部Ａ１１と架橋部Ｃ１０とにより囲まれた領域である。より具体的には、第１の空隙Ｘ１は、基板Ａ１０の底面部Ａ１１ｂと、基板Ａ１０の凸部Ａ１１ａの一部と、架橋部Ｃ１０の脚部Ｃ１０ａと、架橋部Ｃ１０の上面部Ｃ１０ｂと、により囲まれている。バッファ層Ｂ１０を考慮すると、第１の空隙Ｘ１は、バッファ層Ｂ１０の底面部Ｂ１０ｂと、バッファ層Ｂ１０の斜面部Ｂ１０ａの一部と、架橋部Ｃ１０の脚部Ｃ１０ａと、架橋部Ｃ１０の上面部Ｃ１０ｂと、により囲まれている。第１の空隙Ｘ１は、基板Ａ１０の底面部Ａ１１ｂと対面する位置に位置している。
第２の空隙Ｘ２は、主に架橋部Ｃ１０と半導体層Ｄ１０とにより囲まれた領域である。より具体的には、第２の空隙Ｘ２は、基板Ａ１０の凸部Ａ１１ａの一部と、架橋部Ｃ１０の脚部Ｃ１０ａと、半導体層Ｄ１０の第２の箇所Ｄ１１ｂと、により囲まれている。バッファ層Ｂ１０を考慮すると、第２の空隙Ｘ２は、バッファ層Ｂ１０の斜面部Ｂ１０ａの一部と、架橋部Ｃ１０の脚部Ｃ１０ａと、半導体層Ｄ１０の第２の箇所Ｄ１１ｂと、により囲まれている。第２の空隙Ｘ２は、基板Ａ１０の凸部Ａ１１ａと対面する位置に位置している。
第１の空隙Ｘ１と第２の空隙Ｘ２とは、架橋部Ｃ１０の脚部Ｃ１０ａにより仕切られている。架橋部Ｃ１０の脚部Ｃ１０ａは、貫通孔Ｃ１１ａを有している。そのため、第１の空隙Ｘ１と第２の空隙Ｘ２とは貫通孔Ｃ１１ａを介して連通している。
図２に示すように、基板Ａ１０の主面に垂直な方向における第１の空隙Ｘ１の高さＨ１は、基板Ａ１０の主面に垂直な方向における凸部Ａ１１ａの高さＨ２よりも高い。つまり、架橋部Ｃ１０の頂部と基板Ａ１０の底面部Ａ１１ｂとの間の距離は、基板Ａ１０の複数の凸部Ａ１１ａの頂部と基板Ａ１０の底面部Ａ１１ｂとの間の距離よりも大きい。
３．半導体構造体の製造方法
３−１．基板準備工程
まず、図３に示すように、基板Ａ１０を準備する。前述したように、基板Ａ１０は凹凸形状部Ａ１１を有する。基板Ａ１０の凹凸形状部Ａ１１は、複数の凸部Ａ１１ａと底面部Ａ１１ｂとを有する。凸部Ａ１１ａは円錐形状である。凸部Ａ１１ａは基板Ａ１０の主面にハニカム状に配置されている。凹凸形状部Ａ１１を形成するために基板にエッチングを施してもよいし、凹凸形状部Ａ１１を形成済みの基板Ａ１０を用意してもよい。
３−２．バッファ層形成工程
次に、図４に示すように、基板Ａ１０の上にバッファ層Ｂ１０を形成する。その際に、例えば、ＭＯＣＶＤ法を用いるとよい。バッファ層Ｂ１０は、基板Ａ１０の凹凸に比べて十分に薄い。そのため、バッファ層Ｂ１０は、基板Ａ１０の凹凸に沿って形成される。このようにして、斜面部Ｂ１０ａと底面部Ｂ１０ｂとを有するバッファ層Ｂ１０を形成する。バッファ層Ｂ１０の材質はＡｌＮである。
３−３．分解層形成工程
そして、図５に示すように、バッファ層Ｂ１０の底面部Ｂ１０ｂと斜面部Ｂ１０ａとの上に分解層Ｅ１を形成する。そのために、ＭＯＣＶＤ法により分解層Ｅ１としてＩｎＧａＮ層を形成する。ＩｎＧａＮ層は、比較的低い温度で熱分解する。分解層Ｅ１は、一旦は成膜されるが、後述するエッチング工程により除去される半導体層である。つまり、分解層Ｅ１は、熱分解による分解とエッチングによる分解との少なくとも一方を受ける。
分解層Ｅ１の成長の初期には分解層Ｅ１を主に縦方向成長させ、分解層Ｅ１の成長の後期には分解層Ｅ１を主に横方向成長させる。これにより、貫通転位Ｑ１は、傾斜面Ｅ１ａに向かって伸びる。分解層Ｅ１は、基板Ａ１０の上のバッファ層Ｂ１０の底面部Ｂ１０ｂから成長する。そのため、分解層Ｅ１は、基板Ａ１０の底面部Ａ１１ｂと複数の凸部Ａ１１ａの一部の上に形成される。
ここで、分解層Ｅ１の熱分解温度は、架橋部Ｃ１０の熱分解温度よりも低い。分解層Ｅ１の成長温度は７５０℃以上１１５０℃以下の範囲内であるとよい。好ましくは、９００℃以上１１５０℃以下である。さらに好ましくは、１０００℃以上１１２０℃以下である。
３−４．架橋部形成工程
次に、図６に示すように、分解層Ｅ１の上に架橋部Ｃ１０を形成する。その際にＭＯＣＶＤ法を用いればよい。または、スパッタリング法により架橋部Ｃ１０を形成してもよい。架橋部Ｃ１０の材質は、前述したようにＡｌＮである。これにより、架橋部Ｃ１０は、分解層Ｅ１を覆うように形成される。また、貫通転位Ｑ１は、架橋部Ｃ１０の脚部Ｃ１０ａに向かって伸びる。
３−５．エッチング工程
次に、図７に示すように、分解層Ｅ１をエッチングする。そのために、Ｈ2 ガスとＮ2 ガスとの混合ガスを供給する。Ｈ2 ガスは、分解層Ｅ１をエッチングする。そのため、Ｈ2 ガスの分圧が高いことが好ましい。ただし、Ｈ2 ガスのみを供給すると、Ｇａ金属がドロップレットとして表出するおそれがある。そのため、Ｈ2 ガスに加えてＮ2 ガスもしくはＮＨ3 ガス、またはこれらの混合ガスを供給することが好ましい。
また、基板温度を分解層Ｅ１の熱分解温度以上架橋部Ｃ１０の熱分解温度未満とする。そのため、架橋部Ｃ１０の表面が貫通転位Ｑ１の箇所を起点としてエッチングされる。これにより、架橋部Ｃ１０の脚部Ｃ１０ａには貫通孔Ｃ１１ａが形成され、架橋部Ｃ１０の上面部Ｃ１０ｂには貫通孔Ｃ１１ｂが形成される。
この後、分解層Ｅ１は、貫通孔Ｃ１１ａ、Ｃ１１ｂの箇所から熱分解およびエッチングされる。そのため、分解層Ｅ１は、熱により熱分解するとともにＨ2 ガスによりエッチングされる。一方、架橋部Ｃ１０は熱分解しない。そのため、架橋部Ｃ１０は、貫通孔Ｃ１１ａ、Ｃ１１ｂを形成されるのみで、架橋部Ｃ１０自体は残留する。その結果、基板Ａ１０と架橋部Ｃ１０とで囲まれた第１の空隙Ｘ１が形成される。
このエッチング工程において、供給するガスは酸素を含まないことが好ましい。酸素は、架橋部Ｃ１０の表面のＡｌＮを酸化し、ＡｌＯＮを形成する。ＡｌＯＮが存在すると、それより上層の半導体層の極性が反転する可能性が高い。そのため、架橋部Ｃ１０の表面にＡｌＯＮが発生すると、半導体層Ｄ１０の内部に極性が反転している箇所と極性が反転していない箇所とが発生する。そうすると、架橋部Ｃ１０より上層の半導体層Ｄ１０の結晶性が悪化する。ゆえに、この工程においては、酸素を含まないことが好ましい。基板Ａ１０として酸素原子を含有するものを用いる場合には、反応炉内に酸素原子が残存している可能性がある。そのため、そのような酸素原子が架橋部Ｃ１０の表面で反応してＡｌＯＮを形成するおそれがある。このＡｌＯＮの形成を抑制するために、エッチング工程の後に速やかに次の工程を実施することが好ましい。
３−６．半導体層形成工程
次に、架橋部Ｃ１０の上に半導体層Ｄ１０を成長させる。半導体層Ｄ１は、架橋部Ｃ１０の上面部Ｃ１０ｂを起点として成長する。架橋部Ｃ１０の脚部Ｃ１０ａからは半導体層はほとんど成長しない。貫通転位Ｑ１のほとんどは、架橋部Ｃ１０の脚部Ｃ１０ａに向かって伸びている。そのため、半導体層Ｄ１の上には、ほとんど貫通転位は伸びない。また、半導体層Ｄ１は、少なくとも初期には横方向成長する。そのため、上面部Ｃ１０ｂの貫通孔Ｃ１１ｂを好適に埋める。これにより、貫通転位密度が非常に低い半導体層が形成される。
なお、半導体層Ｄ１０の成長とともに、第２の空隙Ｘ２が形成される。第２の空隙Ｘ２は、架橋部Ｃ１０の脚部Ｃ１０ａと、基板Ａ１０の頂部周辺と、半導体層Ｄ１０とで囲まれている。以上により、半導体構造体Ｓ１が製造される。
４．架橋部の効果
本実施形態の半導体構造体Ｓ１は、架橋部Ｃ１０と基板Ａ１０との間に第１の空隙Ｘ１を有する。第１の空隙Ｘ１の箇所ではもちろん、架橋部Ｃ１０と基板Ａ１０とが接触していない。そのため、第１の空隙Ｘ１の箇所では、基板Ａ１０と架橋部Ｃ１０との間の境界面そのものが存在しない。すなわち、第１の空隙Ｘ１の箇所では格子不整合そのものが生じない。したがって、架橋部Ｃ１０は、基板Ａ１０との接触箇所からわずかな歪を受けるおそれがある。しかし、基板Ａ１０から架橋部Ｃ１０にかかる応力は、従来の半導体構造体に比べると極めて小さい。また、半導体層Ｄ１０の膜厚を大きくしても、基板Ａ１０からの応力が緩和される。そのため、結晶性に優れた半導体層Ｄ１０を成膜することができる。
また、本実施形態の半導体構造体Ｓ１においては、多くの貫通転位Ｑ１は、架橋部Ｃ１０の脚部Ｃ１０ａに向けて伸びる。ごく少数の貫通転位Ｑ１は、架橋部Ｃ１０の上面部Ｃ１０ｂに向けて伸びる。半導体層Ｄ１０は、架橋部Ｃ１０の上面部Ｃ１０ｂを起点に成長する。そのため、架橋部Ｃ１０より下層の貫通転位は半導体層Ｄ１０にほとんど引き継がれない。したがって、半導体層Ｄ１０の結晶性は、非常に優れている。
５．変形例
５−１．架橋部の材質
本実施形態の架橋部Ｃ１０は高温で成膜したＡｌＮ層である。架橋部Ｃ１０の熱分解温度は、分解層Ｅ１の熱分解温度よりも高い。架橋部Ｃ１０は、低温で形成したＡｌＮ層であってもよい。また、架橋部Ｃ１０は、ＡｌＧａＮ層またはＡｌＧａＩｎＮ層であってもよい。架橋部Ｃ１０は、Ａｌを含有するIII 族窒化物を有するとよい。また、分解層Ｅ１の材質との兼ね合いになるが、架橋部Ｃ１０の材質は、ＧａＮ、ＩｎＧａＮであってもよい。
５−２．架橋部における上面部と脚部との間の角度
架橋部Ｃ１０の脚部Ｃ１０ａと架橋部Ｃ１０の上面部Ｃ１０ｂとの間のなす角の角度θ１は、１０°以上９０°以下である。しかし、角度θ１は、０°以上９０°以下であってもよい。なお、角度θ１が０°の場合には、脚部Ｃ１０ａと上面部Ｃ１０ｂとの間の区別がない。
５−３．架橋部の上面部の面積
架橋部Ｃ１０の上面部Ｃ１０ｂにおける半導体層Ｄ１０と接触している面の面積は、基板Ａ１０の主面の面積の半分より小さいとよい。架橋部Ｃ１０より下層側からの貫通転位がより半導体層Ｄ１０に伝播しにくいからである。ここで、基板Ａ１０の主面とは、基板Ａ１０における架橋部Ｃ１０が架橋されている側の面である。
５−４．架橋部に上面部がない場合
上面部Ｃ１０ｂが存在しない架橋部を形成してもよい。その場合には、脚部の頂部付近から半導体層が成長する。
５−５．架橋部における脚部と上面部との膜厚
架橋部Ｃ１０の上面部Ｃ１０ｂの膜厚は、架橋部Ｃ１０の脚部Ｃ１０ａの膜厚よりも厚いとよい。この場合には、上面部Ｃ１０ｂから結晶性のよい半導体層Ｄ１０が成長しやすい。
５−６．複数層の架橋部
本実施形態では、架橋部Ｃ１０は単一のＡｌＮ層である。架橋部Ｃ１０は、複数層を有していてもよい。また、架橋部Ｃ１０は、超格子構造であってもよい。例えば、ＡｌＮ層とＧａＮ層との超格子構造が挙げられる。ただし、架橋部Ｃ１０の全体の膜厚は、厚すぎないことが好ましい。
５−７．架橋部のファセット面
架橋部Ｃ１０のＣ１０ａの表面は、ファセット面であってもよい。ファセット面として例えば、（１０−１Ｘ）面や、（１１−２Ｘ）面が挙げられる。また、架橋部Ｃ１０の上面部Ｃ１０ｂの表面も、ファセット面であってもよい。ファセット面として例えば、（０００１）面が挙げられる。これらの場合には、架橋部Ｃ１０の形状が安定する。
５−８．架橋部のクラック
架橋部Ｃ１０の材料は、半導体層Ｄ１０の材料と近いとよい。格子定数差に起因する結晶品質の低下や歪の増大を抑制することができるからである。そして、架橋部Ｃ１０にあえてクラックを生じさせてもよい。この場合には、架橋部Ｃ１０は、少なくとも１箇所以上のクラックを有する。そして半導体層Ｄ１０の歪はより軽減される。一方、クラックがない場合には、半導体層Ｄ１０の内部に生じる欠陥が少ない。したがってこの場合には、半導体層Ｄ１０の結晶品質が高い。なお、貫通孔Ｃ１１ａ、Ｃ１１ｂは、貫通転位Ｑ１を起点にエッチングされた孔であるのに対し、クラックは、基板Ａ１０からの応力もしくは冷却時の熱応力により生じた亀裂である。
５−９．分解層の材質
本実施形態の分解層Ｅ１はＩｎＧａＮ層である。分解層Ｅ１はＧａＮ層であってもよい。また、分解層Ｅ１は、ＳｉやＭｇをドープされていてもよい。特に、Ｓｉは、３次元的な成長モードを促進する（アンチサーファクタント効果）。そのため、分解層Ｅ１は、Ｓｉをドープされているとよい。もちろん、分解層Ｅ１の熱分解温度は低いほうが好ましい。そのため、分解層Ｅ１は、Ｉｎを含有するとよい。なお、Ａｌを含有すると、熱分解温度は上昇する傾向がある。分解層Ｅ１としてＡｌを含有する層を形成する際には、分解層Ｅ１のＡｌ組成は、架橋部Ｃ１０のＡｌ組成よりも小さいほうが好ましい。また、架橋部Ｃ１０の熱分解温度よりも低ければ、ＢＮ、ＴｉＮ、またはＳｉＮｘのようなIII 族窒化物以外の材料を用いてもよい。ただし、分解層Ｅ１は、後に形成する半導体層の組成に近いIII 族窒化物半導体が好ましい。後に形成する半導体層への不純物の混入を防止できるからである。そのため、分解層Ｅ１はＩｎＧａＮであるとよい。
５−１０．バッファ層の材質
本実施形態のバッファ層Ｂ１０の材質は、ＡｌＮである。このＡｌＮは、低温バッファ層と高温バッファ層とを含む。また、バッファ層Ｂ１０の材質は、ＡｌＮの他に、低温ＧａＮバッファ層、ＢＮ層、ＴｉＮ層、ＳｉＮｘ層、またはこれらの混晶であってもよい。
５−１１．基板の凹凸形状
本実施形態の基板Ａ１０は、複数の凸部Ａ１１ａと底面部Ａ１１ｂとを有する。凸部Ａ１１ａは、円錐形状である。しかし、凸部Ａ１１ａは、円錐台形状、多角錐形状、多角錐台形状のいずれであってもよい。この場合であっても、基板Ａ１０の凹凸形状部は、底面と底面から突出する複数の凸部を有する。また、基板は、凸部Ａ１１ａの代わりに凹部を有してもよい。
図８は、本実施形態の別の変形例における発光素子の基板Ｊ１０を示す斜視図である。図８に示すように、ストライプ状の凹凸形状を有する基板Ｊ１０を用いてもよい。基板Ｊ１０は、尾根状の凸部Ｊ１１と底面Ｊ１２とを有する。このように、凹凸形状を有しているその他の基板に対して、本実施形態の技術を適用することができる。また、凹凸形状があれば、非周期構造であってもよい。
５−１２．エッチング工程（熱分解工程）
エッチング工程では、Ｈ2 ガスとＮ2 ガスとの混合ガスを供給する。しかし、供給するガスをＮ2 ガスとしてもよい。この場合には、Ｈ2 ガスによる分解層Ｅ１のエッチングは生じない。分解層Ｅ１の熱分解のみが生じる。この場合であっても、架橋部Ｃ１０の膜厚が十分に薄ければ、分解層Ｅ１を除去することができる。
５−１３．残渣
本実施形態では、分解層Ｅ１をエッチングにより除去する。しかし、分解層Ｅ１の一部が残渣として半導体構造体Ｓ１に残留していてもよい。その場合には、第１の空隙Ｘ１の内部に残渣が残留する。この残渣は、例えば、ＩｎＧａＮまたはＧａＮを含む。
５−１４．第２の空隙がない場合
本実施形態の半導体構造体Ｓ１は、第２の空隙Ｘ２を有する。しかし、第２の空隙Ｘ２を半導体層Ｄ１０で埋めてしまってもよい。その場合には、半導体層Ｄ１０の第２の箇所Ｄ１１ｂが、基板Ａ１０の凸部Ａ１１ａと、架橋部Ｃ１０の脚部Ｃ１０ａとに接触している。そのために、上面部Ｃ１０ｂの基板Ａ１０からの高さを低くするとともに、上面部Ｃ１０ｂから横方向に半導体層を成長させて架橋部Ｃ１０の脚部Ｃ１０ａや基板Ａ１０の凸部Ａ１１ａに半導体層をまわりこませるように成長させればよい。この場合には、脚部Ｃ１０ａの貫通孔Ｃ１１ａおよび上面部Ｃ１０ｂの貫通孔Ｃ１１ｂは、半導体層Ｄ１０に塞がれている。
５−１５．半導体層の積層構造
本実施形態においては、半導体層Ｄ１０は１層以上の半導体層である。半導体層Ｄ１０の積層構造は、どのようであってもよい。
５−１６．半導体素子
本実施形態の半導体層Ｄ１０に電極を設けて半導体素子としてもよい。
５−１７．組み合わせ
上記の変形例を自由に組み合わせてもよい。
６．本実施形態のまとめ
以上詳細に説明したように、本実施形態の半導体構造体Ｓ１は、基板Ａ１０と、架橋部Ｃ１０と、半導体層Ｄ１０と、基板Ａ１０と架橋部Ｃ１０との間に形成された第１の空隙Ｘ１と、を有する。分解層Ｅ１から伸びる貫通転位Ｑ１が、架橋部Ｃ１０の脚部Ｃ１０ａの形成領域に向かって伸びる。一方、半導体層Ｄ１０は、架橋部Ｃ１０の上面部Ｃ１０ｂから成長する。そのため、貫通転位Ｑ１は、半導体層Ｄ１０にほとんど引き継がれない。ゆえに、結晶性に優れた半導体層Ｄ１０を有する半導体構造体Ｓ１が実現されている。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。例えば、半導体層等の成長方法は有機金属気相成長法（ＭＯＣＶＤ法）に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。また、液相エピタキシー法、分子線エピタキシー法等、その他のエピタキシャル成長法により半導体層を形成することとしてもよい。
（第２の実施形態）
１．半導体発光素子
図９は、第２の実施形態の発光素子１００の概略構成を示す図である。この発光素子１００は、第１の実施形態における半導体構造体Ｓ１の一例である。図９に示すように、発光素子１００は、フェイスアップ型の半導体発光素子である。発光素子１００は、III 族窒化物半導体から成る複数の半導体層を有する。発光素子１００は、もちろん、半導体素子の一種である。
図９に示すように、発光素子１００は、基板Ａ１０と、バッファ層Ｂ１０と、架橋部Ｃ１０と、ｎ型コンタクト層１４０と、ｎ側静電耐圧層１５０と、ｎ側超格子層１６０と、発光層１７０と、ｐ側クラッド層１８０と、ｐ型コンタクト層１９０と、透明電極ＴＥ１と、ｎ電極Ｎ１と、ｐ電極Ｐ１と、を有する。ｎ型コンタクト層１４０と、ｎ側静電耐圧層１５０と、ｎ側超格子層１６０とは、ｎ型半導体層である。ここで、ｎ型半導体層は、第１導電型の第１半導体層である。ｐ側クラッド層１８０と、ｐ型コンタクト層１９０とは、ｐ型半導体層である。ここで、ｐ型半導体層は、第２導電型の第２半導体層である。また、ｎ型半導体層は、ドナーをドープしていないｕｄ−ＧａＮ層等を有していてもよい。ｐ型半導体層は、アクセプターをドープしていないｕｄ−ＧａＮ層等を有していてもよい。なお、ｎ型半導体層と、発光層１７０と、ｐ型半導体層とは、第１の実施形態における半導体層Ｄ１０に相当する。
基板Ａ１０と、バッファ層Ｂ１０と、架橋部Ｃ１０とは、第１の実施形態のものと同様である。
ｎ型コンタクト層１４０は、ｎ電極Ｎ１とオーミック接触をとるためのものである。ｎ型コンタクト層１４０は、架橋部Ｃ１０の上面部Ｃ１０ｂの上に形成されている。また、ｎ型コンタクト層１４０の上には、ｎ電極Ｎ１が位置している。ｎ型コンタクト層１４０は、例えば、ｎ型ＧａＮである。
ｎ側静電耐圧層１５０は、各半導体層の静電破壊を防止するための静電耐圧層である。ｎ側静電耐圧層１５０は、ｎ型コンタクト層１４０の上に形成されている。ｎ側静電耐圧層１５０は、例えば、ｕｄ−ＧａＮ層（ｕｎｉｎｔｅｎｔｉｏｎａｌｌｙ ｄｏｐｅｄ ＧａＮ）と、ｎ型ＧａＮ層と、を有する。ｎ側静電耐圧層１５０の構成は、上記以外の構成であってもよい。
ｎ側超格子層１６０は、発光層１７０に加わる応力を緩和するための歪緩和層である。より具体的には、ｎ側超格子層１６０は、超格子構造を有する超格子層である。ｎ側超格子層１６０は、ｎ側静電耐圧層１５０の上に形成されている。ｎ側超格子層１６０は、例えば、ＩｎＧａＮ層とＧａＮ層とを積層した単位積層体を繰り返し積層したものである。もちろん、これらの半導体の材料は、その他の組成の半導体層であってもよい。
発光層１７０は、電子と正孔とが再結合することにより発光する層である。発光層１７０は、ｎ側超格子層１６０の上に形成されている。発光層１７０は、井戸層と障壁層とを積層した単位積層体を繰り返し積層したものである。つまり、発光層１７０は、多重量子井戸構造を有する。また、発光層１７０は、井戸層の上に形成されたキャップ層を有していてもよい。また、発光層１７０は、単一量子井戸構造であってもよい。
ｐ側クラッド層１８０は、発光層１７０の上に形成されている。ｐ側クラッド層１８０は、ｐ型ＩｎＧａＮ層とｐ型ＡｌＧａＮ層とを積層した単位積層体を繰り返し積層したものである。もちろん、これらの半導体の材料は、その他の組成の半導体層であってもよい。
ｐ型コンタクト層１９０は、透明電極ＴＥ１とオーミック接触するためのものである。ｐ型コンタクト層１９０は、ｐ側クラッド層１８０の上に形成されている。
透明電極ＴＥ１は、電流を発光面内に拡散するためのものである。透明電極ＴＥ１は、ｐ型コンタクト層１９０の上に形成されている。透明電極ＴＥ１の材質は、ＩＴＯ、ＩＺＯ、ＩＣＯ、ＺｎＯ、ＴｉＯ2 、ＮｂＴｉＯ2 、ＴａＴｉＯ2 、ＳｎＯ2 のいずれかであるとよい。
ｐ電極Ｐ１は、透明電極ＴＥ１の上に形成されている。ｐ電極Ｐ１は、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、等から１以上を組み合わせて形成したものである。もちろん、これ以外の構成であってもよい。ｐ電極Ｐ１は、ｐ型半導体層と導通している。
ｎ電極Ｎ１は、ｎ型コンタクト層１４０の上に形成されている。ｎ電極Ｎ１は、Ｎｉ、Ａｕ、Ａｇ、Ｃｏ、等から１以上を組み合わせて形成したものである。もちろん、これ以外の構成であってもよい。ｎ電極Ｎ１は、ｎ型半導体層と導通している。
また、発光素子１００は、半導体層を保護する保護膜を有していてもよい。
２．架橋部および空隙
２−１．架橋部
図１０は、架橋部Ｃ１０の周囲を抜き出して描いた図である。図１０に示すように、架橋部Ｃ１０は、バッファ層Ｂ１０の斜面部Ｂ１０ａを起点にして架橋されている。架橋部Ｃ１０の脚部Ｃ１０ａは、架橋部Ｃ１０の上面部Ｃ１０ｂに対して１０°以上９０°以下の角度で傾斜している。
ｎ型コンタクト層１４０は、底面１４１の一部１４１ａと、底面１４１の残部１４１ｂと、を有する。底面１４１の一部１４１ａは、架橋部Ｃ１０の上面部Ｃ１０ｂと接触している。底面１４１の残部１４１ｂは、第２の空隙Ｘ２と対面している。底面１４１の残部１４１ｂと、架橋部Ｃ１０の脚部Ｃ１１ａと、基板Ａ１０の凸部Ａ１１ａとは、第２の空隙Ｘ２を囲んでいる。
２−２．空隙
図１０に示すように、発光素子１００は、基板Ａ１０の凹凸形状部Ａ１１とｎ型コンタクト層１４０との間に第１の空隙Ｘ１と第２の空隙Ｘ２とを有している。
２−３．空隙の効果
本実施形態では、基板Ａ１０とｎ型コンタクト層１４０との間に第１の空隙Ｘ１および第２の空隙Ｘ２を有する。そのため、発光層１７０から基板Ａ１０に向かう光が第１の空隙Ｘ１および第２の空隙Ｘ２で反射もしくは散乱される。半導体層と空気との間で屈折率に差があるためである。この反射または散乱により、光の取り出し効率が向上する。
３．半導体発光素子の製造方法
ここで、本実施形態に係る発光素子１００の製造方法について説明する。本実施形態の半導体発光素子の製造方法は、第１の実施形態の架橋部および空隙の製造方法を用いて半導体発光素子を製造する。
半導体層を成長させる際には、有機金属化学気相成長法（ＭＯＣＶＤ法）により、各半導体層の結晶をエピタキシャル成長させる。ここで用いるキャリアガスは、水素（Ｈ2 ）もしくは窒素（Ｎ2 ）もしくは水素と窒素との混合気体（Ｈ2 ＋Ｎ2 ）である。窒素源として、アンモニアガス（ＮＨ3 ）を用いる。Ｇａ源として、トリメチルガリウム（Ｇａ（ＣＨ3 ）3 ）を用いる。Ｉｎ源として、トリメチルインジウム（Ｉｎ（ＣＨ3 ）3 ）を用いる。Ａｌ源として、トリメチルアルミニウム（Ａｌ（ＣＨ3 ）3 ）を用いる。ｎ型ドーパントガスとして、シラン（ＳｉＨ4 ）を用いる。ｐ型ドーパントガスとして、ビス（シクロペンタジエニル）マグネシウム（Ｍｇ（Ｃ5 Ｈ5 ）2 ）を用いる。また、これら以外のガスを用いてもよい。
３−１．基板のクリーニング
基板Ａ１０をＨ2 ガスでクリーニングする。基板温度は１１００℃程度である。もちろん、その他の基板温度であってもよい。
３−２．架橋部および空隙の製造
上記の架橋部および空隙の製造方法を用いて、架橋部Ｃ１０および第１の空隙Ｘ１および第２の空隙Ｘ２を製造する。
３−３．ｎ型コンタクト層形成工程
次に、架橋部Ｃ１０の上にｎ型コンタクト層１４０を形成する。その際に、架橋部Ｃ１０の上面部Ｃ１１ｂを起点にしてｎ型コンタクト層１４０は成長する。このときの基板温度は、９００℃以上１１４０℃以下である。
３−４．ｎ側静電耐圧層形成工程
次に、ｎ型コンタクト層１４０の上にｎ側静電耐圧層１５０を形成する。ｕｄ−ＧａＮ層と、ｎ型ＧａＮ層と、を順に形成する。このときの基板温度は、ｎ型コンタクト層形成工程の基板温度と同じでよい。また、ｎ側静電耐圧層１５０を形成する途中で基板温度を下げてもよい。ピットを形成しやすいからである。ピットを形成することにより、静電耐圧性や歩留りを向上させることができるからである。
３−５．ｎ側超格子層形成工程
次に、ｎ側静電耐圧層１５０の上にｎ側超格子層１６０を形成する。そのために、ＩｎＧａＮ層とＧａＮ層とを積層した単位積層体を繰り返し積層する。
３−６．発光層形成工程
次に、ｎ側超格子層１６０の上に発光層１７０を形成する。そのために、井戸層と障壁層とを積層した単位積層体を繰り返し積層する。また、井戸層を形成した後にキャップ層を形成してもよい。
３−７．ｐ側クラッド層形成工程
次に、発光層１７０の上にｐ側クラッド層１８０を形成する。ここでは、ｐ型ＩｎＧａＮ層と、ｐ型ＡｌＧａＮ層と、を繰り返し積層する。
３−８．ｐ型コンタクト層形成工程
次に、ｐ側クラッド層１８０の上にｐ型コンタクト層１９０を形成する。
３−９．透明電極形成工程
次に、ｐ型コンタクト層１９０の上に透明電極ＴＥ１を形成する。
３−１０．電極形成工程
次に、透明電極ＴＥ１の上にｐ電極Ｐ１を形成する。そして、レーザーもしくはエッチングにより、ｐ型コンタクト層１９０の側から半導体層の一部を抉ってｎ型コンタクト層１４０を露出させる。そして、その露出箇所に、ｎ電極Ｎ１を形成する。ｐ電極Ｐ１の形成工程とｎ電極Ｎ１の形成工程は、いずれを先に行ってもよい。
３−１１．その他の工程
また、上記の工程の他、熱処理工程、絶縁膜形成工程、その他の工程を実施してもよい。以上により、図９に示す発光素子１００が製造される。
４．変形例
４−１．フリップチップ
本実施形態の技術は、フリップチップ型の半導体発光素子にも適用することができる。
４−２．ｎ型コンタクト層
ｎ型コンタクト層１４０は、その層中で組成は一定である。しかし、ｎ型コンタクト層１４０の内部で組成を徐々に変調してもよい。また、ｎ型コンタクト層１４０と架橋部Ｃ１０との間に、その他のＡｌＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、ＡｌＧａＩｎＮ層を形成してもよい。また、これらの層にＳｉをドープしてもよい。
４−３．半導体層の積層構造
本実施形態においては、架橋部Ｃ１０の上に、ｎ型コンタクト層１４０と、ｎ側静電耐圧層１５０と、ｎ側超格子層１６０と、発光層１７０と、ｐ側クラッド層１８０と、ｐ型コンタクト層１９０と、を形成する。しかし、これ以外の積層構造であってももちろん構わない。例えば、架橋部Ｃ１０とｎ型コンタクト層１４０との間に１層以上の半導体層を形成してもよい。そのような１層以上の半導体層として、例えば、ノンドープのＧａＮ層が挙げられる。また、上記の各層の積層構造も、本実施形態で説明した構成以外の構成であってもよい。
４−４．組み合わせ
上記の変形例を自由に組み合わせてもよい。また、第１の実施形態およびその変形例と自由に組み合わせてもよい。
５．本実施形態のまとめ
以上詳細に説明したように、本実施形態の発光素子１００は、凹凸のある基板Ａ１０とｎ型半導体層との間に、架橋部Ｃ１０と第１の空隙Ｘ１と第２の空隙Ｘ２とを有する。このように基板Ａ１０と半導体層との間に空隙があるため、発光層１７０からの光は十分に散乱する。したがって、光取り出し効率の高い発光素子１００が実現されている。また、第１の実施形態と同様に、ｎ型コンタクト層１４０より上層の半導体層の結晶性はよい。架橋部Ｃ１０が備える架橋構造により、基板と半導体層との間の応力が緩和されるからである。
なお、以上に説明した実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。例えば、有機金属気相成長法（ＭＯＣＶＤ法）に限らない。キャリアガスを用いて結晶を成長させる方法であれば、他の方法を用いてもよい。また、液相エピタキシー法、分子線エピタキシー法等、その他のエピタキシャル成長法により半導体層を形成することとしてもよい。
（第３の実施形態）
第３の実施形態について説明する。第３の実施形態においては、円錐台形状の凸部を有する基板を用いる。そのため、第１の実施形態と異なる点について説明する。
１．半導体構造体
図１１は、第３の実施形態の半導体構造体２００の概略構成を示す図である。
基板Ａ２０は、凹凸形状部Ａ２１を有する。凹凸形状部Ａ２１は、斜面Ａ２１ａと、底面Ａ２１ｂと、上面Ａ２１ｃと、を有する。架橋部Ｃ１０は、基板Ａ２０の斜面Ａ２１ａで支持されている。
架橋部Ｃ２０は、基板Ａ２０の上面Ａ２１ｃで支持されている。このように、基板Ａ２０の凹凸形状部Ａ２１の上面Ａ２１ｃを起点として架橋部Ｃ２０が形成されていてもよい。
２．変形例
また、半導体構造体は、基板Ａ２０の底面Ａ２１ｂを起点として形成された架橋部を有していてもよい。この場合には、架橋部は基板Ａ２０の底面Ａ２１ｂで支持されている。
（第４の実施形態）
第４の実施形態について説明する。第４の実施形態においては、平坦面が非極性面または半極性面である半導体層が成長する凹凸基板を用いる。そのため、第１の実施形態と異なる点について説明する。
１．半導体構造体
図１２は、第４の実施形態の半導体構造体３００の概略構成を示す図である。
本実施形態の基板３１０は、凹凸形状部３１１を有する。基板３１０は、斜面部３１１ａと、底面部３１１ｂと、上面部３１１ｃと、を有する。底面部３１１ｂと上面部３１１ｃとは、互いに平行な平坦面である。斜面部３１１は、凹凸形状部３１１の側面部である。バッファ層３２０は、基板３１０の凹凸に沿って形成されている。
架橋部３３０は、基板３１０の底面部３１１ｂと上面部３１１ｃとの上に形成されている。架橋部３３０は、脚部３３１と、上面部３３２と、を有する。上面部３３２は、非極性面または半極性面である。脚部３３１は、上面部３３２に対して、ほぼ９０°の角度で形成されている。
架橋部３３０は、基板３１０の底面部３１１ｂから基板３１０の上面部３１１ｃにわたって架橋されている。
半導体層３４０は、架橋部３３０の上面部３３２から主に成長している。
２．空隙
半導体構造体３００は、空隙Ｘ３を有している。空隙Ｘ３は、第１の空隙である。空隙Ｘ３は、基板３１０の凹凸形状部３１１と半導体層３４０との間に位置している。空隙Ｘ３は、基板３１０の凹凸形状部と架橋部３３０とにより囲まれている。バッファ層３２０を考慮すれば、空隙Ｘ３は、バッファ層３２０と架橋部３３０とにより囲まれている。
３．分解層の成長
本実施形態では、特開２０１３−２４１３３７号公報に記載の技術に基づいて、分解層を成長させる。そのため、特開２０１３−２４１３３７号公報の図１．Ｂに示すように、半導体層は成長する。
４．本実施形態の効果
本実施形態では、半導体層の上面は、非極性面または半極性面である。そのため、半導体層に加わるピエゾ電界は十分に小さい。
本実施形態の半導体構造体３００は、空隙Ｘ３を有する。また、半導体層３４０は、架橋部３３０の上面部３３２から主に成長する。そのため、半導体層３４０の貫通転位密度は、やや低い。つまり、半導体層の結晶性は高い。
５．変形例
第１の実施形態および第２の実施形態とそれらの変形例を自由に組み合わせて、本実施形態に適用してもよい。
（第５の実施形態）
第５の実施形態について説明する。第５の実施形態においては、基板の主面には凹凸形状が形成されていない。そのため、第１の実施形態と異なる点について説明する。
１．半導体構造体
図１３は、第５の実施形態の半導体構造体４００の概略構成を示す図である。発光素子４００は、基板４１０と、バッファ層４２０と、架橋部４３０と、半導体層４４０と、を有する。
図１３に示すように、基板４１０の主面、すなわち半導体層形成面は、凹凸形状部を有さない。つまり、基板４１０の主面は平坦面である。基板４１０は、平坦面を有する。バッファ層４２０は、平坦な基板４１０の上に平坦な形状で形成されている。
架橋部４３０は、基板４１０の平坦面を起点に形成されている。つまり、架橋部４３０は、基板４１０の主面に支持されている。バッファ層４２０を考慮すると、架橋部４３０は、バッファ層４２０の上に形成されている。架橋部４３０は、平坦なバッファ層４２０を起点に架橋されている。架橋部４３０は、脚部４３１と、上面部４３２と、を有している。脚部４３１は、平坦なバッファ層４２０を起点に形成されている。
架橋部４３０は、非周期的に配置されている。そして、架橋部４３０のそれぞれは、不均一な高さおよび幅を有する。
半導体層４４０は、架橋部４３０の上面部４３２から主に成長する。また、バッファ層４２０の露出している部分から成長する場合もある。そして、半導体層４４０は、不均一な高さおよび幅を有する架橋部４３０の形状に対応する凹凸を有する。
２．空隙
半導体構造体４００は、空隙Ｘ４を有している。空隙Ｘ４は、第１の空隙である。空隙Ｘ４は、基板４１０の平坦面と半導体層４４０との間に位置している。空隙Ｘ４は、基板４１０の平坦面と架橋部４３０とにより囲まれている。バッファ層４２０を考慮すれば、空隙Ｘ４は、バッファ層４２０と架橋部４３０とにより囲まれている。本実施形態では基板４１０に凹凸形状部がないため、空隙Ｘ４の位置は基板４１０上にランダムに配置されている。つまり、架橋部４３０および空隙Ｘ４が配置されている位置は、周期性をもたない。
３．本実施形態の効果
本実施形態の半導体構造体４００は、空隙Ｘ４を有する。また、半導体層４４０は、架橋部４３０の上面部４３２から主に成長する。そのため、半導体層４４０の貫通転位密度は、やや低い。つまり、半導体構造体４００の半導体層の結晶性は高い。
また、本実施形態では、分解層は、多くの場合、島状かつ離散的に形成される。そのため、架橋部４３０も、島状かつ離散的に配置されている。
４．変形例
第１の実施形態および第２の実施形態とそれらの変形例を自由に組み合わせて、本実施形態に適用してもよい。
（第６の実施形態）
第６の実施形態について説明する。
１．半導体構造体
図１４は、第６の実施形態の半導体構造体５００の概略構成を示す図である。半導体構造体５００は、基板５１０と、マスク層Ｍ１と、バッファ層５２０と、架橋部５３０と、半導体層５４０と、を有する。
本実施形態の基板５１０は、主面に凹凸形状部を有さない。基板５１０は、平坦な主面を有する。主面は、第１面である。基板５１０の主面の一部５１１ａの上にはマスク層Ｍ１が形成されている。基板５１０の主面の残部５１１ｂの上にはバッファ層５２０が形成されている。
バッファ層５２０は、マスク層Ｍ１以外の箇所に形成されている。
架橋部５３０は、マスク層Ｍ１に接触した状態で架橋されている。架橋部５３０は、マスク層Ｍ１の境界付近の位置で架橋されている。架橋部５３０は、複数の上面部５３２を有する。複数の上面部５３２のうちの１箇所における基板５１０の主面からの高さは、複数の上面部５３２における主面からの高さの平均値から−１０％以上１０％以下の範囲内にある。
半導体層５４０は、架橋部５３０の上面部５３２から主に成長している。
２．空隙
発光素子５００は、空隙Ｘ５を有している。空隙Ｘ５は、第１の空隙である。空隙Ｘ５は、基板５１０の上のバッファ層５２０と対面する位置に形成されている。空隙Ｘ５は、バッファ層５２０と架橋部５３０とにより囲まれている。
３．本実施形態の効果
半導体層５４０は、架橋部５３０の上面部５３２から主に成長する。そのため、半導体層５４０の貫通転位密度は、やや低い。つまり、半導体構造体５００の半導体層の結晶性は高い。
４．半導体発光素子の製造方法
本導体発光素子の製造方法のうち第１の実施形態と異なる点のみ説明する。
４−１．マスク層形成工程
基板５１０の一部５１１ａの上にマスク層Ｍ１を形成する。例えば、ＳｉＯ2 を形成する。
４−２．バッファ層形成工程
次に、基板５１０の残部５１１ｂの上にバッファ層５２０を形成する。この際、マスク層Ｍ１の上にはバッファ層５２０は形成されない。また、マスク層Ｍ１の上にバッファ層が形成されたとしても、マスク層Ｍ１の上のバッファ層の結晶品質は悪い。そのため、マスク層Ｍ１の上のバッファ層からは分解層Ｅ１は成長しない。
４−３．分解層形成工程
次に、バッファ層５２０の上に分解層Ｅ１を形成する。分解層Ｅ１の形成方法等は、第１の実施形態と同様である。そして、この工程以降についても、第１の実施形態と同様である。
５．変形例
５−１．マスクパターンと架橋部の形状
マスクＭ１のパターンにより、種々の３次元形状の分解層を形成することができる。架橋部は、分解層の形状をそのまま引き継ぐ。そのため、種々の形状の架橋部を形成することができる。
５−２．組み合わせ
第１の実施形態および第２の実施形態とそれらの変形例を自由に組み合わせて、本実施形態に適用してもよい。
（第７の実施形態）
第７の実施形態について説明する。
１．パワーデバイス
図１５は、第７の実施形態のパワーデバイス６００の概略構成を示す図である。パワーデバイス６００は、もちろん、半導体素子の一種である。そして、パワーデバイス６００は、第１の実施形態における半導体構造体Ｓ１の一例である。パワーデバイス６００は、基板Ａ１０と、バッファ層Ｂ１０と、架橋部Ｃ１０と、下地層６４０と、キャリア走行層６５０と、キャリア供給層６６０と、ゲート電極ＧＥと、ソース電極ＳＥと、ドレイン電極ＤＥと、を有する。ソース電極ＳＥおよびドレイン電極ＤＥは、キャリア供給層６６０の上に形成されている。
下地層６４０は、例えば、ＡｌＮまたはＧａＮである。キャリア走行層６５０は、キャリア供給層６６０から供給されるキャリアが走行する層である。キャリア走行層６５０は、例えば、ＧａＮである。キャリア供給層６６０は、キャリア走行層６５０にキャリアを供給する層である。キャリア供給層６６０は、例えば、ＡｌＧａＮである。
下地層６４０は、底面６４１の一部６４１ａと、底面６４１の残部６４１ｂと、を有する。底面６４１の一部６４１ａは、架橋部Ｃ１０の上面部Ｃ１０ｂと対面している。底面６４１の残部６４１ｂは、架橋部Ｃ１０とほとんど接触していない。
２．変形例
第２の実施形態および第７の実施形態で説明したように、半導体素子は、架橋部Ｃ１０より上層については、任意の半導体層および任意の電極を有していてもよい。そのため、発光素子やパワーデバイスに限らず、種々の半導体素子について適用することができる。また、第１の実施形態とそれらの変形例とを自由に組み合わせてもよい。
１．実験Ａ
１−１．基板
図１６は、凹凸加工したサファイア基板の表面を示す走査型顕微鏡写真である。図１７は、図１６のＸＶＩＩ−ＸＶＩＩ断面に相当する断面を示す断面図である。図１６および図１７に示すように、円錐形状の複数の凸部がハニカム状に配置されている。
１−２．分解層
図１８は、サファイア基板にバッファ層と分解層と架橋部とを形成したものの表面を示す走査型顕微鏡写真である。図１９は、図１８のＸＩＸ−ＸＩＸ断面に相当する断面を示す断面図である。分解層としてＧａＮを形成した。架橋部としてＡｌＮをスパッタリングにより形成した。スパッタリングの時間は５０秒であった。ＡｌＮからなる架橋部の膜厚は１４．３ｎｍである。なお、ＡｌＮとＧａＮとの間の格子定数差に起因するクラックは観測されていない。
１−３．分解層のエッチング
図２０は、分解層のエッチングをした後の架橋部等の表面を示す走査型顕微鏡写真である。図２０に示すように、架橋部Ｃ１０の脚部Ｃ１０ａにおける貫通孔の密度は、架橋部Ｃ１０の上面部Ｃ１０ｂにおける貫通孔の密度よりも高い。つまり、貫通転位に起因する貫通孔は、架橋部Ｃ１０の脚部Ｃ１０ａに集中している。
なお、図２０に示すように、架橋部Ｃ１０の一部にクラックが入っている。クラックは、エッチング時もしくは降温時に生じる可能性がある。そのため、エッチング後に連続して成膜すると、クラックは発生しにくい。しかし、架橋部Ｃ１０は、全体として安定であり、架橋部Ｃ１０より上層の半導体層について問題なく成長させることができる。
図２１は、図２０のＸＸＩ−ＸＸＩ断面に相当する断面を示す断面図である。図２１に示すように、左側には空隙が観測される。図２１の右側には、ＧａＮからなる分解層の残渣が観測される。
１−４．貫通孔の位置
図２０に示すように、貫通孔は、架橋部Ｃ１０の脚部Ｃ１０ａに集中している。架橋部Ｃ１０より上層の半導体層は、架橋部Ｃ１０の上面部Ｃ１０ｂから成長する。したがって、架橋部Ｃ１０より上層の半導体層においては、貫通転位密度は比較的低い。すなわち、架橋部Ｃ１０より上層の半導体層の結晶性は優れている。
２．実験Ｂ
２−１．分解層までの成膜
実験Ｂでは、実験Ａと同じ凹凸基板を用いた。分解層としてＧａＮ層をＭＯＣＶＤ法により形成した。架橋部としてＡｌＧａＮ層をＭＯＣＶＤ法により形成した。Ａｌの組成は３５％であった。ＡｌＧａＮ層の膜厚は２５．８ｎｍであった。
２−１．分解層のエッチング
図２２は、架橋部としてＡｌＧａＮ層を形成した場合の断面を示す走査型顕微鏡写真である。このように、架橋部としてＡｌＧａＮ層を形成した場合であっても、空隙を形成することができる。なお、分解層としてＧａＮ層を形成し、架橋部としてＡｌ組成が５％以上３５％以下のＡｌＧａＮ層を形成した場合には、架橋部を形成することができた。
ここで、架橋部としてＡｌＧａＮ層を形成する場合には、Ａｌ組成が小さいほど、架橋部の組成と分解層の組成とが近い。つまり、架橋部と分解層との間の格子定数差は小さい。そのため、クラックの発生を防止できる。しかしその代わりに、架橋部の熱分解温度と分解層の熱分解温度とが近い。つまり、分解層を分解する際に架橋部もダメージを受けるおそれがある。一方、Ａｌ組成が大きいほど、架橋部の組成と分解層の組成とが離れている。そのため、熱分解による架橋部へのダメージを抑制できる。その代わりに、クラックが生じやすい。
３．実験Ｃ
３−１．架橋部までの成膜
実験Ｃでは、実験Ａと同じ凹凸基板を用いた。分解層としてＧａＮ層をＭＯＣＶＤ法により形成した。架橋部として低温ＡｌＮ層をＭＯＣＶＤ法により形成した。低温ＡｌＮ層の膜厚は２５．８ｎｍであった。低温ＡｌＮ層の成膜温度は３００℃から７００℃までの範囲内であった。
３−２．分解層のエッチング
図２３は、架橋部として低温ＡｌＮ層を形成した場合の断面を示す走査型顕微鏡写真である。このように、架橋部として低温ＡｌＮ層を形成した場合であっても、空隙を形成することができる。
４．実験Ｄ
４−１．基板
基板としてストライプ状の凹凸が形成された基板を用いた。そして、分解層として非極性面のｍ面のＧａＮ層をＭＯＣＶＤ法により形成し、架橋部としてＡｌＧａＮ層をＭＯＣＶＤ法により形成した。ＡｌＧａＮ層のＡｌ組成は、１５％であった。
４−２．分解層のエッチング
図２４は、分解層のエッチング後の架橋部の周辺を示す走査型顕微鏡写真である。図２５は、分解層のエッチング後の架橋部の周辺の断面を示す走査型顕微鏡写真である。図２４および図２５に示すように、基板とＡｌＧａＮ層との間に空隙が観測される。
５．実験Ｅ
５−１．架橋部の膜厚
架橋部Ｃ１０の膜厚が８ｎｍ以上６０ｎｍ以下の程度の場合に、好適な空隙が得られた。
Ｓ１…半導体構造体
Ａ１０…基板
Ａ１１…凹凸形状部
Ａ１１ａ…凸部
Ａ１１ｂ…底面部
Ｂ１０…バッファ層
Ｂ１０ａ…斜面部
Ｂ１０ｂ…底面部
Ｃ１０…架橋部
Ｃ１０ａ…脚部
Ｃ１０ｂ…上面部
Ｃ１１ａ…第１の貫通孔
Ｃ１１ｂ…第２の貫通孔
Ｄ１０…半導体層
１４０…ｎ型コンタクト層
１５０…ｎ側静電耐圧層
１６０…ｎ側超格子層
１７０…発光層
１８０…ｐ側クラッド層
１９０…ｐ型コンタクト層
ＴＥ１…透明電極
Ｎ１…ｎ電極
Ｐ１…ｐ電極

Claims (29)

  1. 基板と、
    前記基板に架橋された架橋部と、
    前記架橋部の上に形成された半導体層と、
    前記基板と前記架橋部とにより囲まれた第１の空隙と、
    を有し、
    前記架橋部は、
    複数の貫通孔を有し、
    前記半導体層は、
    貫通孔を有しておらず、
    前記架橋部は、
    脚部と上面部とを有し、
    前記脚部の少なくとも一部は、
    前記半導体層と接触しておらず、
    前記上面部は、
    前記半導体層と直接接触しており、
    前記脚部は、
    第１の開口部と第２の開口部とを有する１以上の第１の貫通孔を有し、
    前記上面部は、
    １以上の第２の貫通孔を有し、
    前記第１の貫通孔の前記第１の開口部は、
    前記第１の空隙に向かって開口しており、
    前記第１の貫通孔の前記第２の開口部は、
    前記半導体層に塞がれずに開口しており、
    前記第２の貫通孔は、
    前記半導体層により塞がれていること
    を特徴とする半導体構造体。
  2. 請求項１に記載の半導体構造体において、
    少なくとも前記半導体層と前記架橋部の前記脚部とにより囲まれた第２の空隙を有し、
    前記第１の貫通孔の前記第２の開口部は、
    前記第２の空隙に向かって開口していること
    を特徴とする半導体構造体。
  3. 請求項１または請求項２に記載の半導体構造体において、
    前記脚部における前記第１の貫通孔の密度は、
    前記上面部における前記第２の貫通孔の密度よりも高いこと
    を特徴とする半導体構造体。
  4. 請求項１から請求項３までのいずれか１項に記載の半導体構造体において、
    前記架橋部の前記上面部における前記半導体層と接触している面の合計の面積は、
    前記基板における前記架橋部が架橋されている側の面の面積の半分より小さいこと
    を特徴とする半導体構造体。
  5. 請求項１から請求項４までのいずれか１項に記載の半導体構造体において、
    前記架橋部の前記上面部の膜厚は、
    前記架橋部の前記脚部の膜厚よりも厚いこと
    を特徴とする半導体構造体。
  6. 請求項１から請求項５までのいずれか１項に記載の半導体構造体において、
    前記複数の貫通孔のうちの一部は、
    前記半導体層により塞がれていること
    を特徴とする半導体構造体。
  7. 請求項１から請求項６までのいずれか１項に記載の半導体構造体において、
    前記基板は、
    底面部と複数の凸部とを有する凹凸形状部を有すること
    を特徴とする半導体構造体。
  8. 請求項７に記載の半導体構造体において、
    前記上面部のうちの１箇所における前記基板の前記底面部からの高さは、
    前記上面部における前記底面部からの高さの平均値から−１０％以上１０％以下の範囲内にあること
    を特徴とする半導体構造体。
  9. 請求項７または請求項８に記載の半導体構造体において、
    前記架橋部の頂部と前記基板の前記底面部との間の距離は、
    前記基板の前記複数の凸部の頂部と前記基板の前記底面部との間の距離よりも大きいこと
    を特徴とする半導体構造体。
  10. 請求項７から請求項９までのいずれか１項に記載の半導体構造体において、
    前記基板の前記複数の凸部は、
    側面を有し、
    前記架橋部は、
    前記基板の前記側面で支持されていること
    を特徴とする半導体構造体。
  11. 請求項７から請求項９までのいずれか１項に記載の半導体構造体において、
    前記基板の前記複数の凸部は、
    側面と上面を有し、
    前記架橋部は、
    前記基板の前記上面で支持されていること
    を特徴とする半導体構造体。
  12. 請求項７から請求項９までのいずれか１項に記載の半導体構造体において、
    前記架橋部は、
    前記基板の前記底面部で支持されていること
    を特徴とする半導体構造体。
  13. 請求項７から請求項９までのいずれか１項に記載の半導体構造体において、
    前記基板の前記複数の凸部は、
    側面部と上面部を有し、
    前記架橋部は、
    前記基板の前記底面部から前記基板の前記上面部にわたって架橋されていること
    を特徴とする半導体構造体。
  14. 請求項７から請求項１３までのいずれか１項に記載の半導体構造体において、
    前記基板の前記複数の凸部は、
    円錐形状であること
    を特徴とする半導体構造体。
  15. 請求項１から請求項６までのいずれか１項に記載の半導体構造体において、
    前記基板は、
    平坦な第１面を有し、
    前記基板の前記第１面の一部の上にマスク層が形成されており、
    前記架橋部は、
    前記マスク層に接触した状態で架橋されていること
    を特徴とする半導体構造体。
  16. 請求項１５に記載の半導体構造体において、
    前記架橋部は、複数の上面部を有し、
    複数の前記上面部のうちの１箇所における前記基板の前記第１面からの高さは、
    複数の前記上面部における前記第１面からの高さの平均値から−１０％以上１０％以下の範囲内にあること
    を特徴とする半導体構造体。
  17. 基板と、
    前記基板に架橋された架橋部と、
    前記架橋部の上に形成された半導体層と、
    前記基板と前記架橋部とにより囲まれた第１の空隙と、
    を有し、
    前記架橋部は、
    複数の貫通孔を有し、
    前記半導体層は、
    貫通孔を有しておらず、
    前記基板は、
    平坦な主面を有し、
    前記架橋部は、
    前記基板の前記主面に支持されており、
    前記架橋部のそれぞれは、
    不均一な高さおよび幅を有し、
    前記半導体層は、
    不均一な高さおよび幅を有する前記架橋部の形状に対応する凹凸を有すること
    を特徴とする半導体構造体。
  18. 請求項１７に記載の半導体構造体において、
    前記架橋部は、
    非周期的に配置されていること
    を特徴とする半導体構造体。
  19. 請求項１から請求項１８までのいずれか１項に記載の半導体構造体において、
    前記架橋部は、
    Ａｌを含むIII 族窒化物から成ること
    を特徴とする半導体構造体。
  20. 請求項１から請求項１９までのいずれか１項に記載の半導体構造体において、
    前記第１の空隙の少なくとも一部の内部に、
    ＧａＮまたはＩｎＧａＮを含む残渣を有すること
    を特徴とする半導体構造体。
  21. 請求項１から請求項２０までのいずれか１項に記載の半導体構造体において、
    前記架橋部は、
    少なくとも１箇所以上のクラックを有すること
    を特徴とする半導体構造体。
  22. 請求項１から請求項２１までのいずれか１項に記載の半導体構造体において、
    前記架橋部における最も厚い箇所の膜厚は、
    ８ｎｍ以上６０ｎｍ以下であること
    を特徴とする半導体構造体。
  23. 請求項１から請求項２２までのいずれか１項に記載の半導体構造体において、
    前記架橋部は、
    その表面にファセット面を有すること
    を特徴とする半導体構造体。
  24. 基板と、
    前記基板の上に架橋された架橋部と、
    前記架橋部の上に形成された複数の半導体層と、
    前記複数の半導体層のうちの１つの半導体層と導通する１以上の電極と、
    前記基板と前記架橋部とにより囲まれた第１の空隙と、
    を有し、
    前記架橋部は、
    複数の貫通孔を有し、
    前記半導体層は、
    貫通孔を有しておらず、
    前記架橋部は、
    脚部と上面部とを有し、
    前記脚部の少なくとも一部は、
    前記半導体層と接触しておらず、
    前記上面部は、
    前記半導体層と直接接触しており、
    前記脚部は、
    第１の開口部と第２の開口部とを有する１以上の第１の貫通孔を有し、
    前記上面部は、
    １以上の第２の貫通孔を有し、
    前記第１の貫通孔の前記第１の開口部は、
    前記第１の空隙に向かって開口しており、
    前記第１の貫通孔の前記第２の開口部は、
    前記半導体層に塞がれずに開口しており、
    前記第２の貫通孔は、
    前記半導体層により塞がれていること
    を特徴とする半導体素子。
  25. 請求項２４に記載の半導体素子において、
    前記複数の貫通孔のうちの一部は、
    前記半導体層により塞がれていること
    を特徴とする半導体素子。
  26. 基板と、
    前記基板の上に架橋された架橋部と、
    前記架橋部の上に形成された複数の半導体層と、
    前記複数の半導体層のうちの１つの半導体層と導通する１以上の電極と、
    前記基板と前記架橋部とにより囲まれた第１の空隙と、
    を有し、
    前記架橋部は、
    複数の貫通孔を有し、
    前記半導体層は、
    貫通孔を有しておらず、
    前記基板は、
    平坦な主面を有し、
    前記架橋部は、
    前記基板の前記主面に支持されており、
    前記架橋部のそれぞれは、
    不均一な高さおよび幅を有し、
    前記半導体層は、
    不均一な高さおよび幅を有する前記架橋部の形状に対応する凹凸を有すること
    を特徴とする半導体素子。
  27. 請求項２６に記載の半導体素子において、
    前記架橋部は、
    非周期的に配置されていること
    を特徴とする半導体素子。
  28. 請求項２４から請求項２７までのいずれか１項に記載の半導体素子において、
    前記半導体層は、
    第１導電型の第１半導体層と、
    前記第１半導体層の上の発光層と、
    前記発光層の上の第２導電型の第２半導体層と、
    を有すること
    を特徴とする半導体素子。
  29. 請求項２４から請求項２７までのいずれか１項に記載の半導体素子において、
    前記半導体層は、
    キャリアを供給するキャリア供給層と、
    前記キャリア供給層から供給されるキャリアが走行するキャリア走行層と、
    を有すること
    を特徴とする半導体素子。
JP2016257145A 2016-12-28 2016-12-28 半導体構造体および半導体素子 Active JP6686876B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016257145A JP6686876B2 (ja) 2016-12-28 2016-12-28 半導体構造体および半導体素子
US15/837,970 US10205053B2 (en) 2016-12-28 2017-12-11 Semiconductor structure and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016257145A JP6686876B2 (ja) 2016-12-28 2016-12-28 半導体構造体および半導体素子

Publications (2)

Publication Number Publication Date
JP2018110174A JP2018110174A (ja) 2018-07-12
JP6686876B2 true JP6686876B2 (ja) 2020-04-22

Family

ID=62629993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016257145A Active JP6686876B2 (ja) 2016-12-28 2016-12-28 半導体構造体および半導体素子

Country Status (2)

Country Link
US (1) US10205053B2 (ja)
JP (1) JP6686876B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2808992T3 (es) * 2017-09-20 2021-03-02 Instytut Tech Materialow Elektronicznych Un procedimiento para producir estructuras de columna UV que emiten luz y las estructuras producidas usando este procedimiento
US10804429B2 (en) 2017-12-22 2020-10-13 Lumileds Llc III-nitride multi-wavelength LED for visible light communication
US11264530B2 (en) 2019-12-19 2022-03-01 Lumileds Llc Light emitting diode (LED) devices with nucleation layer
US11211527B2 (en) * 2019-12-19 2021-12-28 Lumileds Llc Light emitting diode (LED) devices with high density textures
CN114141919B (zh) * 2021-11-29 2023-10-20 江苏第三代半导体研究院有限公司 半导体衬底及其制备方法、半导体器件及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69628018D1 (de) * 1996-10-30 2003-06-12 St Microelectronics Sa Halbleiterpackung mit mechanisch und elektrisch verbundenen Trägerelementen
JP4028635B2 (ja) 1997-07-22 2007-12-26 日亜化学工業株式会社 窒化物半導体発光素子
JP2000031591A (ja) 1998-07-08 2000-01-28 Toshiba Corp 半導体発光素子
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
JP2002200599A (ja) * 2000-10-30 2002-07-16 Sony Corp 三次元構造体の作製方法
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
CN100459180C (zh) 2003-08-08 2009-02-04 哈和技术有限公司 高亮度氮化物微发光二极管及其制造方法
JP2006339534A (ja) 2005-06-03 2006-12-14 Sony Corp 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP2007036174A (ja) * 2005-06-23 2007-02-08 Mitsubishi Cable Ind Ltd 窒化ガリウム系発光ダイオード
JP4525500B2 (ja) 2005-07-14 2010-08-18 パナソニック電工株式会社 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
US7755200B2 (en) * 2008-09-15 2010-07-13 National Semiconductor Corporation Methods and arrangements for forming solder joint connections
JP5199057B2 (ja) * 2008-12-24 2013-05-15 スタンレー電気株式会社 半導体素子の製造方法、積層構造体の製造方法、半導体ウエハおよび積層構造体。
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
EP2743966B1 (en) * 2012-12-14 2020-11-25 Seoul Viosys Co., Ltd. Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP2015088701A (ja) * 2013-11-01 2015-05-07 スタンレー電気株式会社 半導体素子の製造方法
JP2015153826A (ja) 2014-02-12 2015-08-24 ウシオ電機株式会社 窒化物半導体発光素子及びその製造方法
DE102014102461A1 (de) * 2014-02-25 2015-08-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge und optoelektronisches Halbleiterbauteil
KR20160008382A (ko) * 2014-07-14 2016-01-22 서울대학교산학협력단 반도체 적층 구조, 이를 이용한 질화물 반도체층 분리방법 및 장치
JP2016063128A (ja) 2014-09-19 2016-04-25 スタンレー電気株式会社 半導体発光素子
JP6642804B2 (ja) * 2016-12-28 2020-02-12 豊田合成株式会社 半導体配列体およびマイクロデバイスの製造方法

Also Published As

Publication number Publication date
JP2018110174A (ja) 2018-07-12
US20180182919A1 (en) 2018-06-28
US10205053B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
JP6686876B2 (ja) 半導体構造体および半導体素子
JP5908979B2 (ja) 窒化物半導体発光素子及びその製造方法
JP6306200B2 (ja) 窒化物半導体発光素子
TWI533470B (zh) 三族氮化物半導體發光元件之製造方法
JP5997373B2 (ja) 窒化物半導体発光素子
US10217894B2 (en) Method for producing group III nitride semiconductor light-emitting device
JP6642804B2 (ja) 半導体配列体およびマイクロデバイスの製造方法
US20180182916A1 (en) Group iii nitride semiconductor light-emitting device and production method therefor
JP6010869B2 (ja) Ｉｉｉ 族窒化物半導体発光素子
KR20160056525A (ko) 발광 소자 및 그 제조 방법
JP2016072388A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP6642805B2 (ja) 半導体構造体の製造方法および半導体素子の製造方法
US10461214B2 (en) Method for producing group III nitride semiconductor light-emitting device
JP6124740B2 (ja) 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
JP6812790B2 (ja) Ｉｉｉ族窒化物半導体発光素子
TW201511328A (zh) 發光二極體
CN103620895A (zh) Iii族氮化物半导体激光元件
JP6028690B2 (ja) Ｉｉｉ 族窒化物半導体発光素子
US9508895B2 (en) Group III nitride semiconductor light-emitting device and production method therefor
JP2016225525A (ja) 窒化物半導体発光素子
KR20090079123A (ko) 발광다이오드 및 그 제조방법
KR20130067159A (ko) 질화물계 발광소자 및 그 제조방법
KR20090060784A (ko) 질화갈륨계 발광소자
KR20130094084A (ko) 질화물계 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R150 Certificate of patent or registration of utility model

Ref document number: 6686876

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150