[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6660631B2 - 窒化物半導体デバイス - Google Patents

窒化物半導体デバイス Download PDF

Info

Publication number
JP6660631B2
JP6660631B2 JP2015158428A JP2015158428A JP6660631B2 JP 6660631 B2 JP6660631 B2 JP 6660631B2 JP 2015158428 A JP2015158428 A JP 2015158428A JP 2015158428 A JP2015158428 A JP 2015158428A JP 6660631 B2 JP6660631 B2 JP 6660631B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
gate electrode
electrode
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015158428A
Other languages
English (en)
Other versions
JP2017037966A (ja
Inventor
岳利 田中
岳利 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015158428A priority Critical patent/JP6660631B2/ja
Priority to US15/232,517 priority patent/US10038064B2/en
Publication of JP2017037966A publication Critical patent/JP2017037966A/ja
Priority to US16/022,861 priority patent/US10388744B2/en
Priority to US16/545,455 priority patent/US10636884B2/en
Application granted granted Critical
Publication of JP6660631B2 publication Critical patent/JP6660631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、窒化物半導体デバイスに関する。
たとえば、特許文献１は、ＨＥＭＴを開示している。このＨＥＭＴは、基板上に、ＧａＮからなる低温バッファ層と、ＧａＮからなるバッファ層と、ＧａＮからなる電子走行層と、ＡｌＧａＮからなる電子供給層とをこの順に積層して形成されたヘテロ接合構造を有している。また、ＨＥＭＴは、電子供給層上にソース電極、ゲート電極およびドレイン電極を備えている。
当該ＨＥＭＴでは、電子供給層は電子走行層に比べてバンドギャップエネルギーが大きく、この２つの層のヘテロ接合界面下に二次元電子ガス層が形成される。二次元電子ガス層が、キャリアとして利用される。すなわち、ソース電極とドレイン電極とを作動させた場合、電子走行層に供給された電子が二次元電子ガス層中を高速走行してドレイン電極まで移動する。このとき、ゲート電極に加える電圧を制御してゲート電極下の空乏層の厚さを変化させることで、ソース電極からドレイン電極へ移動する電子、すなわちドレイン電流を制御することができる。
特許第５０６４８２４号公報
たとえば、上記のようなＨＥＭＴに関して、オフ時のゲート−ドレイン間の電界強度分布は、従来一定であると考えられていた。しかしながら、ＨＥＭＴの構造によってはドレイン側で電界強度が最大となり、その結果、ドレイン側で絶縁破壊に至るおそれがある。特に、ドレイン電圧が大きくなるに連れてその傾向が顕著である。
また、このような問題は、上記のようなＨＥＭＴに限らず、たとえば、ショットキーバリアダイオードのアノード−カソード間においても起こり得る。この場合、カソード側において絶縁破壊が起こるおそれがある。
本発明の一実施形態は、ドレイン側またはカソード側におけるオフ時の電界強度を緩和できる窒化物半導体デバイスを提供する。
本発明の一実施形態は、窒化物半導体層と、少なくとも一端部を有し、前記窒化物半導体層の表面に沿って延びるゲート電極フィンガーと、少なくとも前記ゲート電極フィンガーの一端部と同じ側に一端部を有し、前記ゲート電極フィンガーに沿って延びるドレイン電極フィンガーとを含み、前記ドレイン電極フィンガーの前記一端部が、前記ゲート電極フィンガーの前記一端部よりも突出している、窒化物半導体デバイスを提供する。
本発明の一実施形態では、前記ゲート電極フィンガーおよび前記ドレイン電極フィンガーは、それぞれ、各前記一端部の反対側に他端部を有しており、前記ドレイン電極フィンガーは、前記ゲート電極フィンガーよりも長く形成され、その前記他端部が前記ゲート電極フィンガーの前記他端部よりも突出していてもよい。
本発明の一実施形態では、前記ドレイン電極フィンガーの前記一端部の突出量ＬＤＥが、前記ゲート電極フィンガーと前記ドレイン電極フィンガーとの距離ＬＧＤよりも大きくてもよい。
本発明の一実施形態では、前記突出量ＬＤＥと前記距離ＬＧＤとの比（ＬＤＥ／ＬＧＤ）が、１〜５であってもよい。
本発明の一実施形態では、前記突出量ＬＤＥが３μｍ〜４５μｍであり、前記距離ＬＧＤが３μｍ〜１５μｍであってもよい。
本発明の一実施形態は、窒化物半導体層と、少なくとも一端部を有し、前記窒化物半導体層の表面に沿って延びるゲート電極フィンガーと、少なくとも前記ゲート電極フィンガーの一端部を取り囲むドレイン電極フィンガーとを含む、窒化物半導体デバイスを提供する。
本発明の一実施形態では、前記ゲート電極フィンガーは、前記ドレイン電極フィンガー側に選択的に延びるフィールドプレートを含んでいてもよい。
本発明の一実施形態は、窒化物半導体層と、前記窒化物半導体層上のゲート電極と、前記窒化物半導体層上で前記ゲート電極を挟んで配置されたソース電極およびドレイン電極とを含み、前記ゲート電極は、前記ソース電極を取り囲んでおり、前記ドレイン電極は、前記ソース電極および前記ゲート電極を取り囲んでいる、窒化物半導体デバイスを提供する。
本発明の一実施形態は、窒化物半導体層と、少なくとも一端部を有し、前記窒化物半導体層の表面に沿って延びるアノード電極フィンガーと、少なくとも前記アノード電極フィンガーの一端部と同じ側に一端部を有し、前記アノード電極フィンガーに沿って延びるカソード電極フィンガーとを含み、前記カソード電極フィンガーの前記一端部が、前記アノード電極フィンガーの前記一端部よりも突出している、窒化物半導体デバイスを提供する。
本発明の一実施形態では、前記アノード電極フィンガーおよび前記カソード電極フィンガーは、それぞれ、各前記一端部の反対側に他端部を有しており、前記カソード電極フィンガーは、前記アノード電極フィンガーよりも長く形成され、その前記他端部が前記アノード電極フィンガーの前記他端部よりも突出していてもよい。
本発明の一実施形態は、窒化物半導体層と、少なくとも一端部を有し、前記窒化物半導体層の表面に沿って延びるアノード電極フィンガーと、少なくとも前記アノード電極フィンガーの一端部を取り囲むカソード電極フィンガーとを含む、窒化物半導体デバイスを提供する。
本発明の一実施形態では、前記窒化物半導体層は、ＧａまたはＡｌを含む第１窒化物半導体層と、前記第１窒化物半導体層上に接し、その界面において前記第１窒化物半導体層と組成が異なる第２窒化物半導体からなる電子供給層とを含んでいてもよい。
本発明の一実施形態では、前記第１窒化物半導体層の深いアクセプタ濃度は、１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３であってもよい。
本発明の一実施形態によれば、ドレイン側またはカソード側におけるオフ時の電界強度を緩和することができる。これにより、デバイスの絶縁破壊強度を向上させることができる。
図１は、本発明の一実施形態に係る窒化物半導体デバイス（ＨＥＭＴ）を備える半導体パッケージの外観図である。 図２は、前記窒化物半導体デバイスの模式的な断面図である。 図３は、前記窒化物半導体デバイスの電極の平面レイアウト（第１形態）を示す図である。 図４は、電極の平面レイアウト（参考形態）を示す図である。 図５は、シミュレーションに用いたＧａＮ−ＨＥＭＴの断面構造を示す図である。 図６は、電界強度のシミュレーション結果を示す図である。 図７は、電位のシミュレーション結果を示す図である。 図８は、電子密度のシミュレーション結果を示す図である。 図９は、前記参考形態における電界強度分布を示す図である。 図１０は、前記第１形態における電界強度分布を示す図である。 図１１Ａおよび図１１Ｂは、ドレイン端距離比と電界強度比との関係を説明するための図である。 図１２は、前記窒化物半導体デバイスの電極の平面レイアウト（第２形態）を示す図である。 図１３は、前記第２形態における電界強度分布を示す図である。 図１４は、前記窒化物半導体デバイスの電極の平面レイアウト（第３形態）を示す図である。 図１５は、本発明の一実施形態に係る窒化物半導体デバイス（ショットキーバリアダイオード）の模式的な断面図である。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係る窒化物半導体デバイス３（ＨＥＭＴ）を備える半導体パッケージ１の外観図である。
半導体パッケージ１は、端子フレーム２と、窒化物半導体デバイス３（チップ）と、樹脂パッケージ４とを含む。
端子フレーム２は、金属製の板状である。端子フレーム２は、窒化物半導体デバイス３を支持するベース部５（アイランド）と、ドレイン端子６と、ソース端子７と、ゲート端子８とを含む。ドレイン端子６は、ベース部５と一体的に形成されている。ドレイン端子６、ソース端子７およびゲート端子８は、それぞれ、ボンディングワイヤ９〜１１によって、窒化物半導体デバイス３のドレイン、ソースおよびゲートに電気的に接続されている。ソース端子７およびゲート端子８は、中央のドレイン端子６を挟むように配置されている。
樹脂パッケージ４は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、窒化物半導体デバイス３を封止している。樹脂パッケージ４は、窒化物半導体デバイス３と共に端子フレーム２のベース部５およびボンディングワイヤ９〜１１を覆っている。３本の端子６〜８の一部は、樹脂パッケージ４から露出している。
図２は、窒化物半導体デバイス３の模式的な断面図である。図３は、窒化物半導体デバイス３の電極１７〜１９の平面レイアウト（第１形態）を示す図である。なお、図２は、図１および図３の特定の位置での切断面を示しているものではなく、本実施形態の説明に必要と考えられる要素の集合体を一つの断面で示している。
窒化物半導体デバイス３は、基板１２と、基板１２の表面に形成されたバッファ層１３と、バッファ層１３上にエピタキシャル成長された電子走行層１４と、電子走行層１４上にエピタキシャル成長された電子供給層１５とを含む。さらに、窒化物半導体デバイス３は、電子供給層１５の表面を覆うゲート絶縁膜１６と、ゲート絶縁膜１６に形成されたコンタクト孔１７ａ，１８ａを貫通して電子供給層１５にオーミック接触しているオーミック電極としてのソース電極１７およびドレイン電極１８とを含む。
基板１２は、たとえば、導電性のシリコン基板であってもよい。導電性シリコン基板は、たとえば、１×１０１７ｃｍ−３〜１×１０２０ｃｍ−３（より具体的には１×１０１８ｃｍ−３程度）の不純物濃度を有していてもよい。
バッファ層１３は、第１バッファ層１３１と、第２バッファ層１３２とを積層した多層バッファ層であってもよい。第１バッファ層１３１は基板１２の表面に接しており、この第１バッファ層１３１の表面（基板１２とは反対側の表面）に第２バッファ層１３２が積層されている。第１バッファ層１３１は、本実施形態ではＡｌＮ膜で構成されており、その膜厚は、たとえば０．２μｍ程度であってもよい。第２バッファ層１３２は、本実施形態では、ＡｌＧａＮ膜で構成されており、その膜厚は、たとえば０．２μｍ程度であってもよい。
ゲート絶縁膜１６は、第１絶縁層１６１と、第２絶縁層１６２とを積層した多層ゲート絶縁膜であってもよい。第１絶縁層１６１は電子供給層１５の表面に接しており、この第１絶縁層１６１の表面（電子供給層１５とは反対側の表面）に第２絶縁層１６２が積層されている。第１絶縁層１６１は、本実施形態ではＳｉＮ膜で構成されており、その膜厚は、たとえば５００Å程度であってもよい。このような第１絶縁層１６１は、プラズマＣＶＤ（化学的気相成長）法、熱ＣＶＤ法、スパッタリングなどで形成することができる。第１絶縁層１６１には、第２絶縁層１６２を入り込ませて電子供給層１５に接触させるための開口１６１ａが形成されている。第２絶縁層１６２は、本実施形態では、アルミナ（ＡｌａＯｂ）で構成されており、その膜厚は、たとえば３００Å程度であってもよい。第２絶縁層１６２は、第１絶縁層１６１の開口１６１ａに入り込んだ部分に凹部１６２ａを有している。このような第２絶縁層１６２は、たとえば、たとえばＡＬＤ法等によって精密に膜厚を制御して形成できる。
ＡＬＤ法でアルミナ膜を成膜しようとするとき、一般に、ＡｌとＯとの組成比ａ：ｂにはばらつきが生じ、必ずしも全部がＡｌ２Ｏ３となるわけではない。これは、ＡＬＤ法が比較的低温のプロセスだからである。しかし、ＡｌおよびＯからなる絶縁体は、その組成を厳密に制御しなくても、バンドギャップが大きく、耐圧が大きい絶縁体層を形成できる。この明細書では、ＡｌとＯとの組成比ａ：ｂが２：３以外の場合も含めて「アルミナ」と呼ぶことにする。
電子走行層１４と電子供給層１５とは、Ａｌ組成の異なるIII族窒化物半導体（以下単に「窒化物半導体」と呼ぶ。）からなっている。たとえば、電子走行層１４は、ＧａＮ層からなっていてもよく、その厚さは、０．５μｍ程度であってもよい。電子供給層１５は、本実施形態では、ＡｌxＧａ1-xＮ層（０＜ｘ＜１）からなっており、その厚さは、たとえば５ｎｍ〜３０ｎｍ（より具体的には２０ｎｍ程度）である。
このように、電子走行層１４と電子供給層１５とは、Ａｌ組成の異なる窒化物半導体からなっていて、ヘテロ接合を形成していると共に、それらの間には格子不整合が生じている。そして、ヘテロ接合およびの格子不整合に起因する分極のために、電子走行層１４と電子供給層１５との界面に近い位置（たとえば界面から数Å程度の距離の位置）には、二次元電子ガス２０が広がっている。
電子走行層１４には、そのエネルギーバンド構造に関して、浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡ、深いアクセプタ準位ＥＤＡが形成されていてもよい。
浅いドナー準位ＥＤは、たとえば、電子走行層１４の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いドナー準位ＥＤＤと区別できるのであれば、単に「ドナー準位ＥＤ」と呼んでもよい。通常、この位置にドーピングされたドナーの電子は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも伝導帯に励起されて自由電子となっている。浅いドナー準位ＥＤを形成するためにＧａＮ電子走行層１４にドーピングする不純物としては、たとえば、Ｓｉ、Ｏからなる群から選択される少なくとも一種が挙げられる。一方、深いドナー準位ＥＤＤは、たとえば、電子走行層１４の伝導帯の下端（底）のエネルギ準位ＥＣから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いドナー準位ＥＤＤは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいドナーのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたドナーの電子は、室温において伝導帯に励起されず、ドナーに捉えられた状態となっている。
浅いアクセプタ準位ＥＡは、たとえば、電子走行層１４の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以下の離れた位置でのエネルギ準位であり、深いアクセプタ準位ＥＤＡと区別できるのであれば、単に「アクセプタ準位ＥＡ」と呼んでもよい。通常、この位置にドーピングされたアクセプタの正孔は、室温（熱エネルギｋＴ＝０．０２５ｅＶ程度）でも価電子帯に励起されて自由正孔となっている。一方、深いアクセプタ準位ＥＤＡは、たとえば、電子走行層１４の価電子の上端（頂上）のエネルギ準位ＥＶから０．０２５ｅＶ以上の離れた位置でのエネルギ準位である。つまり、深いアクセプタ準位ＥＤＡは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいアクセプタのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたアクセプタの正孔は、室温において価電子帯に励起されず、アクセプタに捉えられた状態となっている。深いアクセプタ準位ＥＤＡを形成するためにＧａＮからなる電子走行層１４にドーピングする不純物としては、たとえば、Ｃ、Ｂｅ、Ｃｄ、Ｃａ、Ｃｕ、Ａｇ、Ａｕ、Ｓｒ、Ｂａ、Ｌｉ、Ｎａ、Ｋ、Ｓｃ、Ｚｒ、Ｆｅ、Ｃｏ、Ｎｉ、ＡｒおよびＨｅからなる群から選択される少なくとも一種が挙げられる。
そして、本実施形態では、上記説明した浅いドナー準位ＥＤ、深いドナー準位ＥＤＤ、浅いアクセプタ準位ＥＡおよび深いアクセプタ準位ＥＤＡを形成する不純物（ドーパント）の濃度を、それぞれ、浅いドナー濃度ＮＤ、深いドナー濃度ＮＤＤ、浅いアクセプタ濃度ＮＡ、深いアクセプタ濃度ＮＤＡと呼ぶことにする。たとえば、深いアクセプタ準位ＥＤＡを形成する不純物として、Ｃ（カーボン）のみが０．５×１０１６ｃｍ−３の濃度で電子走行層１４にドーピングされている場合、このカーボン濃度が深いアクセプタ濃度ＮＤＡと定義される。これらの濃度ＮＤ、ＮＤＤ、ＮＡおよびＮＤＡは、たとえば、ＳＩＭＳ（Secondary Ion Mass Spectrometry：二次イオン質量分析法）で測定することができる。
電子走行層１４の全体としての不純物濃度は、ＮＡ＋ＮＤＡ−ＮＤ−ＮＤＤ＞０であることが好ましい。この不等式は、電子を放出し得るドナー原子の不純物濃度の総和（ＮＤ＋ＮＤＤ）よりも、当該放出された電子を捕獲し得るアクセプタ原子の不純物濃度の総和（ＮＡ＋ＮＤＡ）が大きいことを意味している。つまり、電子走行層１４においては、浅いドナー原子および深いドナー原子から放出された電子のほぼ全部が伝導帯に励起されずに浅いアクセプタ原子もしくは深いアクセプタ原子で捕獲されるため、電子走行層１４が半絶縁のｉ型ＧａＮになっている。
本実施形態では、たとえば、浅いドナー濃度ＮＤは１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３であり、深いドナー濃度ＮＤＤは１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３であり、浅いアクセプタ濃度ＮＡは１×１０１６ｃｍ−３〜５×１０１６ｃｍ−３であり、深いアクセプタ濃度ＮＤＡは１×１０１６ｃｍ−３〜１×１０１８ｃｍ−３であってもよい。
電子供給層１５は、電子走行層１４との界面に、数原子厚程度（５ｎｍ以下。好ましくは１ｎｍ〜５ｎｍ、より好ましくは１ｎｍ〜３ｎｍ）の厚さのＡｌＮ層を有していてもよい。このようなＡｌＮ層は、電子の散乱を抑制して、電子移動度の向上に寄与する。
図３に示すように、電子供給層１５上において、複数（図３では二つ）のソース電極１７が間隔を空けて配置されており、各ソース電極１７がゲート電極１９に取り囲まれていてもよい。ドレイン電極１８は、ゲート電極１９で取り囲まれたソース電極１７間の領域に配置されていてもよい。
各ソース電極１７は、第１端部１７１および第２端部１７２を有するライン状に延びており、その形状に基づいてソース電極フィンガーと称してもよい。
ゲート電極１９は、当該ソース電極１７の外周に沿う環状に形成されていてもよい。たとえば、ソース電極１７を挟んで互いに平行に延びるライン状の一対のフィンガー部１９３と、当該フィンガー部１９３の各端部同士を繋ぐ第１連結部１９４および第２連結部１９５とを一体的に有する環状に形成されていてもよい。これにより、ゲート電極１９の内方の長尺状の閉領域２２にソース電極１７が配置されていてもよい。閉領域２２において、ゲート電極１９の各連結部１９４，１９５とソース電極１７（端部１７１，１７２）との距離ＬＧＳ１は、ゲート電極１９のフィンガー部１９３とソース電極１７（側部）との距離ＬＧＳ２よりも長くてもよい（距離ＬＧＳ１＞距離ＬＧＳ２）。
ドレイン電極１８は、第１端部１８１および第２端部１８２を有するライン状に延びており、その形状に基づいてドレイン電極フィンガーと称してもよい。ドレイン電極１８の第１端部１８１が、ソース電極１７の第１端部１７１およびゲート電極１９の第１連結部１９４と同じ側にある端部であり、ドレイン電極１８の第２端部１８２が、ソース電極１７の第２端部１７２およびゲート電極１９の第２連結部１９４と同じ側にある端部である。
本実施形態では、ドレイン電極１８は、ゲート電極１９のフィンガー部１９３よりも長く形成されている。ドレイン電極１８の第１端部１８１は、ゲート電極１９の第１連結部１９４よりも突出していてもよい。また、ドレイン電極１８の第２端部１８２は、ゲート電極１９の第２連結部１９５よりも突出していてもよい。本実施形態では、第１端部１８１の突出量ＬＤＥ１および第２端部１８２の突出量ＬＤＥ２は、互いに同じであってもよい（突出量ＬＤＥ１＝突出量ＬＤＥ２）。たとえば、突出量ＬＤＥ１（＝突出量ＬＤＥ２）は、３μｍ〜４５μｍであってもよい。
また、突出量ＬＤＥ１（＝突出量ＬＤＥ２）は、ゲート電極１９のフィンガー部１９３とドレイン電極１８との距離ＬＧＤよりも大きくてもよい。たとえば、突出量ＬＤＥ１（＝突出量ＬＤＥ２）と距離ＬＧＤとの比（ＬＤＥ１，ＬＤＥ２／ＬＧＤ）が、１〜５であってもよい。距離ＬＧＤは、具体的には、３μｍ〜１５μｍであってもよい。
ソース電極１７、ドレイン電極１８およびゲート電極１９には、それぞれ、ソース配線２３、ドレイン配線２４およびゲート配線２５が接続されている。ソース配線２３およびゲート配線２５は、たとえば、ドレイン電極１８の第２端部１８２側に引き出されていてもよい。ドレイン配線２４は、たとえば、ソース配線２３およびゲート配線２５の引出し側とは反対側（つまり、ドレイン電極１８の第１端部１８１側）に引き出されていてもよい。図３では示していないが、ソース配線２３、ドレイン配線２４およびゲート配線２５には、それぞれ、図１で示したボンディングワイヤ９〜１１が電気的に接続されることとなる。
図２に戻って、断面視においては、ソース電極１７およびドレイン電極１８が間隔を開けて配置されており、それらの間に、ゲート電極１９が配置されている。ゲート電極１９は、ゲート絶縁膜１６を介して電子供給層１５に対向している。なお、図２は、図３に示した複数の電極１７〜１９の一部分のみを示している。
ゲート電極１９は、ゲート絶縁膜１６に接する下層と、この下層上に積層される上層とを有する積層電極膜からなっていてもよい。下層はＮｉ、Ｐｔ、Ｍｏ、ＷまたはＴｉＮからなっていてもよく、上層はＡｕまたはＡｌからなっていてもよい。ゲート電極１９は、ソース電極１７寄りに偏って配置され、これにより、ゲート−ソース間距離よりもゲート−ドレイン間距離の方を長くした非対称構造となっている。この非対称構造は、ゲート−ドレイン間に生じる高電界を緩和して耐圧向上に寄与する。
ゲート電極１９は、ソース電極１７とドレイン電極１８との間において第２絶縁層１６２に形成された凹部１６２ａに入り込んだゲート本体部１９１と、ゲート本体部１９１に連なり、開口１６１ａ外においてゲート絶縁膜１６上をドレイン電極１８に向かって延びたフィールドプレート部１９２とを有している。ゲート本体部１９１と第２絶縁層１６２との界面におけるドレイン電極１８側の端部であるドレイン端１９１ａからフィールドプレート部１９２のドレイン電極１８側の端部までの距離ＬＦＰは、フィールドプレート長と呼ばれる。一方、ゲート本体部１９１と第２絶縁層１６２との界面におけるドレイン端１９１ａからソース電極１７側の端部であるソース端１９１ｂまでの距離ＬＧは、ゲート長と呼ばれる。つまり、ゲート電極１９と第２絶縁層１６２の凹部１６２ａの底面との接触域である有効ゲート域（凹部１６２ａ内の領域）ＧＡの幅が、ゲート長と呼ばれる。さらに、この明細書では、ゲート本体部１９１とドレイン電極１８との間の距離をＬＧＤと表す。
フィールドプレート長ＬＦＰは、ゲート−ドレイン間距離ＬＧＤの１／１０以上１／２以下であることが好ましい。具体的には、０．１μｍ以上０．５μｍ以下であってもよい。一方、ゲート長ＬＧは、０．１μｍ以上１．０μｍ以下であることが好ましい。具体的には、０．２μｍ以上０．５μｍ以下であってもよい。
ソース電極１７およびドレイン電極１８は、たとえば、ＴｉおよびＡｌを含むオーミック電極であり、電子供給層１５を介して二次元電子ガス２０に電気的に接続されている。
基板１２の裏面には、裏面電極２１が形成されており、この裏面電極２１を介して、基板１２がベース部５に接続されている。したがって、本実施形態では、基板１２は、ボンディングワイヤ９を介してドレイン電極１８と電気的に接続されてドレイン電位となる。
窒化物半導体デバイス３では、電子走行層１４上にＡｌ組成の異なる電子供給層１５が形成されてヘテロ接合が形成されている。これにより、電子走行層１４と電子供給層１５との界面付近の電子走行層１４内に二次元電子ガス２０が形成され、この二次元電子ガス２０をチャネルとして利用したＨＥＭＴが形成されている。ゲート電極１９は、ゲート絶縁膜１６を挟んで電子供給層１５に対向している。ゲート電極１９に適切な負値の電圧を印加すると、二次元電子ガス２０で形成されたチャネルを遮断できる。したがって、ゲート電極１９に制御電圧を印加することによって、ソース−ドレイン間をオン／オフできる。
使用に際しては、たとえば、ソース電極１７とドレイン電極１８との間に、ドレイン電極１８側が正となる所定の電圧（たとえば２００Ｖ〜６００Ｖ）が印加される。その状態で、ゲート電極１９に対して、ソース電極１７を基準電位（０Ｖ）として、オフ電圧（たとえば−５Ｖ）またはオン電圧（たとえば０Ｖ）が印加される。
上記のように、本実施形態のドレイン電極１８の端部は、ゲート電極１９の端部よりも突出している。より具体的には、図３は、ドレイン電極１８の第１端部１８１が、ゲート電極１９の第１連結部１９４よりも突出しており、ドレイン電極１８の第２端部１８２が、ゲート電極１９の第２連結部１９５よりも突出している構成を示している。窒化物半導体デバイス３は、このような構成によって、オフ時にドレイン電極１８の第１および第２端部１８１，１８２にかかる電界強度を緩和できるものである。
一方、ドレイン電極１８の両端部がいずれもゲート電極１９の端部よりも突出していない場合には、オフ時にドレイン電極１８の端部にかかる電界強度が大きくなる傾向がある。この傾向は、次のとおり、シミュレーション結果に基づいて説明できる。
まず、シミュレーションに用いた構造を説明する。図４は、シミュレーションに用いた参考形態に係る電極１７〜１９の平面レイアウト（参考形態）を示す図である。図５は、シミュレーションに用いたＧａＮ−ＨＥＭＴの断面構造を示す図である。
図４に示すように、シミュレーションに用いたＧａＮ−ＨＥＭＴの構造では、平面視において、ドレイン電極１８の第１および第２端部１８１，１８２が、それぞれ、ソース電極１７の第１および第２端部１７１，１７２と面一になっており、ゲート電極１９の第１および第２連結部１９４，１９５から内側に後退している。また、図５に示すように、ＧａＮのドナー濃度ＮＤを０．５×１０１６ｃｍ−３とし、トラップ濃度ＮＴを６×１０１６ｃｍ−３とし、二次元電子ガスのシートキャリア濃度ＮＳを８×１０１２ｃｍ−２と設定した。図５において「Position」は、ゲート電極１９の幅方向中央からの距離を示しており、図６〜図８のグラフの横軸の「Position」に対応している。
上記の構造に関して、シミュレーションを行い、ゲート電極１９からの距離（Position）と、電界強度、電位および電子密度との関係を調べた。結果を図６〜図８に示す。図６は、電界強度のシミュレーション結果を示す図である。図７は、電位のシミュレーション結果を示す図である。図８は、電子密度のシミュレーション結果を示す図である。
図６〜図８の結果、ドレイン電圧Ｖｄが小さいときにはゲート側（横軸の左側）での電界強度が高くなっている一方、ドレイン電圧Ｖｄが大きくなるに連れてドレイン側（横軸の右側）において電界強度が高くなることが分かった。すなわち、二次元電子ガスが全て空乏化すると、ドレイン側において電界強度が最大となると考えられる。
本願発明者は、さらに、上記の参考形態の場合に、ドレイン電極１８の端部付近において電界強度がどのように分布しているのかをシミュレーションによって求めた。結果を図９に示す。なお、図９では、ドレイン電極１８の両端部のうち、代表例として第１端部１８１付近の電界強度分布を示している。
図９に示すように、ドレイン電極１８の突出量ＬＤＥ１＝−２μｍ（つまり、２μｍ後退）では、ドレイン電極１８の第１端部１８１の電界強度が３．０ＭＶ／ｃｍであった。これに対し、図３のレイアウト（一例として、突出量ＬＤＥ１＝４μｍ、距離ＬＧＤ＝５μｍ）に関しても同様の電界強度分布を求めたところ、図１０に示すように、ドレイン電極１８の第１端部１８１の電界強度は、１．５ＭＶ／ｃｍであり、参考形態の約５０％にまで緩和されることが分かった。
次に、図１１Ａに示す突出量ＬＤＥ１（＝突出量ＬＤＥ２）と距離ＬＧＤとの比（ＬＤＥ１，ＬＤＥ２／ＬＧＤ）と、ドレイン電極１８の第１端部１８１の電界強度ＥＤＥとドレイン電極１８におけるゲート電極１９に対向している部分の電界強度ＥＤとの比（ＥＤＥ／ＥＤ）との関係を求めた。結果を図１１Ｂに示す。図１１Ｂによって、ドレイン電極１８の突出量ＬＤＥ１が大きくなってＬＤＥ１／ＬＧＤが大きくなるほど、ドレイン電極１８の端部での電界強度ＥＤＥが効果的に緩和することが分かった。
たとえば、図１０に示すように突出量ＬＤＥ１＝４μｍ、距離ＬＧＤ＝５μｍの条件（つまり、ＬＤＥ１／ＬＧＤ＝０．８）下ではＥＤＥ／ＥＤ＝１．５であるのに対し、突出量ＬＤＥ１＝６μｍ、距離ＬＧＤ＝５μｍの条件（つまり、ＬＤＥ１／ＬＧＤ＝１．２）下ではＥＤＥ／ＥＤ＝１にまで低減できている。
図１２は、窒化物半導体デバイス３の電極１７〜１９の平面レイアウト（第２形態）を示す図である。図１３は、第２形態における電界強度分布を示す図である。
窒化物半導体デバイス３では、ドレイン電極１８は、ゲート電極１９の外周に沿う環状に形成されていてもよい。たとえば、ゲート電極１９を挟んで互いに平行に延びるライン状の一対のフィンガー部１８３と、当該フィンガー部１８３の各端部同士を繋ぐ第１連結部１８４および第２連結部１８５とを一体的に有する環状に形成されていてもよい。これにより、ドレイン電極１８の内方の長尺状の閉領域２６にソース電極１７およびゲート電極１９が配置されていてもよい。閉領域２６において、ドレイン電極１８の各連結部１８４，１８５とゲート電極１９の各連結部１９４，１９５との距離が、それぞれ、前述の突出量ＬＤＥ１および突出量ＬＤＥ２に対応している。
そして、このようにドレイン電極１８がソース電極１７およびゲート電極１９を取り囲む構成であれば、たとえば、図１３に示すように、ドレイン電極１８の端部に相当する第１連結部１８４において、電界強度が０．２ＭＶ／ｃｍであり、図９に示す参考形態（電界強度３．０ＭＶ／ｃｍ）の約７％にまで緩和されることが分かった。
図１４は、窒化物半導体デバイス３の電極１７〜１９の平面レイアウト（第３形態）を示す図である。
窒化物半導体デバイス３では、隣り合うゲート電極１９間のドレイン電極１８は、少なくとも一端部において互いに接続されていてもよい。たとえば、図１４に示すように、複数のドレイン電極１８は、連結部１８６によって第１端部１８１同士が互いに接続されることによって一体的に形成されていてもよい。これにより、ゲート電極１９の一端部（図１４では、第１連結部１９４）は、ドレイン電極１８の連結部１８６によって取り囲まれていてもよい。
この構成によっても、前述の第１形態および第２形態と同様に、ドレイン電極１８の端部（連結部１８６）における電界強度を緩和することができる。
図１５は、本発明の一実施形態に係る窒化物半導体デバイス３０（ショットキーバリアダイオード）の模式的な断面図である。以下では、図２の窒化物半導体デバイス３と異なる構成を主に説明し、共通する構成については同一の参照符号を付して説明を省略する。
窒化物半導体デバイス３０は、電子供給層１５上に形成されたフィールド絶縁膜３１を含む。さらに、窒化物半導体デバイス３０は、フィールド絶縁膜３１に形成されたコンタクト孔３２ａ，３３ａを貫通して電子供給層１５に接続されたアノード電極３２およびカソード電極３３を含んでいてもよい。
アノード電極３２およびカソード電極３３は、図３、図１２および図１４で示したドレイン電極１８およびゲート電極１９と同様に、その全部または一部がフィンガー状に形成されていてもよい。アノード電極３２が電子供給層１５との間にショットキー接合を形成し、カソード電極３３が電子供給層１５にオーミック接触していてもよい。
また、端子フレーム２のベース部５は、カソード電極３３に接続されるカソード端子３４と一体であってもよい。アノード電極３２は、ボンディングワイヤ１０を介してアノード端子３５に接続されている。また、アノード電極３２とカソード電極３３との距離ＬＡＫは、たとえば、３μｍ〜１５μｍであってよい。
窒化物半導体デバイス３０では、アノード電極３２とカソード電極３３との間に、カソード電極３３側が正となる所定の電圧（たとえば２００Ｖ〜６００Ｖ）が印加される。この状態では、アノード電極３２側は逆バイアス状態となり、アノード電極３２の下方の二次元電子ガス２０が空乏化して電流の流れが遮断される。一方、アノード電極３２側が正となる電圧が印加されると、アノード電極３２から二次元電子ガス２０を介してカソード電極３３へと電流が流れる。
このような窒化物半導体デバイス３０においては、前述のドレイン電極１８の構成がカソード電極３３に採用されていてもよい。
すなわち、カソード電極３３は、図３のドレイン電極１８とゲート電極１９との関係のように、アノード電極３２よりも長く形成され、その少なくとも一端部が、アノード電極３２の一端部よりも突出していてもよい。また、カソード電極３３は、図１２および図１４のドレイン電極１８とゲート電極１９との関係のように、ゲート電極１９の全部または一端部を取り囲んでいてもよい。この構成を採用することによって、前述の第１〜第３形態と同様に、カソード電極３３の端部における電界強度を緩和することができる。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することも可能である。
たとえば、前述の実施形態では、電子走行層１４がＧａＮ層からなり、電子供給層１５がＡｌＧａＮからなる例について説明したが、電子走行層１４と電子供給層１５とはＡｌ組成が異なっていればよく、他の組み合わせも可能である。電子供給層／電子走行層の組み合わせは、ＡｌＧａＮ層／ＧａＮ層、ＡｌＧａＮ層／ＡｌＧａＮ層（ただしＡｌ組成が異なるもの）、ＡｌＩｎＮ層／ＡｌＧａＮ層、ＡｌＩｎＮ層／ＧａＮ層、ＡｌＮ層／ＧａＮ層、ＡｌＮ層／ＡｌＧａＮ層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にＡｌおよびＮを含む。電子走行層は、組成中にＧａおよびＮを含み、Ａｌ組成が電子供給層とは異なる。電子供給層と電子走行層とでＡｌ組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
また、前述の実施形態では、基板１２の材料例としてシリコンを例示したが、ほかにも、サファイア基板やＧａＮ基板などの任意の基板材料を適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
３ 窒化物半導体デバイス
１２ 基板
１３ バッファ層
１４ 電子走行層
１５ 電子供給層
１７ ソース電極
１８ ドレイン電極
１９ ゲート電極
２０ 二次元電子ガス
３０ 窒化物半導体デバイス
３２ アノード電極
３３カソード電極
１７１ （ソース電極の）第１端部
１７２ （ソース電極の）第２端部
１８１ （ドレイン電極の）第１端部
１８２ （ドレイン電極の）第２端部
１８３ （ドレイン電極の）フィンガー部
１８４ （ドレイン電極の）第１連結部
１８５ （ドレイン電極の）第２連結部
１８６ （ドレイン電極の）連結部
１９１ ゲート本体部
１９２ フィールドプレート部
１９３ （ゲート電極の）フィンガー部
１９４ （ゲート電極の）第１連結部
１９５ （ゲート電極の）第２連結部

Claims (9)

  1. 窒化物半導体層と、
    一端部およびその反対側の他端部を有し、前記窒化物半導体層の表面に沿って第１方向に延びるゲート電極フィンガーと、
    前記ゲート電極フィンガーの一端部および他端部とそれぞれ同じ側に一端部および他端部を有し、前記ゲート電極フィンガーに沿って前記第１方向に延び、前記ゲート電極フィンガーを挟むように配置された一対のドレイン電極フィンガーとを含み、
    前記一対のドレイン電極フィンガーの前記一端部が、前記ゲート電極フィンガーの前記一端部よりも前記第１方向に沿って突出して延びる一対の第１延出部を含み、
    前記一対のドレイン電極フィンガーの前記他端部同士が、前記ゲート電極フィンガーの前記他端部よりも前記第１方向に沿って突出して延びる第２延出部によって連結されており、
    前記一対の第１延出部は開放され、
    前記第２延出部は、前記ゲート電極フィンガーの前記他端部を取り囲んでいる、窒化物半導体デバイス。
  2. 前記ドレイン電極フィンガーの前記一端部の突出量ＬＤＥが、前記ゲート電極フィンガーと前記ドレイン電極フィンガーとの距離ＬＧＤよりも大きい、請求項１に記載の窒化物半導体デバイス。
  3. 前記ドレイン電極フィンガーの前記一端部の突出量ＬＤＥと、前記ゲート電極フィンガーと前記ドレイン電極フィンガーとの距離ＬＧＤとの比（ＬＤＥ／ＬＧＤ）が、１以上である、請求項１に記載の窒化物半導体デバイス。
  4. 前記突出量ＬＤＥが３μｍ〜４５μｍであり、前記距離ＬＧＤが３μｍ〜１５μｍである、請求項２または３に記載の窒化物半導体デバイス。
  5. 前記ゲート電極フィンガーは、前記ドレイン電極フィンガー側に選択的に延びるフィールドプレートを含む、請求項１〜４のいずれか一項に記載の窒化物半導体デバイス。
  6. 窒化物半導体層と、
    前記窒化物半導体層上のゲート電極と、
    前記窒化物半導体層上で前記ゲート電極を挟んで配置されたソース電極およびドレイン電極とを含み、
    前記ゲート電極は、前記ソース電極を取り囲んでおり、
    前記ドレイン電極は、前記ゲート電極の一端部よりも突出して延び、前記ゲート電極を挟むように配置された一対の第１延出部と、前記ゲート電極の他端部よりも突出して延びる第２延出部とを有し、
    前記ドレイン電極の前記一対の第１延出部は開放され、
    前記ドレイン電極の前記第２延出部は、前記ソース電極および前記ゲート電極を取り囲んでいる、窒化物半導体デバイス。
  7. 窒化物半導体層と、
    一端部およびその反対側の他端部を有し、前記窒化物半導体層の表面に沿って第１方向に延びるアノード電極フィンガーと、
    前記アノード電極フィンガーの一端部および他端部とそれぞれ同じ側に一端部および他端部を有し、前記アノード電極フィンガーに沿って前記第１方向に延び、前記アノード電極フィンガーを挟むように配置された一対のカソード電極フィンガーとを含み、
    前記一対のカソード電極フィンガーの前記一端部が、前記アノード電極フィンガーの前記一端部よりも前記第１方向に沿って突出して延びる一対の第１延出部を含み、
    前記一対のカソード電極フィンガーの前記他端部同士が、前記アノード電極フィンガーの前記他端部よりも前記第１方向に沿って突出して延びる第２延出部によって連結されており、
    前記一対の第１延出部は開放され、
    前記第２延出部は、前記アノード電極フィンガーの前記他端部を取り囲んでいる、窒化物半導体デバイス。
  8. 前記窒化物半導体層は、ＧａまたはＡｌを含む第１窒化物半導体層と、前記第１窒化物半導体層上に接し、その界面において前記第１窒化物半導体層と組成が異なる第２窒化物半導体からなる電子供給層とを含む、請求項１〜７のいずれか一項に記載の窒化物半導体デバイス。
  9. 前記第１窒化物半導体層の深いアクセプタ濃度は、５×１０１６ｃｍ-3〜１×１０１８ｃｍ-3である、請求項８に記載の窒化物半導体デバイス。
JP2015158428A 2015-08-10 2015-08-10 窒化物半導体デバイス Active JP6660631B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015158428A JP6660631B2 (ja) 2015-08-10 2015-08-10 窒化物半導体デバイス
US15/232,517 US10038064B2 (en) 2015-08-10 2016-08-09 Nitride semiconductor device
US16/022,861 US10388744B2 (en) 2015-08-10 2018-06-29 Nitride semiconductor device
US16/545,455 US10636884B2 (en) 2015-08-10 2019-08-20 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015158428A JP6660631B2 (ja) 2015-08-10 2015-08-10 窒化物半導体デバイス

Publications (2)

Publication Number Publication Date
JP2017037966A JP2017037966A (ja) 2017-02-16
JP6660631B2 true JP6660631B2 (ja) 2020-03-11

Family

ID=57994377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015158428A Active JP6660631B2 (ja) 2015-08-10 2015-08-10 窒化物半導体デバイス

Country Status (2)

Country Link
US (3) US10038064B2 (ja)
JP (1) JP6660631B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6671124B2 (ja) * 2015-08-10 2020-03-25 ローム株式会社 窒化物半導体デバイス
JP6660631B2 (ja) * 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス
US9882041B1 (en) * 2016-11-17 2018-01-30 Texas Instruments Incorporated HEMT having conduction barrier between drain fingertip and source
US10978583B2 (en) 2017-06-21 2021-04-13 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10615273B2 (en) * 2017-06-21 2020-04-07 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
JP7433014B2 (ja) * 2018-10-30 2024-02-19 ローム株式会社 半導体装置
EP3817049A4 (en) * 2019-04-01 2021-12-29 Nuvoton Technology Corporation Japan Resistance element and electrical power amplifier circuit
US11791388B2 (en) * 2020-02-27 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Source leakage current suppression by source surrounding gate structure
CN115315813A (zh) * 2020-03-31 2022-11-08 丰田合成株式会社 半导体元件以及装置
JP7535257B2 (ja) 2020-03-31 2024-08-16 豊田合成株式会社 半導体素子および装置
JP2022119335A (ja) * 2021-02-04 2022-08-17 豊田合成株式会社 半導体素子および装置
EP4141958A1 (en) * 2021-08-26 2023-03-01 Infineon Technologies Austria AG Semiconductor device
TWI800940B (zh) * 2021-10-05 2023-05-01 新唐科技股份有限公司 高電子遷移率電晶體裝置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809494B1 (fr) * 2000-05-26 2002-07-12 Inst Francais Du Petrole Methode pour modeliser des ecoulements dans un milieu fracture traverse par de grandes fractures
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
JP4155888B2 (ja) * 2003-07-09 2008-09-24 シャープ株式会社 環状型ゲート電極を備えたトランジスタ
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP4379305B2 (ja) * 2004-11-09 2009-12-09 サンケン電気株式会社 半導体装置
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
CN102013437B (zh) * 2009-09-07 2014-11-05 苏州捷芯威半导体有限公司 半导体器件及其制造方法
TWI401702B (zh) * 2010-02-10 2013-07-11 Cheng Uei Prec Ind Co Ltd 導電薄膜的製備方法
US8896034B1 (en) * 2010-08-11 2014-11-25 Sarda Technologies, Inc. Radio frequency and microwave devices and methods of use
JP5788296B2 (ja) * 2011-02-22 2015-09-30 コバレントマテリアル株式会社 窒化物半導体基板及びその製造方法
WO2012147287A1 (ja) * 2011-04-25 2012-11-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
DE102011108003B4 (de) * 2011-07-19 2013-07-25 Abb Technology Ag Prozessleitsystem
JP5899803B2 (ja) * 2011-10-28 2016-04-06 サンケン電気株式会社 窒化物半導体装置
US9616154B2 (en) * 2012-02-08 2017-04-11 Toray Industries, Inc. Stimuli-responsive material and medical material
US9379231B2 (en) * 2012-02-17 2016-06-28 Infineon Technologies Americas Corp. Transistor having increased breakdown voltage
JP6090764B2 (ja) * 2012-05-24 2017-03-08 ローム株式会社 窒化物半導体装置およびその製造方法
US9425212B2 (en) * 2012-06-29 2016-08-23 Intel Corporation Isolated and bulk semiconductor devices formed on a same bulk substrate
JP6151487B2 (ja) * 2012-07-10 2017-06-21 富士通株式会社 化合物半導体装置及びその製造方法
JP6660631B2 (ja) * 2015-08-10 2020-03-11 ローム株式会社 窒化物半導体デバイス

Also Published As

Publication number Publication date
US10388744B2 (en) 2019-08-20
US20190371897A1 (en) 2019-12-05
US10038064B2 (en) 2018-07-31
JP2017037966A (ja) 2017-02-16
US20170047410A1 (en) 2017-02-16
US10636884B2 (en) 2020-04-28
US20180323267A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
JP6660631B2 (ja) 窒化物半導体デバイス
US11699751B2 (en) Semiconductor device
JP6090764B2 (ja) 窒化物半導体装置およびその製造方法
JP5691267B2 (ja) 半導体装置
JP6494361B2 (ja) 窒化物半導体デバイス
US9680001B2 (en) Nitride semiconductor device
KR20160057343A (ko) 질화갈륨(GaN) 고 전자이동도 트랜지스터용 구조체
JP5779284B2 (ja) スイッチング素子
JP2008034438A (ja) 半導体装置
JP2013008969A (ja) Ｉｉｉ−窒化物デバイスの製造方法およびｉｉｉ−窒化物デバイス
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
JPWO2019187789A1 (ja) 窒化物半導体装置
JP2015173151A (ja) 半導体装置
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
JP5545653B2 (ja) 窒化物系半導体装置
JP2014110311A (ja) 半導体装置
TWM529274U (zh) 常關式疊接型高電子遷移率電晶體
US11024717B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6654957B2 (ja) 窒化物半導体デバイス
JP6016440B2 (ja) 窒化物半導体装置およびその製造方法
US20240332413A1 (en) Hemt device having an improved gate structure and manufacturing process thereof
US20240332372A1 (en) Nitride semiconductor device
WO2023112374A1 (ja) 窒化物半導体デバイス
JP2023133798A (ja) 窒化物半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200131

R150 Certificate of patent or registration of utility model

Ref document number: 6660631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250