[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6656153B2 - より小さいウエハおよびウエハ片向けのウエハキャリア - Google Patents

より小さいウエハおよびウエハ片向けのウエハキャリア Download PDF

Info

Publication number
JP6656153B2
JP6656153B2 JP2016536811A JP2016536811A JP6656153B2 JP 6656153 B2 JP6656153 B2 JP 6656153B2 JP 2016536811 A JP2016536811 A JP 2016536811A JP 2016536811 A JP2016536811 A JP 2016536811A JP 6656153 B2 JP6656153 B2 JP 6656153B2
Authority
JP
Japan
Prior art keywords
carrier
chucking
substrate
electrode assembly
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016536811A
Other languages
English (en)
Other versions
JP2017501572A5 (ja
JP2017501572A (ja
Inventor
マイケル エス コックス
マイケル エス コックス
シェリル エイ クネプフラー
シェリル エイ クネプフラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017501572A publication Critical patent/JP2017501572A/ja
Publication of JP2017501572A5 publication Critical patent/JP2017501572A5/ja
Application granted granted Critical
Publication of JP6656153B2 publication Critical patent/JP6656153B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67748—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a single workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49998—Work holding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本明細書に記載する実施形態は、一般に、基板を輸送および固定するように構成された静電チャックが配置された基板キャリアに関する。より詳細には、本明細書に記載する実施形態は、より小さいウエハおよびウエハ片向けのウエハキャリアに関する。
半導体処理機器は概して、単一の寸法の基板上でプロセスを実行するように設計される。ロボットブレードにより、基板が配置されたキャリアを、処理チャンバとの間で繰り返し移送する。キャリアおよびロボットブレードは、基板移送特徴を改善し、チャンバ内での移送および位置決め中に基板の損傷を防止するために、単一の寸法の基板を収容するように特別に寸法設定されている。しかし、より大きい基板寸法で開発された特定の技術は、より小さい基板寸法では存在しない。加えて、超小型電子機器の製造で利用されている基板はますます薄くなっており、その厚さは１００μｍもの薄さである。したがって、処理機器は小さいまたは薄い基板に対応するように設計されておらず、利用できないため、小さいまたは薄い基板上で特定のプロセスを実行することが困難になることがある。加えて、製品開発または工程整備中は、基板の切片または一部分を処理することが有利になることがあるが、現在の移送機器および技法は概して、基板片を適切に移送することができない。
したがって、様々な寸法および厚さの基板を移送するための改善された基板キャリアが、当技術分野で必要とされている。
本明細書に記載する実施形態は、基板を支持する装置および方法に関する。この装置は、１つまたは複数の静電チャッキング電極が配置された基板キャリアの形態とすることができる。基板キャリアは、基板をキャリアに静電結合するように構成される。場合により、基板キャリアは、マスクをキャリアに静電結合するように構成することができ、マスクは、キャリアのうち基板によって占有されない領域を覆って配置される。一実施形態では、複数の電極アセンブリが設けられ、その結果、第１の電極アセンブリが基板をキャリアにチャックし、第２の電極アセンブリがマスクをキャリアにチャックする。別の実施形態では、キャリア内に基板受け取りポケットが形成され、電極アセンブリがポケット内にチャッキング能力を提供する。
一実施形態では、基板を支持する方法が提供される。この方法は、基板をキャリア上に位置決めすることを含む。キャリアは、キャリアの本体内に配置された静電チャッキング電極を有する。本体は、基板を支持するように構成された頂面を有する。キャリアの頂面を覆ってマスクが位置決めされ、マスクは基板に外接する。静電チャッキング電極が励磁され、基板およびマスクがキャリアに静電チャックされる。
別の実施形態では、基板を支持する方法が提供される。この方法は、基板をキャリア上に位置決めすることを含む。キャリアは、キャリアの本体内に配置された第１の静電チャッキング電極および第２の静電チャッキング電極を有する。キャリアの頂面が、基板を支持するように構成される。第１の静電チャッキング電極が励磁され、基板をキャリアに固定する。キャリアの頂面を覆って基板の周りにマスクが位置決めされる。第２の静電チャッキング電極が励磁され、マスクをキャリアに固定する。
さらに別の実施形態では、基板を支持する装置が提供される。この装置は、本体と、基板を支持するように構成された頂面とを有するキャリアを備える。キャリア本体内に、１つまたは複数の静電チャッキング電極が配置される。マスクも設けられる。マスクは、キャリアの頂面の１つまたは複数の選択領域を取り囲んで露出させるように構成される。マスクは、１つまたは複数の静電チャッキング電極への電力の印加によってキャリアの頂面に静電結合されることが可能である。
本開示の上記の特徴を詳細に理解することができるように、実施形態を参照することによって、上記で簡単に要約した本開示のより具体的な説明を得ることができ、実施形態の一部を添付の図面に示す。しかし、本開示は他の等しく有効な実施形態も許容することができるため、添付の図面は本開示の典型的な実施形態のみを示し、したがって本発明の範囲を限定すると見なされるべきではないことに留意されたい。
本明細書に開示する一実施形態による静電チャックの分解図である。 本明細書に開示する一実施形態による電極アセンブリが配置されたキャリアの平面図である。 本明細書に開示する一実施形態による図２Ａのキャリアおよび電極アセンブリの概略的な横断面図である。 本明細書に開示する一実施形態による基板およびマスクが結合されたキャリアの概略的な横断面図である。 本明細書に開示する一実施形態による基板が結合されたキャリアの概略的な横断面図である。 本明細書に開示する特定の実施形態による１つまたは複数の基板を覆って配置された様々なマスクの平面図である。 本明細書に開示する特定の実施形態による１つまたは複数の基板を覆って配置された様々なマスクの平面図である。 本明細書に開示する特定の実施形態による１つまたは複数の基板を覆って配置された様々なマスクの平面図である。 本明細書に開示する一実施形態による基板を輸送する方法に対する動作を示す図である。
理解を容易にするため、可能な場合、図に共通の同一の要素を指すために、同一の参照番号を使用する。一実施形態の要素および特徴は、さらなる記述がなくても、他の実施形態にも有益に組み込むことができることが企図される。
本明細書に記載する実施形態は、小さい基板または基板片を輸送するキャリアを提供する。キャリア内には１つまたは複数の電極アセンブリが配置され、キャリアがキャリアの異なる領域を選択的に静電チャックすることを可能にする。キャリアに静電チャックされた基板を露出させるように、キャリアの所望の領域を覆ってマスクを配置することができる。特定の実施形態では、第１の電極アセンブリが、キャリアの第１の領域のチャッキングを可能にし、第２の電極アセンブリが、キャリアの第２の領域のチャッキングを可能にする。たとえば、第１の電極アセンブリは、基板を第１の領域にチャックすることができ、第２の電極アセンブリは、マスクを第２の領域にチャックすることができる。別の実施形態では、凹形ポケットがキャリア内に形成され、電極アセンブリは、ポケット内にチャッキング能力を提供するように構成される。
図１は、静電チャック１００の分解図を示す。静電チャック１００は、物理的気相堆積（ＰＶＤ）プロセス、化学気相堆積（ＣＶＤ）プロセス、エッチングプロセス、または任意の適したプラズマもしくは真空プロセスを含めて、任意の適したプラズマプロセスで使用することができる。静電チャック１００はまた、非プラズマおよび非真空環境での使用に適合させることができ、高温の用途に適合したものとすることができる。静電チャック１００の様々な実施形態について本明細書に開示するが、任意の製造者からの静電チャックを、本発明から利益を得るように適合させることができることが企図される。
静電チャック１００は、絶縁ベース１０４と、絶縁ベース１０４の頂面１０７上に配置された電極アセンブリ１０６と、電極アセンブリ１０６上に配置されたカプセル化部材１０２とを含む。絶縁ベース１０４は、特有の基板を取り扱うために選択された任意の適した形状を有することができる。図１に示す例では、絶縁ベース１０４は、電極アセンブリ１０６の形状および寸法に実質上整合する周辺部１３２を有する円形の形状を有する。カプセル化部材１０２は、類似の形状および寸法を有する基板がカプセル化部材１０２の頂面１０１上に配置されることを可能にするように、電極アセンブリ１０６を覆って形成される。絶縁ベース１０４は、必要に応じて任意の形状または構成とすることができることに留意されたい。加えて、電極アセンブリ１０６は、１つまたは複数の電極アセンブリを備えることができ、これらの電極アセンブリは、基板の様々な形状および寸法を収容に対応するために、任意の形状または構成とすることができる。
絶縁ベース１０４は、誘電体材料またはセラミック材料などの絶縁材料から製造される。セラミック材料または誘電体材料の適した例は、石英またはガラスなどの酸化ケイ素、酸化アルミニウム（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、イットリウム含有材料、酸化イットリウム（Ｙ2Ｏ3）、イットリウムアルミニウムガーネット（ＹＡＧ）、酸化チタン（ＴｉＯ）、窒化チタン（ＴｉＮ）、炭化ケイ素（ＳｉＣ）などを含むことができる。また、チタニアがドープされたアルミナまたはカルシウムがドープされた窒化アルミニウムなどのドープされたセラミックを使用することもできる。場合により、絶縁ベース１０４は、金属性または半導性の物体とすることができ、電極アセンブリ１０６の方を向いている表面１０７上に誘電体層が配置される。
絶縁ベース１０４上に配置された電極アセンブリ１０６は、少なくとも２組の分散された電極１０８、１１０を含む。各電極１０８、１１０は、電圧パワーが印加されたとき、必要に応じて異なる極性で帯電され、したがって静電力を生成する。電極１０８、１１０は、カプセル化部材１０２の表面全体にわたって静電力を分散させるように構成することができる。各電極１０８、１１０はそれぞれ、互いに介在する複数の電極フィンガ１２０、１２２を有することができる。交互配置された電極フィンガ１２０、１２２は、局所的な静電引力を提供し、それが大面積の静電チャック１００全体にわたって分散され、その集合は、高いチャッキング力を提供する一方で、チャッキング電圧をそれほど利用しないと考えられる。
電極フィンガ１２０、１２２は、異なる長さおよび形状寸法を有するように形成することができる。一例では、電極フィンガ１２０、１２２の一方または両方は、相互接続された電極アイランド１２４から形成することができる。電極アイランド１２４間の相互接続１２６は、図１に示すように電極１０８、１１０の平面内に位置することができ、またはジャンパおよび／もしくはバイアなどの形態で平面外に位置することができる。一実施形態では、電極フィンガ１２０、１２２は、約０．１ｍｍ〜約２０ｍｍ、たとえば約０．２５ｍｍ〜約１０ｍｍの幅１１６を有することができ、幅１１６は、絶縁ベース１０４のタイプおよびチャックすべき材料のタイプに応じて変更することができる。所望であれば、電極フィンガ１２０、１２２は、互いに介在する異なる寸法を有するように構成することができる。電極フィンガ１２０、１２２は、所望の数の電極フィンガ１２０、１２２が形成されるまで、代わりに繰り返し形成することができる。
第１の電極１０８の電極フィンガ１２０のそれぞれの間に、第２の電極１１０の電極フィンガ１２２を受け取るための空間１３３が画定される。空間１３３は、空隙とすることができ、誘電体スペーサ材料で充填され、または絶縁ベース１０４もしくはカプセル化部材１０２の少なくとも１つで充填される。
図１に示す電極１０８、１１０の構成は、例示のみを目的とすることが企図される。電極１０８、１１０は、電極１０８が絶縁ベース１０４の頂面１０７を覆って交互の極性で分散されるように、任意の所望の構成で配置することができる。異なる極性で帯電された異なる２組の電極を有するという概念は、任意の所望の構成で配置された電極にも等しくうまく適合させることができる。
第１の電極１０８および第２の電極１１０には、電力スイッチ１１２を通って電源１１４が結合される。電源１１４は、異なる極性を有する電荷、正または負の電荷を生成するように、第１の電極１０８および第２の電極１１０に電圧パワーを提供するように構成される。第１の電極１０８および第２の電極１１０から生成される正または負の電荷は、静電力を提供し、静電チャック１００内に配置された基板を固定位置に引き付ける。一実施形態では、電源１１４は、直流または交流電力を第１の電極１０８および第２の電極１１０に提供するように構成することができる。別の実施形態では、電源１１４は、ＲＦ電力を提供するように構成することができ、ＲＦ電力は、電極１０８、１１０に容量結合されて、ＲＦバイアスを基板に印加する。
カプセル化部材１０２は、電極アセンブリ１０６を挟んで絶縁ベース１０４上に配置され、静電チャック１００を単体構造として形成する。カプセル化部材１０２は、電極アセンブリ１０６上に位置決めされて絶縁表面を提供し、その上に基板がチャックされる。カプセル化部材１０２は、下にある電極アセンブリ１０６、いくつかの実施形態では絶縁ベース１０４のものに実質上整合する熱特性、たとえば熱膨張係数を有する材料によって製造することができる。
カプセル化部材１０２後、電極アセンブリ１０６および絶縁ベース１０４が、所定の順序で積み重ねられる。次いで、アニーリングプロセスなどのボンディングプロセスが実行されて、カプセル化部材１０２、電極アセンブリ１０６、および絶縁ベース１０４をともに溶融し、静電チャック１００の積層構造を一体として形成する。カプセル化部材１０２、電極アセンブリ１０６、および絶縁ベース１０４は、たとえば摂氏３００度を超える高温度環境で動作することが必要とされることがあるため、これらの構成要素を製造するために利用される材料は、高温の熱処理に耐えることができるセラミック材料またはガラス材料などの耐熱材料から選択することができる。
一実施形態では、カプセル化部材１０２および絶縁ベース１０４は、セラミック材料、ガラス材料、またはセラミックおよび金属材料の複合物から製造することができ、良好な強度および耐性ならびに熱伝達特性を提供することができる。カプセル化部材１０２および絶縁ベース１０４を製造するために選択される材料は、高い熱負荷を受けて応力または故障を引き起こすことがある熱膨張による不整合を低減させるために、中間の電極アセンブリ１０６に実質上整合または類似する熱膨張係数を有することができる。カプセル化部材１０２および絶縁ベース１０４を製造するのに適したセラミック材料は、それだけに限定されるものではないが、ガラス、炭化ケイ素、窒化アルミニウム、酸化アルミニウム、イットリウム含有材料、酸化イットリウム（Ｙ2Ｏ3）、イットリウムアルミニウムガーネット（ＹＡＧ）、酸化チタン（ＴｉＯ）、または窒化チタン（ＴｉＮ）を含むことができる。別の実施形態では、カプセル化部材１０２および絶縁ベース１０４は、セラミック粒子を分散させた金属など、セラミックおよび金属の異なる組成物を含む複合材料から製造することができる。
動作中、負の電荷を第１の電極１０８に印加することができ、正の電荷を第２の電極１１０に印加することができ、または逆も同様であり、電力が電源１１４に供給されるときに静電力を生成する。チャッキング中、電極１０８、１１０から生成される静電力は、その上に配置された基板を固定位置でチャックおよび保持する。電源１１４から供給される電力が遮断されたとき、電極１０８、１１０間のインターフェース１１８内に存在する電荷は、長期間にわたって維持することができる。静電チャック１００上に保持された基板を解放するには、インターフェース１１８内に存在する電荷を除去するために、逆の極性の短いパルスの電力を電極１０８、１１０に提供することができる。
図２Ａは、電極アセンブリ２０６、２１６が配置されたキャリア２００の平面図を示す。絶縁ベース２０４が設けられ、絶縁ベース２０４上に第１の電極アセンブリ２０６および第２の電極アセンブリ２１６が形成される。図２Ａの例では、電極アセンブリ２０６、２１６をよりはっきりと示すために、カプセル化部材が除去されている。電極アセンブリ２０６、２１６は、図１に関して説明した電極アセンブリ１０６と同様に構築することができる。
第１の電極アセンブリ２０６は、第１の電極２０８および第２の電極２１０を備える。電極２０８、２１０は、電力スイッチ２１２を介して電源２１４に結合することができ、逆の極性で励磁することができる。第１の電極アセンブリ２０６は、キャリア２００内に配置され、チャッキング領域２２２を画定する。たとえば、チャッキング領域２２２は、実質上円形であり、キャリア２００の中心領域を画定する。チャッキング領域２２２は概して、キャリア２００上に保持された加工物の区域と実質上同じに寸法設定される。一実施形態では、キャリア２００は、約３００ｍｍの直径を有することができ、チャッキング領域２２２は、約２００ｍｍの直径を有することができる。しかし、チャッキング領域２２２は、キャリア２００上の任意の位置に実質上任意の形状または寸法を有する区域を画定することができることが企図される。
第２の電極アセンブリ２１６は、第３の電極２１８および第４の電極２２０を備える。電極２１８、２２０は、電力スイッチ２１２を介して電源２１４に結合することができ、逆の極性で励磁することができる。電源２１４および電力スイッチ２１２は、第１の電極アセンブリ２０６を励磁するために利用されるものと同じ電源および電力スイッチとすることができ、または、各電極アセンブリ２０６、２１６を独立して励磁することができるように、追加の電源および電力スイッチとすることができる。第２の電極アセンブリ２１６は、キャリア２００内に配置され、チャッキング領域２２４を画定する。チャッキング領域２２４は概して、マスクを収容するように寸法設定され、加工物を支持する区域、すなわちチャッキング領域２２２の外側に位置する。たとえば、チャッキング領域２２４は、実質上リング状であり、キャリア２００のうちチャッキング領域２２２から円周方向に外側の領域を画定する。一実施形態では、チャッキング領域２２４は、キャリア２００のうちチャッキング領域２２２によって画定されない領域を画定する。第２の電極アセンブリ２１６は、チャッキング領域２２２からキャリア２００のエッジまでに電極２１８、２２０のない経路を提供することによって、第１の電極アセンブリ２０６の電極２０８、２１０間の望ましくないクロストークを防止する切れ目または裂け目をそのリング状の形状内に含むことができる。したがって、第１の電極アセンブリ２０６は、キャリア２００のチャッキング領域２２２を画定し、第２の電極アセンブリ２１６は、キャリア２００のチャッキング領域２２４を画定する。
第１の電極アセンブリ２０６と同様に、チャッキング領域２２４は、キャリア２００上の任意の位置に実質上任意の形状または寸法を有する区域を画定することができることが企図される。一実施形態では、チャッキング領域２２２およびチャッキング領域２２４は、絶縁ベース２０４の頂面２０７全体を実質上占有する。しかし、第１の領域２２２および第２の領域２２４はそれぞれ、頂面２０７の実質上すべてより小さい部分を占有することができることが企図される。
図２Ｂは、図２Ａのキャリア２００および電極アセンブリ２０６、２１６の概略的な横断面図を示す。加えて、キャリア２００上に基板２４０およびマスク２３０が配置される。図２Ｂには明瞭に示さないが、電極アセンブリ２０６、２１６は、絶縁ベースとカプセル化部材との間に形成され、その全体がキャリア２００を構成する。第１の電極アセンブリ２０６は、キャリア２００のチャッキング領域２２２に静電チャックするように構成される。一実施形態では、第１の電極アセンブリ２０６は、チャッキング領域２２２を画定し、キャリア２００上に配置された基板２４０の寸法に実質上整合するように寸法設定される。したがって、基板２４０は、キャリア２００のチャッキング領域２２２を覆って配置され、基板２４０は、第１の電極アセンブリ２０６によってキャリア２００にチャックされる。
第２の電極アセンブリ２１６は、マスク２３０をキャリア２００のチャッキング領域２２４に静電チャックするように構成される。一実施形態では、第２の電極アセンブリ２１６は、チャッキング領域２２４を画定し、キャリア２００上に配置されたマスク２３０の寸法に実質上整合するように寸法設定される。したがって、マスク２３０は、キャリア２００のチャッキング領域２２４を覆って配置され、マスク２３０は、第２の電極アセンブリ２１６によってキャリア２００にチャックされる。
第１の電極アセンブリ２０６は、基板２４０をチャックするチャッキング領域２２２を画定するものとして示し、第２の電極アセンブリ２１６は、マスク２３０をチャックするチャッキング領域２２４を画定するものとして示すが、チャッキング領域２２２を画定する第１の電極アセンブリ２０６は、チャッキング領域２２２に対応する寸法を有するマスクをチャックすることができ、チャッキング領域２２４を画定する第２の電極アセンブリ２１６は、チャッキング領域２２４に対応する寸法を有する基板をチャックすることができることが企図される。電極アセンブリ２０６、２１６および対応する領域２２２、２２４は、任意の所望の寸法または構成の基板およびマスクをチャックするために任意の所望の構成を形成することができることが企図されるため、図示の実施形態は、限定しようとするものではない。
キャリア２００の頂面２０１は、カプセル化部材の頂面であり、実質上平面である。頂面２０１は、基板２４０およびマスク２３０をキャリア２００に支持および静電チャックするように構成される。図示のように、基板２４０は、チャッキング領域２２２に対応するキャリア２００の頂面２０１上に配置され、マスク２３０は、チャッキング領域２２４に対応するキャリア２００の頂面２０１上に配置される。一実施形態では、マスク２３０の少なくとも一部分は、基板２４０を覆って延びる。マスク２３０は、基板２４０をキャリア２００にさらに固定し、基板２４０のうちマスク２３０によって覆われた部分上での堆積またはエッチングなどの処理を防止するように機能することができる。マスク２３０は、キャリア２００の直径に実質上類似の直径を有することができ、頂面２０１のうち基板２４０によって占有されない表面区域全体を実質上覆うことができる。加えて、マスク２３０は、キャリア２００上の堆積またはキャリア２００のエッチングを防止するように機能し、それによりキャリア２００の有効寿命を増大させ、キャリア２００の再利用を可能にすることができる。マスク２３０は、高温での処理中に基板の損傷を防止するため、基板２４０と類似の熱特性、すなわち熱膨張係数を有する材料から製造することができる。
図３Ａは、基板３４０およびマスク３３０が静電結合されたキャリア３００の概略的な横断面図を示す。第１の電極アセンブリ２０６は、キャリア３００のチャッキング領域３２２を画定し、第２の電極アセンブリ２１６は、チャッキング領域３２４を画定する。前述の実施形態と同様に、第１の領域３２２および第２の領域３２４は、キャリア３００の頂面３２８の区域に対応する。一実施形態では、キャリア３００内に凹形ポケット３０２が形成される。凹形ポケット３０２は、チャッキング領域３２２および第１の電極アセンブリ２０６と垂直に位置合わせされ、その結果、電極アセンブリ２０６は、基板３４０を凹形ポケット３０２の底部に静電チャックすることができる。したがって、凹形ポケット３０２は、凹形ポケット３０２内に基板３４０を収容するように寸法設定および構成される。一実施形態では、凹形ポケット３０２は、その中に配置された基板３４０の直径よりわずかに大きい直径および基板３４０の厚さに実質上等しい深さを有することができる。
マスク３３０は、チャッキング領域３２４を覆ってキャリア３００の頂面３２８上に配置され、第２の電極アセンブリ２１６によってキャリア３００にチャックされる。マスク３３０の一部分は、基板３４０のエッジ領域上の処理を防止し、凹形ポケット３０２内で基板３４０をさらに固定するように、基板３４０の一部分を覆って延びることができる。たとえば、凹形ポケット３０２の直径３０５は、マスク３３０の内径３０７より大きくすることができる。この例では、マスク３３０の一部分は、凹形ポケット３０２の直径３０５を越えて延びる。マスク３３０の内径３０７は、基板３４０の直径より小さくすることができる。
図３Ｂは、基板３４０が静電結合されたキャリア３５０の概略的な横断面図を示す。キャリア３５０は、図３Ａに関連して説明したキャリア３００に類似しているが、キャリア３５０内には第２の電極アセンブリ２１６が存在しない。第１の電極アセンブリ２０６は、チャッキング領域３２２を画定し、キャリア３５０のチャッキング領域３２４は、チャッキング領域３２２の径方向に外側に配置される。チャッキング領域３２２は、キャリア３００のうち基板３４０をチャックするように構成された区域に対応する。キャリア３５０内に凹形ポケット３０２が形成され、凹形ポケット３０２はチャッキング領域３２２に対応する。第１の電極アセンブリ２０６は、凹形ポケット３０２内に静電チャッキングを提供するように構成される。凹形ポケット３０２は、凹形ポケット３０２内に基板３４０を収容するように寸法設定および構成される。一実施形態では、凹形ポケット３０２は、その中に配置された基板３４０の直径よりわずかに大きい直径および基板３４０の厚さに実質上等しい深さを有することができる。
チャッキング領域３２４に対応する頂面３２８は、下にあるチャッキング電極を有していない。処理中、基板３４０は、凹形ポケット３０２内で第１の電極アセンブリ２０６によって静電チャックされ、頂面３２８は、処理チャンバ内の処理条件に露出される。キャリア３５０の頂面３２８は、処理中にその上に形成されたあらゆる堆積蓄積物を除去するために洗浄することができる。化学機械研磨（ＣＭＰ）、ビードブラスティング、エッチング、または他のプロセスなどの洗浄中、頂面３２８は、後の基板移送プロセスのためにキャリア３５０の再利用を可能にするように調整することができる。洗浄はまた、チャッキング領域３２４によって画定された頂面３２８の一部分を除去する。キャリア３５０の材料は除去されないため、第１の電極アセンブリ２０６と凹形ポケット３０２の底面との間の距離は一定のままであり、その結果、キャリア３５０の静電チャッキング能力は、調整プロセスによる影響を受けることがない。
別の実施形態では、凹形ポケット３０２は、より浅くすることができ、またはチャッキング領域３２２内に存在しなくてもよい。別法として、キャリア３５０上の基板３４０の正確な位置決めを可能にするために、連続するリングまたは複数の個別の支柱などの突起が、第１の領域に外接することができる。再調整プロセス中は、突起を維持しながら、頂面３２８を再調整することができる。頂面３２８は、何らかの堆積材料が頂面３２８から剥離して基板３４０上に堆積するのを防止するために、強化された付着品質を提供するように構成することができることが企図される。
図４Ａ〜４Ｃは、１つまたは複数のチャッキング領域４０２、４１２、４１４を覆って配置された様々なマスク４０４、４０８、４１０の平面図を示す。図４Ａ〜４Ｃに示すマスクおよびチャッキング領域は、例示を目的とするものであり、様々なマスクおよびチャッキング領域の構成が基板の移送および処理に対応することが可能であることが企図される。図２Ａ〜２Ｂに示すキャリア２００は、図４Ａ〜４Ｃに示すようにマスク４０４、４０８、４１０をチャックすることができるように、それぞれのチャッキング電極アセンブリの相応の配置によってチャッキング領域４０２、４１２、４１４を提供するように適合させることができる。
図４Ａは、複数のチャッキング領域４０２の周りに配置されたマスク４０４を示す。４つのチャッキング領域４０２を図４Ａに示す。マスク４０４内には、チャッキング領域４０２のそれぞれの１つを露出させるように寸法設定された複数の開口４０１が形成される。基板は、チャッキング領域４０２にチャックすることができ、マスク４０４は、キャリアの領域４０２上に配置された基板の少なくとも一部分を覆って配置することができる。開口４０１は、基板の一部分がマスク４０４によって覆われるように、基板より小さくすることができる。図示の例では、マスク４０４は、約３００ｍｍの直径を有することができ、チャッキング領域４０２は、サファイア基板を収容するように寸法設定することができ、各基板は、４インチの直径を有する。本明細書に記載する実施形態では、任意の所望の寸法または構成の基板に対応する様々な寸法のチャッキング領域を組み込むことができることが企図される。
チャッキング領域４０２上に配置された基板、およびマスク４０４は、少なくとも２つの静電チャッキング領域を有するキャリアに静電結合される。たとえば、チャッキング領域４０２は、第１の電極アセンブリによって基板を静電チャックするように構成することができ、マスク４０４は、マスク４０４の真下に位置するキャリアの第２の領域上に配置することができ、第２の電極アセンブリによってチャックすることができる。
図４Ｂは、単一のチャッキング領域４０２を覆って配置されたマスク４０８を示す。マスク４０８は、図４Ａのマスク４０４に類似のものとすることができるが、マスクのパターニング部分４０６は、チャッキング領域４０２を覆って延びることができ、チャッキング領域４０２上に配置された基板の頂面のパターニングを可能にすることができる。たとえば、パターニング部分４０６は、フォトリソグラフィまたは堆積プロセスで、基板の頂面の様々な領域上の成長または堆積を防止するために利用することができる。パターニング部分４０６は、任意の所望の配置で構成することができ、チャッキング領域４０２を覆って基板の頂面全体にわたって延びることができる。複数の基板の処理に対応するために、複数のパターニング部分をマスク４０８内に形成することができることが企図される。図４Ａと同様に、チャッキング領域４０２は、第１の電極アセンブリによって基板を静電チャックするように構成することができ、マスク４０８は、マスク４０８の下に位置するキャリアの第２の領域上に配置することができ、第２の電極アセンブリによってチャックすることができる。
図４Ｃは、第１のチャッキング領域４１２および第２のチャッキング領域４１４の周りに配置されたマスク４１０を示す。マスク４１０は、第１のチャッキング領域４１２を露出させるように構成された第１の開口４１１と、第２のチャッキング領域４１４を露出させるように構成された第２の開口４１３とを有する。一実施形態では、チャッキング領域４１２、４１４は、より大きい基板から切断されたダイまたは基板片をチャックするように寸法設定および構成される。第１の開口４１１は、マスク４１０の中心付近に形成され、第２の開口４１３は、マスク４１０のエッジ付近に形成される。この構成は、プロセスの調節および基板の表面全体のプロセスの中心とエッジの均一性の試験にとって、特に有益になることができる。しかし、開口４１１、４１３は、マスク４１０内の任意の所望の位置に形成することができる。加えて、複数の基板片を処理するために、３つ以上の開口、４つ以上の開口、５つ以上の開口、６つ以上の開口など、複数の他の開口をマスク４１０内に形成することができる。したがって、追加のチャッキング領域は、マスク４１０の追加の開口に対応することができる。
図４Ａ〜４Ｂと同様に、チャッキング領域４１２、４１４は、チャッキング領域４１２、４１４の真下に配置された第１の電極アセンブリを使用して基板を静電チャックするように構成することができ、マスク４１０は、マスク４１０の下に位置するキャリアの第２のチャッキング領域上に配置することができ、第２のチャッキング領域の真下に位置する第２の電極アセンブリによってチャックすることができる。
図４Ａ〜４Ｃに関して、第１の電極アセンブリに対応し、第１の電極アセンブリと位置合わせされたチャッキング領域は、所望であれば、１つまたは複数の基板または基板片を収容するように構成することができる。チャッキング領域は、キャリア上に配置された基板に整合するように、実質上任意の形状を含むことができる。したがって、第１の電極アセンブリは、キャリア上に配置された基板または基板片を有するチャッキング領域に対応するように形成することができる。同様に、第２の領域および対応する第２の電極アセンブリは、マスクのチャッキングに対応するように任意の形状で構成することができる。マスクは、実質上キャリアの頂面全体が基板およびマスクによって覆われるように、様々な基板または基板片の構成に対応するように構成される。
図５は、基板を支持する方法５００を示す。方法５００は、動作５１０で、基板をキャリア上に位置決めすることによって始まる。キャリアは、本明細書に記載するキャリアに実質上類似のものとすることができる。したがって、キャリアは、キャリアの第１のチャッキング領域に対応する第１の静電チャッキング電極と、キャリアの第２のチャッキング領域に対応する第２の静電チャッキング電極とを有する。キャリアの頂面は、キャリアに静電チャックすることができる基板およびマスクを支持するように構成される。基板は、キャリアの第１のチャッキング領域上に配置することができる。
動作５２０で、第１の静電チャッキング電極が励磁される。その結果、基板は、キャリアの第１のチャッキング領域に静電チャックされる。動作５３０で、キャリアの頂面を覆ってマスクが位置決めされ、基板の少なくとも一部分を露出させる。マスクの開口は、基板が位置決めされたキャリアのチャッキング領域と位置合わせされるように構成される。動作５４０で、第２の静電チャッキング電極が励磁される。その結果、マスクは、キャリアの第２の領域に静電チャックされる。動作５５０で、基板およびマスクが静電チャックされたキャリアは、次いで、ロボットブレードなどの適した基板移送装置によって輸送することができる。一実施形態では、チャックされた基板およびマスクを有するキャリアは、集積回路を製造するためのクラスタツールなどの真空処理システムを通って、様々な真空および／またはプラズマプロセスを実行することができる処理チャンバ内などへ移送することができる。次いで、キャリアを処理チャンバから取り出すことができ、第２の静電チャッキング電極にデチャッキングパワーを印加することができる。次いで、マスクをキャリアから取り外すことができる。その後、第１の静電チャッキング電極にデチャッキングパワーを印加することができ、次いで基板をキャリアから取り外すことができる。
要約すると、小さい基板および基板片の移送を可能にするために、１つまたは複数の静電チャッキング電極が配置されたキャリアが提供される。キャリアは、１つまたは複数の基板または基板片ならびにマスクをチャックするように構成された１つまたは複数の静電チャッキング電極に対応する１つまたは複数の領域を有することができる。少なくとも１つまたは複数の静電チャッキング電極は、処理チャンバ内での処理中に励磁されたままである。したがって、キャリアは、基板およびマスクの確実な支持を可能にし、基板の改善された取扱いおよび移送を提供することができる。
上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することなく、本開示の他のさらなる実施形態を考案することができ、本開示の範囲は、以下の特許請求の範囲によって決定される。

Claims (9)

  1. 基板を支持する方法であって、
    基板をキャリアの上面の上で第１のチャッキング領域に位置決めするステップであって、前記キャリアが、前記キャリアの前記上面の上で前記第１のチャッキング領域を画定する第１の静電チャッキング電極アセンブリと、前記キャリアの前記上面の上で前記第１のチャッキング領域の周方向外側に配置される第２のチャッキング領域を画定する第２の静電チャッキング電極アセンブリとを有し、前記第１の静電チャッキング電極アセンブリと前記第２の静電チャッキング電極アセンブリが、前記キャリアの本体内に配置される、位置決めするステップと、
    前記キャリアの前記第２のチャッキング領域上で前記基板の少なくとも一部分を覆ってマスクを位置決めするステップと、
    前記基板を前記第１のチャッキング領域に静電チャックし、前記マスクを前記キャリアの前記第２のチャッキング領域に静電チャックするステップとを含み、
    前記基板及び前記マスクは、前記キャリアと直接接触して配置される方法。
  2. 前記基板およびマスクが静電チャックされた前記キャリアを処理チャンバ内へ移送するステップをさらに含む、請求項１に記載の方法。
  3. 前記処理チャンバ内での処理中に、前記第１の静電チャッキング電極アセンブリ及び前記第２の静電チャッキング電極アセンブリの少なくとも一方が励磁されたままである、請求項２に記載の方法。
  4. 前記第１の静電チャッキング電極アセンブリ及び前記第２の静電チャッキング電極アセンブリが独立して制御可能である、請求項１に記載の方法。
  5. 基板を支持する方法であって、
    基板をキャリアの上面の上で第１のチャッキング領域に位置決めするステップであって、前記キャリアが、前記キャリアの前記上面の上で前記第１のチャッキング領域を画定する第１の静電チャッキング電極アセンブリと、前記キャリアの前記上面の上で前記第１のチャッキング領域の周方向外側に配置される第２のチャッキング領域を画定する第２の静電チャッキング電極アセンブリとを有し、前記第１の静電チャッキング電極アセンブリと前記第２の静電チャッキング電極アセンブリが、前記キャリアの本体内に配置される、位置決めするステップと、
    前記第１の静電チャッキング電極アセンブリを励磁して、前記基板を前記第１のチャッキング領域で前記キャリアと直接接触して固定するステップと、
    前記キャリアの前記第２のチャッキング領域上で前記基板の少なくとも一部分を覆ってマスクを位置決めするステップと、
    前記第２の静電チャッキング電極アセンブリを励磁して、前記マスクを前記第２のチャッキング領域で前記キャリアと直接接触して固定するステップとを含む方法。
  6. 前記基板およびマスクが配置された前記キャリアを処理チャンバ内へ移送するステップをさらに含む、請求項５に記載の方法。
  7. 前記第１の静電チャッキング電極アセンブリおよび前記第２の静電チャッキング電極アセンブリが、独立して励磁される、請求項５に記載の方法。
  8. 前記第１の静電チャッキング電極アセンブリおよび前記第２の静電チャッキング電極アセンブリが、単一の電源によって励磁される、請求項５に記載の方法。
  9. 前記基板および前記マスクが、前記キャリアに順次チャックされる、請求項５に記載の方法。
JP2016536811A 2013-12-06 2014-09-19 より小さいウエハおよびウエハ片向けのウエハキャリア Active JP6656153B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/099,856 2013-12-06
US14/099,856 US9460950B2 (en) 2013-12-06 2013-12-06 Wafer carrier for smaller wafers and wafer pieces
PCT/US2014/056607 WO2015084463A1 (en) 2013-12-06 2014-09-19 Wafer carrier for smaller wafers and wafer pieces

Publications (3)

Publication Number Publication Date
JP2017501572A JP2017501572A (ja) 2017-01-12
JP2017501572A5 JP2017501572A5 (ja) 2017-11-02
JP6656153B2 true JP6656153B2 (ja) 2020-03-04

Family

ID=53271907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016536811A Active JP6656153B2 (ja) 2013-12-06 2014-09-19 より小さいウエハおよびウエハ片向けのウエハキャリア

Country Status (6)

Country Link
US (2) US9460950B2 (ja)
JP (1) JP6656153B2 (ja)
KR (2) KR20170020552A (ja)
CN (1) CN105793974B (ja)
TW (2) TWI620262B (ja)
WO (1) WO2015084463A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9740111B2 (en) * 2014-05-16 2017-08-22 Applied Materials, Inc. Electrostatic carrier for handling substrates for processing
CN108701630A (zh) * 2017-01-31 2018-10-23 应用材料公司 基板载体和处理基板的方法
TWI801390B (zh) * 2017-06-19 2023-05-11 美商應用材料股份有限公司 用於高溫處理腔室的靜電吸座及其形成方法
CN110720138A (zh) * 2017-06-22 2020-01-21 应用材料公司 用于晶粒接合应用的静电载具
CN111128834B (zh) * 2018-10-31 2022-09-06 成都辰显光电有限公司 微元件转移设备及其制作方法
CN109545731B (zh) * 2018-11-20 2021-12-28 合肥京东方显示技术有限公司 转移头及其制备方法、转移方法、转移装置
US12125728B2 (en) * 2019-01-21 2024-10-22 Applied Materials, Inc. Substrate carrier
KR102608899B1 (ko) 2019-04-11 2023-11-30 어플라이드 머티어리얼스, 인코포레이티드 광학 디바이스들을 위한 다중-깊이 막
CN110137130B (zh) * 2019-05-15 2020-12-29 江苏鲁汶仪器有限公司 一种干法刻蚀系统用尺寸转换托盘
JP7350438B2 (ja) * 2019-09-09 2023-09-26 株式会社ディスコ チャックテーブル及びチャックテーブルの製造方法
KR20210142804A (ko) * 2020-05-18 2021-11-26 삼성디스플레이 주식회사 정전척
CN112117230A (zh) * 2020-10-19 2020-12-22 北京航空航天大学杭州创新研究院 高密度图案化加工的衬底-掩模板原位保持装置
KR102327829B1 (ko) * 2020-11-02 2021-11-17 주식회사 엘케이엔지니어링 정전척

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS619655A (ja) * 1984-06-25 1986-01-17 Nippon Telegr & Teleph Corp <Ntt> 物体の固定方法および固定機構
JP2574407B2 (ja) * 1988-07-05 1997-01-22 富士通株式会社 電子ビーム露光装置用ウェハーホルダ
JP2535663B2 (ja) * 1990-10-02 1996-09-18 株式会社アビサレ 掲示装置
JP3095790B2 (ja) 1991-01-22 2000-10-10 富士電機株式会社 静電チャック
JPH07257751A (ja) 1994-03-18 1995-10-09 Kanagawa Kagaku Gijutsu Akad 静電浮上搬送装置及びその静電浮上用電極
JPH07297266A (ja) * 1994-04-28 1995-11-10 Fujitsu Ltd 静電チャックとウェハ吸着方法
US5751538A (en) * 1996-09-26 1998-05-12 Nikon Corporation Mask holding device and method for holding mask
US5886866A (en) 1998-07-06 1999-03-23 Applied Materials, Inc. Electrostatic chuck having a combination electrode structure for substrate chucking, heating and biasing
JP4296628B2 (ja) 1999-04-01 2009-07-15 住友電気工業株式会社 フレキシブルプリント配線板の製造方法
JP3805134B2 (ja) 1999-05-25 2006-08-02 東陶機器株式会社 絶縁性基板吸着用静電チャック
JP2001035907A (ja) 1999-07-26 2001-02-09 Ulvac Japan Ltd 吸着装置
JP2001118776A (ja) * 1999-10-19 2001-04-27 Nikon Corp 転写型露光装置および該装置に使用されるマスク保持機構、および半導体素子の製造方法。
JP2001144168A (ja) * 1999-11-16 2001-05-25 Nikon Corp 静電チャック、それを有する荷電粒子線露光装置、ウエハ保持方法及びそれを用いたデバイス製造方法
US6678143B2 (en) 2000-12-11 2004-01-13 General Electric Company Electrostatic chuck and method of manufacturing the same
JP2002357838A (ja) 2001-05-31 2002-12-13 Hitachi Industries Co Ltd 基板貼り合わせ方法及びその装置
JP2003037159A (ja) * 2001-07-25 2003-02-07 Toto Ltd 静電チャックユニット
JP2003179128A (ja) 2001-12-11 2003-06-27 Ngk Spark Plug Co Ltd 静電チャック
JP2003243493A (ja) 2002-02-15 2003-08-29 Taiheiyo Cement Corp 双極型静電チャック
JP4099053B2 (ja) * 2002-12-20 2008-06-11 京セラ株式会社 静電チャックの製造方法
TWI327336B (en) * 2003-01-13 2010-07-11 Oc Oerlikon Balzers Ag Arrangement for processing a substrate
KR100832684B1 (ko) 2003-07-08 2008-05-27 가부시끼가이샤 퓨처 비전 기판 스테이지 및 그에 이용하는 전극 및 그들을 구비한 처리 장치
US20070223173A1 (en) 2004-03-19 2007-09-27 Hiroshi Fujisawa Bipolar Electrostatic Chuck
JP2005285825A (ja) 2004-03-26 2005-10-13 Advantest Corp 静電チャック及び静電チャックによる基板固定方法
KR20060018338A (ko) * 2004-08-24 2006-03-02 동부아남반도체 주식회사 웨이퍼 고정용 정전척
JP5044395B2 (ja) 2005-05-20 2012-10-10 筑波精工株式会社 静電保持装置及びそれを用いた静電ピンセット
JP4667140B2 (ja) 2005-06-30 2011-04-06 キヤノン株式会社 露光装置およびデバイス製造方法
CN101326627B (zh) 2005-12-06 2010-06-09 创意科技股份有限公司 静电卡盘用电极片以及静电卡盘
JP2007234940A (ja) * 2006-03-02 2007-09-13 Seiko Epson Corp ウエハ処理装置
JP4802018B2 (ja) 2006-03-09 2011-10-26 筑波精工株式会社 静電保持装置及びそれを用いた真空環境装置並びにアライメント装置又は貼り合わせ装置
US20080062609A1 (en) 2006-08-10 2008-03-13 Shinji Himori Electrostatic chuck device
US7989022B2 (en) 2007-07-20 2011-08-02 Micron Technology, Inc. Methods of processing substrates, electrostatic carriers for retaining substrates for processing, and assemblies comprising electrostatic carriers having substrates electrostatically bonded thereto
KR101000094B1 (ko) 2007-08-08 2010-12-09 엘아이지에이디피 주식회사 기판 증착장치
JP5112808B2 (ja) 2007-10-15 2013-01-09 筑波精工株式会社 静電型補強装置
WO2010004915A1 (ja) 2008-07-08 2010-01-14 株式会社クリエイティブ テクノロジー 双極型静電チャック
JP5293211B2 (ja) * 2009-01-14 2013-09-18 Ｔｏｔｏ株式会社 静電チャックおよび静電チャックの製造方法
KR101001454B1 (ko) 2009-01-23 2010-12-14 삼성모바일디스플레이주식회사 정전척 및 이를 구비한 유기전계발광 소자의 제조장치
JP2010219253A (ja) * 2009-03-16 2010-09-30 Tokyo Seimitsu Co Ltd プローブ検査方法およびプローバ
JP4709945B2 (ja) 2009-04-13 2011-06-29 パナソニック株式会社 プラズマ処理装置及びプラズマ処理方法
JP5597502B2 (ja) * 2009-09-30 2014-10-01 京セラ株式会社 吸着用部材およびこれを用いた吸着装置、並びに光照射装置および荷電粒子線装置
KR20110099974A (ko) * 2010-03-03 2011-09-09 주식회사 코미코 정전척 및 이의 제조 방법
US20120227886A1 (en) 2011-03-10 2012-09-13 Taipei Semiconductor Manufacturing Company, Ltd. Substrate Assembly Carrier Using Electrostatic Force
JP5528394B2 (ja) * 2011-05-30 2014-06-25 パナソニック株式会社 プラズマ処理装置、搬送キャリア、及びプラズマ処理方法
US20130107415A1 (en) 2011-10-28 2013-05-02 Applied Materials, Inc. Electrostatic chuck
US8902561B2 (en) * 2012-02-02 2014-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrostatic chuck with multi-zone control
MY170824A (en) * 2012-04-26 2019-09-04 Intevac Inc System architecture for vacuum processing
KR102047001B1 (ko) 2012-10-16 2019-12-03 삼성디스플레이 주식회사 정전 척
KR101905158B1 (ko) 2013-08-06 2018-10-08 어플라이드 머티어리얼스, 인코포레이티드 국부적으로 가열되는 다-구역 기판 지지부
US9740111B2 (en) 2014-05-16 2017-08-22 Applied Materials, Inc. Electrostatic carrier for handling substrates for processing
US10978334B2 (en) 2014-09-02 2021-04-13 Applied Materials, Inc. Sealing structure for workpiece to substrate bonding in a processing chamber

Also Published As

Publication number Publication date
US9460950B2 (en) 2016-10-04
US20160365269A1 (en) 2016-12-15
WO2015084463A1 (en) 2015-06-11
CN105793974B (zh) 2020-01-10
JP2017501572A (ja) 2017-01-12
KR20170020552A (ko) 2017-02-22
US20150162231A1 (en) 2015-06-11
TW201523787A (zh) 2015-06-16
TW201732992A (zh) 2017-09-16
KR101757378B1 (ko) 2017-07-12
KR20160093711A (ko) 2016-08-08
CN105793974A (zh) 2016-07-20
TWI600110B (zh) 2017-09-21
TWI620262B (zh) 2018-04-01
US10236201B2 (en) 2019-03-19

Similar Documents

Publication Publication Date Title
JP6656153B2 (ja) より小さいウエハおよびウエハ片向けのウエハキャリア
US9984912B2 (en) Locally heated multi-zone substrate support
CN101405857B (zh) 承载基片的装置和方法
US5841624A (en) Cover layer for a substrate support chuck and method of fabricating same
EP0794566A1 (en) Wafer spacing mask for a substrate support chuck and method of fabricating same
US9711386B2 (en) Electrostatic chuck for high temperature process applications
TWI622472B (zh) 用於機器人的端效器、用於將基板保持於端效器上的方法、及處理系統
US11111583B2 (en) Substrate carrier system utilizing electrostatic chucking to accommodate substrate size heterogeneity
KR100717694B1 (ko) 분리층을 갖는 정전척
TWI440123B (zh) 用於承載基材之裝置與方法
JP2008244408A (ja) 静電吸着ホルダー及び基板処理装置
JP2010166086A (ja) 静電チャックを用いた半導体製造装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181030

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191015

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200204

R150 Certificate of patent or registration of utility model

Ref document number: 6656153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250