[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6653593B2 - 表示装置及び表示装置の検査方法 - Google Patents

表示装置及び表示装置の検査方法 Download PDF

Info

Publication number
JP6653593B2
JP6653593B2 JP2016037777A JP2016037777A JP6653593B2 JP 6653593 B2 JP6653593 B2 JP 6653593B2 JP 2016037777 A JP2016037777 A JP 2016037777A JP 2016037777 A JP2016037777 A JP 2016037777A JP 6653593 B2 JP6653593 B2 JP 6653593B2
Authority
JP
Japan
Prior art keywords
inspection
signal
gate
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016037777A
Other languages
English (en)
Other versions
JP2017156446A (ja
Inventor
洋昭 後藤
洋昭 後藤
将史 平田
将史 平田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2016037777A priority Critical patent/JP6653593B2/ja
Priority to PCT/JP2017/005336 priority patent/WO2017150175A1/ja
Publication of JP2017156446A publication Critical patent/JP2017156446A/ja
Priority to US16/058,557 priority patent/US10643514B2/en
Application granted granted Critical
Publication of JP6653593B2 publication Critical patent/JP6653593B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306Details
    • G02F1/1309Repairing; Testing
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136254Checking; Testing
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、表示装置及び表示装置の検査方法に関する。
表示装置の製造工程において、データ線やゲート線の断線、短絡、トランジスタの不良等による欠陥が生じる場合がある。従来、このような製造工程における欠陥を検出する技術が提案されている。例えば、特許文献1には、画素に画像データを書き込んだ後、トランジスタをオフし、データ線に任意の電圧を印加してハイインピーダンス状態にし、その後、トランジスタをオンしてデータ線の電位の変化を検出することにより基板の検査を行うことが開示されている。
特開2005−345547号公報
しかし、上記従来の技術では、表示装置の製造工程における上記欠陥を検出することはできるが、表示装置が完成し出荷された後に通常使用時において発生し得る上記欠陥を検出することは困難である。
本発明は、上記問題点に鑑みてなされたものであり、その目的は、通常使用時における欠陥を検出することができる表示装置及び表示装置の検査方法を提供することにある。
上記課題を解決するために、本発明に係る表示装置は、表示パネルの表示領域に配置された複数の信号線と、前記複数の信号線に電気的に接続された複数の検査用トランジスタと、前記複数の検査用トランジスタに検査信号を供給する検査配線と、前記表示パネルの異常の有無を判定する異常判定部と、を含み、前記検査用トランジスタのゲート電極に前記信号線が電気的に接続されており、前記検査用トランジスタのドレイン電極に前記検査配線が電気的に接続されており、前記異常判定部は、前記検査用トランジスタのソース電極における前記検査信号の電圧レベルに基づいて前記表示パネルの異常の有無を判定する、ことを特徴とする。
本発明に係る表示装置では、前記複数の信号線のうち奇数番目の信号線に電気的に接続された前記検査用トランジスタのドレイン電極は、第1検査配線に電気的に接続されており、前記複数の信号線のうち偶数番目の信号線に電気的に接続された前記検査用トランジスタのドレイン電極は、第2検査配線に電気的に接続されていてもよい。
本発明に係る表示装置では、前記複数の信号線は、少なくとも、隣り合う複数の信号線を含む第1グループと、隣り合う複数の信号線を含む第2グループとに分割されており、前記第1グループに含まれる前記複数の信号線に電気的に接続された前記複数の検査用トランジスタは、縦続接続されるとともに、第1検査配線に電気的に接続されており、前記第2グループに含まれる前記複数の信号線に電気的に接続された前記複数の検査用トランジスタは、縦続接続されるとともに、第2検査配線に電気的に接続されていてもよい。
本発明に係る表示装置では、前記複数の信号線は、各画素に画像データを供給する複数のデータ線であって、隣り合う2つの前記検査用トランジスタにおいて、それぞれのゲート電極に互いに異なる前記データ線が電気的に接続されており、一方の前記検査用トランジスタのソース電極と他方の前記検査用トランジスタのドレイン電極とが互いに電気的に接続されていてもよい。
本発明に係る表示装置では、前記複数の信号線は、各画素のトランジスタにゲート信号を供給する複数のゲート線であって、隣り合う2つの前記検査用トランジスタにおいて、それぞれのゲート電極に互いに異なる前記ゲート線が電気的に接続されており、一方の前記検査用トランジスタのソース電極と他方の前記検査用トランジスタのドレイン電極とが互いに電気的に接続されていてもよい。
上記課題を解決するために、本発明に係る表示装置は、表示パネルの表示領域に配置された複数のゲート線と、前記複数のゲート線に電気的に接続された複数の第1検査用トランジスタと、前記複数の第1検査用トランジスタに電気的に接続された複数の第2検査用トランジスタと、前記複数の第1検査用トランジスタ及び前記複数の第2検査用トランジスタに電気的に接続された保持回路と、前記複数の第1検査用トランジスタ及び前記複数の第2検査用トランジスタに検査信号を供給する検査配線と、前記表示パネルの異常の有無を判定する異常判定部と、を含み、前記第1検査用トランジスタのゲート電極に前記ゲート線が電気的に接続されており、前記第1検査用トランジスタのドレイン電極及び前記第2検査用トランジスタのドレイン電極に、前記検査配線が電気的に接続されており、前記第1検査用トランジスタのソース電極に、前記第2検査用トランジスタのゲート電極と、前記保持回路とが電気的に接続されており、前記異常判定部は、前記第2検査用トランジスタのソース電極における前記検査信号の電圧レベルに基づいて前記表示パネルの異常の有無を判定する、ことを特徴とする。
本発明に係る表示装置では、前記保持回路に電気的に接続された、該保持回路を放電するためのリセット信号を供給するリセット線をさらに含んでもよい。
上記課題を解決するために、本発明に係る表示装置の検査方法は、表示パネルの表示領域に配置された複数の信号線と、前記複数の信号線に電気的に接続された複数の検査用トランジスタと、前記複数の検査用トランジスタに検査信号を供給する検査配線と、を含む、表示装置の検査方法であって、垂直帰線期間に、前記検査用トランジスタのゲート電極に該検査用トランジスタをオンする電圧を前記信号線を介して供給するとともに、前記検査用トランジスタのドレイン電極に前記検査信号を前記検査配線を介して供給し、前記検査用トランジスタのソース電極における前記検査信号の電圧レベルに基づいて前記表示パネルの異常の有無を判定する、ことを特徴とする。
上記課題を解決するために、本発明に係る表示装置の検査方法は、表示パネルの表示領域に配置された複数のゲート線と、前記複数のゲート線に電気的に接続された複数の第1検査用トランジスタと、前記複数の第1検査用トランジスタに電気的に接続された複数の第2検査用トランジスタと、前記複数の第1検査用トランジスタ及び前記複数の第2検査用トランジスタに電気的に接続された保持回路と、前記複数の第1検査用トランジスタ及び前記複数の第2検査用トランジスタに検査信号を供給する検査配線と、を含む、表示装置の検査方法であって、書き込み期間に、前記ゲート線に順次ゲート信号を供給するとともに、前記第1検査用トランジスタのドレイン電極に、前記第2検査用トランジスタをオン状態にする電圧レベルを有する前記検査信号を前記検査配線を介して供給し、垂直帰線期間に、前記第2検査用トランジスタのドレイン電極に前記検査信号を前記検査配線を介して供給し、前記第2検査用トランジスタのソース電極における前記検査信号の電圧レベルに基づいて前記表示パネルの異常の有無を判定する、ことを特徴とする。
本発明に係る表示装置の検査方法では、垂直帰線期間に、前記表示パネルの異常の有無を判定したのち、前記保持回路に前記リセット信号を前記リセット線を介して供給してもよい。
本発明に係る表示装置及び検査方法によれば、通常使用時における欠陥を検出することができる。
本実施形態に係る液晶表示装置の概略構成を示すブロック図である。 本実施形態に係る表示パネルの概略構成を示す平面図である。 本実施形態に係る表示パネルにおける表示領域の概略構成を示す平面図である。 本実施形態に係る表示パネルにおける額縁領域の概略構成を示す平面図である。 本実施形態に係る液晶表示装置に入出力される信号のタイミングチャートである。 本実施形態に係る液晶表示装置に入出力される信号のタイミングチャートである。 本実施形態に係る表示パネルの他の構成を示す平面図である。 図7に示す液晶表示装置に入出力される信号のタイミングチャートである。 図7に示す液晶表示装置に入出力される信号のタイミングチャートである。 本実施形態に係る表示パネルの他の構成を示す平面図である。 本実施形態に係る表示パネルの他の構成を示す平面図である。 本実施形態に係る表示パネルの他の構成を示す平面図である。
本発明の一実施形態について、図面を用いて以下に説明する。本発明の実施形態では、表示装置として、液晶表示装置を例に挙げるが、本発明はこれに限定されず、例えば有機EL表示装置等であってもよい。
図1は、本実施形態に係る液晶表示装置の概略構成を示すブロック図である。液晶表示装置100は、表示パネル10、ソースドライバ20、ゲートドライバ30、タイミングコントローラ40、及び、バックライト装置(図示せず)を含んで構成されている。図2に示すように、ソースドライバ20及びゲートドライバ30は、表示パネル10に搭載されていてもよい。表示パネル10における表示領域10aの周囲の額縁領域10bには、ソースドライバ20及びゲートドライバ30の他に、検査用配線や検査用トランジスタ等が設けられる。なお、本実施形態に係る液晶表示装置は、COF方式の液晶表示装置を例に挙げるが、これに限定されず、例えばTCP方式の液晶表示装置であってもよい。
図3は、表示パネル10における表示領域10aの概略構成を示す平面図である。表示領域10aには、行方向に延在する複数(m本)のデータ線11(DL1,DL2,…,DLm)と、列方向に延在する複数(n本)のゲート線12(GL1,GL2,…,GLn)とが設けられている。各データ線11と各ゲート線12との各交差部には、薄膜トランジスタ13(TFT、画素トランジスタ)が設けられている。各データ線11はソースドライバ20に電気的に接続されている。各ゲート線12はゲートドライバ30に電気的に接続されている。
表示領域10aには、各データ線11と各ゲート線12との各交差部に対応して、複数の画素14がマトリクス状(行方向及び列方向)に配置されている。なお、図示はしないが、表示パネル10は、薄膜トランジスタ基板(TFT基板)と、カラーフィルタ基板(CF基板)と、両基板間に挟持された液晶層とを含んでいる。TFT基板には、各画素14に対応する複数の画素電極15と、各画素14に共通する共通電極16が設けられている。なお、共通電極16はCF基板に設けられてもよい。
各データ線11には、ソースドライバ20からデータ信号Da(階調電圧Vd)が供給される。具体的には、図3に示すように、各データ線DL1,DL2,…,DLmに、各々に対応する階調電圧Vd1,Vd2,…,Vdmのデータ信号がソースドライバ20から供給される。各ゲート線12には、ゲートドライバ30からゲート信号Gv(ゲート電圧Vg)が供給される。具体的には、図3に示すように、各ゲート線GL1,GL2,…,GLnに、各々に対応するゲート電圧Vg1,Vg2,…,Vgnのゲート信号がゲートドライバ30から供給される。共通電極16には、共通配線17を介して共通電圧Vcomが供給される。ゲート信号のオン電圧(ゲートオン電圧Vgh)がゲート線12に供給されると、ゲート線12に接続された画素トランジスタ13がオンし、画素トランジスタ13に接続されたデータ線11を介して、データ電圧Vdが画素電極15に供給される。画素電極15に供給されたデータ電圧Vdと、共通電極16に供給された共通電圧Vcomとの差により電界が生じる。この電界により液晶を駆動してバックライトの光の透過率を制御することによって画像表示を行う。なお、カラー表示を行う場合は、ストライプ状のカラーフィルタで形成された赤色、緑色、青色に対応するそれぞれの画素14の画素電極15に接続されたそれぞれのデータ線11に、所望のデータ電圧Vdを供給することにより実現される。
図4は、表示パネル10における額縁領域10bの概略構成を示す平面図である。額縁領域10bには、複数のデータ線11を検査するデータ線検査回路50と、データ線検査回路50に接続されたデータ線検査配線51と、複数のゲート線12を検査するゲート線検査回路60と、ゲート線検査回路60に接続されたゲート線検査配線61とが設けられている。
データ線検査回路50は、複数のデータ線11のそれぞれに対応する複数のデータ線検査用トランジスタ52を含む。各データ線検査用トランジスタ52のゲート電極(制御電極)はデータ線11に接続されている。複数のデータ線検査用トランジスタ52は、直列接続(縦続接続)されている。すなわち、隣り合う2つのデータ線検査用トランジスタ52において、一方のデータ線検査用トランジスタ52の出力側導通電極(ソース電極)が他方のデータ線検査用トランジスタ52の入力側導通電極(ドレイン電極)に接続されている。最端部に配置されたデータ線DLmに接続されたデータ線検査用トランジスタ52の入力側導通電極は、データ線検査配線51を介して、データ線検査信号TDinが入力される入力端子に電気的に接続されている。最端部に配置されたデータ線DL1に接続されたデータ線検査用トランジスタ52の出力側導通電極は、データ線検査配線51を介して、データ線検査信号TDoutが出力される出力端子に電気的に接続されている。
とりわけ、図4に示すデータ線検査配線51は、データ線検査信号TDinが入力される入力端子に電気的に接続された入力配線部分511と、隣り合う2つのデータ線検査用トランジスタ52のうち、上流側のデータ線検査用トランジスタ52の出力側導通電極(ソース電極)と下流側のデータ線検査用トランジスタ52の入力側導通電極(ドレイン電極)とを電気的に接続する複数の接続配線部分512と、データ線検査信号TDoutが出力される出力端子に電気的に接続された出力配線部分513と、を含んでいる。
ゲート線検査回路60は、複数のゲート線12のそれぞれに対応する、複数の第1ゲート線検査用トランジスタ62aと、複数の第2ゲート線検査用トランジスタ62bと、複数の保持回路62cとを含む。保持回路62cは、特に限定されず、例えばコンデンサで構成されている。各第1ゲート線検査用トランジスタ62aのゲート電極(制御電極)はゲート線12に接続されている。各第1ゲート線検査用トランジスタ62aの入力側導通電極(ドレイン)は、ゲート線検査配線61を介して、ゲート線検査信号TGinの入力端子に電気的に接続されている。各第1ゲート線検査用トランジスタ62aの出力側導通電極(ソース)は、第2ゲート線検査用トランジスタ62bのゲート電極(制御電極)と、コンデンサ62cの一方の電極とに接続されている。コンデンサ62cの他方の電極は、リセット線63を介して、リセット信号TRinの入力端子に電気的に接続されている。複数の第2ゲート線検査用トランジスタ62bは、直列接続(縦続接続)されている。すなわち、隣り合う2つの第2ゲート線検査用トランジスタ62bにおいて、一方の第2ゲート線検査用トランジスタ62bの出力側導通電極(ソース電極)が他方の第2ゲート線検査用トランジスタ62bの入力側導通電極(ドレイン電極)に接続されている。最端部に配置されたゲート線GL1に接続された第2ゲート線検査用トランジスタ62bの入力側導通電極は、ゲート線検査配線61を介して、ゲート線検査信号TGinの入力端子に電気的に接続されている。最端部に配置されたゲート線GLnに接続された第2ゲート線検査用トランジスタ62bの出力側導通電極は、ゲート線検査配線61を介して、ゲート線検査信号TGoutの出力端子に電気的に接続されている。
図1に戻り、タイミングコントローラ40は、タイミング制御部41と、画像データ出力部42と、検査信号出力部43と、検査信号受信部44と、異常判定部45と、異常報知部46とを含む。なお、図1に示す例では、検査信号出力部43、検査信号受信部44、異常判定部45が、タイミングコントローラ40に含まれているが、このような例に限定されない。検査信号出力部43、検査信号受信部44、異常判定部45が、ソースドライバ20あるいはゲートドライバ30に含まれていてもよいし、または、ソース・ゲート一体型ドライバ(図示せず)に含まれていてもよい。
タイミング制御部41は、ソースドライバ20及びゲートドライバ30における動作タイミングを制御するための制御信号を生成する。制御信号には、例えば、データスタートパルス、データクロック、ゲートスタートパルス、ゲートクロック、各種タイミング信号等が含まれる。また、タイミング制御部41は、画像データ出力部42が出力する画像データDAの出力タイミングと、検査信号出力部43が出力する検査信号TDin,TGin,TRinの出力タイミングとを制御する。
画像データ出力部42は、タイミング制御部41の制御信号に基づいて、タイミングコントローラ40で生成された画像データDAをソースドライバ20に出力する。タイミングコントローラ40は周知の画像処理を施して画像データDAを生成する。ソースドライバ20は、画像データDAに対応するデータ信号Da(階調電圧Vd)をデータ線11に供給する。
検査信号出力部43は、タイミング制御部41の制御信号に基づいて、データ線検査信号TDinをソースドライバ20に出力し、ゲート線検査信号TGinとリセット信号TRinとをゲートドライバ30に出力する。
検査信号受信部44は、ソースドライバ20からデータ線検査信号TDoutを受信し、ゲートドライバ30からゲート線検査信号TGoutを受信する。
異常判定部45は、検査信号受信部44が受信したデータ線検査信号TDout及びゲート線検査信号TGoutに基づいて、液晶表示装置100の異常の有無を判定する。また異常判定部45は、タイミング制御部41の制御信号(タイミング信号)に基づいて、上記異常の有無を判定する。
異常報知部46は、液晶表示装置100に異常が生じた場合に、その旨を外部に報知する。例えば、異常報知部46は、エラーメッセージを表示パネル10に表示させてもよいし、エラー音を外部に発信してもよいし、表示領域10a外に設けられたエラー用のランプを点灯させてもよい。
ソースドライバ20は、検査信号出力部43からデータ線検査信号TDinを受信すると、当該データ線検査信号TDinをデータ線検査配線51(図4参照)に出力する。またソースドライバ20は、データ線検査配線51からデータ線検査信号TDoutを受信すると、当該データ線検査信号TDoutを検査信号受信部44に出力する。
ゲートドライバ30は、検査信号出力部43からゲート線検査信号TGinを受信すると、当該ゲート線検査信号TGinをゲート線検査配線61(図4参照)に出力し、検査信号出力部43からリセット信号TRinを受信すると、当該リセット信号TRinをリセット線63(図4参照)に出力する。またゲートドライバ30は、ゲート線検査配線61からゲート線検査信号TGoutを受信すると、当該ゲート線検査信号TGoutを検査信号受信部44に出力する。
図5及び図6は、液晶表示装置100に入出力される信号のタイミングチャートである。図5は、フレームF2においてデータ線11に異常が生じた場合のタイミングチャートを示し、図6は、フレームF2においてゲート線12に異常が生じた場合のタイミングチャートを示す。図5及び図6を用いて、液晶表示装置100の検査方法について具体的に説明する。各図において、連続するフレームF1,F2を示し、Daはデータ線11に供給されるデータ信号を示し、G1〜G3,Gnは、第1ライン〜第3ライン,第nラインのゲート線12に供給されるゲート信号を示し、C1〜C3,Cnは、第1ライン〜第3ライン,第nラインに対応するコンデンサ62cの容量を示している。TDinは、データ線検査配線51に接続される入力端子に入力されるデータ線検査信号を示し、TDoutは、データ線検査配線51に接続される出力端子から出力されるデータ線検査信号を示している。TGinは、ゲート線検査配線61に接続される入力端子に入力されるゲート線検査信号を示し、TGoutは、ゲート線検査配線61に接続される出力端子から出力されるゲート線検査信号を示している。TRinは、リセット線63に接続される入力端子に入力されるリセット信号を示している。
先ず、図5及び図6におけるフレームF1について説明する。フレームF1では、欠陥が生じておらず正常に動作する場合の例を示している。図5及び図6において、フレームF1では、各水平走査期間においてゲート信号G1のオン/オフに基づいて、データ信号Daに応じた階調電圧が各画素に書き込まれる。また、ゲート信号G1がハイレベル(ゲートオン電圧)のとき、第1ゲート線検査用トランジスタ62aがオン状態になり、検査信号出力部43(図1参照)から出力されたハイレベルのゲート線検査信号TGinがゲート線検査配線61を介してコンデンサ62cに入力され、第1ラインに対応するコンデンサ62cに充電される。第1ラインに対応するコンデンサ62cが充電されると、第1ラインに対応する第2ゲート線検査用トランジスタ62bがオン状態になる。第1ラインに対応するコンデンサ62cの容量は、ゲート信号G1がローレベル(ゲートオフ電圧)になり第1ゲート線検査用トランジスタ62aがオフしても保持される。なお、コンデンサ62cに保持される上記容量は、第2ゲート線検査用トランジスタ62bがオン状態を維持できる容量を有するものとする。以降、ゲート信号G2〜Gnのオン/オフに対応して、第2ライン〜第nラインに対応する、第2ゲート線検査用トランジスタ62bがオン状態になる。これにより、全ラインに対応する全ての第2ゲート線検査用トランジスタ62bがオン状態になる。フレームF1の書き込み期間が終了すると垂直帰線間において、検査信号出力部43は、タイミング制御部41の制御信号に基づいて、ハイレベルのゲート線検査信号TGinをゲート線検査配線61に入力する。すると、ハイレベルのゲート線検査信号TGinが、ゲート線検査配線61及びオン状態の全ての第2ゲート線検査用トランジスタ62bを伝送し、ゲート線検査信号TGoutがハイレベルになる。
検査信号受信部44は、ゲートドライバ30から転送されるゲート線検査信号TGoutを受信すると、当該ゲート線検査信号TGoutを異常判定部45に出力する。異常判定部45は、タイミング制御部41の制御信号に基づいて決定される検査期間における、ゲート線検査信号TGoutの電位(電圧レベル)に基づいて、異常の有無を判定する。上記検査期間は、例えば、垂直帰線期間に検査信号出力部43から出力されるゲート線検査信号TGinのハイレベルの期間をいう。例えば、全てのゲート線12が断線等の欠陥がなく正常な場合、第1ゲート線検査用トランジスタ62a及び第2ゲート線検査用トランジスタ62bが正常にオンするため、ハイレベルのゲート線検査信号TGinが入力されると、ゲート線検査信号TGoutはハイレベルになる。このため、異常判定部45は、ゲート線検査信号TGoutがハイレベルのときは正常と判定する。一方、少なくとも何れか1本のゲート線12に断線等の欠陥が生じた場合、対応する第1ゲート線検査用トランジスタ62aがオン状態にならないため第2ゲート線検査用トランジスタ62bもオン状態にならず、ハイレベルのゲート線検査信号TGinが入力されても、ゲート線検査信号TGoutはローレベルになる。このため、異常判定部45は、ゲート線検査信号TGoutがローレベルのときは異常と判定する。
図5のフレームF1では、ゲート線検査信号TGoutがハイレベルになるため、異常判定部45は、ゲート線12について正常と判定する。異常報知部46は、外部に何ら報知しなくてもよいし、正常である旨の表示(例えば、緑色ランプを点灯)を行ってもよい。
また、垂直帰線期間のうち所定期間において、画像データ出力部42は、データ線検査用トランジスタ52をオン状態にする電圧(画像データDA)を出力する。例えば、画像データ出力部42は、255階調(白色)に対応する画像データDAを出力する。各データ線11には、255階調に対応するデータ信号Da(階調電圧)が供給される。これにより、各データ線検査用トランジスタ52のゲート電極にデータ信号Daが供給されるため、各データ線検査用トランジスタ52がオン状態になる。検査信号出力部43は、タイミング制御部41の制御信号に基づいて、画像データ出力部42が255階調に対応する画像データDAを出力している期間に、ハイレベルのデータ線検査信号TDinを出力する。すると、ハイレベルのデータ線検査信号TDinがオン状態の全てのデータ線検査用トランジスタ52を伝送し、データ線検査信号TDoutがハイレベルになる。
検査信号受信部44は、ソースドライバ20から転送されるデータ線検査信号TDoutを受信すると、当該データ線検査信号TDoutを異常判定部45に出力する。異常判定部45は、タイミング制御部41の制御信号に基づいて決定される検査期間における、データ線検査信号TDoutの電位(電圧レベル)に基づいて、異常の有無を判定する。上記検査期間は、例えば、垂直帰線期間に検査信号出力部43から出力されるデータ線検査信号TDinのハイレベルの期間をいう。例えば、全てのデータ線11が断線等の欠陥がなく正常な場合、データ線検査用トランジスタ52が正常にオンするため、ハイレベルのデータ線検査信号TDinが入力されると、データ線検査信号TDoutはハイレベルになる。このため、異常判定部45は、データ線検査信号TDoutがハイレベルのときは正常と判定する。一方、少なくとも何れか1本のデータ線11に断線等の欠陥が生じた場合、対応するデータ線検査用トランジスタ52がオン状態にならないため、ハイレベルのデータ線検査信号TDinが入力されても、データ線検査信号TDoutはローレベルになる。このため、異常判定部45は、データ線検査信号TDoutがローレベルのときは異常と判定する。
図5のフレームF1では、データ線検査信号TDoutがハイレベルになるため、異常判定部45は、データ線11について正常と判定する。
異常判定部45は、ゲート線検査信号TGout及びデータ線検査信号TDoutの両方を受信した後に、ゲート線12及びデータ線11の正常/異常を判定してもよい。また、異常判定部45は、異常を検出した場合に、ゲート線12及びデータ線11のうち何れに異常が生じているかを特定できるように報知してもよい。
次に、図5におけるフレームF2について説明する。フレームF2では、ゲート線12に欠陥が生じた場合の例を示している。ここでは、第2ラインのゲート線GL2に断線が生じた場合を例に挙げる。
フレームF2の直前のフレームF1における垂直帰線期間において、検査期間が終了すると、検査信号出力部43は、リセット信号TRinをゲートドライバ30に出力する。リセット信号TRinは、ゲートドライバ30を介してリセット線63に供給される。これにより、コンデンサ62cに充電された電荷が放電(ディスチャージ)されて容量がリセットされる。上記リセット処理が終了した後、フレームF2の処理が開始される。
フレームF2において、第2ラインのゲート線GL2にゲート信号G2が供給されると、ゲート線GL2が断線しているため、ゲート信号G2(ゲートオン電圧)が、対応する第1ゲート線検査用トランジスタ62aに供給されず、第1ゲート線検査用トランジスタ62aがオン状態にならない。このため、ハイレベルのゲート線検査信号TGinが、対応する第2ゲート線検査用トランジスタ62bを介してコンデンサ62cに供給されず(図5の点線波形)、コンデンサ62cは充電されない。その上、第2ゲート線検査用トランジスタ62bもオン状態にならない。これにより、垂直帰線期間の検査期間において、検査信号出力部43から出力されるハイレベルのゲート線検査信号TGinがゲート線検査配線61を伝送しなくなり、ゲート線検査信号TGoutがローレベルになる(図5の丸囲み部分)。
検査信号受信部44は、ゲートドライバ30から転送されるローレベルのゲート線検査信号TGoutを受信すると、当該ゲート線検査信号TGoutを異常判定部45に出力する。異常判定部45は、ローレベルのゲート線検査信号TGoutを受信すると、ゲート線12について異常と判定する。異常報知部46は、ゲート線12が異常である旨の表示(例えば、赤色ランプを点灯)を行う。
次に、図6におけるフレームF2について説明する。フレームF2では、データ線11に欠陥が生じた場合の例を示している。ここでは、第3ラインのデータ線DL3に断線が生じた場合を例に挙げる。
垂直帰線期間の検査期間に、全てのデータ線11に255階調に対応するデータ信号Daが供給されると、データ線DL3が断線しているため、データ信号Daが、対応するデータ線検査用トランジスタ52に供給されず、データ線検査用トランジスタ52がオン状態にならない。このため、検査期間において、検査信号出力部43から出力されるハイレベルのデータ線検査信号TDinがデータ線検査配線51を伝送しなくなり、データ線検査信号TDoutがローレベルになる(図6の丸囲み部分)。
検査信号受信部44は、ソースドライバ20から転送されるローレベルのデータ線検査信号TDoutを受信すると、当該データ線検査信号TDoutを異常判定部45に出力する。異常判定部45は、ローレベルのデータ線検査信号TDoutを受信すると、データ線11について異常と判定する。異常報知部46は、データ線11が異常である旨の表示(例えば、赤色ランプを点灯)を行う。
以上のようにして、通常使用時(表示動作中)に表示パネル10の欠陥を検出することができる。また異常を外部に報知することにより、ユーザは表示パネル10に異常が生じたことを即座に認識することができる。本実施形態に係る液晶表示装置100は、例えば、車載用の表示装置(インストルメントパネル等)として利用することができる。この場合、運転者は、インストルメントパネルに異常(例えば断線)が生じたことを即座に認識することができる。このため、運転者は、迅速な対応が可能となり運転中の危険を未然に回避することができる。
なお、上記検査処理は、1フレーム毎に行ってもよいし、複数フレーム毎に行ってもよい。また、データ線11の検査処理とゲート線12の検査処理は、同一フレームで行ってもよいし、異なるフレームで行ってもよい。
本実施形態に係る液晶表示装置100は、上記構成に限定されない。図7は、表示パネル10の他の構成を示す平面図である。データ線検査回路50は、図4に示す構成と同一である。以下、図7に示すゲート線検査回路60の構成について説明する。
図7に示すゲート線検査回路60は、複数のゲート線12のそれぞれに対応する複数のゲート線検査用トランジスタ62を含む。各ゲート線検査用トランジスタ62のゲート電極(制御電極)はゲート線11に接続されている。複数のゲート線検査用トランジスタ62は、直列接続(縦続接続)されている。すなわち、隣り合う2つのゲート線検査用トランジスタ62において、一方のゲート線検査用トランジスタ62の出力側導通電極(ソース電極)が他方のゲート線検査用トランジスタ62の入力側導通電極(ドレイン電極)に接続されている。最端部に配置されたゲート線GL1に接続されたゲート線検査用トランジスタ62の入力側導通電極は、ゲート線検査配線61を介して、ゲート線検査信号TGinが入力される入力端子に電気的に接続されている。最端部に配置されたゲート線GLnに接続されたゲート線検査用トランジスタ62の出力側導通電極は、ゲート線検査配線61を介して、ゲート線検査信号TGoutが出力される出力端子に電気的に接続されている。
検査信号出力部43は、タイミング制御部41の制御信号に基づいて、データ線検査信号TDinをソースドライバ20に出力し、ゲート線検査信号TGinをゲートドライバ30に出力する。本構成では、コンデンサ62c及びリセット信号TRinは省略されている。
図8は、図7に示す液晶表示装置100に入出力される信号のタイミングチャートである。図8において、フレームF1は、欠陥が生じておらず正常に動作する場合の例を示し、フレームF2は、ゲート線12(第2ラインのゲート線GL2)に異常が生じた場合の例を示している。本構成では、データ線11の検査期間とゲート線12の検査期間を異ならせている。データ線11の検査方法は、図5及び図6に示した方法と同一であるため、以下では、ゲート線12の検査方法について説明する。
フレームF1の垂直帰線期間において、画像データ出力部42は、黒色に対応する画像データDAを出力する。各データ線11には、黒色(0階調)に対応するデータ信号Da(階調電圧)が供給される。画像データ出力部42が黒色に対応する画像データDAを出力している期間に、ゲートドライバ30は、タイミング制御部41の制御信号に基づいて、全てのゲート線12にゲート信号Gv(ゲートオン電圧Vgh)を供給する。これにより、各ゲート線検査用トランジスタ62のゲート電極にゲート信号Gvが供給されるため、各ゲート線検査用トランジスタ62がオン状態になる。検査信号出力部43は、タイミング制御部41の制御信号に基づいて、画像データ出力部42が黒色に対応する画像データDAを出力している期間に、ハイレベルのゲート線検査信号TGinを出力する。すると、ハイレベルのゲート線検査信号TGinがオン状態の全てのゲート線検査用トランジスタ62を伝送し、ゲート線検査信号TGoutがハイレベルになる。フレームF1では、ゲート線検査信号TGoutがハイレベルになるため、異常判定部45は、ゲート線12について正常と判定する。
フレームF2では、垂直帰線期間の検査期間に、全てのゲート線12にゲート信号Gv(ゲートオン電圧Vgh)が供給されると、ゲート線GL2が断線しているため、ゲート信号Gvが、対応するゲート線検査用トランジスタ62に供給されず、ゲート線検査用トランジスタ62がオン状態にならない。このため、検査期間において、検査信号出力部43から出力されるハイレベルのゲート線検査信号TGinがゲート線検査配線61を伝送しなくなり、ゲート線検査信号TGoutがローレベルになる(図8の丸囲み部分)。フレームF2では、ゲート線検査信号TGoutがハイレベルになるため、異常判定部45は、ゲート線12について異常と判定する。
上記構成では、表示パネル10の欠陥を検出することができる。なお、上記構成では、検査期間に全てのゲート線12にゲート信号Gvを供給しているため、各画素トランジスタ13(図3参照)がオン状態になるが、各画素には黒色(0階調)に対応するデータ信号Da(階調電圧)が書き込まれ、黒表示されるため表示品位を低下させることはない。
ここで、図7に示す構成において、図9に示す検査方法を実行してもよい。図9に示す検査方法では、ゲート線12の検査期間において、画像データ出力部42は画像データを出力せず、検査信号出力部43は、画素トランジスタ13をオン状態にする閾値電圧Vth1より低く、ゲート線検査用トランジスタ62をオン状態にする閾値電圧Vth2より高い電圧のゲート信号Gv(Vth2<ゲートオン電圧Vgh´<Vth1)を、全てのゲート線12に供給する。これにより、ゲート線検査用トランジスタ62のオン/オフによるゲート線検査信号TGoutの電圧レベルに基づいて、ゲート線12の正常/異常を判定することができる。上記閾値電圧Vth1,Vth2は、トランジスタの構造(材料やサイズ等)を異ならせることにより調整可能である。
図10は、表示パネル10の他の構成を示す平面図である。ここでは、データ線検査回路50を示し、ゲート線検査回路60は省略している。
図10に示すデータ線検査回路50は、奇数ラインのデータ線11(データ線DL1,DL3,DL5)に接続されるデータ線検査用トランジスタ52aが直列接続(縦続接続)されており、偶数ラインのデータ線11(データ線DL2,DL4,DL6)に接続されるデータ線検査用トランジスタ52bが直列接続(縦続接続)されている。データ線検査用トランジスタ52aには、データ線検査配線51aが接続され、データ線検査信号TDin1が供給される。データ線検査用トランジスタ52bには、データ線検査配線51bが接続され、データ線検査信号TDin2が供給される。
上記構成において、異常判定部45は、データ線検査信号TDout1の電圧レベルに基づいて、奇数ラインのデータ線11の正常/異常を判定し、データ線検査信号TDout2の電圧レベルに基づいて、偶数ラインのデータ線11の正常/異常を判定する。上記構成によれば、データ線検査配線1本当たりの抵抗を低減することができる。なお、上記構成に液晶表示装置100は、各フレームにおいて、奇数ライン及び偶数ラインの両方のデータ線11について正常/異常を判定してもよいし、フレーム毎に奇数ラインのデータ線11の判定処理と偶数ラインのデータ線11の判定処理を入れ替えてもよい。上記構成は、図4に示すゲート線検査回路60及び図7に示すゲート線検査回路60に同様に適用することができる。
図11は、表示パネル10の他の構成を示す平面図である。ここでは、データ線検査回路50を示し、ゲート線検査回路60は省略している。
図11に示すデータ線検査回路50は、第1グループに含まれる複数本のデータ線11(データ線DL1,DL2,DL3)に接続されるデータ線検査用トランジスタ52cが直列接続(縦続接続)されており、第2グループに含まれる複数本のデータ線11(データ線DL4,DL5,DL6)に接続されるデータ線検査用トランジスタ52dが直列接続(縦続接続)されている。データ線検査用トランジスタ52cには、データ線検査配線51cが接続され、データ線検査信号TDin1が供給される。データ線検査用トランジスタ52dには、データ線検査配線51dが接続され、データ線検査信号TDin2が供給される。
上記構成において、異常判定部45は、データ線検査信号TDout1の電圧レベルに基づいて、第1グループのデータ線11の正常/異常を判定し、データ線検査信号TDout2の電圧レベルに基づいて、第2グループのデータ線11の正常/異常を判定する。上記構成によれば、データ線検査配線1本当たりの抵抗を低減することができる。また、グループ毎に正常/異常を判定するため、異常(例えば断線)が生じた場合に、異常個所(異常グループ)が特定し易くなる。上記グループの数は、表示パネル10のサイズ(データ線11の本数、額縁領域10bの面積)、データ線検査配線の配線抵抗等により決定される。なお、上記構成に液晶表示装置100は、各フレームにおいて、全グループのデータ線11について正常/異常を判定してもよいし、フレーム毎に1グループずつデータ線11の判定処理を行ってもよい。上記構成は、図4に示すゲート線検査回路60及び図7に示すゲート線検査回路60に同様に適用することができる。
図12は、表示パネル10の他の構成を示す平面図である。ここでは、データ線検査回路50を示し、ゲート線検査回路60は省略している。
図12に示すデータ線検査回路50は、奇数ラインのデータ線11(データ線DL1,DL3,DL5)に接続されるデータ線検査用トランジスタ52eが直列接続(縦続接続)されている。偶数ラインのデータ線11(データ線DL2,DL4,DL6)には、データ線検査用トランジスタが接続されていない。データ線検査用トランジスタ52eには、データ線検査配線51eが接続され、データ線検査信号TDinが供給される。このように、データ線検査用トランジスタは、全てのデータ線11に接続されていなくてもよい。例えば、データ線検査用トランジスタは、ソースドライバIC毎に1個又は複数個ずつ設けられていてもよい。これにより、データ線検査配線1本当たりの抵抗を低減することができる。
以上、本発明の一実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
100 液晶表示装置、10 表示パネル、10a 表示領域、10b 額縁領域、11 データ線、12 ゲート線、13 画素トランジスタ、14 画素、15 画素電極、16 共通電極、17 共通配線、20 ソースドライバ、30 ゲートドライバ、40 タイミングコントローラ、41 タイミング制御部、42 画像データ出力部、43 検査信号出力部、44 検査信号受信部、45 異常判定部、46 異常報知部、50 データ線検査回路、51 データ線検査配線、52 データ線検査用トランジスタ、60 ゲート線検査回路、61 ゲート線検査配線、62a 第1ゲート線検査用トランジスタ、62b 第2ゲート線検査用トランジスタ、62c 保持回路、63 リセット線。

Claims (4)

  1. 表示パネルの表示領域に配置された複数のゲート線と、
    前記複数のゲート線に電気的に接続された複数の第1検査用トランジスタと、
    前記複数の第1検査用トランジスタに電気的に接続された複数の第2検査用トランジス
    タと、
    前記複数の第1検査用トランジスタ及び前記複数の第2検査用トランジスタに電気的に
    接続された保持回路と、
    前記複数の第1検査用トランジスタ及び前記複数の第2検査用トランジスタに検査信号
    を供給する検査配線と、
    前記表示パネルの異常の有無を判定する異常判定部と、
    を含み、
    前記第1検査用トランジスタのゲート電極に前記ゲート線が電気的に接続されており、
    前記第1検査用トランジスタのドレイン電極及び前記第2検査用トランジスタのドレイン
    電極に、前記検査配線が電気的に接続されており、
    前記第1検査用トランジスタのソース電極に、前記第2検査用トランジスタのゲート電
    極と、前記保持回路とが電気的に接続されており、
    前記異常判定部は、前記第2検査用トランジスタのソース電極における前記検査信号の
    電圧レベルに基づいて前記表示パネルの異常の有無を判定する、
    ことを特徴とする表示装置。
  2. 前記保持回路に電気的に接続された、該保持回路を放電するためのリセット信号を供給
    するリセット線をさらに含む、
    ことを特徴とする請求項に記載の表示装置。
  3. 表示パネルの表示領域に配置された複数のゲート線と、
    前記複数のゲート線に電気的に接続された複数の第1検査用トランジスタと、
    前記複数の第1検査用トランジスタに電気的に接続された複数の第2検査用トランジス
    タと、
    前記複数の第1検査用トランジスタ及び前記複数の第2検査用トランジスタに電気的に
    接続された保持回路と、
    前記複数の第1検査用トランジスタ及び前記複数の第2検査用トランジスタに検査信号
    を供給する検査配線と、
    を含む、表示装置の検査方法であって、
    書き込み期間に、前記ゲート線に順次ゲート信号を供給するとともに、前記第1検査用
    トランジスタのドレイン電極に、前記第2検査用トランジスタをオン状態にする電圧レベ
    ルを有する前記検査信号を前記検査配線を介して供給し、
    垂直帰線期間に、前記第2検査用トランジスタのドレイン電極に前記検査信号を前記検
    査配線を介して供給し、
    前記第2検査用トランジスタのソース電極における前記検査信号の電圧レベルに基づい
    て前記表示パネルの異常の有無を判定する、
    ことを特徴とする表示装置の検査方法。
  4. 垂直帰線期間に、前記表示パネルの異常の有無を判定したのち、前記保持回路にリ
    セット信号をリセット線を介して供給し、該保持回路を放電する、
    ことを特徴とする請求項に記載の表示装置の検査方法。
JP2016037777A 2016-02-29 2016-02-29 表示装置及び表示装置の検査方法 Active JP6653593B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016037777A JP6653593B2 (ja) 2016-02-29 2016-02-29 表示装置及び表示装置の検査方法
PCT/JP2017/005336 WO2017150175A1 (ja) 2016-02-29 2017-02-14 表示装置及び表示装置の検査方法
US16/058,557 US10643514B2 (en) 2016-02-29 2018-08-08 Display device with inspection transistor and method for inspecting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016037777A JP6653593B2 (ja) 2016-02-29 2016-02-29 表示装置及び表示装置の検査方法

Publications (2)

Publication Number Publication Date
JP2017156446A JP2017156446A (ja) 2017-09-07
JP6653593B2 true JP6653593B2 (ja) 2020-02-26

Family

ID=59742816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016037777A Active JP6653593B2 (ja) 2016-02-29 2016-02-29 表示装置及び表示装置の検査方法

Country Status (3)

Country Link
US (1) US10643514B2 (ja)
JP (1) JP6653593B2 (ja)
WO (1) WO2017150175A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019090940A (ja) * 2017-11-15 2019-06-13 シャープ株式会社 画素検査方法、画素検査装置、表示装置
JP2019128536A (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置
US10984691B2 (en) * 2018-03-29 2021-04-20 Solomon Systech (Shenzhen) Limited Panel defect detection method and a display driver apparatus incorporating the same
CN110706629B (zh) * 2019-09-27 2023-08-29 京东方科技集团股份有限公司 显示基板的检测方法和检测装置
CN113093446B (zh) * 2019-12-20 2024-03-26 京东方科技集团股份有限公司 检测电路、阵列基板及其检测方法、电子纸及检测工具
US11417257B2 (en) * 2019-12-26 2022-08-16 Lg Display Co., Ltd. Display device
CN111599297B (zh) * 2020-06-19 2023-12-15 京东方科技集团股份有限公司 测试电路、测试方法和显示装置
CN114446258B (zh) * 2022-03-01 2023-03-31 Tcl华星光电技术有限公司 显示面板及显示装置
US20240321158A1 (en) * 2023-03-24 2024-09-26 LAPIS Technology Co., Ltd. Driver circuit and image display system

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2618042B2 (ja) * 1989-06-15 1997-06-11 松下電子工業株式会社 画像表示装置の検査方法
JPH0583660A (ja) 1991-09-24 1993-04-02 Toshiba Corp 電子機器の自動調整回路
TW374852B (en) * 1996-06-10 1999-11-21 Toshiba Corp Display device
US6115305A (en) 1999-06-15 2000-09-05 Atmel Corporation Method and apparatus for testing a video display chip
US6656563B1 (en) 2000-05-23 2003-12-02 Velcro Industries B.V. Segmented separable fastener
US7265572B2 (en) 2002-12-06 2007-09-04 Semicondcutor Energy Laboratory Co., Ltd. Image display device and method of testing the same
JP4610886B2 (ja) * 2002-12-06 2011-01-12 株式会社半導体エネルギー研究所 画像表示装置、電子機器
US7053649B1 (en) 2002-12-06 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Image display device and method of testing the same
JP2005043661A (ja) 2003-07-22 2005-02-17 Sony Corp 検査方法、半導体装置、及び表示装置
JP4475013B2 (ja) 2004-05-31 2010-06-09 ソニー株式会社 半導体装置、液晶表示装置及び検査方法
US20090225067A1 (en) * 2005-09-28 2009-09-10 Kazuhiko Yoda Display Panel and Display Device
JP5443144B2 (ja) 2009-12-09 2014-03-19 株式会社ジャパンディスプレイ 表示装置
JP6257192B2 (ja) * 2013-07-12 2018-01-10 三菱電機株式会社 アレイ基板およびその検査方法ならびに液晶表示装置
TWM484775U (zh) * 2014-03-21 2014-08-21 Chunghwa Picture Tubes Ltd 顯示面板
JP2017151345A (ja) * 2016-02-26 2017-08-31 三菱電機株式会社 表示装置

Also Published As

Publication number Publication date
US20180350285A1 (en) 2018-12-06
JP2017156446A (ja) 2017-09-07
WO2017150175A1 (ja) 2017-09-08
US10643514B2 (en) 2020-05-05

Similar Documents

Publication Publication Date Title
JP6653593B2 (ja) 表示装置及び表示装置の検査方法
KR101943000B1 (ko) 검사회로를 포함하는 액정표시장치 및 이의 검사방법
JP4942405B2 (ja) 表示装置用シフトレジスタ及びこれを含む表示装置
US8456400B2 (en) Liquid crystal device and electronic apparatus
US20070126686A1 (en) Liquid crystal display device and method of driving the same
US9311839B2 (en) Method for driving liquid crystal panel, method for testing flicker and liquid crystal display apparatus
US20120120044A1 (en) Liquid crystal display device and method for driving the same
US20070085800A1 (en) Liquid crystal display driving device that reduces crosstalk
US20080111803A1 (en) Liquid crystal display device and driving method of the same
KR20080068420A (ko) 표시 장치 및 이의 구동 방법
KR20080106640A (ko) 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
JP5255751B2 (ja) 液晶表示装置の駆動装置及びこれを備えた液晶表示装置
WO2015027604A1 (zh) 液晶面板的亮点检测方法
US20080088615A1 (en) Driving method for liquid crystal display using block cycle inversion
JP2009210607A (ja) 液晶表示装置
KR20070093540A (ko) 표시 장치
KR20070070928A (ko) 구동 장치 및 이를 포함하는 액정 표시 장치
KR101654323B1 (ko) 액정표시장치 및 그의 보상 방법
US9093034B2 (en) Liquid crystal display and method of driving the same
JP2009086170A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器
JP2008233283A (ja) 液晶表示装置およびその駆動方法
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP6322944B2 (ja) 電気光学装置、駆動用集積回路、電気光学装置の駆動方法及び電子機器
KR101735394B1 (ko) 평판 표시장치
JP2009086171A (ja) 電気光学装置及び電気光学装置の駆動方法並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200128

R150 Certificate of patent or registration of utility model

Ref document number: 6653593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350