[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6524006B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP6524006B2
JP6524006B2 JP2016056227A JP2016056227A JP6524006B2 JP 6524006 B2 JP6524006 B2 JP 6524006B2 JP 2016056227 A JP2016056227 A JP 2016056227A JP 2016056227 A JP2016056227 A JP 2016056227A JP 6524006 B2 JP6524006 B2 JP 6524006B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
memory device
semiconductor memory
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016056227A
Other languages
English (en)
Other versions
JP2017174868A (ja
Inventor
千加 田中
千加 田中
究 佐久間
究 佐久間
真澄 齋藤
真澄 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2016056227A priority Critical patent/JP6524006B2/ja
Priority to US15/391,039 priority patent/US10418551B2/en
Publication of JP2017174868A publication Critical patent/JP2017174868A/ja
Application granted granted Critical
Publication of JP6524006B2 publication Critical patent/JP6524006B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0083Write to perform initialising, forming process, electro forming or conditioning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/823Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本明細書に記載の実施の形態は、半導体記憶装置に関する。
近年、半導体記憶装置の高集積化に伴い、これを構成するLSI素子は益々微細化されている。このLSI素子として、抵抗値を可逆的に変化させる可変抵抗素子をメモリとして利用したReRAM(Resistive RAM)が提案されている。ReRAMは、基板表面に対して沿った方向に延在し、基板表面と交差する方向に積層されるワード線と、基板表面と交差する方向に延在するビット線との交差部に可変抵抗素子が設けられたメモリセルアレイを有する。
ReRAMにおいては、ビット線を駆動するビット線選択トランジスタが、ビット線の下端と基板との間に設けられる。また、従来のReRAMにおいては、ワード線を駆動するワード線選択トランジスタは、メモリセルアレイの上方に設けられていた。そのため、ビット線選択トランジスタの形成とワード線選択トランジスタの形成とが別工程になってしまっていた。
また、ビット線の下端と接続されるビット線選択トランジスタと異なり、ワード線と、ワード線選択トランジスタとを接続させる引き出し配線を設ける必要があった。
さらに、引き出し配線とワード線とを接続させるために、ワード線端部にテラス状のコンタクト部を設ける必要があり、基板表面と交差する方向に積層されるワード線の層数の増加に伴ってコンタクト部の面積が増加し、デバイスの大型化を招くという問題があった。
特許第5100080号 特許第4709868号 米国特許第8431969号 特開2015−56452号公報
以下に記載の実施の形態は、小型化、及び製造工程の簡略化を達成できる半導体記憶装置を提供するものである。
以下に説明する実施の形態の半導体記憶装置は、複数のメモリセルを有するメモリセルアレイを有する。メモリセルアレイは、第1方向に延在する第1導電層と、第1導電層第1方向と交差する第2方向の側面と対向し、第1方向に積層され、第1方向及び第2方向と交差する第3方向の端部に設けられる突出部を備える複数の第2導電層と、第1導電層第2導電層との交差部に設けられる可変抵抗膜と、第1導電層の第1方向の一端側に設けられ、第2方向に延伸する第3導電層と、第1導電層の第1方向の一端及び第3導電層の間に設けられ、第1導電層の一端及び第3導電層に接続される第1半導体層と、第1半導体層の第2方向の側面と対向する第4導電層と、第1方向に延在するコンタクトプラグであって、複数の突出部のコンタクト部と接続され、第2方向における位置及び第3方向における位置がお互いに異なる複数のコンタクトプラグと、複数のコンタクトプラグの第1方向の一端側に設けられる第5導電層と、複数のコンタクトプラグの第1方向の一端及び第5導電層の間に設けられ、複数のコンタクトプラグの一端及び第5導電層に接続される複数の第2半導体層と、第3方向に配列され、第2方向に延伸し、複数の第2半導体層の第3方向の側面と対向する複数の第6導電層と、を備える
第1の実施の形態に係る半導体記憶装置のブロック図の一例である。 第1の実施の形態に係るメモリセルアレイ11の等価回路図の一例である。 第1の実施の形態に係る半導体記憶装置に含まれるメモリセルアレイ11の一部の構造を示す斜視図の一例である。 図3のA−A線における、第1の実施の形態に係るメモリセルアレイ11の一部の構成を示すY−Z断面図である。 図3のB−B線における、同メモリセルアレイ11の一部の構成を示すX―Y断面図である。 第1の実施の形態に係る半導体記憶装置の、ワード線WLの端部の構成を示す概略斜視図の一例である。 第1の実施の形態に係るメモリセルアレイ11の一部の構成を示す概念図である。 図6Aで示したワード線WLの端部の上面図である。 第1の実施の形態に係る各ワード線WLの構成を示す平面図である。 第2の実施の形態に係る半導体記憶装置の構成の一部を示す平面図である。 第1の変形例を示す。 第2の変形例を示す。
以下、実施の形態に係る半導体記憶装置を、添付の図面を参照して詳細に説明する。また、以下の実施の形態で用いられる半導体記憶装置の各図面は模式的なものであり、層の厚み、幅、比率などは現実のものとは必ずしも同一ではない。
[第1の実施の形態]
先ず、第1の実施の形態に係る半導体記憶装置の全体構成について説明する。図1は、第1の実施の形態に係る半導体記憶装置のブロック図の一例である。図1に示すように、半導体記憶装置は、メモリセルアレイ11、行デコーダ12、列デコーダ13、上位ブロック14、及び電源15、及び制御回路16を有する。
メモリセルアレイ11は、互いに交差する複数のワード線WL、及びビット線BL、並びに、これらの各交差部に配置されたメモリセルMCを有する。行デコーダ12は、アクセス(データ消去/書き込み/読み出し)時に、ワード線WLを選択する。列デコーダ13は、アクセス時に、ビット線BLを選択し、アクセス動作を制御するドライバを含む。
上位ブロック14は、メモリセルアレイ11中のアクセス対象となるメモリセルMCを選択する。上位ブロック14は、行デコーダ12、列デコーダ13に対して、それぞれ行アドレス、列アドレスを与える。電源15は、データ消去/書き込み/読み出しの、それぞれの動作に対応した所定の電圧の組み合わせを生成し、行デコーダ12及び列デコーダ13に供給する。制御回路16は、外部からのコマンドに従い、上位ブロック14にアドレスを送付するなど制御を行い、また、電源15の制御を行う。
次に、図2及び図3を参照して、第1の実施の形態に係るメモリセルアレイ11について詳しく説明する。図2は、メモリセルアレイ11の回路図の一例である。図3はメモリセルアレイ11の積層構造を示す斜視図の一例である。なお、図2において、X方向、Y方向及びZ方向は互いに直交し、X方向は紙面垂直方向である。また、図2に示す構造は、X方向に繰り返し設けられている。
メモリセルアレイ11は、図2に示すように、上述したワード線WL、ビット線BL、及びメモリセルMC以外に、選択トランジスタSTr、グローバルビット線GBL、及び選択ゲート線SGを有する。
ワード線WL1〜WL4は、図2及び図3に示すように、所定ピッチをもってZ方向に配列され、X方向に延びる。ビット線BLは、X方向及びY方向にマトリクス状に配列され、Z方向に延びる。メモリセルMCは、これらワード線WLとビット線BLが交差する箇所に配置される。したがって、メモリセルMCは、X、Y、Z方向に3次元マトリクス状に配列される。各種動作においてワード線WL1〜WL4中の選択ワード線WLは、そのZ方向の位置にかかわらず同じ電圧を印加することができる。また、ワード線WL1〜WL4中の非選択ワード線WLは、そのZ方向の位置にかかわらず同じ電圧を印加することができる。
メモリセルMCは、図2に示すように、可変抵抗素子VRを含む。可変抵抗素子VRは電気的に書き換え可能で抵抗値に基づいてデータを不揮発に記憶する。可変抵抗素子VRは、ある一定以上の電圧をその両端に印加するセット動作によって高抵抗状態(リセット状態)から低抵抗状態(セット状態)に変化し、ある一定以上の電圧をその両端に印加するリセット動作によって低抵抗状態(セット状態)から高抵抗状態(リセット状態)に変化する。また、可変抵抗素子VRは、製造直後においては容易に抵抗状態を変化させない状態にあり且つ高抵抗状態にある。そこで、可変抵抗素子VRの両端にセット動作及びリセット動作以上の高電圧を印加するフォーミング動作が実行される。このフォーミング動作により、可変抵抗素子VR内に局所的に電流が流れ易い領域(フィラメントパス)が形成され、可変抵抗素子VRは容易に抵抗状態を変化させることができ、記憶素子として動作可能な状態となる。
選択トランジスタSTrは、図2に示すように、ビット線BLの一端とグローバルビット線GBLとの間に設けられる。グローバルビット線GBLは、X方向に所定ピッチをもって並び、Y方向に延びる。1本のグローバルビット線GBLは、Y方向に一列に配列された複数の選択トランジスタSTrの一端に共通接続されている。また、Y方向に隣接して配列された2つの選択トランジスタSTrのゲート電極は共通接続されている。選択ゲート線SGは、Y方向に所定ピッチをもって並び、X方向に延びる。1本の選択ゲート線SGは、X方向に一列に配列された複数の選択トランジスタSTrのゲートに共通接続されている。なお、Y方向に隣接して配列された2つの選択トランジスタSTrのゲート電極を分離して、2つの選択トランジスタSTrをそれぞれ独立に動作させることもできる。
次に、図3、図4及び図5を参照して、第1の実施の形態に係るメモリセルアレイ11の積層構造について説明する。図4は図3のA−A平面をX方向からみた図(Z−Y平面図)であり、図5は図3の上面図である。なお、図3及び図5において層間絶縁層は省略している。
メモリセルアレイ11は、図3及び図4に示すように、基板20上に積層された選択トランジスタ層30及びメモリ層40を有する。選択トランジスタ層30は選択トランジスタSTrを含み、メモリ層40は複数のメモリセルMCを含む。
選択トランジスタ層30は、図3及び図4に示すように、導電層31、層間絶縁層32、及び導電層33を有する。これら導電層31、層間絶縁層32、導電層33、及び層間絶縁層32は、基板20表面と交差するZ方向に積層されている。導電層31はグローバルビット線GBLとして機能し、導電層33は選択ゲート線SG及び選択トランジスタSTrのゲートとして機能する。
導電層31は、基板20に対して平行なX方向に所定ピッチをもって並び、Y方向に延在する(図5参照)。一方の層間絶縁層32は、導電層31の上面を覆う。導電層33は、Y方向に所定ピッチをもって並び、X方向に延びる(図5参照)。他方の層間絶縁層32は、導電層33の側面及び上面を覆う。例えば、導電層31、33はポリシリコンにより構成される。層間絶縁層32は酸化シリコン(SiO2)により構成される。
また、選択トランジスタ層30は、図3及び図4に示すように、柱状半導体層34、及びゲート絶縁層35を有する。柱状半導体層34は選択トランジスタSTrのボディ(チャネル)として機能し、ゲート絶縁層35は選択トランジスタSTrのゲート絶縁膜として機能する。
柱状半導体層34は、Z方向に柱状に延在しており、X及びY方向に沿ってマトリクス状に配置される。また、柱状半導体層34は、導電層31の上面に接し、ゲート絶縁層35を介して導電層33のY方向の側面に接する。そして、柱状半導体層34は、図4に示すように、積層されたN+型半導体層34a、P+型半導体層34b、及びN+型半導体層34cを有する。
N+型半導体層34aは、そのY方向の側面にて層間絶縁層32に接する。P+型半導体層34bは、そのY方向の側面にて導電層33の側面に接する。N+型半導体層34cは、そのY方向の側面にて層間絶縁層32に接する。N+型半導体層34a、34cはN+型の不純物を注入されたポリシリコンにより構成され、P+型半導体層34bはP+型の不純物を注入されたポリシリコンにより構成される。ゲート絶縁層35は例えば酸化シリコン(SiO)により構成される。
メモリ層40は、図3及び図4に示すように、Z方向に交互に積層された層間絶縁層41a〜41x、及び導電層42a〜42xを有する。導電層42a〜42xは、それぞれワード線WL1〜WLxとして機能する。導電層42a〜42xは、X方向に延在し、Y方向に沿って配設される(図5参照)。層間絶縁層41a〜41xは例えば酸化シリコン(SiO)にて構成され、導電層42a〜42xは例えばポリシリコンにて構成される。
また、メモリ層40は、図3及び図4に示すように、柱状導電層43、及び可変抵抗層44を有する。柱状導電層43はビット線BLとして機能する。可変抵抗層44は可変抵抗素子VRとして機能する。
柱状導電層43は、X及びY方向にマトリクス状に配置され、柱状半導体層34の上面に接すると共にZ方向に柱状に延びる。可変抵抗層44は、柱状導電層43のY方向の側面と層間絶縁層41a〜41dのY方向の側面との間に設けられる。また、可変抵抗層44は、柱状導電層43のY方向の側面と導電層42a〜42dのY方向の側面との間に設けられる。柱状導電層43は例えばポリシリコンにより構成され、可変抵抗層44は例えば金属酸化物(例えば、HfOX、Al2OX、TiOX、NiOX、WOX、Ta2OX等)により構成される。
続いて、図6A乃至図8を参照して、本実施の形態に係るメモリセルアレイ11の、ワード線WLの端部に設けられる突出部の構成について説明する。図6Aは、メモリセルアレイ11の、導電層42a〜x(ワード線WL)のX方向側の端部に設けられる突出部45a〜xを含む一部の構成を示す概略斜視図である。図6Bは、メモリセルアレイ11の一部の構成を示す概念図であり、特に、選択トランジスタ層30と選択トランジスタ層30’、及びメモリ層40とコンタクト層40’との位置関係について示している。図7は、同構成を示す上面図である。図8は、導電層42a〜x(ワード線WL)それぞれの構成を示す平面図である。
図6Aに示すように、本実施の形態におけるメモリセルアレイ11は、導電層42a〜xの端部において、選択トランジスタ層30’及びコンタクト層40’を有する。図6Bに示すように、選択トランジスタ層30’は、基板20上において、選択トランジスタ層30と同じ層に設けられる。コンタクト層40’は、メモリ層40と同じ層に構成される。
選択トランジスタ層30’は、図6Aに示すように、配線層36及び導電層37a、37b・・・37xを有する。配線層36は、基板20上において、X−Y平面に沿って設けられたグローバルワード線GWLであり、導電層42(ワード線WL)を駆動するドライバの一部として機能する。導電層37a〜xは、後述するコンタクトプラグ(導電部)46a〜xと交差する。導電層37a〜xとコンタクトプラグ46a〜xとの交差部には、不図示の選択ゲートトランジスタが設けられる。すなわち、導電層37a〜xとコンタクトプラグ46a〜xの交差部には、不図示のゲート絶縁膜が配置される。このゲート絶縁膜、コンタクトプラグ46a〜x及び導電層37a〜xが、導電層42a〜x(ワード線WL)を選択的に駆動する選択ゲートトランジスタとして機能する。そして、導電層37a〜xは選択ゲート線として機能する。
なお、各導電層42a〜xは、図7に示すように、基部47a〜x及び、基部47a〜xから突出する複数の枝部48a〜xから構成される櫛歯形状を有する。換言すれば、各導電層42a〜xは、X方向に延在し、Y方向に沿って所定のピッチで配設される複数の第1部分(枝部48a〜x)と、Y方向に延在し、枝部48a〜xの端部に共通に接続される第2部分(基部47a〜x)とから構成される。そして、基部47a〜xは、突出部45a〜xの一部を構成する。
導電層37a〜xは、X方向に延在し、Y方向に沿って複数配設される。導電層37a〜xは、例えばポリシリコン等により構成される。コンタクトプラグ46a〜xは、Z方向に延在する。コンタクトプラグ46a〜xは、例えばポリシリコン等により構成される。導電層37a〜xとコンタクトプラグ46a〜xとの間に配置される不図示のゲート絶縁層は、例えば酸化シリコンから構成される。
以上のように、本実施の形態においては、ワード線WLを駆動させるドライバの一部を構成するグローバルワード線GWLを含む選択トランジスタ層30’と、ビット線BLを駆動させるグローバルビット線GBLを含む選択トランジスタ層30とが、同じ層に設けられる。従って、グローバルワード線GWLとグローバルビット線GBLとを同じ工程で形成できる。すなわち、選択トランジスタ層30に含まれる各トランジスタと、選択トランジスタ層30’に含まれる各トランジスタとを、同一材料を用いて、同一タイミングで形成することが可能になる。このため、製造工程の簡略化が可能になる。
しかも、グローバルワード線GWL及びグローバルビット線GBLは、導電層42a〜xよりも下方に設けられている。従って、導電層42a〜xの形成前に配線層36及びグローバルビット線GBLは形成される。このため、グローバルワード線GWL及びグローバルビット線GBLを形成する際の熱工程によって導電層42a〜xやメモリセルMC等に余計な熱が加えられることを防止できる。
コンタクト層40’は、突出部45a、45b、・・・45x、及びコンタクトプラグ46a、46b、・・・46xを有する。突出部45a〜xは、導電層42a〜xのX方向の端部(基部47a〜x)から延びている。コンタクトプラグ46a〜xは、Z方向を長手方向として導電層37a〜x及び突出部45a〜xを貫くと共に、下端が配線層36に接続される。前述の通り、導電層37a〜xとコンタクトプラグ46a〜xとの間にはゲート絶縁層が配置される。
本実施の形態においては、図6A及び図7に示すように、各突出部45a〜xは、Z方向から見て他の突出部45a〜xのいずれとも重ならないよう、X方向またはY方向に突出するコンタクト部45Pa,45Pb・・・45Pxを有している。
例えば、最下層の突出部45aは、他のいずれの突出部45b〜xよりもX方向に突出することで、他の突出部45b〜xと重ならないようにされたコンタクト部45Paを有している。また、最下層から2番目の突出部45bは、最下層の突出部45aよりもY方向に突出するとともに、突出部45bよりも上層の突出部45c〜xよりもX方向に突出することで、他の突出部45a、及び45c〜xと重ならないようにされたコンタクト部45Pbを有している。
そして、本実施の形態においては、これらのコンタクト部45Pa〜xを貫通するように、コンタクトプラグ46a〜xを設けている。そのため、図6Aに示すように、コンタクトプラグ46a〜xは、いずれも、上方から配線層36へ接続される間で、それぞれが接続されるべき突出部45a〜x以外の突出部45a〜xとは接触しない。従って、配線層36が、導電層42a〜xより下方に配置される構造においても、コンタクトプラグ46a〜xが、複数の突出部45a〜xと接続されることが防止され、導電層42a〜x間のショートを抑制できる。
さらに、導電層42a〜xの下方に設けられたグローバルワード線GWLと導電層42a〜xとの間を最短距離の配線で結線することができる。そのため、余計な引き出し配線が不要となる。
各導電層42a〜xに設けられる突出部45a〜xの形状等は、他の突出部45a〜xと重ならないコンタクト部45Pa〜xを有するように設定されていれば特に限定されない。例えば、本実施の形態における突出部45a〜xは、図8に示すように、それぞれX方向の幅及びY方向の幅が異なる矩形状を有している。このように、突出部45a〜xのX方向及びY方向の幅を異ならせることにより、いずれの突出部45a〜xにおいても、他の突出部45a〜xと重ならない領域、即ちコンタクト部45Pa〜xが設けられることになる。
本実施の形態においては、コンタクトプラグ46a〜xが配置されるX方向及びY方向のピッチはそれぞれpx及びpyである。そして、図7に示すように、コンタクト部45Pa〜xが、突出部45a〜xから突出するX方向及びY方向の長さは、それぞれピッチpx及びピッチpyと略等しくなっている。
一方、図6Aに示すように、突出部45a〜xは、Z方向の下方から上方に向かって45aから45xの順で積層される。従って、図8に示すように、突出部45a〜xのX方向の長さLXa〜xは、上層の突出部45a〜xほど小さくなる。そして、1層毎の長さの差はピッチpxと略等しくすることができる。
また、突出部45a〜xのY方向の長さLYa〜xは、上層の突出部45a〜xほど大きくなる。そして、1層毎の長さの差はピッチpyと略等しくすることができる。
以上のことから、nをa〜xの自然数とした場合、突出部45nのX方向の幅LXnは、X方向のピッチpxと、(x+1−n)を掛け合わせたものと略等しくなる。一方、突出部45nのY方向の幅LYnは、Y方向のピッチpyと層数nを掛け合わせたものと略等しくなる。
コンタクトプラグ46a〜xを配置するX方向のピッチpxは、少なくともコンタクトプラグ46a〜xのX方向の幅wxと、導電層42a〜xの枝部48a〜xや導電層37a〜x等が形成・配置される幅Fとを合わせた幅と略同一か、これより大きい必要がある。同様に、コンタクトプラグ46a〜xを配置するY方向のピッチpyは、コンタクトプラグ46a〜xのY方向の幅wyと、導電層42a〜xの枝部48a〜xや導電層37a〜x等が形成・配置される幅Fとを合わせた幅と略同一か、これよりも大きい必要がある。
上記のようにピッチpx及びpyを設定する理由は、コンタクトプラグ46a〜xと、他のコンタクトプラグ46a〜xが接続されている突出部45a〜x(接続されるべきではない突出部45a〜x)との接触を防止するためである。
(効果)
上記のように、本実施の形態におけるメモリセルアレイ11は、コンタクト部45Pa〜xを貫通するように、コンタクトプラグ46a〜xを設けている。そのため、図6Aに示すように、コンタクトプラグ46a〜xは、いずれも、上方から配線層36へ接続される間で、それぞれが接続されるべき突出部45a〜x以外の突出部45a〜xとは接触しない。従って、配線層36が、導電層a〜xより下方に配置される構造においても、コンタクトプラグ46a〜xが、複数の突出部45a〜xと接続されることが防止され、導電層42a〜x間のショートを抑制できる。
なお、上記の実施の形態においては、各突出部45a〜xの各々がコンタクト部45Pa〜xを有する場合を説明したが、各突出部45a〜xのうち少なくとも1つが、他の突出部45a〜xと重ならないようなコンタクト部45Pa〜xを有していればよい。さらに、最上層の突出部45xに関しては、コンタクト部45Pa〜xを設けなくても、他の突出部45と重ならないような部分を有するため、最上層の突出部45x以外の突出部45にコンタクト部45Pを設ける構成でもよい。
[第2の実施の形態]
第2の実施の形態に係る半導体記憶装置について、図9を用いて説明する。第2の実施の形態に係る半導体記憶装置においては、メモリセルアレイ11の構成については上記の実施の形態と同一である。従って、各構成については上記の実施の形態と同じ符号を付し、説明を省略する。後述の変形例についても同様である。
第2の実施の形態に係る半導体記憶装置は、図9に示すように、導電層42a〜xと導電層42’とが、互いの枝部48a〜x及び48’ a〜xとが互い違いに配置されるようにX方向に沿って並設されている。このような構成によっても、上記の第1の実施の形態と同様の効果を奏することができる。
[変形例]
変形例に係る半導体記憶装置について、図10及び図11を参照して説明する。
[第1の変形例]
第1の変形例に係る半導体記憶装置は、図10に示すように、一組のメモリセルアレイ11及び11’が、その突出部45a〜x及び45’a〜xが対向するように、X方向に沿って並設される。
一組のメモリセルアレイ11及び11’をこのように配置することで、メモリセルアレイ11の突出部45a〜xは、メモリセルアレイ11’の突出部45’x〜aとX方向において対向することになる。突出部45a〜xのX方向の長さは、図9の紙面上においてY方向上方に向かうに従って短くなり、突出部45’a〜xのX方向の長さは、Y方向上方に向かうに従って長くなる。換言すると、例えばメモリセルアレイ11においてX方向の長さが一番長い突出部45aは、メモリセルアレイ11’においてX方向の長さが一番短い突出部45x’とX方向で対向する。また、メモリセルアレイ11においてX方向の長さが一番短い突出部45xは、メモリセルアレイ11’においてX方向の長さが一番長い突出部45a’とX方向で対向する。
従って、突出部45a〜xと突出部45’a〜xとの、X方向の合計の長さは、Y方向のいずれの位置においても同一である。また、突出部45a〜xと、対向する突出部45’x〜aとの距離DxはY方向のいずれの位置においても同一であり、無駄な空間が生じることがない。そのため、メモリセルアレイの配置密度を高めることができ、結果としてデバイスの小型化を達成できる。
[第2の変形例]
第2の変形例に係る半導体記憶装置は、図11に示すように、各突出部45のX方向の長さLXa〜xが異なる点は第1の実施の形態と同様である。しかし、第2の変形例においては、各突出部45a〜xのY方向の長さLYa’〜LYx’が、それぞれ実質的に略同一である点が上記の実施の形態と異なっている。
また、それぞれの突出部45a〜xが基部47a〜xに設けられている箇所は、それぞれY方向に異なっており、これにより、各コンタクト部45Pa〜xは、Z方向に見て他の突出部45a〜xと重ならない。そのため、上記の実施の形態と同様の効果を奏する。
以上、実施の形態を説明したが、この実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。例えば、上記の実施の形態においては、上層の突出部45a〜xほど、X方向の長さが長くなり、Y方向の長さが短くなっていた。しかし、各突出部45a〜xにコンタクト部を設ける場合には、この順序を逆にすることも可能である。すなわち、上層の突出部45a〜xほど、X方向の長さを短くし、Y方向の長さを長くすることも可能である。
11…メモリセルアレイ 12…行デコーダ 13…列デコーダ 14…上位ブロック
15…電源 16…制御回路 20…基板 30…選択トランジスタ層 31…導電層
32…層間絶縁層 33…導電層 34a、34c…N+型半導体層 34b…P+型半導体層 35…ゲート絶縁層 36…配線層 37… 導電層 40…メモリ層 41…層間絶縁層 42…導電層 43…柱状導電層 44…可変抵抗層 45…突出部 46…コンタクトプラグ 47…基部 48…枝部

Claims (12)

  1. 複数のメモリセルを有するメモリセルアレイを有し、
    前記メモリセルアレイは、
    第1方向に延在する第1導電層と、
    前記第1導電層前記第1方向と交差する第2方向の側面と対向し、前記第1方向に積層され、前記第1方向及び前記第2方向と交差する第3方向の端部に設けられる突出部を備える複数の第2導電層と、
    前記第1導電層と前記第2導電層との交差部に設けられる可変抵抗膜と、
    前記第1導電層の前記第1方向の一端側に設けられ、前記第2方向に延伸する第3導電層と、
    前記第1導電層の前記第1方向の一端及び前記第3導電層の間に設けられ、前記第1導電層の一端及び前記第3導電層に接続される第1半導体層と、
    前記第1半導体層の前記第2方向の側面と対向する第4導電層と、
    前記第1方向に延在するコンタクトプラグであって、前記複数の突出部のコンタクト部と接続され、前記第2方向における位置及び前記第3方向における位置がお互いに異なる複数のコンタクトプラグと、
    前記複数のコンタクトプラグの前記第1方向の一端側に設けられる第5導電層と、
    前記複数のコンタクトプラグの前記第1方向の一端及び前記第5導電層の間に設けられ、前記複数のコンタクトプラグの一端及び前記第5導電層に接続される複数の第2半導体層と、
    前記第3方向に配列され、前記第2方向に延伸し、前記複数の第2半導体層の前記第3方向の側面と対向する複数の第6導電層と
    を備える半導体記憶装置。
  2. 記複数の突出部の各々が前記第3方向に突出する
    請求項1記載の半導体記憶装置。
  3. 上層以外の前記複数の突出部が前記第3方向に突出する
    請求項1記載の半導体記憶装置。
  4. コンタクト部の各々は、前記第1方向から見て、他のいずれの前記コンタクト部とも重ならないように配置される
    請求項1に記載の半導体記憶装置。
  5. 前記突出部を複数有し、
    前記突出部の前記第方向の長さは、上層の前記突出部ほど小さい
    請求項1乃至4のいずれか1項記載の半導体記憶装置。
  6. 上下に隣り合う前記突出部の前記第方向の長さの差は、前記コンタクトプラグの前記第方向の幅より大きい
    請求項5に記載の半導体記憶装置。
  7. 前記突出部を複数有し、
    前記突出部の前記第方向の長さは、上層の前記突出部ほど大きい
    請求項1乃至6のいずれか1項記載の半導体記憶装置。
  8. 上下に隣り合う前記突出部の前記第方向の長さの差は、前記コンタクトプラグの前記第方向の幅より大きい
    請求項7記載の半導体記憶装置。
  9. 記突出部の、前記第方向の長さは実質的に同一である
    請求項1乃至6のいずれか1項記載の半導体記憶装置。
  10. 前記第2導電層は、前記第方向に延在する複数の第1部分と、前記第2方向に延在し、前記複数の第1部分の前記第3方向の端部に共通に接続される第2部分と、を有し、
    前記突出部は、前記第2部分に設けられる
    請求項1乃至9のいずれか1項記載の半導体記憶装置。
  11. 前記メモリセルアレイは、前記突出部互いに対向するように前記第方向に沿って複数設けられる
    請求項1乃至10のいずれか1項記載の半導体記憶装置。
  12. 一組の前記対向する突出部間の前記第方向における距離は、実質的に同一である
    請求項11に記載の半導体記憶装置。
JP2016056227A 2016-03-18 2016-03-18 半導体記憶装置 Active JP6524006B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016056227A JP6524006B2 (ja) 2016-03-18 2016-03-18 半導体記憶装置
US15/391,039 US10418551B2 (en) 2016-03-18 2016-12-27 Semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016056227A JP6524006B2 (ja) 2016-03-18 2016-03-18 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2017174868A JP2017174868A (ja) 2017-09-28
JP6524006B2 true JP6524006B2 (ja) 2019-06-05

Family

ID=59855981

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016056227A Active JP6524006B2 (ja) 2016-03-18 2016-03-18 半導体記憶装置

Country Status (2)

Country Link
US (1) US10418551B2 (ja)
JP (1) JP6524006B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784312B1 (en) 2019-03-20 2020-09-22 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10096652B2 (en) * 2016-09-12 2018-10-09 Toshiba Memory Corporation Semiconductor memory device
JP2019057661A (ja) * 2017-09-22 2019-04-11 東芝メモリ株式会社 半導体記憶装置
JP2019161080A (ja) 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体記憶装置
CN111145811B (zh) * 2019-12-31 2021-11-09 清华大学 阻变存储阵列及其操作方法、阻变存储器电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5100080B2 (ja) 2006-10-17 2012-12-19 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4709868B2 (ja) 2008-03-17 2011-06-29 株式会社東芝 半導体記憶装置
KR101702060B1 (ko) * 2010-02-19 2017-02-02 삼성전자주식회사 3차원 반도체 장치의 배선 구조체
US8803214B2 (en) 2010-06-28 2014-08-12 Micron Technology, Inc. Three dimensional memory and methods of forming the same
US8544343B2 (en) * 2010-11-19 2013-10-01 Cameron International Corporation Chordal gas flowmeter with transducers installed outside the pressure boundary
US9673389B2 (en) 2012-01-24 2017-06-06 Kabushiki Kaisha Toshiba Memory device
JP6009971B2 (ja) * 2012-11-16 2016-10-19 株式会社東芝 半導体記憶装置及びその製造方法
JP2015056452A (ja) 2013-09-10 2015-03-23 株式会社東芝 半導体記憶装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784312B1 (en) 2019-03-20 2020-09-22 Toshiba Memory Corporation Semiconductor memory device

Also Published As

Publication number Publication date
JP2017174868A (ja) 2017-09-28
US10418551B2 (en) 2019-09-17
US20170271586A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
US10020319B2 (en) Semiconductor memory device having pillars on a peripheral region and method of manufacturing the same
US9679947B2 (en) Semiconductor memory device
US8441040B2 (en) Semiconductor memory device
US10490640B2 (en) Semiconductor memory device
JP6524006B2 (ja) 半導体記憶装置
JP5508944B2 (ja) 半導体記憶装置
TWI591633B (zh) 記憶體裝置
US9825100B2 (en) Nonvolatile semiconductor memory device
US8570786B2 (en) Memory device and fabricating method thereof
US9595568B2 (en) Semiconductor memory device having unequal pitch vertical channel transistors employed as selection transistors and method for programming the same
US9865656B2 (en) Semiconductor memory device
TW201539450A (zh) 非揮發性記憶體裝置
JP2012248620A (ja) 半導体記憶装置の製造方法
US10411071B2 (en) Semiconductor storage device
TWI570722B (zh) 半導體記憶體裝置
US9543002B2 (en) Nonvolatile semiconductor memory device
US9224459B1 (en) Memory device and method of initializing memory device
JP6045983B2 (ja) 半導体記憶装置
US11744088B2 (en) Memory device
JP2016072536A (ja) 記憶装置
US20230301119A1 (en) Memory device
US20240038279A1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190426

R150 Certificate of patent or registration of utility model

Ref document number: 6524006

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350