JP6594347B2

JP6594347B2 - 表示駆動回路、アレイ基板及びタッチ表示装置

Info

Publication number: JP6594347B2
Application number: JP2016568881A
Authority: JP
Inventors: 君樊; 成李; 建 ▲孫▼
Original assignee: BOE Technology Group Co Ltd; Ordos Yuansheng Optoelectronics Co Ltd
Current assignee: BOE Technology Group Co Ltd; Ordos Yuansheng Optoelectronics Co Ltd
Priority date: 2014-05-30
Filing date: 2014-09-26
Publication date: 2019-10-23
Anticipated expiration: 2034-09-26
Also published as: WO2015180334A1; EP3151223A1; US20160179258A1; KR101899228B1; CN103996371B; KR20160143743A; JP2017517764A; EP3151223B1; CN103996371A; EP3151223A4; US9552091B2

Description

本発明は、表示駆動回路、アレイ基板及びタッチ表示装置に関する。

携帯電話、タブレットコンピュータ等のモバイル製品の軽量化・薄型化及び精密化につれて、画面解像度が高く、画面の厚さが薄く要求されている。従来のアウトセル方式ＯＧＳ（ＯｎｅＧｌａｓｓＳｏｌｕｔｉｏｎ）タッチスクリーンは、モジュールが厚く、光透過率が低く、構造が複雑で、製造コストが高い等の欠点のため、市場のニーズを満たせない。軽量薄型で構成が簡単なインセル方式タッチディスプレイスクリーンは市場開発の主流となりつつある。

従来構造を有するディスプレイスクリーンの画素構造は、共通電極と画素電極を含み、従来構造を有するタッチスクリーンは、Ｘ方向の電極（駆動電極）とＹ方向の電極（検出電極）を含む。インセル方式タッチスクリーンはディスプレイスクリーンの共通電極をタッチスクリーンの駆動電極として時分割駆動を行う。従来のインセル方式静電容量型タッチスクリーンは、駆動電極の配線が駆動ＩＣにより直接引き出されるため、画面寸法が大きいほど、駆動電極数が増加し、このように駆動ＩＣ端子から引き出される配線もその分増加して、狭額縁の実現がさらに困難になる。

本開示の一態様によれば、表示駆動回路であって、タッチ制御信号端子と、第一クロック端子と、第二クロック端子と、電源端子と、駆動信号イネーブル端子と、駆動電極信号端子と、共通電極信号端子と、カスケードに接続された複数のサブ回路と、を備え、各サブ回路は、論理ユニットと、駆動ユニットと、伝送ユニットと、を備え、前記論理ユニットは前記タッチ制御信号端子、第一クロック端子、第二クロック端子、電源端子、駆動信号イネーブル端子及び前記駆動ユニットに接続され、前記駆動ユニットは前記伝送ユニットに接続され、前記伝送ユニットは駆動電極信号端子及び共通電極信号端子に接続され、
前記タッチ制御信号端子はタッチ制御信号を入力し、前記第一クロック端子は第一クロック信号を入力し、前記第二クロック端子は第二クロック信号を入力し、前記電源端子は電源信号を入力し、前記駆動信号イネーブル端子は駆動イネーブル信号を入力し、前記駆動電極信号端子は駆動電極信号を入力し、前記共通電極信号端子は共通電極信号を入力し、
各ステージのサブ回路の論理ユニットは順に接続され、前記タッチ制御信号端子、第一クロック端子、第二クロック端子の制御下で現在ステージのサブ回路をゲートするか否かを制御し、ゲートすると、該ステージのサブ回路に接続された共通電極の動作期間をタッチ期間として制御し、前記駆動イネーブル信号を前記駆動ユニットに伝送し、ゲートしないと、該ステージのサブ回路に接続された共通電極の動作期間を表示期間として、前記電源信号を前記駆動ユニットに伝送し、
前記駆動ユニットは前記論理ユニットから伝送される信号を駆動して、信号伝送過程で生じた遅延を減少させ、駆動後の信号を前記伝送ユニットに伝送し、
前記伝送ユニットは前記駆動後の信号出力に基づき電極信号又は共通電極信号を駆動し、駆動後の信号が駆動イネーブル信号であると、駆動電極信号を出力し、さもないと、共通電極信号を出力する表示駆動回路を提供する。

たとえば、論理ユニットは、ラッチユニット、第一伝送ゲート、第二伝送ゲート、第一薄膜トランジスタ、第二薄膜トランジスタ、第一インバータ及び第二インバータを備え、
奇数ステージのサブ回路の論理ユニットについて、前記第一クロック端子が前記現在ステージのサブ回路のラッチユニットの第一入力端子に接続され、前記第二クロック端子が現在ステージのサブ回路の前記第一伝送ゲートの入力端子に接続され、偶数ステージのサブ回路の論理ユニットについて、前記第二クロック端子が現在ステージのサブ回路のラッチユニットの第一入力端子に接続され、前記第一クロック端子が現在ステージのサブ回路の第一伝送ゲートの入力端子に接続され、前記タッチ制御信号端子が第一ステージのサブ回路のラッチユニットの第二入力端子に接続され、前記タッチ制御信号が現在ステージのサブ回路のラッチユニットによりラッチされて順に次のステージのサブ回路のラッチユニットの第二入力端子に伝送され、
各サブ回路の論理ユニットについて、前記ラッチユニットの出力端子が前記第一インバータの入力端子と第一伝送ゲートの第一制御端子に接続され、前記第一インバータの出力端子が前記第一伝送ゲートの第二制御端子に接続され、前記第一伝送ゲートの出力端子が前記第二インバータの入力端子と第二伝送ゲートの第一制御端子に接続され、第二インバータの出力端子が前記第二伝送ゲートの第二制御端子に接続され、前記駆動信号イネーブル端子が前記第二伝送ゲートの入力端子に接続され、第二伝送ゲートの出力端子が前記駆動ユニットに接続され、前記第一薄膜トランジスタは、ゲートが前記第一インバータの出力端子に接続され、ソースが前記第一伝送ゲートの出力端子に接続され、ドレインが前記電源端子に接続され、前記第二薄膜トランジスタは、ゲートが前記第二インバータの出力端子に接続され、ソースが前記第二伝送ゲートの出力端子に接続され、ドレインが前記電源端子に接続され、
前記ラッチユニットはその第一入力端子に接続されたクロック端子の制御下で前記タッチ制御信号をラッチし、前記第一薄膜トランジスタは、前記第一伝送ゲートの出力端子を前記電源信号にプルし、前記第二薄膜トランジスタは、前記第二伝送ゲートの出力端子を前記電源信号にプルし、前記電源信号を前記駆動ユニットに出力する。

前記ラッチユニットはさらにその第一入力端子に接続されたクロック端子の制御下でラッチ後のタッチ制御信号を前記第一伝送ゲートの第一制御端子に伝送し、ラッチ後のタッチ制御信号を第一インバータを介して第一伝送ゲートの第二制御端子に伝送して、前記第一伝送ゲートを開き、前記第一伝送ゲートはそれに接続されたクロック信号を前記第二伝送ゲートの第一制御端子に伝送し、前記第二インバータを介して前記第二伝送ゲートの第二制御端子に伝送して、前記第二伝送ゲートを開き、前記駆動イネーブル信号は前記第二伝送ゲートを介して前記駆動ユニットに伝送され、
前記第一クロック信号と第二クロック信号のレベルは反対である。

前記駆動ユニットは、少なくとも２つの直列接続されたインバータからなるインバータ群を備え、前記インバータ群の１番目のインバータが前記第二伝送ゲートの出力端子に接続され、前記インバータ群は前記論理ユニットから伝送された信号を駆動して、信号伝送の遅延を減少させ、前記インバータ群のインバータ数は偶数であるようにしてもよい。

前記伝送ユニットは、入力端子が前記駆動電極信号端子に接続され、出力端子が前記現在ステージのサブ回路の出力端子に接続され、第一制御端子が前記インバータ群の最後のインバータの出力端子に接続され、第二制御端子が前記最後のインバータの入力端子に接続される第三伝送ゲート、及び、入力端子が前記共通電極信号端子に接続され、出力端子が前記現在ステージのサブ回路の出力端子に接続され、第一制御端子が前記最後のインバータの入力端子に接続され、第二制御端子が前記最後のインバータの出力端子に接続される第四伝送ゲートを備え、
前記第三伝送ゲートは、駆動ユニットが駆動イネーブル信号を出力する時、前記駆動電極信号を出力し、前記第四伝送ゲートは、駆動ユニットが電源信号を出力する時、前記共通電極信号を出力するようにしてもよい。

前記電源信号と前記駆動イネーブル信号のレベルは反対であってもよい。

本開示の別の態様によれば、上記表示駆動回路が設置されるアレイ基板をさらに提供する。本開示は、上記アレイ基板を備えるタッチ表示装置をさらに提供する。

本開示の実施例に係る表示駆動回路によれば、狭額縁表示装置におけるインセル方式静電容量型タッチスクリーンの共通電極の時分割多重化を実現できる。

本開示の実施例に係る表示駆動回路の模式図であり、一段サブ回路の構造模式図を示す。図１のＮ個のサブ回路（図中、Ｎは偶数である）のカスケード構造模式図である。図１の伝送ゲートの具体的な構造の模式図である。本開示の実施例の表示駆動回路のタイミング図である。

以下、図面及び実施例を参照して、本開示の具体的な実施形態を更に詳細に説明する。下記実施例は本開示の原理を説明するものであり、本開示の範囲を制限するものではない。

図１は本開示の実施例に係る表示駆動回路の一段サブ回路の構造を模式的に示す。図１に示されるように、該回路は、タッチ制御信号端子ＴＳＰ＿ＩＮ、第一クロック端子ＣＫ、第二クロック端子ＣＫＢ、電源端子ＶＧＬ、駆動信号イネーブル端子ＴＸ＿ＥＮ、駆動電極信号端子ＴＸ、共通電極信号端子ＶＣＯＭ、及びカスケードに接続された複数のサブ回路を備える。図１に示される実施例では、各サブ回路は、論理ユニット１１０、駆動ユニット１２０及び伝送ユニット１３０を備える。論理ユニット１１０はタッチ制御信号端子ＴＳＰ＿ＩＮ、第一クロック端子ＣＫ、第二クロック端子ＣＫＢ、電源端子ＶＧＬ、駆動信号イネーブル端子ＴＸ＿ＥＮ、及び駆動ユニット１２０に接続される。駆動ユニット１２０は伝送ユニット１３０に接続される。伝送ユニット１３０は駆動電極信号端子ＴＸ及び共通電極信号端子ＶＣＯＭに接続される。

タッチ制御信号端子ＴＳＰ＿ＩＮはタッチ制御信号を入力し、第一クロック端子ＣＫは第一クロック信号を入力し、第二クロック端子ＣＫＢは第二クロック信号を入力し、電源端子ＶＧＬは電源信号を入力し、駆動信号イネーブル端子ＴＸ＿ＥＮは駆動イネーブル信号を入力し、駆動電極信号端子ＴＸは駆動電極信号を入力し、共通電極信号端子ＶＣＯＭは共通電極信号を入力する。

図２は図１のＮ個のサブ回路（図中、Ｎは偶数である）のカスケード構造を模式的に示す。図２に示されるように、各ステージのサブ回路の論理ユニット１１０は順に接続され、タッチ制御信号端子ＴＳＰ＿ＩＮ、第一クロック端子ＣＫ、第二クロック端子ＣＫＢの制御下で現在ステージのサブ回路をゲートするか否かを制御する。ゲートすると、該ステージのサブ回路に接続された共通電極（ディスプレイパネルの共通電極）の動作期間をタッチ期間として制御し、駆動イネーブル信号を駆動ユニット１２０に伝送する。ゲートしないと、該ステージのサブ回路に接続された共通電極の動作期間を表示期間として、電源信号を駆動ユニット１２０に伝送する。

駆動ユニット１２０は論理ユニット１１０から伝送された信号（該信号は駆動イネーブル信号又は電源信号である）を処理して、信号伝送遅延を減少させ、処理済みの信号を伝送ユニット１３０に伝送する。

伝送ユニット１３０は駆動ユニット１２０により処理された信号に基づき駆動電極信号又は共通電極信号を出力し、駆動ユニット１２０により処理された信号が駆動イネーブル信号であると、駆動電極信号を出力し、さもないと、共通電極信号を出力する。

本開示の実施例に係る表示駆動回路は、インセル方式静電容量型タッチディスプレイスクリーンに用いて、共通電極駆動信号走査回路として機能できる。該回路によれば、タッチ制御用の駆動電極走査交流信号及び通常表示共通電極直流信号の時分割駆動を実現でき、最終的に共通電極のタッチモードにおける駆動電極としての機能を実現し、表示リフレッシュ周波数の２倍に相当するタッチ報告周波数を実現し、タッチディスプレイスクリーンに高い信号対雑音比（ＳＮＲ）特性を持たせるとともに、該回路のタッチと通常表示を両立させる設計を実現できる。

また、従来技術では、各駆動電極と各共通電極の配線が外部駆動チップに接続され、更に外部駆動チップにより各電極に対応信号を提供する。この場合に、通常、電極を駆動するための数十本の配線が必要である。配線に起因する信号遅延を減少させるために、各配線を幅広にせざるを得ない。配線数が多いため、占有する面積が大きい。本開示の上記実施例に係る表示駆動回路によれば、直接的に該表示駆動回路を表示装置における表示基板（たとえばアレイ基板）上に作製でき、各入力端子及び各出力端子（たとえば、タッチ制御信号端子、第一クロック端子、第二クロック端子、電源端子、駆動信号イネーブル端子、駆動電極信号端子、共通電極信号端子を含む）と外部駆動チップとを接続すればよく、このように各駆動電極と各共通電極の配線の占有面積を大幅に減少させ、従って、狭額縁設計を実現できる。

要するに、該表示駆動回路によれば、狭額縁だけでインセル方式静電容量型タッチスクリーンの共通電極の時分割多重化を実現できるとともに、高報告周波数を実現することができる。たとえば、６０ｈｚの表示走査周波数では、駆動電極は１２０Ｈｚの走査周波数を実現でき、従って、高い報告周波数を実現できる。

図１に示される実施例では、論理ユニット１１０は、ラッチユニットＬ、第一伝送ゲートＣ１、第二伝送ゲートＣ２、第一薄膜トランジスタＴ１、第二薄膜トランジスタＴ２、第一インバータＦ１（ＮＯＴゲートとも呼ばれる）及び第二インバータＦ２を備える。

図２に示されるように、奇数ステージのサブ回路の論理ユニット１１０について、第一クロック端子ＣＫが現在ステージのサブ回路のラッチユニットＬに接続され、第二クロック端子ＣＫＢが現在ステージのサブ回路の第一伝送ゲートＣ１の入力端子に接続される。偶数ステージのサブ回路の論理ユニット１１０について、第二クロック端子ＣＫＢが現在ステージのサブ回路のラッチユニットＬに接続され、第一クロック端子ＣＫが現在ステージのサブ回路の第一伝送ゲートＣ１の入力端子に接続される。タッチ制御信号端子ＴＳＰ＿ＩＮが第一ステージのサブ回路のラッチユニットＬに接続され、タッチ制御信号は現在ステージのサブ回路のラッチユニットＬによりラッチされて順に次のステージのサブ回路のラッチユニットＬに伝送される。

図１に示されるように、各サブ回路の論理ユニット１１０について、ラッチユニットＬが第一インバータＦ１の入力端子と第一伝送ゲートＣ１の第一制御端子に接続され、第一インバータＦ１の出力端子が第一伝送ゲートＣ１の第二制御端子に接続され、第一伝送ゲートＣ１の出力端子が第二インバータＦ２の入力端子と第二伝送ゲートＣ２の第一制御端子に接続され、第二インバータＦ２の出力端子が第二伝送ゲートＣ２の第二制御端子に接続される。駆動信号イネーブル端子ＴＸ＿ＥＮが第二伝送ゲートＣ２の入力端子に接続され、第二伝送ゲートＣ２の出力端子が駆動ユニット１２０に接続される。また、論理ユニット１１０において、第一薄膜トランジスタＴ１は、ゲートが第一インバータＦ１の出力端子に接続され、ソースが第一伝送ゲートＣ１の出力端子に接続され、ドレインが電源端子ＶＧＬに接続され、第二薄膜トランジスタＴ２は、ゲートが第二インバータＦ２の出力端子に接続され、ソースが第二伝送ゲートＣ２の出力端子に接続され、ドレインが電源端子ＶＧＬに接続される。

ラッチユニットＬは、それに接続されたクロック端子の制御下でタッチ制御信号をラッチし、タッチ制御信号がラッチされる時、第一薄膜トランジスタＴ１は第一伝送ゲートＣ１の出力端子を電源信号（すなわち、電源信号の出力電圧と同様）にプルし、第二薄膜トランジスタＴ２は第二伝送ゲートＣ２の出力端子を電源信号（すなわち、電源信号の出力電圧と同様）にプルし、電源信号を駆動ユニット１２０に出力する。

ラッチユニットＬはさらにそれに接続されたクロック端子の制御下でラッチ後のタッチ制御信号を第一伝送ゲートＣ１の第一制御端子に伝送し、ラッチ後のタッチ制御信号を第一インバータＦ１を介して第一伝送ゲートＣ１の第二制御端子に伝送して、第一伝送ゲートＣ１を開く。第一伝送ゲートＣ１はそれに接続されたクロック信号を第二伝送ゲートＣ２の第一制御端子に伝送し、第二インバータＦ２を介して第二伝送ゲートＣ２の第二制御端子に伝送して、第二伝送ゲートＣ２を開く。駆動イネーブル信号は第二伝送ゲートＣ２を介して駆動ユニット１２０に伝送される。

各ステージのサブ回路のタイミングを制御するために、第一クロック信号と第二クロック信号のレベルは反対である。

本実施例では、駆動ユニット１２０は、少なくとも２つの直列接続されたインバータからなるインバータ群を備える。図１及び２に示されるように、インバータ群は４個のインバータ（Ｆ３〜Ｆ６）を備え、インバータ群の１番目のインバータＦ３は第二伝送ゲートＣ２の出力端子に接続され、インバータ群は論理ユニット１１０から伝送された信号を処理して、伝送過程における信号遅延を減少させる。例示的には、信号のレベルを維持するために、インバータ群のインバータ数は偶数である。

本実施例では、伝送ユニット１３０は、第三伝送ゲートＣ３と第四伝送ゲートＣ４を備え、第三伝送ゲートＣ３は、入力端子が駆動電極信号端子ＴＸに接続され、出力端子が現在ステージのサブ回路の出力端子に接続され、第一制御端子がインバータ群の最後のインバータＦ６の出力端子に接続され、第二制御端子が最後のインバータＦ６の入力端子に接続される。第四伝送ゲートＣ４は、入力端子が共通電極信号端子ＶＣＯＭに接続され、出力端子が現在ステージのサブ回路の出力端子に接続され、第一制御端子が最後のインバータＦ６の入力端子に接続され、第二制御端子が最後のインバータＦ６の出力端子に接続される。

第三伝送ゲートＣ３は、駆動ユニット１２０が駆動イネーブル信号を出力する時、駆動電極信号を出力し、第四伝送ゲートＣ４は、駆動ユニット１２０が電源信号を出力する時、共通電極信号を出力する。

例示的には、電源信号と駆動イネーブル信号に応じて駆動電極信号を出力するか共通電極信号を出力するかを決定するために、電源信号と駆動イネーブル信号のレベルは反対にしてもよい。

本実施例では、ラッチユニットＬは従来の任意の二重入力構造を有するものであってもよく、図示されるラッチユニット構造に限定されない。図１及び２に示されるラッチユニットは、第一トライステートゲートＳ１、第二トライステートゲートＳ２、第七インバータＦ７及び第八インバータＦ８を備える。第七インバータＦ７の入力端子は該ラッチユニットの第一入力端子であり、第一トライステートゲートＳ１の第一入力端子は該ラッチユニットの第二入力端子である。第八インバータＦ８の出力端子は該ラッチユニットの出力端子である。第七インバータＦ７の出力端子は第一トライステートゲートＳ１の第三入力端子及び第二トライステートゲートＳ２の第二入力端子に接続される。第一トライステートゲートＳ１の第二入力端子は第七インバータＦ７の入力端子及び第二トライステートゲートＳ２の第三入力端子に接続され、第一トライステートゲートＳ１の出力端子と第二トライステートゲートＳ２の出力端子は接続されて第八インバータＦ８の入力端子に接続される。第八インバータＦ８の出力端子は第二トライステートゲートＳ２の入力端子に接続される。

図３は図１に示される伝送ゲートの一般構造を模式的に示す。図３に示されるように、上記伝送ゲートは２つの薄膜トランジスタからなり、Ｎ型薄膜トランジスタのゲートが第一制御端子Iであり、Ｐ型薄膜トランジスタのゲートが第二制御端子IIであり、Ｎ型とＰ型薄膜トランジスタのソースは共に接続されて入力端子IIIを形成し、ドレインは共に接続されて出力端子IVを形成する。

図４は本実施例に係る表示駆動回路を模式的に示すタイミング図である。以下、図４に示されるタイミング図を参照して、本実施例に係る表示駆動回路の動作原理を記述する（Ｔ１及びＴ２はＮ型薄膜トランジスタであることを例として説明する）。

図１及び図２の第一ステージ及び第二ステージのサブ回路に示すように、ＴＳＰ＿ＩＮ信号とＣＫ信号が高レベルであると、第一ステージの回路がゲートされ、動作を開始する。ＴＳＰ＿ＩＮ信号の高レベルがラッチユニットＬの出力端子（すなわち、第一インバータＦ１の入力端子）に伝送されるとともに、第二ステージのサブ回路のラッチユニットＬの入力端子に伝送される。ＣＫＢ信号とＣＫ信号のレベルが反対であることにより、第二ステージのサブ回路のラッチユニットがＴＳＰ＿ＩＮ信号の高レベルをラッチし、次のステージのサブ回路に伝送することはしない。第一ステージのサブ回路にとって、ゲートされたため、ＴＳＰ＿ＩＮ信号が第一伝送ゲートＣ１を開き、ＣＫＢ信号がＣ１を通過して第二伝送ゲートＣ２を開き、駆動イネーブル信号（ＴＸ＿ＥＮ信号、高レベル）がＣ２を通過してａ点に伝送される。この時、ａ点は高レベルであり、駆動電極信号が出力されるように、４個の直列接続されたインバータを通過して第三伝送ゲートＣ３を開く。駆動電極信号（図４ではＴｘ１）が共通電極に出力されるため、この時、共通電極はタッチ時の駆動電極として機能する。すなわち、一つのＣＫサイクルに、且つＴＳＰ＿ＩＮ信号が高レベルの期間ｔ２内に、第一ステージのサブ回路がゲートされ、第一ステージのサブ回路に接続された共通電極がタッチ段階で動作する。

ほかのステージのサブ回路がゲートされていないため、ラッチユニットの出力端子は低レベル状態であり、第一インバータＦ１を通過して高レベルになり、トランジスタＴ１を開き、それにより第一伝送ゲートＣ１の出力端子を電源信号（低レベル）にプルする。同様に、ａ点もＴ２により低レベルにプルされ、４個のインバータＦ３−Ｆ６を通過しても低レベルとして維持され、それにより第四伝送ゲートＣ４を開き、共通電極信号を出力する。すなわち、一つのＣＫサイクルに、且つＴＳＰ＿ＩＮ信号が低レベルの期間ｔ１内に、ゲートされていないサブ回路に接続された共通電極が表示段階で動作する。

例示的には、ＣＫＢとＣＫは、いずれも５０％のデューティサイクルを有し、２つのクロック信号のパルス幅が同一であり、レベルのみが反対である。該パルス幅の時間はプログレッシブ表示走査を１回停止する走査駆動電極の走査時間ｔ２（タッチ制御時間とも呼称される）とプログレッシブ通常表示時間ｔ１との和である。１つの駆動電極に必要な走査時間ｔ２はＴｘ＿ＥＮ信号のパルス幅により制御可能である。プログレッシブ表示時間ｔ１は駆動電極の数及び画面の解像度により決定可能である。

本開示の実施例は、上記実施例の表示駆動回路が設置されるアレイ基板をさらに提供する。

本開示の実施例に係るアレイ基板に上記表示駆動回路が設置され、直接的に該表示駆動回路をアレイ基板上に作製できるため、各入力端子及び各出力端子（たとえば、タッチ制御信号端子、第一クロック端子、第二クロック端子、電源端子、駆動信号イネーブル端子、駆動電極信号端子、共通電極信号端子を含む）と外部駆動チップとを接続すればよく、それによって、各駆動電極と各共通電極の配線の占有面積を大幅に減少させ、従って、狭額縁を実現できる。

本開示の実施例は、上記実施例のアレイ基板を備えるタッチ表示装置をさらに提供する。

本開示の実施例に係る表示装置は上記実施例のアレイ基板を備え、それにより狭額縁を実現できる。

上記実施の形態は本開示の原理を説明するものであり、本開示の技術案を限定するものではない。当業者は、本開示の趣旨と範囲を逸脱せずに、様々な変更や変形を行うことができ、従ってすべての変更や変形、同等の技術案も本開示の範囲に属し、本開示の特許保護範囲は特許請求の範囲に定められる。

本願は２０１４年５月３０日に提出した中国特許出願第２０１４１０２４０７３２．８号の優先権を主張し、ここで、該中国特許出願の全開示内容を援用して本願の一部として組み入られる。

１１０論理ユニット
１２０駆動ユニット
１３０伝送ユニット

Claims

表示駆動回路であって、
タッチ制御信号を入力するタッチ制御信号端子と、
第一クロック信号を入力する第一クロック端子と、
第二クロック信号を入力する第二クロック端子と、
電源信号を入力する電源端子と、
駆動イネーブル信号を入力する駆動信号イネーブル端子と、
駆動電極信号を入力する駆動電極信号端子と、
共通電極信号を入力する共通電極信号端子と、
カスケードに接続された複数のサブ回路と、を備え、
各サブ回路は、
前記タッチ制御信号端子、第一クロック端子、第二クロック端子、電源端子、駆動信号イネーブル端子に接続され、ラッチユニット、第一伝送ゲート、第二伝送ゲート、第一薄膜トランジスタ、第二薄膜トランジスタ、第一インバータ及び第二インバータを備え、前記タッチ制御信号、第一クロック信号、第二クロック信号の制御下で現在ステージのサブ回路をゲートするか否かを制御する論理ユニットと、
前記論理ユニットに接続され、少なくとも２つの直列接続されたインバータからなるインバータ群を備え、前記インバータ群の１番目のインバータは前記第二伝送ゲートの出力端子に接続され、前記論理ユニットから伝送された信号を処理して、信号伝送過程で生じた遅延を減少させ、処理済みの信号を伝送ユニットに伝送する駆動ユニットと、
前記駆動電極信号端子と前記共通電極信号端子に接続され、且つ前記駆動ユニットに接続され、前記処理済みの信号に基づき駆動電極信号又は共通電極信号を出力し、前記処理済みの信号が駆動イネーブル信号であると、駆動電極信号を出力し、さもないと、共通電極信号を出力する伝送ユニットと、を備え、
各ステージのサブ回路の論理ユニットは順に接続され、論理ユニットの制御下で現在ステージのサブ回路をゲートすると、該ステージのサブ回路に接続された共通電極の動作期間をタッチ期間として制御し、前記駆動イネーブル信号を前記駆動ユニットに伝送し、現在ステージのサブ回路をゲートしていないと、該ステージのサブ回路に接続された共通電極の動作期間を表示期間として、前記電源信号を前記駆動ユニットに伝送し、
奇数ステージのサブ回路の論理ユニットについて、前記第一クロック端子が前記現在ステージのサブ回路のラッチユニットの第一入力端子に接続され、前記第二クロック端子が現在ステージのサブ回路の前記第一伝送ゲートの入力端子に接続され、偶数ステージのサブ回路の論理ユニットについて、前記第二クロック端子が現在ステージのサブ回路のラッチユニットの第一入力端子に接続され、前記第一クロック端子が現在ステージのサブ回路の第一伝送ゲートの入力端子に接続され、前記タッチ制御信号端子が第一ステージのサブ回路のラッチユニットの第二入力端子に接続され、前記タッチ制御信号が第一ステージのサブ回路のラッチユニットによりラッチされて第二ステージのサブ回路のラッチユニットの第二入力端子に順に伝送されて、このように、前記タッチ制御信号が各ステージのサブ回路のラッチユニットによりラッチされて次のステージのサブ回路のラッチユニットの第二入力端子に順に伝送され、
各サブ回路の論理ユニットについて、前記ラッチユニットの出力端子が前記第一インバータの入力端子及び第一伝送ゲートの第一制御端子に接続され、前記第一インバータの出力端子が前記第一伝送ゲートの第二制御端子に接続され、前記第一伝送ゲートの出力端子が前記第二インバータの入力端子及び第二伝送ゲートの第一制御端子に接続され、前記第二インバータの出力端子が前記第二伝送ゲートの第二制御端子に接続され、前記駆動信号イネーブル端子が前記第二伝送ゲートの入力端子に接続され、前記第二伝送ゲートの出力端子が前記駆動ユニットに接続され、前記第一薄膜トランジスタは、ゲートが前記第一インバータの出力端子に接続され、ソースが前記第一伝送ゲートの出力端子に接続され、ドレインが前記電源端子に接続され、前記第二薄膜トランジスタは、ゲートが前記第二インバータの出力端子に接続され、ソースが前記第二伝送ゲートの出力端子に接続され、ドレインが前記電源端子に接続される表示駆動回路。
前記ラッチユニットはその第一入力端子に接続されたクロック端子の制御下で前記タッチ制御信号をラッチし、前記第一薄膜トランジスタは前記第一伝送ゲートの出力端子を前記電源信号にプルし、前記第二薄膜トランジスタは前記第二伝送ゲートの出力端子を前記電源信号にプルし、前記電源信号を前記駆動ユニットに出力する請求項１に記載の表示駆動回路。
前記ラッチユニットはさらにその第一入力端子に接続されたクロック端子の制御下でラッチ後のタッチ制御信号を前記第一伝送ゲートの第一制御端子に伝送し、ラッチ後のタッチ制御信号を第一インバータを介して第一伝送ゲートの第二制御端子に伝送して、前記第一伝送ゲートを開き、前記第一伝送ゲートはそれに接続されたクロック信号を前記第二伝送ゲートの第一制御端子に伝送し、前記第二インバータを介して前記第二伝送ゲートの第二制御端子に伝送して、前記第二伝送ゲートを開き、前記駆動イネーブル信号は前記第二伝送ゲートを介して前記駆動ユニットに伝送される請求項１又は２に記載の表示駆動回路。
前記第一クロック信号と第二クロック信号のレベルは反対である請求項１から３のいずれか一項に記載の表示駆動回路。
前記インバータ群のインバータ数は偶数である請求項１から４のいずれか一項に記載の表示駆動回路。
前記伝送ユニットは、入力端子が前記駆動電極信号端子に接続され、出力端子が前記現在ステージのサブ回路の出力端子に接続され、第一制御端子が前記インバータ群の最後のインバータの出力端子に接続され、第二制御端子が前記最後のインバータの入力端子に接続される第三伝送ゲート、及び、入力端子が前記共通電極信号端子に接続され、出力端子が前記現在ステージのサブ回路の出力端子に接続され、第一制御端子が前記最後のインバータの入力端子に接続され、第二制御端子が前記最後のインバータの出力端子に接続される第四伝送ゲートを備え、
前記第三伝送ゲートは、駆動ユニットが駆動イネーブル信号を出力すると、前記駆動電極信号を出力し、前記第四伝送ゲートは、駆動ユニットが電源信号を出力すると、前記共通電極信号を出力する請求項１から４のいずれか一項に記載の表示駆動回路。
前記電源信号と前記駆動イネーブル信号の極性は逆である請求項１から６のいずれか一項に記載の表示駆動回路。
請求項１から７のいずれか一項に記載の表示駆動回路が設置されるアレイ基板。
請求項８に記載のアレイ基板を備えるタッチ表示装置。