JP4650553B2 - 液晶表示パネル - Google Patents

Description

本発明は、タッチセンサ機能を有する液晶表示パネルに関するものである。

米国特許出願公開第２００６／０２６２１００号明細書

近年、液晶パネル内にセンサ機能を持たせることにより、タッチパネル操作による入力を可能にしたディスプレイが種々提案されている。
しかしそのほとんどがセンサ出力をアナログ信号としてパネル外に取り出し、外付けのＩＣにてＡ／Ｄ変換して、その後のさまざまなデータ処理を行う方式がとられている。
この場合、例えば各液晶画素回路内にセンサを設け、その各センサの情報を検出しようとすると、センサの数だけパネルから外部ＩＣへの配線が必要となり、パネルの額縁やＩＣのサイズが増加してしまうといった問題が生じる。

具体例を述べる。まず、例えば上記特許文献１のように、画素内に設けたタッチセンサの出力を画素回路に表示データ信号を与える信号線を介して、外付けＩＣで検知する方式が提案されている。
図１６にそのような構成例を示す。
液晶表示パネルとして、画素回路１０１がマトリクス状に配置された画素アレイ１００が設けられる。
この画素アレイ１００には、列方向に多数の信号線ＬＳが配設され、また行方向に多数のゲート線ＧＬが配設される。
そしてゲート線ＧＬと信号線ＬＳの各交点に画素回路１０１が形成される。

各画素回路１０１は、対向する電極間（画素電極とＣＯＭ電極（共通電極））間に液晶が封入されて成る液晶セルＬＣを有する。
また画素回路１０１は、画素トランジスタＴｒを有する。画素トランジスタＴｒは、ゲートノードにゲート線ＧＬ、ソースノードに信号線ＬＳ、そしてドレインノードに液晶セルＬＣの画素電極が接続されている。
また各画素回路１０１にはセンサＳが設けられる。センサＳは、ユーザの指による押圧等による外部圧力により、画素電極とＣＯＭ電極とが電気的に接続する構造とされる。

このような画素アレイ１００に対して、各信号線ＬＳが外部ＩＣ１０２と接続される。
外部ＩＣ１０２内には、１つの信号線ＬＳに対して、図示するようにオペアンプ１２１、Ａ／Ｄ変換器１２２、スイッチ１２３、容量１２４が設けられている。
スイッチ１２３は、信号線ＬＳへの表示データの書込みと、信号線ＬＳからのセンサＳの情報の読出しを切替えるために設けられている、
書込時は、スイッチ１２３がオンとされ、図示しない書込回路系からの信号値がオペアンプ１２１を介して信号線ＬＳに出力され、その際にゲート線ＧＬによって画素トランジスタＴｒがオンとなっている画素に信号値の書込が行われる。
読出時は、スイッチ１２３がオフとなり、オペアンプの出力が信号線ＬＳから切り離される。そして信号線ＬＳ上に現れたセンサ出力をオペアンプ１２１で増幅し、Ａ／Ｄ変換器１２２にてデジタルデータに変換している。

このような構成に対し、液晶パネルから外部ＩＣ１０２への配線を削減する手法が、例えばモバイル機器向けの小型パネルなどで採られている。例えば図１７のように、信号線ＬＳの本数を減らしパネルの狭額縁化、外部ＩＣ１０２のチップサイズダウンを実現するためセレクタ方式による信号書込みを行うパネルが主流となりつつある。
この図１７の構成例では、Ｂ、Ｇ、Ｒの各色に対応する書込スイッチ１０３，１０４，１０５を各信号線ＬＳに設け、３本の信号線を、セレクタとしての書込スイッチ１０３，１０４，１０５を介して１本の信号線ＬＳｒｇｂにまとめ、外部ＩＣ１０２へ導いている。
例えばＢ用の書込スイッチ１０３が形成された信号線ＬＳには、Ｂ（青）画素回路が接続される。同様にＧ用の書込スイッチ１０４が形成された信号線ＬＳには、Ｇ（緑）画素回路が接続され、Ｒ用の書込スイッチ１０５が形成された信号線ＬＳには、Ｒ（赤）画素回路が接続される。

この場合、ゲート線ＧＬによって信号線に接続される１水平ラインの画素回路１０１（Ｂ、Ｇ、Ｒ各画素回路）に対して、１水平期間内に、時分割的に順次書込スイッチ１０３，１０４，１０５がオンとされ、Ｂ信号値、Ｇ信号値、Ｒ信号値が、それぞれ対応する画素回路１０１に書き込まれていくことになる。

このような構成により液晶表示パネルから外部ＩＣ１０２への配線数を削減できる。特にセレクタ数は増やすほど効果が大きく、より大きなコストメリットが生み出せる。
しかしながら外部ＩＣ１０２のドライバ回路とパネル内の１本の信号線が接続されている時間（書込み時間）はセレクタ数の増加に伴い短くなっていく。
そのため、図１６で述べたように信号線ＬＳをセンサーＳの情報読出にも共用しようとすると、読出し時間が非常に短くなってしまい、現実的ではない。

以上のように、画素回路にタッチ検出用のセンサを配置した構成では、信号線ＬＳを用いて外部ＩＣによって、各センサ情報の読出を行うことが知られている。
ここで表示パネル外への配線数を削減するには、例えば図１７のようなセレクタ方式を採ることが考えられる。しかしその場合、センサ情報読出期間が非常に短くなり、タッチパネル機能を設ける表示パネル構造として現実的ではない。

そこで本発明では、表示パネル内にタッチセンサ機能を持ちながら配線の削減、狭額縁化を実現する液晶表示パネルを実現することを目的とする。

本発明の液晶表示パネルは、行方向ラインとして複数行配設されたゲート線と、列方向ラインとして複数列配設された信号線と、上記ゲート線と上記信号線の各交点に形成される複数の液晶画素部であって、画素電極と対向電極の間に液晶が封入され、かつ上記画素電極と対向電極の接触／非接触で圧力印加を検出する押圧センサが形成されており、上記ゲート線で与えられる制御信号によって上記画素電極が上記信号線と接続された期間内に、上記信号線から液晶駆動信号が与えられ、また上記信号線を介して上記押圧センサの接触／非接触に応じたセンサ信号が読み出されるように構成された液晶画素部と、上記各信号線に接続され、上記各液晶画素部から読み出される上記センサ信号を２値化する複数のチョッパー型コンパレータと、上記各チョッパー型コンパレータの出力をパラレル−シリアル変換して出力するシフトレジスタとを備える。

また上記チョッパー型コンパレータは、一方のノードに、上記センサ信号と第１のリセット電位が選択的に与えられる第１の容量と、 一方のノードに上記センサ信号と上記第１のリセット電位とは異なる電位の第２のリセット電位が選択的に与えられるとともに、他方のノードが上記第１の容量の他方のノードと接続され、かつ上記第１の容量とは容量値が異なる第２の容量と、上記第１，第２の容量の上記他方のノードに接続されるインバータと、上記インバータの出力と入力を断接するスイッチ素子とを備える。
また上記第１、第２のリセット電位とは、対向電極電位の逆相電位と、対向電極電位である。
また上記チョッパー型コンパレータは、リセット状態として、上記スイッチ素子により上記インバータの出力と入力が短絡され、かつ上記第１の容量の一方のノードに上記逆相電位が、また上記第２の容量の一方のノードに上記対向電極電位が与えられ、コンパレート状態として、上記スイッチ素子により上記インバータの出力と入力が切り離され、かつ上記第１の容量の一方のノードと、上記第２の容量の一方のノードに上記センサ信号が与えられることで、上記インバータの出力として上記センサ信号を２値化したデジタルデータを出力する。
また上記チョッパー型コンパレータは、パワーセーブ状態として、上記第１の容量の一方のノード、上記第２の容量の一方のノード、上記第１，第２の容量の他方のノードの各ノードをフローティング状態としたうえで、各ノードをプルダウンもしくはプルアップする構成とされている。

このような本発明では、まず液晶表示パネルにおいて、画素内に形成された押圧センサの情報を、信号線を介して読み出すようにするが、ここでチョッパー型コンパレータを信号線に接続し、パネル内部でセンサ出力をデジタルデータに変換するようにする。
すると、パネル内部で、シフトレジスタにより１ライン分のセンサ出力をパラレル−シリアル変換して、外部に転送することができる。
またセンサ読み出しがチョッパー型コンパレータ及びシフトレジスタによって行われることで、信号線については、セレクタ方式により本数を削減して外部回路と接続できる。

またこの場合、押圧センサの接触／非接触によるセンサ情報は、チョッパー型コンパレータにおいて信号線電位が変化したか維持されているかを検出して２値化を行うことになる。この場合、通常のチョッパー型コンパレータ、つまり電位の上昇／下降に対して応答性よく反応するコンパレータでは、誤検出が生じることが多い。そこで上記構成により、２値化の安定性を確保する。

本発明によれば、パネル内とパネル外との間の配線の削減や、それに伴う狭額縁化を実現できる。
また本発明に係るチョッパー型コンパレータによっては、センサ接触時の高速応答性とセンサ非接触時の安定動作性を実現するコンパレータ回路が実現でき、液晶表示パネルのタッチパネル操作検出を適切に実現できる。

以下、本発明の実施の形態を次の順序で説明する。
［１．実施の形態の液晶表示パネルの基本構成］
［２．センサ情報読出に一般的なコンパレータを用いた場合］
［３．実施の形態のコンパレータの構成及び動作］
［４．実施の形態の液晶表示パネルの具体的構成例Ｉ］
［５．実施の形態の液晶表示パネルの具体的構成例II］
［６．実施の形態のコンパレータの他の構成例］
［７．実施の形態の効果］

［１．実施の形態の液晶表示パネルの基本構成］

図１により本発明の実施の形態の基本的な構成を説明する。なお液晶表示パネルの全体の構成は図９等で後述する。

実施の形態の液晶表示パネルとしては、画素回路２がマトリクス状に配置された画素アレイ１が設けられる。
図１では一部のみしか示していないが、この画素アレイ１には、列方向に多数の信号線ＬＳが配設され、また行方向に多数のゲート線ＧＬが配設される。そしてゲート線ＧＬと信号線ＬＳの各交点に画素回路２が形成される。

各画素回路２は、対向する電極間（画素電極とＣＯＭ電極（共通電極））間に液晶が封入されて成る液晶セルＬＣを有する。
また画素回路２は画素トランジスタＴｒを有する。画素トランジスタＴｒは、ゲートノードにゲート線ＧＬ、ソースノードに信号線ＬＳ、そしてドレインノードに液晶セルＬＣの画素電極が接続されている。
また各画素回路２にはセンサＳが設けられる。センサＳは、ユーザの指による押圧等による外部圧力により、液晶セルＬＣを配設しているガラス基板が変形し、画素電極とＣＯＭ電極とが電気的に接続する構造とされる。

このような画素アレイ１に対して、各信号線ＬＳが図示しない外部回路と接続される。この場合、図１７で説明したようなセレクタ方式の構成を採り、各信号線ＬＳは３本１組とされセレクタとして、Ｂ、Ｇ、Ｒの各色に対応する書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲが設けられる。そして、その３本１組の信号線が書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲを介して１本の信号線ＬＳｒｇｂにまとめられ、外部回路と接続される。
Ｂ用の書込スイッチＳｗＢが形成された信号線ＬＳには、Ｂ（青）画素回路が接続される。同様にＧ用の書込スイッチＳｗＧが形成された信号線ＬＳには、Ｇ（緑）画素回路が接続され、Ｒ用の書込スイッチＳｗＲが形成された信号線ＬＳには、Ｒ（赤）画素回路が接続される。

この場合、ゲート線ＧＬによって信号線に接続される１水平ラインの画素回路２（Ｂ、Ｇ、Ｒ各画素回路）に対して、１水平期間内に、時分割的に順次書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲがオンとされ、外部回路から信号線ＬＳｒｇｂに与えられるＢ信号値、Ｇ信号値、Ｒ信号値が、それぞれ対応する画素回路２に書き込まれていくことになる。

図１７で述べたように、このようなセレクタ方式の構成により液晶表示パネルから外部回路への配線数を削減できるが、その場合、各画素回路２に設けられたセンサＳの読み出し動作が困難となる。
すると、センサＳの読み出しのために専用の読み出し用の配線を行う必要が生ずるが、その場合、配線数が大幅に増加し、セレクタ方式の利点を無としてしまう。当然狭額縁化の妨げともなる。

ここで、表示パネル内部でセンサ出力をデジタルデータに変換する手段をもてれば、表示パネル内部でデータのパラレル−シリアル変換などのデジタル処理が可能となり、センサ読出し機能追加による配線本数の増加を抑えることができる。
そこで本実施の形態では、図１に示すように構成する。即ち、各信号線ＬＳに対して読出スイッチＳｒを設け、読出スイッチＳｒを介してコンパレータ１０を接続する。
このセンサＳは、対向電極とＣＯＭ電極の接触／非接触を行う構造であり、センサＳの接触／非接触の情報は、信号線ＬＳの電位変動として表れる。これをコンパレータ１０で２値化（デジタル化）する。そして、各コンパレータ１０の出力を、複数のラッチ回路３で構成するシフトレジスタによって外部回路に転送するようにする。

図２に動作タイミングを示す。
図２では、水平同期信号ＨＤで規定される１水平期間の各信号波形を示している。各信号波形として、図示しないゲート駆動回路によって或るゲート線ＧＬに与えられるゲート電極パルス（Gate）、書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲをオン／オフ制御する書込信号（SelB、SelG、SelR）、全ての読出スイッチＳｒをオン／オフ制御するセンサー読出信号（ＲＤ）を示している。
またＣＯＭ電極の電位及び信号線ＬＳの電位Ｓｉｇも示している。
センサー読出信号ＲＤ及び書込信号SelB、SelG、SelRは、それぞれ図示しない制御回路部により、水平期間内の所定タイミングで、読出スイッチＳｒ、書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲをオンとするように発生される。

基本駆動タイミングとしては、まずＣＯＭ電極が反転する。液晶駆動で通常行われるいわゆる１Ｈ反転である。図２ではＬ（Low）レベルからＨ（High）レベルに変化する場合を示している。
次に書込信号SelB、SelG、SelRのすべてがＨレベルとなり、すべての書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲがオンとなる。このとき、全ての信号線ＬＳがＣＯＭ電極の逆相にプリチャージされる。
その後、書込信号SelB、SelG、SelRがＬレベルとなり、全ての書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲがオフとなる。
続いてゲート電極パルスGateがＨレベルとされ、当該ゲート線ＧＬに接続された水平方向の各画素回路２における画素トランジスタＴｒがオンとなる。これによって画素電極と信号線ＬＳが接続される。

次にセンサー読込信号ＲＤがＨレベルとされ、全ての読出スイッチＳｒがオンとなる。このときに、現在ゲート電極パルスGateにより画素トランジスタＴｒがオンとされている或る水平ラインの画素回路２についてのセンサＳの情報（センサ接触／非接触の情報）が、コンパレータ１０に入力されることになる。
例えば、パネル外部からの入力（圧力）がない部分の画素回路２におけるセンサＳでは、ＣＯＭ電極と画素電極は電気的に分離された状態（センサＳはオフ状態）にあり、このセンサＳからのコンパレータ１０への入力、つまり信号線ＬＳの電位はプリチャージレベルから変化しない（実線「非接触」で示す）。
一方、パネル外部からの入力（圧力）があった部分の画素回路２におけるセンサＳでは、ＣＯＭ電極と画素電極が電気的に接続され（センサＳはオン状態）、このセンサＳからのコンパレータ１０への入力、つまり信号線ＬＳのレベルはプリチャージレベルからＣＯＭ電極レベルへと上昇して行くことになる（破線「接触」で示す）。
コンパレータ１０は、このＣＯＭ電極と画素電極の接触／非接触状態に伴う信号線レベルの変化を、読出期間中（センサ読出信号ＲＤのＨレベル期間）に１／０のデジタルデータに２値化して検出する。

各コンパレータ１０によっては、以上のように１水平期間内の読出期間に、１水平ライン分の各画素回路２のセンサ情報のデジタルデータ化が行われ、この各デジタルデータが各ラッチ回路３に供給される。そして、各ラッチ回路３で構成されるシフトレジスタによってパラレル−シリアル変換され、外部回路に転送出力されることになる。
各コンパレータ１０及び各ラッチ回路３が、各水平期間毎に、１ラインの画素回路２について、このようなセンサ読出を行っていくことで、１フレーム期間において表示パネルにおける全画素回路２についてのセンサＳの情報を外部回路に転送出力できることになる。
そして外部回路では、転送されてくる１画面分の画素回路２の各センサ情報の結果から、画面上でのタッチ操作位置を判定する。

１水平期間内において、センサＳの情報の読出期間を終え、センサ読込信号ＲＤがＬレベルとなると、続いて画素回路２への信号値の書込が行われる。
即ち書込信号SelB、SelG、SelRが順次Ｈレベルとなり、書込スイッチＳwＢ，ＳｗＧ，ＳｗＲがそれぞれオンとなる毎に、外部回路から信号線ＬＳｒｇｂに与えられるＢ信号値、Ｇ信号値、Ｒ信号値が、それぞれ青色画素、緑色画素、赤色画素のそれぞれの画素回路２に書込が行われる。

本実施の形態では、基本的には、以上のような構成及び動作により、パネル内外間の配線数の削減や、各画素回路２に設けられたセンサＳの適切な読出によるタッチパネル操作入力の正確な検知が可能となる。

［２．センサ情報読出に一般的なコンパレータを用いた場合］

ここで、図１に示したコンパレータ１０として、一般的なチョッパー型コンパレータを用いた場合について説明する。
上記のシステムを実現させるには、接触時には高速応答が要求される一方で非接触時にはノイズなどの影響による誤動作を防ぐ必要がある。
チョッパー型コンパレータは低素子数にて温度やトランジスタバラツキの影響をキャンセルすることができるため、さまざまなシステムで使用されている。
図３に回路図及び本実施の形態に適用した場合の信号接続を示す。

図３（ａ）に示すようにチョッパー型コンパレータは、スイッチ５１，５２，５４、容量５３、ＰチャネルＦＥＴ５５及びＮチャネルＦＥＴ５６によるインバータ５０を備えて構成される。
容量５３の一方のノードには、スイッチ５１がオンとされた場合に、ＣＯＭ電極の反転電位ｘＣＯＭが供給される。スイッチ５１は図示しない制御回路からのリセット信号ＲＳＴによってオン／オフされる。
また容量５３の一方のノードには、スイッチ５２がオンとされた場合に、信号線ＬＳの電位Ｓｉｇが供給される。スイッチ５２は図示しない制御回路からセンサ読出信号ＲＤによってオン／オフされる。なお、このスイッチ５２は、図１に示した読出スイッチＳｒに相当する。

容量５３の他方のノード（ノードＩＮ）は、インバータ５０の入力としてＦＥＴ５５，５６の各ゲートに接続される。
またスイッチ５４は、リセット信号ＲＳＴによってオン／オフされるものとされ、オンとなることで、インバータ５０の入出力を短絡する。

図３（ａ）はリセット状態の場合、図３（ｂ）は上記の読出期間として信号線電位Ｓｉｇの２値化を行うコンパレート状態を示している。
このチョッパー型コンパレータは、図３（ａ）に示すように、リセット時はリセット信号ＲＳＴによりスイッチ５１がオン状態となっており、容量５３の一方のノードがプリチャージレベルである反転電位ｘＣＯＭのレベルにセットされる。
同時にスイッチ５４もｏｎ状態となっておりインバータ５０の入出力がショートされ、インバータ５０の入力レベルは閾値付近にセットされることになる。

上記図２に示した読出期間としてコンパレート動作を行う際には、図３（ｂ）のように、スイッチ５１，５４はオフ状態となる。一方、センサ読出信号ＲＤによりスイッチ５２がオン状態となり、容量５３の一方のノードが信号線ＬＳに接続され、ｘＣＯＭ電位からセンサ出力ノードである信号線電位Ｓｉｇとなる。
このとき、たとえば反転電位ｘＣＯＭがＬレベルであれば、信号線ＬＳもＬレベルにプリチャージされている（図２参照）。
そしてもしセンサＳがオン（接触）状態であれば、信号線ＬＳの電位ＳｉｇはプリチャージレベルからＣＯＭ電極レベルへと上昇していく。
一方センサＳがオフ（非接触）状態であれば、信号線ＬＳの電位Ｓｉｇはプリチャージレベルから変化しない。

ここで図４（ａ）に通常のチョッパー型コンパレータの入出力特性を示す。また、図３のインバータ５０の入力ノード（ＩＮ）と出力ノード（ＯＵＴ）での特性を図４（ｂ）に示す。
上記のように反転電位ｘＣＯＭがＬレベル（つまりＣＯＭ電位＝Ｈの場合）、センサＳがオンとなっていれば、信号線電位Ｓｉｇはプリチャージレベル（この場合Ｌレベル）からＣＯＭ電極レベル（この場合Ｈレベル）へと上昇していく。
よって図４（ｂ）の実線Ａで示すように信号線電位Ｓｉｇのレベル（横軸）が微小電位上昇しただけで出力レベル（縦軸）は反転することになり、図４（ａ）の通常のインバータより高速応答が可能となる。
また、反転電位ｘＣＯＭがＨレベル（つまりＣＯＭ電位＝Ｌの場合）、センサＳがオンとなっていれば、信号線電位Ｓｉｇはプリチャージレベル（この場合Ｈレベル）からＣＯＭ電極レベル（この場合Ｌレベル）へと下降していく。
よって図４（ｂ）の破線Ｂで示すように信号線電位Ｓｉｇのレベル（横軸）が微小電位下降しただけで出力レベル（縦軸）は反転することになり、高速応答が可能となる。

このようにチョッパー型コンパレータは入力信号の基準電圧からのプラス方向、あるいはマイナス方向の微小変化を読み取り増幅する回路であるため、センス速度の高速化は実現できる。
ところが今回のシステムのように入力にフローティング状態（ＣＯＭ電極−画素電極が非接触時）が存在する場合、その動作保障がなされていないことになってしまう。
これを図５で説明する。
図５（ａ）はＣＯＭ電位＝Ｈの場合、図５（ｂ）はＣＯＭ電位＝Ｌの場合のそれぞれにおいて、センサＳがオフ（非接触）であるときに起こる誤動作の様子を示している。
実線はインバータ５０の出力（ＯＵＴ）、破線はインバータ５０の入力（ＩＮ）、一点鎖線は信号線電位Ｓｉｇである。

プリチャージ期間は、上述した図３（ａ）のリセット状態となり、インバータ５０の入出力は短絡され同電位となる。ゲートオープンとして示すタイミングで、画素回路２の画素トランジスタＴｒがオンとされ、画素電極（及びセンサＳ）が信号線ＬＳに接続される。
そして読出期間にスイッチ５２がオンとされ、信号線電位Ｓｉｇがインバータ５０の入力ノード（ＩＮ）に印加される。

ここで、センサＳがオフであるとすると、信号線電位Ｓｉｇはプリチャージレベルから変化しないはずである。ところが、図５（ａ）に示すように、ゲートオープン後、信号線電位Ｓｉｇの若干の変動が発生する。これは、ゲートオープン後に、１垂直期間前に書き込まれた画素電位が信号線ＬＳ上に表れることによる。
そして読出期間となると、インバータ５０がこの信号線電位Ｓｉｇの微小な変動に反応して図のように誤動作としての出力（ＯＵＴ）を行ってしまう。
図５（ｂ）も同様であり、センサＳがオフであっても、ゲートオープン後の信号線電位Ｓｉｇの微小な変動により、インバータ５０の出力（ＯＵＴ）は誤動作としての出力となる。

通常のチョッパー型コンパレータは、図４（ａ）の特性からわかるように、入力電位の正方向又は負方向への変化を判定する動作を行うところ、本例の場合、センサＳの接触／非接触は、信号線電位Ｓｉｇの変化の有無を判定する動作となる。
この場合に、センサＳがオフで、信号線電位Ｓｉｇに変化が生じない場合でも、実際には上記のように微小な電位変動が生じる。これによってセンサＳがオフの場合のインバータ５０の出力は不安定なものとなってしまう。

［３．実施の形態のコンパレータの構成及び動作］

以上のような事情から、本実施の形態のコンパレータ１０として、図６に示すようなチョッパー型コンパレータを用いるようにする。
これは信号線ＬＳ上に出力されるセンサＳの出力に対し、センサ接触時の高速応答性とセンサ非接触時の安定動作性を実現するコンパレータ回路である。

図６（ａ）に示すように本例のチョッパー型コンパレータは、スイッチ１１，１２，１４，１７，１８、容量１３，１９、ＰチャネルＦＥＴ１５及びＮチャネルＦＥＴ１６によるインバータ２０を備えて構成される。
容量１３，１９は、互いに異なる容量値とされる。以下、区別のため容量１３を補助容量１３と呼ぶこととする。
補助容量１３の一方のノードには、スイッチ１２がオンとされた場合に、ＣＯＭ電位が供給される。スイッチ１２は図示しない制御回路からのリセット信号ＲＳＴによってオン／オフされる。
また、この補助容量１３の一方のノードには、スイッチ１１がオンとされた場合に、信号線ＬＳの電位Ｓｉｇが供給される。スイッチ１１は図示しない制御回路からセンサ読出信号ＲＤによってオン／オフされる。

容量１９の一方のノードには、スイッチ１８がオンとされた場合に、ＣＯＭ電極の反転電位ｘＣＯＭが供給される。スイッチ１８は、スイッチ１２と共にリセット信号ＲＳＴによってオン／オフされる。
また、この容量１９の一方のノードには、スイッチ１７がオンとされた場合に、信号線ＬＳの電位Ｓｉｇが供給される。スイッチ１７はスイッチ１１とともにセンサ読出信号ＲＤによってオン／オフされる。

容量１３，１９の他方のノード（ノードＩＮ）は、互いに接続され、またインバータ２０の入力としてＦＥＴ１５，１６の各ゲートに接続される。
またスイッチ１４は、リセット信号ＲＳＴによってオン／オフされるものとされ、オンとなることで、インバータ２０の入出力を短絡する。

上記図３のチョッパー型コンパレータと異なる点は、補助容量１３が付加されており、その一方のノードを、容量１９とは異なる電位、この例ではＣＯＭ電位にチャージする手段が新たに付加されている点である。
この付加回路により補助容量１３にチャージされた電荷量に応じチョッパー型コンパレータの閾値電圧をシフトさせることが可能となる。
したがって補助容量１３の値を調整することのより適切な不感帯領域を設けることが可能となり接触時の高速応答と非接触時の安定動作を実現することが可能となる。

図６（ａ）はリセット状態の場合、図６（ｂ）は上記の読出期間として信号線電位Ｓｉｇの２値化を行うコンパレート状態を示している。
このチョッパー型コンパレータは、図６（ａ）に示すように、リセット時はリセット信号ＲＳＴによりスイッチ１２，１８がオン状態となる。これにより容量１９の一方のノードがプリチャージレベルである反転電位ｘＣＯＭのレベルにセットされ、さらに補助容量１３の一方のノードはプリチャージレベルの逆相であるＣＯＭ電位のレベルにセットされることになる。
同時にスイッチ１４もオン状態となっており、インバータ２０の入出力がショートされ、インバータ２０の入力レベルは閾値付近にセットされることになる。

次に、上記図２に示した読出期間としてコンパレート動作を行う際には、図６（ｂ）のように、スイッチ１２，１８はオフ状態となる。またスイッチ１４もオフとなる。
そしてセンサ読出信号ＲＤによりスイッチ１１，１７がオン状態となり、容量１９の一方のノードと補助容量１３の一方のノードがショートし、かつセンサ出力ノードである信号線ＬＳ（信号線電位Ｓｉｇ）へ接続されることになる。

ここで容量１９の容量値をＣ１、補助容量１３の容量値をＣ２、信号線ＬＳの配線負荷容量をＣｓ、リセット時のインバータ入力ノードＩＮのレベルをＶｔ、コンパレート動作時のインバータ入力ノードＩＮをＶｔ’、信号線電位ＳｉｇをＶｓとする。
すると、リセット動作時とコンパレート動作時との間での電荷保存則より以下の式が成立する。
Ｃ１（ｘＣＯＭ−Ｖｔ）＋Ｃ２（ＣＯＭ−Ｖｔ）＋Ｃｓ・ｘＣＯＭ
＝Ｃ１（Ｖｓ−Ｖｔ’）＋Ｃ２（Ｖｓ−Ｖｔ’）＋Ｃｓ・Ｖｓ ・・・（式１）

Ｃ１（Ｖｔ−ｘＣＯＭ）＋Ｃ２（Ｖｔ−ＣＯＭ）
＝Ｃ１（Ｖｔ’−Ｖｓ）＋Ｃ２（Ｖｔ’−Ｖｓ） ・・・（式２）

式２より
Ｖｔ’＝Ｖｔ−（Ｃ１・ｘＣＯＭ＋Ｃ２・ＣＯＭ）／（Ｃ１＋Ｃ２）＋Ｖｓ
・・・（式３）
が得られる。
式３を式１に代入すると、
式１右辺＝Ｃ１（ｘＣＯＭ−Ｖｔ）＋Ｃ２（ＣＯＭ−Ｖｔ）＋Ｃｓ・Ｖｓ
・・・（式４）
となりＶｓ＝ｘＣＯＭが得られる。

この式４を式３に代入することにより、リセット動作からコンパレート動作に切替わった際のインバータ入力レベルＶｔ’は以下の式５として求められる。
Ｖｔ’＝Ｖｔ−｛（Ｃ１・ｘＣＯＭ＋Ｃ２・ＣＯＭ）／（Ｃ１＋Ｃ２）−ｘＣＯＭ｝
・・・（式５）

この式５は、リセット動作からコンパレート動作に切替わった際のインバータ入力ノード（ＩＮ）のレベルが、
（Ｃ１・ｘＣＯＭ＋Ｃ２・ＣＯＭ）／（Ｃ１＋Ｃ２）−ｘＣＯＭ ・・・（式６）
だけシフトすることを意味している。
言い換えれば図７に示すように、コンパレータの閾値を式６で表される分（Ｙ）だけシフトさせることが可能であるといえる。つまり実線Ａ’及び破線Ｂ’が入出力特性となる。

図８により動作を説明する。
図８（ａ）はＣＯＭ電位＝Ｈの場合、図８（ｂ）はＣＯＭ電位＝Ｌの場合のそれぞれにおいて、センサＳがオフ（非接触）であるときとオン（接触）であるときのインバータ２０の入出力の様子を示している。
実線はインバータ２０の出力（ＯＵＴ）、破線はインバータ２０の入力（ＩＮ）、一点鎖線は信号線電位Ｓｉｇである。

プリチャージ期間は、図６（ａ）のリセット状態となり、インバータ２０の入出力は短絡され同電位となる。ゲートオープンとして示すタイミングで、画素回路２の画素トランジスタＴｒがオンとされ、画素電極（及びセンサＳ）が信号線ＬＳに接続される。
そして読出期間に図６（ｂ）のようにスイッチ１１，１７がオンとされ、信号線電位Ｓｉｇがインバータ２０の入力ノード（ＩＮ）に印加される。

センサＳがオフであるとすると、信号線電位Ｓｉｇはプリチャージレベルから変化しないはずである。ところが例えば図８（ａ）のセンサ非接触の場合において示すように、ゲートオープン後、１垂直期間前に書き込まれた画素電位が信号線ＬＳ上に表れることで信号線電位Ｓｉｇの若干の変動が発生することは先に述べた。
ここで本例の場合、図中、オフセットＯＦＳとして示すように、図７のＹに相当する分、閾値のオフセットがかけられることになる。そのため読出期間において、入力（ＩＮ）における信号線電位Ｓｉｇの若干の上昇の影響は、オフセットレベルからの上昇として表れ、破線で示すようになる。
そしてこれはインバータ２０の閾値に対しては入力が「電位変化有り」の電位とはならず、従って、正しい出力ＯＵＴ（図８（ａ）の場合、非接触を示すＨレベル出力）が得られる。
なお、センサ接触の場合には、下段に示すように、信号線電位Ｓｉｇが上昇していくことで、正しい出力ＯＵＴ（図８（ａ）の場合、接触を示すＬレベル出力）が得られる。

図８（ｂ）のＣＯＭ電位＝Ｌの場合も同様である。即ち、センサ非接触の場合の信号線電位Ｓｉｇの変動に対し、オフセットＯＦＳとして示すように図７のＹに相当する分、閾値のオフセットがかけられる。そのため読出期間において、入力（ＩＮ）における信号線電位Ｓｉｇの若干の下降の影響は、オフセットレベルからの下降として表れ、破線で示すようになる。従って、正しい出力ＯＵＴ（図８（ｂ）の場合、非接触を示すＬレベル出力）が得られる。またセンサ接触の場合には、下段に示すように、信号線電位Ｓｉｇが下降していくことで、正しい出力ＯＵＴ（図８（ｂ）の場合、接触を示すＨレベル出力）が得られる。

このように、図６のチョッパー型コンパレータは、信号線電位Ｓｉｇの変動の有無をセンサＳのオン／オフとして検出する場合に、正確な検出による２値化が可能となる。

なお図７に示したシフト量Ｙは容量１９，１３の容量値Ｃ１、Ｃ２の容量比により調整可能である。
またノイズレベル（非接触であると認識しなくてはいけないレベル）はＣＯＭ振幅が高いほど高く、低いほど低くなるが、上記シフト量ＹもＣＯＭ振幅によっても変わり、ＣＯＭの振幅は高いほど不感帯幅（図７のシフト量Ｙ）は広くなり逆にＣＯＭ振幅が低いほど不感帯幅は狭くなる。よってＣＯＭ振幅に起因するノイズ量の増減に対し閾値電圧のシフト量は自動的に調整されることになる。

以上のようにコンパレータ１０として、図６のチョッパー型コンパレータを用いることが本実施の形態として好適となる。
即ち、補助容量１３およびスイッチ１１，１２を付加し、補助容量１３の一方の電極を容量１９とは異なる電位（図６の例ではＣＯＭ電位）に接続する手段を新たに付加する。これにより、容量１９と補助容量１３の容量比、およびＣＯＭ振幅に応じチョッパー型コンパレータの閾値電圧をシフトさせ、適切な不感帯領域を設けることが可能となり接触時の高速応答と非接触時の安定動作を実現することが可能となる。

［４．実施の形態の液晶表示パネルの具体的構成例Ｉ］

図９に実施の形態の液晶表示パネルの具体的な構成例Ｉを示す。
図１で基本的な構成として説明したように、実施の形態の液晶表示パネルとしては、画素回路２がマトリクス状に配置された画素アレイ１が設けられる。各画素回路２は、ゲート線ＧＬと信号線ＬＳの各交点に画素回路２が形成される。

このような画素アレイ１に対して、各信号線ＬＳが外部ＩＣ９０と接続される。この場合、セレクタ方式により３本１組の信号線が書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲを介して１本の信号線ＬＳｒｇｂにまとめられ、外部ＩＣ９０と接続されることになる。
また、各信号線ＬＳは、読出スイッチＳｒを介して読出回路３０に接続される。

外部ＩＣ９０は、各信号線ＬＳｒｇｂに対して１水平期間内に時分割的にＢ信号値、Ｇ信号値、Ｒ信号値を供給する。
また書込スイッチＳｗＢ，ＳｗＧ，ＳｗＲをオン／オフ制御する書込信号（SelB、SelG、SelR）、全ての読出スイッチＳｒをオン／オフ制御するセンサ読出信号（ＲＤ）を出力する。
また図示しないゲート駆動回路によって、各ゲート線ＧＬにゲート電極パルス（Gate）が印加され、１水平ライン毎に画素回路２が信号線ＬＳに接続される。
１水平期間内のこれらの信号波形を図１１に示すが、ゲート電極パルス（Gate）、書込信号（SelB、SelG、SelR）、センサ読出信号（ＲＤ）については図２で説明したとおりである。また、ＣＯＭ電位、信号線電位Ｓｉｇも図２で説明したとおりであり、プリチャージ、センサ読出、Ｂ、Ｇ、Ｒ信号値書込が、それぞれ所定のタイミングで行われる。

図１０に読出回路３０の構成を示す。読出回路３０は、各信号線ＬＳにそれぞれ対応するコンパレータ１０、１０・・・と、各コンパレータ１０、１０・・・の２値化出力をラッチするラッチ回路３，３・・・から成るシフトレジスタ（パラレル−シリアル変換部）３１から成る。
各コンパレータ１０、１０・・・としては、図６に示したチョッパー型コンパレータが設けられる。
またラッチ回路３、３・・・としては、Ｄ型フリップフロップ、例えばＴＧＦＦ（Transmission-Gate Flip-Flop）などを用いることができる。

コンパレータ１０には、入力ｉｎとして、信号線ＬＳの電位Ｓｉｇがセンサ読出スイッチＳｒを介して供給される。
また入力ｒｅｆ１として、反転電位ｘＣＯＭが供給される。この反転電位ｘＣＯＭは図６のスイッチ１８を介して容量１９の一方のノードに印加されることになる。
また入力ｒｅｆ２として、ＣＯＭ電位が供給される。このＣＯＭ電位は図６のスイッチ１２を介して補助容量１３の一方のノードに印加されることになる。
またセンサ読出信号ＲＤが図６のスイッチ１１，１７に供給され、リセット信号ＲＳＴがスイッチ１２，１４，１８に供給される。
そしてこのコンパレータ１０は、図１１のプリチャージ期間に図６（ａ）のリセット動作を行い、また読出期間に図６（ｂ）のコンパレート動作を行うことになる。

各コンパレータ１０の２値化出力は、各ラッチ回路３のＤ２入力となる。
各ラッチ回路３は、先頭のラッチ回路３のＤ１入力がＣＯＭ電位とされ、後続のラッチ回路３のＤ１入力は、前段のＱ出力とされる。そして各コンパレータ１０の２値化出力を、パラレル−シリアル変換して転送し、出力ＤＯとする。この出力ＤＯが、外部ＩＣ９０に供給され、外部ＩＣ９０は、これによって各センサＳの情報を検出することになる。なお各ラッチ回路３，３・・・に与えられるクロックＳＣＫは外部ＩＣ９０から供給される。

ここでセンサＳの情報の読出及び転送のタイミングについて述べておく。
図１１（及び上述した図２の説明）からわかるように、センサ情報の読出は読出期間における信号線電位Ｓｉｇの変動をコンパレータ１０で検出することで行われる。
そして図１１の転送出力ＤＯとして示すように、１水平ライン分の各画素回路２からのセンサ情報の転送出力は書込期間に行われることになる。

信号線ＬＳの充電速度を考えてみる。低温ポリシリコンＴＦＴの場合、画素トランジスタＴｒのオン抵抗は数百ＫΩ程度である。また数インチ程度のモバイル機器向け小型ディスプレイであれば信号線の寄生容量は数１０ｐＦ程度である。従って１０μｓｅｃ程度であれば十分インバータ２０をターンオンさせることが可能である。
一方でアモルファスシリコンＴＦＴの場合は、画素トランジスタＴｒのオン抵抗はＭΩオーダーとなるため、信号線ＬＳ上の信号変化を検出するのは極めて困難となる。
つまり低温ポリシリコンＴＦＴを用いれば１０μｓｅｃ程度の時間で信号線ＬＳ上に現れるセンサ出力を読み出すことが可能となり、センサ読出信号ＲＤがＨレベルの間（つまり読出期間）にパネル外部からの入力（圧力）状態に応じたセンサＳのオン／オフ情報をシフトレジスタ３１を構成するラッチ回路３，３・・・に取り込むことが可能となる。

以上の構成のように本例では、液晶表示パネルにおいて各信号線ＬＳにセンサ読出スイッチＳｒを設け、各画素回路２におけるセンサＳの情報をコンパレータ１０及びシフトレジスタ３１を有する読み出し回路３０によって読み出すようにする。これによりセレクタ方式による書込システムを採用し信号線本数の削減を実現すると同時に、画素内に設けたセンサ出力の読出し用の配線数も最小限に抑えることが可能となる。

また低温ポリシリコンＴＦＴで表示パネルを構成することにより、映像信号の書込動作前の数μｓｅｃ程度の時間で、画素内のセンサ情報をシフトレジスタ（パラレル−シリアル変換部）３１に取込むことが可能となる。その結果、その後のＢ、Ｇ、Ｒの各信号値の各画素回路２への書込動作中に、センサ情報をパネル外部へシリアル出力（ＤＯ）することが可能となる。

［５．実施の形態の液晶表示パネルの具体的構成例II］

図１２に液晶表示パネルの具体的な構成例IIを示す。
画素内にセンサＳを配置した場合、原理的には最大センサ密度＝画素数となる。しかし、タッチパネル機能を実現するためにセンサＳを使用する場合、指やタッチペンなどの接触／非接触を検出できればよく、数百μｍといった画素ピッチ同等の密度は不要である。
またその後のデータ処理の負荷なども考慮すればセンサ数はある程度間引くのが現実的である。
そこで、図１２の構成例IIでは、画素内センサＳが全ての画素回路２に存在せず、最大でも１画素おきに存在するようなセンサ配置を前提とした構成となっている。

図１２の構成では、画素アレイ１内の画素回路２として、偶数列の画素回路２ｅ、奇数列の画素回路２ｏを示している。
画素回路２ｅ、２ｏのいずれも、センサＳを有する画素回路とセンサＳを設けていない画素回路がある。そして全体としては行方向及び列方向に見て、１画素置きにセンサＳが設けられている構成となっている。

ゲート線ＧＬとしては、偶数行のゲート線ＧＬｅと奇数行のゲート線ＧＬｏを示している。
図からわかるように、偶数行のゲート線ＧＬｅに接続されている画素回路２ｅ，２ｏとしては、偶数列の画素回路２ｅが、センサＳが設けられている画素となっている。
また、奇数行のゲート線ＧＬｏに接続されている画素回路２ｅ，２ｏとしては、奇数列の画素回路２ｏが、センサＳが設けられている画素となっている。

また上述したようにコンパレータ１０及びシフトレジスタ３１から成る読出回路３０として、２つの読出回路３０ｅ、３０ｏが設けられている。
読出回路３０ｅには、偶数列の信号線ＬＳｅが、読出スイッチＳｒを介して接続される。
また読出回路３０ｏには、奇数列の信号線ＬＳｏが、読出スイッチＳｒを介して接続される。

Ｏ／Ｅクロック生成部３３は、外部ＩＣ９０からのクロックＳＣＫ、センサ読出信号ＲＤと、例えば水平同期信号から生成される偶数／奇数クロックＯＥＣＫから、必要な信号を生成する。即ち偶数クロックＳＣＫ＿ｏ、奇数クロックＳＣＫ＿ｅ、偶数用センサ読出信号ＲＤ＿ｏ、奇数用センサ読出信号ＲＤ＿ｅを生成する。
偶数クロックＳＣＫ＿ｅは読出回路３０ｅにおけるシフトレジスタ３１の転送クロックとされる。
奇数クロックＳＣＫ＿ｏは読出回路３０ｏにおけるシフトレジスタ３１の転送クロックとされる。
偶数用センサ読出信号ＲＤ＿ｅは、偶数列の信号線ＬＳｅに設けられた読出スイッチＳｒのオン／オフ制御信号となる。
奇数用センサ読出信号ＲＤ＿ｏは、奇数列の信号線ＬＳｏに設けられた読出スイッチＳｒのオン／オフ制御信号となる。

出力セレクタ３２は、読出回路３０ｅ，３０ｏの転送出力を、偶数／奇数クロックＯＥＣＫに基づいて選択し、外部ＩＣ９０に対するセンサ情報のシリアル出力ＤＯとする。

図１３は２水平期間分のタイミングチャートを示してある。この図をもとに動作について説明する。
まずプリチャージ期間に信号線ＬＳｅ、ＬＳｏのプリチャージ動作が行われ、続いて奇数行の或るゲート線ＧＬｏに対するゲート電極パルスGate_oがＨレベルとなり画素電極と信号線ＬＳｅ，ＬＳｏが接続される。
次に奇数用センサ読出信号ＲＤ＿ｏがＨレベルとなると、奇数列の信号線ＬＳｏの読出スイッチＳｒがオンとなり、現在ゲート電極パルスGate_oで選択されている行における奇数列の画素回路２ｏのセンサ情報が、読出回路３０ｏへ入力される。
その後、Ｂ、Ｇ、Ｒ各信号値の書込み動作が行われるわけだが、このときは奇数クロックＳＣＫ＿ｏは継続してＬレベルであり、読出回路３０ｏは読み込んだ奇数ラインのセンサ情報の転送は行わない。
この奇数ラインのセンサ情報の転送は次の水平期間に行われることになる。即ち次の水平期間において、読出回路３０ｏにおけるシフトレジスタ３１は、奇数クロックＳＣＫ＿ｏに従って前水平期間にラッチしたセンサ情報の転送を行う。このとき出力セレクタ３２は読出回路３０ｏ側を選択し、その転送出力をセンサ情報のシリアル出力ＤＯとして出力することになる。

このように読出回路３０ｏからの転送出力が行われている水平期間では、同時に次の動作が行われている。
即ちプリチャージ期間に信号線ＬＳｅ、ＬＳｏのプリチャージ動作が行われ、続いて偶数行の或るゲート線ＧＬｅに対するゲート電極パルスGate_eがＨレベルとなり画素電極と信号線ＬＳｅ，ＬＳｏが接続される。
次に偶数用センサ読出信号ＲＤ＿ｅがＨレベルとなると、偶数列の信号線ＬＳｅの読出スイッチＳｒがオンとなり、現在ゲート電極パルスGate_eで選択されている行における偶数列の画素回路２ｅのセンサ情報が、読出回路３０ｅへ入力される。
その後、Ｂ、Ｇ、Ｒ各信号値の書込み動作が行われるわけだが、このときは偶数クロックＳＣＫ＿ｅは継続してＬレベルであり、読出回路３０ｅは読み込んだ偶数ラインのセンサ情報の転送は行わない。
この偶数ラインのセンサ情報の転送は次の水平期間に行われることになる。即ち次の水平期間において、読出回路３０ｅにおけるシフトレジスタ３１は、偶数クロックＳＣＫ＿ｅに従って前水平期間にラッチしたセンサ情報の転送を行う。このとき出力セレクタ３２は読出回路３０ｅ側を選択し、その転送出力をセンサ情報のシリアル出力ＤＯとして出力する。

以上のように１ライン毎（奇数行／偶数行）に画素内のセンサＳの配置位置をずらし、さらに偶数行用／奇数行用に２つの読出回路３０ｅ、３０ｏを備え、それぞれの行を交互に動作させる。これにより、センサ情報の取込み動作とシリアル転送動作をそれぞれ連続する異なる水平期間で行うことができるため、転送動作時の周波数が落とせ、より安定的な動作が可能となる。

［６．実施の形態のコンパレータの他の構成例］

続いて、図６で説明した実施の形態のコンパレータ１０としての他の構成例を図１４で説明する。
図１４（ａ）に示すように、コンパレータ１０は、図６の構成に加えてｎチャネルトランジスタ４１，４２，４３を加えており、これらトランジスタ４１，４２，４３がオンするパワーセーブ期間を設けていることを特徴とする。

トランジスタ４１は、そのドレイン−ソースが、補助容量１３の一方のノードＮＤ２とグランド間に接続される。
トランジスタ４２は、そのドレイン−ソースが、容量１９の一方のノードＮＤ３とグランド間に接続される。
トランジスタ４３は、そのドレイン−ソースが、インバータ２０の入力ノードＮＤ１とグランド間に接続される。
各トランジスタ４１，４２，４３は、パワーセーブ信号ＰＳによりオン／オフされる。

図１５に動作タイミングチャートを示す。
プリチャージ期間は、リセット信号ＲＳＴによって、スイッチ１２，１８，１４がオンとなる。パワーセーブ信号ＰＳはＬレベルであり、トランジスタ４１，４２，４３はオフであるため、上記各ノードＮＤ１，ＮＤ２，ＮＤ３はグランドから切り離されている。
従って図１４（ｂ）の状態となり、これは図６（ａ）と等価となる。

続く読出期間は、リセット信号ＲＳＴがＬレベルとなってスイッチ１２，１８，１４がオフとなる。また、センサ読出信号ＲＤによってスイッチ１１，１７がオンとなる。このときもパワーセーブ信号ＰＳはＬレベルであり、トランジスタ４１，４２，４３はオフであるため、上記各ノードＮＤ１，ＮＤ２，ＮＤ３はグランドから切り離されている。
従って図１４（ｃ）の状態となり、これは図６（ｂ）と等価となる。
このため、プリチャージ期間及び読出期間の動作は、図６の場合と全く同様である。

プリチャージ期間と読出期間以外は、スイッチ１１，１２，１４，１７，１８は全てオフとなる。
ここで本例の場合、パワーセーブ信号ＰＳがＨレベルとなり、上記各ノードＮＤ１，ＮＤ２，ＮＤ３がグランドに接続される。
これが図１４（ａ）に示すパワーセーブ状態となる。

チョッパー型コンパレータはリセット動作時、スイッチ１４がオン状態であるため、インバータ２０の入力ノードＮＤ１はインバータ２０の閾値電圧にセットされており、電源−ＧＮＤ間に貫通電流が流れることになる。
またコンパレート動作時も信号線電位Ｓｉｇのレベルが電源−ＧＮＤ間の中間電圧付近では、やはりインバータ２０に貫通電流が流れることになる。よってリセット動作およびコンパレート動作時間を必要最低限に抑え、その他の時間帯はインバータ２０の貫通電流を抑えることにより低消費電力化を図ることができる。

即ちプリチャージ期間及び読出期間以外では、パワーセーブ信号ＰＳがＨレベル、リセット信号ＲＳＴがＬレベル、センサ読出信号ＲＤがＬレベルのパワーセーブ状態にあり、このときすべてのスイッチがｏｆｆ状態になっている。
このときフローティング状態となるノードＮＤ１，ＮＤ２，ＮＤ３は、トランジスタ４１，４２，４３によりＬレベルに固定されており、コンパレータでの電力消費はない。
つまり、コンパレート動作が終了するとパワーセーブ信号ＰＳがＨレベルとなってパワーセーブ状態となり、次のサイクルまでコンパレータでの電力消費をカットすることになる。
以上のようにリセット動作時およびコンパレート動作時以外の時間帯ではコンパレータを構成するすべてのスイッチをオフし、その際フローティングとなるノードにプルダウンもしくはプルアップする手段を加えることにより、コンパレータでの電力消費を最小限に抑えることが可能となる。

［７．実施の形態の効果］

以上の実施の形態によれば次のような効果が得られる。
図６又は図１４に示すコンパレータ１０の構成によれば、一方のノードに、センサ信号である信号線電位Ｓｉｇと第１のリセット電位（ｘＣＯＭ電位）が選択的に与えられる容量１９が設けられる。これに加え、一方のノードに信号線電位Ｓｉｇと第１のリセット電位（ｘＣＯＭ電位）とは異なる電位の第２のリセット電位（ＣＯＭ電位）が選択的に与えられる補助容量１３を備える。そして容量１９と補助容量１３は、他方のノードが接続されるとともに、互いに異なる容量値とされる。そして当該他方のノードはインバータ２０の入力ノードとなる。インバータ２０の入出力はスイッチ１４で断接される。
この構成により、補助容量１３と容量１９の容量比およびプリチャージレベルの振幅に応じ、チョッパー型コンパレータの閾値電圧をシフトさせ、適切な不感帯領域を設けることが可能となる。これによってセンサＳの接触時の高速応答と、非接触時の安定動作を実現することが可能となる。

また二つの容量１３，１９のプリチャージレベルをＣＯＭおよびｘＣＯＭに設定することにより、コンパレータ１０の不感帯幅はＣＯＭ電圧振幅により可変となり、振幅をあげるほど不感帯幅を広くできる一方、ノイズレベル（非接触であると認識しなくてはいけないレベル）もＣＯＭ振幅により増減し振幅が大きいほどノイズレベルも高くなる。このためノイズ量の増減に対し閾値電圧のシフト量が自動的に調整されることになる。

また図１４の例の構成及び動作により、リセット動作時およびコンパレート動作時以外の時間帯ではコンパレータを構成するすべてのスイッチをオフする。そしてその際フローティングとなるノードにプルダウンもしくはプルアップする手段を加える。これによりコンパレータ１０での電力消費を最小限に抑えることが可能となる。

また図９の液晶表示パネル構成により、セレクタ方式による書込みシステムを採用し、信号線本数の削減を実現すると同時に、画素内に設けたセンサ出力の読出し用配線数も最小限に抑えることが可能となる。
特にこの構成において低温ポリシリコンＴＦＴでパネルを構成することにより、映像信号の書込動作前の数μｓｅｃ程度の時間で、画素内のセンサ情報をパラレル−シリアル変換部３１に取込むことが可能となる。その結果その後の書込動作中にセンサ情報をパネル外部へシリアル出力することが可能となる。

また図１２の例では、１ライン毎に画素内センサＳの配置位置をずらし、さらに偶数行用／奇数行用に２つの読出回路３０ｅ，３０ｏを備え、それぞれのラインを交互に動作させる。これにより、センサ出力の取込み動作とシリアル転送動作をそれぞれ連続する異なる水平期間で行うことができるため、転送動作時の周波数が落とせ、より安定的な動作が可能となる。

なお本発明は、以上の実施の形態の例に限らず、多様な変形例としての回路構成が考えられることは言うまでもない。

本発明の実施の形態の液晶表示パネルの基本構成の説明図である。 実施の形態の液晶表示パネルの動作のタイミングチャートである。 一般的なチョッパー型コンパレータとしての回路図である。 チョッパー型コンパレータの動作特性の説明図である。 一般的なチョッパー型コンパレータを用いた場合の誤動作の説明図である。 実施の形態のチョッパー型コンパレータの回路図である。 実施の形態のチョッパー型コンパレータの特性の説明図である。 実施の形態のチョッパー型コンパレータを用いた場合の動作の説明図である。 実施の形態の液晶表示パネルの構成例Ｉのブロック図である。 実施の形態の液晶表示パネルの読出回路のブロック図である。 実施の形態の構成例Ｉの動作のタイミングチャートである。 実施の形態の液晶表示パネルの構成例IIのブロック図である。 実施の形態の構成例IIの動作のタイミングチャートである。 実施の形態の他のチョッパー型コンパレータの回路図である。 実施の形態の他のチョッパー型コンパレータを用いる場合のタイミングチャートである。 従来の液晶表示パネルの構成の説明図である。 従来の液晶表示パネルの構成の説明図である。

符号の説明

１ 画素アレイ、２，２ｅ，２ｏ 画素回路、３ ラッチ回路、１０ コンパレータ、１１，１２，１４，１７，１８ スイッチ、１３ 補助容量、１９ 容量、２０ インバータ、３０，３０ｅ，３０ｏ 読出回路、３１ シフトレジスタ

Claims (4)

1. 行方向ラインとして複数行配設されたゲート線と、
   列方向ラインとして複数列配設された信号線と、
   上記ゲート線と上記信号線の各交点に形成される複数の液晶画素部であって、画素電極と対向電極の間に液晶が封入され、かつ上記画素電極と対向電極の接触／非接触で圧力印加を検出する押圧センサが形成されており、上記ゲート線で与えられる制御信号によって上記画素電極が上記信号線と接続された期間内に、上記信号線から液晶駆動信号が与えられ、また上記信号線を介して上記押圧センサの接触／非接触に応じたセンサ信号が読み出されるように構成された液晶画素部と、
   上記各信号線に接続され、上記各液晶画素部から読み出される上記センサ信号を２値化する複数のチョッパー型コンパレータと、
   上記各チョッパー型コンパレータの出力をパラレル−シリアル変換して出力するシフトレジスタと、
   を備え、
   上記チョッパー型コンパレータは、
   一方のノードに、上記センサ信号と第１のリセット電位が選択的に与えられる第１の容量と、
   一方のノードに上記センサ信号と上記第１のリセット電位とは異なる電位の第２のリセット電位が選択的に与えられるとともに、他方のノードが上記第１の容量の他方のノードと接続され、かつ上記第１の容量とは容量値が異なる第２の容量と、
   上記第１，第２の容量の上記他方のノードに接続されるインバータと、
   上記インバータの出力と入力を断接するスイッチ素子と、
   を備えた液晶表示パネル。
2. 上記第１、第２のリセット電位とは、対向電極電位の逆相電位と、対向電極電位である請求項１に記載の液晶表示パネル。
3. 上記チョッパー型コンパレータは、
   リセット状態として、上記スイッチ素子により上記インバータの出力と入力が短絡され、かつ上記第１の容量の一方のノードに上記逆相電位が、また上記第２の容量の一方のノードに上記対向電極電位が与えられ、
   コンパレート状態として、上記スイッチ素子により上記インバータの出力と入力が切り離され、かつ上記第１の容量の一方のノードと、上記第２の容量の一方のノードに上記センサ信号が与えられることで、上記インバータの出力として上記センサ信号を２値化したデジタルデータを出力する請求項２に記載の液晶表示パネル。
4. 上記チョッパー型コンパレータは、
   パワーセーブ状態として、
   上記第１の容量の一方のノード、上記第２の容量の一方のノード、上記第１，第２の容量の他方のノードの各ノードをフローティング状態としたうえで、各ノードをプルダウンもしくはプルアップする構成とされている請求項１に記載の液晶表示パネル。

Images