[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6569628B2 - 劣化評価方法およびシリコン材料の製造方法 - Google Patents

劣化評価方法およびシリコン材料の製造方法 Download PDF

Info

Publication number
JP6569628B2
JP6569628B2 JP2016172690A JP2016172690A JP6569628B2 JP 6569628 B2 JP6569628 B2 JP 6569628B2 JP 2016172690 A JP2016172690 A JP 2016172690A JP 2016172690 A JP2016172690 A JP 2016172690A JP 6569628 B2 JP6569628 B2 JP 6569628B2
Authority
JP
Japan
Prior art keywords
carbon
deterioration
silicon
silicon material
evaluation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016172690A
Other languages
English (en)
Other versions
JP2018041755A (ja
Inventor
三次 伯知
伯知 三次
和隆 江里口
和隆 江里口
佐俣 秀一
秀一 佐俣
亜由美 柾田
亜由美 柾田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016172690A priority Critical patent/JP6569628B2/ja
Publication of JP2018041755A publication Critical patent/JP2018041755A/ja
Application granted granted Critical
Publication of JP6569628B2 publication Critical patent/JP6569628B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、シリコン材料の製造工程において用いられる部材の劣化評価方法およびシリコン材料の製造方法に関する。
シリコンウェーハ、シリコン単結晶インゴット等のシリコン材料の製造工程では、様々な処理において、炭素含有表面を有する部材が用いられる。例えば、母材を炭化珪素で被覆した部材が、熱処理炉においてシリコンウェーハが載置されるサセプタ、シリコン単結晶インゴットを育成するために用いられる引き上げ装置用部材等として用いられている(例えば特許文献1、2参照)。
特開2000−327461号公報 特開平11−240780号公報
半導体基板として使用されるシリコンウェーハには、デバイス特性の低下を引き起こす不純物汚染を低減することが常に求められている。近年、シリコンウェーハに含まれる不純物として炭素が注目され、シリコンウェーハの炭素汚染を低減することが検討されている。この点に関して、上記のような炭素含有表面を有する部材が劣化すると、部材から遊離した炭素がシリコン材料に付着ないし混入することにより、シリコンウェーハの汚染を引き起こしてしまう。例えば、サセプタの劣化がシリコンウェーハへの炭素の付着原因となる場合がある。また、引き上げ装置の構成部材の劣化によりシリコン単結晶インゴットに炭素が混入することが、シリコン単結晶インゴットから切り出されるシリコンウェーハの汚染原因となる場合もある。更に、例えば母材上に炭素含有被膜を有する部材については、劣化が重度になると被膜の部分的な欠落(ピンホールと呼ばれる。)やワレ(クラックと呼ばれる。)により母材が露出し、炭素のみならず母材の成分もシリコン材料の汚染原因となる場合がある。したがって、シリコン材料の製造工程において用いられる炭素含有表面を有する部材の劣化を評価し、重度の劣化が生じる前に部材を交換または補修することが、製造工程からの不純物汚染が少ない高品質なシリコンウェーハを安定供給するために望ましい。
そこで本発明の目的は、シリコン材料の製造工程において用いられる炭素含有表面を有する部材の劣化を評価するための新たな方法を提供することにある。
本発明者らは、上記目的を達成するために検討を重ねる中で、炭素含有表面を有する部材の劣化の進行と、この部材を用いて製造されたシリコン材料の炭素汚染量との間には相関があると推察した。かかる推察の下、本発明者らは、劣化評価対象の部材を用いて製造されたシリコン材料の炭素汚染を定量的に評価可能な測定方法により得られる測定結果に基づき、炭素含有表面を有する部材の劣化を評価するために鋭意検討を重ねた。その結果、DLTS法(Deep−Level Transient Spectroscopy)に着目するに至った。DLTS法は、シリコンウェーハ等のシリコン材料の製造分野において、シリコン材料の金属汚染の評価方法として知られているが、炭素については主に定性分析の可能性が検討されているに留まる。これに対し本発明者らは、DLTS法により得られる測定結果と、炭素含有表面を有する部材の劣化との間には相関が見られるという、従来知られていなかった新たな知見を得て、かかる知見に基づき本発明を完成させた。
即ち、本発明の一態様は、
シリコン材料の製造工程において用いられる部材の劣化評価方法(以下、単に「劣化評価方法」とも記載する。)であって、
上記部材は炭素含有表面を有し、
評価対象部材を用いて製造されたシリコン材料についてDLTS測定を行うこと、および、
上記測定により得られたDLTSスペクトルにおける炭素関連準位のピーク強度に基づき上記部材の劣化の程度を評価すること、
を含む劣化評価方法、
に関する。
一態様では、上記劣化評価方法は、上記ピーク強度の閾値を予め設定すること、および、上記測定により得られたピーク強度が上記閾値を超えた場合には評価対象部材は交換または補修を要すると判定すること、を含む。
一態様では、上記部材は炭素含有被膜を有する部材であり、この被膜の表面が上記炭素含有表面である。
一態様では、上記部材は炭素含有被膜を母材上に有し、かつ母材は焼結体である。
一態様では、上記焼結体は、黒鉛である。
一態様では、上記炭素含有被膜は、炭素含有蒸着膜である。
一態様では、上記炭素含有蒸着膜は、炭化珪素蒸着膜である。
一態様では、上記劣化評価方法は、評価対象部材を用いて製造されたシリコン材料から切り出した測定用試料に水素原子を導入すること、および上記水素原子を導入した測定用試料を、電子線照射処理を行うことなく上記DLTS測定に付すこと、を含む。
一態様では、上記測定用試料への水素原子の導入は、上記測定用試料をフッ酸に浸漬することにより行われる。
一態様では、上記シリコン材料は、シリコンウェーハである。
一態様では、上記部材は、熱処理炉に配置されたサセプタである。
本発明の更なる態様は、
シリコン材料の製造工程において複数のシリコン材料を製造するシリコン材料の製造方法であって、
上記シリコン材料の製造工程は、炭素含有表面を有する部材を用いる処理を含み、
上記シリコン材料の製造工程において製造された少なくとも1つのシリコン材料を用いて上記劣化評価方法により上記部材の劣化を評価すること、および、
上記評価の結果、上記部材の劣化が許容レベルを超えると判定された場合には上記部材を交換または補修した後に上記シリコン材料の製造工程におけるシリコン材料の製造を行うこと、
を含むシリコン材料の製造方法、
に関する。
本発明の一態様によれば、シリコン材料の製造工程において用いられる炭素含有表面を有する部材の劣化を評価することができる。かかる評価の結果に基づき、シリコン材料の製造工程において炭素含有表面を有する部材の交換または補修を行うことにより、炭素含有表面を有する部材に起因する汚染が低減されたシリコン材料を安定供給することが可能となる。
実施例1で得られた評価結果を示す。 実施例2においてシリコンエピタキシャルウェーハについて得られたDLTSスペクトルである。 実施例2においてシリコンエピタキシャルウェーハについて得られたDLTSスペクトルである。
[劣化評価方法]
本発明の劣化評価方法は、シリコン材料の製造工程において用いられる部材の劣化評価方法であって、上記部材は炭素含有表面を有し、評価対象部材を用いて製造されたシリコン材料についてDLTS測定を行うこと、および、上記測定により得られたDLTSスペクトルにおける炭素関連準位のピーク強度に基づき上記部材の劣化の程度を評価することを含む。
以下、上記劣化評価方法について、更に詳細に説明する。
<評価対象の部材>
上記劣化評価方法の評価対象の部材は、シリコン材料の製造工程において用いられる、炭素含有表面を有する部材である。上記部材としては、例えば、熱処理炉内でシリコンウェーハが載置されるサセプタ、熱処理ボート等のウェーハ載置部材を挙げることができる。かかる部材が配置される熱処理炉としては、シリコンエピタキシャルウェーハのエピタキシャル層を形成するためのエピタキシャル成長(気相成長)を行うエピタキシャル成長炉、アニールウェーハを製造するためのアニールを行うアニール炉等を挙げることができる。また、上記部材としては、熱処理炉内の炉心管、均熱管等の熱処理炉の構成部材を挙げることもできる。また、上記部材は、シリコンウェーハの製造工程においてシリコンウェーハを保持するための保持部材、移送するための移送部材、シリコンウェーハの研磨工程において用いられるラッププレート等の研磨部材等であることもできる。更に、シリコンウェーハにイオン注入を行うイオン注入装置の構成部材を挙げることもできる。また、上記部材は、ウェーハ形状のシリコンウェーハを切り出すシリコン単結晶インゴットの製造のために用いられる部材(例えば引き上げ装置用部材)であることもできる。
上記部材は炭素含有表面を有する。上記部材の一態様としては、炭素含有被膜を母材上に有し、この炭素含有被膜表面が上記炭素含有表面である部材を挙げることができる。また、上記部材の一態様としては、部材全体が炭素含有材料からなる部材を挙げることもできる。このような炭素含有表面を有する部材が繰り返し使用されること等によって劣化すると、劣化により部材から遊離した炭素がシリコン材料に付着ないし混入することにより、シリコン材料の炭素汚染が生じてしまう。また、炭素含有被膜を母材上に有する部材において劣化が重度になると、被膜の部分的な欠落(ピンホール)やワレ(クラック)が発生して母材が露出する結果、母材の成分がシリコン材料の汚染を引き起こすこともある。本発明の劣化評価方法によれば、このような汚染による劣化の程度を、DLTS測定の測定結果に基づき評価することができる。評価の詳細は後述する。
上記いずれの態様の部材においても、炭素含有表面に含まれる炭素の状態は問わない。炭素含有表面に含まれる炭素は、結晶状態の炭素であっても非晶質(アモルファス)の炭素(即ちガラス状炭素)であってもよい。炭素含有表面に、結晶状態の炭素とガラス状炭素とが含まれていてもよい。また、炭素含有表面の炭素含有率は特に限定されるものではない。上記部材の一態様である炭素含有被膜を母材上に有する部材において、炭素含有被膜は、蒸着、熱分解等の公知の成膜方法により母材上に成膜された各種炭素含有被膜であることができる。例えば、炭素含有蒸着膜としては、炭化珪素(SiC)蒸着膜が挙げられる。炭化珪素蒸着膜は、炭化珪素を蒸着源とする蒸着によって母材上に成膜することができる。炭化珪素蒸着膜は、耐熱性、耐久性等に優れるため、母材からのシリコン材料の汚染を効果的に低減する役割を果たす被膜として好ましい。蒸着法としては、CVD(chemical vapor deposition)法、真空蒸着法等の公知の方法が挙げられる。また、例えば、ガラス状炭素によって母材を被覆して炭素含有被膜(ガラス状炭素被膜)を形成する方法としては、母材に樹脂を含浸させるかまたは母材に樹脂を被覆した後に樹脂を高温で炭化する方法や、蒸着等によって母材上に成膜した炭素含有被膜をレーザー等で改質する方法等が挙げられる。炭素含有被膜の厚さは、例えば1μm〜200μm程度であるが、上記範囲に限定されるものではない。
上記の炭素含有被膜を有する母材は、炭素含有材料からなるものであっても、炭素を含まない材料からなるものであってもよい。炭素含有材料からなる部材としては、耐熱性、耐久性等の観点から焼結体が好ましい。焼結体とは、粉体を融点より低い温度で加熱して固めた固体材料である。焼結体の一例としては、黒鉛(炭素焼結体)、炭化珪素(SiC)焼結体等を挙げることができる。一般に焼結体は、原料由来または製造工程由来で不可避的に混入した金属等の不純物や焼結助剤由来の不純物を含むことが多い。黒鉛や炭化珪素焼結体は炭素含有材料であるが、炭素以外の上記不純物もシリコン材料の汚染原因となり得る。本発明の劣化評価方法によれば、かかる不純物による汚染が発生する前に上記部材を交換または補修することも可能となる。詳細は後述する。
上記部材の一態様である部材全体が炭素含有材料からなる部材については、上記の母材に関する記載を参照できる。
<DLTS測定>
(測定対象のシリコン材料)
以上説明した炭素含有表面を有する部材の劣化の程度を評価するために、本発明の劣化評価方法では、上記部材を用いて製造されたシリコン材料についてDLTS測定を行う。DLTS測定を行うシリコン材料は、n型であってもp型であってもよい。また、そのドーパント濃度(即ち抵抗率)、酸素濃度等も限定されるものではない。シリコン材料の一態様としては、ウェーハ形状のシリコン材料、即ちシリコンウェーハが挙げられる。シリコンウェーハは、シリコン単結晶ウェーハ(いわゆるベアウェーハ)であってもよく、ベアウェーハ上に一層以上の層を有するウェーハであってもよい。上記の一層以上の層の具体例としては、例えばエピタキシャル層を挙げることができる。ただし、測定対象のシリコン材料は、シリコンウェーハに限定されるものではない。例えば、測定対象のシリコン材料としては、シリコン単結晶インゴットまたはインゴットの一部を挙げることもできる。
(前処理)
DLTS測定は、通常、上記シリコン材料の一部を切り出して得たシリコン試料に、半導体接合(ショットキー接合またはpn接合)を形成して作製した試料素子に対して行うことができる。一般に、DLTS測定に付される試料の表面は平滑性が高いことが好ましい。したがって、シリコン試料を切り出す前のシリコン材料またはシリコン材料を切り出して得たシリコン試料に、任意に表面平滑性向上のために研磨加工を行うこともできる。研磨加工は、鏡面研磨加工を含むことが好ましい。例えば、測定対象のシリコン材料がシリコン単結晶インゴットまたはインゴットの一部の場合、かかるシリコン材料から切り出したシリコン試料を研磨加工した後に試料素子を作製することが好ましく、鏡面研磨加工した後に試料素子を作製することがより好ましい。研磨加工としては、鏡面研磨加工等のシリコンウェーハに施される公知の研磨加工を行うことができる。なお測定対象のシリコン材料がシリコンウェーハである場合、通常、シリコンウェーハは鏡面研磨加工等の研磨加工を経て得られる。したがって、シリコンウェーハから切り出したシリコン試料の表面は、研磨加工なしでも高い平滑性を有することが通常である。
試料素子作製前のシリコン試料には、シリコンのバンドギャップ中の炭素関連準位を活性化するための前処理を行うことが好ましい。このような前処理の一態様としては、電子線照射処理を挙げることができる。本発明者らは、シリコン試料に電子線を照射することによって活性化するシリコンのバンドギャップ中の炭素関連準位の密度が、シリコン試料中の炭素濃度と相関性を有することを新たに見出した。この点は、本発明者らによって新たに見出された。この相関性を利用することによって、シリコンウェーハ中の炭素濃度を定量的に評価することができる。電子線照射処理については、DLTS測定に関する公知技術を適用することができる。
また、上記前処理の一態様としては、水素原子導入を挙げることができる。水素原子導入に関しては、本発明者らは、シリコン試料に水素原子を導入することによって活性化するシリコンのバンドギャップ中の炭素関連準位の密度が、シリコン試料中の炭素濃度と相関性を有することを新たに見出した。この点も、本発明者らによって新たに見出された。この相関性を利用することによって、シリコン試料中の炭素濃度を定量的に評価することができる。水素原子導入後のシリコン試料は、電子線照射処理を行うことなくDLTS測定に付すことが好ましい。電子線照射処理は、リードタイムが長い、大規模設備を要する、コスト増を招く、電子線照射工程に加えて保護酸化膜の作製や回復処理のための熱処理を要し工程数が増える等の点で課題を有するため、電子線照射処理なしでDLTS測定を行うことが好ましい。なお本発明および本明細書における「電子線照射処理を行うことなく」とは、シリコン試料に対して積極的に電子線を照射する処理を行わないことをいい、太陽光、照明等の下で不可避的に生じる電子線照射は許容されるものとする。
水素原子の導入は、ドライ処理(乾式)で行ってもよく、ウェット処理(湿式、即ち溶液の使用)で行ってもよい。例えば、ドライ処理による水素原子の導入は、イオン注入法、水素プラズマ等によって行うことができる。なお本発明および本明細書における水素原子の導入には、イオンまたはプラズマの状態で水素原子が導入される態様も包含されるものとする。
ウェット処理による水素原子の導入は、シリコン試料を溶液に接触させる(例えば浸漬する)ことによって行うことができる。ここで使用される溶液は、水素原子を電離した状態(イオン)または塩の状態等のいずれかの状態で含む溶液であれば、酸溶液であっても塩基溶液であってもよい。一例として、酸溶液としては、フッ酸、フッ酸と硝酸との混合溶液(フッ硝酸)、硫酸と過酸化水素との混合溶液、塩酸と過酸化水素との混合溶液等を挙げることができる。また、塩基溶液としては水酸化ナトリウム溶液、水酸化カリウム溶液、アンモニア水と過酸化水素との混合溶液等を挙げることができる。上記の各種溶液は、好ましくは水系溶液(水を含む溶液)であり、水溶液であることがより好ましい。酸溶液の酸濃度、塩基溶液の塩基濃度は、特に限定されるものではない。一例として、フッ酸による水素原子導入は、シリコン試料またはシリコン試料を切り出す測定対象シリコン材料を、1〜25質量%フッ酸に1〜10分間浸漬することにより行うことができる。浸漬後、必要に応じて測定対象試料を水洗、乾燥等の後処理に付してもよい。
(DLTS測定の具体的態様)
以上説明した前処理後、シリコン試料のDLTS測定を行うことができる。DLTS測定は、公知の方法で行うことができる。通常、測定は以下の方法により行われる。シリコン試料の一方の表面に半導体接合(ショットキー接合またはpn接合)を形成し、他方の表面にオーミック層を形成して試料素子(ダイオード)を作製する。この試料素子の容量(キャパシタンス)の過渡応答を、温度掃引を行いながら周期的に電圧を印加し測定する。電圧の印加は、通常、空乏層を形成する逆方向電圧と空乏層にキャリアを捕獲するための0V近辺の弱電圧を交互、周期的に印加して行われる。温度に対してDLTS信号をプロットすることにより、DLTSスペクトルを得ることができる。DLTS測定により検出された各ピークの合計として得られるDLTSスペクトルを公知の方法でフィッティング処理することにより、評価に用いる炭素関連準位(トラップ準位)のDLTSスペクトルを分離することができる。
炭素関連準位としては。一般に炭素関連準位として知られているトラップ準位の1つ以上を採用することができる。また、炭素関連準位として、Ec(伝導帯の底のエネルギー)−0.10eV、Ec−0.13eVおよびEc−0.15eVからなる群から選ばれる1つ以上のトラップ準位を用いることもできる。中でも、上記前処理を水素原子導入により行う場合には、これら3つのトラップ準位からなる群から選ばれる1つ以上のトラップ準位を炭素関連準位として用いることが好ましい。これらトラップ準位は、水素原子導入により電子線照射処理なしで活性化させることができ、その密度(即ちDLTSスペクトルのピーク強度)がシリコン試料中の炭素濃度と相関性を有することが、本発明者らの鋭意検討の結果、明らかとなったからである。例えば、周波数250HzでのDLTS測定では、Ec−0.10eVのトラップ準位密度は76K付近のピーク、Ec−0.13eVのトラップ準位密度は87K付近のピーク、Ec−0.15eVのトラップ準位密度は101K付近のピークのピーク強度(DLTS信号強度)に基づき測定することができる。劣化の程度の評価に用いるピークは、例えば上記3つのピークの少なくとも1つであり、2つまたは3つのピークを用いてもよい。通常、同じトラップ準位密度で比較するとピーク強度(DLTS信号強度)が大きいほど、シリコン試料中の炭素濃度が高いと判定することができる。したがって、フィッティング処理により分離したトラップ準位のDLTSスペクトルのピーク強度が大きいほどシリコン試料中の炭素濃度が高いと判定することができる。より高精度な炭素濃度測定を行う観点からは、Ec−0.13eVおよび/またはEc−0.15eVにおける評価結果に基づき、劣化の程度を評価することが好ましい。
劣化の程度の評価の一態様としては、評価に用いる炭素関連準位のDLTSスペクトルのピーク強度が大きいほど、評価対象の部材の劣化の程度が重度であると判定することができる。一態様では、上記部材の劣化が進行するほど部材から遊離する炭素量が増え、この部材を用いて製造されたシリコン材料の炭素汚染濃度が高くなると考えられるからである。この場合、ピーク強度が予め設定した閾値を超えた場合には評価対象の部材は交換または補修すると判定することができる。こうして、炭素含有表面を有する部材によってシリコン材料に重度の汚染が生じることを防ぐことができる。
また、他の一態様では、評価対象の部材を繰り返し使用して製造された複数のシリコン材料についてDLTS測定を行い、使用回数や累積使用時間の増加に伴い炭素関連準位のピーク強度が増加から減少に転じたことをもって、評価対象の部材の劣化が重度であると判定することもできる。例えば炭素含有被膜を母材上に有する部材では、理由は明らかではないが、部材の劣化初期には炭素含有被膜の劣化が進行して炭素の遊離量が多くなり、炭素含有被膜の劣化の進行が更に進行すると炭素の遊離量が減少に転じる場合があるためである。このような減少に転じる前後には、炭素含有被膜にピンホールおよび/またはクラックが発生し、シリコン材料には母材由来の汚染も生じる場合があると考えられる。以上の点を考慮し、評価対象の部材を繰り返し使用して製造された複数のシリコンウェーハについてDLTS測定を行い、ピーク強度が予め設定した閾値を超えた場合には評価対象の部材は交換または補修すると判定することにより、炭素の遊離量が増加から減少に転じる前に、即ち母材由来の汚染が発生する前に、評価対象の部材を交換または補修することができる。こうして、母材由来の汚染が生じることを防ぐことができる。また、他の一態様では、DLTSスペクトルに、炭素関連準位以外の汚染元素のピークが出現したことや、炭素関連準位以外の汚染元素由来のピーク強度が予め設定した閾値を超えたことをもって、評価対象の部材は交換または補修を要すると判定することもできる。
以上の各態様において、評価対象の部材の交換または補修を要すると判定するための閾値は、特に限定されるものではなく、製品ウェーハの用途、製品ウェーハに求められる品質等に応じて設定することができる。また、評価対象の部材の補修は、炭素含有被膜の再成膜等によって行うことができる。
[シリコン材料の製造方法]
本発明の更なる態様は、シリコン材料の製造工程において複数のシリコン材料を製造するシリコン材料の製造方法(以下、単に「製造方法」とも記載する。)であって、上記シリコン材料の製造工程は、炭素含有表面を有する部材を用いる処理を含み、上記シリコン材料の製造工程において製造された少なくとも1つのシリコン材料を用いて上記劣化評価方法により上記部材の劣化を評価すること、および、上記評価の結果、上記部材の劣化が許容レベルを超えると判定された場合には上記部材を交換または補修した後に上記シリコン材料の製造工程におけるシリコン材料の製造を行うことを含むシリコン材料の製造方法に関する。
上記製造方法におけるシリコン材料の製造工程としては、各種用途に用いられるシリコン材料の製造工程として公知の工程を何ら制限なく採用することができる。一例として、チョクラルスキー法(CZ法)によるシリコン単結晶インゴットの育成工程を挙げることができる、また、育成されたインゴットからシリコンウェーハを切り出し、切り出されたシリコンウェーハを各種加工(熱処理、研磨、研削等の機械処理、イオン注入処理、洗浄処理等)に付すことにより、シリコンウェーハを製造することができる。これら製造工程には、炭素含有表面を有する部材を用いる処理が含まれる。かかる処理の具体例は、先に記載した通りである。そして上記製造方法では、炭素含有表面を有する部材を用いる処理を経て製造されたシリコン材料の少なくとも1つを用いて、先に詳述した劣化評価方法により、炭素含有表面を有する部材の劣化の程度を評価する。評価の結果、部材の劣化が許容レベルを超えると判定された場合には、上記部材を交換または補修した後にシリコン材料の製造を再開する。こうして、炭素含有表面を有する部材に起因する汚染が低減された高品質なシリコン材料を安定供給することが可能となる。上記許容レベルは、上記閾値と同様、特に限定されるものではなく、製品ウェーハの用途、製品ウェーハに求められる品質等に応じて設定することができる。
以下に、本発明を実施例に基づき更に説明する。ただし本発明は実施例に示す態様に限定されるものではない。
[実施例1]
CZ法により育成されたシリコン単結晶インゴットからシリコンウェーハ(直径200mm、n型、抵抗率0.01Ω・cm)を複数切り出した。切り出した複数のシリコンウェーハを、エピタキシャル成長炉においてサセプタ上に載置してエピタキシャル成長を行いエピタキシャル層(抵抗率:25Ω・cm)を形成してシリコンエピタキシャルウェーハを複数準備した。各シリコンエピタキシャルウェーハは、同じエピタキシャル成長炉において同じサセプタを用いて作製されたものであるが、サセプタの累積使用時間が異なる。サセプタは、黒鉛母材上に厚さ約120μmの炭化珪素蒸着膜(CVD−SiC被膜)を有する。
各シリコンエピタキシャルウェーハからDLTS測定用のシリコン試料を切り出した。切り出したシリコン試料に下記(A)、(B)および(C)を順次実施することにより、各シリコン試料の一方の表面にショットキー接合を形成し、他方の表面にオーミック層(Ga層)を形成して試料素子を作製した。下記(A)の処理(ウェット処理)により、シリコン試料に水素原子が導入される。
(A)5質量%フッ酸に5分間浸漬した後、10分間水洗
(B)エピタキシャル層上に真空蒸着によるショットキー電極(Au電極)形成
(C)ガリウム擦込みによる裏面オーミック層形成
上記(A)〜(C)の処理を施して作製した試料素子(ダイオード)のショットキー接合に、空乏層を形成する逆方向電圧と空乏層にキャリアを捕獲するためのパルス電圧を交互、周期的に印加した。上記電圧に対応して発生するダイオードの容量(キャパシタンス)の過渡応答を測定した。
上記の電圧印加および容量の測定を、試料温度を所定温度範囲で掃引しながら行った。DLTS信号強度ΔCを温度に対してプロットして、DLTSスペクトルを得た。測定周波数は250Hzとした。測定にあたりシリコン試料および試料素子への電子線照射処理は行わなかった。
各シリコンエピタキシャルウェーハについて得られたDLTSスペクトルを、SEMILAB社製プログラムを用いてフィッティング処理(Ture shape fitting処理)し、
Ec−0.10eVのトラップ準位(ピーク位置:温度76K)、
Ec−0.13eVのトラップ準位(ピーク位置:温度87K)、および
Ec−0.15eVのトラップ準位(ピーク位置:温度101K)、
のDLTSスペクトルに分離した。以下において、Ec−0.10eVのトラップ準位のDLTSスペクトルをE1 Fit.、Ec−0.13eVのトラップ準位のDLTSスペクトルをE2 Fit.、Ec−0.15eVのトラップ準位のDLTSスペクトルをE3 Fit.と呼ぶ。
一例として、各シリコンエピタキシャルウェーハについて得られたE3 Fit.のDLTSスペクトルのピーク強度を、使用したサセプタの累積使用時間に対してプロットしたグラフを、図1に示す。図1および後述の図中、縦軸および/または横軸に記載の単位a.u.は、任意単位を意味する。
図1に示すように、サセプタの累積使用時間が長いほどピーク強度の値が大きくなる傾向が見られた。この結果から、サセプタの累積使用時間が長くなるほど、シリコンエピタキシャルウェーハの炭素濃度が高くなる傾向があると判断することができる。サセプタが繰り返し使用されて劣化したことにより炭化珪素蒸着膜が劣化して炭素が遊離し、劣化が進行するほど炭素の遊離量が増えてシリコンエピタキシャルウェーハの炭素汚染濃度が高くなったと考えられる。そこで、上記のように求められるピーク強度に閾値を設定することにより、ピーク強度が閾値を超えた場合には、エピタキシャル成長炉のサセプタを交換するか、またはサセプタの炭化珪素蒸着膜を再成膜する等の補修を行うことができる。このようにサセプタの交換または補修時期を決定することにより、サセプタの劣化に起因するシリコンエピタキシャルウェーハの炭素汚染を低減することが可能となる。
上記にはE3 Fit.を用いてサセプタの劣化の程度を評価する例を示したが、E1 Fit.および/またはE2 Fit.を用いてサセプタの劣化の程度を評価することもできる。本発明者らの検討によれば、上記3つの炭素関連準位の中で、Ec−0.13eVのDLTSスペクトルはピーク形状がよりシャープであるため、より微量の炭素の定量に適する傾向があり、Ec−0.15eVのDLTSスペクトルは炭素濃度との相関性がより高い傾向が見られた。
[実施例2]
実施例1で用いたサセプタを更に繰り返し使用してシリコンエピタキシャルウェーハを複数作製した。
作製した各シリコンエピタキシャルウェーハからDLTS測定用のシリコン試料を切り出した。切り出したシリコン試料に上記(A)、(B)および(C)を順次実施することにより、各シリコン試料の一方の表面にショットキー接合を形成し、他方の表面にオーミック層(Ga層)を形成して試料素子を作製した。
上記(A)〜(C)の処理を施して作製した試料素子(ダイオード)について、実施例1と同様の方法によりDLTS測定を行った。
各シリコンエピタキシャルウェーハについて得られたDLTSスペクトルを、SEMILAB社製プログラムを用いて、
Ec−0.08eVのトラップ準位a(Ti関連準位)、
Ec−0.15eVのトラップ準位b(炭素関連準位)、
Ec−0.27eVのトラップ準位c(Ti関連準位)、
についてフィッティング処理(Ture shape fitting処理)した。トラップ準位aおよびcがTi関連準位であることは文献公知である。
使用したサセプタの累積使用時間が異なる2つのシリコンエピタキシャルウェーハ(以下、ウェーハA、B)について求められた上記3つのトラップ準位のピーク強度を、表1に示す。ピーク強度は、シリコンエピタキシャルウェーハAのトラップ準位b(炭素関連準位)のピーク強度を1.0とする相対値で示す。
また、図2は、ウェーハAのトラップ準位b(炭素関連準位)についてフィッティング処理して得られたDLTSスペクトルである。図3は、ウェーハBの上記3つのトラップ準位についてフィッティング処理して得られたDLTSスペクトルである。
上記の実施例1ではトラップ準位b(E3 Fit.)のピーク強度は、サセプタの累積使用時間が長いほどピーク強度の値が大きくなる傾向が見られた。
これに対し、実施例1より更にサセプタの累積使用時間が長い実施例2では、表1に示すように、トラップ準位2(E3 Fit.)のピーク強度は増加から減少に転じ、更にTi関連準位も検出された。Tiは、サセプタの母材の黒鉛に含まれていた不純物と考えられる。このような場合、例えば、炭素関連準位のピーク強度が増加から減少に転じたことをもって、サセプタの交換または補修を行うことにより、製造されるシリコンエピタキシャルウェーハに重度のTi汚染が生じることを防ぐことができる。または、炭素関連準位のピーク強度が増加から減少に転じる前に交換または補修を行うように、予め予備実験を行う等して閾値を設定することにより、Ti汚染のない、またはTi汚染がきわめて少ないシリコンエピタキシャルウェーハを安定供給することが可能となる。
本発明は、シリコンウェーハ等の各種シリコン材料の製造分野において有用である。

Claims (14)

  1. シリコン材料の製造工程において用いられる部材の劣化評価方法であって、
    前記部材は炭素含有表面を有し、
    前記部材を用いて製造されたシリコン材料についてDLTS測定を行うこと、および、
    前記測定により得られたDLTSスペクトルにおける炭素関連準位のピーク強度に基づき前記部材の劣化の程度を評価すること、
    を含む、前記劣化評価方法。
  2. 前記ピーク強度が大きいほど前記部材の劣化の程度が重度であると判定することにより前記評価を行う、請求項1に記載の劣化評価方法。
  3. 前記ピーク強度の閾値を予め設定すること、および、
    前記測定により得られたピーク強度が前記閾値を超えた場合には前記部材は交換または補修を要すると判定すること、
    を含む、請求項2に記載の劣化評価方法。
  4. 前記部材の使用回数の増加または累積使用時間の増加に伴い炭素関連準位のピーク強度が増加から減少に転じたことをもって、前記部材の劣化が重度であると判定することにより前記評価を行う、請求項1に記載の劣化評価方法。
  5. 前記部材は炭素含有被膜を有する部材であり、該被膜の表面が前記炭素含有表面である、請求項1〜のいずれか1項に記載の劣化評価方法。
  6. 前記部材は前記炭素含有被膜を母材上に有し、かつ前記母材は焼結体である、請求項に記載の劣化評価方法。
  7. 前記焼結体は黒鉛である、請求項に記載の劣化評価方法。
  8. 前記炭素含有被膜は炭素含有蒸着膜である、請求項のいずれか1項に記載の劣化評価方法。
  9. 前記炭素含有蒸着膜は炭化珪素蒸着膜である、請求項に記載の劣化評価方法。
  10. 評価対象部材を用いて製造されたシリコンウェーハから切り出した測定用試料に水素原子を導入すること、および
    前記水素原子を導入した測定用試料を、電子線照射処理を行うことなく前記DLTS測定に付すこと、
    を含む請求項1〜のいずれか1項に記載の劣化評価方法。
  11. 前記測定用試料への水素原子の導入を、前記測定用試料をフッ酸に浸漬することにより行うことを含む、請求項10に記載の劣化評価方法。
  12. 前記シリコン材料はシリコンウェーハである、請求項1〜11のいずれか1項に記載の劣化評価方法。
  13. 前記部材は熱処理炉に配置されたサセプタである、請求項1〜12のいずれか1項に記載の劣化評価方法。
  14. シリコン材料の製造工程において複数のシリコン材料を製造するシリコン材料の製造方法であって、
    前記シリコン材料の製造工程は、炭素含有表面を有する部材を用いる処理を含み、
    前記シリコン材料の製造工程において製造された少なくとも1つのシリコン材料を用いて請求項1〜13のいずれか1項に記載の方法により前記部材の劣化を評価すること、
    および、
    前記評価の結果、前記部材の劣化が許容レベルを超えると判定された場合には前記部材を交換または補修した後に前記シリコン材料の製造工程におけるシリコン材料の製造を行うこと、
    を含む、前記シリコン材料の製造方法。
JP2016172690A 2016-09-05 2016-09-05 劣化評価方法およびシリコン材料の製造方法 Active JP6569628B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016172690A JP6569628B2 (ja) 2016-09-05 2016-09-05 劣化評価方法およびシリコン材料の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016172690A JP6569628B2 (ja) 2016-09-05 2016-09-05 劣化評価方法およびシリコン材料の製造方法

Publications (2)

Publication Number Publication Date
JP2018041755A JP2018041755A (ja) 2018-03-15
JP6569628B2 true JP6569628B2 (ja) 2019-09-04

Family

ID=61626357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016172690A Active JP6569628B2 (ja) 2016-09-05 2016-09-05 劣化評価方法およびシリコン材料の製造方法

Country Status (1)

Country Link
JP (1) JP6569628B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6645546B1 (ja) * 2018-09-03 2020-02-14 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6645545B1 (ja) * 2018-09-03 2020-02-14 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214690A (ja) * 2000-02-07 2004-07-29 Ibiden Co Ltd 半導体製造・検査装置用セラミック基板
JP2007317820A (ja) * 2006-05-25 2007-12-06 Shin Etsu Chem Co Ltd 静電吸着装置
JP6070095B2 (ja) * 2012-11-13 2017-02-01 株式会社Sumco エピタキシャルシリコンウェーハの汚染評価方法およびエピタキシャル成長装置炉内の汚染評価方法
JP6048381B2 (ja) * 2013-12-06 2016-12-21 信越半導体株式会社 シリコン単結晶中の炭素濃度評価方法、及び、半導体デバイスの製造方法
JP6300104B2 (ja) * 2014-12-02 2018-03-28 信越半導体株式会社 シリコン結晶の炭素濃度測定方法、シリコン結晶の炭素関連準位測定方法

Also Published As

Publication number Publication date
JP2018041755A (ja) 2018-03-15

Similar Documents

Publication Publication Date Title
JP6631498B2 (ja) シリコン材料製造工程の評価方法およびシリコン材料の製造方法
Ishizaka et al. Low temperature surface cleaning of silicon and its application to silicon MBE
CN108886005B (zh) 硅试样的碳浓度测定方法、硅单晶锭的制造方法、硅单晶锭和硅晶片
CN102433586A (zh) 在4H/6H-SiC硅面外延生长晶圆级石墨烯的方法
CN113519040A (zh) 单晶硅的电阻率测定方法
KR102513721B1 (ko) 실리콘 시료의 탄소 농도 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 단결정 잉곳의 제조 방법
CN106062937B (zh) 外延晶片的制造方法和外延晶片
JP6569628B2 (ja) 劣化評価方法およびシリコン材料の製造方法
JP2007158314A (ja) エピタキシャル層の前処理方法およびエピタキシャル層の評価方法並びにエピタキシャル層の評価装置
CN107210222A (zh) 外延涂布的半导体晶圆和生产外延涂布的半导体晶圆的方法
JP6729445B2 (ja) シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6028754B2 (ja) SiC単結晶基板の製造方法
JP2008544945A (ja) 酸素感受性の高いケイ素層及び該ケイ素層を得るための方法
KR102513720B1 (ko) 실리콘 시료의 탄소 농도 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 단결정 잉곳의 제조 방법
JP7413992B2 (ja) シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
TW200406848A (en) Method of eliminating boron contamination of annealed wafer
Yasutake et al. Photoluminescence study of defect-free epitaxial silicon films grown at low temperatures by atmospheric pressure plasma chemical vapor deposition
JP7447786B2 (ja) シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP7363762B2 (ja) シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
Bensalah et al. Study of ammonium fluoride passivation time on CdZnTe bulk crystal wafers
JP2004253690A (ja) 金属不純物評価方法及び評価用基板とその製造方法
JP2023091219A (ja) シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP2022115642A (ja) シリコン単結晶のdlts評価方法
Herman et al. Low-temperature deposition of a polycrystalline Si film on yttria-stabilized zirconia seed layer
Herman et al. Low-temperature Fabrication of a Crystallized Si Film Deposited on a Glass Substrate using an Yttria-stabilized Zirconia Seed Layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6569628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250