JP6551842B2

JP6551842B2 - 半導体装置

Info

Publication number: JP6551842B2
Application number: JP2015206300A
Authority: JP
Inventors: 大介平野
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2015-10-20
Filing date: 2015-10-20
Publication date: 2019-07-31
Anticipated expiration: 2035-10-20
Also published as: JP2017079254A

Description

本発明は、抵抗素子を備えた半導体装置に関し、特に高電圧が印加可能な抵抗素子を備えた半導体装置に関する。

ハイブリット車や電気自動車では、車両駆動用のバッテリが所定の駆動電圧を出力するように構成されており、バッテリの出力電圧を常に監視する必要がある。例えばハイブリット車の車両駆動用バッテリは出力電圧が２００Ｖ程度で、さらにこれを昇圧して５００Ｖ付近で使用される。そのため、異常電圧を監視するため電圧監視回路が必要となる。また近年では、１０００Ｖを越える異常電圧を監視する高電圧監視回路が求められている。

図３は、モータ駆動装置の一例を示す。モータ駆動装置１００は、車体から絶縁された高電圧のバッテリＢから出力される直流高電圧（例えば２００Ｖ）を昇圧コンバータ１０１により昇圧（例えば６００Ｖに昇圧）し、その昇圧電圧を平滑コンデンサ１０２を介してインバータ回路１０３によりモータ駆動用の３相交流電圧に変換して車両駆動用のモータＭに供給する構成となっている。この種のモータ駆動回路は、例えば特許文献１に記載されている。

このようなモータ駆動装置では、昇圧電圧を監視するため、電圧検出回路２００を備え、バッテリＢの正側に接続するノードｂ１とバッテリＢの負側に接続するノードｂ２の電圧を検出し、その検出結果に基づき図示しない制御回路から昇圧コンバータ１０１やインバータ回路１０３へ制御信号を出力し、モータ駆動を制御している。ここで電圧検出回路２００は、図４に示すようなオペアンプ２０１と抵抗２００ａ〜２００ｅとで構成することができる。

ところで、ハイブリット車や電気自動車のモータ駆動装置に用いられるような高い電圧を検出する電圧検出回路を、通常の半導体装置の製造方法に従いオペアンプと抵抗素子を備えた集積回路チップとし、この集積回路チップをリードフレームに実装し、樹脂封止して形成しようとすると、高電圧が印加されるリード間や、近傍に配置している他のリードとの間で放電が発生してしまい使用することができない。そのため、図５に示すように広い実装面積を確保して高い電圧に耐える構造とする必要があった。具体的には、実装基板３０１上にオペアンプ集積回路３０２と複数のチップ抵抗３０３を図示しない接続配線により接続して形成する方法が採用されている。ここで、６００Ｖ〜１０００Ｖを越える高い電圧が印加される電圧検出回路では、各チップ抵抗３０３の抵抗値が６２０ｋΩとすると、実装される抵抗素子の数は３０〜８０個程度となる。チップ抵抗３０３は、セラミック基板上に金属皮膜からなる抵抗素子が形成されたもので、その大きさは、２ｍｍ×１ｍｍ程度となる。そのため、実装基板３０１の大きさが数〜十数センチメートル角の大きさとなってしまい、小型化することは難しかった。

そこで本願出願人は、電圧検出回路２００をマルチチップ型の半導体装置で構成する技術を提案した（特願2015−140326）。図６に本願出願人が先に提案した半導体装置の一例を示す。複数の抵抗素子が形成されている抵抗チップ３００とオペアンプが形成されているオペアンプチップ４００が、実装用部材であるリードフレームに実装され、ワイヤ接続されている。

さらに詳細に説明すると、抵抗チップ３００とオペアンプチップ４００は、リードフレームを構成するダイパッド５０１上に載置されている。このリードフレームは、図面左側に２つのリード端子Ｌ１、Ｌ２を備え、図面右側に７つのリード端子Ｌ４〜Ｌ１０とダイパッド５０１の２つの吊りリードＬ３、Ｌ１１を備えている。なお図６に示す例では、リード端子Ｌ６〜Ｌ８は接続が形成されていないので、リード端子Ｌ６〜Ｌ８は形成しなくともよい。

リード端子Ｌ１は図３に示すバッテリＢの正極側に接続するノードｂ１が接続し、同様にリード端子Ｌ２はバッテリＢの負極側に接続するノードｂ２が接続する。抵抗２００ａと抵抗２００ｂの直列回路は、他端をリード端子Ｌ１０から接地電位、具体的には車体に接続する。抵抗２００ａと抵抗２００ｂの接続点は、オペアンプチップ４００に形成されているオペアンプ２０１の非反転入力端子に、金等からなるワイヤを用いて接続される。同様に抵抗２００ｃと抵抗２００ｄの直列回路の他端もリード端子Ｌ１０から接地電位に接続され、抵抗２００ｃと抵抗２００ｄの接続点は、オペアンプチップ４００に形成されているオペアンプ２０１の反転入力端子に、ワイヤを用いて接続される。

オペアンプの出力端子は、ワイヤにより抵抗チップ３００に形成されている抵抗２００ｅの一端に接続される。この抵抗２００ｅの他端は、抵抗２００ｃと抵抗２００ｄの接続点に接続し、ワイヤを用いてオペアンプチップ４００に形成されているオペアンプの反転入力端子に接続することで、抵抗２００ｅはオペアンプの帰還抵抗となっている。

オペアンプの出力端子は、ワイヤにより出力端子となるリード端子Ｌ４に直接接続することもできるが、オペアンプの電源Ｖ＋とリード端子Ｌ５を接続するワイヤとの接触を避けるため、抵抗チップ３００に別に形成した補助電極５０２を経由してワイヤによりリード端子Ｌ４に接続している。

さらに高電圧が印加するリード端子Ｌ１とリード端子Ｌ２は、所定の沿面距離を確保するため、各リード端子に印加される電圧に応じて所定の寸法だけ離して配置しており、さらにリード端子間の放電を防止するため、リード端子間にはリード端子の厚さに相当する樹脂層５０３が充填されている。

このような構造の半導体装置では、リード端子Ｌ１とリード端子Ｌ２間には１０００Ｖを超えるような高電圧が印加され、この電圧は抵抗チップ３００の端子Ｂ１と端子Ｂ２に印加されることになる。そのため抵抗チップには高耐圧特性が要求され、例えば抵抗素子をサファイア基板上に形成する構造としていた。しかし、サファイア基板は高価なため半導体装置の製造コストが高くなってしまう。

一方、安価なＰ型シリコン基板上に抵抗素子を形成する場合には、高耐圧を得るためシリコン基板上に厚いシリコン酸化膜を積層形成し、このシリコン酸化膜上に抵抗素子を形成することになる。しかし、シリコン酸化膜は耐湿性が悪く、抵抗素子に常に高電圧が印加される場合には、わずかな水分の侵入でも耐圧が低下してしまう。

特開２００９−２０１１９２号公報特開２０１２−９５４２７号公報

安価な半導体装置で高耐圧の抵抗チップを構成するために、シリコン基板上に厚い絶縁膜を積層し、この絶縁膜上に抵抗素子を形成する必要がある。その際、絶縁膜としてシリコン酸化膜を用いるのが一般的であった。しかし、シリコン酸化膜は水分の侵入を抑えることができないという問題があった。一方、水分の侵入を抑え耐湿特性を向上させるためには、窒化膜で被覆するのが好ましいことも知られている。そのため、抵抗素子を窒化膜で被覆することで耐湿性を向上できることが期待される。

しかしながら、１０００Ｖを超える高耐圧特性が要求される場合に、従来方法に従い厚く積層したシリコン酸化膜上に抵抗素子を形成し、抵抗素子表面を窒化膜で被覆して耐湿性を向上させようとしても所望の特性を得ることができなかった。すなわち、高電圧が印加される条件下では、従来方法の窒化膜被覆による耐湿性より高い耐湿性が要求されるようになってきた。本発明は、高耐圧特性と耐湿性に優れた抵抗素子を備えた半導体装置を提供することを目的とする。

上記目的を達成するため、本願請求項１に係る発明は、半導体基板上に積層された絶縁膜と、該絶縁膜上に形成された抵抗素子とを備えた半導体装置において、少なくとも前記絶縁膜の一部を第１の窒化膜で構成し、該第１の窒化膜上に前記抵抗素子を配置し、前記抵抗素子の引出電極表面のコンタクト部を除き、前記抵抗素子を第２の窒化膜で被覆し、前記コンタクト部は、前記第２の窒化膜と前記引出電極の表面とが接合し、前記第１の窒化膜と前記第２の窒化膜とが直接接合する接合部を前記抵抗素子の周囲に形成することで、前記抵抗素子が、前記第１の窒化膜と前記第２の窒化膜によって包囲されていることを特徴とする。

本願請求項２に係る発明は、請求項１記載の半導体装置において、前記引出電極を層間絶縁膜と配線金属膜を多層に積層した多層配線構造とし、表面に積層した前記配線金属膜表面に前記コンタクト部を形成し、前記コンタクト部は、前記第２の窒化膜と前記表面に積層した配線金属表面とが接合し、前記第１の窒化膜と前記第２の窒化膜とが直接接合する接合部を前記抵抗素子の周囲に形成することで、前記多層配線構造を含む前記抵抗素子が、前記第１の窒化膜と前記第２の窒化膜によって包囲されていることを特徴とする。

本願請求項３に係る発明は、請求項１または２いずれか記載の半導体装置において、前記半導体装置が外部引出用端子を備えた実装用部材に載置され、前記抵抗素子の前記コンタクト部が、接続部材により前記外部引出用端子と接続し、該外部引出用端子の少なくとも一部が露出するように前記半導体装置および前記実装用部材が封止樹脂により封止されていることを特徴とする。

本願請求項４に係る発明は、請求項１乃至３いずれか記載の半導体装置において、前記半導体基板は、シリコン基板であることを特徴とする。

本発明によれば、抵抗素子を引出電極のコンタクト部を除いて第１の窒化膜と第２の窒化膜で挟み、２つの窒化膜が相互に接合するようにして抵抗素子を包囲する構造とすることで、耐湿性向上を実現することができた。本発明は、高耐圧の半導体装置の製造工程に用いられる方法のみで簡便に形成することができ、製造コストの上昇を招くこともない。

また、本発明の半導体装置は、その引出電極を多層配線構造とすることで、コンタクト部から抵抗素子までの寸法を離す構造とすることも容易にでき、コンタクト部からの水分の侵入を防ぐことができるため、抵抗素子の耐湿性向上を可能にしている。

本発明の半導体装置は、通常の封止樹脂によるパッケージングを行ってもその耐湿性が劣化することがなく、通常の半導体装置と同様の方法により組立、実装することができる。

さらに本発明によれば、安価なシリコン基板を用いて高耐圧性、高耐湿性に優れた半導体装置を形成することができるという利点もある。

本発明の第１の実施例の半導体装置の説明図である。本発明の第２の実施例の半導体装置の説明図である。モータ駆動回路の説明図である。一般的な電圧検出回路の説明図である。実装基板上に形成された電圧検出回路の説明図である。本願出願人が先に開示した電圧検出回路を構成する半導体装置の説明図である。

本発明は、絶縁のために厚い絶縁膜が表面に形成されている半導体基板上に抵抗素子を形成する際、その抵抗素子を窒化膜で挟み込み、かつその窒化膜を隙間なく接合させることで、窒化膜によって抵抗素子が包囲された構造とした半導体装置である。さらに抵抗素子の電気的な接続を形成するためのコンタクト部は、引出電極表面の一部を露出するように窒化膜を開口する構造とすることで、窒化膜は引出電極を構成する金属膜と密着し、この開口部から水分等が入り込むことがない構造とした半導体装置である。以下、本発明の実施例について詳細に説明する。

まず、本発明の第１の実施例について詳細に説明する。図１は、本発明の第１の実施例の半導体装置の断面図を示している。Ｐ型のシリコン基板１の表面には３μｍの熱酸化膜と、この熱酸化膜上にＣＶＤ法により形成された３μｍのシリコン酸化膜が積層して、厚さ６μｍのシリコン酸化膜２ａを形成する。さらにシリコン酸化膜２ａの表面には、ＬＰ−ＣＶＤ法により形成された厚さ０．１５μｍの第１の窒化膜３を積層する。シリコン基板１上のシリコン酸化膜２ａの厚さおよび第１の窒化膜３の厚さは、この半導体装置に要求される耐圧の大きさに応じて適宜設定されることになる。

第１の窒化膜３は、図１に示すように抵抗素子が形成される領域を超え、その周辺部に達するように全面に形成しておく。次に、第１の窒化膜３表面にアルミニウム等の金属薄膜を積層形成して所定のパターニングを行い、抵抗素子の薄膜抵抗部４を形成する。ＣＶＤ法により全面に層間絶縁膜となるシリコン酸化膜２ｂを形成した後、先に形成した薄膜抵抗部４の一部を露出させる。全面にアルミニウム等の金属膜を形成して所定のパターニングを行い、先に形成した薄膜抵抗部４に接続して薄膜抵抗引出電極となる引出部５を形成する。

一方、薄膜抵抗部４、引出部５の周囲に形成されている層間絶縁膜となるシリコン酸化膜２ｂを除去して、抵抗素子の周囲に先に形成した第１の窒化膜３を露出させておく。

その後、プラズマＣＶＤ法により全面に第２の窒化膜６を堆積させる。ここで、抵抗素子の周囲に露出させておいた第１の窒化膜３は、第２の窒化膜６と直接接合し、接合部７が形成される。この段階で、抵抗素子は、第１の窒化膜３と第２の窒化膜６によって隙間なくサンドイッチされた構造となる。

その後、先に形成した引出部５上の第２の窒化膜６の一部を除去することで引出部５の表面の一部を露出させコンタクト部８を形成し、抵抗素子を備えた本発明の半導体装置が完成する（図１）。図１に示すようにこのコンタクト部８は、引出部５表面の一部を露出するように形成され、第２の窒化膜６は引出部５を構成する金属膜と密着した構造となる。

図１に示すように本発明の半導体装置は、シリコン基板１上に形成されている抵抗素子が第１の窒化膜３と第２の窒化膜６で包囲された形状となっている。窒化膜は従来から耐湿性の優れた膜として知られているように、膜自体の耐湿性は問題ない。また第１の窒化膜３と第２の窒化膜６が直接密着した接合部７も強い密着性が保たれ、この間から水分等が侵入することもない。さらに第２の窒化膜６が除去されて形成されたコンタクト部８は、第２の窒化膜６と金属膜からなる引出電極５が接合する構造となっているため、強い密着性が保たれこの間から水分等が侵入することもない。従って、本発明の半導体装置は、耐湿性に優れた窒化膜に包囲された構造として、さらにその窒化膜の接合部、あるいは窒化膜と金属膜の接合部も水分等の侵入のない接合部が形成されており、耐湿性に優れた半導体装置を形成することが可能となる。

次に第２の実施例について説明する。図２は、本発明の第２の実施例の半導体装置の断面図を示している。上述の第１の実施例同様、Ｐ型のシリコン基板１の表面には３μｍの熱酸化膜と、この熱酸化膜上にＣＶＤ法により形成された３μｍのシリコン酸化膜が積層して、厚さ６μｍのシリコン酸化膜２ａを形成する。さらにシリコン酸化膜２ａの表面には、ＬＰ−ＣＶＤ法により形成された厚さ０．１５μｍの第１の窒化膜３を積層する。シリコン基板１上のシリコン酸化膜２ａの厚さおよび第１の窒化膜３の厚さは、半導体装置に要求される耐圧の大きさに応じて適宜設定されることになる。

第１の窒化膜３は、図２に示すように抵抗素子が形成される領域を超え、その周辺部に達するように全面に形成しておく。次に、第１の窒化膜３表面にアルミニウム等の金属薄膜を積層形成して所定のパターニングを行い、抵抗素子の薄膜抵抗部４を形成する。ＣＶＤ法により全面に層間絶縁膜となるシリコン酸化膜２ｂを形成した後、先に形成した薄膜抵抗部４の一部を露出させる。全面にアルミニウム等の金属膜を形成して所定のパターニングを行い、先に形成した薄膜抵抗部４に接続して薄膜抵抗引出電極となる引出部５ａを形成する。

次に第１の実施例と異なり、さらにＣＶＤ法により全面に層間絶縁膜となるシリコン酸化膜２ｃを形成した後、先に形成した引出部５ａの一部を露出させる。全面にアルミニウム等の金属膜を形成して所定のパターニングを行い、先に形成した引出部５ａに接続して薄膜抵抗引出電極となる引出部５ｂを形成する。このように本実施例は、引出部を二層配線構造としている点で前述の第１の実施例と相違している。あるいはさらに層間絶縁膜の形成と引出部の形成を繰り返し多層配線構造としてもよい。

その後、薄膜抵抗部４、引出部５ａ、５ｂの周囲に形成されている層間絶縁膜となるシリコン酸化膜２ｂ、２ｃを除去して、抵抗素子の周囲に先に形成した第１の窒化膜３を露出させておく。

その後、第１の実施例同様、プラズマＣＶＤ法により全面に第２の窒化膜６を堆積させる。ここで、抵抗素子の周囲に露出させておいた第１の窒化膜３は、第２の窒化膜６と直接接合し、接合部７が形成される。この段階で、抵抗素子は、第１の窒化膜３と第２の窒化膜６によって隙間なくサンドイッチされた構造となる。

その後、先に形成した引出部５ｂ上の第２の窒化膜６の一部を除去することで、引出部５ｂの表面の一部を露出させコンタクト部８を形成し、抵抗素子を備えた本発明の半導体装置が完成する（図２）。図２に示すようにこのコンタクト部８は、引出部５ｂ表面の一部を露出するように形成され、第２の窒化膜６は引出部５ｂを構成する金属膜と密着した構造となる。

図２に示すように本発明の半導体装置は、シリコン基板１上に形成されている抵抗素子が第１の窒化膜と第２の窒化膜で包囲された形状となっている。窒化膜は従来から耐湿性の優れた膜として知られているように、膜自体の耐湿性は問題ない。また第１の窒化膜３と第２の窒化膜６が直接密着した接合部７も強い密着性が保たれ、この間から水分等が侵入することもない。さらに第２の窒化膜６が除去されて形成されたコンタクト部８は、第２の窒化膜６と金属膜からなる引出電極５ｂが接合する構造となっているため、強い密着性が保たれこの間から水分等が侵入することもない。特に本実施例では、コンタクト部８が引出電極５ｂと引き出し電極５ａを介して薄膜抵抗部４に接続する構造としているため、水分等の侵入をさらに抑制することができるという利点がある。従って、本発明の半導体装置は、耐湿性に優れた窒化膜に包囲された構造として、さらにその窒化膜の接合部、あるいは窒化膜と金属膜の接合部も水分等の侵入のない接合部が形成され、しかも二層構造の引出電極としており、耐湿性に優れた半導体装置を形成することが可能となる。

上記第１の実施例および第２の実施例で説明した構造の半導体装置を図６に示す抵抗チップとして用いて実装部材であるリードフレームに実装し、樹脂封止することができる。この場合、１０００Ｖを超えるような高電圧が印加されるリード端子Ｌ１とリード端子Ｌ２は、それぞれワイヤで上述のコンタクト部８と接続される。このように構成することで本実施例の半導体装置は、十分な耐圧が保たれ、さらに水分等の侵入もなく、十分な信頼性が保たれることが確認された。

このように本発明によれば、通常の封止樹脂により封止された半導体装置と何ら変わらない構造とすることができ、組立、実装等の製造コストの上昇を招くことのない半導体装置を提供することが可能となる。

なお本発明は、上記実施例に限定されるものでないことは言うまでもない。例えば、薄膜抵抗部４は、第１の窒化膜３上に直接形成される他、シリコン酸化膜を介して形成してもよい。その場合、このシリコン酸化膜は、第１の窒化膜と第２の窒化膜が直接接合するように層間絶縁膜のシリコン酸化膜２ａ、２ｂとともに除去すればよい。

１：シリコン基板、２、２ａ、２ｂ：シリコン酸化膜、３：第１の窒化膜、４：薄膜抵抗部、５、５ａ、５ｂ：引出電極、６：第２の窒化膜、７：接合部、８：コンタクト部、
100：モータ駆動回路、101：昇圧コンバータ、102：平滑コンデンサ、103：インバータ回路、200：電圧検出回路、201：オペアンプ、200ａ〜200ｅ：抵抗、300：抵抗チップ、301：実装基板、302：オペアンプ集積回路、303：チップ抵抗、400：オペアンプチップ、501：ダイパッド、502：補助電極、503：樹脂層

Claims

半導体基板上に積層された絶縁膜と、該絶縁膜上に形成された抵抗素子とを備えた半導体装置において、
少なくとも前記絶縁膜の一部を第１の窒化膜で構成し、該第１の窒化膜上に前記抵抗素子を配置し、
前記抵抗素子の引出電極表面のコンタクト部を除き、前記抵抗素子を第２の窒化膜で被覆し、
前記コンタクト部は、前記第２の窒化膜と前記引出電極の表面とが接合し、前記第１の窒化膜と前記第２の窒化膜とが直接接合する接合部を前記抵抗素子の周囲に形成することで、前記抵抗素子が、前記第１の窒化膜と前記第２の窒化膜によって包囲されていることを特徴とする半導体装置。
請求項１記載の半導体装置において、
前記引出電極を層間絶縁膜と配線金属膜を多層に積層した多層配線構造とし、表面に積層した前記配線金属膜表面に前記コンタクト部を形成し、
前記コンタクト部は、前記第２の窒化膜と前記表面に積層した配線金属表面とが接合し、前記第１の窒化膜と前記第２の窒化膜とが直接接合する接合部を前記抵抗素子の周囲に形成することで、前記多層配線構造を含む前記抵抗素子が、前記第１の窒化膜と前記第２の窒化膜によって包囲されていることを特徴とする半導体装置。
請求項１または２いずれか記載の半導体装置において、
前記半導体装置が外部引出用端子を備えた実装用部材に載置され、
前記抵抗素子の前記コンタクト部が、接続部材により前記外部引出用端子と接続し、
該外部引出用端子の少なくとも一部が露出するように前記半導体装置および前記実装用部材が封止樹脂により封止されていることを特徴とする半導体装置。
請求項１乃至３いずれか記載の半導体装置において、
前記半導体基板は、シリコン基板であることを特徴とする半導体装置。