JP6545426B1 - 電力変換装置 - Google Patents

Abstract

電力変換器（２）は、２個以上のスイッチング素子（３１ｐ，３１ｎ）と、蓄電要素（３２）と、一対の出力端子（Ｐ１，Ｐ２）とを含む複数の変換器セル（７）が直列に接続されたアーム（５，６）を有する。制御装置（３）は、電力変換器（２）を制御するように構成される。変換器セル（７）は、変換器セル（７）をバイパスするためのスイッチ（３４）を有する。制御装置（３）は、変換器セル（７）の故障を検知すると、故障変換器セルをバイパスさせるとともに、故障変換器セルのバイパスにより消失した出力電圧を推定し、故障変換器セルの推定された出力電圧を健全な変換器セルから出力させるように構成される。

Description

本発明は、電力変換装置に関する。

複数の単位変換器（以下、変換器セルと称す）がカスケードに接続されるモジュラーマルチレベル変換器（以下、ＭＭＣ変換器と称す）は、変換器セルの数を増加させることによって、高電圧に容易に対応することができる。モジュラーマルチレベル変換器は、大容量の静止型無効電力補償装置、または高圧直流送電用の交直電力変換装置として、送配電系統へ広く適用されている。変換器セルは、複数のスイッチング素子と蓄電要素（キャパシタと称することもある）とを備える。ＭＭＣ変換器では、変換器セルが故障しても、故障した変換器セルをバイパスすることによって、運転を継続することができる。

特許文献１には、変換器セルの故障数が最も多いアームの故障数に応じて、各アームにおける変換器セルの動作数を調整するとともに、キャパシタ電圧を上昇させることによって、各アームの変調率の調整が不要な運転方法が記載されている。

特開２０１７−１４３６１９号公報

しかしながら、特許文献１は、故障した変換器セルをバイパスした後に増大するアーム電流の高調波成分について考慮されていない。

ＭＭＣ変換器の変換器セルの出力電圧には、交流出力側の基本波成分（以下、単に基本波成分）および直流成分などのアーム電圧指令値に含まれる周波数成分の他に、スイッチング周波数成分、その整数次の成分、およびそれらの側帯波成分などの高調波成分（以下、単に高調波成分と称す）が含まれている。位相シフトＰＷＭ（Pulse Width Modulation）方式を採用しているＭＭＣ変換器は、各アームにおける各変換器セルのＰＷＭの基準位相を均等にシフトすることによって、各変換器セルの出力電圧の高調波成分を相殺する。これによって、アームの出力電圧のスイッチング周波数を高くすることができる。

しかしながら、変換器セルが故障した場合に、故障した変換器セルをバイパスすると、故障した変換器セルの出力電圧が零となる。これによって、ＰＷＭの基準位相のシフト量が均等ではなくなるため、各変換器セルの出力電圧の高調波成分が相殺できなくなる。その結果、アームの出力電圧に各変換器セルの出力電圧の高調波成分が残留する。これによって、一部の変換器セルに高調波成分のエネルギーが集中する。その結果、その一部の変換器セルのキャパシタ電圧が保護レベルを逸脱して、ＭＭＣ変換器が保護停止する恐れがある。

それゆえに、本発明の目的は、故障した変換器セルをバイパスした後に増大するアームの出力電圧の高調波成分を抑制することができる電力変換装置を提供することである。

本発明の電力変換装置は、各々が２個以上のスイッチング素子と、蓄電要素と、一対の出力端子とを含む複数の変換器セルが直列に接続されたアームを有する電力変換器と、電力変換器を制御するように構成された制御装置とを備える。変換器セルは、変換器セルをバイパスするためのスイッチを有する。制御装置は、変換器セルの故障を検知すると、故障変換器セルをバイパスさせるとともに、故障変換器セルのバイパスにより消失した出力電圧を推定し、故障変換器セルの推定された出力電圧を健全な変換器セルから出力させるように構成される。

本発明によれば、故障した変換器セルをバイパスした後に増大するアーム電流の高調波成分を抑制することができる。

実施の形態の電力変換装置１の概略構成図である。 （ａ）および（ｂ）は、電力変換器２を構成する変換器セル７の構成を表わす図である。 実施の形態１の制御装置３の内部構成を表わす図である。 基本制御部５０２の構成を表わす図である。 アーム制御部５０３の構成を表わす図である。 個別セル制御部２０２の構成を表わす図である。 セル付加電圧算出部２０３の構成を表わす図である。 制御装置３のハードウエア構成の一例を表わす図である。 実施の形態２の制御装置３の構成を表わす図である。 セルバランス用循環電流制御部６１０の構成を表わす図である。 実施の形態２のアーム電圧指令生成部６０１の構成を表わす図である。 実施の形態３の制御装置３の構成を表わす図である。 実施の形態４の電力変換装置１Ａの構成を表わす図である。 電力変換装置１Ｂの一部の構成を表わす図である。 電力変換装置１Ｃの一部の構成を表わす図である。 変形例の基本制御部５０２Ａの構成を表わす図である。

以下、実施の形態について、図面を参照して説明する。
実施の形態１．
（電力変換装置の全体構成）
図１は、実施の形態の電力変換装置１の概略構成図である。図１を参照して、電力変換装置１は、互いに直列接続された複数の変換器セルを含むモジュラーマルチレベル変換器によって構成されている。なお、「変換器セル」は、「サブモジュール」、ＳＭ、または「単位変換器」とも呼ばれる。電力変換装置１は、直流回路１４と交流回路１２との間で電力変換を行なう。電力変換装置１は、電力変換器２と、制御装置３とを含む。

電力変換器２は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗ（総称する場合または任意のものを示す場合、レグ回路４と記載する）を含む。

レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流回路１２と直流回路１４との間に接続され、両回路間で電力変換を行なう。図１には、交流回路１２が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。

レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器１３を介して交流回路１２に接続される。交流回路１２は、例えば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと変圧器１３との接続は図示していない。

各レグ回路４に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流回路１４に接続される。直流回路１４は、例えば、直流送電網などを含む直流電力系統または他の電力変換装置の直流端子である。後者の場合、２台の電力変換装置を連結することによって定格周波数などが異なる交流電力系統間を接続するためのＢＴＢ（Back To Back）システムが構成される。

図１の変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続する構成としてもよい。さらに、交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが変圧器１３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。すなわち、レグ回路４は、交流入力端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路４ｕ，４ｖ，４ｗに設けられた接続部を介して電気的に（すなわち直流的または交流的に）交流回路１２と接続される。

レグ回路４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム６とを含む。上アーム５と下アーム６との接続点である交流入力端子Ｎｕが変圧器１３と接続される。高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎが直流回路１４に接続される。レグ回路４ｖ，４ｗについても同様の構成を有するので、以下、レグ回路４ｕを代表として説明する。

上アーム５は、カスケード接続された複数の変換器セル７と、リアクトル８Ａとを含む。複数の変換器セル７およびリアクトル８Ａは直列に接続されている。同様に、下アーム６は、カスケード接続された複数の変換器セル７と、リアクトル８Ｂとを含む。複数の変換器セル７およびリアクトル８Ｂは直列に接続されている。以下の説明では、上アーム５および下アーム６のそれぞれに含まれる変換器セル７の数をＮｃｅｌｌとする。ただし、Ｎｃｅｌｌ≧２とする。

リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、上アーム５のリアクトル８Ａのみ、もしくは、下アーム６のリアクトル８Ｂのみを設けてもよい。

リアクトル８Ａ，８Ｂは、交流回路１２または直流回路１４などの事故時に事故電流が急激に増大しないように設けられている。しかし、リアクトル８Ａ，８Ｂのインダクタンス値を過大なものにすると電力変換器２の効率が低下するという問題が生じる。したがって、事故時においては、各変換器セル７の全てのスイッチング素子をできるだけ短時間で停止（オフ）することが好ましい。

電力変換装置１は、さらに、制御に使用される電気量（電流、電圧など）を計測する各検出器として、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂとを含む。これらの検出器によって検出された信号は、制御装置３に入力される。

なお、図１では図解を容易にするために、各検出器から制御装置３に入力される信号の信号線と、制御装置３および各変換器セル７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよび変換器セル７ごとに設けられている。各変換器セル７と制御装置３との間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、たとえば光ファイバによって構成される。

以下、各検出器について具体的に説明する。
交流電圧検出器１０は、交流回路１２のＵ相の交流電圧Ｖａｃｕ、Ｖ相の交流電圧Ｖａｃｖ、およびＷ相の交流電圧Ｖａｃｗを検出する。以下の説明では、Ｖａｃｕ、Ｖａｃｖ、およびＶａｃｗを総称してＶａｃと記載する。

交流電流検出器１６は、交流回路１２のＵ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、およびＷ相の交流電流Ｉａｃｗを検出する。以下の説明では、Ｉａｃｕ、Ｉａｃｖ、およびＩａｃｗを総称してＩａｃと記載する。

直流電圧検出器１１Ａは、直流回路１４に接続された高電位側直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流回路１４に接続された低電位側直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。直流電圧Ｖｄｃｐと直流電圧Ｖｄｃｎとの差を直流電圧Ｖｄｃとする。

Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム５に流れる上アーム電流Ｉｐｕ、および下アーム６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。以下の説明では、上アーム電流Ｉｐｕ、Ｉｐｖ、Ｉｐｗを総称して上アーム電流Ｉａｒｍｐと記載し、下アーム電流Ｉｎｕ、Ｉｎｖ、Ｉｎｗを総称して下アーム電流Ｉａｒｍｎと記載し、上アーム電流Ｉａｒｍｐと下アーム電流Ｉａｒｍｎとを総称してＩａｒｍと記載する。

（変換器セル）
図２（ａ）および図２（ｂ）は、電力変換器２を構成する変換器セル７の構成を表わす図である。

図２（ａ）に示す変換器セル７は、ハーフブリッジ構成と呼ばれる回路構成を有する。この変換器セル７は、２つのスイッチング素子３１ｐ、３１ｎを直列接続して形成した直列体と、蓄電要素３２と、バイパススイッチ３４と、電圧検出器３３とを備える。直列体と蓄電要素３２とは並列接続される。

スイッチング素子３１ｎの両端子を入出力端子Ｐ１，Ｐ２とする。スイッチング素子３１ｐ、３１ｎのスイッチング動作により蓄電要素３２の両端電圧、および零電圧を出力する。たとえば、スイッチング素子３１ｐがオン、かつスイッチング素子３１ｎがオフとなったときに、蓄電要素３２の両端電圧が出力される。スイッチング素子３１ｐがオフ、かつスイッチング素子３１ｎがオンとなったときに、零電圧が出力される。

バイパススイッチ３４は、入出力端子Ｐ１，Ｐ２間に接続される。バイパススイッチ３４をオンにすることによって、変換器セル７が短絡される。変換器セル７が短絡することによって、変換器セル７に含まれるスイッチング素子３１ｐ、３１ｎが事故時に発生する過電流から保護される。

電圧検出器３３は、蓄電要素３２の両端の電圧Ｖｃを検出する。
図２（ｂ）に示す変換器セル７は、フルブリッジ構成と呼ばれる回路構成を有する。この変換器セル７は、２つのスイッチング素子３１ｐ１，３１ｎ１を直列接続して形成された第１の直列体と、２つスイッチング素子３１ｐ２，３１ｎ２を直列接続して形成された第２の直列体と、蓄電要素３２と、バイパススイッチ３４と、電圧検出器３３とを備える。第１の直列体と、第２の直列体と、蓄電要素３２とが並列接続される。

スイッチング素子３１ｐ１とスイッチング素子３１ｎ１との中点と、スイッチング素子３１ｐ２とスイッチング素子３１ｎ２との中点とを変換器セル７の入出力端子Ｐ１，Ｐ２とする。スイッチング素子３１ｐ１、３１ｎ１、３１ｐ２、３１ｎ２のスイッチング動作により蓄電要素３２の両端電圧、または零電圧を出力する。

バイパススイッチ３４は、入出力端子Ｐ１，Ｐ２間に接続される。バイパススイッチ３４をオンにすることによって、変換器セル７が短絡される。変換器セル７が短絡することによって、変換器セル７に含まれる各素子が事故時に発生する過電流から保護される。

電圧検出器３３は、蓄電要素３２の両端の電圧Ｖｃを検出する。
図２（ａ）および図２（ｂ）において、スイッチング素子３１ｐ、３１ｎ、３１ｐ１、３１ｎ１、３１ｐ２、３１ｎ２は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＧＣＴ（Ｇａｔｅ Ｃｏｍｍｕｔａｔｅｄ Ｔｕｒｎ−ｏｆｆ）サイリスタなどの自己消弧型の半導体スイッチング素子にＦＷＤ（Ｆｒｅｅｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が逆並列に接続されて構成される。

図２（ａ）および図２（ｂ）において、蓄電要素３２には、フィルムコンデンサなどのキャパシタが主に用いられる。蓄電要素３２は、以降の説明では、キャパシタと呼称することもある。

以降では、変換器セル７を図２（ａ）に示すハーフブリッジセルの構成とし、スイッチング素子として半導体スイッチング素子、蓄電要素としてキャパシタを用いた場合を例に説明する。しかし、電力変換器２を構成する変換器セル７を図２（ｂ）に示すフルブリッジ構成としてもよい。また、上記で示した構成以外の変換器セル、例えば、クランプトダブルセルと呼ばれる回路構成などを適用した変換器セルを用いてもよく、スイッチング素子および蓄電要素も上記のものに限定するものではない。

（制御装置）
図３は、実施の形態１の制御装置３の内部構成を表わす図である。

制御装置３は、スイッチング制御部５０１と、バイパス制御部５１０とを備える。
スイッチング制御部５０１は、変換器セル７のスイッチング素子３１ｐ，３１ｎのオン、オフを制御する。

バイパス制御部５１０は、アーム内の変換器セル７の故障を検知すると、アーム内の故障が生じた変換器セル７のバイパススイッチ３４をオンにすることによって、故障が生じた変換器セル７を過電流から保護する。

スイッチング制御部５０１は、Ｕ相基本制御部５０２Ｕと、Ｕ相上アーム制御部５０３ＵＰと、Ｕ相下アーム制御部５０３ＵＮと、Ｖ相基本制御部５０２Ｖと、Ｖ相上アーム制御部５０３ＶＰと、Ｖ相下アーム制御部５０３ＶＮと、Ｗ相基本制御部５０２Ｗと、Ｗ相上アーム制御部５０３ＷＰと、Ｗ相下アーム制御部５０３ＷＮとを備える。

以下の説明では、Ｕ相基本制御部５０２Ｕ、Ｖ相基本制御部５０２Ｖ、およびＷ相基本制御部５０２Ｗを総称して基本制御部５０２と記載する。Ｕ相上アーム制御部５０３ＵＰ、Ｕ相下アーム制御部５０３ＵＮ、Ｖ相上アーム制御部５０３ＶＰ、Ｖ相下アーム制御部５０３ＶＮ、Ｗ相上アーム制御部５０３ＷＰ、およびＷ相下アーム制御部５０３ＷＮを総称してアーム制御部５０３と記載する。

図４は、基本制御部５０２の構成を表わす図である。
基本制御部５０２は、アーム電圧指令生成部６０１と、キャパシタ電圧指令生成部６０２とを備える。

アーム電圧指令生成部６０１は、上アームのアーム電圧指令値ｋｒｅｆｐと、下アームのアーム電圧指令値ｋｒｅｆｎとを算出する。以下の説明では、ｋｒｅｆｐとｋｒｅｆｎとを総称してｋｒｅｆと記載する。

キャパシタ電圧指令生成部６０２は、上アームに含まれるＮ個の変換器セル７のキャパシタ３２のキャパシタ指令電圧値Ｖｃｒｅｆｐを算出する。キャパシタ電圧指令生成部６０２は、下アームに含まれるＮ個の変換器セル７のキャパシタ３２のキャパシタ指令電圧値Ｖｃｒｅｆｎを算出する。たとえば、キャパシタ指令電圧値Ｖｃｒｅｆｐは、上アームの変換器セル７のキャパシタ３２の平均電圧とし、キャパシタ指令電圧値Ｖｃｒｅｆｎは、下アームの変換器セル７のキャパシタ３２の平均電圧とする。以下の説明では、ＶｃｒｅｆｐとＶｃｒｅｆｎとを総称してＶｃｒｅｆと記載する。

アーム電圧指令生成部６０１は、交流電流制御部６０３と、循環電流算出部６０４と、循環電流制御部６０５と、指令分配部６０６とを備える。

交流電流制御部６０３は、検出された交流電流Ｉａｃと設定された交流電流指令値Ｉａｃｒｅｆとの偏差が０になるように交流制御指令値Ｖｃｐを算出する。

循環電流算出部６０４は、上アームのアーム電流Ｉａｒｍｐと、下アームのアーム電流Ｉａｒｍｐとに基づいて、１つのレグ回路４に流れる循環電流Ｉｚを計算する。循環電流は、複数のレグ回路４の間を循環する電流である。例えば、１つのレグ回路４に流れる循環電流Ｉｚは、以下の式によって計算できる。

Ｉｄｃ＝（Ｉｐｕ＋Ｉｐｖ＋Ｉｐｗ＋Ｉｎｕ＋Ｉｎｖ＋Ｉｎｗ）／２ ・・・（１）
Ｉｚ＝（Ｉａｒｍｐ＋Ｉａｒｍｎ）／２−Ｉｄｃ／３ ・・・（２）
循環電流制御部６０５は、循環電流Ｉｚを設定された循環電流指令値Ｉｚｒｅｆ、例えば０に追従制御するための循環制御指令値Ｖｚｐを算出する。

指令分配部６０６は、交流制御指令値Ｖｃｐと、循環制御指令値Ｖｚｐと、直流電圧指令値Ｖｄｃｒｅｆと、中性点電圧Ｖｓｎと、交流電圧Ｖａｃとを受ける。電力変換器２の交流側が変圧器１３を介して交流回路１２に接続されているため、中性点電圧Ｖｓｎは、直流回路１４の直流電源の電圧により求めることができる。直流電圧指令値Ｖｄｃｒｅｆは、直流出力制御により与えられても、一定値でもよい。

指令分配部６０６は、これらの入力に基づいて、上アーム、および下アームがそれぞれ出力分担する電圧を算出する。指令分配部６０６は、算出した電圧から上アーム、下アーム内のインダクタンス成分による電圧降下分をそれぞれ差し引くことによって、上アームのアーム電圧指令値ｋｒｅｆｐ、および下アームのアーム電圧指令値ｋｒｅｆｎを決定する。

決定された上アームのアーム電圧指令値ｋｒｅｆｐ、および下アームのアーム電圧指令値ｋｒｅｆｎは、交流電流Ｉａｃを交流電流指令値Ｉａｃｒｅｆに追従させ、循環電流Ｉｚを循環電流指令値Ｉｚｒｅｆに追従させ、直流電圧Ｖｄｃを直流電圧指令値Ｖｄｃｒｅｆに追従させるとともに、交流電圧Ｖａｃをフィードフォワード制御する出力電圧指令となる。

基本制御部５０２は、上アームのアーム電流Ｉａｒｍｐと、下アームのアーム電流Ｉａｒｍｎと、上アームのアーム電圧指令値ｋｒｅｆｐと、下アームのアーム電圧指令値ｋｒｅｆｎと、上アームのキャパシタ指令電圧値Ｖｃｒｅｆｐと、下アームのキャパシタ指令電圧値Ｖｃｒｅｆｎとを出力する。

図５は、アーム制御部５０３の構成を表わす図である。
アーム制御部５０３は、変換器セル７の故障を検知すると、故障した変換器セル７をバイパスさせるとともに、故障した変換器セル７のバイパスにより欠損した出力電圧を推定する。アーム制御部５０３は、故障した変換器セル７の推定された出力電圧を健全な変換器セル７から出力させる。

アーム制御部５０３は、Ｎｃｅｌｌ個の個別セル制御部２０２と、セル付加電圧算出部２０３とを備える。

個別セル制御部２０２は、対応する変換器セル７を個別に制御する。個別セル制御部２０２は、基本制御部５０２からアーム電圧指令値ｋｒｅｆ、アーム電流Ｉａｒｍ、およびキャパシタ指令電圧値Ｖｃｒｅｆを受ける。個別セル制御部２０２は、対応する変換器セル７から、キャパシタ電圧Ｖｃおよびセル健全判定信号ｃｎを受ける。変換器セル７が健全な状態のときにセル健全判定信号は「１」となり、変換器セル７が故障状態のときにセル健全判定信号は「０」となる。個別セル制御部２０２は、セル付加電圧算出部２０３からセル付加電圧信号ｄｃｖｍを受ける。

個別セル制御部２０２は、対応する変換器セル７のゲート信号ｇａを生成して、対応する変換器セル７へ出力する。個別セル制御部２０２は、対応する変換器セル７の消失出力電圧信号ｃｖｍを生成して、セル付加電圧算出部２０３へ出力する。

図６は、個別セル制御部２０２の構成を表わす図である。
個別セル制御部２０２は、個別セルバランス制御部２０２１と、ＰＷＭ変調部２０２２と、信号切替器２０２３Ａ、２０２３Ｂ、２０２３Ｃ、２０２３Ｄと、セル出力電圧推定部２０２４と、加算器２０５１とを備える。

信号切替器２０２３Ａは、セル付加電圧算出部２０３から出力されるセル付加電圧信号ｄｃｖｍと、零電圧を表わす零信号とを受ける。信号切替器２０２３Ａは、セル健全判定信号ｃｎによって選択される信号を出力する。変換器セル７が健全な状態のときには、セル健全判定信号ｃｎが「１」となり、セル付加電圧信号ｄｃｖｍが出力される。変換器セル７が故障状態のときには、セル健全判定信号ｃｎが「０」となり、零信号が出力される。

個別セルバランス制御部２０２１は、キャパシタ指令電圧値Ｖｃｒｅｆと、対応する変換器セル７のキャパシタ電圧Ｖｃと、アーム電流Ｉａｒｍとに基づいて、キャパシタ電圧Ｖｃがキャパシタ指令電圧値Ｖｃｒｅｆと一致するように個別セルバランス制御出力ｄｋｒｅｆｃを出力する。たとえば、個別セルバランス制御部２０２１は、ＶｃｒｅｆとＶｃとの差分にゲインＫを乗算した結果に基づいて、個別セルバランス制御出力ｄｋｒｅｆｃを生成することができる。

信号切替器２０２３Ｂは、個別セルバランス制御出力ｄｋｒｅｆｃと、零電圧を表わす零信号とを受ける。信号切替器２０２３Ａは、セル健全判定信号ｃｎによって選択される信号を出力する。変換器セル７が健全な状態のときには、セル健全判定信号ｃｎが「１」となり、個別セルバランス制御出力ｄｋｒｅｆｃが出力される。変換器セル７が故障状態のときには、セル健全判定信号ｃｎが「０」となり、零信号が出力される。

加算器２０５１は、信号切替器２０２３Ａから出力された信号と、信号切替器２０２３Ｂから出力された信号と、アーム電圧指令値ｋｒｅｆとを加算する。加算結果が、セル電圧指令値ｋｒｅｆｃとして出力される。

ＰＷＭ変調部２０２２は、キャリア基準位相ＣＲＰおよびデッドタイムＤＴをパラメータとして、セル電圧指令値ｋｒｅｆｃを位相シフトＰＷＭ方式で変調することによって、ＰＷＭ変調信号を出力する。ＰＷＭ変調部２０２２は、変換器セル７の構成に応じた変調をする。変換器セル７の構成において、出力されるＰＷＭ変調信号の数ｎも増減する。例えば、ハーフブリッジセルの場合はｎ＝２、フルブリッジセルの場合はｎ＝４となる。

１つのアームの中の変換器セル７の数がＮｃｅｌｌのときに、１つのアーム中において各変換器セル７のＰＷＭ変調部２０２２に３６０°／Ｎｃｅｌｌずつ異なる位相が割り振られることによって、１つのアーム内においてＮｃｅｌｌ個のＰＷＭのキャリア基準位相ＣＲＰの間隔が等間隔となる。これにより、各変換器セル７の出力電圧の高調波成分を相殺し、１つのアームの出力電圧の等価スイッチング周波数を高周波化することができる。但し、変換器セル７に故障が発生して、故障変換器セル７の出力電圧が零となると、各変換器セル７の出力電圧の高調波成分の相殺ができなくなる。その結果、アームの出力電圧に各変換器セル７の出力電圧の高調波成分が残留するようになる。

信号切替器２０２３Ｃは、ＰＷＭ変調信号と、零電圧を表わす零信号とを受ける。信号切替器２０２３Ｃは、セル健全判定信号ｃｎによって選択される信号を出力する。変換器セル７が健全な状態のときには、セル健全判定信号ｃｎが「１」となり、ＰＷＭ変調信号が出力される。変換器セル７が故障状態のときには、セル健全判定信号ｃｎが「０」となり、零信号が出力される。信号切替器２０２３Ｃから出力された信号は、ゲート信号ｇａとして、対応する変換器セル７のスイッチング素子３１ｐ、３１ｎのゲートドライバに送られることによって、対応する変換器セル７のスイッチング素子３１ｐ、３１ｎがスイッチング制御される。

セル出力電圧推定部２０２４は、ＰＷＭ変調信号を受ける。セル出力電圧推定部２０２４は、ＰＷＭ変調信号によってスイッチング素子３１ｐ、３１ｎがスイッチングされた場合の対応する変換器セル７の出力電圧を推定する。セル出力電圧推定部２０２４は、推定されたセル出力電圧の大きさを表わす推定信号ｐｃｖを出力する。具体的には、セル出力電圧推定部２０２４は、ＰＷＭ変調信号によって、対応する変換器セル７内のスイッチング素子３１ｐ、３１ｎがオン状態となるかあるいはオフ状態となるかに応じて、対応する変換器セル７の出力電圧を零電圧、またはキャパシタ電圧であると推定する。具体的には、セル出力電圧推定部２０２４は、スイッチング素子３１ｐへのＰＷＭ変調信号およびスイッチング素子３１ｎへのＰＷＭ変調信号によって、スイッチング素子３１ｐがオン、かつスイッチング素子３１ｎがオフとなる場合に、キャパシタ電圧Ｖｃ（蓄電要素３２の両端電圧）を対応する変換器セル７の出力電圧として推定する。セル出力電圧推定部２０２４は、スイッチング素子３１ｐへのＰＷＭ変調信号およびスイッチング素子３１ｎへのＰＷＭ変調信号によって、スイッチング素子３１ｐがオフ、かつスイッチング素子３１ｎがオンとなる場合に、零電圧を対応する変換器セル７の出力電圧として推定する。

なお、ここでは、セル出力電圧推定部２０２４には、簡易的にＰＷＭ変調信号のみが入力されるものとしたが、アーム電流Ｉａｒｍが入力されるものとしてもよい。この場合、セル出力電圧推定部２０２４は、アーム電流Ｉａｒｍを用いて、デッドタイム期間中の出力電圧を推定することができる。すなわち、セル出力電圧推定部２０２４は、スイッチング素子３１ｐへのＰＷＭ変調信号およびスイッチング素子３１ｎへのＰＷＭ変調信号によって、スイッチング素子３１ｐがオフ、かつスイッチング素子３１ｎがオフとなる場合に、アーム電流Ｉａｒｍの向きに応じて、対応する変換器セル７の出力電圧を推定する。これによって、対応する変換器セル７の出力電圧を高精度に推定することができる。

信号切替器２０２３Ｄは、推定信号ｐｃｖと、零電圧の大きさを表わす零信号とを受ける。信号切替器２０２３Ｄは、セル健全判定信号ｃｎによって選択される信号を出力する。変換器セル７が健全な状態のときには、セル健全判定信号ｃｎが「１」となり、零信号が消失出力電圧の推定値の大きさを表わす消失出力電圧信号ｃｖｍとして出力される。変換器セル７が故障状態のときには、セル健全判定信号ｃｎが「０」となり、推定信号ｐｃｖが消失出力電圧信号ｃｖｍとして出力される。すなわち、個別セル制御部２０２は、変換器セル７が故障状態の場合、その変換器セル７が健全な状態のときに、その変換器セル７から出力されるはずであった電圧をＰＷＭ変調信号に基づいて推定して、セル付加電圧算出部２０３へ出力する。

図７は、セル付加電圧算出部２０３の構成を表わす図である。
セル付加電圧算出部２０３は、消失出力電圧加算部２０３１と、健全セル計算部２０３２と、除算器２０３３とを備える。

消失出力電圧加算部２０３１は、Ｎｃｅｌｌ個の個別セル制御部２０２の各々で推定演算された消失出力電圧信号ｃｖｍを加算して、アームにおける１個以上の故障した変換器セル７の消失出力電圧の総和を表わす総消失出力電圧信号ｃｃｖｍを出力する。

健全セル計算部２０３２は、Ｎｃｅｌｌ個のセル健全判定信号ｃｎを加算する。加算結果は、アーム内の健全な変換器セルの数（以下、健全セル数）ｓｃとなる。

除算器２０３３は、総消失出力電圧信号ｃｃｖｍを健全セル数ｓｃで除算して、除算結果であるセル付加電圧信号ｄｃｖｍを出力する。セル付加電圧信号ｄｃｖｍは、アーム内の１つの健全な変換器セル７が分担する付加出力電圧の大きさを表わす。セル付加電圧信号ｄｃｖｍは、個別セル制御部２０２の信号切替器２０２３Ａへ送られる。

上記の構成により、実施の形態１の電力変換装置１は、変換器セル７が故障した場合においても、運転を継続することができる。

（制御装置３の動作）
以下では、すべての変換器セル７が健全な状態のときにはと、１つ以上の変換器セル７が故障状態のときのそれぞれにおける、制御装置３の動作を説明する。

（アーム内の全変換器セル７が健全な場合の動作）
アーム内の全変換器セル７が健全な状態のときの制御装置３の動作について説明する。

アーム内のすべての変換器セル７が健全な状態のときには、アーム内のすべての変換器セル７のセル健全判定信号ｃｎは「１」となる。アーム内のすべての個別セル制御部２０２において、信号切替器２０２３Ｄから零信号が出力されるので、消失出力電圧信号ｃｖｍは全て０となる。これによって、セル付加電圧算出部２０３から出力されるセル付加電圧信号ｄｃｖｍも０となる。すなわち、アーム内のすべての変換器セル７が健全な状態のときに、セル付加電圧信号ｄｃｖｍは０となる。

個別セル制御部２０２では、信号切替器２０２３Ｂが、個別セルバランス制御部２０２１から出力される個別セルバランス制御出力ｄｋｒｅｆｃを出力する。信号切替器２０２３Ａが、セル付加電圧算出部２０３から出力されるセル付加電圧信号ｄｃｖｍ（＝０）を出力する。

加算器２０５１は、アーム電圧指令値ｋｒｅｆと、個別セルバランス制御出力ｄｋｒｅｆｃと、セル付加電圧信号ｄｃｖｍ（＝０）とを加算し、加算結果であるセル電圧指令値ｋｒｅｆｃが得られる。

ＰＷＭ変調部２０２２は、セル電圧指令値ｋｒｅｆｃをＰＷＭ変調し、ＰＷＭ変調信号を出力する。信号切替器２０２３Ｃは、ＰＷＭ変調信号を出力する。信号切替器２０２３Ｃから出力されたＰＷＭ変調信号は、ゲート信号ｇａとして、変換器セル７のスイッチング素子３１ｐ、３１ｎのゲートドライバに送られることによって、変換器セル７のスイッチング素子３１ｐ、３１ｎがスイッチング制御される。

（アーム内に故障した変換器セル７が含まれる場合の動作）
アーム内に故障した変換器セル７が含まれる場合の制御装置３の動作について説明する。

アームに１つ以上の故障した変換器セル７が含まれる場合、故障した変換器セル７のセル健全判定信号ｃｎが「０」となる。これによって、故障した変換器セル７に対応する個別セル制御部２０２において、信号切替器２０２３Ｄから推定信号ｐｃｖが消失出力電圧信号ｃｖｍとして出力される。

消失出力電圧信号ｃｖｍは、セル付加電圧算出部２０３に入力されて、アーム内の１つの健全な変換器セル７が分担する付加出力電圧の大きさを表わすセル付加電圧信号ｄｃｖｍが得られる。

（健全な変換器セルの動作）
健全な変換器セル７の個別セル制御部２０２では、信号切替器２０２３Ａがセル付加電圧信号ｄｃｖｍを出力し、信号切替器２０２３Ｂが個別セルバランス制御出力ｄｋｒｅｆｃを選択して出力する。

加算器２０５１は、セル付加電圧信号ｄｃｖｍと、個別セルバランス制御出力ｄｋｒｅｆｃと、アーム電圧指令値ｋｒｅｆとを加算して、加算結果であるセル電圧指令値ｋｒｅｆｃを出力する。

ＰＷＭ変調部２０２２は、セル電圧指令値ｋｒｅｆｃをＰＷＭ変調し、ＰＷＭ変調信号を出力する。信号切替器２０２３Ｃは、ＰＷＭ変調信号を出力する。信号切替器２０２３Ｃから出力されたＰＷＭ変調信号は、ゲート信号ｇａとして変換器セル７のスイッチング素子３１ｐ、３１ｎのゲートドライバに送られることによって、変換器セル７のスイッチング素子３１ｐ、３１ｎがスイッチング制御される。

（故障した変換器セルの動作）
故障した変換器セル７の個別セル制御部２０２では、信号切替器２０２３Ａ、２０２３Ｂが共に零信号を出力するため、加算器２０５１から出力されるセル電圧指令値ｋｒｅｆｃは、アーム電圧指令値ｋｒｅｆと等しくなる。

ＰＷＭ変調部２０２２は、セル電圧指令値ｋｒｅｆｃをＰＷＭ変調し、ＰＷＭ変調信号を出力するが、信号切替器２０２３Ｃは、零信号を出力するため、ゲート信号ｇａは零信号となる。これによって、変換器セル７のスイッチング素子３１ｐ、３１ｎはオフ状態になる。

以上の動作により、アーム内の故障した変換器セル７から出力されるはずであった消失出力電圧がアーム内の健全な変換器セル７のセル電圧指令値に含まれるので、故障した変換器セル７がバイパスされることによって消失した出力電圧が健全な変換器セル７から出力される。これにより、故障した変換器セル７が出力していた電圧高調波を疑似的に健全な変換器セル７から出力し、対抗電圧がなくなったことにより増大する高調波電流を抑制することができる。その結果、一部の変換器セル７のキャパシタ電圧が保護レベルを逸脱することによる電力変換装置１の保護停止をすることなく、電力変換装置１の継続運転が可能となる。

（実施の形態１の変形例１）
上記の説明では、セル出力電圧推定部２０２４は、ＰＷＭ変調信号に基づいて故障した変換器セル７の出力電圧を推定したが、推定の仕方は限定されるものではない。例えば、セル出力電圧推定部２０２４は、故障した変換器セル７のキャリア基準位相とセル電圧指令値とに基づいて、故障した変換器セル７の出力電圧を推定してもよい。

（実施の形態１の変形例２）
上記の説明では、セル付加電圧算出部２０３は、アーム内の全ての健全な変換器セル７の対応する個別セル制御部２０２が、セル付加電圧が加算されたセル電圧指令値を求めると記載したが、これに限定するものではない。アーム内の一部の健全な変換器セル７の対応する個別セル制御部２０２が、セル付加電圧が加算されたセル出力電圧指令値と求めることによって、アーム内の一部の健全な変換器セル７に対抗電圧を出力させるものとしてもよい。この場合、セル付加電圧算出部２０３は、故障した変換器セル７の消失出力電圧の総和を表わす総消失出力電圧信号ｃｃｖｍをアーム内の一部の健全な変換器セル７の総数で除算することによって、セル付加電圧信号ｄｃｖｍを求める。セル付加電圧信号ｄｃｖｍは、アーム内の一部の健全な変換器セル７の中の１つが分担する付加電圧の大きさを表わす。

（制御装置３のハードウエア構成）
図８は、制御装置３のハードウエア構成の一例を表わす図である。

制御装置３は、いわゆるデジタルリレー装置と同様の構成を有する。制御装置３は、ＡＤ（アナログ−デジタル）変換部５３０と、演算処理部５３５と、ＩＯ（Input and Output）部５４３と、整定および表示部５４７とを備える。

ＡＤ変換部５３０の前段に、アーム電流検出器９Ａ，９Ｂ、交流電圧検出器１０、交流電流検出器１６、直流電圧検出器１１Ａ，１１Ｂ、電圧検出器３３からの入力信号を、制御装置３の内部での信号処理に適した電圧レベルに変換するための複数の変成器（不図示）が設けられていてもよい。

ＡＤ変換部５３０は、アナログフィルタ５３１と、ＡＤ変換器５３２とを含む。アナログフィルタ５３１は、ＡＤ変換の際の折返し誤差を除去するために設けられたローパスフィルタである。ＡＤ変換器５３２は、アナログフィルタ５３１を通過した信号をデジタル値に変換する。

図８では、ＡＤ変換部５３０の入力は１チャンネルのみ代表的に示されているが、実際には、各検出器からの信号を受けるために多入力の構成となっている。したがって、より詳細には、ＡＤ変換部５３０は、複数のアナログフィルタ５３１と、複数のアナログフィルタ５３１を通過した信号を選択するためのマルチプレクサ（不図示）とを含む。

演算処理部５３５は、ＣＰＵ（Central Processing Unit）５３６と、メモリ５３７と、バスインターフェース５３８，５３９と、これらを接続するバス５４０とを含む。ＣＰＵ５３６は、制御装置３の全体の動作を制御する。メモリ５３７は、ＣＰＵ５３６の主記憶として用いられる。さらに、メモリ５３７は、フラッシュメモリなどの不揮発性メモリを含むことにより、プログラムおよび信号処理用の設定値などを格納する。

なお、演算処理部５３５は、演算処理機能を有する回路によって構成されていればよく、図８の例には限定されない。たとえば、演算処理部５３５は、複数のＣＰＵを備えていてもよい。また、演算処理部５３５は、ＣＰＵなどのプロセッサに代えて、少なくとも１つのＡＳＩＣ（Application Specific Integrated Circuit）によって構成されていてもよいし、少なくとも１つのＦＰＧＡ（Field Programmable Gate Array）によって構成されていてもよい。もしくは、演算処理部５３５は、プロセッサ、ＡＳＩＣ、およびＦＰＧＡのうちのいずれかの組み合わせによって構成されていてもよい。

ＩＯ部５４３は、通信回路５４４と、デジタル入力回路５４５と、デジタル出力回路５４６とを含む。通信回路５４４は、各変換器セル７に出力するための光信号を生成する。通信回路５４４から出力された信号は、光中継装置５５５を介して変換器セル７に伝送される。デジタル入力回路５４５およびデジタル出力回路５４６は、ＣＰＵ５３６と外部装置との間で通信を行う際のインターフェース回路である。

整定および表示部５４７は、整定値の入力および表示のためのタッチパネル５４８を備える。タッチパネル５４８は、液晶パネルのような表示装置とタッチパッドのような入力装置とを組わせた入出力インターフェースである。タッチパネル５４８は、バスインターフェース５３９を介してバス５４０と接続される。

実施の形態２．
変換器セル７が故障した場合に、アーム電流Ｉａｒｍの高調波成分が増大し、健全な変換器セル７において、キャパシタ電圧のアンバランスが生じる恐れがあるのは、電力変換器２の交流出力電流および直流出力電流が小さく、アーム電流の実効値が小さい場合である。

個別セルバランス制御は、アーム電流の実効値が大きい場合には、十分効果を奏するが、アーム電流の実効値が小さい場合には、個別セルバランス制御が十分な効果を奏さない場合がある。

しかしながら、交流出力電力および直流出力電力は上位の指令により決定されるため、交流出力電流および直流出力電流を自由に設定することはできない。また、直流成分および交流の基本波成分の循環電流は、基本的に変換器セル７のキャパシタ電圧の各相の平均値のバランス制御、または上アームと下アームの平均値のバランス制御に使用されるため、自由度がない。

そこで、実施の形態２では、アーム内で各変換器セル７のキャパシタ電圧のバランスが取れないような電力変換器２の交流出力電流および直流出力電流が小さい場合には、電力変換器２から出力される電流の周波数と異なる周波数の電流を電力変換器２の内部で循環させる。これによって、アーム電流の実効値が大きくなるので、個別セルバランス制御が十分効果を奏し、変換器セル７の間のアンバランスが解消される。ここで、電力変換器２から出力される電流の周波数と異なる周波数の電流とは、直流電流および交流回路１２から出力される交流電流（基本波の電流）以外の電流である。

図９は、実施の形態２の制御装置３の構成を表わす図である。
実施の形態２の制御装置３は、実施の形態１の制御装置３と同様に、スイッチング制御部５０１およびバイパス制御部５１０を備えるととともに、セルバランス用循環電流制御部６１０を備える。

セルバランス用循環電流制御部６１０は、複数のアームのうちのいずれかのアームの変換器セル７の故障を検知すると、アーム電流Ｉａｒｍの実効値を増加させるために、電力変換器２から出力される電流の周波数とは異なる周波数の電流を電力変換器２の内部で循環させる。

図１０は、セルバランス用循環電流制御部６１０の構成を表わす図である。
セルバランス用循環電流制御部６１０は、第１座標変換部６１１と、補償器６１２と、第２座標変換部６１３とを備える。

第１座標変換部６１１は、ＵＶＷ３相の循環電流成分Ｉｚｕ、Ｉｚｖ、Ｉｚｗを、電力変換器２から出力される電流の周波数とは異なる周波数θで回転するｄｑ２相座標上に変換する。変換されたＩｚｄは有効成分、Ｉｚｑは無効成分で、いずれも直流量となる。

補償器６１２は、２相の循環電流成分Ｉｚｄ、Ｉｚｑが、２相に換算された循環電流指令成分Ｉｚｄｒｅｆ、Ｉｚｑｒｅｆに追従するよう２相の直流電圧指令成分Ｖｚｄｒｅｆ、Ｖｚｑｒｅｆを出力する。

第２座標変換部６１３は、補償器６１２が求めた２相の直流電圧指令成分Ｖｚｄｒｅｆ、Ｖｚｑｒｅｆを、３相の直流電圧指令循環電流成分Ｖｄｃｃｕ、Ｖｄｃｃｖ、Ｖｄｃｃｗに変換する。Ｖ直流電圧指令循環電流成分ｄｃｃｕ、Ｖｄｃｃｖ、Ｖｄｃｃｗは、それぞれＵ相基本制御部５０２Ｕ、Ｖ相基本制御部５０２Ｖ、Ｗ相基本制御部５０２Ｗのアーム電圧指令生成部６０１に送られる。以下の説明では、Ｖｄｃｃｕ、Ｖｄｃｃｖ、Ｖｄｃｃｗを総称してＶｄｃｃと記載する。

図１１は、実施の形態２のアーム電圧指令生成部６０１の構成を表わす図である。
指令分配部６０６は、実施の形態１と同様に、交流制御指令値Ｖｃｐ、循環制御指令値Ｖｚｐと、直流電圧指令値Ｖｄｃｒｅｆと、中性点電圧Ｖｓｎと、交流電圧Ｖａｃとを受けるともに、直流電圧指令循環電流成分Ｖｄｃｃを受ける。

指令分配部６０６は、実施の形態１と同様に、これらの入力に基づいて、上アームおよび下アームがそれぞれ出力分担する電圧を算出する。指令分配部６０６は、算出した電圧から上アーム、および下アーム内のインダクタンス成分による電圧降下分をそれぞれ差し引くことによって、上アームのアーム電圧指令値ｋｒｅｆｐおよび下アームのアーム電圧指令値ｋｒｅｆｎを決定する。

本実施の形態によって、アーム電流Ｉａｒｍの実効値が増加するので、セル電圧指令値を構成する基本波が大きくなる。その結果、個別セルバランス制御が十分効果を奏し、変換器セル７の間のアンバランスが解消される。

実施の形態３．
本実施の形態では、変圧器１３は、変圧比可変の変圧器とする。変圧比可変の変圧器は、たとえば、タップ切替機能付き変圧器などで実現される。

実施の形態２では、交流出力電力および直流出力電力が上位の指令により決定されるため、交流出力電流および直流出力電流を自由に設定することができない旨を記載した。

電力変換装置１は、変圧器１３を介して交流回路１２に連系されるので、変圧器１３の変圧比を変化させることによって、交流出力電力および直流出力電力に影響を与えずに、交流出力電流Ｖａｃを変化させることができる。これによって、アーム電流Ｉａｒｍの実効値を増加させることができるので、変換器セル７間のアンバランスを解消することができる。

図１２は、実施の形態３の制御装置３の構成を表わす図である。
実施の形態３の制御装置３は、実施の形態１と同様にスイッチング制御部５０１およびバイパス制御部５１０を備えるととともに、変圧器制御部５０４を備える。

変圧器制御部５０４は、複数のアームのうちのいずれかのアームの変換器セル７の故障を検知すると、アーム電流Ｉａｒｍの実効値を増加させるために、変圧器１３の変圧比を変化させる。具体的には、変圧器１３の交流回路１２側の電圧Ｖ１と、電力変換装置１側の電圧Ｖ２との比Ｎ（Ｖ２／Ｖ１）を小さくすることによって、交流回路１２から電力変換装置１へ流れる交流電流を増加させる。これによって、アーム電流Ｉａｒｍの実効値が増加するので、セル電圧指令値を構成する基本波を大きくなる。その結果、高調波の影響を低減することができる。

実施の形態４．
図１３は、実施の形態４の電力変換装置１Ａの構成を表わす図である。

実施の形態４の電力変換装置１Ａが、実施の形態１の電力変換装置１Ａと相違する点は、実施の形態４の電力変換装置１Ａの電力変換器２Ａの各アームが、冗長変換器セル（ＲＳＭ）７ａを備える点である。冗長変換器セル７ａの構成は、図２（ａ）および（ｂ）に示す変換器セル７の構成と同様である。

各アームの冗長変換器セル７ａは、各アーム内のいずれかの変換器セル７に故障が生じる前において、バイパスされている。したがって、この期間においては、冗長変換器セル７ａは、変換動作をしない。

各アームの冗長変換器セル７ａは、各アーム内のいずれかの変換器セル７に故障が生じた後は、バイパスが解除される。したがって、この期間においては、冗長変換器セル７ａは、故障が生じた変換器セル７の代わりに、変換動作をする。

バイパス制御部５１０は、アーム内のいずれかの変換器セル７に故障が生じる前に、そのアーム内の冗長変換器セル７ａのバイパススイッチ３４をオンにする。バイパス制御部５１０は、アーム内のいずれかの変換器セル７に故障が生じた後は、そのアーム内の冗長変換器セル７ａのバイパススイッチ３４をオフにする。

以上のように、本実施の形態では、各アーム内のいずれかの変換器セル７に故障が生じた後は、冗長変換器セル７ａは、故障が生じた変換器セル７の代わりに、変換動作をする。これによって、変換器セル７が故障した場合でも、１つのアーム中において動作する変換器セルの個数が変化しないので、変換器セルの出力電圧の高調波成分を相殺することができる。

なお、アーム内の冗長変換器セル７ａの数は、１個に限定されるものではなく、複数個であってもよい。また、アーム内の冗長変換器セル７ａは、固定されていなくてもよい。故障が生じていない複数の変換器セルの中から冗長変換器セルが一定の周期ごとに、順番に、あるいはランダムに選択されるものとしてもよい。

（変形例）
本発明は、上記の実施形態に限定されるものではなく、たとえば、以下のような変形例も含まれる。
（１）電力変換器２の構成
上記の実施形態では、電力変換器２は、ダブルスター型と呼ばれる構成を有する。電力変換器２は、主にＨＶＤＣ（High Voltage Direct Current）送電用の交直変換器に使われる。上記の実施形態で説明した電力変換器の制御は、他の構成の電力変換器にも適用できる。

図１４は、電力変換装置１Ｂの一部の構成を表わす図である。
電力変換装置１Ｂの電力変換器２Ｂは、シングルデルタ型と呼ばれる構成を有する。電力変換器２Ｂは、主に無効電力補償装置に使用される。

図１５は、電力変換装置１ＣＭの一部の構成を表わす図である。
電力変換装置１Ｃの電力変換器２Ｃは、シングルスター型と呼ばれる構成である。電力変換器２Ｃも、主に無効電力補償装置に使用される。

上記の実施形態で説明したような変換器セル７の故障による生じる高調波を抑制する方式は、電力変換器２Ｂおよび２Ｃにおいても効果を奏する。出力が交流側のみである電力変換器２Ｃでは、実施の形態２で説明した循環電流は、基本波成分以外の周波数の電流でよい。例えば、直流成分の循環電流を流してもよい。

（２）三角波比較ＰＷＭ変調方式を例に説明したが、キャリアが鋸波の鋸波比較ＰＷＭ変調方式としてもよく、キャリアを制限するものではない。また、空間電圧ベクトルＰＷＭ変調方式の場合も同様の効果を奏するような機能を付加することによって、変換器セルに故障が生じた場合においても変換器の運転継続を行うことができる。

（３）上記の実施形態で説明した制御は、各変換器セル７のキャパシタ電圧のアンバランスが拡大した場合に、断続的に動作するものであってもよい。

（４）循環電流制御用の変換器セル
アーム内に通常の変換器セルと、循環電流制御用の変換器セルとが含まれる場合には、基本制御部の構成が、図４に示すものと相違する。

図１６は、変形例の基本制御部５０２Ａの構成を表わす図である。
図１６の基本制御部５０２Ａが、図４の基本制御部５０２と相違する点は、基本制御部６０から出力される循環制御指令値Ｖｚｐが指令分配部６０６Ａに出力されない。

指令分配部６０６Ａは、交流制御指令値Ｖｃｐと、直流電圧指令値Ｖｄｃｒｅｆと、中性点電圧Ｖｓｎと、交流電圧Ｖａｃとを受ける。指令分配部６０６は、これらの入力に基づいて、上アーム、および下アームがそれぞれ出力分担する電圧を算出する。指令分配部６０６は、算出した電圧から上アーム、下アーム内のインダクタンス成分による電圧降下分をそれぞれ差し引くことによって、上アームのアーム電圧指令値ｋｒｅｆｐ、および下アームのアーム電圧指令値ｋｒｅｆｎを決定する。アーム電圧指令値ｋｒｅｆｐ、および下アームのアーム電圧指令値ｋｒｅｆｎによって、実施の形態１で説明したようにアーム内の通常の変換器セルを制御する信号が生成される。

一方、図示しない制御ブロックが、基本制御部６０から出力される循環制御指令値Ｖｚｐに基づいて、循環器制御用の変換器セルへのＰＷＭ変調信号を出力する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ，１Ｂ，１Ｃ 電力変換装置、２，２Ａ，２Ｂ，２Ｃ 電力変換器、３ 制御装置、４ｕ，４ｖ，４ｗ レグ回路、５ｕ，５ｖ，５ｗ 上アーム、６ｕ，６ｖ，６ｗ 下アーム、７ 変換器セル、７ａ 冗長変換器セル、８Ａ，８Ｂ リアクトル、９Ａ，９Ｂ アーム電流検出器、１０ 交流電圧検出器、１１Ａ，１１Ｂ 直流電圧検出器、１２ 交流回路、１３ 変圧器、１４ 直流回路、１６ 交流電流検出器、３１ｐ，３１ｎ，３１ｐ１，３１ｎ１，３１ｐ２，３１ｎ２ スイッチング素子、３２ 蓄電要素、３３ 電圧検出器、３４ バイパススイッチ、２０２ 個別セル制御部、２０３ セル付加電圧算出部、５０１ スイッチング制御部、５０２，５０２Ａ 基本制御部、５０２Ｕ Ｕ相基本制御部、５０２Ｖ Ｖ相基本制御部、５０２Ｗ Ｗ相基本制御部、５０３ＵＰ Ｕ相上アーム制御部、５０３ＵＮ Ｕ相下アーム制御部、５０３ＶＰ Ｖ相上アーム制御部、５０３ＶＮ Ｖ相下アーム制御部、５０３ＷＰ Ｗ相上アーム制御部、５０３ＷＮ Ｗ相下アーム制御部、５０４ 変圧器制御部、５１０ バイパス制御部、５３０ ＡＤ変換部、５３１ アナログフィルタ、５３２ ＡＤ変換器、５３５ 演算処理部、５３６ ＣＰＵ、５３７ メモリ、５３８，５３９ バスＩ／Ｆ、５４０ バス、５４３ ＩＯ部、５４４ 通信回路、５４５ デジタル入力回路、５４６ デジタル出力回路、５４７ 整定および表示部、５４８ タッチパネル、５５５ 光中継装置、６０１ アーム電圧指令生成部、６０２ キャパシタ電圧指令生成部、６０３ 交流電流制御部、６０４ 循環電流算出部、６０５ 循環電流制御部、６０６ 指令分配部、６１０ セルバランス用循環電流制御部、６１１ 第１座標変換部、６１２ 補償器、６１３ 第２座標変換部、２０２２ ＰＷＭ変調部、２０２３Ａ，２０２３Ｂ，２０２３Ｃ，２０２３Ｄ 信号切替器、２０２４ セル出力電圧推定部、２０３１ 消失出力電圧加算部、２０３２ 健全セル計算部、２０５１ 加算器、Ｎｎ 低電位側直流端子、Ｎｐ 高電位側直流端子、Ｎｕ，Ｎｖ，Ｎｗ 交流入力端子。

Claims (11)

1. 各々が２個以上のスイッチング素子と、蓄電要素と、一対の出力端子とを含む複数の変換器セルが直列に接続されたアームを有する電力変換器と、
   前記電力変換器を制御するように構成された制御装置とを備え、
   前記変換器セルは、前記変換器セルをバイパスするためのスイッチを有し、
   前記制御装置は、前記変換器セルの故障を検知すると、故障変換器セルをバイパスさせるとともに、前記故障変換器セルのバイパスにより消失した出力電圧を推定し、前記故障変換器セルの前記推定された出力電圧を健全な変換器セルから出力させるように構成され、
   前記制御装置は、
   アーム電圧指令値を出力するように構成される基本制御部と、
   前記アーム電圧指令値を受けて、前記アーム内の対応する前記変換器セルを個別に制御するように構成される１個以上の個別セル制御部とを含み、
   前記故障変換器セルに対応する前記個別セル制御部は、前記故障変換器セルのバイパスにより消失した出力電圧を推定するように構成され、
   前記健全な変換器セルに対応する前記個別セル制御部は、前記アーム電圧指令値と、前記故障変換器セルのバイパスにより消失した出力電圧とに基づいて、対応する変換器セルの電圧指令値を算出するように構成される、電力変換装置。
2. 前記個別セル制御部は、
   対応する前記変換器セルのセル電圧指令を受けて、ＰＷＭ変調信号を出力するように構成されるＰＷＭ変調部と、
   前記ＰＷＭ変調信号に基づいて、前記対応する変換器セルの出力電圧を推定するように構成されるセル出力電圧推定部とを含む、請求項１記載の電力変換装置。
3. 前記セル出力電圧推定部は、前記ＰＷＭ変調信号によって前記スイッチング素子がオン状態となるかあるいはオフ状態となるかに応じて、前記変換器セルの出力電圧を零電圧、または前記蓄電要素の両端電圧であると推定するように構成される、請求項２記載の電力変換装置。
4. 前記個別セル制御部は、対応する前記変換器セルが故障状態のときには、前記セル出力電圧推定部によって推定された電圧の大きさを表わす信号を出力し、対応する前記変換器セルが健全な状態のときには、零電圧を表わす信号を出力する第１の信号切替器を含む、請求項２記載の電力変換装置。
5. 前記制御装置は、前記１個以上の個別セル制御部の前記第１の信号切替器から出力される信号の総和を、前記アーム内の全ての健全な変換器セルの総数で除算することによって、前記全ての健全な変換器セルの中の１つが分担する付加出力電圧の大きさを表わす信号を出力するように構成されるセル付加電圧算出部を含む、請求項４記載の電力変換装置。
6. 前記制御装置は、前記１個以上の個別セル制御部の前記第１の信号切替器から出力される信号の総和を、前記アーム内の一部の健全な変換器セルの総数で除算することによって、前記一部の健全な変換器セルの中の１つが分担する付加出力電圧の大きさを表わす信号を出力するように構成されるセル付加電圧算出部を含む、請求項４記載の電力変換装置。
7. 前記個別セル制御部は、
   対応する前記変換器セルが故障状態のときには、零電圧の大きさを表わす信号を出力し、対応する前記変換器セルが健全な状態のときに、前記セル付加電圧算出部の出力信号を出力する第２の信号切替器と、
   前記基本制御部から出力される前記アーム電圧指令値と前記第２の信号切替器の出力とを加算して、加算結果をセル電圧指令値として前記ＰＷＭ変調部へ送る加算器とを含む、請求項５または６記載の電力変換装置。
8. 前記個別セル制御部は、対応する変換器セルの蓄電要素の電圧が前記アーム内の変換器セルの蓄電要素の平均電圧と一致するように個別セルバランス制御出力を出力するように構成される個別セルバランス制御部を含み、
   前記加算器は、前記基本制御部から出力される前記アーム電圧指令値と、前記第２の信号切替器の出力と、前記個別セルバランス制御出力とを加算して、加算結果を前記セル電圧指令値として前記ＰＷＭ変調部へ送る、請求項７記載の電力変換装置。
9. 前記制御装置は、前記変換器セルの故障を検知すると、前記アームに流れるアーム電流の実効値を増加させるように構成される、請求項１記載の電力変換装置。
10. 前記制御装置は、前記アーム電流の実効値を増加させるために、前記電力変換器から出力される電流の周波数成分とは異なる周波数成分の電流を前記電力変換器の内部で循環させるように構成される、請求項９に記載の電力変換装置。
11. 前記電力変換装置は、変圧比が可変の変圧器を備え、
    前記制御装置は、前記アーム電流の実効値を増加させるために、前記変圧比を変化させることによって、交流出力電流を増加させるように構成される、請求項９に記載の電力変換装置。

Images