JP6540547B2 - Ｍｐｓダイオード - Google Patents

Description

本発明は、ＭＰＳダイオードに関する。

従来から、半導体装置として、Ｐ型半導体とＮ型半導体とのＰＮ接合構造を有するＰＮ接合ダイオードとショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）とを組み合わせたＭＰＳ（Merged PiN Schottky）構造を有するＭＰＳダイオードが知られている（例えば、特許文献１、２）。

特許文献１には、Ｎ型窒化物系化合物半導体からなるドリフト層と、ドリフト層の表面に形成されたＰ型領域及びＮ型領域と、Ｎ型領域とショットキー接触し、かつＰ型領域の少なくとも一部と接触する電極とを備えるＭＰＳダイオードが記載されている。

特開２０１４−１１０３１０号公報 特開２０１３−２３２５６４号公報

ＭＰＳダイオードの電力変換効率をより向上させる観点から、ＭＰＳダイオードの逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させる技術が望まれていた。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することが可能である。
［形態１］
ＭＰＳダイオードであって、Ｎ型の第１半導体層と、前記第１半導体層の一方の面に、交互に配置されているＰ型半導体領域及びＮ型半導体領域と、前記Ｎ型半導体領域とショットキー接合し、前記Ｐ型半導体領域の少なくとも一部と接するショットキー電極と、を備え、前記Ｎ型半導体領域の前記第１半導体層と接する領域におけるドナー濃度は、前記第１半導体層の前記Ｎ型半導体領域と接する領域におけるドナー濃度より低く、かつ、前記Ｎ型半導体領域の前記ショットキー電極と接する領域におけるドナー濃度より低く、交互に配置されている前記Ｐ型半導体領域及び前記Ｎ型半導体領域のうちの両端に前記Ｐ型半導体領域が配置されており、さらに、前記ショットキー電極と電気的に接続しており、絶縁膜を介して前記両端に配置されたＰ型半導体領域を覆うフィールドプレート電極を備え、前記第１半導体層から前記ショットキー電極に向かう方向において、前記フィールドプレート電極の最も前記第１半導体層側の面は、前記Ｐ型半導体領域が前記第１半導体層と接する面より前記ショットキー電極側に位置し、前記Ｎ型半導体領域が前記ショットキー電極と接する面より前記第１半導体層側に位置する、ＭＰＳダイオード。

（１）本発明の一形態によれば、ＭＰＳダイオードが提供される。このＭＰＳダイオードは、Ｎ型の第１半導体層と、前記第１半導体層の一方の面に、交互に配置されているＰ型半導体領域及びＮ型半導体領域と、前記Ｎ型半導体領域とショットキー接合し、前記Ｐ型半導体領域の少なくとも一部と接するショットキー電極と、を備え、前記Ｎ型半導体領域の前記第１半導体層と接する領域におけるドナー濃度は、前記第１半導体層の前記Ｎ型半導体領域と接する領域におけるドナー濃度より低く、かつ、前記Ｎ型半導体領域の前記ショットキー電極と接する領域におけるドナー濃度より低い。この形態のＭＰＳダイオードによれば、逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させることができる。

（２）上述のＭＰＳダイオードにおいて、前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域を二等分した場合に、前記第１半導体層側の前記Ｎ型半導体領域の平均ドナー濃度と比べて、前記ショットキー電極側の前記Ｎ型半導体領域の平均ドナー濃度の方が高くてもよい。この形態のＭＰＳダイオードによれば、逆方向バイアス印加時の耐圧をさらに向上させることができる。

（３）上述のＭＰＳダイオードにおいて、前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域のドナー濃度は、前記ショットキー電極側から前記第１半導体層側に向かうに従って、同じか若しくは次第に低くなるとしてもよい。この形態のＭＰＳダイオードによれば、逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させることができる。

（４）上述のＭＰＳダイオードにおいて、前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域のドナー濃度は、前記ショットキー電極側から前記第１半導体層側に向かうに従って次第に低くなるとしてもよい。この形態のＭＰＳダイオードによれば、逆方向バイアス印加時の耐圧をさらに向上させることができる。

（５）上述のＭＰＳダイオードにおいて、前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域のドナー濃度が一定の領域を備えてもよい。この形態のＭＰＳダイオードによれば、逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させることができる。

（６）上述のＭＰＳダイオードにおいて、前記Ｐ型半導体領域の平均アクセプタ濃度は、前記第１半導体層の平均ドナー濃度の１００倍以上としてもよい。この形態のＭＰＳダイオードによれば、逆方向バイアス印加時の耐圧をさらに向上させることができる。

（７）上述のＭＰＳダイオードにおいて、前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域を二等分した場合における前記第１半導体層側の前記Ｎ型半導体領域の平均ドナー濃度と比べて、前記Ｐ型半導体領域の平均アクセプタ濃度の方が高くしてもよい。この形態のＭＰＳダイオードによれば、逆方向バイアス印加時の耐圧をさらに向上させることができる。

（８）上述のＭＰＳダイオードにおいて、前記Ｐ型半導体領域が前記第１半導体層と接する面と、前記Ｎ型半導体領域が前記第１半導体層と接する面とは、略同一平面上としてもよい。この形態のＭＰＳダイオードによれば、逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させることができる。

（９）上述のＭＰＳダイオードにおいて、さらに、前記第１半導体層に対して、前記ショットキー電極とは反対側に、Ｎ型オーミック電極を備えてもよい。この形態のＭＰＳダイオードによれば、逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させることができる。

（１０）上述のＭＰＳダイオードにおいて、前記Ｐ型半導体領域及び前記Ｎ型半導体領域は、主に窒化ガリウムにより形成されていてもよい。この形態のＭＰＳダイオードによれば、逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させることができる。

（１１）上述のＭＰＳダイオードにおいて、前記Ｎ型半導体領域はケイ素を含み、前記Ｐ型半導体領域はマグネシウムを含んでもよい。この形態のＭＰＳダイオードによれば、逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させることができる。

（１２）上述のＭＰＳダイオードにおいて、さらに、前記第１半導体層と、前記Ｎ型オーミック電極との間に、前記第１半導体層よりも平均ドナー濃度が高いＮ型の第２半導体層を備えてもよい。この形態のＭＰＳダイオードによれば、第２半導体層とＮ型オーミック電極との接触抵抗を下げることができる。

（１３）上述のＭＰＳダイオードにおいて、並列して交互に配置されている前記Ｐ型半導体領域及び前記Ｎ型半導体領域のうちの両端に前記Ｐ型半導体領域が配置されていてもよい。この形態のＭＰＳダイオードによれば、両端における耐圧を向上できる。

（１４）上述のＭＰＳダイオードにおいて、さらに、前記ショットキー電極と電気的に接続しており、絶縁膜を介して前記両端に配置されたＰ型半導体領域を覆うフィールドプレート電極を備え、前記第１半導体層から前記ショットキー電極に向かう方向において、前記フィールドプレート電極の最も前記第１半導体層側の面は、前記Ｐ型半導体領域が前記第１半導体層と接する面より前記ショットキー電極側に位置し、前記Ｎ型半導体領域が前記ショットキー電極と接する面より前記第１半導体層側に位置してもよい。この形態のＭＰＳダイオードによれば、耐圧を向上させることができる。

本発明は、ＭＰＳダイオード以外の種々の形態で実現することも可能である。例えば、ＭＰＳダイオードの製造方法や、この製造方法を用いてＭＰＳダイオードを製造する装置などの形態で実現することができる。

本願発明のＭＰＳダイオードによれば、逆方向耐圧を向上させ、かつ、順方向バイアス印加時の立ち上がり電圧を低減させることができる。

第１実施形態における半導体装置の構成を模式的に示す断面図。 半導体装置の製造方法を示す工程図。 スルー膜が形成された状態を示す模式図。 パターニングしたフォトレジスト膜が形成された状態を示す模式図。 スルー膜の開口部が形成された状態を示す模式図。 イオン注入が行われている状態を示す模式図。 スルー膜が除去された状態を示す模式図。 Ｎ型半導体領域と半導体層との断面のキャリアに関する濃度を示す図。 Ｐ型半導体領域と半導体層との断面のキャリアに関する濃度を示す図。 Ｅｃ（伝導帯下端のエネルギー）のプロファイルを示す図。 順方向バイアス印加時の効果を説明する図。 逆方向バイアス印加時の効果を説明する模式図。 第２実施形態における半導体装置の構成を模式的に示す断面図。 第３実施形態における半導体装置の構成を模式的に示す断面図。 変形例における断面のキャリアに関する濃度を示す図。

Ａ．第１実施形態
Ａ−１．半導体装置の構成
図１は、第１実施形態における半導体装置１０の構成を模式的に示す断面図である。図１には、相互に直交するＸＹＺ軸が図示されている。

図１のＸＹＺ軸のうち、Ｘ軸は、図１の紙面左から紙面右に向かう軸であり、＋Ｘ軸方向は、紙面右に向かう方向であり、−Ｘ軸方向は、紙面左に向かう方向である。図１のＸＹＺ軸のうち、Ｙ軸は、図１の紙面手前から紙面奥に向かう軸であり、＋Ｙ軸方向は、紙面奥に向かう方向であり、−Ｙ軸方向は、紙面手前に向かう方向である。図１のＸＹＺ軸のうち、Ｚ軸は、図１の紙面下から紙面上に向かう軸であり、＋Ｚ軸方向は、紙面上に向かう方向であり、−Ｚ軸方向は、紙面下に向かう方向である。

本実施形態では、半導体装置１０は、ＭＰＳ（Merged PiN Schottky）ダイオードであり、窒化物半導体である窒化ガリウム（ＧａＮ）を用いて形成されたＧａＮ系の半導体装置である。半導体装置１０は、基板１１０と、半導体層１２５と、Ｐ型半導体領域１２２と、Ｎ型半導体領域１２４と、裏面電極１７０と、ショットキー電極１９０とを備える。窒化物半導体としては、窒化ガリウム（ＧａＮ）の代わりに、例えば、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）を用いてもよい。なお、半導体材料としては、窒化物半導体に限らず、シリコン（Ｓｉ）や、シリコンカーバイト（ＳｉＣ）などの他の半導体を用いてもよい。

半導体装置１０の基板１１０は、Ｘ軸およびＹ軸に沿って広がる半導体層である。基板１１０は、窒化物半導体により形成されている。本実施形態では、基板１１０は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）やゲルマニウム（Ｇｅ）、酸素（Ｏ）などをドナーとして含有するＮ型半導体層である。本明細書において、「主に形成される」とは、モル分率において９０％以上含有することを示す。基板１１０は、第２半導体層とも呼ぶ。基板１１０のドナー濃度は、後述する半導体層１２５のドナー濃度よりも高い方が好ましく、６×１０^１７ｃｍ^−３以上に設定されている。

半導体装置１０の半導体層１２５は、Ｘ軸およびＹ軸に沿って広がるＮ型半導体層である。半導体層１２５は、第１半導体層とも呼ぶ。半導体層１２５は、基板１１０の上（＋Ｚ軸方向側）に積層されている。本実施形態では、半導体層１２５は、窒化ガリウム（ＧａＮ）から主に形成され、ケイ素（Ｓｉ）をドナーとして含有する。本実施形態において、半導体層１２５のドナー濃度は６×１０^１５ｃｍ^−３から３×１０^１６ｃｍ^−３に設定されている。

半導体層１２５の一方の面（＋Ｚ軸方向側）には、Ｐ型半導体領域１２２とＮ型半導体領域１２４とがＸ軸方向又はＹ軸方向に交互に配置されている。Ｐ型半導体領域１２２及びＮ型半導体領域１２４は、窒化ガリウム（ＧａＮ）から主に形成されている。Ｐ型半導体領域１２２は、アクセプタとしてマグネシウム（Ｍｇ）を含有する。Ｐ型半導体領域１２２のアクセプタ濃度は、３．５×１０^１８ｃｍ^−３から２×１０^２０ｃｍ^−３に設定されている。一方、Ｎ型半導体領域１２４は、ケイ素（Ｓｉ）をドナーとして含有する。

Ｎ型半導体領域１２４の半導体層１２５と接する領域Ｒ１におけるドナー濃度は、半導体層１２５のＮ型半導体領域１２４と接する領域Ｒ２におけるドナー濃度より低く、かつ、Ｎ型半導体領域１２４の後述するショットキー電極１９０と接する領域Ｒ３におけるドナー濃度より低く設定されている。ここで、「Ａ（例えば、半導体層１２５）のＢ（例えば、Ｎ型半導体領域１２４）と接する領域におけるドナー濃度」とは、ＡとＢとの界面から０．１μｍまでの領域におけるＡの平均ドナー濃度を意味する。

半導体装置１０の半導体層１２５からショットキー電極１９０に向かう方向（Ｚ軸方向）において、Ｎ型半導体領域１２４を二等分した場合に、半導体層１２５側のＮ型半導体領域１２４の平均ドナー濃度と比べて、ショットキー電極１９０側のＮ型半導体領域１２４の平均ドナー濃度の方が高く設定されている。本実施形態では、Ｎ型半導体領域１２４を二等分した場合における半導体層１２５側のＮ型半導体領域１２４の平均ドナー濃度は、１×１０^１４ｃｍ^−３から５×１０^１５ｃｍ^−３に設定されている。また、Ｎ型半導体領域１２４を二等分した場合におけるショットキー電極１９０側のＮ型半導体領域１２４の平均ドナー濃度は、４×１０^１６ｃｍ^−３から５×１０^１７ｃｍ^−３に設定されている。

本実施形態において、Ｐ型半導体領域１２２が半導体層１２５と接する面と、Ｎ型半導体領域１２４が半導体層１２５と接する面とは、略同一平面上である。つまり、Ｚ軸方向において、Ｐ型半導体領域１２２の厚みとＮ型半導体領域１２４の厚みとの差は、Ｐ型半導体領域１２２の厚みの１０％以内である。

本実施形態では、Ｚ軸方向において、Ｐ型半導体領域１２２の厚み及びＮ型半導体領域１２４の厚みＷ１は、０．２μｍから３．０μｍに設定されている。また、Ｐ型半導体領域１２２のＸ軸方向における幅Ｗ２は、いずれもほぼ等しく、０．２μｍから１０．０μｍに設定されている。同様に、Ｎ型半導体領域１２４のＸ軸方向における幅Ｗ３は、いずれもほぼ等しく、０．５μｍから１０．０μｍに設定されている。なお、Ｐ型半導体領域１２２及びＮ型半導体領域１２４のＹ軸方向における奥行きは、任意に設定してよく、Ｘ軸方向におけるそれぞれの幅と同じとしてもよい。

半導体装置１０のショットキー電極１９０は、導電性を有し、Ｎ型半導体領域１２４に対してショットキー接合している電極である。ショットキー電極１９０は、Ｐ型半導体領域１２２とＮ型半導体領域１２４とに接するように配されている。ショットキー電極１９０は、Ｐ型半導体領域１２２及びＮ型半導体領域１２４の上（＋Ｚ軸方向側）に積層されている。本実施形態において、ショットキー電極１９０は、Ｐ型半導体領域１２２の上とＮ型半導体領域１２４の上とに跨って形成されている。

ショットキー電極１９０は、Ｐ型半導体領域１２２及びＮ型半導体領域１２４と接する層から順に、ニッケル（Ｎｉ）層と、パラジウム（Ｐｄ）層と、モリブデン層（Ｍｏ）とを備える。本実施形態において、ニッケル層の厚みは１００ｎｍであり、パラジウム層の厚みは１００ｎｍであり、モリブデン層の厚みは１０ｎｍである。なお、ショットキー電極１９０は、上記電極材に限らず、Ｎ型半導体領域１２４に対してショットキー接合が得られる電極であればよい。ショットキー電極１９０の材料としては、例えば、パラジウム（Ｐｄ）やニッケル（Ｎｉ）、タングステン（Ｗ）が挙げられる。また、ショットキー電極１９０の上に、別の金属により形成された金属層を備えてもよい。

半導体装置１０の裏面電極１７０は、Ｎ型オーミック電極とも呼び、基板１１０の−Ｚ軸方向側にオーミック接合された電極である。ここで、オーミック接合とは、ショットキー接合ではなく、コンタクト抵抗が比較的低い接合を意味する。裏面電極１７０は、半導体層１２５に対してショットキー電極１９０とは反対側に設けられている。裏面電極１７０は、基板１１０と接する層から順に、（ｉ）チタン（Ｔｉ）を含む第１のチタン層と、（ｉｉ）アルミニウム（Ａｌ）を含むアルミニウム層と、（ｉｉｉ）チタン（Ｔｉ）を含む第２のチタン層と、（ｉｖ）窒化チタン（ＴｉＮ）を含む窒化チタン層と、（ｖ）チタン（Ｔｉ）を含む第３のチタン層と、（ｖｉ）銀（Ａｇ）を含む銀層と、を備える。本実施形態において、第１のチタン層の厚みは３０ｎｍであり、アルミニウム層の厚みは３００ｎｍであり、第２のチタン層の厚みは２０ｎｍであり、窒化チタン層の厚みは２００ｎｍであり、第３のチタン層の厚みは２０ｎｍであり、銀層の厚みは１００ｎｍである。なお、裏面電極１７０は、基板１１０に対してＮ型のオーミック接合が得られる電極であればよい。裏面電極１７０としては、例えば、（ｉ）基板１１０側から順に、チタン（Ｔｉ）層と、ニッケル（Ｎｉ）層と、金（Ａｕ）と、を備えてもよく、（ｉｉ）基板１１０側から順に、チタン（Ｔｉ）層と、アルミニウム（Ａｌ）層と、を備えてもよい。

Ａ−２．半導体装置の製造方法
図２は、半導体装置１０の製造方法を示す工程図である。半導体装置１０を製造する際、まず、製造者は、工程Ｐ１１０において、基板１１０の上に、半導体層１２５と、Ｐ型半導体領域１２２又はＮ型半導体領域１２４となる半導体層１２２Ａとを形成する。本実施形態では、製造者は、有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）を実現するＭＯＣＶＤ装置を用いたエピタキシャル成長によって、基板１１０上に半導体層１２５，１２２Ａを形成する。工程Ｐ１１０は、半導体層形成工程とも呼ぶ。本実施形態では、基板１１０の上に、ドナー濃度が６×１０^１５ｃｍ^−３から３×１０^１６ｃｍ^−３である半導体層１２５と、ドナー及びアクセプタが意図的にはドーピングされていないノンドープ層である半導体層１２２Ａとが形成される。

半導体層形成工程（工程Ｐ１１０）の後、製造者は、工程Ｐ１２０において、半導体層１２２Ａの上に、開口部１３５を備えるスルー膜１３０を形成する。工程Ｐ１２０は、膜形成工程とも呼ぶ。工程Ｐ１２０は、スルー膜１３０を形成する工程（工程Ｐ１２２）と、スルー膜１３０に開口部１３５を形成する工程（工程Ｐ１２４）とを備える。

まず、製造者は、工程Ｐ１２２において、スルー膜１３０を形成する。スルー膜１３０は、ケイ素（Ｓｉ）を含む膜であり、ケイ素含有膜とも呼ぶ。スルー膜１３０は、酸化ケイ素（ＳｉＯ_２）と窒化ケイ素（ＳｉＮ）との少なくとも一つを含むことが好ましい。本実施形態において、スルー膜１３０の材料として、酸化ケイ素（ＳｉＯ_２）を用いる。本実施形態において、スルー膜１３０は、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により形成される。なお、スルー膜１３０の形成方法として、スパッタ法や原子層堆積（Atomic Layer Deposition：ＡＬＤ）法を用いてもよい。

図３は、スルー膜１３０が形成された状態を示す模式図である。スルー膜１３０は、後の工程で行うイオン注入において、スルー膜１３０中に含まれるＮ型不純物元素をノックオン効果により半導体層１２２Ａに注入するために用いる。このため、スルー膜１３０の厚みは、１ｎｍ以上が好ましい。また、スルー膜１３０は、イオン注入を行なう際に、注入されるイオンが透過可能な厚みとするため、スルー膜１３０の厚みは、１００ｎｍ以下とすることが好ましい。本実施形態において、スルー膜１３０の厚みは５０ｎｍである。ここで、スルー膜１３０は、半導体層へイオン注入がされることを防ぐために用いるイオン注入用マスクとは異なる。一般に用いられるイオン注入用マスクでは、イオン注入種がイオン注入マスク内に留まり、半導体層へイオン注入種が注入されることを防ぐ。一方、スルー膜１３０は、イオン注入種が半導体層１２２Ａへ注入される程度の膜厚に設定されている。

次に、製造者は、工程Ｐ１２４において、スルー膜１３０に開口部１３５を形成する。具体的には、まず、製造者は、スルー膜１３０の上にフォトレジストを塗布した後、露光現像を行い、所定の形状にパターニングされたフォトレジスト膜１４０を形成する。

図４は、パターニングしたフォトレジスト膜１４０が形成された状態を示す模式図である。図４には、フォトレジスト膜１４０によって、スルー膜１３０を覆う部分とスルー膜１３０が露出する部分とが示されている。

その後、製造者は、フォトレジスト膜１４０の＋Ｚ軸方向の面およびスルー膜１３０が
露出している＋Ｚ軸方向の面に対してエッチングを行い、スルー膜１３０の開口部１３５を形成する。エッチングとして、ＲＩＥ（Reactive Ion Etching）などによるドライエッチングを行ってもよく、また、ＢＨＦ（Buffered Hydrogen Fluoride）やＨＦ（Hydrofluoric acid）などによるウェットエッチングを行ってもよい。

図５は、スルー膜１３０の開口部１３５が形成された状態を示す模式図である。製造者が、フォトレジスト膜１４０を剥離液によって剥離することにより、スルー膜１３０に開口部１３５を形成する工程（工程Ｐ１２４）が完了し、膜形成工程（工程Ｐ１２０）が完了する。

なお、素子分離領域などのイオン注入が不要な領域にイオン注入がされないようにするため、必要に応じて、スルー膜１３０の上に、パターニングされたイオン注入用マスクを形成してもよい。イオン注入用マスクは、イオン注入種がイオン注入用マスクを透過できない程度の厚さで形成される。このため、イオン注入用マスクが形成されることにより、半導体層１２２Ａに対してイオンが注入されない領域を形成することができる。イオン注入用マスクの膜厚は、スルー膜１３０の膜厚よりも大きい。一般に、イオン注入用マスクの膜厚は、イオン注入深さよりも大きく設定される。例えば、イオン注入深さが０．５μｍの場合、イオン注入用マスクの膜厚は、イオン注入深さの２倍の１μｍとすることができる。

膜形成工程（工程Ｐ１２０）の後、製造者は、工程Ｐ１３０において、スルー膜１３０上から、半導体層１２２ＡにＰ型不純物をイオン注入する。工程Ｐ１３０は、イオン注入工程とも呼ぶ。

図６は、イオン注入が行われている状態を示す模式図である。Ｐ型不純物としては、マグネシウム（Ｍｇ）またはベリリウム（Ｂｅ）、亜鉛（Ｚｎ）を用いることができる。本実施形態においては、Ｐ型不純物としてマグネシウム（Ｍｇ）を用いる。

図６に示すように、スルー膜１３０の開口部１３５を介してイオン注入が行われている半導体層１２２Ａの領域では、Ｐ型不純物であるマグネシウム（Ｍｇ）のみが半導体層１２２Ａに注入される。一方、スルー膜１３０を介してイオン注入が行われている半導体層１２２Ａの領域では、Ｐ型不純物であるマグネシウム（Ｍｇ）が半導体層１２２Ａに注入されると共に、スルー膜１３０中のケイ素（Ｓｉ）が半導体層１２２Ａに注入される。スルー膜１３０中のケイ素（Ｓｉ）が半導体層１２２Ａに注入される理由としては、マグネシウム（Ｍｇ）がスルー膜１３０中のケイ素（Ｓｉ）と衝突することにより、衝突されたケイ素（Ｓｉ）がノックオン効果により半導体層１２２Ａに注入されることが考えられる。ケイ素（Ｓｉ）が半導体層１２２Ａに注入される割合は、Ｐ型不純物であるマグネシウム（Ｍｇ）が半導体層１２２Ａに注入される割合の１０分の１から１００分の１程度である。

イオン注入工程（工程Ｐ１３０）において、スルー膜１３０を介してイオン注入が行われた半導体層１２２Ａの一部には、Ｎ型半導体領域１２４が形成される。一方、開口部１３５を介してイオン注入が行われた半導体層１２２Ａの一部には、Ｐ型半導体領域１２２が形成される。つまり、半導体層１２５の上には、マグネシウム（Ｍｇ）とケイ素（Ｓｉ）とがイオン注入されたＮ型半導体領域１２４と、マグネシウム（Ｍｇ）のみがイオン注入されたＰ型半導体領域１２２とが形成される。Ｎ型半導体領域１２４は、スルー膜１３０からケイ素（Ｓｉ）がイオン注入されているため、Ｎ型半導体領域１２４の表層のケイ素（Ｓｉ）濃度は、Ｐ型半導体領域１２２の表層のケイ素（Ｓｉ）濃度よりも高くなる。

イオン注入工程（工程Ｐ１３０）の後、製造者は、工程Ｐ１４０において、スルー膜１３０を除去する。工程Ｐ１４０は、スルー膜除去工程とも呼ぶ。

図７は、スルー膜１３０が除去された状態を示す模式図である。本実施形態において、ウェットエッチングによりスルー膜１３０が除去される。ウェットエッチングのエッチャントとしては、例えば、ＢＨＦ（Buffered Hydrogen Fluoride）やＨＦ（Hydrofluoric acid）を用いることができる。

スルー膜除去工程（工程Ｐ１４０）の後、製造者は、工程Ｐ１５０において、Ｎ型半導体領域１２４とＰ型半導体領域１２２とを熱処理する。工程Ｐ１５０は、熱処理工程とも呼ぶ。この熱処理工程（工程Ｐ１５０）によって、イオン注入により半導体層１２２Ａに注入された不純物を活性化することができる。つまり、熱処理工程により、注入された不純物を半導体層１２２Ａ内の適切な格子位置に移動させると同時に、イオン注入時に生じた半導体層１２２Ａへのダメージを回復させることにより、ケイ素（Ｓｉ）がドナーとなりマグネシウム（Ｍｇ）がアクセプタとなる。

熱処理温度は、不純物をより確実に活性化させる観点から、９００℃以上とすることが好ましい。また、Ｐ型半導体領域１２２又はＮ型半導体領域１２４から窒素（Ｎ）が抜けることを抑制する観点から、熱処理温度は１２００℃以下が好ましく、熱処理はアンモニア（ＮＨ_３）を含む雰囲気下で行われることが好ましい。なお、熱処理工程（工程Ｐ１５０）の前に、予め、Ｐ型半導体領域１２２及びＮ型半導体領域１２４の上に保護膜を形成することが好ましい。このようにすることにより、熱処理時においてＰ型半導体領域１２２及びＮ型半導体領域１２４の表面が荒れることを抑制できる。保護膜の材料としては、例えば、窒化アルミニウム（ＡｌＮ）を用いることができる。保護膜が形成されている場合、製造者は、熱処理後に保護膜を除去する。例えば、保護膜として窒化アルミニウム（ＡｌＮ）が用いられる場合、製造者は、水酸化テトラメチルアンモニウム（ＴＭＡＨ）などを用いたウェットエッチングにより、保護膜を除去できる。

熱処理工程（工程Ｐ１５０）の後、製造者は、工程Ｐ１６０において、Ｎ型半導体領域１２４とＰ型半導体領域１２２とに跨って接触するＮ型ショットキー電極１９０を形成する。工程Ｐ１６０は、ショットキー電極形成工程とも呼ぶ。

本実施形態では、製造者は、（ｉ）Ｎ型半導体領域１２４とＰ型半導体領域１２２との上に、主にニッケル（Ｎｉ）によりニッケル層を形成し、（ｉｉ）ニッケル層の上に、主にパラジウム（Ｐｄ）によりパラジウム層を形成し、（ｉｉｉ）パラジウム層の上に、主にモリブデン（Ｍｏ）によりモリブデン層を形成する。本実施形態において、ショットキー電極１９０の形成には、蒸着法を用いるが、スパッタ法を用いてもよい。

ショットキー電極形成工程（工程Ｐ１６０）の後、製造者は、工程Ｐ１７０において、基板１１０の−Ｚ軸方向側の面に裏面電極１７０を形成する。工程Ｐ１７０は、裏面電極形成工程とも呼ぶ。

本実施形態では、製造者は、基板１１０の−Ｚ軸方向側から順に、第１のチタン層と、アルミニウム層と、第２のチタン層と、窒化チタン層と、第３のチタン層と、銀層とを順次形成する。本実施形態において、裏面電極１７０の形成は、蒸着法を用いるが、スパッタ法を用いてもよい。

これらの工程を経て、半導体装置１０が完成する。

Ａ−３．メカニズム
本実施形態の半導体装置１０の製造方法では、イオン注入工程（工程Ｐ１３０）により、半導体層１２２ＡにＰ型半導体領域１２２とＮ型半導体領域１２４とを形成できる。以下、イオン注入工程（工程Ｐ１３０）により、半導体層１２２ＡにＰ型半導体領域１２２とＮ型半導体領域１２４とを形成できるメカニズムについて詳述する。

通常、ケイ素（Ｓｉ）や炭化ケイ素（ＳｉＣ）により形成された半導体層では、Ｐ型不純物の活性化率とＮ型不純物の活性化率とは同程度の割合となる。また、これらの活性化率はいずれも高い割合である。このため、スルー膜１３０の構成元素の一部がＮ型不純物であっても、このＮ型不純物が半導体層に注入される割合が、Ｐ型不純物が半導体層に注入される割合に対して、１０分の１から１００分の１程度であり低いので、スルー膜の構成元素がP型半導体領域形成にはほとんど影響を及ぼさない。

一方、窒化ガリウム（ＧａＮ）により形成された半導体層におけるＮ型不純物の活性化率は、ケイ素（Ｓｉ）や炭化ケイ素（ＳｉＣ）により形成された半導体層における活性化率と同程度の割合（活性化率）であり、この割合は高い。しかし、特許文献１（特開２０１４−１１０３１０号公報）にも記載されているとおり、窒化ガリウム（ＧａＮ）により形成された半導体層におけるＰ型不純物の活性化率は、極めて低い。具体的には、イオン注入を用いる場合において、Ｐ型不純物の活性化率は、Ｎ型不純物の活性化率に対して１００分の１から２００分の１程度である。つまり、イオン注入を用いた場合、窒化ガリウム（ＧａＮ）により形成された半導体層にＮ型不純物が及ぼす影響は、極めて大きい。つまり、スルー膜１３０の構成元素にＮ型不純物が含まれていた場合、Ｐ型不純物をイオン注入していても、スルー膜１３０からノックオン効果により半導体層１２２Ａに注入されたＮ型不純物の影響により意図せずＮ型領域が形成されてしまうことが起きる。

本製法を用いて作製した図１に示すＭＰＳダイオードにおけるＡ−Ａ断面及びＢ−Ｂ断面における濃度分布を図８及び図９に示す。

Ａ−４．濃度分布
図８は、図１のＡ−Ａ断面のうち、Ｎ型半導体領域１２４と半導体層１２５との断面の不純物とキャリアに関する濃度を示す図である。図８の横軸は、Ｎ型半導体領域１２４及び半導体層１２５の−Ｚ軸方向の深さ（μｍ）を示す。深さ０μｍは、Ｎ型半導体領域１２４とショットキー電極１９０との界面である。図８の縦軸はいずれも対数表示であり、図８（Ａ）の縦軸は、不純物濃度を示し、図８（Ｂ）の縦軸は、キャリア濃度を示す。

図８（Ａ）に示すように、Ｎ型半導体領域１２４の半導体層１２５と接する領域Ｒ１におけるドナー（不純物）濃度は、半導体層１２５のＮ型半導体領域１２４と接する領域Ｒ２におけるドナー濃度より低く、かつ、Ｎ型半導体領域１２４のショットキー電極１９０と接する領域Ｒ３におけるドナー濃度より低く設定されている。

図８（Ａ）に示すように、領域Ｒ１，Ｒ２，Ｒ３のそれぞれの領域内におけるドナー濃度は、それぞれ略一定となっている。ここで、「濃度が略一定」とは、濃度が±１０倍以内であることを示す。また、図８（Ａ）に示すように、半導体装置１０のＺ軸方向（深さ方向）において、Ｎ型半導体領域１２４を二等分した場合に、半導体層１２５側のＮ型半導体領域１２４の平均ドナー濃度と比べて、ショットキー電極１９０側のＮ型半導体領域１２４の平均ドナー濃度の方が高く設定されている。

また、Ｎ型半導体領域１２４のドナー濃度は、深さが深くなるに従って、つまり、ショットキー電極１９０側から半導体層１２５側に向かうに従って、同じか次第に低くなっている。換言すると、図８において、ショットキー電極１９０側から半導体層１２５側に向かうに従って、Ｎ型半導体領域１２４のドナー濃度が高くなる領域はない。

図８（Ｂ）はキャリア濃度を示している。一般に、半導体層中のアクセプタ濃度がドナー濃度と比較して十分に低い場合、ドナー濃度分布は電子濃度分布（キャリア濃度分布）と一致する。しかし、本実施形態の製造方法のように、イオン注入を用いて不純物のドーピングを行った場合、半導体層中にアクセプタとドナーとが混在する場合がある。アクセプタとドナーとが混在する場合、アクセプタの影響からドナー濃度だけではキャリア濃度分布が規定できない。この場合、ドナーから放出された電子濃度からアクセプタにより放出されたホール濃度を差し引いた濃度がＮ型キャリア濃度であり、この値が図８（Ｂ）に示すようなキャリア濃度となるように、不純物をドーピングすることが好ましい。なお、Ｐ型キャリア濃度は、アクセプタにより放出されたホール濃度からドナーから放出された電子濃度を差し引いた濃度である。

なお、上記のように、Ｎ型半導体領域１２４のドナー濃度においてＮ型半導体領域１２４の特性を規定しているが、Ｎ型半導体領域１２４のキャリア濃度にてＮ型半導体領域１２４の特性を規定すると以下のようになる。Ｎ型半導体領域１２４の半導体層１２５と接する領域Ｒ１におけるＮ型キャリア濃度は、半導体層１２５のＮ型半導体領域１２４と接する領域Ｒ２におけるＮ型キャリア濃度より低く、かつ、Ｎ型半導体領域１２４のショットキー電極１９０と接する領域Ｒ３におけるＮ型キャリア濃度より低く設定されている。また、Ｚ軸方向において、Ｎ型半導体領域１２４を二等分した場合に、半導体層１２５側のＮ型半導体領域１２４の平均Ｎ型キャリア濃度と比べて、ショットキー電極１９０側のＮ型半導体領域１２４の平均Ｎ型キャリア濃度の方が高く設定されている。また、領域Ｒ１，Ｒ２，Ｒ３におけるＮ型キャリア濃度は、それぞれ略一定となっている。また、Ｎ型半導体領域１２４のＮ型キャリア濃度は、深さが深くなるに従って、つまり、ショットキー電極１９０側から半導体層１２５側に向かうに従って、同じか次第に低くなっている。

図９は、図１のＢ−Ｂ断面のうち、Ｐ型半導体領域１２２と半導体層１２５との断面の不純物濃度及びキャリア濃度を示す図である。図９の横軸は、Ｐ型半導体領域１２２及び半導体層１２５の−Ｚ軸方向の深さ（μｍ）を示す。深さ０μｍは、Ｐ型半導体領域１２２とショットキー電極１９０との界面である。図９の縦軸はいずれも対数表示であり、図９（Ａ）の縦軸は不純物濃度を示し、図９（Ｂ）、（Ｃ）の縦軸は、キャリア濃度を示す。

図９（Ａ）では、マグネシウム（Ｍｇ）の濃度を破線で示し、ケイ素（Ｓｉ）の濃度を実線で示す。図９（Ａ）に示すように、Ｐ型半導体領域１２２にはアクセプタであるマグネシウム（Ｍｇ）がドープされており、半導体層１２５にはドナーであるケイ素（Ｓｉ）がドープされている。図９（Ｂ）に示すように、Ｐ型半導体領域１２２にはＰ型キャリアが形成され、半導体層１２５にはＮ型キャリアが形成されている。また、Ｐ型半導体領域１２２と半導体層１２５との界面近傍にはＰＮ接合による空乏層が形成されるため、キャリア濃度の低い領域が形成されている。

ここで、窒化ガリウム（ＧａＮ）内におけるマグネシウムの活性化率は、１／１００程度であり、ケイ素の活性化率（８／１０以上）と比較してかなり低い。このため、Ｐ型半導体領域１２２におけるマグネシウム（Ｍｇ）濃度は、半導体層１２５におけるケイ素（Ｓｉ）濃度の１００倍以上とすることが好ましい。

図９（Ａ）に示すように、本実施形態の半導体装置１０では、Ｐ型半導体領域１２２の半導体層１２５側のアクセプタ（Ｐ型不純物）濃度が、Ｐ型半導体領域１２２のショットキー電極１９０側のアクセプタ濃度と比較して低く設定されている。このため、図９（Ｂ）に示すように、空乏層は、Ｐ型半導体領域１２２と半導体層１２５との界面よりもＰ型半導体領域１２２側に広がっている。なお、Ｐ型半導体領域１２２のアクセプタ濃度を増やすと、空乏層は、Ｐ型半導体領域１２２と半導体層１２５との界面よりも半導体層１２５側に広がる。

図９（Ｃ）は、図９（Ｂ）に示した場合よりもさらに好ましい態様を示す図である。つまり、図９（Ｃ）は、Ｐ型半導体領域１２２におけるマグネシウム（Ｍｇ）濃度を、半導体層１２５におけるケイ素（Ｓｉ）濃度の１００倍を超える濃度とした場合を示す図である。Ｐ型半導体領域１２２におけるマグネシウム（Ｍｇ）濃度を、半導体層１２５におけるケイ素（Ｓｉ）濃度の１００倍を超える濃度とすることにより、イオン化したマグネシウム（Ｍｇ）濃度、つまり活性化したアクセプタ濃度が、イオン化したケイ素（Ｓｉ）濃度よりも高くなる。この結果、図９（Ｃ）に示すように、空乏層は、Ｐ型半導体領域１２２と半導体層１２５との界面よりも半導体層１２５側に広がることとなる。つまり、逆方向バイアスを印加した時に、Ｐ型半導体領域１２２と半導体層１２５とのＰＮ接合では、Ｐ型半導体領域１２２と半導体層１２５との界面よりも半導体層１２５側に空乏層が選択的に広がることとなり、耐圧をさらに向上させることができる。

なお、Ｐ型半導体領域１２２の平均アクセプタ濃度は、Ｚ軸方向において、Ｎ型半導体領域１２４を二等分した場合における半導体層１２５側のＮ型半導体領域１２４（図１参照）の平均ドナー濃度と比べて、高い方が好ましい。このようにすることにより、Ｐ型半導体領域１２２とＮ型半導体領域１２４との間に広がる空乏層がＰ型半導体領域１２２とＮ型半導体領域１２４との界面よりもＮ型半導体領域１２４側に選択的に広がることにより、逆方向バイアス印加時に、Ｎ型半導体領域１２４とショットキー電極１９０とのショットキー接合を、空乏層によって効果的に保護することができる。このため、逆方向バイアス印加時の耐圧をさらに向上させることができる。

Ａ−５．本実施形態における効果
本実施形態の半導体装置１０において、Ｎ型半導体領域１２４の半導体層１２５と接する領域Ｒ１（図１参照）におけるドナー濃度は、半導体層１２５のＮ型半導体領域１２４と接する領域Ｒ２におけるドナー濃度より低く、かつ、Ｎ型半導体領域１２４のショットキー電極１９０と接する領域Ｒ３におけるドナー濃度より低い。このような濃度分布とすることにより、順方向バイアス印加時においては、立ち上がり電圧を低減できるため、電力変換装置としての効率を向上させることができる。一方、逆方向バイアス印加時においては、耐圧を向上させることができる。以下、このメカニズムを説明する。

図１０及び図１１は、順方向バイアス印加時の効果を説明する図である。一般に、順方向バイアス印加時のＭＰＳダイオードでは、ＰＮ接合と比較してショットキー接合の立ち上がり電圧の方が低い。このため、順方向バイアス印加時の効果については、ショットキー接合に着目して以下に説明する。

図１０は、図１のＡ−Ａ断面のうち、ショットキー電極１９０とＮ型半導体領域１２４と半導体層１２５とにおけるＥｃ（伝導帯下端のエネルギー）のプロファイルを示す。Ｎ型半導体領域１２４が一様なドナー濃度分布である場合、Ｅｃは破線のようになる。一方、本実施形態では、Ｎ型半導体領域１２４の半導体層１２５と接する領域Ｒ１（図１参照）におけるドナー濃度は、Ｎ型半導体領域１２４のショットキー電極１９０と接する領域Ｒ３におけるドナー濃度より低い。このため、本実施形態の場合、Ｅｃは実線のようになる。つまり、破線の場合と比較して、ショットキーバリア幅が減少し、特に、ショットキーバリアの上部においてショットキーバリア幅が顕著に減少する。このため、本実施形態によれば、実効上におけるショットキーバリア高さφ_Ｂを減少させることができる。この結果として、順方向バイアス印加時における立ち上がり電圧を低減できる。

図１１は、電流電圧特性を示す図である。横軸は電圧Ｖを示し、縦軸は電流Ｉを示す。なお、横軸の＋側が順方向バイアスを示す。破線は、Ｐ型半導体領域１２２が一様なドナー濃度分布（図１０における破線）である場合を示し、実線は、本実施形態（図１０における実線）の場合を示す。図１１から、Ｐ型半導体領域１２２が一様なドナー濃度分布である場合と比較し、本実施形態の場合の方が順方向バイアス印加時の立ち上がり電圧が低いことが分かる。つまり、インバーターに本実施形態のダイオードを用いた場合、電力損失をより減少させることができる。

図１２は、逆方向バイアス印加時の効果を説明する模式図である。図１２（Ａ）は、本実施形態の半導体装置１０の模式図であり、図１２（Ｂ）及び（Ｃ）は、図１２（Ａ）に示す領域Ｔにおける空乏層の広がりを示す模式図である。図中の実線ＬがＰ型半導体からＮ型半導体に向かって広がる空乏層の広がりを示している。図１２（Ｃ）は、Ｎ型半導体領域１２４が一様なドナー濃度分布である場合を示し、図１２（Ｂ）は、本実施形態の場合を示す。本実施形態の場合は、Ｎ型半導体領域１２４の半導体層１２５と接する領域Ｒ１（図１参照）におけるドナー濃度は、Ｎ型半導体領域１２４のショットキー電極１９０と接する領域Ｒ３におけるドナー濃度より低い。このため、裏面電極１７０側のＮ型半導体領域１２４では、ドナー濃度が低く、空乏層がより低い電圧で広がる。その結果、図１２（Ｂ）に示すように、Ｎ型半導体領域１２４とショットキー電極１９０との間に形成されるショットキー接合を空乏層で覆う形となり、ショットキー接合が効果的に空乏層により保護される。

また、本実施形態では、Ｎ型半導体領域１２４の半導体層１２５と接する領域Ｒ１（図１参照）におけるドナー濃度は、半導体層１２５のＮ型半導体領域１２４と接する領域Ｒ２におけるドナー濃度より低い。このため、空乏層は、半導体層１２５よりもＮ型半導体領域１２４側に選択的に広がる。この結果、比較的小さな逆方向バイアスの印加時から空乏層がＮ型半導体領域１２４に広がることとなり、Ｎ型半導体領域１２４とショットキー電極１９０との間に形成されるショットキー接合を空乏層で覆う形となり、ショットキー接合が効果的に空乏層により保護される。

なお、本実施形態では、Ｎ型半導体領域１２４において、−Ｚ軸方向側に進むに従ってドナーであるケイ素（Ｓｉ）の濃度が増加する領域はないため、バイアス印加時に空乏層が円滑かつ均一に広がることができる。そして、ショットキー接合が効果的に空乏層により保護されることとなる。この結果、ショットキー接合がより効果的に空乏層により保護されるため、逆方向バイアス印加時においては、耐圧を向上させることができる。

一方、図１２（Ｃ）に示すように、Ｎ型半導体領域１２４が一様なドナー濃度分布である場合、空乏層は全体的に一定な幅で広がることとなる。この結果として、ショットキー接合が空乏層により保護されるまでには、大きな逆方向バイアスを印加する必要がある。このため、Ｎ型半導体領域１２４が一様なドナー濃度分布である場合と比較して、本実施形態の方が、ショットキー接合が空乏層により保護され、耐圧を向上させることができる。なお、Ｐ型半導体領域１２２が一様なドナー濃度分布である場合の電流電圧特性は、図１１の破線のようになる。Ｐ型半導体領域１２２が一様なドナー濃度分布である場合と比較して、本実施形態の方が、耐圧を向上させることができることが、図１１からも分かる。

Ｂ．第２実施形態
図１３は、第２実施形態における半導体装置１０Ａの構成を模式的に示す断面図である。第１実施形態における半導体装置１０では、交互に配置されているＰ型半導体領域及びＮ型半導体領域のうちの両端にＮ型半導体領域１２４を配しているが、第２実施形態における半導体装置１０Ａでは、この両端にＰ型半導体領域１２２を配している点が異なるが、それ以外は同じである。

また、本実施形態において、半導体装置１０Ａは、Ｐ型半導体領域１２２を４個、Ｎ型半導体領域１２４を３個配しているが、これらの個数は、いくつでもよい。

本実施形態によれば、Ｘ軸方向の両端にＰ型半導体領域１２２を配しているため、半導体装置１０ＡのＸ軸方向の端部に近いＮ型半導体領域１２４においても、空乏層で保護されることとなる。このため、半導体装置１０ＡのＸ軸方向の両端においても耐圧を向上させることができる。

Ｃ．第３実施形態
図１４は、第３実施形態における半導体装置１０Ｂの構成を模式的に示す断面図である。第３実施形態における半導体装置１０Ｂは、第２実施形態における半導体装置１０Ａと比較して、フィールドプレート構造を採用している点が異なる。具体的には、半導体装置１０ＢのＸ軸方向の端部におけるＰ型半導体領域１２２と半導体層１２５とのＰＮ接合界面の端部が絶縁膜１５０を介して、フィールドプレート電極１６０が形成されている。換言すると、半導体装置１０Ｂは、ショットキー電極１９０と電気的に接続しており、絶縁膜１５０を介して両端に配置されたＰ型半導体領域１２２を覆うフィールドプレート電極１６０を備える。本実施形態において、絶縁膜１５０は酸化ケイ素（ＳｉＯ_２）により形成されており、フィールドプレート電極１６０はアルミニウム（Ａｌ）により形成されている。本実施形態によれば、ＰＮ接合界面の端部における電界集中を抑制できるため、半導体装置１０ＢのＸ軸方向の端部においても耐圧を向上させることができる。

また、Ｚ軸方向において、フィールドプレート電極１６０の最下面Ｓ１（最も半導体層１２５側の面）は、Ｐ型半導体領域１２２が半導体層１２５と接する面Ｓ２より上（ショットキー電極１９０側）に位置し、Ｎ型半導体領域１２４がショットキー電極１９０と接する面Ｓ３より下（半導体層１２５側）に位置する。このようにすることにより両端に配置されたＰ型半導体領域１２２の空乏化を促進させることができるため、耐圧リークを抑制し、耐圧を向上させることができる。なお、絶縁膜１５０の材料としては、例えば、窒化珪素（ＳｉＮ）や酸化アルミニウム（Ａｌ_２Ｏ_３）を用いてもよく、フィールドプレート電極１６０の材料としては、例えば、アルミニウムケイ素（ＡｌＳｉ）やアルミニウムケイ素銅（ＡｌＳｉＣｕ）、銅（Ｃｕ）を用いてもよい。

Ｄ．変形例
図１５は、変形例におけるＮ型半導体領域１２４と半導体層１２５との断面のキャリアに関する濃度を示す図である。図１５は、第１実施形態のＡ−Ａ断面のキャリアに関する濃度を示す図（図８）と対応する。図１５の縦軸はいずれも対数表示であり、図１５（Ａ）の縦軸は、変形例１の不純物濃度を示し、図１５（Ｂ）の縦軸は、変形例１のキャリア濃度を示す。また、図１５（Ｃ）縦軸は、変形例１と異なる変形例２の不純物濃度を示す。図１５の横軸は、Ｎ型半導体領域１２４及び半導体層１２５の−Ｚ軸方向の深さ（μｍ）を示す。深さ０μｍは、Ｎ型半導体領域１２４とショットキー電極１９０との界面である。

図１５（Ａ）、（Ｂ）に示すように、Ｎ型半導体領域１２４の不純物濃度及びキャリア濃度は、深さが深くなるにつれ、段階的ではなく、連続的に低くなる。つまり、Ｎ型半導体領域１２４のドナー（不純物）濃度は、ショットキー電極１９０側から半導体層１２５側に向かうに従って、同じか若しくは次第に低くなっている。このような不純物濃度及びキャリア濃度とすることにより、逆方向バイアス印加時に空乏層が均一に広がることとなるため、ショットキー接合が空乏層により保護され、耐圧を向上させることができる。

また、図１５（Ｃ）に示す変形例２のように、Ｎ型半導体領域１２４の一部の領域において、Ｚ軸方向（深さ方向）におけるドナー濃度が一定の領域を有していても良い。つまり、Ｎ型半導体領域１２４のドナー濃度は、ショットキー電極１９０側から半導体層１２５側に向かうに従って、同じか若しくは次第に低くなってもよい。

Ｅ．その他の実施形態
本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、実施例、変形例中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

上述の製造方法において、半導体層１２５の上にノンドープ層である半導体層１２２Ａを形成したが、本発明は、これに限られない。半導体層１２２Ａに代えて、半導体層１２５の上に、半導体層１２５よりもドナー濃度が小さい半導体層を形成してもよい。また、半導体層１２２Ａに代えて、半導体層１２５の上にＰ型の半導体層を形成し、Ｐ型半導体領域１２２となる領域の上にフォトレジストを形成した後に、Ｎ型半導体領域１２４となる領域に対してケイ素（Ｓｉ）をイオン注入してもよい。

上述の実施形態において、ショットキー電極１９０は、Ｐ型半導体領域１２２及びＮ型半導体領域１２４と接する層から順に、ニッケル（Ｎｉ）層と、パラジウム（Ｐｄ）層と、モリブデン層（Ｍｏ）とを備える。しかし、本発明はこれに限られない。ショットキー電極１９０は、例えば、Ｐ型半導体領域１２２及びＮ型半導体領域１２４と接する層から順に、（ｉ）パラジウム（Ｐｄ）層と、金（Ａｕ）層とを備えていてもよく、（ｉｉ）ニッケル（Ｎｉ）層と、金（Ａｕ）層とを備えていてもよい。また、ショットキー電極１９０は、パラジウム（Ｐｄ）層のみとしてもよく、ニッケル（Ｎｉ）層のみとしてもよく、タングステン（Ｗ）層のみとしてもよい。

上述の実施形態において、半導体装置１０は、半導体層１２５と裏面電極１７０との間に、基板１１０を備えている。しかし、本発明はこれに限られない。半導体装置１０は、基板１１０を備えず、半導体層１２５の−Ｚ軸方向側の面には裏面電極１７０が形成されていてもよい。しかし、半導体装置１０が、半導体層１２５よりもドナー濃度の大きい基板１１０を備えることにより、基板１１０と裏面電極１７０との間において、接触抵抗を低減した良好なオーミックコンタクトを形成することができる。

上述の実施形態において、裏面電極１７０の材質は、他の材料を用いてもよい。他の材料としては、例えば、バナジウム（Ｖ）、ハフニウム（Ｈｆ）などの他の金属であってもよい。

１０…半導体装置
１０Ａ…半導体装置
１０Ｂ…半導体装置
１１０…基板
１２２…Ｐ型半導体領域
１２２Ａ…半導体層
１２４…Ｎ型半導体領域
１２５…半導体層
１３０…スルー膜
１３５…開口部
１４０…フォトレジスト膜
１５０…絶縁膜
１６０…フィールドプレート電極
１７０…裏面電極
１９０…ショットキー電極
Ｒ１〜Ｒ３…領域
Ｓ１〜Ｓ３…面
Ｔ…領域
Ｗ２，Ｗ３…幅

Claims (12)

1. ＭＰＳダイオードであって、
   Ｎ型の第１半導体層と、
   前記第１半導体層の一方の面に、交互に配置されているＰ型半導体領域及びＮ型半導体領域と、
   前記Ｎ型半導体領域とショットキー接合し、前記Ｐ型半導体領域の少なくとも一部と接するショットキー電極と、を備え、
   前記Ｎ型半導体領域の前記第１半導体層と接する領域におけるドナー濃度は、前記第１半導体層の前記Ｎ型半導体領域と接する領域におけるドナー濃度より低く、かつ、前記Ｎ型半導体領域の前記ショットキー電極と接する領域におけるドナー濃度より低く、
   交互に配置されている前記Ｐ型半導体領域及び前記Ｎ型半導体領域のうちの両端に前記Ｐ型半導体領域が配置されており、
   さらに、
   前記ショットキー電極と電気的に接続しており、絶縁膜を介して前記両端に配置されたＰ型半導体領域を覆うフィールドプレート電極を備え、
   前記第１半導体層から前記ショットキー電極に向かう方向において、前記フィールドプレート電極の最も前記第１半導体層側の面は、前記Ｐ型半導体領域が前記第１半導体層と接する面より前記ショットキー電極側に位置し、前記Ｎ型半導体領域が前記ショットキー電極と接する面より前記第１半導体層側に位置する、ＭＰＳダイオード。
2. 請求項１に記載のＭＰＳダイオードであって、
   前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域を二等分した場合に、
   前記第１半導体層側の前記Ｎ型半導体領域の平均ドナー濃度と比べて、前記ショットキー電極側の前記Ｎ型半導体領域の平均ドナー濃度の方が高い、ＭＰＳダイオード。
3. 請求項１または請求項２に記載のＭＰＳダイオードであって、
   前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域のドナー濃度は、前記ショットキー電極側から前記第１半導体層側に向かうに従って、同じか若しくは次第に低くなる、ＭＰＳダイオード。
4. 請求項１から請求項２のいずれか１項に記載のＭＰＳダイオードであって、
   前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域のドナー濃度は、前記ショットキー電極側から前記第１半導体層側に向かうに従って次第に低くなる、ＭＰＳダイオード。
5. 請求項１から請求項３のいずれか１項に記載のＭＰＳダイオードであって、
   前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域は、ドナー濃度が一定の領域を備える、ＭＰＳダイオード。
6. 請求項１から請求項５のいずれか１項に記載のＭＰＳダイオードであって、
   前記Ｐ型半導体領域の平均アクセプタ濃度は、前記第１半導体層の平均ドナー濃度の１００倍以上である、ＭＰＳダイオード。
7. 請求項１から請求項６のいずれか１項に記載のＭＰＳダイオードであって、
   前記第１半導体層から前記ショットキー電極に向かう方向において、前記Ｎ型半導体領域を二等分した場合における前記第１半導体層側の前記Ｎ型半導体領域の平均ドナー濃度と比べて、前記Ｐ型半導体領域の平均アクセプタ濃度の方が高い、ＭＰＳダイオード。
8. 請求項１から請求項７のいずれか１項に記載のＭＰＳダイオードであって、
   前記Ｐ型半導体領域が前記第１半導体層と接する面と、前記Ｎ型半導体領域が前記第１半導体層と接する面とは、略同一平面上である、ＭＰＳダイオード。
9. 請求項１から請求項８のいずれか１項に記載のＭＰＳダイオードであって、さらに、
   前記第１半導体層に対して、前記ショットキー電極とは反対側に、Ｎ型オーミック電極を備える、ＭＰＳダイオード。
10. 請求項１から請求項９のいずれか１項に記載のＭＰＳダイオードであって、
    前記Ｐ型半導体領域及び前記Ｎ型半導体領域は、主に窒化ガリウムにより形成されている、ＭＰＳダイオード。
11. 請求項１から請求項１０のいずれか１項に記載のＭＰＳダイオードであって、
    前記Ｎ型半導体領域はケイ素を含み、前記Ｐ型半導体領域はマグネシウムを含む、ＭＰＳダイオード。
12. 請求項９に記載のＭＰＳダイオードであって、さらに、
    前記第１半導体層と、前記Ｎ型オーミック電極との間に、前記第１半導体層よりも平均ドナー濃度が高いＮ型の第２半導体層を備える、ＭＰＳダイオード。

Images