JP6414669B2 - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP6414669B2 JP6414669B2 JP2014149026A JP2014149026A JP6414669B2 JP 6414669 B2 JP6414669 B2 JP 6414669B2 JP 2014149026 A JP2014149026 A JP 2014149026A JP 2014149026 A JP2014149026 A JP 2014149026A JP 6414669 B2 JP6414669 B2 JP 6414669B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- plating layer
- plating
- film
- frame pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000007747 plating Methods 0.000 claims description 117
- 239000010410 layer Substances 0.000 claims description 78
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 229910052763 palladium Inorganic materials 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 239000010408 film Substances 0.000 description 49
- 238000010586 diagram Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 25
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 24
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000004642 Polyimide Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910017750 AgSn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- IIACRCGMVDHOTQ-UHFFFAOYSA-M sulfamate Chemical compound NS([O-])(=O)=O IIACRCGMVDHOTQ-UHFFFAOYSA-M 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Description
本発明は、リードフレーム及びその製造方法に関する。
半導体パッケージの小型化・薄型化への要求から、半導体パッケージの裏面に外部接続端子が露出する表面実装型パッケージとして、例えばＳＯＮやＱＦＮタイプのパッケージが知られている。
このような半導体パッケージに使用される従来のリードフレームは、部分的にめっきを形成するためのマスクを使用せず、全面にＮｉとＰｄとＡｕの順番で形成されためっき層を有している。このめっきは、ワイヤボンディングが可能であり、はんだとの接続信頼性も有することから、搭載する半導体素子とのワイヤボンディング用の内部端子と、外部接続用の外部接続端子の双方に使用可能である（例えば、特許文献１参照）。
しかしながら、ワイヤボンディングにおける接合性と、外部接続端子の接続におけるはんだとの接続信頼性とは必ずしも一致しない場合も多く、用途によっては、半導体素子とのワイヤボンディング用の内部端子に形成するめっき層を、外部接続用の外部接続端子に形成するめっき層と異なる金属のめっき層としたい場合もある。そのような場合には、全面に同じめっき層を均一に形成するのではなく、内部端子に形成するめっき層を外部端子に形成するめっき層と異ならせる必要があり、製造工程においても内部端子のめっき層形成と外部接続端子のめっき層形成とを異なる製造プロセスとする必要が出てくる場合が多い。
そこで、本発明は、ワイヤボンディング用端子の表面を、外部接続用端子と異なる表面とすることができるリードフレーム及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係るリードフレームは、裏面の少なくとも一部が外部接続端子として露出し、表面に半導体素子が実装されて表面実装型半導体パッケージの部品として用いられ得る金属板から形成されたリードフレームであって、
前記表面と側面には前記半導体素子とのボンディングが可能なボンディング用めっき層が形成され、前記裏面にはフィルムが貼り付けられている。
前記表面と側面には前記半導体素子とのボンディングが可能なボンディング用めっき層が形成され、前記裏面にはフィルムが貼り付けられている。
本発明の他の態様に係るリードフレームの製造方法は、裏面に外部接続端子が露出し、表面に半導体素子が実装される表面実装型半導体パッケージに用いられるリードフレームの製造方法であって、
金属板を加工してリードフレーパターンを形成する工程と、
該リードフレームパターンの裏面にフィルムを貼り付ける工程と、
該フィルムをマスクとし、前記リードフレームの表面と側面にめっき層を形成する工程と、を有する。
金属板を加工してリードフレーパターンを形成する工程と、
該リードフレームパターンの裏面にフィルムを貼り付ける工程と、
該フィルムをマスクとし、前記リードフレームの表面と側面にめっき層を形成する工程と、を有する。
本発明の更に他の態様に係るリードフレームの製造方法は、裏面に外部接続端子が露出し、表面に半導体素子が実装される表面実装型半導体パッケージに用いられるリードフレームの製造方法であって、
金属板を加工してリードフレーパターンを形成する工程と、
該リードフレームパターンの全面に第１のめっき層を形成する工程と、
前記リードフレームパターンの裏面にフィルムを貼り付ける工程と、
該フィルムをマスクとし、前記リードフレームの表面と側面に第２のめっき層を形成する工程と、を有する。
金属板を加工してリードフレーパターンを形成する工程と、
該リードフレームパターンの全面に第１のめっき層を形成する工程と、
前記リードフレームパターンの裏面にフィルムを貼り付ける工程と、
該フィルムをマスクとし、前記リードフレームの表面と側面に第２のめっき層を形成する工程と、を有する。
本発明によれば、用途に応じた適切なボンディング用のめっき層を形成することができる。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
図１は、本発明の第１の実施形態に係るリードフレームの一例の断面構成を示した図である。図１において、本発明の第１の実施形態に係るリードフレーム５０は、リードフレームパターン１０と、ボンディング用めっき層３０と、フィルム４０とを有する。ボンディング用めっき層３０は、リードフレームパターン１０の上面及び側面上に形成されている。また、フィルム４０は、リードフレームパターン１０の下面に貼り付けられている。
第１の実施形態に係るリードフレームを詳細に説明する前に、本発明の実施形態に係るリードフレームが用いられる表面実装型半導体モジュールについて説明する。
図５は、本発明の実施形態に係るリードフレームが用いられた表面実装型半導体モジュールの一例を示した図である。図５において、リードフレーム５１の表面上に半導体素子６０が実装されており、全体が樹脂８０で封止されている。リードフレームパターン１０は、中央の半導体素子搭載領域１１と、その両側に設けられた端子領域１２とを有しており、半導体素子６０は、半導体素子搭載領域１１の上に設置されている。半導体素子６０の端子６１は、ワイヤ７０を介してワイヤボンディングにより端子領域１２と接続されている。ここで、端子領域１２の上面がボンディング用の内部端子となり、下面が外部接続端子となる。図５においては、全体の下面にフィルム４０が貼り付けられているが、フィルム４０を剥がすと、端子領域１２の下面が露出し、外部に存在する装置との電気的接続が可能な外部接続端子となる。本実施形態に係るリードフレームは、このような表面実装型半導体モジュールの部品として用いられ得る。
図１に戻り、本発明の第１の実施形態に係るリードフレーム５０について、詳細に説明する。
リードフレームパターン１０は、金属板がリードフレームの形状に加工された金属パターンである。金属板は、リードフレームに適した種々の金属材料から構成されてよいが、例えば、銅材又は銅合金材から構成されてもよい。なお、図５で説明したように、リードフレームパターン１０は、少なくとも半導体素子を搭載する領域と、半導体素子の端子をワイヤボンディングにより電気的に接続するボンディング用の内部端子と、外部の端子との電気的接続を行うための外部接続端子とを有する。本実施形態に係るリードフレームにおいては、半導体素子はリードフレームパターン１０の表面側に搭載され、半導体素子の端子とワイヤボンディングにより接続されるボンディング用の端子も表面側に形成される。図１においては、上面側が表面側に相当し、下面側が裏面側に相当することになる。
図１において、リードフレームパターン１０の上面（表面）及び側面を覆うように、めっき層３０が形成されている。リードフレームパターン１０の表面は、ボンディング用の端子を構成するので、めっき層３０は、ボンディングが可能なめっき材料から構成される。めっき層３０は、搭載される半導体素子６０の種類、用途等により定められてよいが、例えば、銀（Ａｇ）で構成されてもよい。
リードフレームパターン１０の裏面には、フィルム４０が貼り付けられている。よって、フィルム４０を剥がすと、リードフレームパターン１０が露出する。図５で説明したように、リードフレームパターン１０の裏面は、外部の装置と電気的に接続可能とするための外部接続端子として機能する。よって、リードフレームパターン１０を構成する金属材料の表面が外部接続端子として機能し、これが銅材又は銅合金材の場合には、その表面が外部接続端子となる。
フィルム４０は、めっき工程の際にマスクとして機能することができるとともに、樹脂封止の際にもマスクとして機能でき、樹脂が流れ出ないような材料から選択される。フィルム４０は、めっき処理及び樹脂封止の際にマスクとして機能できる材料であれば、種々の材料を用いることができるが、例えば、ポリイミドから構成されたフィルムを用いてもよい。ポリイミドは、耐熱性が高く、めっき及び樹脂封止の際にマスクとして機能し得るので、好適に用いることができる。
なお、フィルム４０のリードフレームパターン１０の裏面への接着は、種々の接着剤又は粘着剤を用いることができる。例えば、フィルム４０に上述のポリイミドを用いる場合には、ポリイミド系の薄膜テープが市販されているので、そのような薄膜テープを用いるようにしてもよい。フィルム４０のリードフレームパターン１０の裏面への接着を容易に行うことができる。
次に、図２を用いて、本発明の実施形態１に係るリードフレームの製造方法について説明する。図２は、本発明の実施形態１に係るリードフレームの製造方法の一例の一連の工程を示した図である。
図２（ａ）は、リードフレームを形成する金属板用意工程を示した図である。金属板１５は、最初は、パターン等が形成されていない状態で用意される。なお、金属板１５は、用途に応じて種々の金属材料から構成されてよいが、上述のように、例えば、銅材又は銅合金材から構成されてもよい。
図２（ｂ）は、リードフレームパターン形成する工程を示した図である。リードフレームパターン１０は、金属板１５をリードフレームの形状に加工することにより得られる。金属板１５の加工は、エッチング加工、プレス加工を含む種々の加工方法により行われてよい。コスト、加工精度等を考慮し、用途に応じて金属板１５の加工方法を定めることができる。
リードフレームパターン形成工程により、リードフレームパターン１０が形成され、少なくとも半導体素子搭載領域１１と端子領域１２とが形成される。なお、図２（ｂ）には記載されていないが、リードフレームパターン１０は、曲げ加工等により、高さの段差等が形成されていてもよい。
図２（ｃ）は、フィルム貼り付け工程の一例を示した図である。フィルム貼り付け工程においては、リードフレームパターン１０の裏面（下面）にフィルム４０が貼り付けられる。フィルム４０は、上述のように、めっき処理及び樹脂封止の際にマスキング可能な材料から選択される。フィルム４０の貼り付けは、接着剤を用いて行ってもよいし、フィルム４０の片面に最初から粘着剤層が形成されている薄膜テープのようなフィルム４０を用いて貼り付けを行ってもよい。なお、以後の説明で、接合してから固化する接着剤と、接合してからも固化の過程を必要とせずそのままの状態を保つ粘着剤は、必ずしも厳密に区別せず、接着剤と呼んだ場合であっても、粘着剤も含んでいるものとする。
図２（ｄ）は、めっき工程の一例を示した図である。めっき工程においては、リードフレームパターン１０の裏面にフィルム４０を接着した状態でめっき処理を行う。これにより、フィルム４０で覆われていないリードフレームパターン１０の上面（表面）と側面上にのみめっき層３０が形成される。めっき層３０の材料としては、用途に応じて種々のめっき材料が用いられてよいが、例えば、Ａｇを用いてＡｇめっき層が形成されてもよい。
なお、めっき工程では、例えば、電気めっき処理が行われてよい。電気めっきは、めっき溶液中にリードフレームパターン１０を浸漬させ、リードフレームパターン１０をカソードとし、めっき溶液中に浸漬されたアノードとともに通電することにより電気めっき処理を行う。フィルム４０は、めっき工程のマスクとして機能し、フィルム４０で覆われていない上面と側面にのみめっき層３０が形成され、リードフレーム５０が完成する。
めっき層３０の上面は、後にボンディング用の内部端子となり、フィルム４０が貼り付けられたリードフレームパターン１０の下面は、後に外部接続端子として機能する。
このように、実施形態１に係るリードフレーム及びその製造方法によれば、リードフレームパターン１０を形成後、裏面にフィルム４０を貼り付けることにより、１回のめっき工程を経て容易に端子領域１２の上面と下面を異なる表面に構成することができ、リードフレーム５０の端子に求められる種々の要請に柔軟に応えることができる。
図３は、本発明の第２の実施形態に係るリードフレームの一例を示した断面構成図である。第２の実施形態に係るリードフレーム５１は、リードフレームパターン１０の全面がめっき層２０で覆われ、めっき層２０の上面及び側面上にめっき層３０が形成され、下面にフィルム４０が貼り付けられている点で、第１の実施形態に係るリードフレーム５０と異なっている。つまり、リードフレームパターン１０の表面に、めっき層２０がコーティング層のように形成されている点で第１の実施形態に係るリードフレーム５０と異なっているが、その他の構成については、第１の実施形態に係るリードフレーム５０と同様である。
このように、リードフレームパターン１０の全面をめっき層３０と異なる材料からなるめっき層２０で覆ってからフィルム４０を下面に貼り付け、めっき層３０を形成してもよい。かかる構成により、端子領域１２の下面に形成される外部接続端子の表面がめっき層２０で構成されることになる。つまり、リードフレームパターン１０に用いられる金属板１５の材質ではなく、任意のめっき層２０を形成して任意の金属材料により外部接続端子を構成したい場合には、第２の実施形態に係るリードフレーム５１のような構成とすることにより、外部接続端子の表面を所望の金属材料とすることができる。
めっき層２０のめっき材料は、用途に応じて種々の材料とすることができるが、例えば、Ｎｉを下地層としてリードフレームパターン１０の表面上に形成し、Ｎｉの表面上にＰｄ、更にＰｄの表面上にＡｕを形成して積層しためっき層（以下、「パラジウムめっき層」と呼んでもよいこととする。）としてもよい。かかるＮｉ、Ｐｄ及びＡｕを下層から順に積層形成したパラジウムめっき層は、はんだ接合に適しためっき層として一般的に利用されている。具体的には、銅又は銅合金材がリードフレームパターン１０として用いられた場合には、下地層のＮｉが銅の拡散を抑制し、接合表面に貴金属のＡｕを用い、特性が良好でかつＡｕより安価なＰｄをＮｉとＡｕとの間に挟むことにより、品質及びコスト的に優れた外部接続端子となる。よって、外部接続端子を構成するめっき層２０として、このようなはんだ接合に適しためっき層を用いるようにしてもよい。
なお、めっき層２０は、はんだ接合に適していることが好ましいが、はんだ接合が可能な材料から構成されていればその役割を十分に果たすことができるので、はんだ接合が可能な範囲で種々の材料を選択することができる。
その他の構成要素については、第１の実施形態に係るリードフレーム５０と同様であるので、同様の構成要素に同一の参照符号を付してその説明を省略する。
図４は、本発明の第２の実施形態に係るリードフレームの製造方法の一例の一連の工程を示した図である。
図４（ａ）は、金属板用意工程の一例を示した図である。本工程は、図２（ａ）で説明した工程と同様であるので、その説明を省略する。
図４（ｂ）は、リードフレームパターン形成工程の一例を示した図である。本工程も、図２（ｂ）で説明した工程と同様であるので、その説明を省略する。
図４（ｃ）は、第１のめっき層形成工程の一例を示した図である。第１のめっき層形成工程においては、リードフレームパターン１０の全面に第１のめっき層２０が形成される。第１のめっき層２０の形成は、めっき溶液に浸漬して通電を行った一般的な電気めっき処理により行ってよい。この点は、図２（ｄ）で説明したのと同様である。リードフレームパターン１０の全面には、何らマスクは存在しないので、全面に第１のめっき層２０が形成される。
なお、第１のめっき層２０は、外部接続端子として用いられるため、はんだ接続が可能なめっき材料で形成され、好ましくははんだ接続に適しためっき材料で構成される。上述のＮｉ、Ｐｄ及びＡｕを下層から順に積層形成したパラジウムめっき層は、外部接続端子としても適しているので、パラジウムめっき層を第１のめっき層２０としてもよい。なお、パラジウムめっき層を形成する場合には、最初にＮｉのめっき溶液にリードフレームパターン１０を浸漬させて電気めっきを行い、次いで、Ｐｄのめっき溶液にＮｉめっきが施されたリードフレームパターン１０を浸漬させて電気めっきを行い、最後にＮｉ及びＰｄめっきが施されたリードフレームパターン１０をＡｕのめっき溶液に浸漬させて電気めっきを行うようにしてもよい。３つの電気めっき槽を順に通過させればよいので、容易にパラジウムめっき層を形成することができる。
図４（ｄ）は、フィルム貼り付け工程の一例を示した図である。本工程も、フィルム４０を貼り付ける対象が、第１のめっき層２０が全面に形成されたリードフレームパターン１０である以外は、図２（ｃ）で説明した工程と同様であるので、その説明を省略する。
図４（ｅ）は、第２のめっき工程の一例を示した図である。第２のめっき工程も、第２のめっき処理を施す対象が、第１のめっき層２０で全面が覆われたリードフレームパターン１０となる以外は、図２（ｄ）で説明した工程と同様であり、同様な電気めっき処理を行えばよい。よって、その説明を省略する。
第２の実施形態に係るリードフレーム及びその製造方法によれば、リードフレームパターン１０の全面をめっき処理する第１のめっき工程を加えることにより、外部接続端子の表面に任意のめっき層を形成することができ、用途に応じて適切な外部接続端子を形成することができる。
図５は、第２の実施形態に係るリードフレーム５１を用いた表面実装型半導体パッケージの一例を示した図である。
図５において、フィルム４０がリードフレームパターン１０に貼り付いたまま、半導体素子搭載領域１１上に半導体素子６０が搭載され、半導体素子６０の端子６１から端子領域１２の上面にワイヤ７０を用いてワイヤボンディングがなされ、樹脂８０で封止された表面実装型半導体パッケージが示されている。このように、フィルム４０を剥がすことなくリードフレーム５１を出荷し、フィルム４０が貼り付いたままで樹脂封止を行うことができる。フィルム４０に、樹脂８０が流れ出ない材質を有する材料を用いることにより、パッケージングを容易に行うことができる。
なお、端子領域１２の上面（表面）及び側面はワイヤボンディングに適したＡｇ等の材料からなる第２のめっき層３０で覆われているため、ワイヤ７０が端子領域１２の上面に接続されるワイヤボンディングを適切に行うことができる。
樹脂封止後は、フィルム４０を剥がすことにより、端子領域１２の裏面が露出し、第１のめっき層２０が形成された外部接続端子として機能する。第１のめっき層２０は、外部接続に適した材料から構成されているので、外部接続も適切に行うことができる。
このように、第２の実施形態に係るリードフレーム５１は、フィルム４０をリードフレーム５１に貼り付けたまま、樹脂８０が流れ出ないフィルム４０上で樹脂封止を容易に行うことができるので、パッケージングを行う側にとっても、利点が大きい。
なお、図５においては、実施形態２に係るリードフレーム５１を例に挙げて説明したが、実施形態１に係るリードフレーム５０も、同様にして容易に樹脂封止を行うことができる。
図６は、本発明の第１及び第２の実施形態に係るリードフレーム５０、５１の出荷方法の一例を示した図である。図６に示すように、金属板１５内に、リードフレーム５０、５１が複数形成された状態で、本実施形態に係るリードフレーム５０、５１は出荷され得る。半導体素子搭載領域１１、端子領域１２等を含むリードフレームパターン１０の形成は、金属板１５内で、１個の枠内に１個のリードフレームパターン１０を形成し、リードフレームパターン１０が枠から完全に切断されず、枠に接続支持された状態で行うことが可能である。そして、一括してフィルム４０貼り付け、めっき工程を行うことにより、複数個のリードフレーム５０、５１を一括して製造することが可能である。
そして、このリードフレーム５０、５１の納品先では、図５に示したようなパッケージングを一括して行った後、フィルム４０を剥がし、最後に枠を切断して各パッケージを個片化すれば、一括してリードフレーム５０、５１の製造及び表面実装型半導体パッケージの製造を行うことができる。
このように、本発明の実施形態に係るリードフレーム及びその製造方法は、量産化にも適切に対応でき、効率的な量産が可能である。
以下、本発明の実施形態に係るリードフレーム及びその製造方法を実施した実施例について説明する。
リードフレーム用金属板１として、厚さ０．２ｍｍ、幅１８０ｍｍの帯状銅材（株式会社神戸製鋼所製：ＫＬＦ−１９４）を用い、この金属板１の両面に、厚さ２０μｍの感光性レジスト層（旭化成イーマテリアルズ株式会社製：ネガ型感光性レジストＡＱ−２０５８）を形成した。
その後、リードフレームパターンを施したガラスマスク（コニカミノルタアドバンストレイヤー株式会社製：ＨＹ２−５０Ｐ）を用いて露光しその後、現像・エッチング・感光性レジストの剥離にて、リードフレームベア材を形成した。その後、表裏全面にＮｉ、Ｐｄ、Ａｕの順にごく薄いめっき層を形成した。この時のNi膜厚は0.6μm、Pd膜厚は0.015μm、Au膜厚は0.0065μmであった。
その後、裏面にポリイミド系薄膜テープ(Innox製)を貼り付け、更に表面へ光沢度1.7GAMの極めて平滑なAgめっき(高シアンAgめっき)層を2.5μmの厚さで形成した。その結果、表面と裏面で異なる金属めっき層を有したリードフレームを得た。その後、裏面ポリイミド系薄膜テープは剥離せず、そのまま貼り付けた状態で短冊状にカットがなされ、LED装置の組み立て工程へ投入され、表面がAgめっき層で、裏面がNi/Pd/Auめっき層のLED装置が完成した。
実施例１と同様に形成されたリードフレームベア材の裏面に、ポリイミド系の薄膜テープ(巴川製紙製)を貼り付け、Ｎｉ、Ｐｄ、Ａｕの順にめっきを施した。その後、半導体組み立て工程にて組み立てられ、モールド封入後、裏面ポリイミド系薄膜テープは剥離された。この状態では裏面側はCuが露出しているが、このCu面へ外装めっきとして電解Snめっきを施し、実施例２に係るリードフレームを得た。
実施例１と同様に形成されたリードフレームベア材の裏面に、ポリイミド系の薄膜テープ(日東製)を貼り付け、厚さ0.8μmのNiめっき(スルファミン酸Niめっき)を施した。その上に、Agストライク（ダウケミカル製Silveron GT-820 Strike）を0.05μmの厚さで施し、更にAg/Sn合金めっき（ダウケミカル製 Silveron GT-820 Cyanide-free AgSn Plating )を1.2μmの厚さで施した。その後、半導体組み立て工程にて組み立てられ、モールド封入後、裏面ポリイミド系薄膜テープは剥離された。この状態では裏面側はCuが露出しているが、このCu面へ外装めっきとして電解Snめっきを施し、実施例３に係るリードフレームを得た。
以上、本発明の好ましい実施形態について詳説したが、本発明は、上述した実施形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態に種々の変形及び置換を加えることができる。
１０ リードフレームパターン
１１ 半導体素子搭載領域
１２ 端子領域
１５ 金属板
２０、３０ めっき層
４０ フィルム
５０、５１ リードフレーム
６０ 半導体素子
７０ ワイヤ
８０ 樹脂
１１ 半導体素子搭載領域
１２ 端子領域
１５ 金属板
２０、３０ めっき層
４０ フィルム
５０、５１ リードフレーム
６０ 半導体素子
７０ ワイヤ
８０ 樹脂
Claims (4)
- 裏面に外部接続端子が露出し、表面に半導体素子が実装される表面実装型半導体パッケージに用いられるリードフレームの製造方法であって、
金属板を加工してリードフレームパターンを形成する工程と、
該リードフレームパターンの全面に第１のめっき層を形成する工程と、
前記リードフレームパターンの裏面にフィルムを貼り付ける工程と、
該フィルムをマスクとし、前記リードフレームの表面と側面に第２のめっき層を形成する工程と、を有するリードフレームの製造方法。 - 前記フィルムは、接着層又は粘着層を有するテープ状のフィルムであり、該接着層又は粘着層を用いて前記リードフレームパターンの前記裏面に前記フィルムを貼り付ける請求項１に記載のリードフレームの製造方法。
- 前記第１のめっき層は、Ｎｉ、Ｐｄ及びＡｕが下層から順に積層形成されためっき層であり、前記第１のめっき層を形成する工程は、Ｎｉ、Ｐｄ及びＡｕを順に前記リードフレームパターンにめっきする工程を含む請求項１又は２に記載のリードフレームの製造方法。
- 前記第２のめっき層を形成する工程は、前記リードフレームパターンにＡｇをめっきする工程を含む請求項１乃至３のいずれか一項に記載のリードフレームの製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014149026A JP6414669B2 (ja) | 2014-07-22 | 2014-07-22 | リードフレーム及びその製造方法 |
| TW104123156A TWI606556B (zh) | 2014-07-22 | 2015-07-17 | Lead frame and its manufacturing method |
| KR1020150102528A KR20160011583A (ko) | 2014-07-22 | 2015-07-20 | 리드 프레임 및 그 제조 방법 |
| CN201510431451.5A CN105304601B (zh) | 2014-07-22 | 2015-07-21 | 引线框及其制造方法 |
| KR1020170019464A KR20170020712A (ko) | 2014-07-22 | 2017-02-13 | 리드 프레임 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014149026A JP6414669B2 (ja) | 2014-07-22 | 2014-07-22 | リードフレーム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016025244A JP2016025244A (ja) | 2016-02-08 |
| JP6414669B2 true JP6414669B2 (ja) | 2018-10-31 |
Family
ID=55201658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014149026A Active JP6414669B2 (ja) | 2014-07-22 | 2014-07-22 | リードフレーム及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP6414669B2 (ja) |
| KR (2) | KR20160011583A (ja) |
| CN (1) | CN105304601B (ja) |
| TW (1) | TWI606556B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG11201807643QA (en) * | 2016-03-11 | 2018-10-30 | Atotech Deutschland Gmbh | Lead-frame structure, lead-frame, surface mount electronic device and methods of producing same |
| KR101870244B1 (ko) | 2017-04-19 | 2018-06-22 | 서울시립대학교 산학협력단 | 초박형 실리콘 스트레인 게이지 제조 방법 |
| KR102102034B1 (ko) * | 2018-02-06 | 2020-04-22 | 주식회사 바른전자 | Qfn 반도체 패키지의 제조방법 |
| KR102005178B1 (ko) | 2018-02-07 | 2019-07-29 | 서울시립대학교 산학협력단 | 포토레지스트 보호막을 활용한 실리콘 스트레인 게이지 제조 방법 |
| JP6657331B2 (ja) * | 2018-07-26 | 2020-03-04 | 大口マテリアル株式会社 | リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにリードフレームの製造方法 |
| JP7292776B2 (ja) * | 2020-01-30 | 2023-06-19 | 大口マテリアル株式会社 | リードフレーム |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142940A (ja) * | 1984-08-07 | 1986-03-01 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JPS6149450A (ja) * | 1984-08-17 | 1986-03-11 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JPS6214452A (ja) * | 1985-07-12 | 1987-01-23 | Hitachi Cable Ltd | 半導体用リ−ドフレ−ム |
| JPS62204558A (ja) * | 1986-03-05 | 1987-09-09 | Shinko Electric Ind Co Ltd | リ−ドフレ−ム |
| JP2524645B2 (ja) * | 1990-03-30 | 1996-08-14 | 株式会社三井ハイテック | リ―ドフレ―ムおよびその製造方法 |
| JP2001230360A (ja) * | 2000-02-18 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP2003124421A (ja) * | 2001-10-15 | 2003-04-25 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 |
| JP2005079524A (ja) | 2003-09-03 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置用リードフレーム |
| JP4857594B2 (ja) * | 2005-04-26 | 2012-01-18 | 大日本印刷株式会社 | 回路部材、及び回路部材の製造方法 |
-
2014
- 2014-07-22 JP JP2014149026A patent/JP6414669B2/ja active Active
-
2015
- 2015-07-17 TW TW104123156A patent/TWI606556B/zh active
- 2015-07-20 KR KR1020150102528A patent/KR20160011583A/ko active Search and Examination
- 2015-07-21 CN CN201510431451.5A patent/CN105304601B/zh active Active
-
2017
- 2017-02-13 KR KR1020170019464A patent/KR20170020712A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016025244A (ja) | 2016-02-08 |
| KR20170020712A (ko) | 2017-02-23 |
| CN105304601B (zh) | 2018-02-13 |
| TW201604998A (zh) | 2016-02-01 |
| KR20160011583A (ko) | 2016-02-01 |
| CN105304601A (zh) | 2016-02-03 |
| TWI606556B (zh) | 2017-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6414669B2 (ja) | リードフレーム及びその製造方法 | |
| JP5893826B2 (ja) | リードフレーム及びその製造方法 | |
| US7788800B2 (en) | Method for fabricating a leadframe | |
| JP2009517869A (ja) | 半導体デバイスの耐湿信頼性を改良しはんだ付け性を高めたリードフレーム | |
| JP2006222406A (ja) | 半導体装置 | |
| JP7426440B2 (ja) | 半導体装置用基板および半導体装置 | |
| TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JP2005244033A (ja) | 電極パッケージ及び半導体装置 | |
| JP6459618B2 (ja) | リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP5954871B2 (ja) | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 | |
| JP6057285B2 (ja) | 半導体素子搭載用基板 | |
| JP7419474B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR101297662B1 (ko) | 리드프레임의 제조방법 | |
| JP5636184B2 (ja) | 半導体装置、半導体装置用基板及びこれらの製造方法 | |
| JP2018129375A (ja) | リードフレーム基板およびその製造方法、リードフレーム用積層体、ならびに半導体装置およびその製造方法 | |
| JP2018117043A (ja) | リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
| KR20180118910A (ko) | 표면 실장형 리드 프레임 제조 방법. | |
| KR101677061B1 (ko) | 리드프레임, 이를 이용한 반도체 패키지 및 그 제조방법 | |
| JP4743764B2 (ja) | 半導体パッケージの製造方法 | |
| KR101234141B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지, 이들의 제조방법 | |
| JP2020080396A (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2006324270A (ja) | 半導体装置およびその製造方法 | |
| JP2001156233A (ja) | 半導体装置の製造方法 | |
| JP2006086380A (ja) | 半導体装置用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171110 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180116 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180405 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180904 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180919 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6414669 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |