[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6483271B2 - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP6483271B2
JP6483271B2 JP2017540427A JP2017540427A JP6483271B2 JP 6483271 B2 JP6483271 B2 JP 6483271B2 JP 2017540427 A JP2017540427 A JP 2017540427A JP 2017540427 A JP2017540427 A JP 2017540427A JP 6483271 B2 JP6483271 B2 JP 6483271B2
Authority
JP
Japan
Prior art keywords
polycrystalline
silicon layer
silicon
amorphous
energy beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017540427A
Other languages
English (en)
Other versions
JPWO2017046932A1 (ja
Inventor
吉明 松島
吉明 松島
石田　茂
茂 石田
良平 高倉
良平 高倉
覚 宇津木
覚 宇津木
伸武 野寺
伸武 野寺
隆夫 松本
隆夫 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of JPWO2017046932A1 publication Critical patent/JPWO2017046932A1/ja
Application granted granted Critical
Publication of JP6483271B2 publication Critical patent/JP6483271B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
液晶ディスプレイパネルには、画素を表示するための画素電極を駆動させるアクティブ素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が使用されていることが多い。ＴＦＴには、半導体に非晶質シリコンを用いたものと、多結晶シリコンを用いたものとがある。多結晶シリコンは、非晶質シリコンに比べて移動度が大きい。このため、多結晶シリコンを用いたＴＦＴは高速動作が可能である。逆に、非晶質シリコンを用いたＴＦＴは、移動度がより小さいので、非動作時の漏れ電流を低減させることができる。
特許文献１には、非晶質シリコン及び多結晶シリコンの両方の特性を利用したＴＦＴが開示されている。このＴＦＴでは、絶縁性の基板上にゲート電極が形成され、基板及びゲート電極を覆う絶縁層が形成され、絶縁層上に多結晶シリコン層が形成され、多結晶シリコン層上に非晶質シリコン層が形成され、非晶質シリコン層上にソース電極及びドレイン電極が形成されている。多結晶シリコン層は、非晶質シリコン層を一旦形成し、非晶質シリコン層にレーザ光を照射して非晶質シリコンを多結晶シリコンへ変化させることにより形成する。多結晶シリコン層及び非晶質シリコン層がチャネル層として機能する。移動度等のＴＦＴの特性は、チャネル層が多結晶シリコン層である場合とチャネル層が非晶質シリコン層である場合との中間の特性となる。
また、非晶質シリコン層の全体を多結晶シリコンへ変化させるのではなく、非晶質シリコン層に部分的にレーザ光を照射して、非晶質シリコン層の一部を多結晶シリコンへ変化させる技術が開発されている。非晶質シリコン層の一部を多結晶シリコンへ変化させることにより、非晶質シリコン層の全体を多結晶シリコンへ変化させた場合に比べて、漏れ電流を低減させることができる。
特開２０１２−１１４１３１号公報
非晶質シリコン層の全体を多結晶シリコンへ変化させたＴＦＴでは、移動度が大きい一方で、漏れ電流が大きい。逆に、非晶質シリコン層の一部を多結晶シリコンへ変化させたＴＦＴでは、漏れ電流が低減されるものの、移動度が低下し、動作が低速になる。
本発明は、斯かる事情に鑑みてなされたものであって、その目的とするところは、多結晶シリコンの結晶性を調整することによって特性を適切に調整した薄膜トランジスタ及び薄膜トランジスタの製造方法を提供することにある。
本発明に係る薄膜トランジスタは、基板と、該基板の表面に形成されたゲート電極と、該ゲート電極の上側に形成されたシリコン層と、該シリコン層の上側に一部が形成されたソース電極及びドレイン電極とを備える薄膜トランジスタにおいて、前記シリコン層は、非晶質シリコンでなる非晶質部と、多結晶シリコンを含んでなる第１多結晶部と、多結晶シリコンを含んでなり、前記第１多結晶部よりも結晶性が低い第２多結晶部とを有することを特徴とする。
本発明に係る薄膜トランジスタは、前記第１多結晶部は、前記ソース電極を前記シリコン層に射影した位置の一部を含んだ位置と、前記ドレイン電極を前記シリコン層に射影した位置の一部を含んだ位置との離隔した二か所に設けられており、前記第２多結晶部は、二か所の前記第１多結晶部を繋ぐ位置に設けられていることを特徴とする。
本発明に係る薄膜トランジスタは、前記ソース電極及び前記ドレイン電極を前記シリコン層に射影した位置に前記シリコン層の端部の一部が含まれており、該一部には前記非晶質部が設けられていることを特徴とする。
本発明に係る薄膜トランジスタの製造方法は、基板と、該基板の表面に形成されたゲート電極と、該ゲート電極の上側に形成されたシリコン層と、該シリコン層の上側に一部が形成されたソース電極及びドレイン電極とを備える薄膜トランジスタを製造する方法において、非晶質シリコンでなるシリコン層を形成する工程と、形成したシリコン層中の一部分へエネルギービームを照射して、多結晶シリコンを含んでなる第１多結晶部を生成し、前記エネルギービームよりも低い強度のエネルギービームを前記シリコン層中の他の一部分へ照射して、多結晶シリコンを含んでなり前記第１多結晶部よりも結晶性の低い第２多結晶部を生成する結晶化工程と、前記第１多結晶部、前記第２多結晶部、及びエネルギービームを照射されていない非晶質部を残すように、前記シリコン層をエッチングする工程とを含むことを特徴とする。
本発明に係る薄膜トランジスタの製造方法は、前記結晶化工程は、マスクを通してエネルギービームを前記シリコン層へ照射するようにしてあり、前記マスクは、前記エネルギービームを遮蔽する遮蔽部と、前記エネルギービームを透過させる第１透過部と、該第１透過部よりも低い透過率で前記エネルギービームを透過させる第２透過部とを含むことを特徴とする。
本発明においては、ＴＦＴのチャネル層に含まれるシリコン層は、非晶質部と、第１多結晶部と、第１多結晶部よりも結晶性が低い第２多結晶部とを含んでいる。第２多結晶部では、移動度が非晶質部よりも大きくなり、第１多結晶部よりも小さくなる。第２多結晶部が存在することによって、多結晶の部分の結晶性が一種類であるＴＦＴに比べて、移動度等のＴＦＴの特性がより適切に調整される。例えば、第２多結晶部が含まれていないＴＦＴに比べて、第１多結晶部の大きさが減少し第２多結晶部が加わることによって、移動度が低下するものの漏れ電流が低減される。
また、本発明においては、シリコン層内で、ソース電極を射影した位置の一部を含んだ位置と、ドレイン電極を射影した位置の一部を含んだ位置との二か所に第１多結晶部が形成され、第２多結晶部は、二か所の第１多結晶部を繋いでいる。ソース電極及びドレイン電極の間を流れる電流は、第１多結晶部及び第２多結晶部を流れる。このため、移動度等のＴＦＴの特性は、第２多結晶部の存在によって調整される。
また、本発明においては、ソース電極及びドレイン電極をシリコン層に射影した位置の一部は、シリコン層の端部の一部であり、この部分は非晶質部になっている。ソース電極及びドレイン電極の間を流れる電流は、非晶質部に影響を受ける。
また、本発明においては、マスクを通してエネルギービームをシリコン層へ照射することにより、シリコン層内に第１多結晶部及び第２多結晶部を形成する。マスクは、エネルギービームを遮蔽する部分と、エネルギービームを透過させる部分と、より低い透過率でエネルギービームを透過させる部分とを含んでいる。低い透過率でマスクを透過したエネルギービームを照射された部分が、第２多結晶部になる。マスク２の構成を調整することによって、第１多結晶部及び第２多結晶部の位置、形状及び大きさが調整される。
本発明にあっては、ＴＦＴでの移動度及び漏れ電流を適切に調整し、移動度の向上及び漏れ電流の低減を両立させることができる。また、エネルギービームを透過させるマスクの構成を調整することによって、ＴＦＴの特性を簡便に調整することが可能である。
実施形態１に係るＴＦＴの要部の模式的断面図である。 実施形態１に係るＴＦＴの要部の模式的平面図である。 実施形態１に係るＴＦＴの製造方法を示す工程図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 マスクの模式的平面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。 実施形態２に係るＴＦＴの要部の模式的平面図である。
以下本発明をその実施の形態を示す図面に基づき具体的に説明する。
＜実施形態１＞
図１は、実施形態１に係るＴＦＴの要部の模式的断面図である。ガラス基板等の絶縁性の基板１１の表面にゲート電極１２が形成されており、ゲート電極１２を覆って基板１１上にゲート絶縁膜１３が形成されている。ゲート絶縁膜１３は、例えば窒化シリコンの層である。ゲート絶縁膜１３の表面の内でゲート電極１２の上側には、シリコン層１４が形成されている。シリコン層１４は、非晶質シリコンで構成された非晶質部１４１と、多結晶シリコンを含んでいる第１多結晶部１４２と、多結晶シリコンを含んでおり、第１多結晶部１４２よりも結晶性が低い第２多結晶部１４３とを含んでいる。ここで、「結晶性が低い」とは、第２多結晶部１４３では結晶化率（結晶化度）の値が第１多結晶部１４２よりも小さくなっていることを意味している。
シリコン層１４の表面には、非晶質シリコンで構成された非晶質シリコン層１５が形成されている。非晶質シリコン層１５の表面の所要位置には、ｎ＋Ｓｉ層１６が形成されている。ｎ＋Ｓｉ層１６は、リン又はヒ素等の不純物濃度が高いｎ型のシリコンで構成されている。ｎ＋Ｓｉ層１６の表面、シリコン層１４及び非晶質シリコン層１５の側面、並びにゲート絶縁膜１３の表面には、所要のパターンを有するソース電極１７及びドレイン電極１８が形成されている。ｎ＋Ｓｉ層１６は、ソース電極１７及びドレイン電極１８とのコンタクト層である。また、シリコン層１４及び非晶質シリコン層１５はＴＦＴのチャネル層である。
図２は、実施形態１に係るＴＦＴの要部の模式的平面図である。図２には、シリコン層１４、ソース電極１７及びドレイン電極１８の平面視における位置関係を示しており、ＴＦＴのその他の構造は省略している。平面視で、シリコン層１４は矩形に形成されている。シリコン層１４中の二か所に第１多結晶部１４２が形成されており、二か所の第１多結晶部１４２は平面視で離隔している。シリコン層１４内で、二か所の第１多結晶部１４２の間は第２多結晶部１４３になっている。即ち、第２多結晶部１４３は、二か所の第１多結晶部１４２を繋いだ位置に形成されている。非晶質部１４１は、シリコン１４の端部に形成されており、平面視で第１多結晶部１４２及び第２多結晶部１４３の周囲に位置している。
二か所の第１多結晶部１４２の内、一方の第１多結晶部１４２は、ソース電極１７をシリコン層１４に射影した位置の一部を含んでいる。他方の第１多結晶部１４２は、ドレイン電極１８をシリコン層１４に射影した位置の一部を含んでいる。また、第２多結晶部１４３には、ソース電極１７又はドレイン電極１８をシリコン層１４に射影した位置は含まれていない。ソース電極１７及びドレイン電極１８をシリコン層１４に射影した位置の内、第１多結晶部１４２に含まれていない部分は、非晶質部１４１に含まれている。
図３は、実施形態１に係るＴＦＴの製造方法を示す工程図である。図４、５、７〜９は、実施形態１に係るＴＦＴの製造工程の一部を示す模式的断面図である。図４に示すように、基板１１上にゲート電極１２を形成し（Ｓ１）、ゲート電極１２を覆って基板１１の表面にゲート絶縁膜１３を形成し（Ｓ２）、ゲート絶縁膜１３の表面に非晶質シリコンからなるシリコン層１４を形成する（Ｓ３）。
次に、シリコン層１４の一部を結晶化させる（Ｓ４）。非晶質シリコンを結晶化させるために、シリコン層１４の一部へレーザ光（エネルギービーム）を照射し、レーザ光の熱によってシリコンの温度を上昇させ、その後放熱させるアニール処理を行う。レーザ光を照射した部分で非晶質シリコンが多結晶シリコンへ変化する。レーザには、例えば、非晶質シリコンの吸収の大きい紫外光のエキシマレーザを用いることができる。図５は、レーザ光をシリコン層１４へ照射する方法を図示している。Ｓ４の工程では、マスク２を通してレーザ光３を照射する。図５中には、マスク２の模式的断面を示しており、レーザ光３を矢印で示している。また、Ｓ４の工程では、マスク２以外の、レンズ等の光学素子を利用する。図５では、マスク２以外の光学素子を省略している。
図６は、マスク２の模式的平面図である。マスク２は、平板状であり、レーザ光３を遮蔽する遮蔽部２１と、レーザ光３を透過させる第１透過部２２と、第１透過部２２よりも低い透過率でレーザ光３を透過させる第２透過部２３とを含んでいる。例えば、第１透過部２２は透明な材料で形成され、第２透過部２３は一枚の偏光板で形成され、遮蔽部２１は偏光方向を直交させた二枚の偏光板で形成されている。図６に示すように、平面視で、第１透過部２２の形状は、図２に示す第１多結晶部１４２と同等の形状になっており、第２透過部２３の形状は図２に示す第２多結晶部１４３と同等の形状になっている。第１透過部２２を透過したレーザ光３１がシリコン層１４上の第１多結晶部１４２となるべき部分へ照射され、第２透過部２３を透過したレーザ光３２が第２多結晶部１４３となるべき部分へ照射されるように、第１透過部２２及び第２透過部２３の形状及び大きさが定められており、マスク２の位置が定められる。
第１透過部２２を透過したレーザ光３１がシリコン層１４へ照射され、レーザ光３１を照射された部分で非晶質シリコンが多結晶シリコンへ変化し、第１多結晶部１４２が生成される。即ち、シリコン層１４中のレーザ光３１を照射された部分が第１多結晶部１４２となる。第２透過部２３を透過したレーザ光３２がシリコン層１４へ照射され、レーザ光３２を照射された部分で非晶質シリコンが多結晶シリコンへ変化し、第２多結晶部１４３が生成される。即ち、シリコン層１４中のレーザ光３２を照射された部分が第２多結晶部１４３となる。図７は、シリコン層１４中に第１多結晶部１４２及び第２多結晶部１４３が生成された状態を示す。第２透過部２３は第１透過部２２よりもレーザ光３の透過率が低いので、レーザ光３２はレーザ光３１よりも強度が低い。レーザ３２の強度が低いので、照射されたシリコンの上昇温度が低くなり、非晶質シリコンが結晶化する割合が低下する。このため、第２多結晶部１４３は第１多結晶部１４２よりも結晶性が低くなる。
次に、シリコン層１４の表面に非晶質シリコンからなる非晶質シリコン層１５を形成し（Ｓ５）、非晶質シリコン層１５の表面にｎ＋Ｓｉ層１６を形成する（Ｓ６）。図８は、ｎ＋Ｓｉ層１６を形成した状態を示す。シリコン層１４を非晶質シリコン層１５が覆い、ｎ＋Ｓｉ層１６が非晶質シリコン層１５を覆っている。次に、露光処理及び現像処理を行って、ｎ＋Ｓｉ層１６上にフォトレジストによる所要のパターンを形成し、シリコン層１４、非晶質シリコン層１５及びｎ＋Ｓｉ層１６をエッチングする（Ｓ７）。図９は、エッチング後の状態を示す。Ｓ７の工程では、シリコン層１４に含まれている非晶質シリコンの部分を残すようにエッチングを行う。シリコン層１４中に残存する非晶質シリコンの部分が非晶質部１４１となる。次に、図１に示すように、ｎ＋Ｓｉ層１６上にソース電極１７及びドレイン電極１８を形成し（Ｓ８）、ＴＦＴを完成させる。
以上詳述した如く、本実施形態においては、ＴＦＴのチャネル層に含まれるシリコン層１４には、非晶質部１４１と、第１多結晶部１４２と、第１多結晶部１４２よりも結晶性の低い第２多結晶部１４３とが含まれている。第２多結晶部１４３では、移動度が非晶質部１４１よりも大きくなり、第１多結晶部１４２よりも小さくなる。第２多結晶部１４３が存在することによって、多結晶の部分の結晶性が一種類であるＴＦＴに比べて、移動度等のＴＦＴの特性をより適切に調整することができる。
本実施形態においては、シリコン層１４内で、ソース電極１７を射影した位置の一部を含んだ位置と、ドレイン電極１８を射影した位置の一部を含んだ位置との二か所に第１多結晶部１４２が形成されている。第２多結晶部１４３は、シリコン層１４内で、二か所の第１多結晶部１４２を繋いでいる。ソース電極１７及びドレイン電極１８の間を流れる電流は、第１多結晶部１４２及び第２多結晶部１４３を流れる。また、ソース電極１７及びドレイン電極１８をシリコン層１４に射影した位置の一部は、シリコン層１４の端部の一部であり、この部分は非晶質部１４１になっている。ソース電極１７及びドレイン電極１８の間を流れる電流は、非晶質部１４１に影響を受け、漏れ電流が低減される。従来のＴＦＴのような、ソース電極１７及びドレイン電極１８をシリコン層１４へ射影した位置が第１多結晶部１４２で繋がるＴＦＴに比べて、本実施形態に係るＴＦＴは、移動度が低下するものの漏れ電流が低減される。また、従来のＴＦＴのような、シリコン層１４内で二か所の第１多結晶部１４２の間が非晶質部１４１になっているＴＦＴに比べて、本実施形態に係るＴＦＴは、漏れ電流が大きくなるものの移動度が大きくなっている。従って、本実施の形態では、ＴＦＴでの移動度及び漏れ電流を中程度に調整し、ＴＦＴでの移動度の向上及び漏れ電流の低減を両立させることができる。
また、本実施形態においては、遮蔽部２１、第１透過部２２及び第２透過部２３を含んだマスク２を通してレーザ光３をシリコン層１４へ照射することにより、シリコン層１４内に第１多結晶部１４２及び第２多結晶部１４３を形成する。マスク２中の第１透過部２２及び第２透過部２３の位置、形状及び大きさを調整することによって、シリコン層１４内の第１多結晶部１４２及び第２多結晶部１４３の位置、形状及び大きさを調整することが可能である。また、第２透過部２３でのレーザ光３の透過率を調整することによって、第２多結晶部１４３の結晶性を調整することが可能である。第１多結晶部１４２及び第２多結晶部１４３の位置、形状及び大きさ並びに第２多結晶部１４３の結晶性に応じて、ＴＦＴでの移動度及び漏れ電流が定まる。従って、マスク２の構成を調整することによって、ＴＦＴの特性を簡便に調整することが可能である。
なお、本実施形態では、マスク２を利用してシリコン層１４内に第１多結晶部１４２及び第２多結晶部１４３を形成する形態を示したが、その他の方法で第１多結晶部１４２及び第２多結晶部１４３を形成することも可能である。例えば、レーザ光の出力をシリコン層１４上の照射位置に応じて変更することによって、第１多結晶部１４２となるべき部分へ照射する場合に比べて第２多結晶部１４３となるべき部分へ照射する場合にレーザ光の強度を低くしてもよい。また、例えば、シリコン層１４上の照射位置に応じて異なるレーザを用いてもよい。
＜実施形態２＞
実施形態２においては、シリコン層１４内の各部分の配置が異なる形態を示す。図１０は、実施形態２に係るＴＦＴの要部の模式的平面図である。ＴＦＴの断面構造は実施形態１と同様である。図１０には、シリコン層１４、ソース電極１７及びドレイン電極１８の平面視における位置関係を示しており、ＴＦＴのその他の構造は省略している。シリコン層１４中の二か所に第１多結晶部１４２が形成されており、二か所の第１多結晶部１４２は平面視で離隔している。一方の第１多結晶部１４２は、ソース電極１７をシリコン層１４に射影した位置の一部を含んでおり、他方の第１多結晶部１４２は、ドレイン電極１８をシリコン層１４に射影した位置の一部を含んでいる。
第２多結晶部１４３は、二か所の第１多結晶部１４２の間に形成されており、二か所の第１多結晶部１４２に連結している。即ち、第２多結晶部１４３は、二か所の第１多結晶部１４２を繋いだ位置に形成されている。但し、平面視で、ソース電極１７及びドレイン電極１８が並んだ方向と交差する方向に、第２多結晶部１４３の長さは第１多結晶部１４２よりも短い。即ち、本実施形態では、実施形態１に比べて、ソース電極１７及びドレイン電極１８が並んだ方向と交差する方向に第２多結晶部１４３の長さが短くなっている。二か所の第１多結晶部１４２の間にある第２多結晶部１４３以外の部分は、非晶質部１４１になっている。また、第２多結晶部１４３には、ソース電極１７又はドレイン電極１８をシリコン層１４に射影した位置は含まれていない。ソース電極１７及びドレイン電極１８をシリコン層１４に射影した位置の内、第１多結晶部１４２に含まれていない部分は、非晶質部１４１に含まれている。ＴＦＴの製造方法は、実施形態１と同様である。
本実施の形態においては、実施形態１と比べて、第２多結晶部１４３が小さくなり非晶質部１４１が大きくなっているので、移動度が若干低下するものの、漏れ電流はより低減される。この様に、第１多結晶部１４２及び第２多結晶部１４３の位置、形状及び大きさを調整することによって、ＴＦＴの特性を調整することが可能である。また、本実施形態においても、実施形態１と同様にマスク２を用いてＴＦＴを製造する。従って、本実施形態においても、マスク２の構成を調整することによって、ＴＦＴの特性を簡便に調整することが可能である。
なお、実施形態１及び２に示したシリコン層１４内の第１多結晶部１４２及び第２多結晶部１４３の位置、形状及び大きさは例示であり、第１多結晶部１４２及び第２多結晶部１４３の位置、形状及び大きさは実施形態１又は２と異なっていてもよい。例えば、第１多結晶部１４２及び第２多結晶部１４３の位置は、実施形態１に示す位置と逆になっていてもよい。また、実施形態１及び２においては、結晶化を行うためにレーザ光を用いる例を示したが、本発明では、レーザ光以外のエネルギービームを用いてもよい。
１１ 基板
１２ ゲート電極
１３ ゲート絶縁膜
１４ シリコン層
１４１ 非晶質部
１４２ 第１多結晶部
１４３ 第２多結晶部
１５ 非晶質シリコン層
１６ ｎ＋Ｓｉ層
１７ ソース電極
１８ ドレイン電極
２ マスク
２１ 遮蔽部
２２ 第１透過部
２３ 第２透過部
３、３１、３２ レーザ光（エネルギービーム）

Claims (4)

  1. 基板と、該基板の表面に形成されたゲート電極と、該ゲート電極の上側に形成されたシリコン層と、該シリコン層の上側に一部が形成されたソース電極及びドレイン電極とを備える薄膜トランジスタにおいて、
    前記シリコン層は、非晶質シリコンでなる非晶質部と、多結晶シリコンを含んでなる第１多結晶部と、多結晶シリコンを含んでなり、前記第１多結晶部よりも結晶性が低い第２多結晶部とを有し、
    前記第１多結晶部は、前記ソース電極を前記シリコン層に射影した位置の一部を含んだ位置と、前記ドレイン電極を前記シリコン層に射影した位置の一部を含んだ位置との離隔した二か所に設けられており、
    前記第２多結晶部は、二か所の前記第１多結晶部を繋ぐ位置に設けられていること
    を特徴とする薄膜トランジスタ。
  2. 前記ソース電極及び前記ドレイン電極を前記シリコン層に射影した位置に前記シリコン層の端部の一部が含まれており、該一部には前記非晶質部が設けられていること
    を特徴とする請求項１に記載の薄膜トランジスタ。
  3. 基板と、該基板の表面に形成されたゲート電極と、該ゲート電極の上側に形成されたシリコン層と、該シリコン層の上側に一部が形成されたソース電極及びドレイン電極とを備える薄膜トランジスタを製造する方法において、
    非晶質シリコンでなるシリコン層を形成する工程と、
    形成したシリコン層中の一部分へエネルギービームを照射して、多結晶シリコンを含んでなる第１多結晶部を生成し、前記エネルギービームよりも低い強度のエネルギービームを前記シリコン層中の他の一部分へ照射して、多結晶シリコンを含んでなり前記第１多結晶部よりも結晶性の低い第２多結晶部を生成する結晶化工程と、
    前記第１多結晶部、前記第２多結晶部、及びエネルギービームを照射されていない非晶質部を残すように、前記シリコン層をエッチングする工程と
    を含むことを特徴とする薄膜トランジスタの製造方法。
  4. 前記結晶化工程は、マスクを通してエネルギービームを前記シリコン層へ照射するようにしてあり、
    前記マスクは、前記エネルギービームを遮蔽する遮蔽部と、前記エネルギービームを透過させる第１透過部と、該第１透過部よりも低い透過率で前記エネルギービームを透過させる第２透過部とを含むこと
    を特徴とする請求項３に記載の薄膜トランジスタの製造方法。
JP2017540427A 2015-09-17 2015-09-17 薄膜トランジスタ及び薄膜トランジスタの製造方法 Expired - Fee Related JP6483271B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/076592 WO2017046932A1 (ja) 2015-09-17 2015-09-17 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2017046932A1 JPWO2017046932A1 (ja) 2018-07-26
JP6483271B2 true JP6483271B2 (ja) 2019-03-13

Family

ID=58288406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017540427A Expired - Fee Related JP6483271B2 (ja) 2015-09-17 2015-09-17 薄膜トランジスタ及び薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US10263121B2 (ja)
JP (1) JP6483271B2 (ja)
CN (1) CN108028201B (ja)
WO (1) WO2017046932A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017187486A1 (ja) * 2016-04-25 2017-11-02 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2020004859A (ja) * 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN113748521B (zh) * 2020-03-27 2024-09-13 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JPH05226656A (ja) * 1992-02-13 1993-09-03 Hitachi Ltd 薄膜半導体装置及びその製造方法
JPH0775237B2 (ja) * 1992-11-27 1995-08-09 シャープ株式会社 電界効果トランジスタの製造方法
EP0955674B1 (en) * 1998-04-28 2011-07-13 Xerox Corporation Fabrication of hybrid polycrystalline and amorphous silicon structures
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2010177325A (ja) * 2009-01-28 2010-08-12 Seiko Epson Corp 薄膜トランジスターの製造方法
JP5470519B2 (ja) * 2009-07-24 2014-04-16 株式会社ブイ・テクノロジー 薄膜トランジスタ、その製造方法及び液晶表示装置
JP5226656B2 (ja) * 2009-12-28 2013-07-03 日本電信電話株式会社 固体酸化物型燃料電池および固体酸化物型燃料電池の製造方法
WO2011161910A1 (ja) * 2010-06-22 2011-12-29 パナソニック株式会社 発光表示装置及びその製造方法
JP2012114131A (ja) 2010-11-22 2012-06-14 Panasonic Corp 薄膜トランジスタ、その製造方法、および表示装置
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130078666A (ko) * 2011-12-30 2013-07-10 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
CN104037127A (zh) * 2014-06-11 2014-09-10 京东方科技集团股份有限公司 一种多晶硅层及显示基板的制备方法、显示基板
CN104599959A (zh) * 2014-12-24 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法及其结构

Also Published As

Publication number Publication date
CN108028201B (zh) 2021-06-04
WO2017046932A1 (ja) 2017-03-23
CN108028201A (zh) 2018-05-11
US10263121B2 (en) 2019-04-16
JPWO2017046932A1 (ja) 2018-07-26
US20180212065A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
JP6503458B2 (ja) 薄膜トランジスタの製造方法及び表示パネル
KR101193585B1 (ko) 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치
CN107408578B (zh) 薄膜晶体管以及显示面板
US9640569B2 (en) Doping method for array substrate and manufacturing equipment of the same
US10038098B2 (en) Method for manufacturing thin film transistor, thin film transistor and display panel
JP6483271B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6781872B2 (ja) レーザ照射装置および薄膜トランジスタの製造方法
JP2006222423A (ja) レーザー装置及びこれを利用した薄膜トランジスタの製造方法
JP6471237B2 (ja) 表示装置及び表示装置の製造方法
US20070006796A1 (en) Crystallization apparatus and crystallization method
KR20080078290A (ko) 폴리 실리콘 결정화용 마스크 및 이를 이용한 폴리 실리콘기판 제조 방법
WO2010131502A1 (ja) 薄膜トランジスタおよびその製造方法
JP4763983B2 (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法、表示装置及び位相シフタ
TWI335049B (en) Method for forming poly-silicon thin-film device
JP2011139082A (ja) 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
TW201832367A (zh) 雷射照射裝置、薄膜電晶體的製造方法、電腦可讀取記錄媒體及投射遮罩
JP2019129231A (ja) レーザ照射装置、投影マスク及びレーザ照射方法
JP2008166573A (ja) 表示装置の製造方法及び表示装置
KR20090073479A (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
WO2019107108A1 (ja) レーザ照射装置、レーザ照射方法及び投影マスク
JP2009099797A (ja) 半導体薄膜の結晶化方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法
JP6480593B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2005116558A (ja) 半導体薄膜の結晶化方法並びに結晶化装置、及び、半導体装置並びに製造方法、及び表示装置
JP2007134501A (ja) エキシマレーザーアニール法で作製したＳｉ膜を用いた半導体トランジスタ製造方法
JP2009135383A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190213

R150 Certificate of patent or registration of utility model

Ref document number: 6483271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees