JP6476968B2 - 画像処理装置、画像処理方法、及びプログラム - Google Patents

Description

本発明は、画像処理装置、画像処理方法、及びプログラムに関するものである。

従来、画像形成装置は単色のみのモノクロ装置から複数色のフルカラー装置へ広がっている。印刷業界では大量の印刷物を高速に出力することや、ポスターやパンフレットなど高精細な出力が望まれている。高速、高精細化を実現するため、露光デバイスであるレーザダイオード（ＬＤ）、ＶＣＳＥＬ（多チャンネル面発光型半導体レーザアレイ素子）やＬＥＤヘッドの光源数を増加させる画像形成装置の技術が知られている。コントローラなどの画像処理部から各々の書込制御部にて画像データを受信し、画像データ処理を行い、露光デバイスを制御する発光データを生成し、作像動作を行う画像形成装置が既に知られている。また、近年、開発期間、制御共通、基板共通、部品集約化などの要望があり、複数種類の光源に対応した画像制御ＩＣの実現が求められている。

例えば、使用するラインメモリ本数を増加させることなく、画像の歪みの補正可能範囲を広げる目的の特許文献１が開示されている。特許文献１は、画像の歪み補正値を算出する際の基準色を変更し、画像の歪み補正値の算出結果から最適な基準色と歪みの補正値を求め、その値によりラインメモリの使い方を最適化した状態で画像データの蓄積を行って画像の歪み補正処理するものである。

しかしながら、上記に示される従来の技術にあっては、一つの制御部で複数種類の光源デバイスに対応することができないため、光源デバイス毎に制御機構が必要になり、それぞれの専用回路を持つ構成となり、ハードウェア、特にメモリ容量が増大になるという問題があった。

本発明は、上記に鑑みてなされたものであって、複数種類の光源デバイスに対応し、かつハードウェアの増大を抑えることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、複数種類の光源デバイスのうち一つの光源デバイスを特定し、特定した光源デバイスを動作させる動作モードに切り替える選択信号を出力する光源選択信号出力部と、前記光源デバイスが変調する画像データを一時的に格納する複数の記憶部と、前記選択信号に基づいて、複数の前記記憶部のうち１の前記記憶部を選択し制御するメモリ制御部と、前記選択信号に基づいて前記画像データの画像フォーマットを決定するフォーマット変換出力部と、を備え、前記メモリ制御部は、使用する前記複数の記憶部のうち対象となる記憶部を、データパス数により切り替えることを特徴とする。

本発明は、複数種類の光源デバイスを制御することができ、かつハードウェア増大を抑えることができるという効果を奏する。

図１は、本実施の形態にかかるレーザ光源を用いたタンデム方式のカラー画像形成装置の構成を示す説明図である。 図２は、レーザ光源の光走査装置が備える制御部の構成を示す説明図である。 図３は、本実施の形態にかかるシステム構成を示すブロック図である。 図４は、本実施の形態にかかるデータ制御部の機能構成を示すブロック図である。 図５−１は、本実施の形態にかかるデータ制御部の詳細構成（その１）を示すブロック図である。 図５−２は、本実施の形態にかかるデータ制御部の詳細構成（その２）を示すブロック図である。 図６は、ＬＤ光源デバイス接続時の１ＬＤパッキング例を示す図表である。 図７−１は、ＶＣＳＥＬ光源デバイス接続時の画像データｂｉｔ数：１パッキング例を示す図表である。 図７−２は、ＶＣＳＥＬ光源デバイス接続時の画像データｂｉｔ数：２パッキング例を示す図表である。 図７−３は、ＶＣＳＥＬ光源デバイス接続時の画像データｂｉｔ数：４パッキング例を示す図表である。 図８は、ＬＥＤ光源デバイス接続時のパッキング例を示す図表である。 図９−１は、ＬＤ光源デバイス接続時のＣＨデータセレクタ設定例（Ｃｏｌまたは１ＬＤ）を示す図表である。 図９−２は、ＬＤ光源デバイス接続時のＣＨデータセレクタ設定例（Ｃｏｌまたは２ＬＤ、ラインシフト量：１）を示す図表である。 図９−３は、ＬＤ光源デバイス接続時のＣＨデータセレクタ設定例（Ｃｏｌまたは４ＬＤ、ラインシフト量：３）を示す図表である。 図９−４は、ＬＤ光源デバイス接続時のＣＨデータセレクタ設定例（Ｃｏｌまたは８ＬＤ）を示す図表である。 図１０−１は、ＶＣＳＥＬ光源デバイス接続時のＣＨデータセレクタ設定例（通常動作モード）を示す図表である。 図１０−２は、ＶＣＳＥＬ光源デバイス接続時のＣＨデータセレクタ設定例（高速モノクロモード）を示す図表である。 図１１は、ＬＥＤ光源デバイス接続時のＣＨデータセレクタ設定例を示す図表である。 図１２は、光源デバイスごとのＳＲＡＭ割り付けとリードクロックとの接続関係を示す図表である。 図１３は、ＳＲＡＭとＳＲＡＭライトデータとの接続関係を示す図表である。 図１４は、ＬＤ光源デバイス接続時に使用するＳＲＡＭとリードクロックｃｈ割り付け例を示す図表である。 図１５−１は、ＬＤ光源デバイス接続時のＳＲＡＭライトリード動作を示すタイミングチャートである。 図１５−２は、ＬＤ光源デバイス接続時のＳＲＡＭライトリード動作（２ＬＤ、ライトシフトなし）を示すタイミングチャートである。 図１５−３は、ＬＤ光源デバイス接続時のＳＲＡＭライトリード動作（４ＬＤ、ライトシフトなし）を示すタイミングチャートである。 図１５−４は、ＬＤ光源デバイス接続時のＳＲＡＭライトリード動作（８ＬＤ）を示すタイミングチャートである。 図１６−１は、ＶＣＳＥＬ光源デバイス接続時に使用するＳＲＡＭとリードクロックｃｈ割り付け、データパス数：４を示す図表である。 図１６−２は、ＶＣＳＥＬ光源デバイス接続時に使用するＳＲＡＭとリードクロックｃｈ割り付け、データパス数：８を示す図表である。 図１７−１は、ＶＣＳＥＬ光源デバイス接続時のＳＲＡＭライトリード動作（データパス数：４、転送レーン数１）を示すタイミングチャートである。 図１７−２は、ＶＣＳＥＬ光源デバイス接続時のＳＲＡＭライトリード動作（データパス数：４、転送レーン数２）を示すタイミングチャートである。 図１７−３は、ＶＣＳＥＬ光源デバイス接続時のＳＲＡＭライトリード動作（データパス数：８、転送レーン数２）を示すタイミングチャートである。 図１８は、ＬＥＤ光源デバイス接続時に使用するＳＲＡＭとリードクロックｃｈ割り付けを示す図表である。 図１９−１は、ＬＥＤ光源デバイス接続時のＳＲＡＭライトリード動作（Ｂｋ）を示すタイミングチャートである。 図１９−２は、ＬＥＤ光源デバイス接続時のＳＲＡＭライトリード動作（カラー）を示すタイミングチャートである。 図１９−３は、ＬＥＤ光源デバイス接続時のＳＲＡＭライトリード動作（カラー）を示すタイミングチャートである。 図２０は、ＬＥＤ光源デバイス接続時のＳＲＡＭライトリード動作（カラー）を示すタイミングチャートである。 図２１−１は、ＬＤ光源デバイス接続時のミラーリングｂｉｔ配置入れ替え例を示す図表である。 図２１−２は、ＬＥＤ光源デバイス接続時のミラーリングｂｉｔ配置入れ替え例を示す図表である。 図２２は、スキュー補正処理の概念を示す図である。 図２３は、フォーマット変換例を示す図表である。 図２４は、ＶＣＳＥＬフォーマット変換例（転送レーン数：１）を示す図表である。 図２５は、ＶＣＳＥＬフォーマット変換例（転送レーン数：２）を示す図表である。

以下に添付図面を参照して、この発明にかかる画像処理装置、画像処理方法、及びプログラムの一実施の形態を詳細に説明する。

（実施の形態）
本発明は、複数種類の光源デバイスに対応した制御に際して、光源デバイス選択信号に応じて、フォーマット変換、メモリ選択、メモリ制御を切り替えるものである。以下の図面を参照して詳細に解説する。

本実施の形態では画像形成装置の例として、タンデム方式のカラー画像形成装置を用いた場合を例にとるものとする。図１は、本実施の形態にかかるレーザ光源を用いたタンデム方式のカラー画像形成装置の構成を示す説明図である。

このカラー画像形成装置は、４つの感光体ドラム１０ａ〜ｄ、４つの帯電ユニット１１ａ〜ｄ、現像ユニットとしての４つのトナーカートリッジ１２ａ〜ｄ、４つの転写ローラ１３ａ〜ｄ、中間転写ベルト１５、中間転写ローラ１４、転写装置１７、給紙レジストローラ１８、定着装置１９、排紙装置２０、光走査装置２１を備える。この他にカラー画像形成装置は、各感光体ドラム１０ａ〜ｄ上のトナーを除去する４つのクリーナー（不図示）、中間転写ベルトクリーニング装置（不図示）を備える。なお、以下、上記ａ〜ｄについては色ごとの同一機構を有するユニットであり、支障のない限りａ〜ｄを省略する。

光走査装置２１は、カラー画像形成装置の開始ボタンが押下されると、またはプリンタホストからの印刷ジョブ開始信号が有効にされると、タイミング制御したビームを各感光体ドラム上に露光する。

この光走査装置２１では、ポリゴンモータによりポリゴンミラーを回転させ、光源からのビームを走査させ、各感光体ドラム１０の被走査面にそれぞれビームを書き込み、静電潜像を形成する。その形成された静電潜像は、トナーカートリッジ１２から供給されるトナーにより現像され、各感光体ドラム１０上では単色画像が形成される。

図１に示すカラー画像形成装置では、まず、最初の感光体ドラム１０ａではシアン（Ｃ）のトナーが付着され、シアン画像が形成されて、転写ローラ１３ａにより中間転写ベルト１５上に転写される。次の感光体ドラム１０ｂではマゼンタ（Ｍ）のトナーが付着され、マゼンタ画像が形成されて、転写ローラ１３ｂにより中間転写ベルト１５上に転写される。なお、この中間転写ベルト１５上には既にシアン画像が転写されているため、その上にマゼンタ画像が転写される。さらに次の感光体ドラム１０ｃではイエロー（Ｙ）のトナーが付着され、イエロー画像が形成されて、転写ローラ１３ｃにより中間転写ベルト１５上に転写される。この中間転写ベルト１５上には既にシアン画像およびマゼンタ画像が転写されているため、それらの上にイエロー画像が転写される。最後の感光体ドラム１０ｄではブラック（Ｂｋ）のトナーが付着され、転写ローラ１３ｄにより中間転写ベルト１５上に転写される。

中間転写ベルト１５上には既にシアン画像およびマゼンタ画像およびイエロー画像上にブラック画像が転写される。なお、中間転写ベルト１５は、中間転写ローラ１４を駆動ローラとして回転駆動することにより転写された各色のトナー像を所定方向へ搬送する。このように中間転写ベルト１５上に各色のトナー像が重ね合わされることにより、合成カラー像が形成される。ここでは、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｂｋ）の順に作像しているが、作像する色順はこれに限られるものではない。

一方、このカラー画像形成装置は、ジョブ開始信号が有効にされると、給紙装置から転写紙Ｓを１枚ずつ分離し、給紙搬送させ、レジストローラ１８の直前に配置されたレジストセンサで転写紙Ｓが検知されると、その給紙動作を一旦停止させる。

その後、中間転写ベルト１５上の合成カラー画像と転写紙Ｓとを所定の位置関係となるように搬送タイミングを合わせ、レジストローラ１８を回転させ、中間転写ベルト１５と転写装置１７との間に転写紙Ｓを送り込む。転写装置１７は、転写紙Ｓへ合成カラー画像を転写し、定着装置１９は、搬送される合成カラー画像が転写された転写紙Ｓに、熱と圧力を加えて定着させる。定着後、転写紙Ｓは、排紙装置２０に取り付けられた排紙ローラにより排出され、排紙トレイ上にスタックされる。

図２は、レーザ光源の光走査装置２１が備える制御部の構成を示す説明図である。図２を参照して、光走査装置２１が備える制御部の構成およびその制御部により行われる走査の制御について詳細に説明する。この制御部は、画像処理部１００、光学センサ部１０１、ＣＰＵ（Central Processing Unit）１０２、データ制御部１１０、を主に備える。データ制御部１１０は、データ選択部１１１、画像出力制御部１１２、同期検知検出部１１３、光源制御部１１４を備える。光走査装置２１は、光源デバイスとしての光源２２、ポリゴンミラー２３、同期検知板２４を有する。

光源制御部１１４は、光源２２からポリゴンミラー２３に出射するビームを制御するために、光源２２に対し画像データに応じた変調信号を出力し、光源２２から出射されたビームは、ポリゴンミラー２３のミラー面に入射する。

ポリゴンミラー２３の回転によりビームは、主走査方向へ走査し、図示しない走査レンズとミラーとを介して各感光体ドラム１０を走査する。同期検知検出部１１３は、ポリゴンミラー２３の回転位置を、走査先端位置に配置された同期検知板２４の受光素子により上述のポリゴンミラー２３の回転によりビームから主走査の書き出し位置を示す同期検知信号として検出する。

光学センサ部１０１は、上記図１にある中間転写ベルト１５の搬送方向の最下流側に位置し、中間転写ベルト１５の幅方向に均等に配置されるものである。このセンサ部は光学式の拡散光センサを１つまたは複数有するものであり、中間転写ベルト１５上に形成された画像に対する拡散光を内蔵の受光素子にて受光する。

光走査装置２１と各感光体ドラム１０の配置により、光源で作像するトナー色を決定する。画像処理部１００は、ブラック（Ｂｋ）、シアン（Ｃ）、イエロー（Ｙ）、マゼンタ（Ｍ）の４色の画像データをデータ選択部１１１へ入力する。データ選択部１１１では、作像順にあわせて各色のデータ信号が画像出力制御部１１２からのＬＤ点灯信号に基づき出力される。

レーザビームを感光体ドラム１０上の被走査面に照射することにより画像を形成するレーザビーム方式の中には、２つ以上のレーザ光源を用いて感光体上に画像を形成するマルチビーム方式がある。

マルチビーム方式の画像形成装置は、例えば副走査方向に１色につき２つ以上のレーザ光源を設け、画像データの主走査ライン２つ分以上を同時にビームスポットを感光体上に書き込むことにより、潜像の形成速度を向上させている。各レーザ光源毎に書き出し位置は異なり、レーザ光源によるレーザビームの射出タイミング制御を行うための画素クロックを、図示しないクロック生成部にてそれぞれレーザ光源ごとに独立して生成する。そのため１色あたりのレーザ光源の数が多ければ多いほど生成する画素クロックが増えることになる。

また、光源制御部１１４は、データ選択部１１１及び画像出力制御部１１２から送られてくるデータに基づいて光源２２に対し変調信号を出力し、光源２２がこれを基に各ビームを出射し、走査しながら各感光体ドラム１０に露光することで所望の静電潜像を形成する。光源２２には、単独の光源素子で１つの発光点をもつ半導体レーザだけではなく、複数の発光点を有する半導体レーザダイオードアレイや、二次元に発光点を配置した面発光型半導体レーザを光源デバイスに使用することもできる。

本実施の形態では、光源２２としてのＬＤ光源デバイスは、ＶＣＳＥＬ光源デバイス、ＬＥＤ光源デバイスの３種類の光源デバイスに対応した制御ＩＣ（Integrated Circuit）のデータ制御部１１０を備えた画像形成装置を例にして説明する。なお、この３つの光源デバイスに拘らず、その他の光源デバイスと接続する構成としてもよい。なお、ＬＤは、半導体レーザ素子、ＶＣＳＥＬは、多チャンネル面発光型半導体レーザアレイ素子、ＬＥＤは、発光ダイオードである。

図３は、本実施の形態にかかるシステム構成を示すブロック図である。本システムは、バス上に、画像処理部１００、ＣＰＵ１０１、ＲＯＭ１０２、ＲＡＭ１０３、光学センサ部１０４、データ制御部１１０、光走査装置２１、エンジン１３０が主に接続された構成となっている。ＣＰＵ１０１は、ＲＯＭ（Read Only Memory）１０２に格納された制御プログラムに従ってＲＡＭ（Random Access Memory）１０３をワーキングメモリとして用い、所定の制御を実行する。エンジン１３０は、前述した図１に示すカラー画像形成装置に該当する。

図４は、本実施の形態にかかるデータ制御部１１０の機能構成を示すブロック図である。データ制御部１１０は、光源選択信号出力部１１５、メモリ制御部１１６、フォーマット変換出力部１１７の機能を有する。

光源選択信号出力部１１５は、複数種類の光源デバイスのうち一つの光源デバイスを特定し、特定した光源デバイスを動作させる動作モードに切り替える光源デバイス選択信号を出力する。記憶部（後述するＳＲＡＭ（Static Random Access Memory：図５−１、図５−２参照）は、光源デバイスが変調する画像データを一時的に格納する。メモリ制御部１１６は、光源デバイス選択信号に基づいて記憶部を選択し制御する。フォーマット変換出力部１１７は、光源デバイス選択信号に基づいて画像データの画像フォーマットを決定する。

なお、データ制御部１１０の機能の一部または全部をソフトウェアまたはハードウェアで構成してもよい。

以下、上述のデータ制御部１１０について詳細に説明する。図５−１、図５−２は、複数の光源デバイスに対応したデータ制御部１１０の構成例を示す説明図である。データ制御部１１０は、パッキング処理部１２１、ＣＨデータセレクタ１２２、ＳＲＡＭライトリード制御部１２３、フォーマット変換出力部１１７、ラインシフト制御部１２４、スキュー補正制御部１２５、光源選択信号出力部１１５を備える。ＣＨデータセレクタ１２２は、光源デバイスごとに異なる入力画像データのチャンネル（ＣＨ）の切り替えを行う。フォーマット変換出力部１１７は、光源デバイスごとに異なるが画像データを決定し出力する。なお、これら各部の詳細な具体的動作については後述する。

データ制御部１１０は、画像処理部１００から４ｂｉｔ×４ｃｈ（チャンネル）×５版の画像データを入力し、各光源デバイスに対応した画像フォーマットで生成した画像データを光源制御部１１４に出力する。

データ制御部１１０の光源選択信号出力部１１５は、接続されている光源デバイスを特定するための光源デバイス選択信号：ＭＯＤＥ［１：０］を出力する。この光源デバイス選択信号は、例えばＬＤ光源デバイスが接続されたときはＭＯＤＥ＝０、ＬＥＤ光源デバイスが接続されたときはＭＯＤＥ＝１、ＶＣＳＥＬ光源デバイスが接続されたときはＭＯＤＥ＝２、のように値が一意に決まる。

ＬＤ光源デバイスが接続された場合、データ制御部１１０は、光源デバイス選択信号の値を参照して、ＬＤ用のパッキング処理、ＣＨデータセレクタ制御、ＳＲＡＭライトリード制御を行う。データ制御部１１０は、ラインシフト、ミラーリング機能、ＬＤフォーマット変換機能を有効にし、光源制御部１１４にＬＤ用のみの画像データを出力する。

ＶＣＳＥＬ光源デバイスが接続された場合、データ制御部１１０は、光源デバイス選択信号の値を参照して、ＶＣＳＥＬ用のパッキング処理、ＣＨデータセレクタ制御、ＳＲＡＭライトリード制御を行う。データ制御部１１０は、ＶＣＳＥＬフォーマット変換機能を有効にし、光源制御部１１４にＶＣＳＥＬ用のみの画像データを出力する。

ＬＥＤ光源デバイスが接続された場合、データ制御部１１０は、光源デバイス選択信号の値を参照して、ＬＥＤ用のパッキング処理、ＣＨデータセレクタ制御、ＳＲＡＭライトリード制御を行う。データ制御部１１０は、ミラーリング、スキュー補正、ＬＥＤＡフォーマット変換機能を有効にし、光源制御部１１４にＬＥＤＡ用のみの画像データを出力する。

本実施の形態では、ＬＤ光源デバイスがマルチビーム方式で１色あたり２つのレーザ光源×４色で構成されている場合を最大の構成とする。または１色あたり４つのレーザ光源×２色、または１色あたり８つのレーザ光源×１色、またはＶＣＳＥＬ光源デバイスが１色あたり２レーン転送×４色で構成されている場合を最大の構成とする。また、本実施の形態では、ｌｋ生成部（不図示）よりデータ制御部１１０のＳＲＡＭライト以前に対し共通画素クロック：ｃｌｋ＿ｅを供給するものとする。また、データ制御部１１０のＳＲＡＭリード以降及び光源制御部１１４に対し最大８つの独立した画素クロック：ｃｌｋ＿ｗ＄ｃ（＄：０〜７）を供給するものとする。

データ制御部１１０では各色のこれらの独立したクロックに変換してデータを出力するＳＲＡＭライトリード制御部１２３を設けている。ＳＲＡＭライトリード制御部１２３では光源デバイス毎にＳＲＡＭを実装するとＳＲＡＭ総サイズが増大するため、全ての光源デバイスで共通に使用する共通ＳＲＡＭを用意することで総サイズを低減する。

共通ＳＲＡＭを例えば、想定機種の主走査最大仕様として、主走査最大書込み幅：３３０．２［ｍｍ］（１３［ｉｎｃｈ］）とすると、次のようになる。１ライン最大画素数：１５，６００［ｄｏｔ］（１２００ｄｐｉ）、最大画素ｂｉｔ数がＬＤ光源デバイス接続時では１２００ｄｐｉ ４ｂｉｔ／画素となる。また、ＶＣＳＥＬ光源デバイス接続時では１２００ｄｐｉ ２ｂｉｔ／画素となる。また、ＬＥＤ光源デバイス接続時では１２００ｄｐｉ １ｂｉｔ／画素の場合、１ライン最大画素ｂｉｔ数は、ＬＤ光源デバイス接続時では６２，４００［ｂｉｔ］、ＶＣＳＥＬ光源デバイス接続時では３１，２００［ｂｉｔ］、ＬＥＤ光源デバイス接続時では１５，６００［ｂｉｔ］となる。

これらの仕様を満足するため、本実施の形態では、主走査最大書込み幅：３４６．８［ｍｍ］とし、１ライン最大画素数１６，３８４［ｄｏｔ］とし、ＳＲＡＭ構成は１ｐｏｒｔ、１０２４ｗまたはｄ×１６ｂｉｔとする。これはＬＥＤ光源デバイス接続時において後述するスキュー補正の主走査補正単位を小さくし、１６画素単位で主走査位置を調整可能にする。このとき、ＬＤ光源デバイス接続時はＳＲＡＭ４本で１ライン、ＶＣＳＥＬ光源デバイス接続時はＳＲＡＭ２本で１ライン、ＬＥＤ光源デバイス接続時はＳＲＡＭ１本で１ラインを扱う。

ＳＲＡＭ本数について、こちらも後述するスキュー補正の要求がある場合を想定し、２３６本を持つ構成とする。本実施の形態では、ＳＲＡＭを使う構成としているが、これに拘らない。

次に、パッキング処理部１２１について説明する。パッキング処理部１２１は、画像処理部１００から出力された画像データ：ｐｔｓｙ＿ｄａｔａ＊ｘ＿＃［３：０］（＊：色版：０〜４、＃：チャンネル：０〜３）に対して各光源デバイス選択信号に応じてパッキング処理を行う。

本実施の形態では、１６ｂｉｔのＳＲＡＭを例にして記載しているのでパッキングの単位を１６ｂｉｔとして記載しているが、１６ｂｉｔに拘らず、様々なｂｉｔ仕様に合わせてフォーマット変換してもよい。また、パッキング処理は、予め画像処理部１００からメモリ仕様に合わせた画像フォーマットをそのまま使用する仕様としてもよい。本例では、光源デバイスごとに異なるパッキング処理を適用する。以下に光源デバイスごとのパッキング処理について説明する。

ＬＤ光源デバイス接続時のパッキング処理部１２１の入力画像データ：ｐｔｓｙ＿ｄａｔａ＊ｘ＿＃［３：０］（＊：色版：０〜３、＃：チャンネル：０〜３）は、画像処理部１００から入力される。パッキング処理部１２１は、１６ｂｉｔにパッキングした出力画像データ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］（＊：色版：０〜３、＃：チャンネル：０〜３）をＣＨデータセレクタ１２２に出力する。

なお、８ＬＤ（データパス数：８）のとき、色版としてはＢｋ版（：０ｘ）のみ有効であるが、データパスとしてはｐｔｓｙ＿ｄａｔａ０ｘ＿＃［３：０］とｐｔｓｙ＿ｄａｔａ１ｘ＿＃［３：０］を使用して画像処理部１００からデータが出力されるものとする。このとき８ＬＤのうち、先行４チャンネルデータがｐｔｓｙ＿ｄａｔａ０ｘ＿＃［３：０］、後行４チャンネルデータがｐｔｓｙ＿ｄａｔａ１ｘ＿＃［３：０］に割り付けられるものとする。

ＬＤ光源デバイス接続の場合のパッキング処理仕様としては、４ｂｉｔデータを４画素分パッキングして１６ｂｉｔデータフォーマットに変換する。このときパッキング処理部１２１は、４ｃｌｋ＿ｅごとに１６ｂｉｔのパッキングデータを生成する。図６には、０版０チャンネルのパッキング処理例のみを示すが、その他の色版、チャンネルも同様のパッキング処理を適用する。

なお、８ＬＤ（データパス数：８）のとき、先行４チャンネルデータをｓｐｓｄａｔａ０ｘ＿＃［１５：０］、後行４チャンネルデータをｓｐｓｄａｔａ１ｘ＿＃［１５：０］に割り付ける。

ＶＣＳＥＬ光源デバイス接続時のパッキング処理部１２１の入力画像データ：ｐｔｓｙ＿ｄａｔａ＊ｘ＿＃［３：０］（＊：色版：０〜４、＃：チャンネル：０〜３）は、画像処理部から入力される。パッキング処理部１２１は、１６ｂｉｔにパッキングした出力画像データ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］（＊：色版：０〜４、＃：チャンネル：０〜３）をＣＨデータセレクタ１２２に出力する。

なお、高速モノクロモード（データパス数：８）のとき、色版としてはＢｋ版（：０ｘ）のみ有効であるが、データパスとしてはｐｔｓｙ＿ｄａｔａ０ｘ＿＃［３：０］とｐｔｓｙ＿ｄａｔａ１ｘ＿＃［３：０］を使用して画像処理部１００からデータが出力されるものとする。このとき８チャンネルデータのうち、先行４チャンネルデータがｐｔｓｙ＿ｄａｔａ０ｘ＿＃［３：０］、後行４チャンネルデータがｐｔｓｙ＿ｄａｔａ１ｘ＿＃［３：０］に割り付けられるものとする。

ＶＣＳＥＬ光源デバイス接続の場合、パッキング処理部１２１は、画像データｂｉｔ数によって異なるパッキング処理を行う。パッキング処理部１２１は、画像データｂｉｔ数：１のとき上位１ｂｉｔデータを１６画素分取り出した１６ｂｉｔデータを生成し１６ｃｌｋ＿ｅごとに１６ｂｉｔのパッキングデータを生成する。パッキング処理部１２１は、画像データｂｉｔ数：２のとき上位２ｂｉｔデータを８画素分取り出した１６ｂｉｔデータを生成し、８ｃｌｋ＿ｅごとに１６ｂｉｔのパッキングデータを生成する。パッキング処理部１２１は、画像データｂｉｔ数：４のとき４画素分の１６ｂｉｔデータを生成し、４ｃｌｋ＿ｅごとに１６ｂｉｔのパッキングデータを生成する。なお、ＶＣＳＥＬ光源デバイス接続の場合の対応解像度、画像データｂｉｔ数は、６００ｄｐｉ１／２／４ｂｉｔ、１２００ｄｐｉ１／２ｂｉｔとする。

図７−１〜図７−３には、０版０チャンネルのパッキング処理例のみを示すが、その他の色版、チャンネルも同様のパッキング処理を適用する。なお、高速モノクロモード（データパス数：８）の時、先行４チャンネルデータをｓｐｓｄａｔａ０ｘ＿＃［１５：０］、後行４チャンネルデータをｓｐｓｄａｔａ１ｘ＿＃［１５：０］に割り付ける。

ＬＥＤ光源デバイス接続時のパッキング処理部１２１の入力画像データ：ｐｔｓｙ＿ｄａｔａ＊ｘ＿＃［３：０］（＊：色版：０〜３、＃：チャンネル：０〜３）は、画像処理部１００から入力される。パッキング処理部１２１は、１６ｂｉｔにパッキングした出力画像データ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］（＊：色版：０〜４、＃：チャンネル：０〜３）をＣＨデータセレクタ１２２に出力する。

ＬＥＤ光源デバイス接続の場合、パッキング処理部１２１は、上位１ｂｉｔデータを１６画素分取り出した１６ｂｉｔデータを生成し１６ｃｌｋ＿ｅごとに１６ｂｉｔのパッキングデータを生成する。図８には、０版０チャンネルのパッキング処理例のみを示すが、その他の色版、チャンネルも同様のパッキング処理を適用する。

ＬＤ光源デバイス接続、またはＶＣＳＥＬ光源デバイス接続の場合、パッキング処理後のデータに対して、ＣＨデータセレクタ制御を行う。ＬＥＤ光源デバイス接続時についてはデータの置き換えのみ実施する。

光源デバイスごとに異なるＣＨデータセレクタ機能を適用する。以下に光源デバイスごとのデータセレクタ機能について説明する。

ＬＤ光源デバイス接続の場合、ＣＨデータセレクタ１２２からの入力画像データ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］（＊：色版：０〜３、＃：チャンネル：０〜３）をセレクタで切り替えて出力画像データ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］（＄：０〜７、＃：チャンネル：０）をＳＲＡＭライトリード制御部１２３に出力する。なお、８ＬＤ（データパス数：８）のときの入力画像データは、色版としてはＢｋ版（：０ｘ）のみ有効であるが、データパスとしてはｓｐｓｄａｔａ０ｘ＿＃［１５：０］とｓｐｓｄａｔａ１ｘ＿＃［１５：０］を使用する。８ＬＤのうち、先行４チャンネルデータをｓｐｓｄａｔａ０ｘ＿＃［１５：０］、後行４チャンネルデータをｓｐｓｄａｔａ１ｘ＿＃［１５：０］に割り付ける。

ＣＨデータセレクタ１２２は、パッキングデータ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］とＳＲＡＭライトデータ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］のデータ接続を色版切り替えレジスタ：ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］ （＄：０〜７）と色版内チャンネル切り替えレジスタ：ｃｈｄｔｓｅｌｌｎ＄ｃ＿ｒ［１：０］（＄：０〜７）により切り替える。

ラインシフト制御部１２４は、後述するラインシフト制御を行う場合、色版内のチャンネルをラインシフト量（ｓｈｉｆｔ＊ｘ＿ｒ［１：０］）分、＋方向にシフトした後のデータに対してデータ接続する。ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］は、有効な色版に対して設定値：０〜３を設定する。ｃｈｄｔｓｅｌｌｎ＄ｃ＿ｒ［１：０］は、有効な色版内チャンネルに対して設定値：０〜３を設定する。ｃｈｄｔｓｅｌｌｎ＄ｃ＿ｒ［１：０］は、１ＬＤ時（データパス数：１）、設定値：０のみ有効、２ＬＤ時（データパス数：２）、設定値：０，１のみ有効、４，８ＬＤ時（データパス数：４、８）、設定値：０〜３を有効とする。

８ＬＤ時（データパス数：８）、ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］は、設定値：０，１のみ有効とし、ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］を０設定時、先行４チャンネルデータを選択、１設定時、後行４チャンネルデータを選択するものとする。またｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］を１設定時、ｃｈｄｔｓｅｌｌｎ＄ｃ＿ｒ［１：０］は、後行４チャンネルデータの０〜３チャンネルに対応する（８チャンネルデータのうち５〜８チャンネル目と対応）。

図９−１〜図９−４に、ＬＤ光源デバイス接続のときのデータパス数（ｂｅａｍ数）ごとのＣＨデータセレクタ設定例を示す。２ＬＤ／４ＬＤ接続においては、ラインシフト量をそれぞれ１，３のときの例を示す。

ＶＣＳＥＬ光源デバイス接続の場合、ＣＨデータセレクタ１２２からの入力画像データ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］（＊：色版：０〜４、＃：チャンネル：０〜３）をセレクタで切り替えて出力画像データ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］（＄：０〜７、＃：チャンネル：０〜３）をＳＲＡＭライトリード制御部１２３に出力する。なお、高速モノクロモード（データパス数：８）のとき、色版としてはＢｋ版（：０ｘ）のみ有効であるが、データパスとしてはｓｐｓｄａｔａ０ｘ＿＃［１５：０］とｓｐｓｄａｔａ１ｘ＿＃［１５：０］を使用する。８ＬＤのうち、先行４チャンネルデータをｓｐｓｄａｔａ０ｘ＿＃［１５：０］、後行４チャンネルデータをｓｐｓｄａｔａ１ｘ＿＃［１５：０］に割り付ける。

ＣＨデータセレクタ１２２は、パッキングデータ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］とＳＲＡＭライトデータ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］のデータ接続を色版切り替えレジスタ：ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］（＄：０〜７）により切り替える。さらにＣＨデータセレクタ１２２は、ＳＲＡＭライトデータの＄に割り当てるデータパス単位で接続を切り替える（色版内のチャンネルは切り替えない）。

１色あたりのレーン数：１の場合、ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］は、有効な色版に対して設定値を排他に設定する（１つのｓｐｓｄａｔａ＊ｘ＿＃の色版データに対して１つのｓｃｈｄａｔａ＄ｃ＿＃のチャンネル単位のデータを生成）。１色あたりのレーン数：２の場合、ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］は、有効な色版に対してｓｐｓｄａｔａ＊ｘ＿＃の各色版データを各２つのｓｃｈｄａｔａ＄ｃ＿＃に接続するように設定する（１つのｓｐｓｄａｔａ＊ｘ＿＃の色版データに対して２つのｓｃｈｄａｔａ＄ｃ＿＃のチャンネル単位のデータを生成）。

通常モード（データパス数：４）の場合は、ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］により、ｓｐｓｄａｔａ＊ｘ＿＃の各色版データを各ｓｃｈｄａｔａ＄ｃ＿＃に接続する。ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］は、有効な色版に対して設定値：０〜４を設定する。高速モノクロモード（データパス数：８）の場合、ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］は、有効なチャンネルに対して設定値：０を設定する。このときｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］は、ｃｈｄｔｓｅｌｓｔ０ｃ＿ｒ［２：０］〜ｃｈｄｔｓｅｌｓｔ３ｃ＿ｒ［２：０］のみ有効、ｃｈｄｔｓｅｌｓｔ４ｃ＿ｒ［２：０］〜ｃｈｄｔｓｅｌｓｔ７ｃ＿ｒ［２：０］は無効とする。

ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］により、ｓｐｓｄａｔａ０ｘ＿＃、ｓｐｓｄａｔａ１ｘ＿＃のＢｋ版データを２つのｓｃｈｄａｔａ＄ｃ＿＃に接続する。ｓｃｈｄａｔａ＄ｃ＿＃への接続と適応するｃｌｋ＿ｗ＄ｃのチャンネルの対応は、ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］の設定値に基づいて一意に決まる。

ｃｈｄｔｓｅｌｓｔ０ｃ＿ｒ［２：０］：０のとき、ｓｃｈｄａｔａ０ｃ＿＃、ｓｃｈｄａｔａ４ｃ＿＃と接続、対応する＄チャンネルは０である。ｃｈｄｔｓｅｌｓｔ１ｃ＿ｒ［２：０］：０のとき、ｓｃｈｄａｔａ１ｃ＿＃、ｓｃｈｄａｔａ５ｃ＿＃と接続、対応する＄チャンネルは１である。ｃｈｄｔｓｅｌｓｔ２ｃ＿ｒ［２：０］：０のとき、ｓｃｈｄａｔａ２ｃ＿＃、ｓｃｈｄａｔａ６ｃ＿＃と接続、対応する＄チャンネルは２である。ｃｈｄｔｓｅｌｓｔ３ｃ＿ｒ［２：０］：０のとき、ｓｃｈｄａｔａ３ｃ＿＃、ｓｃｈｄａｔａ７ｃ＿＃と接続、対応する＄チャンネルは３とする。

図１０−１、図１０−２に、ＶＣＳＥＬ光源デバイス接続のときの１色あたりの転送レーン数ごとのＣＨデータセレクタ設定例を示す。

ＬＥＤ光源デバイス接続の場合、ＣＨデータセレクタ１２２からの入力画像データ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］（＊：色版：０〜３、＃：チャンネル：０〜３）をセレクタで切り替えて出力画像データ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］（＄：０，２，４，６、＃：チャンネル：０〜３）をＳＲＡＭライトリード制御部１２３に出力する。ＬＥＤ光源デバイスの場合、ＣＨデータセレクタ設定は固定で使用し、データの置き換えのみ実施する。

パッキングデータ：ｓｐｓｄａｔａ＊ｘ＿＃［１５：０］とＳＲＡＭライトデータ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］のデータ接続をＣＨデータセレクタレジスタ：色版：ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］により切り替え＄チャンネルに割り当てるデータパス単位（色版単位）で接続を切り替える（色版内のチャンネルは切り替えない）。ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］により、ｓｐｓｄａｔａ＊ｘ＿＃の色版データをｓｃｈｄａｔａ＄ｃ＿＃に接続する。ｃｈｄｔｓｅｌｓｔ＄ｃ＿ｒ［２：０］は、図１１のＣＨデータセレクタ設定に従い設定する。図１１に、ＬＥＤ光源デバイス接続のときのＣＨデータセレクタ設定を示す。

次にＳＲＡＭライトリード制御部１２３によるＳＲＡＭライトリード制御について説明する。ＳＲＡＭライトリード制御部１２３は、ＣＨデータセレクタ１２２の出力データ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］を、データパス数応じた１／２／４／８ラインデータをｌｃｌｒｅ＊ｘ周期でＳＲＡＭにライトし、光源デバイスに応じたラインデータをｌｃｌｒｗ＄ｃ周期でＳＲＡＭからリードする。ＳＲＡＭに対して、ライト制御をｌｃｌｒｅ＊ｘ周期にて、リード制御をｌｃｌｒｗ＄ｃ周期にて、トグル動作させることで、ｃｌｋ＿ｅ（ライトクロック）→ｃｌｋ＿ｗ＄ｃ（リードクロック）への速度変換を実現する。

光源デバイスごとのＳＲＡＭ割付とリードクロック：ｃｌｋ＿ｗ＄ｃとの接続関係を図１２のように指定する（なお、ライトクロックは全てｃｌｋ＿ｅである）。

また、ＳＲＡＭは、光源デバイスに応じて、ＳＲＡＭとＳＲＡＭライトデータ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］との接続関係を図１３のように指定する。すなわち、光源デバイスごとに、ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］とＳＲＡＭとｃｌｋ＿ｗ＄ｃとの接続関係を指定しており、ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］と＄チャンネルとの接続関係は予め指定している。

適用する光源デバイスに対して、ＳＲＡＭライトリード制御部１２３の制御を切り替える。以下に各光源デバイスごとのＳＲＡＭライトリード制御を説明する。

ＬＤ光源デバイス接続の場合、ＣＨデータセレクタ１２２からＳＲＡＭライトリード制御部１２３の入力画像データ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］（＄：０〜７、＃：チャンネル：０）を元にＳＲＡＭにデータをライトし、ＳＲＡＭからのリードデータを元にＳＲＡＭライトリード制御部１２３の出力画像データ：ｓｒｄａｔａ＄ｃ［１５：０］（＄：０〜７）を生成し、フォーマット変換出力部１１７に出力する。

ＬＤ光源デバイス接続の場合、ＳＲＡＭ：４本で１ラインデータを扱う。ＳＲＡＭライトクロックはｃｌｋ＿ｅ、ＳＲＡＭリードクロックはｃｌｋ＿ｗ＄ｃ（＄： ０〜７）を使用し、ＳＲＡＭライト処理は４ｃｌｋ＿ｅごと、ＳＲＡＭリード処理は４ｃｌｋ＿ｗ＄ｃ（＄：０〜７）ごと行う。

ＬＤ光源デバイス接続時では、使用する各ＳＲＡＭとリードクロック：ｃｌｋ＿ｗ＄ｃ（＄：０〜７）を図１４のように指定する。

ＬＤ光源デバイス接続時のＳＲＡＭライトリード制御の詳細について説明する。まず、画像処理部１００から出力される副走査ゲート信号をＣＨデータセレクタ１２２でセレクトしたｓｋｗｆｇａｔｅ＿ａｄｄ＄ｃアサートトリガから次のｌｃｌｒｅ＊ｘアサートまでの期間において、最初のデータパス数（ｂｅａｍ数）単位のラインデータをＳＲＡＭライト用ブロックカウンタ：ｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対して４ｃｌｋ＿ｅごとにライトする。

ｓｋｗｂｌｋｃｏｕｎｔ＄ｃは、ｓｋｗｆｇａｔｅ＿ａｄｄ＄ｃ基準のカウンタで、ｓｋｗｆｇａｔｅ＿ａｄｄ＄ｃアサートトリガでカウンタ初期値：０をロードし、ｌｃｌｒｅ＊ｘにて＋１ずつインクリメントする。ｓｋｗｂｌｋｃｏｕｎｔ＄ｃは、ｓｋｗｆｇａｔｅ＿ａｄｄ＄ｃがアクティブのときにアクティブであり、ＬＤ光源デバイス接続の場合、３に達すると０をロードする。

次のｌｃｌｒｅ＊ｘ周期に、次のデータパス数（ｂｅａｍ数）単位のラインデータをｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対して４ｃｌｋ＿ｅごとにライトしつつ、最初にライトしたデータパス数（ｂｅａｍ数）単位のラインデータをｓｋｒｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭから、ｌｃｌｒｗ＄ｃ単位で４ｃｌｋ＿ｗ＄ｃごとにリードする。

ｓｋｒｂｌｋｃｏｕｎｔ＄ｃは、ｓｋｒｆｇａｔｅ＿ａｄｄ＄ｃ基準のカウンタで、ｓｋｒｆｇａｔｅ＿ａｄｄ＄ｃアサートトリガでカウンタ初期値：０をロードし、ｌｃｌｒｗ＄ｃにて＋１ずつインクリメントする。ｓｋｒｂｌｋｃｏｕｎｔ＄ｃは、ｓｋｒｆｇａｔｅ＿ａｄｄ＄ｃがアクティブのときにアクティブであり、ＬＤ光源デバイス接続の場合、３に達すると０をロードする。

ｓｋｒｆｇａｔｅ＿ａｄｄ＄ｃとは、ｓｋｗｆｇａｔｅ＿ａｄｄ＄ｃを１ｌｃｌｒｅ＊ｘ遅延し、ｌｃｌｒｗ＄ｃ基準で生成したＳＲＡＭリード後の副走査ゲート信号である。次のｌｃｌｒｅ＊ｘ周期以降同様にデータパス数（ｂｅａｍ数）単位でｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してライト制御を、ｌｃｌｒｗ＄ｃ単位でｓｋｒｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してリード制御を、それぞれ繰り返す。

また、ＳＲＡＭライトリード制御部１２３は、ＬＤ光源デバイス接続の場合、データパス数（ｂｅａｍ数）、ラインシフト量に応じてライトリード制御の対象ＳＲＡＭを切り替える（ラインシフトはライト制御対象ＳＲＡＭのみ切り替える）。

図１５−１〜図１５−４にラインシフトなしの場合のＳＲＡＭライトリード制御のタイミングチャートを示す。

ＳＲＡＭライトリード制御部１２３は、ＶＣＳＥＬ光源デバイス接続の場合、ＣＨデータセレクタ１２２からの入力画像データ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］（＄：０〜７、＃：チャンネル：０〜３）を元にＳＲＡＭにデータをライトし、ＳＲＡＭからのリードデータを元にＳＲＡＭライトリード制御部の出力画像データ：ｓｒｄａｔａ＄ｃ［１５：０］（＄：０〜７）を生成し、ＶＣＳＥＬのフォーマット変換出力部１１７に出力する。

ＳＲＡＭライトリード制御部１２３は、ＶＣＳＥＬ光源デバイス接続の場合、ＳＲＡＭ：２本で１ラインデータを扱う。ＳＲＡＭライトクロックは、ｃｌｋ＿ｅ、ＳＲＡＭリードクロックは、ｃｌｋ＿ｗ＄ｃ（＄：０〜７）を使用する。ＳＲＡＭライト処理は、画像データｂｉｔ数に応じて処理単位を変え、画像データｂｉｔ数が１のとき、１６ｃｌｋ＿ｅごと、画像データｂｉｔ数が２のとき、８ｃｌｋ＿ｅごと、画像データｂｉｔ数が４のとき、４ｃｌｋ＿ｅごとに行う。ＳＲＡＭリード処理は、転送レーン数に応じて処理単位を変え、転送レーン数が１のとき、２ｃｌｋ＿ｗ＄ｃ（＄：０〜７）ごと、転送レーン数が２のとき、１ｃｌｋ＿ｗ＄ｃ（＄：０〜７）ごと行う。

なお、データパス数：８（高速モノクロモード）のとき、リードクロック：ｃｌｋ＿ｗ＄ｃは０〜３のみを使用し、４〜７は使用しない。

ＳＲＡＭライトリード制御部１２３は、ＶＣＳＥＬ光源デバイス接続時では、データパス数（４または８、通常モードまたは高速モノクロモード）によって対象のＳＲＡＭを切り替える。使用する各ＳＲＡＭとリードクロック：ｃｌｋ＿ｗ＄ｃ（＄：０〜７）を図１６−１、図１６−２のように指定する。

次にＶＣＳＥＬ光源デバイス接続時のＳＲＡＭライトリード制御の詳細について説明する。まず、ＳＲＡＭライトリード制御部１２３は、ｓｋｗｆｇａｔｅ＿ａｄｄ＄ｃアサートトリガから次のｌｃｌｒｅ＊ｘアサートまでの期間において、最初のデータパス数（４または８）単位のラインデータをｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対して、画像データｂｉｔ数に基づいた処理単位（４または８または１６ｃｌｋ＿ｅ）ごとにライトする。ｓｋｗｂｌｋｃｏｕｎｔ＄ｃは、ＶＣＳＥＬ光源デバイス接続の場合、１に達すると０をロードする。

ＳＲＡＭライトリード制御部１２３は、次のｌｃｌｒｅ＊ｘ周期に、次のデータパス数（４または８ｌｉｎｅ）単位のラインデータのライト及びリードを行う。ＳＲＡＭライトリード制御部１２３は、ｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対して、画像データｂｉｔ数に基づいた処理単位（４または８または１６ｃｌｋ＿ｅ）ごとにライトしつつ、最初にライトしたデータパス数（４または８ｌｉｎｅ）単位のラインデータをｓｋｒｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭから、ｌｃｌｒｗ＄ｃ（１ｌｉｎｅ）単位で、ｌｃｌｒｅ＊ｘ周期のｌｃｌｒｗ＄ｃ分（４または８ｌｉｎｅ分）、ＳＲＡＭから転送レーン数に応じて１または２ｃｌｋ＿ｗ＄ｃごとにリードする。

ｓｋｒｂｌｋｃｏｕｎｔ＄ｃは、ＶＣＳＥＬ光源デバイス接続の場合、データパス数：４のとき７、データパス数：８のとき１５に達すると０をロードする。

ＳＲＡＭライトリード制御部１２３は、次のｌｃｌｒｅ＊ｘ周期以降同様にデータパス数（４または８ｌｉｎｅ）単位でｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してライト制御を、ｌｃｌｒｗ＄ｃ（１ｌｉｎｅ）単位でｓｋｒｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してリード制御を、それぞれ繰り返す。

また、ＳＲＡＭライトリード制御部１２３は、ＶＣＳＥＬ光源デバイス接続の場合、データパス数（４または８ｌｉｎｅ）、転送レーン数に応じてライトリード制御の対象ＳＲＡＭを切り替える（ラインシフトはライト制御対象ＳＲＡＭのみ切り替える）。図１７−１〜図１７−３にＳＲＡＭライトリード制御のタイミングチャートを示す。

また、ＳＲＡＭライトリード制御部１２３は、ＬＥＤ光源デバイス接続の場合、ＣＨデータセレクタ１２２からＳＲＡＭライトリード制御部１２３の入力画像データ：ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］（＄：０，２，４，６、＃：チャンネル：０〜３）を元にＳＲＡＭにデータをライトする。ＳＲＡＭライトリード制御部１２３は、ＳＲＡＭからのリードデータを元にＳＲＡＭライトリード制御部１２３の出力画像データ：ｓｒｄａｔａ＄ｃ［１５：０］（＄：０，２，４，６）を生成し、ＬＥＤのフォーマット変換出力部１１７に出力する。ＬＥＤ光源デバイス接続の場合、ＳＲＡＭ：１本で１ラインデータを扱う。

ＳＲＡＭライトクロックは、ｃｌｋ＿ｅ、ＳＲＡＭリードクロックはｃｌｋ＿ｗ＄ｃ（＄：０，２，４，６）を使用し、ＳＲＡＭライト処理は１６ｃｌｋ＿ｅごと行い、ＳＲＡＭリード処理は１ｃｌｋ＿ｗ＄ｃ（＄：０，２，４，６）ごと行う。ＬＥＤ光源デバイス接続時では、使用する各ＳＲＡＭとリードクロック：ｃｌｋ＿ｗ＄ｃ（＄：０，２，４，６）を図１８のように指定する。

次にＬＥＤ光源デバイス接続時のＳＲＡＭライトリード制御の詳細について説明する。まず、ＳＲＡＭライトリード制御部１２３は、ｓｋｗｆｇａｔｅ＿ａｄｄ＄ｃアサートトリガから次のｌｃｌｒｅ＊ｘアサートまでの期間において、最初のデータパス数（４ｌｉｎｅ）単位のラインデータをｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対して、１６ｃｌｋ＿ｅごとにライトし、それ以外のＳＲＡＭに対して同じタイミングで白データ（０データ）をライトする。

ｓｋｗｂｌｋｃｏｕｎｔ＄ｃは、ＬＥＤ光源デバイス接続の場合、Ｂｋ：ｓｋｗｂｌｋｃｏｕｎｔ０ｃは４、その他のＣｏｌ：ｓｋｗｂｌｋｃｏｕｎｔ＄ｃ（＄：２，４，６）は１７に達すると０をロードする。

次のｌｃｌｒｅ＊ｘ周期に、次のデータパス数（４ｌｉｎｅ）単位のラインデータをｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対して、１６ｃｌｋ＿ｅごとにライトしつつ、最初にライトしたデータパス数（４ｌｉｎｅ）単位のラインデータをｓｋｒｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭから、ｌｃｌｒｗ＄ｃ（１ｌｉｎｅ）単位で、ｌｃｌｒｅ＊ｘ周期のｌｃｌｒｗ＄ｃ分（４ｌｉｎｅ分）、ＳＲＡＭから１ｃｌｋ＿ｗ＄ｃごとにリードする。

ｓｋｒｂｌｋｃｏｕｎｔ＄ｃは、ＬＥＤ光源デバイス接続の場合、Ｂｋ：ｓｋｒｂｌｋｃｏｕｎｔ０ｃは１９、その他のＣｏｌ：ｓｋｒｂｌｋｃｏｕｎｔ＄ｃ（＄：２，４，６）は７１に達すると０をロードする。

ＳＲＡＭライトリード制御部１２３は、次のｌｃｌｒｅ＊ｘ周期以降同様にデータパス数（４ｌｉｎｅ）単位でｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してライト制御を、ｌｃｌｒｗ＄ｃ（１ｌｉｎｅ）単位でｓｋｒｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してリード制御を、それぞれ繰り返す。図１９−１、図１９−２、図１９−３にＳＲＡＭライトリード制御のタイミングチャートを示す。

次にラインシフト制御部１２４のラインシフト制御について説明する。ＬＤ光源デバイス接続時において、カラーマルチビーム書込の場合、基準色の潜像画像に対して、多色の副走査書き出し位置補正手段として、出力画像データの副走査方向のレジストずれ量を１［ｌｉｎｅ］以下に抑えることが可能となるラインシフト機能を持つ構成とする。

なお、本実施の形態では８ＬＤ書込においてはモノクロ機種想定のため対応しないが、２または４ＬＤ書込において対応する。また通常基準色はＢｋとするためＢｋのラインシフト機能は不要とできるが、前述のＣＨデータセレクタ１２２においてデータパスを切り替えることができるので全版分対応する。

ラインシフト量は、２ＬＤ書込の場合、０，１［ｌｉｎｅ］、４ＬＤ書込の場合、０，１，２，３［ｌｉｎｅ］、ラインシフト補正方向は、＋方向を画像下方向とし、ラインシフト補正レジスタ：ｓｈｉｆｔ＊ｘ＿ｒを持つ構成とする。

次にラインシフト制御時のＳＲＡＭライトリード制御の詳細について説明する。まず、ｓｋｗｆｇａｔｅ＿ａｄｄ＄ｃアサートトリガから次のｌｃｌｒｅ＊ｘアサートまでの期間において、白データ（０データ）をラインシフト量（ｓｈｉｆｔ＊ｘ＿ｒ）とｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してライトしつつ、パッキング処理部１２１で１６ｂｉｔのパッキングに変換後のデータのデータパス数（ＬＤ数）単位のラインデータをラインシフト量分、ＣＨデータ接続をシフトし（ｓｃｈｄａｔａ＄ｃ＿＃［１５：０］とＳＲＡＭの色版内の＄ｃに対応したＳＲＡＭとの割付関係をシフトし）、ＳＲＡＭに４ｃｌｋ＿ｅごとにライトする。

次のｌｃｌｒｅ＊ｘ周期に、次のデータパス数（ｂｅａｍ数）単位のラインデータをｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対して４ｃｌｋ＿ｅごとにライトしつつ、最初にライトした白データ（０データ）とライトしたラインデータのうち、白データ（０データ）からデータパス数（ｂｅａｍ数）分を、ｓｋｒｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭから、ｌｃｌｒｗ＄ｃ単位で４ｃｌｋ＿ｗ＄ｃごとにリードする。
次のｌｃｌｒｅ＊ｘ周期以降同様にデータパス数（ｂｅａｍ数）単位でｓｋｗｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してライト制御を、ｌｃｌｒｗ＄ｃ単位でｓｋｒｂｌｋｃｏｕｎｔ＄ｃの値に対応するＳＲＡＭに対してリード制御を、それぞれ繰り返す。図２０にラインシフト時の場合のＳＲＡＭライトリード制御のタイミングチャートを示す。

次にミラーリング処理について説明する。図２１−１にＬＤ光源デバイス接続時のミラーリングｂｉｔ配置入れ替え例、図２１−２にＬＥＤ光源デバイス接続時のミラーリングｂｉｔ配置入れ替え例を示す。ＬＤ光源デバイス接続、ＬＥＤ光源デバイス接続時において、ＳＲＡＭリード時にミラーリング機能を有する。主走査の潜像をドラム後端から行う場合（ミラーリング設定レジスタ：ｍｉｒｒｏｒ＄ｃ＿ｒ＝１（＄：０〜７））、ＳＲＡＭに格納した画像データの読出しを主走査の後端から開始する。画像データのｄｏｔ数情報から、ＳＲＡＭの読出し位置を決定する（ミラー時、読出し開始アドレスの決定に使用）。

また、リードデータのｂｉｔの配置を入れ替える。光源デバイス選択信号に応じて、画素単位でデータのｂｉｔ配置のｍｓｂ⇔ｌｓｂを入れ替える。ｂｉｔ配置の入れ替えは各光源デバイスごとのフォーマット変換で行う。

次にスキュー補正制御部１２５のスキュー補正について説明する。ＬＥＤ光源デバイス接続時において、ＬＥＤＡ（発光ダイードを主走査方向に一体的に配列したデバイス）の取り付けスキューとうねり（ヘッド単体の固有のずれ量）やＬＥＤＡと感光体ドラム１０の位置のずれなどによって生じるスキューずれや曲がりを補正する。スキュー補正制御部１２５は、画像データを主走査分割し、分割したブロック単位の画像データを副走査方向にシフトして色ずれをキャンセルするスキュー補正機能を持つ。スキュー補正制御部１２５は、色合わせ実行時にスキュー量を検出し、スキュー量に応じてシフト量とシフト位置を決定し、スキュー補正制御を行うことで色ずれを１ライン（副書込解像度）以下にキャンセルすることが可能となる。図２２にスキュー補正の概念図を示す。

本実施の形態では、スキュー補正機能によるキャンセル可能な色ずれ補正量は、Ｂｋ以外とＢｋとで異なる仕様とする。Ｂｋ以外はうねり補正＋スキュー補正分、Ｂｋはうねり補正分のみの対応とし、色間の補正はＢｋ以外にて補正することとすることでＳＲＡＭの容量を抑える。

スキュー補正の最大補正量は、Ｂｋ以外は６４ライン、Ｂｋは１２ライン（Ｂｋ以外は６５ライン分、Ｂｋは１３ライン分記憶可能）とする。この場合、副走査書込解像度：６００ｄｐｉのとき、Ｂｋ以外は２７０７．２［ｕｍ］、Ｂｋは５０７．６［ｕｍ］まで補正可能、副走査書込解像度：１２００ｄｐｉのとき、Ｂｋ以外は１３５３．６［ｕｍ］、Ｂｋは２５３．８［ｕｍ］まで補正可能、副走査書込解像度：２４００ｄｐｉのとき、Ｂｋ以外は６７６．８［ｕｍ］、Ｂｋは１２６．９［ｕｍ］補正可能となる。

スキュー補正の主走査エリア分割仕様としては、最大１６４分割可能（エリア１〜１６３は等分割）とし、先端エリア開始幅（エリア０幅）レジスタ：ｓｋｓｔａｒｔ＄ｃ＿ｒとエリア１からエリア１６３の幅レジスタ：ｓｋｗｄ＄ｃ＿ｒによって任意の幅に設定できるようにする。ただし、１６画素単位とする。

スキュー補正量は、スキュー補正シフト量レジスタとスキュー補正シフト方向レジスタに基づいて決定する。エリア０のスキュー補正量を、ｓｋｓｆｔ０＿＄ｃ＿ｒ［６：０］により設定する。エリア１〜１６３のスキュー補正量は、各エリアの前エリアからの補正量と副走査方向を、ｓｋｓｆｔ０＿＄ｃ＿ｒ［６：０］とｓｋｓｆｔθ＿＄ｃ＿ｒとｓｋｐｈｓθ＿＄ｃ＿ｒにより指定する（θ：スキュー補正エリア：１〜１６３）。

各エリアにおけるスキュー補正量をスキュー補正量カウンタ：ｓｋｓｆｔ＄ｃ［６：０］（＄：０，２，４，６）にてカウントする。ｓｋｓｆｔ＄ｃ［６：０］は主走査位置が各エリアの開始位置に位置するとスキュー補正（エリア０）設定レジスタ：ｓｋｓｆｔ０＿＄ｃ＿ｒ［６：０］とスキュー補正シフト量（エリア１〜１６３）設定レジスタ：ｓｋｓｆｔθ＿＄ｃ＿ｒとスキュー補正方向（エリア１〜１６３）設定レジスタ：ｓｋｐｈｓΔ＿＄ｃ＿ｒの設定値に基づいて値を更新する。ｓｋｓｆｔ＄ｃ［６：０］の最大設定値は、ｓｋｓｆｔ０ｃ［６：０］：１２、ｓｋｓｆｔ＄ｃ［６：０］：６４（＄：２，４，６）である。

ｓｋｓｆｔ０＿＄ｃ＿ｒ［６：０］は、ｓｋｓｔａｒｔ＄ｃ＿ｒ［１３：０］により指定したエリア０に対するスキュー補正量である。ｓｋｓｆｔ０＿＄ｃ＿ｒ［６：０］の最大設定値は、ｓｋｓｆｔ０＿０ｃ＿ｒ［６：０］：１２、ｓｋｓｆｔ０＿＄ｃ＿ｒ［６：０］：６４（＄：２，４，６）である。

スキュー補正シフト量（エリア１〜１６３）設定レジスタ：ｓｋｓｆｔθ＿＄ｃ＿ｒ（θ：エリア：１〜１６３、＄：０，２，４，６）は、ｓｋｓｆｔθ＿＄ｃ＿ｒは、前エリアのスキュー補正量に対するシフト量を指定し、前エリアのスキュー補正量に対してシフトしない場合、０を、前エリアのスキュー補正量に対してシフトする場合、１を設定する。

スキュー補正方向（エリア１〜１６３）設定レジスタ：ｓｋｐｈｓθ＿＄ｃ＿ｒ（θ：エリア：１〜１６３、＄：０，２，４，６）は、前エリアのスキュー補正量に対してシフトする場合の副走査のシフト方向を指定する。ｓｋｐｈｓθ＿＄ｃ＿ｒは、ｓｋｓｆｔθ＿＄ｃ＿ｒ：１のとき、−方向（画像上で上方向）にシフトしたい場合、１を設定、＋方向（画像上で下方向）にシフトしたい場合、０を設定する。

ｓｋｓｆｔ＄ｃと、ｓｋｒｂｌｋｃｏｕｎｔ＄ｃと、ＳＲＡＭリードブロックカウンタ初期化設定値：ｉｎｉ＄ｃ（Ｂｋ：１９、その他の色：７１）に基づいてＳＲＡＭリードセレクタ：ｓｋｒｓｒａｍｓｅｌ＄ｃを設定し、ＳＲＡＭリードデータより有効にする画像データを設定する。ｓｋｒｓｒａｍｓｅｌ＄ｃにより選択されないＳＲＡＭリードデータについては白データ（０データ）でマスクし、選択されたデータとＯＲしてスキュー補正後画像を生成し、ＳＲＡＭライトリード制御部の出力画像データ：ｓｒｄａｔａ＄ｃ［１５：０］とする。

ｓｋｒｂｌｋｃｏｕｎｔ＄ｃ ≧ ｓｋｓｆｔ＄ｃのとき、ｓｒａｍｓｅｌ＄ｃ ＝ ｓｋｒｂｌｋｃｏｕｎｔ＄ｃ − ｓｋｓｆｔ＄ｃ
ｓｋｒｂｌｋｃｏｕｎｔ＄ｃ ＜ ｓｋｓｆｔ＄ｃのとき、ｓｒａｍｓｅｌ＄ｃ ＝ ｓｋｒｂｌｋｃｏｕｎｔ＄ｃ − ｓｋｓｆｔ＄ｃ ＋ ｉｎｉ＄ｃ ＋ １

次にフォーマット変換出力部１１７のＬＤフォーマット変換について説明する。ＬＤ光源デバイス接続時において、ＳＲＡＭライトリード制御部１２３からの１６ｂｉｔの入力画像データ：ｓｒｄａｔａ＄ｃ［１５：０］（＄：０〜７）に対して、４ｂｉｔ×４画素の画像データに変換して、光源制御部のγ変換制御部に出力する。ＳＲＡＭから４ｃｌｋ＿ｗ＄ｃごとにリードされた画像データを元に生成されたｓｒｄａｔａ＄ｃ［１５：０］を４ｃｌｋ＿ｗ＄ｃごとにリードし、１ｃｌｋ＿ｗ＄ｃごとにｓｌｄｄａｔａ＄ｃ［３：０］を生成する。また、ミラーリング時、ｓｌｄｄａｔａ＄ｃ［３：０］生成時に画素単位でデータのｂｉｔ配置のｍｓｂ⇔ｌｓｂを入れ替える。

図２３に、１ＬＤ時の０ｃのＬＤフォーマット変換の例のみを示すが、その他の場合も同様のフォーマット変換処理を適用する。

次にフォーマット変換出力部１１７のＶＣＳＥＬフォーマット変換について説明する。ＶＣＳＥＬ光源デバイス接続時において、ＳＲＡＭライトリード制御部１２３からの１６ｂｉｔの入力画像データ：ｓｒｄａｔａ＄ｃ［１５：０］（＄：０〜７）に対して、８ｂｉｔデータに変換して、光源制御部のシリアライザ部に出力する。ＶＣＳＥＬフォーマット変換処理は、転送レーン数により変換処理が異なる。

フォーマット変換出力部１１７は、転送レーン数：１の場合、１色あたり１ｃｈ分の入出力画像データを扱い、ＳＲＡＭから２ｃｌｋ＿ｗ＄ｃごとにリードして生成したｓｒｄａｔａ＄ｃ［１５：０］に対して、１ｃｌｋ＿ｗ＄ｃごとにパラレル・シリアル変換し、ｓｖｃｄａｔａ＄ｃ［７：０］×２を生成する。ｓｖｃｄａｔａ＄ｃ［７：０］は、先行ｃｌｋでｓｒｄａｔａ＄ｃ［１５：０］の上位８ｂｉｔ、後行ｃｌｋでｓｒｄａｔａ＄ｃ［１５：０］の下位８ｂｉｔを割り付ける。図２４に、転送レーン数：１の時の０ｃのＶＣＳＥＬフォーマット変換時の例を示すが、その他の場合も同様のフォーマット変換処理を適用する。

フォーマット変換出力部１１７は、転送レーン数：２の場合、１色あたり２ｃｈ分の入出力画像データを扱い、ＳＲＡＭから１ｃｌｋ＿ｗ＄ｃごとにリードして生成したｓｒｄａｔａ＄ｃ［１５：０］×２ｃｈに対して、一方は上位８ｂｉｔ、一方は下位８ｂｉｔを有効とする。上下８ｂｉｔ選択レジスタ：ｓｅｒｄｓｅｌ＄ｃ＿ｒ（＄： ０〜７）により、同じ色版の２ｃｈ分の設定を排他にする。

図２５に、転送レーン数：２の時の１色分（２ｃｈ分：０，１ｃｈ）のＶＣＳＥＬフォーマット変換時の例を示すが、その他の場合も同様のフォーマット変換処理を適用する。

次にフォーマット変換出力部１１７のＬＥＤフォーマット変換について説明する。ＬＥＤ光源デバイス接続時において、ＳＲＡＭライトリード制御部１２３からの１６ｂｉｔの入力画像データ：ｓｒｄａｔａ＄ｃ［１５：０］（＄：０，２，４，６）に対して、１ｃｌｋ＿ｗ＄ｃごとにリードし、ｓｌｅｄａｔａ＄ｃ［１５：０］を生成し、光源制御部１１４のＬＥＤＩ／Ｆ部に出力する。また、ミラーリング時、ｓｌｅｄａｔａ＄ｃ［１５：０］生成時にデータのｂｉｔ配置のｍｓｂ⇔ｌｓｂを入れ替える。

したがって、上述してきた実施の形態によれば、１つのデータ制御部１１０で複数の光源デバイスに対応することが可能となる。また、本実施の形態では、ＬＥＤ光源デバイス接続時、スキュー補正機能実現のためスキュー補正で必要なＳＲＡＭ容量を持つ構成としている。他の光源デバイス接続時では、このＳＲＡＭ領域を使って、幾つかの機能を実現することが可能となる。

また、ＬＤ光源デバイス接続時ではラインシフト、ＶＣＳＥＬ光源デバイス接続時では転送レーン数の増加と高速モノクロモード対応が可能となる。また、ＳＲＡＭライト前にＣＨデータセレクタ１２２を設けて、ＳＲＡＭ制御前に任意のｃｈを自由に切り替えることも可能である。ＬＤ光源デバイス接続時、ＶＣＳＥＬ光源デバイス接続時に＄チャンネルごとにＳＲＡＭ容量を確保することができるためであり、出力ｃｈを自由に選択設定することが可能となる。

ところで、本実施の形態の画像処理装置で実行されるプログラムは、ＲＯＭ等に予め組み込まれて提供される。また、上記プログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ−ＲＯＭ、フレキシブルディスク（ＦＤ）、ＣＤ−Ｒ、ＤＶＤ（Digital Versatile Disk）等のコンピュータで読み取り可能な記録媒体に記録して提供してもよい。

さらに、本実施の形態で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、本実施の形態で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。

本実施の形態で実行されるプログラムは、上述した各部を含むモジュール構成となっている。実際のハードウェアとしてはＣＰＵ（プロセッサ）が上記ＲＯＭからプログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、各部が主記憶装置上に生成されるようになっている。

なお、本実施の形態では、カラー画像形成装置を例にとっているが、これに限定されずことなく、複数の光源デバイスに対応可能な例えばプリンタ装置、ファクシミリ装置などにも適用可能である。

２１ 光走査装置
１００ 画像処理部
１０１ ＣＰＵ
１０２ ＲＯＭ
１０３ ＲＡＭ
１１０ データ制御部
１１４ 光源制御部
１１５ 光源選択信号出力部
１１６ メモリ制御部
１１７ フォーマット変換出力部
１２１ パッキング処理部
１２２ ＣＨデータセレクタ
１２３ ＳＲＡＭライトリード制御部
１２４ ラインシフト制御部
１２５ スキュー補正制御部

特許第４８２４５０３号公報

Claims (9)

1. 複数種類の光源デバイスのうち一つの光源デバイスを特定し、特定した光源デバイスを動作させる動作モードに切り替える選択信号を出力する光源選択信号出力部と、
   前記光源デバイスが変調する画像データを一時的に格納する複数の記憶部と、
   前記選択信号に基づいて、複数の前記記憶部のうち１の前記記憶部を選択し制御するメモリ制御部と、
   前記選択信号に基づいて前記画像データの画像フォーマットを決定するフォーマット変換出力部と、
   を備え、
   前記メモリ制御部は、使用する前記複数の記憶部のうち対象となる記憶部を、データパス数により切り替える、
   ことを特徴とする画像処理装置。
2. 前記複数種類の光源デバイスとは、ＬＤ（半導体レーザ）、ＶＣＳＥＬ（面発光型半導体レーザ）、ＬＥＤ（発光ダイオード）アレイのうち、２つまたは３つの光源デバイスであることを特徴とする請求項１に記載の画像処理装置。
3. 前記光源デバイスで生じるスキューの補正を行うスキュー補正制御部をさらに備えることを特徴とする請求項１または２に記載の画像処理装置。
4. 前記画像データの副走査方向のラインシフトを行うラインシフト制御部をさらに備えること請求項１〜３の何れか一つに記載の画像処理装置。
5. 前記光源デバイスごとに異なるデータの切り替えを行うセレクタ部をさらに備えることを特徴とする請求項１〜４の何れか一つに記載の画像処理装置。
6. 前記セレクタ部は、前記メモリ制御部が行う制御前に前記データの切り替えを実施することを特徴とする請求項５に記載の画像処理装置。
7. 前記スキュー補正制御部は、ＬＥＤ光学デバイス接続時にスキュー補正を行うことを特徴とする請求項３に記載の画像処理装置。
8. 複数種類の光源デバイスのうち一つの光源デバイスを特定し、特定した光源デバイスを動作させる動作モードに切り替える選択信号を出力する光源選択信号出力工程と、
   前記光源デバイスが変調する画像データを一時的に格納する複数の記憶部を、前記選択信号に基づいて、複数の前記記憶部のうち１の前記記憶部を選択し制御するメモリ制御工程と、
   前記選択信号に基づいて前記画像データの画像フォーマットを決定するフォーマット変換出力工程と、
   を含み、
   前記メモリ制御工程は、使用する前記複数の記憶部のうち対象となる記憶部を、データパス数により切り替える、
   ことを特徴とする画像処理方法。
9. 画像データを一時的に格納する複数の記憶部と、複数種類の光源デバイスを接続可能なコンピュータに、
   複数種類の光源デバイスのうち一つの光源デバイスを特定し、特定した光源デバイスを動作させ動作モードに切り替える選択信号を出力する光源選択信号出力ステップと、
   前記選択信号に基づいて、複数の前記記憶部のうち１の前記記憶部を選択し制御するメモリ制御ステップと、
   前記選択信号に基づいて前記画像データの画像フォーマットを決定するフォーマット変換出力ステップと、
   を実行させ、
   前記メモリ制御ステップは、使用する前記複数の記憶部のうち対象となる記憶部を、データパス数により切り替える、
   ためのプログラム。