[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6474486B2 - 表示装置の駆動回路 - Google Patents

表示装置の駆動回路 Download PDF

Info

Publication number
JP6474486B2
JP6474486B2 JP2017520650A JP2017520650A JP6474486B2 JP 6474486 B2 JP6474486 B2 JP 6474486B2 JP 2017520650 A JP2017520650 A JP 2017520650A JP 2017520650 A JP2017520650 A JP 2017520650A JP 6474486 B2 JP6474486 B2 JP 6474486B2
Authority
JP
Japan
Prior art keywords
electrode
shielding film
light shielding
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017520650A
Other languages
English (en)
Other versions
JPWO2016190187A1 (ja
Inventor
尚宏 山口
尚宏 山口
成 古田
成 古田
山田 淳一
淳一 山田
山中 秀一
秀一 山中
村上 祐一郎
祐一郎 村上
佐々木 寧
寧 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2016190187A1 publication Critical patent/JPWO2016190187A1/ja
Application granted granted Critical
Publication of JP6474486B2 publication Critical patent/JP6474486B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、表示装置の駆動回路に関し、特に、遮光された薄膜トランジスタを含む表示装置の駆動回路に関する。
アクティブマトリクス型の表示装置は、2次元状に配置された画素回路を行単位で選択し、選択した画素回路に画像データに応じた電圧を書き込むことにより、画像を表示する。このため、表示装置には、走査線を駆動する走査線駆動回路と、データ線を駆動するデータ線駆動回路とが設けられる。また、画素回路内の薄膜トランジスタ(Thin Film Transistor、以下、TFTと略称する)を形成するための製造プロセスを用いて、駆動回路の全部または一部を表示パネル上に画素回路と一体に形成する技術(ドライバモノリシック技術)が実用化されている。
ICチップに内蔵された回路内のトランジスタとは異なり、表示パネル上に形成されたTFTには光が当たる。TFTの特性は、光が当たると、時間の経過と共に徐々に変化する(この現象は、特性シフトと呼ばれる)。例えば、TFTの閾値電圧は、光が当たると、徐々に高くなるか、徐々に低くなる。表示装置においてTFTの特性シフトが起こると、画素の輝度が変化し、表示品位が低下する。そこで、光によるTFTの特性シフトを防止する方法として、TFTのチャネル部を覆う遮光膜を設け、TFTに入射する光を遮断する方法が従来から知られている。
TFTに遮光膜を設けると、TFTのチャネル部が遮光膜の電位の影響を受け、TFTが誤動作することがある。この問題を解決するために、特許文献1には、TFTに設けた遮光膜にTFTのオフ電位を常時印加することにより、遮光膜の電位を固定する方法が記載されている。この方法によれば、TFT内にフォトキャリアが形成されることを防止し、TFTを流れるオフリーク電流を削減することができる。
日本国特開平10−111520号公報
しかしながら、特許文献1に記載の方法では、遮光膜の電位を固定するために、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールが必要になるので、回路面積が増大する。また、配線と遮光膜を接続するコンタクトホールを形成する工程が必要になるので、製造プロセスが複雑になり、製造コストが高くなる。
それ故に、本発明は、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することを目的とする。
本発明の第1の局面は、表示パネル上に形成された表示装置の駆動回路であって、
第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部の全体を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備え、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され
前記電極部材は、前記第1導通電極と一体に形成されていると共に、
前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第2導通電極とは平面視で重ならないように形成されていることを特徴とする。
本発明の第の局面は、表示パネル上に形成された表示装置の駆動回路であって、
第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部の全体を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備え、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され、
前記電極部材は、前記チャネル部と同じ層に形成され、前記第1導通電極と電気的に接続されていると共に、
前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第2導通電極とは平面視で重ならないように形成されていることを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記電極部材は、前記第1および第2導通電極の間に形成されていることを特徴とする。
本発明の第の局面は、表示パネル上に形成された表示装置の駆動回路であって、
第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備え、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され、
前記電極部材は、前記薄膜トランジスタ以外の他の薄膜トランジスタの一方の導通電極と電気的に接続されていると共に、
前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第1導通電極および第2導通電極とは平面視で重ならないように形成されていることを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記電極部材は、前記他の薄膜トランジスタの一方の導通電極と一体に形成されていることを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記電極部材は、前記チャネル部と同じ層に形成されていることを特徴とする。
本発明の第の局面は、本発明の第の局面において、
前記電極部材は、前記制御電極と同じ層に形成されていることを特徴とする。
本発明の第の局面は、表示装置であって、
複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路とを備え、
前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部の全体を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含み、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され
前記電極部材は、前記第1導通電極と一体に形成されていると共に、
前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第2導通電極とは平面視で重ならないように形成されていることを特徴とする。
本発明の第9の局面は、表示装置であって、
複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路とを備え、
前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部の全体を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含み、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され、
前記電極部材は、前記チャネル部と同じ層に形成され、前記第1導通電極と電気的に接続されていると共に、
前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第2導通電極とは平面視で重ならないように形成されていることを特徴とする。
本発明の第10の局面は、表示装置であって、
複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
前記走査線を駆動する走査線駆動回路と、
前記データ線を駆動するデータ線駆動回路とを備え、
前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含み、
前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され、
前記電極部材は、前記薄膜トランジスタ以外の他の薄膜トランジスタの一方の導通電極と電気的に接続されていると共に、
前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第1導通電極および第2導通電極とは平面視で重ならないように形成されていることを特徴とする。
本発明の第1の局面によれば、遮光膜と電極部材との間に形成された補助容量を用いて遮光膜の電位を安定化させ、薄膜トランジスタが遮光膜から受ける影響を小さくすることができる。したがって、遮光膜を設けたことによる駆動回路の誤動作を防止することができる。また、遮光膜は電気的に孤立しているので、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールを設ける必要がない。したがって、回路面積の増大や、製造プロセスの複雑化を防止することができる。よって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
また、補助容量の一方の電極である電極部材に薄膜トランジスタのオフ電位を固定的に印加することにより、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第2導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。
また、薄膜トランジスタの第1導通電極と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
本発明の第の局面によれば、遮光膜と電極部材との間に形成された補助容量を用いて遮光膜の電位を安定化させ、薄膜トランジスタが遮光膜から受ける影響を小さくすることができる。したがって、遮光膜を設けたことによる駆動回路の誤動作を防止することができる。また、遮光膜は電気的に孤立しているので、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールを設ける必要がない。したがって、回路面積の増大や、製造プロセスの複雑化を防止することができる。よって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
また、補助容量の一方の電極である電極部材に薄膜トランジスタのオフ電位を固定的に印加することにより、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第2導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。
また、薄膜トランジスタのチャネル部と同じ層に形成され、薄膜トランジスタの第1導通電極と電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
本発明の第の局面によれば、第1および第2導通電極の間に電極部材を形成することにより、他の部分のレイアウトに大きな影響を与えずに補助容量を形成することができる。
本発明の第の局面によれば、遮光膜と電極部材との間に形成された補助容量を用いて遮光膜の電位を安定化させ、薄膜トランジスタが遮光膜から受ける影響を小さくすることができる。したがって、遮光膜を設けたことによる駆動回路の誤動作を防止することができる。また、遮光膜は電気的に孤立しているので、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールを設ける必要がない。したがって、回路面積の増大や、製造プロセスの複雑化を防止することができる。よって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
また、補助容量の一方の電極である電極部材に薄膜トランジスタのオフ電位を固定的に印加することにより、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第2導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。
また、電極部材を他の薄膜トランジスタの一方の導通電極と電気的に接続することにより、他の薄膜トランジスタの一方の導通電極に固定的に印加されたオフ電位を電極部材に印加し、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。また、オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第2導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。
本発明の第の局面によれば、他の薄膜トランジスタの一方の導通電極と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
本発明の第の局面によれば、薄膜トランジスタのチャネル部と同じ層に形成され、他の薄膜トランジスタの一方の導通電極に電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
本発明の第の局面によれば、薄膜トランジスタの制御電極と同じ層に形成され、他の薄膜トランジスタの一方の導通電極と電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
本発明の第8〜第10の局面によれば、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を用いて、信頼性が高く低コストの表示装置を提供することができる。
本発明の第1の実施形態に係る走査線駆動回路を含む液晶表示装置の構成を示すブロック図である。 図1に示す走査線駆動回路として機能するシフトレジスタの構成を示すブロック図である。 図2に示すシフトレジスタの単位回路の回路図である。 図2に示すシフトレジスタのタイミングチャートである。 図2に示すシフトレジスタに含まれる保護対象のトランジスタとその近傍のレイアウト図である。 図5に示す遮光膜と半導体層パターンの形状を示す図である。 図5に示す遮光膜に付随する容量を示す模式図である。 比較例に係るシフトレジスタの誤動作時のタイミングチャートである。 本発明の第2の実施形態の第1例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。 図9に示す半導体層パターンの形状を示す図である。 本発明の第2の実施形態の第2例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。 図11に示す遮光膜と半導体層パターンの形状を示す図である。 本発明の第3の実施形態の第1例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。 本発明の第3の実施形態の第2例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。 本発明の第3の実施形態の第3例に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。 本発明の第4の実施形態に係る走査線駆動回路に含まれる保護対象のトランジスタとその近傍のレイアウト図である。 本発明の第5の実施形態に係るデータ線駆動回路を含む液晶表示装置の構成を示すブロック図である。 図17に示すデータ線選択回路の回路図である。
以下、図面を参照して、本発明の実施形態に係る表示装置の駆動回路について説明する。以下に示す各実施形態に係る駆動回路は、複数のTFT(薄膜トランジスタ)を含んでいる。駆動回路に含まれる複数のTFTの中から1個以上のTFTが保護対象のトランジスタとして選択され、保護対象のトランジスタに対応して遮光膜と補助容量が設けられる。第1〜第4の実施形態では、遮光膜と補助容量を設けたTFTを含む走査線駆動回路について説明する。第5の実施形態では、遮光膜と補助容量を設けたTFTを含むデータ線駆動回路について説明する。第1〜第5の実施形態に係る駆動回路は本発明を適用した駆動回路の例に過ぎず、本発明は表示パネル上に形成された任意の駆動回路に適用できることを予め指摘しておく。
以下の説明では、ある端子経由で入力または出力される信号を当該端子と同じ名称で呼ぶ(例えば、クロック端子CKA経由で入力される信号をクロック信号CKAという)。また、ゲート電極に与えたときにトランジスタがオンする電位をオン電位、トランジスタがオフする電位をオフ電位という。例えば、Nチャネル型トランジスタについては、ハイレベル電位がオン電位、ローレベル電位がオフ電位である。また、トランジスタの閾値電圧をVth、ハイレベル電位をVDD、ローレベル電位をVSSとする。また、mおよびnは2以上の整数であるとする。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る走査線駆動回路を含む液晶表示装置の構成を示すブロック図である。図1に示す液晶表示装置1は、液晶パネル2、表示制御回路3、走査線駆動回路4、および、データ線駆動回路5を備えている。
液晶パネル2は、n本の走査線GL1〜GLn、m本のデータ線SL1〜SLm、n本の蓄積容量線CS1〜CSn、および、(m×n)個の画素回路6を含んでいる。走査線GL1〜GLnは、互いに平行に配置される。データ線SL1〜SLmは、走査線GL1〜GLnと直交するように互いに平行に配置される。走査線GL1〜GLnとデータ線SL1〜SLmは、(m×n)箇所で交差する。(m×n)個の画素回路6は、走査線GL1〜GLnとデータ線SL1〜SLmの交点の近傍に配置される。蓄積容量線CS1〜CSnは、走査線GL1〜GLnと平行に配置される。
画素回路6は、トランジスタTw(書き込み制御トランジスタ)、液晶容量Clc、および、蓄積容量Ccsを含んでいる。トランジスタTwのゲート電極は、対応する走査線に接続される。トランジスタTwのソース電極は、対応するデータ線に接続される。トランジスタTwのドレイン電極は、液晶容量Clcおよび蓄積容量Ccsの一方の電極に接続される。液晶容量Clcの他方の電極は、共通電極(図示せず)に接続される。蓄積容量Ccsの他方の電極は、対応する蓄積容量線に接続される。蓄積容量線CS1〜CSnは、液晶パネル2の外部に設けた蓄積容量線駆動回路(図示せず)によって駆動される。
走査線駆動回路4とデータ線駆動回路5は、液晶表示装置1の駆動回路である。走査線駆動回路4は走査線GL1〜GLnを駆動し、データ線駆動回路5はデータ線SL1〜SLmを駆動する。表示制御回路3は、走査線駆動回路4に対して制御信号CAを出力し、データ線駆動回路5に対して制御信号CBとデータ信号DTを出力する。走査線駆動回路4は、制御信号CAに基づき、走査線GL1〜GLnの中から1本の走査線を順に選択し、選択した走査線にハイレベル電位を印加する。これにより、選択された走査線に対応したm個の画素回路6が一括して選択される。データ線駆動回路5は、制御信号CBに基づき、データ信号DTに応じたm個の電圧をデータ線SL1〜SLmにそれぞれ印加する。これにより、選択されたm個の画素回路6にm個の電圧がそれぞれ書き込まれる。
走査線駆動回路4は、画素回路6と同じ製造プロセスを用いて、画素回路6と共に液晶パネル2上に形成される。データ線駆動回路5は、1個以上のICチップに内蔵される。データ線駆動回路5を内蔵したICチップは、液晶パネル2の表面に実装される。なお、画素回路6と同じ製造プロセスを用いて、データ線駆動回路5の全部または一部を画素回路6と共に液晶パネル2上に形成してもよい。
以下、走査線駆動回路4として、シフトレジスタを使用する場合について説明する。図2は、走査線駆動回路4として機能するシフトレジスタの構成を示すブロック図である。図2に示すシフトレジスタ10は、n個の単位回路11を多段接続した構成を有する。単位回路11は、入力端子IN、クロック端子CKA、CKB、初期化端子INIT、および、出力端子OUTを有する。表示制御回路3からシフトレジスタ10には、制御信号CAとして、スタート信号ST、2相のクロック信号CK1、CK2、および、初期化信号INITが供給される。
図2に示すように、スタート信号STは、初段の単位回路11の入力端子INに与えられる。クロック信号CK1は、奇数段目の単位回路11のクロック端子CKAと、偶数段目の単位回路11のクロック端子CKBとに与えられる。クロック信号CK2は、奇数段目の単位回路11のクロック端子CKBと、偶数段目の単位回路11のクロック端子CKAとに与えられる。初期化信号INITは、n個の単位回路11の初期化端子INITに与えられる。単位回路11の出力信号OUTは、出力信号O1〜Onとして外部に出力されると共に、次段の単位回路11の入力端子INに与えられる。各単位回路11には、電源回路(図示せず)からハイレベル電位VDDとローレベル電位VSSが供給される。
図3は、単位回路11の回路図である。図3に示す単位回路11は、8個のトランジスタTr1〜Tr8、容量C1、および、抵抗R1を含んでいる。トランジスタTr1〜Tr8は、いずれもNチャネル型TFTである。単位回路11では、トランジスタTr4が保護対象のトランジスタとして選択され、トランジスタTr4に対応して遮光膜12と補助容量C2が設けられる。
トランジスタTr1のドレイン電極は、クロック端子CKAに接続される。トランジスタTr1のソース電極は、トランジスタTr2のドレイン電極、トランジスタTr8のゲート電極、および、出力端子OUTに接続される。トランジスタTr1のゲート電極は、トランジスタTr3のソース電極、および、トランジスタTr4のドレイン電極に接続される。トランジスタTr2のゲート電極は、トランジスタTr4のゲート電極、トランジスタTr5、Tr8のドレイン電極、トランジスタTr7のソース電極、および、抵抗R1の一端(図3では下端)に接続される。トランジスタTr3、Tr5のゲート電極は入力端子INに接続され、トランジスタTr7のゲート電極は初期化端子INITに接続される。トランジスタTr6のゲート電極はクロック端子CKBに接続され、トランジスタTr6のソース電極は抵抗R1の他端に接続される。トランジスタTr3、Tr6、Tr7のドレイン電極には、ハイレベル電位VDDが固定的に印加される。トランジスタTr2、Tr4、Tr5、Tr8のソース電極には、ローレベル電位VSSが固定的に印加される。容量C1は、トランジスタTr1のゲート電極とソース電極との間に設けられる。以下、トランジスタTr1のゲート電極が接続されたノードをn1、トランジスタTr2のゲート電極が接続されたノードをn2という。
遮光膜12と補助容量C2は、トランジスタTr4に対応して設けられる。遮光膜12は、トランジスタTr4のチャネル部を覆う本体部と、本体部と一体に形成された拡張部とを有する(詳細は後述)。遮光膜12の拡張部と電極部材とを平面視で重なるように形成することにより、遮光膜12と電極部材との間に補助容量C2が形成される。遮光膜12は、他の導電性部材(配線や電極など)には接続されず、電気的に孤立するように形成される。遮光膜12は、常にフローティング状態である。遮光膜12の電位は、直接制御したり、固定したりできない。なお、単位回路11は、トランジスタTr1〜Tr3、Tr5〜Tr8に対応した遮光膜と補助容量を有していない。
シフトレジスタ10は、初期化信号INITがハイレベルのときには初期化を行い、初期化信号INITがローレベルのときには通常動作を行う。図4は、シフトレジスタ10の通常動作時のタイミングチャートである。通常動作時には、初期化信号INITはローレベルであるので、トランジスタTr7はオフする。このため、トランジスタTr7は、シフトレジスタ10の通常動作に影響を与えない。
通常動作時には、クロック信号CK1は、所定の周期でハイレベルとローレベルになる。クロック信号CK1のハイレベル期間は、1/2周期よりも短い。クロック信号CK2は、クロック信号CK1を1/2周期遅延させた信号である。スタート信号STは、期間t0内のクロック信号CK2のハイレベル期間でハイレベルになる。
以下、初段の単位回路11の通常動作を説明する。初段の単位回路11では、スタート信号STが入力信号IN、クロック信号CK1がクロック信号CKA、クロック信号CK2がクロック信号CKBである。
期間t0において、入力信号INはハイレベルに変化する。このため、トランジスタTr3はオンし、ノードn1の電位は(VDD−Vth)になる。途中でノードn1の電位がトランジスタのオンレベルを超えると、トランジスタTr1はオンする。このときクロック信号CKAはローレベルであるので、出力信号OUTはローレベルのままである。
また、入力信号INがハイレベルに変化すると、トランジスタTr5はオンする。このときクロック信号CKBはハイレベルであるので、トランジスタTr6もオンする。トランジスタTr6のソース電極とノードn2との間には抵抗R1が設けられているので、トランジスタTr5、Tr6が共にオンすると、ノードn2の電位はローレベル電位VSSに近い電位(トランジスタのオフ電位)になる。このため、トランジスタTr2、Tr4はオフする。期間t0の後半部で、入力信号INはローレベルに変化する。このため、トランジスタTr3、Tr5はオフする。これ以降、ノードn1はフローティング状態でハイレベル電位を保持する。
期間t1では、クロック信号CKAはハイレベルに変化する。このときトランジスタTr1はオン状態であるので、出力端子OUTの電位は上昇し、出力信号OUTはハイレベルになる。これに伴い、容量C1やトランジスタTr1の寄生容量を介して、フローティング状態であるノードn1の電位が突き上げられ、ノードn1の電位は(2×VDD−Vth)付近まで上昇する(ブートストラップ動作)。ノードn1の電位が(VDD+Vth)より高くなるので、出力端子OUTの電位はクロック信号CKAのハイレベル電位VDD(閾値落ちのないハイレベル電位)に等しくなる。このとき、トランジスタTr8はオンし、ノードn2の電位をローレベル電位VSSに固定する。期間t1の後半部で、クロック信号CKAはローレベルに変化する。このため、出力信号OUTはローレベルになり、ノードn1の電位は期間t0と同じ電位(VDD−Vth)に戻り、トランジスタTr8はオフする。
期間t2では、クロック信号CKBはハイレベルに変化する。このため、トランジスタTr6はオンし、ノードn2にはハイレベル電位が印加される。このときトランジスタTr5はオフ状態であるので、ノードn2の電位は(VDD−Vth)になる。このため、トランジスタTr4がオンし、ノードn1の電位はローレベルになり、トランジスタTr1はオフする。途中でノードn2の電位がトランジスタのオンレベルを超えると、トランジスタTr2がオンし、出力信号OUTは再びローレベルに固定される。
期間t2の後半部で、クロック信号CKBはローレベルに変化する。このため、トランジスタTr6はオフする。これ以降、クロック信号CKBのハイレベル期間では、トランジスタTr6がオンし、ノードn2にはハイレベル電位が印加される。クロック信号CKBのローレベル期間では、ノードn2はフローティング状態でハイレベル電位を保持する。このように初段の単位回路11の出力信号OUTは、期間t1内のクロック信号CK1のハイレベル期間でハイレベル(電位はVDD)になる。
初段の単位回路11の出力信号OUTは、2段目の単位回路11の入力端子INに与えられる。2段目の単位回路11は、期間t1〜t3において、初段の単位回路11の期間t0〜t2と同様に動作する。2段目の単位回路11の出力信号OUTは、3段目の単位回路11の入力端子INに与えられる。3段目の単位回路11は、期間t2〜t4において、初段の単位回路11の期間t0〜t2と同様に動作する。n個の単位回路11は、クロック信号CK1の1/2周期ずつ遅れながら同様の動作を順に行う。したがって、シフトレジスタ10の出力信号O1〜Onは、クロック信号CK1の1/2周期ずつ遅れながら、クロック信号CK1のハイレベル期間と同じ長さの時間だけ順にハイレベルになる。
初期化時には、初期化信号INITがハイレベルに変化する。このとき、トランジスタTr7がオンし、ノードn2の電位は(VDD−Vth)になる。このため、トランジスタTr4はオンし、ノードn1の電位はローレベルになり、トランジスタTr1はオフする。また、トランジスタTr2がオンし、出力信号OUTはローレベルになる。
なお、単位回路11は、トランジスタTr8を含まなくても、上記と同様に動作する。ただし、トランジスタTr8を含まない単位回路11は、ノードn2がフローティング状態であるときにノイズの影響を受けやすい。
図5は、トランジスタTr4とその近傍のレイアウト図である。トランジスタTr4を含め、単位回路11に含まれるトランジスタは、下層から順に半導体層、ゲート層、および、ソース層を積層することにより形成される。遮光膜12は、トランジスタの半導体層よりも下層に形成される。半導体層は、例えば、ポリシリコンを用いて形成される。以下、図5などのレイアウト図では、クロスハッチ部は遮光膜を表し、点状模様部は半導体層パターンを表し、右下がり斜線部はゲート層パターンを表し、左下がり斜線部はソース層パターンを表す。また、2つ以上の層が重なる位置には最上位層のパターンを記載し、層間を接続するコンタクトホールを破線で示す。
トランジスタTr4は、ゲート電極13、ドレイン電極14、ソース電極15、および、半導体部16を有する。半導体部16は半導体層に形成され、ゲート電極13はゲート層に形成され、ドレイン電極14とソース電極15はソース層に形成される。ドレイン電極14とソース電極15は、所定の間隔を空けて形成される。半導体部16は、ドレイン電極14とソース電極15の間に形成され、図6(b)に示す形状を有する。ゲート電極13は、ドレイン電極14とソース電極15の間に半導体部16と平面視で重なるように形成される。半導体部16のうちゲート電極13と平面視で重なる部分が、トランジスタTr4のチャネル部(チャネルが形成される部分)となる。ドレイン電極14と半導体部16は、コンタクトホール17を用いて電気的に接続される。ソース電極15と半導体部16は、コンタクトホール18を用いて電気的に接続される。
遮光膜12は、図6(a)に示す形状を有する。遮光膜12は、トランジスタTr4のチャネル部を遮光する本体部19と、本体部19と一体に形成された拡張部20とを有する。ソース層には、ソース電極15と一体に電極部材21が形成される。遮光膜12の拡張部20と電極部材21とは、平面視で重なるように(拡張部20が電極部材21を覆うように)形成される。これにより、遮光膜12とソース電極15との間に補助容量C2(図3)が形成される。上述したように、ドレイン電極14はクロック信号CKBのローレベル期間ではフローティング状態になり、ソース電極15にはローレベル電位VSSが固定的に印加される。
図7は、遮光膜12に付随する容量を示す模式図である。遮光膜12の本体部19と半導体部16とが平面視で重なることにより、遮光膜12と半導体部16との間に容量C0が形成される。これに加えて、遮光膜12の拡張部20と電極部材21とが平面視で重なることにより、遮光膜12とソース電極15との間に補助容量C2が形成される。このように遮光膜12と半導体部16との間には容量C0が介在し、遮光膜12とソース電極15との間には補助容量C2が介在する。容量C0は、トランジスタTr4に遮光膜12を設けると必然的に形成される。補助容量C2は、遮光膜12を拡張し、電極部材21を設けることにより、意図的に形成したものである。
以下、トランジスタTr4に対応して遮光膜12を設け、補助容量C2を設けない単位回路(単位回路11から補助容量C2を削除した単位回路)を多段接続したシフトレジスタを比較例に係るシフトレジスタという。以下に示すように、比較例に係るシフトレジスタは、遮光膜12を設けたことにより誤動作することがある。
図8は、比較例に係るシフトレジスタの誤動作時のタイミングチャートである。トランジスタTr4に遮光膜12を設けると、図7に示す容量C0が形成される。遮光膜12はフローティング状態であるので、遮光膜12の電荷は半導体部16の電荷の影響を受けて変動する。逆に、トランジスタTr4の動作は、遮光膜12の電荷の影響を受ける。例えば、遮光膜12の電荷の影響を受けて、トランジスタTr4の閾値電圧が上昇したり、トランジスタTr4のオフリーク電流が増大したりする。
比較例に係るシフトレジスタの初段の単位回路では、期間t0内のスタート信号STのハイレベル期間において、トランジスタTr3、Tr5がオンする。このため、ノードn1の電位はハイレベル、ノードn2の電位はローレベルになり、トランジスタTr4はオフする。期間t0の後半部でスタート信号STがローレベルに変化すると、トランジスタTr3、Tr5はオフし、ノードn1、n2はフローティング状態になる。
期間t0内のスタート信号STのハイレベル期間の終了時点で、トランジスタTr4のドレイン電位(ノードn1の電位)はハイレベルであり、トランジスタTr4のソース電位はローレベルである。このときトランジスタTr4はオフ状態であるので、ノードn1の電位はトランジスタTr4を流れるオフリーク電流によって低下する。オフリーク電流が十分に小さい場合、比較例に係るシフトレジスタは正しく動作する。
しかしながら、比較例に係るシフトレジスタでは、初段の単位回路に含まれる、遮光膜12を設けたトランジスタTr4に大きなオフリーク電流が流れて、ノードn1の電位が期間t0内にローレベルになることがある。この場合、期間t1においてクロック信号CK1(初段の単位回路のクロック信号CKA)がハイレベルに変化しても、比較例に係るシフトレジスタはブートストラップ動作を正常に行えず、初段の単位回路の出力信号OUTはローレベルのままになる。このように比較例に係るシフトレジスタは、トランジスタTr4に遮光膜12を設けたことにより誤動作することがある。
これに対して、シフトレジスタ10の単位回路11では、トランジスタTr4に対応して遮光膜12と補助容量C2が設けられる。補助容量C2は遮光膜12とトランジスタTr4のソース電極15との間に設けられ、トランジスタTr4のソース電極15にはローレベル電位VSSが固定的に印加される。このため、遮光膜12がフローティング状態でも、遮光膜12の電荷は変動しにくく、遮光膜12の電位は変化しにくい。したがって、トランジスタTr4の動作が遮光膜12の電荷から受ける影響は小さくなる。例えば、トランジスタTr4の閾値電圧は変動しにくくなり、トランジスタTr4のオフリーク電流は減少する。よって、シフトレジスタ10によれば、トランジスタTr4に遮光膜12を設けたことによる誤動作を防止することができる。
また、遮光膜12は、電気的に孤立するように形成される。このため、遮光膜12に電位を供給する配線や、配線と遮光膜12を接続するコンタクトホールは不要である。また、シフトレジスタ10を形成するときに、配線と遮光膜12を接続するコンタクトホールを形成する工程は不要である。したがって、シフトレジスタ10によれば、回路面積を増大させずに、遮光膜に接続するコンタクトホールを形成する工程を追加せずに、トランジスタTr4に遮光膜12を設けたことによる誤動作を防止することができる。
以上に示すように、本実施形態に係る走査線駆動回路4は、表示パネル(液晶パネル2)上に形成され、第1導通電極(ソース電極15)と第2導通電極(ドレイン電極14)と制御電極(ゲート電極13)とを有する薄膜トランジスタ(トランジスタTr4)と、薄膜トランジスタのチャネル部を遮光する本体部19と、本体部19と一体に形成された拡張部20とを有し、電気的に孤立した遮光膜12と、遮光膜12の拡張部20と電極部材21とが平面視で重なることにより形成された補助容量C2とを備えている。
このため、遮光膜と電極部材との間に形成された補助容量を用いて遮光膜の電位を安定化させ、薄膜トランジスタが遮光膜から受ける影響を小さくすることができる。したがって、遮光膜を設けたことによる駆動回路の誤動作を防止することができる。また、遮光膜は電気的に孤立しているので、遮光膜に電位を供給する配線や、配線と遮光膜を接続するコンタクトホールを設ける必要がない。したがって、回路面積の増大や、製造プロセスの複雑化を防止することができる。よって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
また、補助容量の一方の電極である電極部材に薄膜トランジスタのオフ電位を固定的に印加することにより、遮光膜の電位を安定化させ、遮光膜を設けたことによるオフリーク電流を低減することができる。また、オフリーク電流を低減することにより、薄膜トランジスタがオフ状態で、第2導通電極がフローティング状態のときに、遮光膜を設けたことによる駆動回路の誤動作も防止することができる。また、保護対象の薄膜トランジスタの第1導通電極(ソース電極15)と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
また、図1に示す液晶表示装置1は、複数の走査線GL1〜GLnと複数のデータ線SL1〜SLmと複数の画素回路6とを含む表示パネル(液晶パネル2)と、走査線を駆動する走査線駆動回路4と、データ線を駆動するデータ線駆動回路5とを備えている。走査線駆動回路4(シフトレジスタ10)は、表示パネル上に形成され、上記の構成を有する。したがって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を用いて、信頼性が高く低コストの表示装置を提供することができる。
なお、保護対象のトランジスタがPチャネル型である場合にも、遮光膜の拡張部と、保護対象のトランジスタのソース電極と一体に形成された電極部材とを平面視で重ねることにより、遮光膜とソース電極との間に補助容量を形成すればよい。この場合、ソース電極には、トランジスタのオフ電位としてハイレベル電位を固定的に印加すればよい。
(第2の実施形態)
本発明の第2の実施形態に係る走査線駆動回路は、補助容量C2の形成方法が第1の実施形態と異なる。本実施形態では、電極部材は、保護対象のトランジスタのチャネル部と同じ層に形成され、保護対象のトランジスタの第1導通電極に電気的に接続されている。以下、第1の実施形態との差異を説明する。
図9は、本実施形態の第1例に係る走査線駆動回路における、トランジスタTr4とその近傍のレイアウト図である。第1例では、補助容量C2を形成するために、半導体層に半導体部16と一体に電極部材22が形成される。半導体層パターンは、図10に示す形状を有する。遮光膜12の拡張部20と電極部材22とは、平面視で重なるように(拡張部20が電極部材22を覆うように)形成される。電極部材22は、コンタクトホール18を用いてソース電極15に電気的に接続される。これにより、第1の実施形態と同様に、遮光膜12とソース電極15との間に補助容量C2が形成される。
図11は、本実施形態の第2例に係る走査線駆動回路における、トランジスタTr4とその近傍のレイアウト図である。第2例でも、補助容量C2を形成するために、半導体層に半導体部16と一体に電極部材23が形成される。電極部材23は、ドレイン電極14とソース電極15の間に形成される。半導体層パターンは、図12(b)に示す形状を有する。遮光膜12は、図12(a)に示す形状を有する。遮光膜12は、トランジスタTr4のチャネル部を遮光する本体部19と、本体部19と一体に形成された拡張部20とを有する。遮光膜12の拡張部20と電極部材23とは、平面視で重なるように(拡張部20が電極部材23を覆うように)形成される。これにより、第1の実施形態と同様に、遮光膜12とソース電極15との間に補助容量C2が形成される。
本実施形態の第1および第2例に係る走査線駆動回路では、電極部材22、23は、チャネル部と同じ層(半導体層)に形成され、薄膜トランジスタの第1導通電極(ソース電極15)と電気的に接続されている。これにより、遮光膜の電位を安定化させる補助容量を形成し、第1の実施形態と同様に、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。第2例に係る走査線駆動回路では、電極部材は、第1および第2導通電極の間(ソース電極とドレイン電極の間)に形成されている。したがって、他の部分のレイアウトに大きな影響を与えずに補助容量を形成することができる。
なお、保護対象のトランジスタがPチャネル型である場合にも、保護対象のチャネル部と同じ層に電極部材を形成し、形成した電極部材を保護対象のトランジスタのソース電極に接続すればよい。この場合、ソース電極には、トランジスタのオフ電位としてハイレベル電位を固定的に印加すればよい。
(第3の実施形態)
本発明の第3の実施形態に係る走査線駆動回路は、補助容量C2の形成方法が第1および第2の実施形態と異なる。本実施形態では、電極部材は、保護対象のトランジスタ以外の他のトランジスタの一方の導通電極と電気的に接続されている。以下、第1および第2の実施形態との差異を説明する。
図13〜図15は、それぞれ、本実施形態の第1〜第3例に係る走査線駆動回路における、トランジスタTr4とその近傍のレイアウト図である。図13〜図15において、導通電極31は、他のトランジスタのドレイン電極またはソース電極である。導通電極31には、トランジスタのオフ電位が固定的に印加される。導通電極31と他のトランジスタの半導体部(図示せず)とは、コンタクトホール32を用いて電気的に接続される。
第1例(図13)では、補助容量C2を形成するために、ソース層に導通電極31と一体に電極部材24が形成される。遮光膜12の拡張部20と電極部材24は、平面視で重なるように(拡張部20が電極部材24を覆うように)形成される。これにより、遮光膜12と導通電極31との間に補助容量C2が形成される。このように他の薄膜トランジスタの一方の導通電極と一体に形成した電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
第2例(図14)では、補助容量C2を形成するために、半導体層に電極部材25が形成される。電極部材25は、他のトランジスタの半導体層と一体に形成され、コンタクトホール32を用いて導通電極31に電気的に接続される。遮光膜12の拡張部20と電極部材25とは、平面視で重なるように(拡張部20が電極部材25を覆うように)形成される。これにより、遮光膜12と導通電極31との間に補助容量C2が形成される。このようにチャネル部と同じ層(半導体層)に形成され、他の薄膜トランジスタの一方の導通電極と電気的に接続された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
第3例(図15)では、補助容量C2を形成するために、ゲート層に電極部材26が形成される。電極部材26は、コンタクトホール32を用いて導通電極31に電気的に接続される。遮光膜12の拡張部20と電極部材26とは、平面視で重なるように(拡張部20が電極部材26を覆うように)形成される。これにより、遮光膜12と導通電極31との間に補助容量C2が形成される。このように薄膜トランジスタの制御電極と同じ層(ゲート層)に形成され、他の薄膜トランジスタの一方の導通電極と電気的に接続された制御電極を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
本実施形態の第1〜第3例に係る走査線駆動回路によれば、遮光膜の電位を安定化させる補助容量を形成し、第1および第2の実施形態と同様に、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
(第4の実施形態)
本発明の第4の実施形態に係る走査線駆動回路は、補助容量C2の形成方法が第1〜第3の実施形態と異なる。本実施形態では、電極部材は、保護対象のトランジスタの制御電極と一体に形成されている。以下、第1〜第3の実施形態との差異を説明する。
図16は、本実施形態に係る走査線駆動回路における、トランジスタTr4とその近傍のレイアウト図である。補助容量C2を形成するために、ゲート層にゲート電極13と一体に電極部材27が形成される。遮光膜12の拡張部20と電極部材27は、平面視で重なるように(拡張部20が電極部材27を覆うように)形成される。これにより、遮光膜12とゲート電極13との間に補助容量C2が形成される。第1〜第3の実施形態とは異なり、本実施形態では、電極部材27にはゲート電極13と同じ電位が印加される。このように保護対象の薄膜トランジスタの制御電極(ゲート電極13)と一体に形成された電極部材を用いて、遮光膜の電位を安定化させる補助容量を形成することができる。
本実施形態に係る走査線駆動回路によれば、遮光膜の電位を安定化させる補助容量を形成し、第1〜第3の実施形態と同様に、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
(第5の実施形態)
図17は、本発明の第5の実施形態に係るデータ線駆動回路を含む液晶表示装置の構成を示すブロック図である。図17に示す液晶表示装置41は、液晶パネル42、表示制御回路3、走査線駆動回路4、および、データ線駆動回路43を備えている。データ線駆動回路43は、電圧生成回路44とデータ線選択回路45を含んでいる。以下、図1に示す液晶表示装置1との差異を説明する。
液晶表示装置41では、m本のデータ線SL1〜SLmは、3本ずつ(m/3)個のグループに分割される。1水平期間は3つの期間(以下、第1〜第3期間という)に分割され、第1〜第3期間のそれぞれにおいてグループ内の3本のデータ線のうち1本に、データ信号DTに応じた電圧が印加される。
電圧生成回路44は、制御信号CBに基づき、データ信号DTに応じた(m/3)個の電圧を生成する。データ線選択回路45は、電圧生成回路44で生成された(m/3)個の電圧のそれぞれを、グループ内の3本のデータ線のいずれに印加するかを切り替える。電圧生成回路44は、1個以上のICチップに内蔵される。電圧生成回路44を内蔵したICチップは、液晶パネル42の表面に実装される。データ線選択回路45は、画素回路6と同じ製造プロセスを用いて、画素回路6と共に液晶パネル42上に形成される。
図18は、データ線選択回路45の回路図である。図18に示すように、データ線選択回路45は、m個のトランジスタTr9を含んでいる。m個のトランジスタTr9は、いずれもNチャネル型TFTであり、m本のデータ線SL1〜SLmと1対1に対応づけられる。データ線選択回路45では、m個のトランジスタTr9が保護対象のトランジスタとして選択され、各トランジスタTr9に対応して遮光膜12と補助容量C2が設けられる。
トランジスタTr9の一方の導通電極(図18では下側の電極)は、対応するデータ線に接続される。電圧生成回路44は、(m/3)個の電圧V1〜Vm/3を出力する。1〜3番目のトランジスタTr9の他方の導通電極には、電圧V1が与えられる。4〜6番目のトランジスタTr9の他方の導通電極には、電圧V2が与えられる。同様に、7番目以降のトランジスタTr9の他方の導通電極には、電圧生成回路44から出力された電圧V3〜Vm/3が与えられる。1番目、4番目、…のトランジスタTr9のゲート電極には、選択制御信号SELRが与えられる。2番目、5番目、…のトランジスタTr9のゲート電極には、選択制御信号SELGが与えられる。3番目、6番目、…のトランジスタTr9のゲート電極には、選択制御信号SELBが与えられる。
電圧生成回路44は、第1期間では、電圧V1〜Vm/3として、データ線SL1、SL4、…に印加すべき電圧を出力する。第1期間では、選択制御信号SELRがハイレベルになり、1番目、4番目、…のトランジスタTr9がオンする。したがって、電圧V1〜Vm/3は、データ線SL1、SL4、…に印加される。同様に、第2期間では、選択制御信号SELGがハイレベルになり、電圧V1〜Vm/3はデータ線SL2、SL5、…に印加される。第3期間では、選択制御信号SELBがハイレベルになり、電圧V1〜Vm/3はデータ線SL3、SL6、…に印加される。
選択制御信号SELRがローレベルのときに、1番目、4番目、…のトランジスタTr9はオフし、データ線SL1、SL4、…(1番目、4番目、…のトランジスタTr9の一方の導通電極)はフローティング状態になる。同様に、データ線SL2、SL5、…は、選択制御信号SELGがローレベルのときにフローティング状態になる。データ線SL3、SL6、…は、選択制御信号SELBがローレベルのときにフローティング状態になる。
液晶パネル42上には、ハイレベル電位VDDを有する電源配線と、ローレベル電位VSSを有する電源配線とが形成される。第1〜第4の実施形態と同様に、遮光膜12は、トランジスタTr9のチャネル部を遮光する本体部と、本体部と一体に形成された拡張部とを有し、電気的に孤立するように形成される。補助容量C2を形成するために、半導体層、ゲート層、および、ソース層のいずれかに電極部材が形成される。電極部材は、ローレベル電位VSSを有する電源配線と一体に形成されるか、あるいは、ローレベル電位VSSを有する電源配線にコンタクトホールを用いて電気的に接続される。遮光膜12の拡張部と電極部材とは、平面視で重なるように(拡張部が電極部材を覆うように)形成される。これにより、遮光膜12とローレベル電位VSSを有する電源配線との間に補助容量C2が形成される。
このようにデータ線駆動回路43の一部は、液晶パネル42上に形成されている。液晶パネル42上に形成されたデータ線駆動回路43(データ線選択回路45)では、保護対象のトランジスタであるトランジスタTr9に対応して、第3の実施形態と同様の方法で、遮光膜12と補助容量C2が設けられる。したがって、データ線駆動回路43によれば、第1〜第4の実施形態と同様に、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を提供することができる。
また、図17に示す液晶表示装置41は、複数の走査線GL1〜GLnと複数のデータ線SL1〜SLmと複数の画素回路6とを含む表示パネル(液晶パネル42)と、走査線を駆動する走査線駆動回路4と、データ線を駆動するデータ線駆動回路43とを備えている。データ線駆動回路43の一部(データ線選択回路45)は、表示パネル上に形成され、上記の構成を有する。したがって、遮光された薄膜トランジスタを含む小面積で低コストの表示装置の駆動回路を用いて、信頼性が高く低コストの表示装置を提供することができる。
なお、第1の実施形態では、走査線駆動回路が表示パネル上に形成されている場合について説明し、第5の実施形態では、データ線駆動回路の一部が表示パネル上に形成されている場合について説明した。本発明は、走査線駆動回路の一部が表示パネル上に形成されている場合、データ線駆動回路の一部と走査線駆動回路が表示パネル上に形成されている場合、走査線駆動回路とデータ線駆動回路の両方が表示パネル上に形成されている場合などにも適用できる。本発明は、走査線駆動回路およびデータ線駆動回路の少なくとも一方の少なくとも一部が表示パネル上に形成された表示装置に適用できる。
また、本発明は、第1〜第4の実施形態に係る走査線駆動回路以外の走査線駆動回路、および、第5の実施形態に係るデータ線駆動回路以外のデータ線駆動回路にも適用できる。また、第1〜第5の実施形態では、駆動回路に含まれる特定のTFTを保護対象のトランジスタとして選択する場合について説明したが、駆動回路に含まれる任意のTFTを保護対象のトランジスタとして選択してもよい。また、駆動回路に含まれるすべてのTFTを保護対象のトランジスタとしてもよい。
本発明の表示装置の駆動回路は、遮光された薄膜トランジスタを含み、小面積で低コストであるという特徴を有するので、各種のアクティブマトリクス型表示装置の駆動回路として利用することができる。
1、41…液晶表示装置
2、42…液晶パネル
3…表示制御回路
4…走査線駆動回路
5、43…データ線駆動回路
6…画素回路
10…シフトレジスタ
11…単位回路
12…遮光膜
13…ゲート電極
14…ドレイン電極
15…ソース電極
16…半導体部
17、18、32…コンタクトホール
19…本体部
20…拡張部
21〜27…電極部材
31…導通電極
44…電圧生成回路
45…データ線選択回路
Tr1〜Tr9…トランジスタ
C1…容量
C2…補助容量

Claims (10)

  1. 表示パネル上に形成された表示装置の駆動回路であって、
    第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
    前記薄膜トランジスタのチャネル部の全体を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
    前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備え、
    前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され
    前記電極部材は、前記第1導通電極と一体に形成されていると共に、
    前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第2導通電極とは平面視で重ならないように形成されていることを特徴とする、駆動回路。
  2. 表示パネル上に形成された表示装置の駆動回路であって、
    第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
    前記薄膜トランジスタのチャネル部の全体を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
    前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備え、
    前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され、
    前記電極部材は、前記チャネル部と同じ層に形成され、前記第1導通電極と電気的に接続されていると共に、
    前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第2導通電極とは平面視で重ならないように形成されていることを特徴とする、駆動回路。
  3. 前記電極部材は、前記第1および第2導通電極の間に形成されていることを特徴とする、請求項に記載の駆動回路。
  4. 表示パネル上に形成された表示装置の駆動回路であって、
    第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
    前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
    前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを備え、
    前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され、
    前記電極部材は、前記薄膜トランジスタ以外の他の薄膜トランジスタの一方の導通電極と電気的に接続されていると共に、
    前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第1導通電極および第2導通電極とは平面視で重ならないように形成されていることを特徴とする、駆動回路。
  5. 前記電極部材は、前記他の薄膜トランジスタの一方の導通電極と一体に形成されていることを特徴とする、請求項に記載の駆動回路。
  6. 前記電極部材は、前記チャネル部と同じ層に形成されていることを特徴とする、請求項に記載の駆動回路。
  7. 前記電極部材は、前記制御電極と同じ層に形成されていることを特徴とする、請求項に記載の駆動回路。
  8. 複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
    前記走査線を駆動する走査線駆動回路と、
    前記データ線を駆動するデータ線駆動回路とを備え、
    前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
    第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
    前記薄膜トランジスタのチャネル部の全体を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
    前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含み、
    前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され
    前記電極部材は、前記第1導通電極と一体に形成されていると共に、
    前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第2導通電極とは平面視で重ならないように形成されていることを特徴とする、表示装置。
  9. 複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
    前記走査線を駆動する走査線駆動回路と、
    前記データ線を駆動するデータ線駆動回路とを備え、
    前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
    第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
    前記薄膜トランジスタのチャネル部の全体を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
    前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含み、
    前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され、
    前記電極部材は、前記チャネル部と同じ層に形成され、前記第1導通電極と電気的に接続されていると共に、
    前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第2導通電極とは平面視で重ならないように形成されていることを特徴とする、表示装置。
  10. 複数の走査線と複数のデータ線と複数の画素回路とを含む表示パネルと、
    前記走査線を駆動する走査線駆動回路と、
    前記データ線を駆動するデータ線駆動回路とを備え、
    前記走査線駆動回路および前記データ線駆動回路の少なくとも一方の少なくとも一部が、前記表示パネル上に形成され、
    第1導通電極と第2導通電極と制御電極とを有する薄膜トランジスタと、
    前記薄膜トランジスタのチャネル部を遮光する本体部と、前記本体部と一体に形成された拡張部とを有し、電気的に孤立した遮光膜と、
    前記遮光膜の拡張部と電極部材とが平面視で重なることにより形成された補助容量とを含み、
    前記電極部材には、前記薄膜トランジスタのオフ電位が固定的に印加され、
    前記電極部材は、前記薄膜トランジスタ以外の他の薄膜トランジスタの一方の導通電極と電気的に接続されていると共に、
    前記遮光膜は、当該遮光膜の本体部によってチャネル部が遮光されている前記薄膜トランジスタの第1導通電極および第2導通電極とは平面視で重ならないように形成されていることを特徴とする、表示装置。
JP2017520650A 2015-05-25 2016-05-18 表示装置の駆動回路 Active JP6474486B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015105313 2015-05-25
JP2015105313 2015-05-25
PCT/JP2016/064718 WO2016190187A1 (ja) 2015-05-25 2016-05-18 表示装置の駆動回路

Publications (2)

Publication Number Publication Date
JPWO2016190187A1 JPWO2016190187A1 (ja) 2018-03-01
JP6474486B2 true JP6474486B2 (ja) 2019-02-27

Family

ID=57393834

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017520650A Active JP6474486B2 (ja) 2015-05-25 2016-05-18 表示装置の駆動回路

Country Status (4)

Country Link
US (1) US20180149911A1 (ja)
JP (1) JP6474486B2 (ja)
CN (1) CN107533819A (ja)
WO (1) WO2016190187A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016190186A1 (ja) * 2015-05-25 2016-12-01 シャープ株式会社 シフトレジスタ回路
JP2019087601A (ja) * 2017-11-06 2019-06-06 シャープ株式会社 トランジスタおよびシフトレジスタ
JP7070784B2 (ja) * 2018-05-23 2022-05-18 セイコーエプソン株式会社 電気光学装置、電子機器
JP6705469B2 (ja) * 2018-05-23 2020-06-03 セイコーエプソン株式会社 電気光学装置、電子機器
WO2020240329A1 (ja) * 2019-05-30 2020-12-03 株式会社半導体エネルギー研究所 表示装置および電子機器
JP7408926B2 (ja) 2019-06-05 2024-01-09 セイコーエプソン株式会社 電気光学装置および電子機器
US11735120B2 (en) 2020-03-02 2023-08-22 Sharp Kabushiki Kaisha Scanning-line driving circuit and display device provided with same
US12118947B2 (en) 2020-10-02 2024-10-15 Sharp Kabushiki Kaisha Scanning line drive circuit and display device provided with same
JP2022124070A (ja) * 2021-02-15 2022-08-25 株式会社Screenホールディングス 基板処理装置、および、筒状ガードの加工方法
TWI824669B (zh) * 2022-08-17 2023-12-01 大陸商北京集創北方科技股份有限公司 Led驅動晶片通道佈局結構、led驅動晶片及顯示裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112053B2 (ja) * 1990-04-13 1995-11-29 富士ゼロックス株式会社 薄膜スイッチング素子アレイ
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JPH08211406A (ja) * 1995-02-02 1996-08-20 A G Technol Kk アクティブマトリクス表示素子
JP3145931B2 (ja) * 1996-08-26 2001-03-12 日本電気株式会社 薄膜トランジスタ
JP3716580B2 (ja) * 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
JP4050377B2 (ja) * 1997-10-31 2008-02-20 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
JP4558121B2 (ja) * 1999-01-11 2010-10-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP3669351B2 (ja) * 2001-10-04 2005-07-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP2005252228A (ja) * 2004-02-05 2005-09-15 Sharp Corp 表示装置及びその製造方法
CN101228637A (zh) * 2005-07-25 2008-07-23 皇家飞利浦电子股份有限公司 具有包括遮光部分的晶体管的薄膜电路
JP4784528B2 (ja) * 2007-02-26 2011-10-05 ソニー株式会社 電気光学装置、半導体装置、表示装置およびこれを備える電子機器
JP5120066B2 (ja) * 2007-08-02 2013-01-16 セイコーエプソン株式会社 電気光学装置及び電子機器
GB2459647A (en) * 2008-04-28 2009-11-04 Sharp Kk Photosensitive structure with a light shading layer
WO2011027650A1 (ja) * 2009-09-01 2011-03-10 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO2016190187A1 (ja) 2016-12-01
JPWO2016190187A1 (ja) 2018-03-01
US20180149911A1 (en) 2018-05-31
CN107533819A (zh) 2018-01-02

Similar Documents

Publication Publication Date Title
JP6474486B2 (ja) 表示装置の駆動回路
JP5165153B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法
JP5442103B2 (ja) 表示装置
US7319452B2 (en) Shift register and display device having the same
KR102007906B1 (ko) 표시 패널
JP5208277B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
JP5535374B2 (ja) 走査信号線駆動回路およびそれを備えた表示装置
US10818260B2 (en) Scan signal line driving circuit and display device including same
JP6033225B2 (ja) 表示装置および走査信号線の駆動方法
KR102005485B1 (ko) 표시 패널
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
WO2012161042A1 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
WO2014092011A1 (ja) 表示装置およびその駆動方法
US9627415B2 (en) Display device
US20150255171A1 (en) Display device
JP2009094927A (ja) バッファ、レベルシフト回路及び表示装置
JP2010250030A (ja) シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
US20190139617A1 (en) Transistor and shift register
US10529296B2 (en) Scanning line drive circuit and display device including the same
JP2014153532A (ja) 表示装置及び駆動回路
KR102365774B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
JP2014085648A (ja) 表示装置及び駆動回路
JP5055792B2 (ja) マトリックス表示装置の駆動回路及びそれを備えたマトリックス表示装置
JP7383216B2 (ja) シフトレジスタ回路および表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190129

R150 Certificate of patent or registration of utility model

Ref document number: 6474486

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150