[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6455633B2 - 多層セラミック基板及び電子装置 - Google Patents

多層セラミック基板及び電子装置 Download PDF

Info

Publication number
JP6455633B2
JP6455633B2 JP2018518187A JP2018518187A JP6455633B2 JP 6455633 B2 JP6455633 B2 JP 6455633B2 JP 2018518187 A JP2018518187 A JP 2018518187A JP 2018518187 A JP2018518187 A JP 2018518187A JP 6455633 B2 JP6455633 B2 JP 6455633B2
Authority
JP
Japan
Prior art keywords
layer
multilayer ceramic
ceramic substrate
thermal expansion
expansion coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018518187A
Other languages
English (en)
Other versions
JPWO2017199710A1 (ja
Inventor
誠司 藤田
誠司 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6455633B2 publication Critical patent/JP6455633B2/ja
Publication of JPWO2017199710A1 publication Critical patent/JPWO2017199710A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/04—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with articles made from glass
    • C04B37/042—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with articles made from glass in a direct manner
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C12/00—Powdered glass; Bead compositions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C14/00—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix
    • C03C14/004—Glass compositions containing a non-glass component, e.g. compositions containing fibres, filaments, whiskers, platelets, or the like, dispersed in a glass matrix the non-glass component being in the form of particles or flakes
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/062—Glass compositions containing silica with less than 40% silica by weight
    • C03C3/064—Glass compositions containing silica with less than 40% silica by weight containing boron
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C3/00—Glass compositions
    • C03C3/04—Glass compositions containing silica
    • C03C3/076—Glass compositions containing silica with 40% to 90% silica, by weight
    • C03C3/089—Glass compositions containing silica with 40% to 90% silica, by weight containing boron
    • C03C3/091—Glass compositions containing silica with 40% to 90% silica, by weight containing boron containing aluminium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/001—Joining burned ceramic articles with other burned ceramic articles or other articles by heating directly with other burned ceramic articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
    • C03B23/00—Re-forming shaped glass
    • C03B23/20—Uniting glass pieces by fusing without substantial reshaping
    • C03B23/203—Uniting glass sheets
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2214/00—Nature of the non-vitreous component
    • C03C2214/04—Particles; Flakes
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/068—Features of the lamination press or of the lamination process, e.g. using special separator sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層セラミック基板及び電子装置に関する。
近年、半導体部品等の電子部品を複数配設したモジュール等の用途に、配線導体を３次元的に配置した多層セラミック基板が広く用いられている。
特許文献１には、内層部と、その内層部を積層方向に挟むように位置する表層部とからなる積層構造を有する多層セラミック基板であって、表層部の熱膨張係数をα１［ｐｐｍＫ−１］とし、内層部の熱膨張係数をα２［ｐｐｍＫ−１］としたとき、０．３≦α２−α１≦１．５であり、かつ、内層部に針状結晶が析出している多層セラミック基板が開示されている。また、特許文献２には、表層部と内層部とからなる積層構造を有する多層セラミック基板であって、表層部の熱膨張係数は、内層部の熱膨張係数より小さく、かつ、内層部の熱膨張係数との差が１．０ｐｐｍＫ−１以上であり、表層部を構成する材料と内層部を構成する材料との間で共通する成分の重量比率が７５重量％以上である多層セラミック基板が開示されている。
特許文献１及び２に記載の多層セラミック基板によれば、表層部の熱膨張係数を内層部の熱膨張係数よりも小さくすることにより、焼成後の冷却過程において、表裏の最外層に圧縮応力が生じるため、多層セラミック基板の抗折強度を向上させることができるとされている。
特開２００７−７３７２８号公報 国際公開第２００７／１４２１１２号
近年、電子装置の小型化により、多層セラミック基板の薄型化、及び、配線の細線化が進められている。特許文献１及び２に記載の多層セラミック基板では、内層部よりも熱膨張係数の小さい層を表層部に設けることによって、抗折強度が向上し、多層セラミック基板の薄型化が可能となっている。しかし、特許文献１及び２に記載の多層セラミック基板では、表層部及び内層部にポア（空隙）が発生し、表層部の表面に設けられた表層電極に断線が生じる場合があることが判明した。今後、多層セラミック基板の薄型化、及び、配線の細線化を進めていくためには、このような表層電極の断線を抑制する必要がある。
本発明は上記の問題を解決するためになされたものであり、表層電極の断線が抑制された多層セラミック基板、及び、該多層セラミック基板を備える電子装置を提供することを目的とする。
上記目的を達成するため、本発明の多層セラミック基板は、表面に位置する表層部と上記表層部より内側に位置する内層部とからなる積層構造を有し、上記表層部の表面に表層電極が設けられた多層セラミック基板であって、上記表層部は、上記内層部に隣接する第１層を含み、上記内層部は、上記第１層に隣接する第２層を含み、上記第１層の熱膨張係数は、上記第２層の熱膨張係数より小さく、上記第１層及び上記第２層を構成する材料は、いずれも、４０重量％以上６５重量％以下のＭＯ（ただし、ＭＯは、ＣａＯ、ＭｇＯ、ＳｒＯ及びＢａＯからなる群より選択される少なくとも１種）を含むガラスと、アルミナと、ＣｕＯ及びＡｇ２Ｏからなる群から選択される少なくとも１種の金属酸化物とを含み、上記ガラス及び上記アルミナの合計重量に対する上記アルミナの含有量が３５重量％以上６０重量％以下であり、上記ガラス及び上記アルミナの合計重量に対する上記金属酸化物の含有量が１重量％以上１０重量％以下であることを特徴とする。
本発明の多層セラミック基板では、表層部中の第１層を構成する材料、及び、内層部中の第２層を構成する材料に、ＣｕＯ及びＡｇ２Ｏからなる群から選択される少なくとも１種の金属酸化物を所定量含有させることにより、第１層でのガラス化が促進され、第１層を緻密にすることができる。その結果、第１層でのポアの発生を抑えることができるため、表層電極の断線を抑制することができる。
本発明の多層セラミック基板では、上記第１層中の上記金属酸化物の上記含有量は、上記第２層中の上記金属酸化物の上記含有量よりも多いことが好ましい。
第２層中の金属酸化物の含有量が多すぎると、第２層でのガラス化が過度に進んでしまうため、焼成時に有機成分を充分に分解することができず、第２層にポアが発生しやすくなる。その場合、表層電極の断線を抑制することはできるものの、内層部の絶縁性が低下するおそれがある。そのため、第１層中の金属酸化物の含有量を第２層中の金属酸化物の含有量よりも多くすることにより、表層電極の断線を抑制することができるとともに、内層部の絶縁性を確保することができる。
本発明の多層セラミック基板では、上記第１層の熱膨張係数をα１［ｐｐｍＫ−１］とし、上記第２層の熱膨張係数をα２［ｐｐｍＫ−１］としたとき、０．３≦α２−α１≦１．５であることが好ましく、０．４≦α２−α１≦１．４であることがより好ましく、０．５≦α２−α１≦１．３であることがさらに好ましい。
熱膨張係数の差α２−α１を０．３以上とすることにより、多層セラミック基板の抗折強度を高くすることができる。また、熱膨張係数の差α２−α１を１．５以下とすることにより、第１層と第２層との界面での応力の増加が抑制され、界面部分での剥離の発生を抑制することができる。
本発明の多層セラミック基板では、上記第１層の熱膨張係数α１［ｐｐｍＫ−１］が、５．０≦α１≦８．０であることが好ましく、５．３≦α１≦７．７であることがより好ましい。
本発明の多層セラミック基板では、上記第２層の熱膨張係数α２［ｐｐｍＫ−１］が、５．５≦α２≦８．５であることが好ましく、５．７≦α２≦８．０であることがより好ましい。
本発明の電子装置は、上記多層セラミック基板を備えることを特徴とする。
本発明によれば、表層電極の断線が抑制された多層セラミック基板、及び、該多層セラミック基板を備える電子装置を提供することができる。
図１は、本発明の一実施形態に係る多層セラミック基板を備える電子装置を模式的に示す断面図である。 図２は、図１に示した多層セラミック基板の製造途中で作製される複合積層体を模式的に示す断面図である。 図３は、評価用の多層セラミック基板を模式的に示す断面図である。
以下、本発明の多層セラミック基板及び電子装置について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
図１は、本発明の一実施形態に係る多層セラミック基板を備える電子装置を模式的に示す断面図である。
多層セラミック基板１は、内層部１０と、内層部１０を積層方向に挟むように位置する第１の表層部２０及び第２の表層部３０とからなる積層構造を有している。
内層部１０、第１の表層部２０及び第２の表層部３０は、それぞれ少なくとも１層のセラミック層から構成されている。第１の表層部２０は、内層部１０に隣接する第１層２１を含み、第２の表層部３０は、内層部１０に隣接する第１層３１を含む。また、内層部１０は、第１の表層部２０中の第１層２１に隣接する第２層２２と、第２の表層部３０中の第１層３１に隣接する第２層３２とを含む。
多層セラミック基板１は、配線導体を備えている。配線導体は、例えばコンデンサ又はインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのもので、典型的には、図示したように、表層電極４１及び４２、内部導体４３、並びに、ビアホール導体４４から構成される。これらの配線導体は、Ａｇ、Ｃｕ、Ａｕ、Ａｇ−Ｐｄ合金又はＡｇ−Ｐｔ合金を主成分とすることが好ましく、Ａｇを主成分とすることがより好ましい。
表層電極４１及び４２は、それぞれ、多層セラミック基板１の一方主面上及び他方主面上に形成される。内部導体４３は、多層セラミック基板１の内部に形成され、セラミック層の間に設けられる。ビアホール導体４４は、表層電極４１及び４２並びに内部導体４３のいずれかと電気的に接続され、かつセラミック層を厚み方向に貫通するように設けられる。
多層セラミック基板１の一方主面上には、表層電極４１に電気的に接続された状態で、チップ状の電子部品である積層セラミックキャパシタ４５及び半導体部品４６が搭載される。これによって、多層セラミック基板１を備える電子装置Ａが構成される。多層セラミック基板１の他方主面上に形成された表層電極４２は、当該電子装置Ａを図示しないマザーボード上に実装する際の電気的接続手段として用いられる。
本発明の多層セラミック基板において、第１層の熱膨張係数は、第２層の熱膨張係数より小さい。ここで、第１層の熱膨張係数をα１［ｐｐｍＫ−１］とし、第２層の熱膨張係数をα２［ｐｐｍＫ−１］としたとき、０．３≦α２−α１≦１．５であることが好ましい。熱膨張係数の差α２−α１のより好ましい下限値は０．４、さらに好ましい下限値は０．５、特に好ましい下限値は０．６であり、より好ましい上限値は１．４、さらに好ましい上限値は１．３である。
なお、熱膨張係数は、熱機械分析（ＴＭＡ）により、室温から５００℃まで５℃／ｍｉｎの昇温速度で測定した値として得られる。
第１層の熱膨張係数α１の好ましい下限値は５．０ｐｐｍＫ−１、より好ましい下限値は５．３ｐｐｍＫ−１であり、好ましい上限値は８．０ｐｐｍＫ−１、より好ましい上限値は７．７ｐｐｍＫ−１である。また、第２層の熱膨張係数α２の好ましい下限値は５．５ｐｐｍＫ−１、より好ましい下限値は５．７ｐｐｍＫ−１であり、好ましい上限値は８．５ｐｐｍＫ−１、より好ましい上限値は８．０ｐｐｍＫ−１である。
後述するように、表層部を構成する表層部セラミック層、及び、内層部を構成する内層部セラミック層の各材料として、ガラスとアルミナと金属酸化物との混合物が用いられる。ガラスとアルミナと金属酸化物との比率、あるいはガラスの種類及び／又は金属酸化物の種類を変更することによって、第１層の熱膨張係数及び第２層の熱膨張係数をそれぞれ調整することができる。
第１層及び第２層を構成する材料は、いずれもガラスを含む。具体的には、第１層及び第２層を構成するガラスは、いずれも、ガラス全体の重量に対して４０重量％以上６５重量％以下のＭＯ（ただし、ＭＯは、ＣａＯ、ＭｇＯ、ＳｒＯ及びＢａＯからなる群より選択される少なくとも１種）を含む。
第１層及び第２層を構成するガラスは、いずれも、Ａｌ２Ｏ３、Ｂ２Ｏ３及びＳｉＯ２をさらに含むことが好ましい。
第１層及び第２層を構成する材料に含まれるガラスの組成及び各成分の含有量を調整することによって、第１層の熱膨張係数及び第２層の熱膨張係数を調整することができる。
第１層を構成するガラスに含まれる成分の含有量の好ましい割合は以下のようになる。
ＭＯ（好ましくはＣａＯ）：４０重量％以上５５重量％以下、より好ましくは４１重量％以上５０重量％以下
Ａｌ２Ｏ３：０重量％以上１０重量％以下、より好ましくは３重量％以上８．５重量％以下
Ｂ２Ｏ３：０重量％以上２０重量％以下、より好ましくは３重量％以上１５重量％以下
ＳｉＯ２：２５重量％以上７０重量％以下、より好ましくは３０重量％以上６０重量％以下
第２層を構成するガラスに含まれる成分の含有量の好ましい割合は以下のようになる。
ＭＯ（好ましくはＣａＯ）：４０重量％以上５５重量％以下、より好ましくは４１重量％以上５０重量％以下
Ａｌ２Ｏ３：０重量％以上１０重量％以下、より好ましくは３重量％以上８．５重量％以下
Ｂ２Ｏ３：０重量％以上２０重量％以下、より好ましくは３重量％以上１５重量％以下
ＳｉＯ２：２５重量％以上７０重量％以下、より好ましくは３０重量％以上６０重量％以下
第１層及び第２層を構成するガラスには、その他の不純物が含まれていてもよく、不純物が含まれる場合の好ましい含有量は５重量％未満である。
第１層及び第２層を構成する材料は、いずれも、セラミックフィラーとしてアルミナ（Ａｌ２Ｏ３）を含む。Ａｌ２Ｏ３フィラーは、機械的強度を向上させるのに寄与する。
第１層及び第２層を構成する材料においては、いずれも、ガラス及びアルミナの合計重量に対するアルミナの含有量が３５重量％以上６０重量％以下である。
第１層を構成する材料は、ガラス及びアルミナの合計重量に対してアルミナを４８重量％以上６０重量％以下含むことが好ましい。また、第２層を構成する材料は、ガラス及びアルミナの合計重量に対してアルミナを４８重量％以上６０重量％以下含むことが好ましい。
さらに、第１層及び第２層を構成する材料は、いずれも、ＣｕＯ及びＡｇ２Ｏからなる群から選択される少なくとも１種の金属酸化物を含む。第１層及び第２層を構成する材料は、いずれも、ＣｕＯ及びＡｇ２Ｏのいずれか一方を含むことが好ましい。この場合、第１層及び第２層を構成する材料のうち、一方はＣｕＯを、他方はＡｇ２Ｏを含んでもよいが、どちらも同じ金属酸化物を含むことが好ましい。また、ＣｕＯ及びＡｇ２Ｏは、配線導体を構成する金属元素と共通する金属元素（Ｃｕ及びＡｇ）を有するが、第１層及び第２層を構成する材料は、配線導体を構成する金属元素と同じ金属元素を有する金属酸化物を含んでいなくてもよい。例えば、配線導体がＡｇを主成分とする場合、第１層及び第２層を構成する材料はＣｕＯを含んでもよい。
第１層及び第２層を構成する材料においては、いずれも、ガラス及びアルミナの合計重量に対する金属酸化物の含有量が１重量％以上１０重量％以下である。第１層中の金属酸化物の上記含有量は、第２層中の金属酸化物の上記含有量よりも多いことが好ましい。
第１層を構成する材料は、ガラス及びアルミナの合計重量に対して金属酸化物を３重量％以上５重量％以下含むことが好ましい。また、第２層を構成する材料は、ガラス及びアルミナの合計重量に対して金属酸化物を１重量％以上２重量％以下含むことが好ましい。
特に、第１層を構成する材料は、ガラス及びアルミナの合計重量に対してアルミナを４８重量％以上６０重量％以下含み、金属酸化物を３重量％以上５重量％以下含むことが好ましい。また、第２層を構成する材料は、ガラス及びアルミナの合計重量に対してアルミナを４８重量％以上６０重量％以下含み、金属酸化物を１重量％以上２重量％以下含むことが好ましい。
第１層及び第２層を構成する材料には、Ａｌ２Ｏ３、ＣｕＯ及びＡｇ２Ｏ以外に、例えばＺｒＯ２等の他のセラミックフィラーが含まれていてもよい。
表層部が第１層以外のセラミック層を含む場合、第１層以外のセラミック層は、第１層と異なる材料から構成されてもよいが、少なくとも最表層が第１層と同じ材料から構成されていることが好ましく、すべてのセラミック層が第１層と同じ材料から構成されていることがより好ましい。また、内層部が第２層以外のセラミック層を含む場合、第２層以外のセラミック層は、第２層と異なる材料から構成されてもよいが、すべてのセラミック層が第２層と同じ材料から構成されていることが好ましい。
図１に示した多層セラミック基板１では、第１の表層部２０及び第２の表層部３０の両方の表面にそれぞれ表層電極４１及び４２が設けられ、第１の表層部２０及び第２の表層部３０がそれぞれ第１層２１及び３１を有しているが、本発明の多層セラミック基板においては、少なくとも一方の表層部の表面に表層電極が設けられ、表層電極が設けられた表層部が上述の第１層を有していればよい。
図１に示した多層セラミック基板１は、好ましくは、以下のように製造される。
図２は、図１に示した多層セラミック基板の製造途中で作製される複合積層体を模式的に示す断面図である。
複合積層体１００は、多層セラミック基板１における内層部１０となるべき内層用セラミックグリーンシート１１０と、表層部２０及び３０となるべき表層用セラミックグリーンシート１２０及び１３０とを備えるとともに、拘束用セラミックグリーンシート１５１及び１５２を備えている。また、内層用セラミックグリーンシート１１０並びに表層用セラミックグリーンシート１２０及び１３０には、多層セラミック基板１に備える配線導体としての表層電極４１及び４２、内部導体４３並びにビアホール導体４４が設けられている。これらの配線導体は、この段階では、未焼結の導体ペーストから構成されている。
このような複合積層体１００を作製するため、まず、内層用セラミックグリーンシート１１０、表層用セラミックグリーンシート１２０及び１３０、並びに、拘束用セラミックグリーンシート１５１及び１５２がそれぞれ用意される。
第１層となるべき表層用セラミックグリーンシート１２０及び１３０の焼結体の熱膨張係数が、第２層となるべき内層用セラミックグリーンシート１１０の焼結体の熱膨張係数より小さくなるように、さらに、第１層となるべき表層用セラミックグリーンシート１２０及び１３０、並びに、第２層となるべき内層用セラミックグリーンシート１１０を構成する材料が、いずれも４０重量％以上６５重量％以下のＭＯ（ただし、ＭＯは、ＣａＯ、ＭｇＯ、ＳｒＯ及びＢａＯからなる群より選択される少なくとも１種）を含むガラスと、アルミナと、ＣｕＯ及びＡｇ２Ｏからなる群から選択される少なくとも１種の金属酸化物とを含み、ガラス及びアルミナの合計重量に対するアルミナの含有量が３５重量％以上６０重量％以下となり、ガラス及びアルミナの合計重量に対する金属酸化物の含有量が１重量％以上１０重量％以下となるように、これらのセラミックグリーンシート１１０、１２０及び１３０の各組成が選ばれる。
拘束用セラミックグリーンシート１５１及び１５２は、内層用セラミックグリーンシート１１０、並びに、表層用セラミックグリーンシート１２０及び１３０が焼結する温度では焼結しない無機材料（Ａｌ２Ｏ３等）を主成分とする組成とされる。
次に、少なくとも１つの内層用セラミックグリーンシート１１０を積層方向に挟むように、それぞれ、表層用セラミックグリーンシート１２０及び１３０を配置し、さらに、その外側に拘束用セラミックグリーンシート１５１及び１５２をそれぞれ配置することによって、図２に示すような複合積層体１００が作製される。
続いて、複合積層体１００は、表層用セラミックグリーンシート１２０及び１３０並びに内層用セラミックグリーンシート１１０が焼結するが、拘束用セラミックグリーンシート１５１及び１５２が焼結しない温度で焼成される。その結果、表層用セラミックグリーンシート１２０及び１３０に由来する第１層２１及び３１（図１参照）の熱膨張係数が、内層用セラミックグリーンシート１１０に由来する第２層２２及び３２（図１参照）の熱膨張係数より小さく、第１層２１及び３１並びに第２層２２及び３２（図１参照）を構成する材料が、いずれも４０重量％以上６５重量％以下のＭＯ（ただし、ＭＯは、ＣａＯ、ＭｇＯ、ＳｒＯ及びＢａＯからなる群より選択される少なくとも１種）を含むガラスと、アルミナと、ＣｕＯ及びＡｇ２Ｏからなる群から選択される少なくとも１種の金属酸化物とを含み、ガラス及びアルミナの合計重量に対するアルミナの含有量が３５重量％以上６０重量％以下であり、ガラス及びアルミナの合計重量に対する金属酸化物の含有量が１重量％以上１０重量％以下である、焼成後の複合積層体１００が得られる。
その後、焼成後の複合積層体１００において、拘束用セラミックグリーンシート１５１及び１５２に由来する部分が除去される。これによって、多層セラミック基板１が得られる。
上述の製造方法によれば、拘束用セラミックグリーンシートを両主面上に配置した複合積層体を焼成するので、表層用セラミックグリーンシート及び内層用セラミックグリーンシートの焼成時における各主面方向での収縮を抑制することができる。そのため、多層セラミック基板の不所望な変形を抑制し、寸法精度を高めることができるばかりでなく、焼成時における表層部と内層部との間での剥離を生じにくくすることができる。
その一方で、拘束用セラミックグリーンシートを両主面上に配置した複合積層体を焼成する場合には、通常、表層用セラミックグリーンシートに含まれるガラス成分が拘束用セラミックグリーンシートに吸収されやすいため、表層部にポアが発生するおそれがある。これに対し、本発明においては、第１層となるべき表層用セラミックグリーンシート、及び、第２層となるべき内層用セラミックグリーンシートに、ＣｕＯ及びＡｇ２Ｏからなる群から選択される少なくとも１種の金属酸化物が所定量含まれているので、第１層でのガラス化が促進され、第１層を緻密にすることができる。その結果、第１層でのポアの発生を抑えることができるため、表層電極の断線を抑制することができる。
なお、多層セラミック基板１を製造するにあたり、上述のような拘束用セラミックグリーンシート１５１及び１５２を用いるのではなく、拘束用セラミックグリーンシートが無い状態の積層体を焼成してもよい。この場合も、表層電極の断線を抑制することができる。
以下、本発明の多層セラミック基板をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
（多層セラミック基板の作製）
まず、表１に示す組成を有するＳｉＯ２−ＣａＯ―Ｂ２Ｏ３−Ａｌ２Ｏ３系ガラス粉末を用意した。
Figure 0006455633
次に、表２に示す各試料が得られるように、表層用セラミックグリーンシート及び内層用セラミックグリーンシートをそれぞれ作製した。
表２に示した各試料を得るため、ガラス粉末と、アルミナ（Ａｌ２Ｏ３）粉末と、ＣｕＯ又はＡｇ２Ｏの金属酸化物粉末とを含む混合粉末に、溶剤、分散剤、バインダ及び可塑剤を配合し、混合することによりスラリーを得た。得られたスラリーをＰＥＴフィルム上に塗布することにより、表層用セラミックグリーンシート及び内層用セラミックグリーンシートを作製した。
表２に、表層用セラミックグリーンシート及び内層用セラミックグリーンシートに含まれるガラス粉末の種類及び含有量、Ａｌ２Ｏ３粉末の含有量、並びに、金属酸化物粉末の含有量を示している。表２において、ガラスの種類に記載された「Ｇ１」〜「Ｇ３」の記号は、表１の「ガラス記号」に対応している。表２に示すように、ガラス粉末とＡｌ２Ｏ３粉末の重量比は、４６：５４〜６０：４０に調整した。また、表２に示した第１層（表層）の厚み及び第２層（内層）の厚みが焼成後においてそれぞれ得られるように、表層用セラミックグリーンシート及び内層用セラミックグリーンシートの各厚みを調整した。
Figure 0006455633
別途、Ａｌ２Ｏ３粉末に溶剤、分散剤、バインダ及び可塑剤を配合し、混合することによりスラリーを得た。得られたスラリーをＰＥＴフィルム上に塗布することにより、厚み５０μｍの拘束用セラミックグリーンシートを作製した。
他方、Ａｇ粉末、溶剤及び有機バインダを所定の割合で混合し、この混合物を３本ロールミルによって分散処理することにより、Ａｇペーストを得た。
次に、特定の表層用セラミックグリーンシート及び内層用セラミックグリーンシートにレーザーパンチャーを用いてビアホール加工を施した後、Ａｇペーストを充填することにより、ビアホール導体となるペースト体を形成した。また、特定の表層用セラミックグリーンシート及び内層用セラミックグリーンシートに、スクリーン印刷によりＡｇペーストを印刷することにより、表層電極及び内部導体となるペーストパターンを形成した。これらの表層用セラミックグリーンシート及び内層用セラミックグリーンシートを複数枚積層し、その上下に拘束用セラミックグリーンシートを配置した後、圧着し、複合積層体を作製した。
作製した複合積層体を、表層用セラミックグリーンシート、内層用セラミックグリーンシート及びＡｇペーストは焼結するが、拘束用セラミックグリーンシートは焼結しない温度で焼成した。焼成後、拘束用セラミックグリーンシートに由来する未焼結部分を除去し、評価用の多層セラミック基板を作製した。
図３は、評価用の多層セラミック基板を模式的に示す断面図である。
評価用の多層セラミック基板２は、内層部１０の表面に位置する第２層２２に表層部２０の第１層２１を、内層部１０の裏面に位置する第２層３２に表層部３０の第１層３１をそれぞれ貼り合わせた積層構造となっている。基板内には２つのビアホール導体４４ａ及び４４ｂが形成されている。ビアホール導体４４ａは、基板表側の第１層２１に形成された表層電極４１、及び、内層部１０を構成する層間に形成された内部導体４３ａと接続されており、ビアホール導体４４ｂは、基板裏側の第１層３１に形成された表層電極４２、及び、内層部１０を構成する層間に形成された内部導体４３ｂと接続されている。ビアホール導体４４ａと接続した内部導体４３ａからビアホール導体４４ｂと接続した内部導体４３ｂまでは、内層部１０を構成するセラミック層１層の厚み分の間隔で離れている。
（多層セラミック基板の評価）
評価用の多層セラミック基板について、「熱膨張係数の差」、「内層部の絶縁性」、「表層電極の断線」、「抗折強度」及び「デラミネーション」の各項目について評価した。各評価結果を表３に示す。
「熱膨張係数の差」は、評価用の多層セラミック基板の第１層の熱膨張係数α１及び第２層の熱膨張係数α２から求めた。
熱膨張係数は、熱機械分析（ＴＭＡ）により、以下の条件で、室温から５００℃まで５℃／ｍｉｎの昇温速度で測定した。
測定雰囲気：窒素（３００ｍＬ／ｍｉｎ）
測定荷重：１０ｇｆ
「内層部の絶縁性」は、評価用の多層セラミック基板の表裏の表層電極を端子として、絶縁性試験を行った。プレッシャークッカー試験で５０Ｖの直流電圧を印加し、２００時間後の絶縁抵抗を確認した。試験条件は１２１℃−８５％ＲＨである。プレッシャークッカー試験後のサンプルに５０Ｖの直流電圧を６０秒間印加した後の漏れ電流を測定し、ＬｏｇＩＲ≧１０を示したサンプルを○（良）、ＬｏｇＩＲ＜１０を示したサンプルを×（不良）と評価した。なお、絶縁抵抗を測定する内部導体で挟まれたセラミック層の厚みは、表２に示すように、内部導体がない場合に焼成後の厚みで１１．０μｍである。
「表層電極の断線」は、テスターを用いて、評価用の多層セラミック基板の表側の表層電極の両端の導通の有無を確認することによって評価したもので、導通している場合を○（良）、導通していない場合を×（不良）と評価した。
「抗折強度」は、３点曲げ法によって、評価用の多層セラミック基板の抗折強度を測定した。別途、表層部のみからなる試料、及び、内層部のみからなる試料を作製し、３点曲げ法によって、各試料の抗折強度を測定した。以上により、表層部、内層部及び基板（焼結体全体）の各々について抗折強度を測定した。基板の抗折強度が内層部の抗折強度と同じであるか、内層部の抗折強度よりも高い場合を○（良）、基板の抗折強度が内層部の抗折強度よりも低い場合を×（不良）と評価した。
「デラミネーション」は、２００倍の金属顕微鏡を用いた観察によって、評価用の多層セラミック基板の断面にて層間剥離があるかを評価した。各１００個の試料について、デラミネーションが認められなかった場合を○（良）、１個でもデラミネーションが確認された場合を×（不良）と評価した。
Figure 0006455633
表２及び表３に示すように、第１層及び第２層を構成する材料が金属酸化物であるＣｕＯを含み、かつ、ガラス及びアルミナの合計重量に対するＣｕＯの含有量が１重量％以上１０重量％以下である実施例１〜１６では、表層電極の断線が生じていない。実施例１〜１６の結果から、ガラスの組成比、アルミナ又は金属酸化物の含有量を変更しても、表層電極の断線を抑制することができる効果が得られることが分かる。
特に、実施例１、２、４〜９及び１２〜１６では、内層部の絶縁性が確保できており、基板の抗折強度が内層部の抗折強度よりも高く、デラミネーションも発生していない。
第１層中のＣｕＯの含有量が第２層中のＣｕＯの含有量よりも少ない実施例３では、表層電極の断線は生じていないものの、内層部の絶縁性が低下している。
第１層及び第２層の熱膨張係数の差α２−α１が０．１である実施例１０では、表層電極の断線は生じていないものの、基板の抗折強度が内層部の抗折強度よりも低くなっている。
第１層及び第２層の熱膨張係数の差α２−α１が１．８である実施例１１では、表層電極の断線は生じていないものの、デラミネーションが発生している。
これに対し、第１層及び第２層を構成する材料が金属酸化物であるＣｕＯ及びＡｇ２Ｏを含まない比較例１では、表層電極の断線が生じ、内層部の絶縁性も低下している。また、第１層を構成する材料が金属酸化物であるＣｕＯを含むものの、第２層を構成する材料が金属酸化物を含まない比較例２では、ガラス化が充分に促進されていないため、表層電極の断線が生じ、内層部の絶縁性も低下している。さらに、第１層中のＣｕＯの含有量が１１重量％である比較例３では、表層電極の断線が生じている。
また、第１層及び第２層を構成する材料が金属酸化物であるＡｇ２Ｏを含み、かつ、ガラス及びアルミナの合計重量に対するＡｇ２Ｏの含有量が１重量％以上１０重量％以下である実施例１７〜２０では、表層電極の断線が生じていない。実施例１７〜２０の結果から、金属酸化物としてＡｇ２Ｏを使用した場合も、ＣｕＯを使用した場合と同様に、表層電極の断線を抑制することができる効果が得られることが分かる。
特に、実施例１７、１８及び２０では、内層部の絶縁性が確保できており、基板の抗折強度が内層部の抗折強度よりも高く、デラミネーションも発生していない。
第２層中のＡｇ２Ｏの含有量が４重量％である実施例１９では、内層部の絶縁性が低下している。
これに対し、第１層を構成する材料が金属酸化物であるＡｇ２Ｏを含むものの、第２層を構成する材料が金属酸化物を含まない比較例４では、ガラス化が充分に促進されていないため、表層電極の断線が生じ、内層部の絶縁性も低下している。また、第１層中のＡｇ２Ｏの含有量が１１重量％である比較例５では、表層電極の断線が生じている。
Ａ 電子装置
１，２ 多層セラミック基板
１０ 内層部
２０，３０ 表層部
２１，３１ 第１層
２２，３２ 第２層
４１，４２ 表層電極
４３，４３ａ，４３ｂ 内部導体
４４，４４ａ，４４ｂ ビアホール導体
１００ 複合積層体
１１０ 内層用セラミックグリーンシート
１２０，１３０ 表層用セラミックグリーンシート
１５１，１５２ 拘束用セラミックグリーンシート

Claims (9)

  1. 表面に位置する表層部と前記表層部より内側に位置する内層部とからなる積層構造を有し、前記表層部の表面に表層電極が設けられた多層セラミック基板であって、
    前記表層部は、前記内層部に隣接する第１層を含み、前記内層部は、前記第１層に隣接する第２層を含み、
    前記第１層の熱膨張係数は、前記第２層の熱膨張係数より小さく、
    前記第１層及び前記第２層を構成する材料は、いずれも、４０重量％以上６５重量％以下のＭＯ（ただし、ＭＯは、ＣａＯ、ＭｇＯ、ＳｒＯ及びＢａＯからなる群より選択される少なくとも１種）を含むガラスと、アルミナと、ＣｕＯ及びＡｇ２Ｏからなる群から選択される少なくとも１種の金属酸化物とを含み、
    前記ガラス及び前記アルミナの合計重量に対する前記アルミナの含有量が３５重量％以上６０重量％以下であり、
    前記ガラス及び前記アルミナの合計重量に対する前記金属酸化物の含有量が１重量％以上１０重量％以下であり、
    前記第１層中の前記金属酸化物の前記含有量は、前記第２層中の前記金属酸化物の前記含有量よりも多いことを特徴とする多層セラミック基板。
  2. 前記第１層の熱膨張係数をα１［ｐｐｍＫ−１］とし、前記第２層の熱膨張係数をα２［ｐｐｍＫ−１］としたとき、０．３≦α２−α１≦１．５である請求項１に記載の多層セラミック基板。
  3. ０．４≦α２−α１≦１．４である請求項２に記載の多層セラミック基板。
  4. ０．５≦α２−α１≦１．３である請求項３に記載の多層セラミック基板。
  5. 前記第１層の熱膨張係数α１［ｐｐｍＫ−１］が、５．０≦α１≦８．０である請求項１〜４のいずれか１項に記載の多層セラミック基板。
  6. 前記第１層の熱膨張係数α１が、５．３≦α１≦７．７である請求項５に記載の多層セラミック基板。
  7. 前記第２層の熱膨張係数α２［ｐｐｍＫ−１］が、５．５≦α２≦８．５である請求項１〜６のいずれか１項に記載の多層セラミック基板。
  8. 前記第２層の熱膨張係数α２が、５．７≦α２≦８．０である請求項７に記載の多層セラミック基板。
  9. 請求項１〜８のいずれか１項に記載の多層セラミック基板を備えることを特徴とする電子装置。
JP2018518187A 2016-05-17 2017-04-25 多層セラミック基板及び電子装置 Active JP6455633B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016098996 2016-05-17
JP2016098996 2016-05-17
PCT/JP2017/016330 WO2017199710A1 (ja) 2016-05-17 2017-04-25 多層セラミック基板及び電子装置

Publications (2)

Publication Number Publication Date
JP6455633B2 true JP6455633B2 (ja) 2019-01-23
JPWO2017199710A1 JPWO2017199710A1 (ja) 2019-03-28

Family

ID=60325779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018518187A Active JP6455633B2 (ja) 2016-05-17 2017-04-25 多層セラミック基板及び電子装置

Country Status (4)

Country Link
US (1) US10457608B2 (ja)
JP (1) JP6455633B2 (ja)
CN (1) CN109156083B (ja)
WO (1) WO2017199710A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003201170A (ja) * 2001-10-22 2003-07-15 Murata Mfg Co Ltd 多層回路基板用ガラスセラミック材料および多層回路基板
JP2007073728A (ja) * 2005-09-07 2007-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子部品
JP2011126767A (ja) * 2009-11-18 2011-06-30 Ngk Insulators Ltd セラミックス焼結体、その製造方法及びセラミックス構造体

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181443A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板およびその製造方法
US5955938A (en) * 1995-03-09 1999-09-21 Sumitomo Metal (Smi) Electronics Devices, Inc. RuO2 resistor paste, substrate and overcoat system
JP3528037B2 (ja) * 1998-12-24 2004-05-17 株式会社村田製作所 ガラスセラミック基板の製造方法
US6642167B1 (en) * 1999-11-09 2003-11-04 Murata Manufacturing Co., Ltd. Dielectric ceramic composition, monolithic ceramic substrate, ceramic electronic component, and monolithic ceramic electronic component
JP4748435B2 (ja) * 2001-08-21 2011-08-17 日本電気硝子株式会社 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
JP4557003B2 (ja) * 2005-07-01 2010-10-06 株式会社村田製作所 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
TWI311451B (en) * 2005-11-30 2009-06-21 Murata Manufacturing Co Ceramic substrate, electronic device, and manufacturing method of ceramic substrate
KR101073873B1 (ko) * 2006-06-02 2011-10-14 가부시키가이샤 무라타 세이사쿠쇼 다층 세라믹 기판과 그 제조 방법, 및 전자 부품
CN101423392B (zh) * 2008-10-08 2013-04-03 东莞华科电子有限公司 低温共烧微波介电陶瓷材料及其制备方法
JP5222688B2 (ja) * 2008-10-22 2013-06-26 日立オートモティブシステムズ株式会社 温度計測センサー及びその製造方法
JP5316545B2 (ja) * 2008-11-19 2013-10-16 株式会社村田製作所 ガラスセラミック組成物およびガラスセラミック基板
JP5481854B2 (ja) * 2008-12-16 2014-04-23 Ｔｄｋ株式会社 電子部品
WO2010084813A1 (ja) * 2009-01-20 2010-07-29 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
WO2010122822A1 (ja) * 2009-04-21 2010-10-28 株式会社村田製作所 多層セラミック基板の製造方法
JP2012167008A (ja) 2012-04-06 2012-09-06 Kyocera Corp ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
JP6214930B2 (ja) * 2013-05-31 2017-10-18 スナップトラック・インコーポレーテッド 多層配線基板
JP6402829B2 (ja) * 2015-06-29 2018-10-10 株式会社村田製作所 多層セラミック基板および多層セラミック基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003201170A (ja) * 2001-10-22 2003-07-15 Murata Mfg Co Ltd 多層回路基板用ガラスセラミック材料および多層回路基板
JP2007073728A (ja) * 2005-09-07 2007-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子部品
JP2011126767A (ja) * 2009-11-18 2011-06-30 Ngk Insulators Ltd セラミックス焼結体、その製造方法及びセラミックス構造体

Also Published As

Publication number Publication date
CN109156083A (zh) 2019-01-04
US10457608B2 (en) 2019-10-29
CN109156083B (zh) 2021-04-02
WO2017199710A1 (ja) 2017-11-23
JPWO2017199710A1 (ja) 2019-03-28
US20190071365A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
US8501299B2 (en) Conductive paste, multilayer ceramic substrate and its production method
WO2016121745A1 (ja) コンデンサおよびモジュール
JP6079899B2 (ja) 積層セラミック電子部品
CN107637185B (zh) 多层陶瓷基板以及多层陶瓷基板的制造方法
US20110036622A1 (en) Laminated ceramic electronic component and method for manufacturing the same
WO2017122381A1 (ja) 積層体及び電子部品
JP7309666B2 (ja) 多層セラミック基板及び電子装置
US10638603B2 (en) Multilayer ceramic substrate
JP5229323B2 (ja) 積層コイル部品およびその製造方法
JP6493560B2 (ja) 多層セラミック基板及び電子部品
JP6455633B2 (ja) 多層セラミック基板及び電子装置
JP4688460B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP5110420B2 (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法
JP3879276B2 (ja) セラミック多層基板の製造方法
JP2007284297A (ja) グリーンシート、これを用いた多層基板およびその製造方法
JP5533120B2 (ja) 多層セラミック基板の製造方法
JP5209563B2 (ja) 多層セラミック基板の製造方法
JP2005191129A (ja) セラミック多層複合基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181022

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181022

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181203

R150 Certificate of patent or registration of utility model

Ref document number: 6455633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150