[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007073728A - 多層セラミック基板およびその製造方法ならびに電子部品 - Google Patents

多層セラミック基板およびその製造方法ならびに電子部品 Download PDF

Info

Publication number
JP2007073728A
JP2007073728A JP2005258949A JP2005258949A JP2007073728A JP 2007073728 A JP2007073728 A JP 2007073728A JP 2005258949 A JP2005258949 A JP 2005258949A JP 2005258949 A JP2005258949 A JP 2005258949A JP 2007073728 A JP2007073728 A JP 2007073728A
Authority
JP
Japan
Prior art keywords
inner layer
green sheet
surface layer
ceramic green
layer portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005258949A
Other languages
English (en)
Other versions
JP4876493B2 (ja
Inventor
Sadaaki Sakamoto
禎章 坂本
Akira Shiratori
晃 白鳥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005258949A priority Critical patent/JP4876493B2/ja
Publication of JP2007073728A publication Critical patent/JP2007073728A/ja
Application granted granted Critical
Publication of JP4876493B2 publication Critical patent/JP4876493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 抗折強度の高い多層セラミック基板を提供する。
【解決手段】 内層部3と表層部4,5とからなる積層構造を有し、内層部3と表層部4,5との各々は、少なくとも1つのセラミック層6〜8をもって構成されている、多層セラミック基板1において、表層部4,5の熱膨張係数をα1[ppmK−1]とし,内層部3の熱膨張係数をα2[ppmK−1]としたとき、0.3≦α2−α1≦1.5であり、かつ、内層部3には、針状結晶が析出している。
【選択図】 図1

Description

この発明は、多層セラミック基板およびその製造方法ならびに多層セラミック基板を備える電子部品に関するもので、特に、多層セラミック基板の強度を向上させるための改良に関するものである。
この発明にとって興味ある多層セラミック基板が、たとえば特開平6−29664号公報(特許文献1)に記載されている。特許文献1には、ガラスと残部が結晶質とからなる低温焼成多層セラミック基板であって、その最外層の熱膨張率を内層の熱膨張率より小さくし、かつ表裏の最外層の厚みの合計を内層の厚みより小さくしたものが開示されている。このような構成を採用することにより、焼成後の冷却過程において、表裏の最外層に圧縮応力が生じるため、多層セラミック基板の抗折強度が向上するとともに、表裏の応力差による反りを抑制することができるとされている。
しかしながら、上述した特許文献1に記載の多層セラミック基板には、抗折強度の向上に関して、さらなる改善の余地がある。すなわち、特許文献1に記載の多層セラミック基板にあっては、最外層すなわち表層部と内層部との界面部分において応力が最も大きい部分がもたらされ、界面部分から離れるほど応力が小さくなる。その結果、界面部分に応力が集中し、これが破壊の起点となって、多層セラミック基板が破壊されやすい。
特開平6−29664号公報
そこで、この発明の目的は、上述したような問題を解決し、強度がより高められた多層セラミック基板を提供しようとすることである。
この発明の他の目的は、上述した多層セラミック基板を製造するための好ましい方法を提供しようとすることである。
この発明のさらに他の目的は、上述した多層セラミック基板を備える電子部品を提供しようとすることである。
この発明は、内層部ならびに内層部を積層方向に挟むように位置する第1および第2の表層部とからなる積層構造を有し、内層部ならびに第1および第2の表層部の各々は、少なくとも1つのセラミック層をもって構成されている、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、表層部の熱膨張係数をα1[ppmK−1]とし、内層部の熱膨張係数をα2[ppmK−1]としたとき、0.3≦α2−α1≦1.5であり、かつ内層部には、針状結晶が析出していることを特徴としている。
この発明に係る多層セラミック基板において、各表層部の厚みは5〜60μmであることが好ましい。
また、内層部の厚みは50μm以上であることが好ましい。
また、針状結晶は、ウォラストナイト、シリマナイト、ルチルおよびムライトの少なくとも1種であることが好ましい。
また、内層部はホウケイ酸ガラスを含むことが好ましい。
また、この発明に係る多層セラミック基板の抗折強度は、表層部および内層部のそれぞれの抗折強度より高いことが好ましい。
この発明は、また、上述のような多層セラミック基板を製造する方法にも向けられる。
この発明に係る多層セラミック基板の製造方法では、まず、表層用セラミックグリーンシート、内層用セラミックグリーンシート、ならびに、表層用セラミックグリーンシートおよび内層用セラミックグリーンシートが焼結する温度では焼結しない無機材料を含む、拘束用セラミックグリーンシートがそれぞれ用意される。
次いで、少なくとも1つの内層用セラミックグリーンシートを積層方向に挟むように、それぞれ、少なくとも1つの表層用セラミックグリーンシートを配置し、さらに、その外側に少なくとも1つの拘束用セラミックグリーンシートを配置することによって、複合積層体を作製する工程が実施される。
次に、複合積層体は、表層用セラミックグリーンシートおよび内層用セラミックグリーンシートが焼結するが、拘束用セラミックグリーンシートが焼結しない温度で焼成される。これによって、焼成後の複合積層体において、表層用セラミックグリーンシートに由来する表層部の熱膨張係数をα1とし、内層用セラミックグリーンシートに由来する内層部の熱膨張係数をα2としたとき、0.3≦α2−α1≦1.5であり、かつ、内層部には針状結晶が析出している。
次いで、焼成後の複合積層体に備える、拘束用セラミックグリーンシートに由来する部分が複合積層体から除去される。
この発明は、さらに、前述したような多層セラミック基板を備える電子部品にも向けられる。
この発明に係る多層セラミック基板は、前述したように、表層部の熱膨張係数をα1とし、内層部の熱膨張係数をα2としたとき、0.3≦α2−α1≦1.5であるという第1の特徴を有している。この第1の特徴は、簡単に言えば、特許文献1の場合と同様、表層部の熱膨張係数α1が内層部の熱膨張係数α2より小さいことを意味している。したがって、焼成後の冷却過程で表層部に圧縮応力が発生し、その結果、多層セラミック基板の抗折強度を向上させることができるとともに、表裏の応力差による反りを抑制することができる。
この発明においては、表層部の熱膨張係数α1と内層部の熱膨張係数α2との差、すなわちα2−α1が、0.3≦α2−α1≦1.5となるようにされる。ここで、熱膨張係数の差α2−α1が0.3未満では、多層セラミック基板の強度が表層部のみの強度とほぼ同じとなり、高強度化の効果があまり奏されなくなる。他方、熱膨張係数の差α2−α1が1.5を超えると、表層部と内層部との界面での応力が大きくなりすぎ、その結果、界面部分での剥がれが発生しやすくなる。
この発明に係る多層セラミック基板は、内層部に針状結晶が析出していることを第2の特徴としている。この発明に係る多層セラミック基板において、表層部と内層部との界面部分との内層部側では引っ張り応力が働き、機械的強度の点で不利な状態がもたらされるが、内層部が針状結晶を含む構造であると、上記引っ張り応力は界面部分から内層部のより内部へと効率的に伝達されるため、応力が分散される。その結果、内層部での最大引っ張り応力が緩和され、破壊する確率が下がり、多層セラミック基板の強度を高めることができる。なお、界面部分の表層部側で発生している圧縮応力については、多層セラミック基板の表面にまで届きやすいため、表層部では針状結晶の存在は特に必要とされるものではない。
この発明において、各表層部の厚みが5〜60μmであると、高強度化の効果をより確実に得ることができる。多層セラミック基板の破壊の起点となる亀裂は、主に表層部で発生するため、多層セラミック基板の強度は表層部での亀裂の発生確率に依存する。この確率は、圧縮応力が無い場合に比べ、圧縮応力が有る場合の方がより低くなる。内層部に働いている応力は、表層部と内層部との界面部分で最も大きく、界面部分から離れるほど、応力緩和が起こるため、より小さくなる。このため、表層部の厚みが60μmを越えると、表層部には有効な大きさの圧縮応力が働かなくなる結果、高強度化の効果があまり期待できなくなる。他方、表層部の厚みが5μm未満では、応力緩和作用を働かせることが困難となり、界面部分での応力による表層部の単位体積あたりのエネルギーが大きくなりすぎ、その結果、表層部は逆に破壊されやすいものになってしまうことがある。
この発明に係る多層セラミック基板において、内層部の厚みが50μm以上であれば、界面部分で発生している応力をより広く分散できることになり、多層セラミック基板が破壊する確率をより低下させることができる。この点において、内層部の厚みは100μm以上であることがより好ましい。なお、上述した応力分散効果の点からは、内層部の厚みについての上限はない。しかしながら、内層部の厚みの上限は、800μm程度とすることが好ましい。内層部の厚みが800μmを越えると、焼成工程での脱脂が困難となることがあるためである。
内層部がホウケイ酸ガラスを含んでいると、焼成することにより針状結晶を析出しやすくすることができる。
この発明において、多層セラミック基板の抗折強度が、表層部および内層部のそれぞれの抗折強度より高くされると、たとえば、表層部において、強度が比較的低いが、その他の特性の点で優れた材料を用いることができるようになり、材料の選択範囲を広くすることができる。
この発明に係る多層セラミック基板の製造方法によれば、焼成時において、拘束用セラミックグリーンシートを両主面上に配置した複合積層体を焼成するようにしているので、表層用セラミックグリーンシートおよび内層用セラミックグリーンシートの焼成時における各主面方向での収縮を抑制することができる。そのため、多層セラミック基板の不所望な変形を抑制し、寸法精度を高めることができるばかりでなく、焼成時において、表層部と内層部との間で剥がれを生じにくくすることができる。
図1は、この発明の一実施形態による多層セラミック基板1を備える電子部品2を示す正面図であり、多層セラミック基板1については断面図で示している。
多層セラミック基板1は、内層部3ならびに内層部3を積層方向に挟むように位置する第1および第2の表層部4および5とからなる積層構造を有している。内層部3は、少なくとも1つの内層部セラミック層6をもって構成され、第1および第2の表層部4および5は、それぞれ、少なくとも1つの表層部セラミック層7および8をもって構成されている。
多層セラミック基板1は、配線導体を備えている。配線導体は、たとえばコンデンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接続のような接続配線を行なったりするためのもので、典型的には、図示したように、いくつかの導体膜9〜11ならびにいくつかのビアホール導体12をもって構成される。
導体膜9は、多層セラミック基板1の内部に形成される。導体膜10および11は、それぞれ、多層セラミック基板1の一方主面上および他方主面上に形成される。ビアホール導体12は、導体膜9〜11のいずれかと電気的に接続されかつセラミック層6〜8のいずれか特定のものを厚み方向に貫通するように設けられる。
多層セラミック基板1の一方主面上には、外部導体膜10に電気的に接続された状態で、チップ部品13および14が搭載される。これによって、多層セラミック基板1を備える電子部品2が構成される。多層セラミック基板1の他方主面上に形成された外部導体膜11は、当該電子部品2を図示しないマザーボード上に実装する際の電気的接続手段として用いられる。
このような電子部品2に備える多層セラミック基板1において、この実施形態では、表層部4および5の熱膨張係数をα1[ppmK−1]とし、内層部3の熱膨張係数をα2[ppmK−1]としたとき、0.3≦α2−α1≦1.5であり、かつ、内層部3には、針状結晶が析出していることを特徴としている。上記のような特徴的構成によれば、前述したように、多層セラミック基板1の強度を高めることができる。
内層部3を構成する内層部セラミック層6ならびに表層部4および5を構成する表層部セラミック層7および8の各材料として、セラミックとガラスとの混合物を用いるようにすれば、セラミックとガラスとの比率、あるいはセラミックの種類および/またはガラスの種類を変えることによって、表層部4および5の熱膨張係数α1ならびに内層部3の熱膨張係数α2をそれぞれ調整することができ、これら熱膨張係数の差、すなわちα2−α1を所望の値とすることが容易である。
内層部3に析出している針状結晶としては、たとえばウォラストナイト、シリマナイト、ルチル、ムライトなどがある。このような針状結晶をより容易に析出させるためには、内層部3すなわち内層部セラミック層6はホウケイ酸ガラスを含むことが好ましい。
また、内層部3における針状結晶の析出量は、ガラス量の60重量%以下であって、ガラス量とセラミック量との合計の5重量%以上であることが好ましい。針状結晶の析出量が、ガラス量の60重量%を超えると、ガラス中のB成分比率が高まり、ガラスの耐湿性が低下するため好ましくない。また、針状結晶の析出量が、ガラス量とセラミック量との合計の5重量%未満であると、多層セラミック基板1の強度を十分に高めることができず、好ましくない。
表層部4および5の各々の厚みは、5〜60μmであることが好ましい。これによって、前述したように、多層セラミック基板1の高強度化の効果をより確実に得ることができる。
また、内層部3の厚みは、50μm以上であることが好ましい。これによって、前述したように、内層部3の、表層部4および5の各々との界面部分で発生している応力をより広く分散できるようになり、多層セラミック基板1が破壊する確率をより低下させることができる。
また、この多層セラミック基板1の抗折強度は、表層部4および5ならびに内層部3のそれぞれ抗折強度より高いことが好ましい。これによって、前述したように、表層部4および5において、強度が比較的低いが、その他の特性の点で優れた材料を用いることができるようになり、材料の選択範囲を広くすることができる。
上述のような多層セラミック基板1は、好ましくは、次のようにして製造される。
図2は、多層セラミック基板1の製造の途中で作製される複合積層体21を示す断面図である。複合積層体21は、多層セラミック基板1における内層部セラミック層6となるべき内層用セラミックグリーンシート22と、表層部セラミック層7および8とそれぞれなるべき表層用セラミックグリーンシート23および24とを備えるとともに、拘束用セラミックグリーンシート25および26を備えている。また、内層用セラミックグリーンシート22ならびに表層用セラミックグリーンシート23および24に関連して、多層セラミック基板1に備える配線導体としての導体膜9〜11ならびにビアホール導体12が設けられている。
このような複合積層体21を作製するため、内層用セラミックグリーンシート22、表層用セラミックグリーンシート23および24ならびに拘束用セラミックグリーンシート25および26がそれぞれ用意される。表層用セラミックグリーンシート23および24の焼結体の熱膨張係数をα1とし、内層セラミックグリーンシート22の焼結体の熱膨張係数をα2としたとき、0.3≦α2−α1≦1.5となり、かつ、内層セラミックグリーンシート22の焼結体に針状結晶が析出するように、これらグリーンシート22〜24の各組成が選ばれる。また、拘束用セラミックグリーンシート25および26は、表層用セラミックグリーンシート23および24ならびに内層用セラミックグリーンシート22が焼結する温度では焼結しない無機材料を含む組成とされる。
次に、少なくとも1つの内層用セラミックグリーンシート22を積層方向に挟むように、それぞれ、表層用セラミックグリーンシート23および24を配置し、さらに、その外側に拘束用セラミックグリーンシート25および26をそれぞれ配置することによって、図2に示すような複合積層体21が作製される。
次に、複合積層体21は、表層用セラミックグリーンシート23および24ならびに内層用セラミックグリーンシート22が焼結するが、拘束用セラミックグリーンシート25および26が焼結しない温度で焼成される。その結果、表層用セラミックグリーンシート23および24に由来する表層部4および5(図1参照)の熱膨張係数をα1とし、内層セラミックグリーンシート22に由来する内層部3(図1参照)の熱膨張係数をα2としたとき、0.3≦α2−α1≦1.5となり、かつ、内層部3には、針状結晶が析出した状態となる。
次に、焼成後の複合積層体21において、拘束用セラミックグリーンシート25および26に由来する部分が除去される。これによって、多層セラミック基板1が得られる。
なお、多層セラミック基板1を製造するにあたり、上述のような拘束用セラミックグリーンシート25および26を用いるのではなく、これら拘束用セラミックグリーンシートが無い状態の積層体を焼成するようにしてもよい。
次に、この発明による効果を確認するために実施した実験例について説明する。
まず、表1に示すような種々の組成を有するホウケイ酸ガラス粉末を用意した。
Figure 2007073728
次に、表2に示す各試料が得られるように、表層用セラミックグリーンシートおよび内層用セラミックグリーンシートをそれぞれ作製した。
表層用セラミックグリーンシートについては、そこに含まれるセラミック粉末の組成および重量部ならびにガラス粉末の組成および重量部が、表2の「表層用シート組成/重量部」における「セラミック」および「ガラス」の各欄にそれぞれ示されている。内層用セラミックグリーンシートについては、そこに含まれるセラミック粉末の組成および重量部ならびにガラス粉末の組成および重量部が、表2の「内層用シート組成/重量部」における「セラミック」および「ガラス」の各欄にそれぞれ示されている。なお、上記「ガラス」の欄に示された「G1」〜「G9」の記号は、表1の「ガラス記号」に対応するものである。
Figure 2007073728
表2に示した各試料を得るため、上述のようなセラミック粉末とガラス粉末と有機溶剤とを混合し、さらに、10重量部のブチラール系バインダと1重量部の可塑剤とを加えて、所定の条件にて湿式混合して、スラリーを得た。次いで、得られたスラリーをドクターブレード法により6〜200μmの範囲の種々の厚みのシート状に成形し、表層用セラミックグリーンシートおよび内層用セラミックグリーンシートをそれぞれ得た。
他方、100重量部のアルミナ粉末と有機溶剤とを混合し、さらに、10重量部のブチラール系バインダと1重量部の可塑剤と球状セルロースとを加えて、所定の条件にて湿式混合してスラリーを得た。次いで、得られたスラリーをドクターブレード法により厚み50μmのシート状に成形し、拘束用セラミックグリーンシートを得た。
次に、上記の表層用グリーンシート、内層用グリーンシートおよび拘束用グリーンシートの各々を100mm角の大きさにカットした後、拘束用セラミックグリーンシート1枚、表層用セラミックグリーンシート1枚、内層用セラミックグリーンシート5枚、表層用セラミックグリーンシート1枚、拘束用セラミックグリーンシート1枚の順で積層して複合積層体を作製し、これをプレス機にてプレスした後、870℃の温度で10分間保持する条件で焼成した。次いで、焼成後の複合積層体の表面に粉状に付着している拘束用セラミックグリーンシートに由来する未焼結部分を、超音波洗浄機を用いて除去し、評価用の積層焼結体を得た。
なお、上記の積層工程では、表2に示した「表層部厚み」および「内層部厚み」が焼成後においてそれぞれ得られるように、用いる表層用セラミックグリーンシートおよび内層用セラミックグリーンシートの各厚みを調整した。
Figure 2007073728
上記の評価用の積層焼結体について、表3に示すように、「熱膨張係数」、「析出結晶」、「抗折強度」および「デラミネーション有無」の各項目について評価した。
「熱膨張係数」は、「表層部(α1)」および「内層部(α2)」の各々について測定した。表3には、さらに、「α2−α1」についても示されている。
「析出結晶」の欄に示した「A」〜「F」は、以下の表4に示した「結晶記号」に対応している。
Figure 2007073728
「抗折強度」は、3点曲げ法によって測定したもので、「表層部」、「内層部」および「基板」(積層焼結体全体)の各々について測定した結果が示されている。
「デラミネーション有無」は、評価用の積層焼結体断面を顕微鏡観察することによって評価したもので、各々100個の試料についてデラミネーションの有無を評価し、デラミネーションがたとえ1個の試料において認められた場合であっても、デラミネーションが「有」と評価した。
なお、前の表2に示した「表層部厚み」および「内層部厚み」は、評価用の積層焼結体の断面上での厚みを実測することによって求めたものである。
表3を参照して、「熱膨張係数」における「α2−α1」の数値に関して、試料1および2は、0.3未満となっている。その結果、表層部に圧縮応力がほとんど働かず、「基板」の「抗折強度」が「表層部」の「抗折強度」と同等となり、また、「基板」の「抗折強度」が他の試料に比べて相対的に低くなっている。
他方、試料8では、「α2−α1」が1.5を超えている。その結果、デラミネーションが発生し、また、「基板」の抗折強度の測定が不可能となっている。
また、表3において、試料23は、「析出結晶」が「E」(エンスタタイト)であり、試料24は、「析出結晶」が「F」(ウレマイト)であり、いずれも、析出結晶が針状結晶ではない。そのため、引っ張り応力を内層部で十分に分散させることができない。また、試料25では、結晶が析出しなかったため、この場合も、引っ張り応力を内層部で十分に分散させることができない。これらのことから、試料23〜25では、応力を十分に緩和することができず、「抗折強度」に関して、「基板」は、「表層部」および「内層部」のいずれか高い方の値を超えるような値を示すことはない。
これらに対して、0.3≦α2−α1≦1.5の条件を満足し、かつ「析出結晶」が「A」(ウォラストナイト)、「B」(シリマナイト)、「C」(ルチル)または「D」(ムライト)のような針状結晶である、試料3〜7および9〜22によれば、高い抗折強度が得られ、また、デラミネーションが発生していない。
上述した試料3〜7および9〜22の間で比較すると、試料15については、表2に示すように、「表層部厚み」が5〜60μmの範囲を外れ、5μm未満の3μmである。そのため、表層部と内層部との界面部分で大きく働く応力を表層部で十分に緩和することができず、その結果、「抗折強度」に関して、「基板」は「内層部」よりわずかに高い値を示すにとどまっている。
他方、試料21については、表2に示すように「表層部厚み」が5〜60μmの範囲を外れ、60μmを超える65μmである。そのため、表層部には有効な大きさの圧縮応力が十分に働かなくなり、「抗折強度」に関して、「基板」は、「内層部」よりわずかに高い値を示すにとどまっている。
また、試料16では、表2に示すように、「内層部厚み」が50μm未満の40μmである。そのため、表層部と内層部との界面部分で発生している応力をそれほど分散できず、「抗折強度」に関して、「基板」は、「内層部」よりわずかに高い値を示すにとどまっている。
この発明の一実施形態による多層セラミック基板1を備える電子部品2を示す正面図であり、多層セラミック基板1について断面図で示している。 図1に示した多層セラミック基板1の製造の途中で作製される複合積層体21を示す断面図である。
符号の説明
1 多層セラミック基板
2 電子部品
3 内層部
4 表層部
6 内層部セラミック層
7,8 表層部セラミック層
21 複合積層体
22 内層用セラミックグリーンシート
23,24 表層用セラミックグリーンシート
25,26 拘束用セラミックグリーンシート

Claims (8)

  1. 内層部ならびに前記内層部を積層方向に挟むように位置する第1および第2の表層部とからなる積層構造を有し、前記内層部ならびに前記第1および第2の表層部の各々は、少なくとも1つのセラミック層をもって構成されている、多層セラミック基板であって、
    前記表層部の熱膨張係数をα1[ppmK−1]とし、前記内層部の熱膨張係数をα2[ppmK−1]としたとき、0.3≦α2−α1≦1.5であり、かつ、前記内層部には、針状結晶が析出している、多層セラミック基板。
  2. 各前記表層部の厚みが5〜60μmである、請求項1に記載の多層セラミック基板。
  3. 前記内層部の厚みが50μm以上である、請求項1または2に記載の多層セラミック基板。
  4. 前記針状結晶が、ウォラストナイト、シリマナイト、ルチルおよびムライトの少なくとも1種である、請求項1ないし3のいずれかに記載の多層セラミック基板。
  5. 前記内層部はホウケイ酸ガラスを含む、請求項1ないし4のいずれかに記載の多層セラミック基板。
  6. 当該多層セラミック基板の抗折強度は、前記表層部および前記内層部のそれぞれの抗折強度より高い、請求項1ないし5のいずれかに記載の多層セラミック基板。
  7. 表層用セラミックグリーンシートを用意する工程と、
    内層用セラミックグリーンシートを用意する工程と、
    前記表層用セラミックグリーンシートおよび前記内層用セラミックグリーンシートが焼結する温度では焼結しない無機材料を含む、拘束用セラミックグリーンシートを用意する工程と、
    少なくとも1つの前記内層用セラミックグリーンシートを積層方向に挟むように、それぞれ、少なくとも1つの前記表層用セラミックグリーンシートを配置し、さらに、その外側に少なくとも1つの前記拘束用セラミックグリーンシートを配置することによって、複合積層体を作製する工程と、
    前記複合積層体を、前記表層用セラミックグリーンシートおよび前記内層用セラミックグリーンシートが焼結するが、前記拘束用セラミックグリーンシートが焼結しない温度で焼成し、それによって、前記表層用セラミックグリーンシートに由来する表層部の熱膨張係数をα1とし、前記内層用セラミックグリーンシートに由来する内層部の熱膨張係数をα2としたとき、0.3≦α2−α1≦1.5であり、かつ、前記内層部には、針状結晶が析出している、焼成後の前記複合積層体を得る工程と、
    次いで、焼成後の前記複合積層体に備える、前記拘束用セラミックグリーンシートに由来する部分を前記複合積層体から除去する工程と
    を備える、多層セラミック基板の製造方法。
  8. 請求項1ないし6のいずれかに記載の多層セラミック基板を備える、電子部品。
JP2005258949A 2005-09-07 2005-09-07 多層セラミック基板および電子部品 Expired - Fee Related JP4876493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005258949A JP4876493B2 (ja) 2005-09-07 2005-09-07 多層セラミック基板および電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005258949A JP4876493B2 (ja) 2005-09-07 2005-09-07 多層セラミック基板および電子部品

Publications (2)

Publication Number Publication Date
JP2007073728A true JP2007073728A (ja) 2007-03-22
JP4876493B2 JP4876493B2 (ja) 2012-02-15

Family

ID=37934925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005258949A Expired - Fee Related JP4876493B2 (ja) 2005-09-07 2005-09-07 多層セラミック基板および電子部品

Country Status (1)

Country Link
JP (1) JP4876493B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008114724A1 (ja) 2007-03-20 2008-09-25 Ntt Docomo, Inc. 基地局装置、移動局及び無線通信システム並びに通信制御方法
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
JP2008305944A (ja) * 2007-06-07 2008-12-18 Denso Corp セラミック積層配線基板
WO2009139272A1 (ja) * 2008-05-15 2009-11-19 株式会社村田製作所 多層セラミック基板およびその製造方法
EP2200409A1 (en) 2008-12-16 2010-06-23 TDK Corporation Electronic part
JPWO2008126486A1 (ja) * 2007-04-09 2010-07-22 株式会社村田製作所 セラミック基板およびその製造方法
US7883765B2 (en) 2006-06-02 2011-02-08 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for producing same, and electronic component
WO2017094335A1 (ja) * 2015-11-30 2017-06-08 株式会社村田製作所 多層セラミック基板及び電子部品
WO2017199710A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層セラミック基板及び電子装置
WO2018105333A1 (ja) * 2016-12-08 2018-06-14 株式会社村田製作所 多層セラミック基板及び電子装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261634A (ja) * 1990-03-13 1991-11-21 Fujitsu Ltd ガラスセラミック基板
JPH04364945A (ja) * 1991-06-12 1992-12-17 Inax Corp 高強度多結晶焼結セラミックス積層体
JPH0629664A (ja) * 1992-07-10 1994-02-04 Nippon Cement Co Ltd 多層セラミックス配線基板
JPH10251056A (ja) * 1997-03-12 1998-09-22 Nec Corp 低温焼成ガラスセラミックス基板とその製造方法
JPH11163530A (ja) * 1997-11-25 1999-06-18 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JPH11233674A (ja) * 1998-02-13 1999-08-27 Sumitomo Metal Electronics Devices Inc セラミックス基板の製造方法
JP2000036665A (ja) * 1998-07-21 2000-02-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2002198647A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 低温焼成セラミック配線基板の製造方法
JP2003332741A (ja) * 2002-05-14 2003-11-21 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP2005183482A (ja) * 2003-12-16 2005-07-07 Kyocera Corp 多層基板及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261634A (ja) * 1990-03-13 1991-11-21 Fujitsu Ltd ガラスセラミック基板
JPH04364945A (ja) * 1991-06-12 1992-12-17 Inax Corp 高強度多結晶焼結セラミックス積層体
JPH0629664A (ja) * 1992-07-10 1994-02-04 Nippon Cement Co Ltd 多層セラミックス配線基板
JPH10251056A (ja) * 1997-03-12 1998-09-22 Nec Corp 低温焼成ガラスセラミックス基板とその製造方法
JPH11163530A (ja) * 1997-11-25 1999-06-18 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JPH11233674A (ja) * 1998-02-13 1999-08-27 Sumitomo Metal Electronics Devices Inc セラミックス基板の製造方法
JP2000036665A (ja) * 1998-07-21 2000-02-02 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2002198647A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 低温焼成セラミック配線基板の製造方法
JP2003332741A (ja) * 2002-05-14 2003-11-21 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP2005183482A (ja) * 2003-12-16 2005-07-07 Kyocera Corp 多層基板及びその製造方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7883765B2 (en) 2006-06-02 2011-02-08 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for producing same, and electronic component
WO2008114724A1 (ja) 2007-03-20 2008-09-25 Ntt Docomo, Inc. 基地局装置、移動局及び無線通信システム並びに通信制御方法
JPWO2008126486A1 (ja) * 2007-04-09 2010-07-22 株式会社村田製作所 セラミック基板およびその製造方法
WO2008132913A1 (ja) * 2007-04-20 2008-11-06 Murata Manufacturing Co., Ltd. 多層セラミック基板およびその製造方法ならびに電子部品
US7998560B2 (en) 2007-04-20 2011-08-16 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate, method for producing same, and electronic component
JP2008305944A (ja) * 2007-06-07 2008-12-18 Denso Corp セラミック積層配線基板
WO2009139272A1 (ja) * 2008-05-15 2009-11-19 株式会社村田製作所 多層セラミック基板およびその製造方法
JP5182367B2 (ja) * 2008-05-15 2013-04-17 株式会社村田製作所 多層セラミック基板およびその製造方法
US8993105B2 (en) 2008-05-15 2015-03-31 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and method for producing the same
CN104589738A (zh) * 2008-05-15 2015-05-06 株式会社村田制作所 多层陶瓷基板及其制造方法
EP2200409A1 (en) 2008-12-16 2010-06-23 TDK Corporation Electronic part
US10308546B2 (en) 2015-11-30 2019-06-04 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and electronic component
WO2017094335A1 (ja) * 2015-11-30 2017-06-08 株式会社村田製作所 多層セラミック基板及び電子部品
JPWO2017094335A1 (ja) * 2015-11-30 2018-08-30 株式会社村田製作所 多層セラミック基板及び電子部品
CN108293302A (zh) * 2015-11-30 2018-07-17 株式会社村田制作所 多层陶瓷基板及电子部件
CN109156083A (zh) * 2016-05-17 2019-01-04 株式会社村田制作所 多层陶瓷基板及电子装置
JPWO2017199710A1 (ja) * 2016-05-17 2019-03-28 株式会社村田製作所 多層セラミック基板及び電子装置
WO2017199710A1 (ja) * 2016-05-17 2017-11-23 株式会社村田製作所 多層セラミック基板及び電子装置
US10457608B2 (en) 2016-05-17 2019-10-29 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and electronic device
CN109156083B (zh) * 2016-05-17 2021-04-02 株式会社村田制作所 多层陶瓷基板及电子装置
WO2018105333A1 (ja) * 2016-12-08 2018-06-14 株式会社村田製作所 多層セラミック基板及び電子装置
JPWO2018105333A1 (ja) * 2016-12-08 2019-10-24 株式会社村田製作所 多層セラミック基板及び電子装置
JP2020174210A (ja) * 2016-12-08 2020-10-22 株式会社村田製作所 多層セラミック基板及び電子装置
US11011441B2 (en) 2016-12-08 2021-05-18 Murata Manufacturing Co., Ltd. Multilayer ceramic substrate and electronic device
JP7309666B2 (ja) 2016-12-08 2023-07-18 株式会社村田製作所 多層セラミック基板及び電子装置

Also Published As

Publication number Publication date
JP4876493B2 (ja) 2012-02-15

Similar Documents

Publication Publication Date Title
JP4957723B2 (ja) 多層セラミック基板およびその製造方法ならびに電子部品
JP5104761B2 (ja) セラミック基板およびその製造方法
TWI436387B (zh) Laminated ceramic electronic parts and manufacturing method thereof
JP5012899B2 (ja) 多層セラミック基板およびその製造方法
JP5182367B2 (ja) 多層セラミック基板およびその製造方法
CN107637185B (zh) 多层陶瓷基板以及多层陶瓷基板的制造方法
JP2010045209A (ja) 積層セラミック電子部品の製造方法
JP4876493B2 (ja) 多層セラミック基板および電子部品
JP2011135036A (ja) 積層セラミックキャパシタ及びその製造方法
JP2008053525A (ja) 多層セラミック基板およびその製造方法
JP5071559B2 (ja) 積層型セラミック電子部品およびその製造方法
JP7309666B2 (ja) 多層セラミック基板及び電子装置
JP6301629B2 (ja) 積層型電子部品
JP2014232850A (ja) 積層型電子部品
JPH11354370A (ja) 積層セラミック電子部品
JP6493560B2 (ja) 多層セラミック基板及び電子部品
JP6321346B2 (ja) 積層型電子部品
JP4120270B2 (ja) セラミック多層基板の製造方法
JP5110420B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP6455633B2 (ja) 多層セラミック基板及び電子装置
WO2003000619A1 (fr) Composant ceramique et procede de fabrication associe
WO2011122408A1 (ja) 多層セラミック基板およびその製造方法
JP2004288739A (ja) 多層回路基板の製造方法
JP5533120B2 (ja) 多層セラミック基板の製造方法
JP2006196674A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4876493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees