JP6454936B2 - 電力変換装置、およびそれを用いたパワーコンディショナ - Google Patents

Description

本発明は、一般に電力変換装置、およびそれを用いたパワーコンディショナに関し、より詳細には直流電源からの電力を変換する電力変換装置、およびそれを用いたパワーコンディショナに関する。

近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な回路が提案され、提供されている。たとえば特許文献１，２には、直流電圧源から複数の電圧レベルに変換した交流出力を生成する電力変換装置（特許文献１では「マルチレベル電力変換装置」、特許文献２では「コンバータ回路」）が開示されている。

特許文献１の記載によれば、電力変換装置は、５レベルの電圧を出力する５レベルインバータであって、２個の直流キャパシタと、２個のフライングキャパシタと、１０個のスイッチング素子とを備えている。この電力変換装置は、２個の直流キャパシタの直列回路に直流電圧Ｅが印加された状態で、各直流キャパシタの電圧がＥ／２となり、各フライングキャパシタの電圧がＥ／４となるように各スイッチング素子を制御することで、５レベルの電圧を出力する。

特開２０１４−６４４３１号公報（段落〔０００２〕〜〔０００６〕、図１６，１７） 特許第４３６９４２５号公報

ところで、上述した特許文献１，２に記載の電力変換装置では、上述したように５レベルの電圧を出力する定常動作を行う際、各スイッチング素子は電圧Ｅ／４をスイッチングするためＥ／４に対応した耐圧が要求される。しかし、フライングキャパシタが充電されていない状態では、各スイッチング素子に定常動作時に比べて大きな電圧が印加される可能性があるため、各スイッチング素子の耐圧を定常動作時に必要な耐圧よりも大きく設定する必要がある。つまり、電力変換装置のスイッチング素子としては比較的高耐圧のスイッチング素子を用いる必要がある。

本発明は上記事由に鑑みて為されており、スイッチング素子の耐圧を下げることができる電力変換装置、およびそれを用いたパワーコンディショナを提供することを目的とする。

本発明の電力変換装置は、直流電源の高電位側となる第１入力点と基準電位点との間に電気的に接続された第１変換回路と、前記直流電源の低電位側となる第２入力点と前記基準電位点との間に電気的に接続された第２変換回路と、前記第１変換回路および前記第２変換回路への印加電圧の大きさを調整する電圧調整回路とを備え、前記第１変換回路は、前記第１入力点と前記基準電位点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１〜４のスイッチング素子と、前記第２のスイッチング素子および前記第３のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有し、前記第２のスイッチング素子と前記第３のスイッチング素子との接続点を第１出力点として、当該第１出力点と前記基準電位点との間に発生する電圧の大きさをゼロ、第１レベル、第２レベルの３段階で切り替え、前記第２変換回路は、前記基準電位点と前記第２入力点との間において、前記基準電位点側から第５のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、第８のスイッチング素子の順で、電気的に直列に接続された第５〜８のスイッチング素子と、前記第６のスイッチング素子および前記第７のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有し、前記第６のスイッチング素子と前記第７のスイッチング素子との接続点を第２出力点として、前記基準電位点と当該第２出力点との間に発生する電圧の大きさをゼロ、第３レベル、第４レベルの３段階で切り替え、前記電圧調整回路は、前記直流電源より電力の供給が開始してから前記第１キャパシタおよび前記第２キャパシタが規定電圧に充電されるまでの始動期間において、前記印加電圧の大きさを時間経過に伴って徐々に大きくするように構成されており、前記第１出力点と前記第２出力点との間に電気的に接続され、フルブリッジ接続された第１〜４のスイッチを有し、前記第１出力点と前記第２出力点との間に生じる電圧を交流電圧に変換して出力する第３変換回路と、前記第１出力点および前記第２出力点の少なくとも一方と前記第３変換回路との間に電気的に接続されたインダクタとをさらに備え、前記第３変換回路は、前記始動期間には、前記第１〜４のスイッチのうち少なくとも２つのスイッチがオンして前記第１出力点と前記第２出力点との間に前記インダクタを含む電流経路を形成するように構成されていることを特徴とする。

本発明のパワーコンディショナは、上記の電力変換装置と、前記第１出力点および前記第２出力点と系統電源との間に電気的に接続される解列器とを備え、前記解列器は、前記始動期間には開放されることによって前記第１出力点および前記第２出力点を前記系統電源から切り離すように構成されていることを特徴とする。

本発明は、スイッチング素子の耐圧を下げることができる、という利点がある。

実施形態１に係るパワーコンディショナの構成を示す回路図である。 実施形態１に係る電力変換装置の動作の説明図である。 実施形態１に係る電力変換装置の動作の説明図である。 実施形態１に係る電力変換装置の動作の説明図である。 実施形態１に係る電力変換装置の動作の説明図である。 実施形態１に係る電圧調整回路の回路図である。 比較例に係る電力変換装置の構成を示す回路図である。 実施形態１に係る第１変換回路の回路図である。 比較例に係る電力変換装置の動作の説明図である。 実施形態１に係る電力変換装置の動作の説明図である。 実施形態２に係る電圧調整回路の回路図である。

（実施形態１）
本実施形態に係る電力変換装置１０は、図１に示すように、第１変換回路１と、第２変換回路２と、電圧調整回路３とを備えている。

第１変換回路１は、直流電源４の高電位側となる第１入力点１０１と基準電位点１００との間に電気的に接続されている。第２変換回路２は、直流電源４の低電位側となる第２入力点１０２と基準電位点１００との間に電気的に接続されている。電圧調整回路３は、第１変換回路１および第２変換回路２への印加電圧の大きさを調整するように構成されている。

第１変換回路１は、第１〜４のスイッチング素子Ｑ１〜Ｑ４と、第１キャパシタＣ１とを有している。第１〜４のスイッチング素子Ｑ１〜Ｑ４は、第１入力点１０１と基準電位点１００との間において、電気的に直列に接続されている。第１〜４のスイッチング素子Ｑ１〜Ｑ４は、第１入力点１０１側から第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、第４のスイッチング素子Ｑ４の順で、直列に接続されている。

第１キャパシタＣ１は、第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３の直列回路と、電気的に並列に接続されている。

第１変換回路１は、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３との接続点を第１出力点１０３として、第１出力点１０３と基準電位点１００との間に発生する電圧の大きさをゼロ、第１レベル、第２レベルの３段階で切り替える。

第２変換回路２は、第５〜８のスイッチング素子Ｑ５〜Ｑ８と、第２キャパシタＣ２とを有している。第５〜８のスイッチング素子Ｑ５〜Ｑ８は、基準電位点１００と第２入力点１０２との間において、電気的に直列に接続されている。第５〜８のスイッチング素子Ｑ５〜Ｑ８は、基準電位点１００側から第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６、第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８の順で、直列に接続されている。

第２キャパシタＣ２は、第６のスイッチング素子Ｑ６および第７のスイッチング素子Ｑ７の直列回路と、電気的に並列に接続されている。

第２変換回路２は、第６のスイッチング素子Ｑ６と第７のスイッチング素子Ｑ７との接続点を第２出力点１０４として、基準電位点１００と第２出力点１０４との間に発生する電圧の大きさをゼロ、第３レベル、第４レベルの３段階で切り替える。

電圧調整回路３は、直流電源４より電力の供給が開始してから第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでの始動期間Ｔ１（図１０参照）において、前記印加電圧の大きさを時間経過に伴って徐々に大きくするように構成されている。

すなわち、本実施形態に係る電力変換装置１０は、電圧調整回路３を備えることにより、直流電源４の投入直後の始動期間Ｔ１において、第１変換回路１および第２変換回路２への印加電圧が徐々に大きくなる。つまり、第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでは、第１変換回路１および第２変換回路２への印加電圧が低く抑えられることになるので、第１〜８の各スイッチング素子Ｑ１〜Ｑ８に印加される電圧は低く抑えられる。そのため、この電力変換装置１０によれば、スイッチング素子（Ｑ１〜Ｑ８）の耐圧を下げることができる、という利点がある。

なお、第１〜８の各スイッチング素子Ｑ１〜Ｑ８に印加される電圧が低く抑えられる理由については、後に、図１０を参照して詳しく説明する。

また、本実施形態に係るパワーコンディショナ２０は、図１に示すように、上記の電力変換装置１０と、解列器７とを備えている。解列器７は、第１出力点１０３および第２出力点１０４と、系統電源８との間に電気的に接続されている。解列器７は、始動期間Ｔ１には開放されることによって第１出力点１０３および第２出力点１０４を系統電源８から切り離すように構成されている。

このパワーコンディショナ２０によれば、解列器７を開放（解列）することにより、第１変換回路１および第２変換回路２と系統電源８との間を電気的に切り離すことができる。したがって、パワーコンディショナ２０は、始動期間Ｔ１には解列器７を開放することで、系統電源８から第１〜８の各スイッチング素子Ｑ１〜Ｑ８に電圧が掛かることはなく、第１〜８の各スイッチング素子Ｑ１〜Ｑ８に印加される電圧を低く抑えられる。

以下、本実施形態に係る電力変換装置１０、およびそれを用いたパワーコンディショナ２０について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

本実施形態では、パワーコンディショナ２０が、直流電源４としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナである場合を例示するが、パワーコンディショナ２０の用途を限定する趣旨ではない。パワーコンディショナ２０は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源４に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。さらに、電力変換装置１０についても、その用途をパワーコンディショナ２０に限定する趣旨ではなく、電力変換装置１０は、パワーコンディショナ２０以外に用いられてもよい。

＜電力変換装置の構成＞
本実施形態の電力変換装置１０は、図１に示すように、太陽光発電装置からなる直流電源４に接続箱（図示せず）を介して電気的に接続される。本実施形態では、電力変換装置１０は、第１変換回路１、第２変換回路２、電圧調整回路３に加えて、第３キャパシタＣ３、第４キャパシタＣ４、第３変換回路５、インダクタ６１，６２、および制御部９を備えている。

第１変換回路１の第１出力点１０３と第２変換回路２の第２出力点１０４は、インダクタ６１，６２および第３変換回路５と、パワーコンディショナ２０の一部である解列器７とを介して、系統電源（商用電力系統）８に電気的に接続される。具体的には、パワーコンディショナ２０の出力（第３変換回路５の出力）は、解列器７を介して、分電盤（図示せず）に設けられた連系ブレーカ（図示せず）に電気的に接続されることにより、系統電源８に接続される。

パワーコンディショナ２０は、定常時、解列器７を閉じた状態で系統連系運転を行い、直流電源４から入力される直流電力を交流電力に変換して出力する。なお、詳しい説明は省略するが、パワーコンディショナ２０は、系統電源８の停電等の異常時には、解列器７を開放し、系統電源８から解列された状態で交流電力を出力する自立運転を行うように構成されている。

ここで、解列器７は、第３変換回路５の一方の出力端（第３出力点１０５）と系統電源８との間に電気的に接続された第１接点部７１と、他方の出力端（第４出力点１０６）と系統電源８との間に電気的に接続された第２接点部７２とを有している。ただし、解列器７は、第３出力点１０５および第４出力点１０６の少なくとも一方と系統電源８との間に電気的に接続されていればよく、第１接点部７１および第２接点部７２のいずれかは省略されていてもよい。

次に、電力変換装置１０の各部の構成について詳しく説明する。

電圧調整回路３は、直流電源４と、第１変換回路１および第２変換回路２との間に電気的に接続されている。これにより、第１変換回路１および第２変換回路２には、直流電源４から出力される直流電圧が、電圧調整回路３を介して印加電圧として印加されることになる。電圧調整回路３の一対の出力端の各々は、第１入力点１０１、第２入力点１０２となる。

電圧調整回路３は、第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでの始動期間Ｔ１（図１０参照）において、第１入力点１０１および第２入力点１０２間への印加電圧の大きさを時間経過に伴って徐々に大きくする。電圧調整回路３の具体的な構成については後述する。

第３キャパシタＣ３および第４キャパシタＣ４は、第１入力点１０１と第２入力点１０２との間に電気的に直列に接続されている。つまり、電圧調整回路３の一対の出力端間には、第３キャパシタＣ３および第４キャパシタＣ４の直列回路が接続されている。第３キャパシタＣ３の回路定数（キャパシタンス）と第４キャパシタＣ４の回路定数（キャパシタンス）とは同値である。

電圧調整回路３の出力電圧は、第３キャパシタＣ３と第４キャパシタＣ４とで分圧されることになる。そのため、電圧調整回路３が直流電源４からの入力電圧をそのまま出力している場合には、第３キャパシタＣ３と第４キャパシタＣ４との各々の両端電圧は、それぞれ直流電源４の出力電圧Ｅ〔Ｖ〕を用いてＥ／２〔Ｖ〕で表されることになる。

ここで、第３キャパシタＣ３と第４キャパシタＣ４との接続点は基準電位点１００である。基準電位点１００は回路グランドであって、基準電位点１００の電位は０〔Ｖ〕であると仮定する。そうすると、第３キャパシタＣ３と第４キャパシタＣ４との各々の両端電圧がＥ／２〔Ｖ〕である場合、第１入力点１０１の電位はＥ／２〔Ｖ〕となり、第２入力点１０２の電位は−Ｅ／２〔Ｖ〕となる。

第１変換回路１は、上述したように第１入力点１０１と基準電位点１００との間に直列に接続された第１〜４のスイッチング素子Ｑ１〜Ｑ４と、第１キャパシタＣ１とを有している。言い換えれば、第１〜４のスイッチング素子Ｑ１〜Ｑ４の直列回路は、第１入力点１０１と基準電位点１００との間において第３キャパシタＣ３と並列に接続されている。第１〜４の各スイッチング素子Ｑ１〜Ｑ４は、ここでは一例としてデプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられている。

第１のスイッチング素子Ｑ１のドレインは第１入力点１０１に電気的に接続されている。第２のスイッチング素子Ｑ２のドレインは第１のスイッチング素子Ｑ１のソースに電気的に接続されている。第３のスイッチング素子Ｑ３のドレインは第２のスイッチング素子Ｑ２のソースに電気的に接続されている。第４のスイッチング素子Ｑ４のドレインは第３のスイッチング素子Ｑ３のソースに電気的に接続されている。さらに第４のスイッチング素子Ｑ４のソースは、基準電位点１００に電気的に接続されている。第２のスイッチング素子Ｑ２のソース（第３のスイッチング素子Ｑ３のドレイン）は第１出力点１０３となる。

第１キャパシタＣ１は、一端が第２のスイッチング素子Ｑ２のドレインに電気的に接続され、他端が第３のスイッチング素子Ｑ３のソースに電気的に接続されている。言い換えれば、第１キャパシタＣ１は、一端が第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続され、他端が第４のスイッチング素子Ｑ４を介して基準電位点１００に電気的に接続されている。

第２変換回路２は、上述したように基準電位点１００と第２入力点１０２との間に直列に接続された第５〜８のスイッチング素子Ｑ５〜Ｑ８と、第２キャパシタＣ２とを有している。ここで、第２変換回路２は、基本的には第１変換回路１と同様の構成であって、第５〜８のスイッチング素子Ｑ５〜Ｑ８が第１〜４のスイッチング素子Ｑ１〜Ｑ４に相当し、第２キャパシタＣ２が第１キャパシタＣ１に相当する。

すなわち、第５〜８のスイッチング素子Ｑ５〜Ｑ８の直列回路は、基準電位点１００と第２入力点１０２との間において第４キャパシタＣ４と並列に接続されている。第５〜８の各スイッチング素子Ｑ５〜Ｑ８は、第１〜４の各スイッチング素子Ｑ１〜Ｑ４と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。

第５のスイッチング素子Ｑ５のドレインは基準電位点１００に電気的に接続されている。第６のスイッチング素子Ｑ６のドレインは第５のスイッチング素子Ｑ５のソースに電気的に接続されている。第７のスイッチング素子Ｑ７のドレインは第６のスイッチング素子Ｑ６のソースに電気的に接続されている。第８のスイッチング素子Ｑ８のドレインは第７のスイッチング素子Ｑ７のソースに電気的に接続されている。さらに第８のスイッチング素子Ｑ８のソースは、第２入力点１０２に電気的に接続されている。第６のスイッチング素子Ｑ６のソース（第７のスイッチング素子Ｑ７のドレイン）は第２出力点１０４となる。

第２キャパシタＣ２は、一端が第６のスイッチング素子Ｑ６のドレインに電気的に接続され、他端が第７のスイッチング素子Ｑ７のソースに電気的に接続されている。言い換えれば、第２キャパシタＣ２は、一端が第５のスイッチング素子Ｑ５を介して基準電位点１００に電気的に接続され、他端が第８のスイッチング素子Ｑ８を介して第２入力点１０２に電気的に接続されている。第２キャパシタＣ２の回路定数（キャパシタンス）と第１キャパシタＣ１の回路定数（キャパシタンス）とは同値である。

また、図１において、第１〜８のスイッチング素子Ｑ１〜Ｑ８の各々には第１〜８のダイオードＤ１〜Ｄ８がそれぞれ逆並列に接続されている。これら第１〜８のダイオードＤ１〜Ｄ８は、それぞれ第１〜８の各スイッチング素子Ｑ１〜Ｑ８の寄生ダイオードである。つまり、第１のスイッチング素子Ｑ１の寄生ダイオードは第１のダイオードＤ１を構成し、同様に、第２，３…の各スイッチング素子Ｑ２，Ｑ３…の寄生ダイオードはそれぞれ第２，３…のダイオードＤ２，３…を構成する。たとえば第１のダイオードＤ１は、第１のスイッチング素子Ｑ１のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

第３変換回路５は、第１出力点１０３と第２出力点１０４との間に電気的に接続され、フルブリッジ接続された第１〜４のスイッチＱ１１〜Ｑ１４を有している。この第３変換回路５は、第１出力点１０３と第２出力点１０４との間に生じる電圧を、交流電圧に変換して出力するように構成されている。

具体的に説明すると、第１出力点１０３と第２出力点１０４との間には、第１のスイッチＱ１１および第２のスイッチＱ１２の直列回路と、第３のスイッチＱ１３および第４のスイッチＱ１４の直列回路とが並列に接続されている。第３変換回路５は、第１のスイッチＱ１１と第２のスイッチＱ１２との接続点を第３出力点１０５、第３のスイッチＱ１３と第４のスイッチＱ１４との接続点を第４出力点１０６とする。これら第３出力点１０５および第４出力点１０６は、第３変換回路５の出力端となる。第１〜４の各スイッチＱ１１〜Ｑ１４は、第１〜８の各スイッチング素子Ｑ１〜Ｑ８と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。

また、図１において、第１〜４のスイッチＱ１１〜Ｑ１４の各々には第９〜１２のダイオードＤ１１〜Ｄ１４がそれぞれ逆並列に接続されている。これら第９〜１２のダイオードＤ１１〜Ｄ１４は、それぞれ第１〜４の各スイッチＱ１１〜Ｑ１４の寄生ダイオードである。つまり、第１のスイッチＱ１１の寄生ダイオードは第９のダイオードＤ１１を構成し、同様に、第２，３，４の各スイッチング素子Ｑ１２，Ｑ１３，Ｑ１４の寄生ダイオードはそれぞれ第１０，１１，１２のダイオードＤ１２，１３，１４を構成する。

さらに、第１〜８の各スイッチング素子Ｑ１〜Ｑ８、並びに第１〜４の各スイッチＱ１１〜Ｑ１４のゲートは、制御部９に電気的に接続されている。制御部９は、第１〜４のスイッチング素子Ｑ１〜Ｑ４のオン／オフを個別に切り替え可能であって、これにより第１変換回路１を制御する。また、制御部９は、第５〜８のスイッチング素子Ｑ５〜Ｑ８のオン／オフを個別に切り替え可能であって、これにより第２変換回路２を制御する。制御部９は、第１〜４のスイッチＱ１１〜Ｑ１４のオン／オフを個別に切り替え可能であって、これにより第３変換回路５を制御する。

なお、制御部９は、第１変換回路１、第２変換回路２、第３変換回路５とのそれぞれについて個別に設けられていてもよい。

インダクタ６１，６２は一対設けられている。一方のインダクタ６１は、第１出力点１０３と第３変換回路５との間に電気的に接続されている。他方のインダクタ６２は、第２出力点１０４と第３変換回路５との間に電気的に接続されている。ただし、インダクタ６１，６２は、第１出力点１０３および第２出力点１０４の少なくとも一方と第３変換回路５との間に電気的に接続されていればよく、インダクタ６１，６２のいずれかは省略されていてもよい。

＜電力変換装置の基本動作＞
上述した構成の電力変換装置１０の基本動作について、図２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂ，５Ａ，５Ｂを参照して簡単に説明する。なお、図中の太線矢印は、電流経路を表している。

ここでいう電力変換装置１０の基本動作とは、始動期間Ｔ１の経過後、つまり第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電された後の電力変換装置１０の動作である。第１キャパシタＣ１についての規定電圧は第３キャパシタＣ３の両端電圧の半分（１／２）であり、第２キャパシタＣ２についての規定電圧は第４キャパシタＣ４の両端電圧の半分（１／２）である。

以下では、電力変換装置１０の基本動作時において、電圧調整回路３が直流電源４の出力電圧Ｅ〔Ｖ〕をそのまま出力すると仮定する。そのため、第３キャパシタＣ３と第４キャパシタＣ４との各々の両端電圧はそれぞれＥ／２〔Ｖ〕となり、第１入力点１０１の電位はＥ／２〔Ｖ〕であり、第２入力点１０２の電位は−Ｅ／２〔Ｖ〕である。また、規定電圧に充電された第１キャパシタＣ１と第２キャパシタＣ２との各々の両端電圧はそれぞれＥ／４〔Ｖ〕となる。なお、第３出力点１０５および第４出力点１０６は解列器７を介して系統電源８に電気的に接続されているため、第３出力点１０５と第４出力点１０６との電位差は系統電源８の出力電圧に等しくなる。

電力変換装置１０は、第１変換回路１、第２変換回路２、第３変換回路５を第１〜８の計８つのモードに切り替えることにより、第１入力点１０１と第２入力点１０２との間に印加される直流電圧（Ｅ〔Ｖ〕）を交流電圧に変換して第３変換回路５から出力する。なお、以下の説明では、第１〜８のスイッチング素子Ｑ１〜Ｑ８および第１〜４のスイッチＱ１１〜Ｑ１４に関し、それぞれオン／オフの状態について言及していない場合には「オフ」の状態にあることとする。

まず、図２Ａに示す第１のモードでは、第１変換回路１の第１，２のスイッチング素子Ｑ１，Ｑ２と、第２変換回路２の第７，８のスイッチング素子Ｑ７，Ｑ８と、第３変換回路５の第１，４のスイッチＱ１１，Ｑ１４とがそれぞれオンの状態にある。この状態では、図２Ａに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、インダクタ６１、第１のスイッチＱ１１を介して第３出力点１０５に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第７のスイッチング素子Ｑ７、インダクタ６２、第４のスイッチＱ１４を介して第４出力点１０６に電気的に接続される。

したがって、第１出力点１０３は第１入力点１０１と同電位（Ｅ／２〔Ｖ〕）になり、第２出力点１０４は第２入力点１０２と同電位（−Ｅ／２〔Ｖ〕）になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタ６１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタ６２の両端電圧を加えた電位となる。

次に、図２Ｂに示す第２のモードでは、第１変換回路１の第１，３のスイッチング素子Ｑ１，Ｑ３と、第２変換回路２の第６，８のスイッチング素子Ｑ６，Ｑ８と、第３変換回路５の第１，４のスイッチＱ１１，Ｑ１４とがそれぞれオンの状態にある。この状態では、図２Ｂに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第１キャパシタＣ１、第３のスイッチング素子Ｑ３、インダクタ６１、第１のスイッチＱ１１を介して第３出力点１０５に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第２キャパシタＣ２、第６のスイッチング素子Ｑ６、インダクタ６２、第４のスイッチＱ１４を介して第４出力点１０６に電気的に接続される。

したがって、第２のモードにおいて、第１出力点１０３の電位は、第１入力点１０１の電位（Ｅ／２〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまりＥ／４（＝Ｅ／２−Ｅ／４）〔Ｖ〕となる。また、第２のモードにおいて、第２出力点１０４の電位は、第２入力点１０２の電位（−Ｅ／２〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまり−Ｅ／４（＝−Ｅ／２＋Ｅ／４）〔Ｖ〕となる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタ６１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタ６２の両端電圧を加えた電位となる。

次に、図３Ａに示す第３のモードでは、第１変換回路１の第２，４のスイッチング素子Ｑ２，Ｑ４と、第２変換回路２の第５，７のスイッチング素子Ｑ５，Ｑ７と、第３変換回路５の第１，４のスイッチＱ１１，Ｑ１４とがそれぞれオンの状態にある。この状態では、図３Ａに示すように、基準電位点１００は、第４のスイッチング素子Ｑ４、第１キャパシタＣ１、第２のスイッチング素子Ｑ２、インダクタ６１、第１のスイッチＱ１１を介して第３出力点１０５に電気的に接続される。また、基準電位点１００は、第５のスイッチング素子Ｑ５、第２キャパシタＣ２、第７のスイッチング素子Ｑ７、インダクタ６２、第４のスイッチＱ１４を介して第４出力点１０６に電気的に接続される。

したがって、第３のモードにおいて、第１出力点１０３の電位は、基準電位点１００の電位（０〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。また、第３のモードにおいて、第２出力点１０４の電位は、基準電位点１００の電位（０〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり−Ｅ／４（＝０−Ｅ／４）〔Ｖ〕となる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタ６１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタ６２の両端電圧を加えた電位となる。

次に、図３Ｂに示す第４のモードでは、第１変換回路１の第３，４のスイッチング素子Ｑ３，Ｑ４と、第２変換回路２の第５，６のスイッチング素子Ｑ５，Ｑ６と、第３変換回路５の第１，４のスイッチＱ１１，Ｑ１４とがそれぞれオンの状態にある。この状態では、図３Ｂに示すように、基準電位点１００は、第４のスイッチング素子Ｑ４、第３のスイッチング素子Ｑ３、インダクタ６１、第１のスイッチＱ１１を介して第３出力点１０５に電気的に接続される。また、基準電位点１００は、第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６、インダクタ６２、第４のスイッチＱ１４を介して第４出力点１０６に電気的に接続される。

したがって、第１出力点１０３は基準電位点１００と同電位（０〔Ｖ〕）になり、第２出力点１０４も基準電位点１００と同電位（０〔Ｖ〕）になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタ６１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタ６２の両端電圧を加えた電位となる。

要するに、電力変換装置１０は、上記第１〜４のモードを切り替えることにより、第１出力点１０３の電位、第２出力点１０４の電位を複数段階に変化させる。このとき、第１変換回路１、第２変換回路２の各々に着目すれば、第１変換回路１、第２変換回路２はそれぞれ出力電圧を３段階で切り替えている。

つまり、第１変換回路１は、第１出力点１０３と基準電位点１００との間に発生する電圧（以下、「第１出力電圧」という）の大きさを、ゼロ、第１レベル、第２レベルの３段階で切り替えている。さらに詳しく説明すると、第１のモードでは第１出力点１０３の電位はＥ／２〔Ｖ〕であるから、第１出力電圧の大きさは第２レベルとしてのＥ／２〔Ｖ〕となる。第２のモードおよび第３のモードではいずれも第１出力点１０３の電位はＥ／４〔Ｖ〕であるから、第１出力電圧の大きさは第１レベルとしてのＥ／４〔Ｖ〕となる。第４のモードでは第１出力点１０３の電位は０〔Ｖ〕であるから、第１出力電圧の大きさはゼロ（０）〔Ｖ〕となる。

このように、第１変換回路１は、第１キャパシタＣ１をフライングキャパシタとして用い、第１〜４のスイッチング素子Ｑ１〜Ｑ４のオン／オフを切り替えることにより、ゼロ、第１レベル、第２レベルの３段階の第１出力電圧を出力する。言い換えれば、第１変換回路１は、第１入力点１０１と基準電位点１００との間に印加される直流電圧を、ゼロ（０〔Ｖ〕）、第１レベル（Ｅ／４〔Ｖ〕）、第２レベル（Ｅ／２〔Ｖ〕）のいずれかの第１出力電圧に変換して出力する。なお、第１キャパシタＣ１は、第２のモードで充電され、第３のモードで放電されるが、比較的高い周波数で第１〜４のモードを切り替えれば、基準動作時における第１キャパシタＣ１の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。

第２変換回路２は、第２出力点１０４と基準電位点１００との間に発生する電圧（以下、「第２出力電圧」という）の大きさを、ゼロ、第３レベル、第４レベルの３段階で切り替えている。さらに詳しく説明すると、第１のモードでは第２出力点１０４の電位は−Ｅ／２〔Ｖ〕であるから、第１出力電圧の大きさは第４レベルとしての−Ｅ／２〔Ｖ〕となる。第２のモードおよび第３のモードではいずれも第２出力点１０４の電位は−Ｅ／４〔Ｖ〕であるから、第２出力電圧の大きさは第３レベルとしての−Ｅ／４〔Ｖ〕となる。第４のモードでは第２出力点１０４の電位は０〔Ｖ〕であるから、第２出力電圧の大きさはゼロ（０）〔Ｖ〕となる。

このように、第２変換回路２は、第２キャパシタＣ２をフライングキャパシタとして用い、第５〜８のスイッチング素子Ｑ５〜Ｑ８のオン／オフを切り替えることにより、ゼロ、第３レベル、第４レベルの３段階の第２出力電圧を出力する。言い換えれば、第２変換回路２は、第２入力点１０２と基準電位点１００との間に印加される直流電圧を、ゼロ（０〔Ｖ〕）、第３レベル（−Ｅ／４〔Ｖ〕）、第４レベル（−Ｅ／２〔Ｖ〕）のいずれかの第２出力電圧に変換して出力する。なお、第２キャパシタＣ２は、第２のモードで充電され、第３のモードで放電されるが、比較的高い周波数で第１〜４のモードを切り替えれば、基準動作時における第２キャパシタＣ２の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。

さらに、上記第１〜４のモードにおいては、第３変換回路５は、常に第１，４のスイッチＱ１１，Ｑ１４がオンの状態にあり、第２，３のスイッチＱ１２，Ｑ１３がオフの状態にある。したがって、第１変換回路１の第１出力点１０３は、インダクタ６１および第１のスイッチＱ１１を介して、第３出力点１０５に電気的に接続されている。第２変換回路２の第２出力点１０４は、インダクタ６２および第４のスイッチＱ１４を介して、第４出力点１０６に電気的に接続されている。

そのため、上記第１〜４のモードにおいては、電力変換装置１０は、第３出力点１０５を高電位側、第４出力点１０６を低電位側とする電圧を出力することになる。このとき、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に出力する電圧を、Ｅ〔Ｖ〕（第１のモード）、Ｅ／２〔Ｖ〕（第２，３のモード）、０〔Ｖ〕（第４のモード）の３段階で切り替えることになる。このときの電力変換装置１０の出力は、電力変換装置１０から出力される交流電圧、つまり第３出力点１０５と第４出力点１０６との電位差に相当する電圧（以下、「第３出力電圧」という）の波形（正弦波）における正極性側の半波に相当する。

ここにおいて、制御部９は、ＰＷＭ（Pulse Width Modulation）信号により、第１〜８のスイッチング素子Ｑ１〜Ｑ８のオン／オフを切り替え、上記第１〜４のモードを実現する。

さらに詳しくは、制御部９は、第４のモード、第３のモード、第２のモードを順に切り替える動作を繰り返す（第４のモード→第３のモード→第２のモード→第４のモード→第３のモード→第２のモード→第４のモード→…）。ここで、制御部９は、第３のモードと第２のモードとで時間長さを揃えることで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。このとき、第３出力電圧は０〔Ｖ〕〜Ｅ／２〔Ｖ〕の範囲で変動する。

また、制御部９は、第２のモード、第３のモード、第１のモードを順に切り替える動作を繰り返す（第２のモード→第３のモード→第１のモード→第２のモード→第３のモード→第１のモード→第２のモード→…）。ここで、制御部９は、第３のモードと第２のモードとで時間長さを揃えることで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。このとき、第３出力電圧はＥ／２〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する。

制御部９は、ＰＷＭ信号のオンデューティを変化させながら上述した第１〜４のモードの切り替えを行うことで、正弦波の半波（正極側）に近似した第３出力電圧を生じさせる。

一方、第５〜８のモードにおいては、電力変換装置１０は、第３出力電圧の波形（正弦波）における負極性側の半波に相当する動作となり、第３出力点１０５を低電位側、第４出力点１０６を高電位側とする第３出力電圧を出力する。つまり、第５〜８のモードにおいては、第３変換回路５は、常に第２，３のスイッチＱ１２，Ｑ１３がオンの状態にあり、第１，４のスイッチＱ１１，Ｑ１４がオフの状態にある。

また、第１変換回路１および第２変換回路２の動作については、第５〜８のモードがそれぞれ上記第１〜４のモードのいずれかと同じになる。

すなわち、図４Ａに示す第５のモードでは、上記第４のモードと同様に、第１変換回路１の第３，４のスイッチング素子Ｑ３，Ｑ４と、第２変換回路２の第５，６のスイッチング素子Ｑ５，Ｑ６とがそれぞれオンの状態にある。この状態では、図４Ａに示すように、基準電位点１００は、第４のスイッチング素子Ｑ４、第３のスイッチング素子Ｑ３、インダクタ６１、第３のスイッチＱ１３を介して第４出力点１０６に電気的に接続される。また、基準電位点１００は、第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６、インダクタ６２、第２のスイッチＱ１２を介して第３出力点１０５に電気的に接続される。

したがって、第１出力点１０３は基準電位点１００と同電位（０〔Ｖ〕）になり、第２出力点１０４も基準電位点１００と同電位（０〔Ｖ〕）になる。さらにこのとき、第４出力点１０６の電位は、第１出力点１０３の電位からインダクタ６１の両端電圧を差し引いた電位となり、第３出力点１０５の電位は、第２出力点１０４の電位にインダクタ６２の両端電圧を加えた電位となる。

次に、図４Ｂに示す第６のモードでは、上記第３のモードと同様に、第１変換回路１の第２，４のスイッチング素子Ｑ２，Ｑ４と、第２変換回路２の第５，７のスイッチング素子Ｑ５，Ｑ７とがそれぞれオンの状態にある。この状態では、図４Ｂに示すように、基準電位点１００は、第４のスイッチング素子Ｑ４、第１キャパシタＣ１、第２のスイッチング素子Ｑ２、インダクタ６１、第３のスイッチＱ１３を介して第４出力点１０６に電気的に接続される。また、基準電位点１００は、第５のスイッチング素子Ｑ５、第２キャパシタＣ２、第７のスイッチング素子Ｑ７、インダクタ６２、第２のスイッチＱ１２を介して第３出力点１０５に電気的に接続される。

したがって、第１出力点１０３の電位はＥ／４（＝０＋Ｅ／４）〔Ｖ〕となり、第２出力点１０４の電位は−Ｅ／４（＝０−Ｅ／４）〔Ｖ〕となる。さらにこのとき、第４出力点１０６の電位は、第１出力点１０３の電位からインダクタ６１の両端電圧を差し引いた電位となり、第３出力点１０５の電位は、第２出力点１０４の電位にインダクタ６２の両端電圧を加えた電位となる。

次に、図５Ａに示す第７のモードでは、上記第２のモードと同様に、第１変換回路１の第１，３のスイッチング素子Ｑ１，Ｑ３と、第２変換回路２の第６，８のスイッチング素子Ｑ６，Ｑ８とがそれぞれオンの状態にある。この状態では、図５Ａに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第１キャパシタＣ１、第３のスイッチング素子Ｑ３、インダクタ６１、第３のスイッチＱ１３を介して第４出力点１０６に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第２キャパシタＣ２、第６のスイッチング素子Ｑ６、インダクタ６２、第２のスイッチＱ１２を介して第３出力点１０５に電気的に接続される。

したがって、第１出力点１０３の電位はＥ／４（＝Ｅ／２−Ｅ／４）〔Ｖ〕となり、第２出力点１０４の電位は−Ｅ／４（＝−Ｅ／２＋Ｅ／４）〔Ｖ〕となる。さらにこのとき、第４出力点１０６の電位は、第１出力点１０３の電位からインダクタ６１の両端電圧を差し引いた電位となり、第３出力点１０５の電位は、第２出力点１０４の電位にインダクタ６２の両端電圧を加えた電位となる。

次に、図５Ｂに示す第８のモードでは、上記第１のモードと同様に、第１変換回路１の第１，２のスイッチング素子Ｑ１，Ｑ２と、第２変換回路２の第７，８のスイッチング素子Ｑ７，Ｑ８とがそれぞれオンの状態にある。この状態では、図５Ｂに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、インダクタ６１、第３のスイッチＱ１３を介して第４出力点１０６に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第７のスイッチング素子Ｑ７、インダクタ６２、第２のスイッチＱ１２を介して第３出力点１０５に電気的に接続される。

したがって、第１出力点１０３は第１入力点１０１と同電位（Ｅ／２〔Ｖ〕）になり、第２出力点１０４は第２入力点１０２と同電位（−Ｅ／２〔Ｖ〕）になる。さらにこのとき、第４出力点１０６の電位は、第１出力点１０３の電位からインダクタ６１の両端電圧を差し引いた電位となり、第３出力点１０５の電位は、第２出力点１０４の電位にインダクタ６２の両端電圧を加えた電位となる。

そのため、上記第５〜８のモードにおいては、電力変換装置１０は、第２出力点１０４と第１出力点１０３との間に出力する電圧を、０〔Ｖ〕（第５のモード）、−Ｅ／２〔Ｖ〕（第６，７のモード）、−Ｅ〔Ｖ〕（第８のモード）の３段階で切り替えることになる。このときの電力変換装置１０の出力は、電力変換装置１０から出力される交流電圧、つまり第３出力点１０５と第４出力点１０６との電位差に相当する電圧（第３出力電圧）の波形（正弦波）における負極性側の半波に相当する。

ここにおいて、制御部９は、ＰＷＭ信号により、第１〜８のスイッチング素子Ｑ１〜Ｑ８をオン／オフを切り替え、上記第５〜８のモードを実現する。さらに詳しくは、制御部９は、第５のモード、第７のモード、第６のモードを順に切り替える動作を繰り返す（第５のモード→第７のモード→第６のモード→第５のモード→第７のモード→第６のモード→第５のモード→…）。ここで、制御部９は、第７のモードと第６のモードとで時間長さを揃えることで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。このとき、第３出力電圧は０〔Ｖ〕〜−Ｅ／２〔Ｖ〕の範囲で変動する。

また、制御部９は、第６のモード、第７のモード、第８のモードを交互に切り替える（第６のモード→第７のモード→第８のモード→第６のモード→第７のモード→第８のモード→第６のモード→…）。ここで、制御部９は、第７のモードと第６のモードとで時間長さを揃えることで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。このとき、第３出力電圧は−Ｅ／２〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する。

制御部９は、ＰＷＭ信号のオンデューティを変化させながら上述した第５〜８のモードの切り替えを行うことで、正弦波の半波（負極側）に近似した第３出力電圧を生じさせる。

したがって、本実施形態の電力変換装置１０は、上述した第１〜４のモードでの動作と、第５〜８のモードでの動作とを交互に繰り返すことにより、正弦波状に近似した波形の第３出力電圧を出力することができる。このとき、厳密には、第３出力電圧は、Ｅ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕、−Ｅ／２〔Ｖ〕、−Ｅ〔Ｖ〕の５段階で切り替わることになる。

以上説明した動作により、本実施形態の電力変換装置１０は、基本動作時に第１〜８の各スイッチング素子Ｑ１〜Ｑ８に印加される電圧は、Ｅ／４〔Ｖ〕以下に抑えられる。

＜電圧調整回路の構成＞
本実施形態においては、電圧調整回路３は、図６に示すように、抵抗３１と、第１のスイッチ要素３２と、第２のスイッチ要素３３とを備えている。

抵抗３１と第１のスイッチ要素３２とは、直流電源４の高電位側の出力端と、第１入力点１０１との間に電気的に直列に接続されている。第２のスイッチ要素３３は、直流電源４の高電位側の出力端と、第１入力点１０１との間において、抵抗３１および第１のスイッチ要素３２の直列回路と電気的に並列に接続されている。第１のスイッチ要素３２および第２のスイッチ要素３３は、制御部９によって制御され、個別にオン／オフが切り替わる。

この電圧調整回路３は、第１のスイッチ要素３２がオン、第２のスイッチ要素３３がオフの状態で、第３キャパシタＣ３および第４キャパシタＣ４を直流電源４に対し抵抗３１を介して電気的に接続する。このとき、抵抗３１の抵抗値、および第３キャパシタＣ３および第４キャパシタＣ４の容量値で決まる時定数により、第３キャパシタＣ３および第４キャパシタＣ４の各両端電圧は、直流電源４の投入時点から時間経過に伴って徐々に大きくなる。言い換えれば、電圧調整回路３は、第１変換回路１および第２変換回路２への印加電圧の大きさを、時間経過に伴って徐々に大きくするように調整する。

一方、第１のスイッチ要素３２がオフ、第２のスイッチ要素３３がオンの状態では、電圧調整回路３は、第３キャパシタＣ３および第４キャパシタＣ４を直流電源４に対して直接接続する。

詳しくは後述するが、制御部９は、始動期間Ｔ１には第１のスイッチ要素３２をオン、第２のスイッチ要素３３をオフとし、通常期間Ｔ２（図１０参照）には第１のスイッチ要素３２をオフ、第２のスイッチ要素３３をオンとする。ここで、始動期間Ｔ１は、直流電源４の投入から、第３キャパシタＣ３および第４キャパシタＣ４の充電が完了するまでの期間であってもよい。

＜電力変換装置の始動動作＞
ここでいう電力変換装置１０の始動動作とは、直流電源４より電力の供給が開始した時点から、始動期間Ｔ１が経過し基本動作に移行して通常期間Ｔ２が開始するまでの電力変換装置１０の動作である。なお、直流電源４が太陽光発電装置であれば、太陽光発電装置の出力が規定値以下では電力変換装置１０は動作を停止しており、太陽光発電装置の出力が規定値を超えると直流電源４より電力の供給が開始して電力変換装置１０が始動動作を開始する。

本実施形態に係る電力変換装置１０は、電圧調整回路３を備え、直流電源４の投入直後の始動期間Ｔ１に第１変換回路１および第２変換回路２への印加電圧を徐々に大きくして、第１〜８の各スイッチング素子Ｑ１〜Ｑ８に印加される電圧を低く抑えている。そのため、この電力変換装置１０によれば、スイッチング素子（Ｑ１〜Ｑ８）の耐圧を下げることができる、という利点がある。

第１〜８の各スイッチング素子Ｑ１〜Ｑ８に印加される電圧が低く抑えられる理由について説明するため、以下では、図７に示すように電圧調整回路がない電力変換装置３０を比較例として挙げて説明する。

比較例の電力変換装置３０は、図７に示すように電圧調整回路がなく、直流電源４の両端が直接、第１入力点１０１、第２入力点１０２に接続されている。さらに、この電力変換装置３０は、第１出力点１０３と第３変換回路５との間のインダクタ６１（図１参照）、第２出力点１０４と第３変換回路５との間のインダクタ６２（図１参照）に代えて、インダクタ６３，６４を備えている。一方のインダクタ６３は、第３出力点１０５と系統電源８との間に電気的に接続され、他方のインダクタ６４は、第４出力点１０６と系統電源８との間に電気的に接続されている。なお、図７では制御部の図示を省略している。

ところで、第１変換回路１と第２変換回路２とでは、上述したように基本的には同様の構成を採用しているため、以下では、図８に示すように第１変換回路１に着目して、電力変換装置１０の始動動作について説明する。

ただし、第１のキャパシタＣ１を第２のキャパシタＣ２に読み替え、第１〜４のスイッチング素子Ｑ１〜Ｑ４を第５〜８のスイッチング素子Ｑ５〜Ｑ８に読み替えれば、第２変換回路２についても同様のことがいえる。ここで、第１のスイッチング素子Ｑ１は第８のスイッチング素子Ｑ８、第２のスイッチング素子Ｑ２は第７のスイッチング素子Ｑ７にそれぞれ読み替えられる。第３のスイッチング素子Ｑ３は第６のスイッチング素子Ｑ６、第４のスイッチング素子Ｑ４は第５のスイッチング素子Ｑ５にそれぞれ読み替えられる。

なお、以下では、図８に示すように第３キャパシタＣ３の両端電圧を「Ｖ０」、第１キャパシタＣ１の両端電圧を「Ｖ１」、第２のスイッチング素子Ｑ２の両端電圧を「Ｖ２」、第４のスイッチング素子Ｑ４の両端電圧を「Ｖ３」とする。

まず、比較例の電力変換装置３０について説明する。電力変換装置３０は、始動時点では第１キャパシタＣ１が充電されていないため、第２のモードあるいは第７のモードで第１キャパシタＣ１を充電する必要がある。しかし、第２のモードおよび第７のモードでは、第１変換回路１の第１，３のスイッチング素子Ｑ１，Ｑ３と、第２変換回路２の第６，８のスイッチング素子Ｑ６，Ｑ８とがそれぞれオンの状態にある。

そのため、第２，７の各モードでは、第１，３のスイッチング素子Ｑ１，Ｑ３に掛かる電圧は略０〔Ｖ〕となり、第２のスイッチング素子Ｑ２の両端電圧Ｖ２は第１キャパシタＣ１の両端電圧Ｖ１と等しくなる（Ｖ２＝Ｖ１）。さらに、第４のスイッチング素子Ｑ４の両端電圧Ｖ３は、第３キャパシタＣ３の両端電圧Ｖ０から、第１キャパシタＣ１の両端電圧Ｖ１を差し引いた電圧となる（Ｖ３＝Ｖ０−Ｖ１）。ここで、第３キャパシタＣ３の両端電圧Ｖ０は、直流電源４の出力電圧Ｅ〔Ｖ〕を第３キャパシタＣ３および第４キャパシタＣ４で分圧した電圧（Ｅ／２〔Ｖ〕）であるから、第４のスイッチング素子Ｑ４の両端電圧Ｖ３はＥ／２〔Ｖ〕−Ｖ１となる。

したがって、電力変換装置３０の始動動作においては、第１キャパシタＣ１の両端電圧Ｖ１、第２のスイッチング素子Ｑ２の両端電圧Ｖ２、第４のスイッチング素子Ｑ４の両端電圧Ｖ３は図９に示すようになる。つまり、比較例の電力変換装置３０においては、始動動作において、第４のスイッチング素子Ｑ４の両端電圧Ｖ３がＥ／２〔Ｖ〕になる。なお、図９では、横軸を時間軸とし、縦軸に電圧を表している。

一方、本実施形態に係る電力変換装置１０においても、第２，７の各モードでは比較例と同様に、第２のスイッチング素子Ｑ２の両端電圧Ｖ２は第１キャパシタＣ１の両端電圧Ｖ１と等しくなる（Ｖ２＝Ｖ１）。また、第４のスイッチング素子Ｑ４の両端電圧Ｖ３は、第３キャパシタＣ３の両端電圧Ｖ０から、第１キャパシタＣ１の両端電圧Ｖ１を差し引いた電圧となる（Ｖ３＝Ｖ０−Ｖ１）。

ただし、本実施形態に係る電力変換装置１０は、電圧調整回路３を備え、直流電源４の投入直後の始動期間Ｔ１に第１変換回路１および第２変換回路２への印加電圧を徐々に大きくしている。そのため、図１０に示すように、第３キャパシタＣ３の両端電圧Ｖ０は時間経過に伴って徐々に大きくなる。なお、図１０では、横軸を時間軸とし、縦軸に電圧を表している。

したがって、電力変換装置１０の始動動作においては、第１キャパシタＣ１の両端電圧Ｖ１、第２のスイッチング素子Ｑ２の両端電圧Ｖ２、第４のスイッチング素子Ｑ４の両端電圧Ｖ３は図１０に示すようになる。つまり、本実施形態の電力変換装置１０においては、始動動作においても、第４のスイッチング素子Ｑ４の両端電圧Ｖ３はＥ／４〔Ｖ〕以下に抑えられる。

ところで、本実施形態の電力変換装置１０は、始動期間Ｔ１においては、第３変換回路５が、第１〜４のスイッチＱ１１〜Ｑ１４のうち少なくとも２つのスイッチがオンして第１出力点１０３と第２出力点１０４との間に電流経路を形成するように構成されている。ここでいう電流経路は、インダクタ６１，６２を含む電流経路である。具体的には、第３変換回路５は、始動期間Ｔ１において、第１，２のスイッチＱ１１，Ｑ１２の組と、第３，４のスイッチＱ１３，Ｑ１４の組との少なくとも一方の組をオンにする。第３変換回路５は、両方の組（つまり第１〜４のスイッチＱ１１〜Ｑ１４全て）をオンにしてもよい。

つまり、電力変換装置１０は、始動期間Ｔ１においては、完全な第１〜８のモードで動作するのではなく、第１変換回路１および第２変換回路２についてのみ第１〜８のモードで動作する。そして、このとき第３変換回路５は、第１出力点１０３と第２出力点１０４との間にインダクタ６１，６２を含む電流経路を形成する。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第３出力点１０５と第４出力点１０６との間が電気的に絶縁されていても第１キャパシタＣ１および第２キャパシタＣ２を充電できる。

したがって、電力変換装置１０は、第３出力点１０５および第４出力点１０６が系統電源８に接続されていなくても、第１キャパシタＣ１および第２キャパシタＣ２を充電することが可能である。

また、解列器７を含むパワーコンディショナ２０においては、始動期間Ｔ１に解列器７を開放することによって、第１出力点１０３および第２出力点１０４を系統電源８から切り離している。そのため、電力変換装置１０の始動期間Ｔ１には、系統電源８からの電圧が第１変換回路１および第２変換回路２に印加されることない。

なお、電力変換装置１０は、始動期間Ｔ１において、第１キャパシタＣ１および第２キャパシタＣ２を充電できればよいので、第２のモードあるいは第７のモードのみで動作することは必須でない。つまり、電力変換装置１０は、始動期間Ｔ１であっても通常期間Ｔ２と同様に、上述した第１〜８のモードを切り替えるように動作する構成であってもよい。

＜効果＞
以上説明した本実施形態の電力変換装置１０によれば、電圧調整回路３を備えることにより、直流電源４の投入直後の始動期間Ｔ１において、第１変換回路１および第２変換回路２への印加電圧は徐々に大きくなる。そのため、第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電されるまでは、第１変換回路１および第２変換回路２への印加電圧が低く抑えられることになるので、第１〜８の各スイッチング素子Ｑ１〜Ｑ８に印加される電圧は低く抑えられる。したがって、電力変換装置１０は、定常動作を行う通常期間Ｔ２だけでなく、第１キャパシタＣ１および第２キャパシタＣ２が充電されていない始動期間Ｔ１においても、第１〜８の各スイッチング素子Ｑ１〜Ｑ８への印加電圧をＥ／４〔Ｖ〕以下に抑えられる。その結果、スイッチング素子（Ｑ１〜Ｑ８）の耐圧を下げることができる、という利点がある。なお、ここでいう定常動作とは、始動期間Ｔ１の経過後、つまり第１キャパシタＣ１および第２キャパシタＣ２が規定電圧に充電された後の電力変換装置１０の動作であって、上述した基本動作と同義である。

また、電力変換装置１０は、本実施形態のように第３変換回路５と、インダクタ６１，６２とを備えることが好ましい。第３変換回路５は、第１出力点１０３と第２出力点１０４との間に電気的に接続され、フルブリッジ接続された第１〜４のスイッチＱ１１〜Ｑ１４を有し、第１出力点１０３と第２出力点１０４との間に生じる電圧を交流電圧に変換して出力する。インダクタ６１，６２は、第１出力点１０３および第２出力点１０４の少なくとも一方と第３変換回路５との間に電気的に接続される。この場合、第３変換回路５は、始動期間Ｔ１には、第１〜４のスイッチＱ１〜Ｑ４のうち少なくとも２つのスイッチがオンして第１出力点１０３と第２出力点１０４との間にインダクタ６１，６２を含む電流経路を形成するように構成される。

この構成によれば、電力変換装置１０は、第１出力点１０３および第２出力点１０４が系統電源８に接続されていなくても、第１キャパシタＣ１および第２キャパシタＣ２を充電することが可能である。しかも、第１キャパシタＣ１および第２キャパシタＣ２の充電経路にはインダクタ６１，６２が含まれているので、過電流が流れることを防止できる。

また、電力変換装置１０は、本実施形態のように、第１入力点１０１と第２入力点１０２との間に電気的に直列に接続された第３キャパシタＣ３および第４キャパシタＣ４をさらに備えることが好ましい。この場合、基準電位点１００は、第３キャパシタＣ３と第４キャパシタＣ４との接続点である。

この構成によれば、第１入力点１０１と第２入力点１０２との間に単一の直流電源４が接続されれば、第１変換回路１と第２変換回路２との各々には、第３キャパシタＣ３と第４キャパシタＣ４とで分圧された電圧をそれぞれ印加することができる。

また、本実施形態に係るパワーコンディショナ２０によれば、解列器７を開放（解列）することにより、第１変換回路１および第２変換回路２と系統電源８との間を電気的に切り離すことができる。したがって、パワーコンディショナ２０は、始動期間Ｔ１には解列器７を開放することで、系統電源８から第１〜８の各スイッチング素子Ｑ１〜Ｑ８に電圧が掛かることはなく、第１〜８の各スイッチング素子Ｑ１〜Ｑ８に印加される電圧を低く抑えられる。

（実施形態２）
本実施形態に係る電力変換装置１０は、図１１に示すように、電圧調整回路３の構成が実施形態１の電力変換装置１０と相違する。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。

本実施形態において、電圧調整回路３は降圧チョッパ回路で構成されており、図１１に示すように、スイッチ素子３４と、ダイオード３５と、インダクタ３６と、ダイオード３７とを有している。ここでは、スイッチ素子３４はデプレッション型のｎチャネルＭＯＳＦＥＴであって、ダイオード３７はスイッチ素子３４の寄生ダイオードである。

スイッチ素子３４とダイオード３５とは、スイッチ素子３４が高電位側となるように、直流電源４の両端間に電気的に直列に接続されている。ダイオード３５は、アノードが直流電源４の低電位側に接続され、カソードがスイッチ素子３４のソースに接続されている。インダクタ３６は、スイッチ素子３４のソースと第１入力点１０１との間に電気的に接続されている。

上記構成の電圧調整回路３は、始動期間Ｔ１にスイッチ素子３４のデューティ比を徐々に変化させることにより、第１変換回路１および第２変換回路２への印加電圧を時間経過に伴って徐々に大きくする。ここで、電圧調整回路３の制御としては、始動期間Ｔ１において、第４のスイッチング素子Ｑ４の両端電圧Ｖ３（図８参照）がＥ／４〔Ｖ〕を超えないような制御を採用することが好ましい。

本実施形態の構成によれば、直流電源４からの直流電圧の大きさを変化させるためのＤＣ／ＤＣコンバータを、電圧調整回路３として利用できる。

その他の構成および機能は実施形態１と同様である。

なお、上記各実施形態において、第１〜８のスイッチング素子Ｑ１〜Ｑ８、第１〜４のスイッチＱ１１〜Ｑ１４、スイッチ素子３４としては、デプレッション型のｎチャネルＭＯＳＦＥＴに限らず、その他の半導体スイッチが用いられていてもよい。たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。

１ 第１変換回路
２ 第２変換回路
３ 電圧調整回路
４ 直流電源
５ 第３変換回路
７ 解列器
１０ 電力変換装置
２０ パワーコンディショナ
６１，６２ インダクタ
１００ 基準電位点
１０１ 第１入力点
１０２ 第２入力点
１０３ 第１出力点
１０４ 第２出力点
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｃ３ 第３キャパシタ
Ｃ４ 第４キャパシタ
Ｑ１〜Ｑ８ 第１〜８のスイッチング素子
Ｑ１１〜Ｑ１４ 第１〜４のスイッチ

Claims (3)

1. 直流電源の高電位側となる第１入力点と基準電位点との間に電気的に接続された第１変換回路と、
   前記直流電源の低電位側となる第２入力点と前記基準電位点との間に電気的に接続された第２変換回路と、
   前記第１変換回路および前記第２変換回路への印加電圧の大きさを調整する電圧調整回路とを備え、
   前記第１変換回路は、前記第１入力点と前記基準電位点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１〜４のスイッチング素子と、前記第２のスイッチング素子および前記第３のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有し、前記第２のスイッチング素子と前記第３のスイッチング素子との接続点を第１出力点として、当該第１出力点と前記基準電位点との間に発生する電圧の大きさをゼロ、第１レベル、第２レベルの３段階で切り替え、
   前記第２変換回路は、前記基準電位点と前記第２入力点との間において、前記基準電位点側から第５のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、第８のスイッチング素子の順で、電気的に直列に接続された第５〜８のスイッチング素子と、前記第６のスイッチング素子および前記第７のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有し、前記第６のスイッチング素子と前記第７のスイッチング素子との接続点を第２出力点として、前記基準電位点と当該第２出力点との間に発生する電圧の大きさをゼロ、第３レベル、第４レベルの３段階で切り替え、
   前記電圧調整回路は、前記直流電源より電力の供給が開始してから前記第１キャパシタおよび前記第２キャパシタが規定電圧に充電されるまでの始動期間において、前記印加電圧の大きさを時間経過に伴って徐々に大きくするように構成されており、
   前記第１出力点と前記第２出力点との間に電気的に接続され、フルブリッジ接続された第１〜４のスイッチを有し、前記第１出力点と前記第２出力点との間に生じる電圧を交流電圧に変換して出力する第３変換回路と、
   前記第１出力点および前記第２出力点の少なくとも一方と前記第３変換回路との間に電気的に接続されたインダクタとをさらに備え、
   前記第３変換回路は、前記始動期間には、前記第１〜４のスイッチのうち少なくとも２つのスイッチがオンして前記第１出力点と前記第２出力点との間に前記インダクタを含む電流経路を形成するように構成されている
   ことを特徴とする電力変換装置。
2. 前記第１入力点と前記第２入力点との間に電気的に直列に接続された第３キャパシタおよび第４キャパシタをさらに備え、
   前記基準電位点は、前記第３キャパシタと前記第４キャパシタとの接続点である
   ことを特徴とする請求項１に記載の電力変換装置。
3. 請求項１または２に記載の電力変換装置と、
   前記第１出力点および前記第２出力点と系統電源との間に電気的に接続される解列器とを備え、
   前記解列器は、前記始動期間には開放されることによって前記第１出力点および前記第２出力点を前記系統電源から切り離すように構成されている
   ことを特徴とするパワーコンディショナ。

Images