[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6320282B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP6320282B2
JP6320282B2 JP2014246745A JP2014246745A JP6320282B2 JP 6320282 B2 JP6320282 B2 JP 6320282B2 JP 2014246745 A JP2014246745 A JP 2014246745A JP 2014246745 A JP2014246745 A JP 2014246745A JP 6320282 B2 JP6320282 B2 JP 6320282B2
Authority
JP
Japan
Prior art keywords
gas
region
plasma
fluorocarbon
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014246745A
Other languages
English (en)
Other versions
JP2016111177A (ja
Inventor
幕樹 戸村
幕樹 戸村
隆幸 勝沼
隆幸 勝沼
昌伸 本田
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014246745A priority Critical patent/JP6320282B2/ja
Priority to CN201580060311.XA priority patent/CN107078050B/zh
Priority to KR1020177012095A priority patent/KR102418244B1/ko
Priority to PCT/JP2015/082646 priority patent/WO2016088575A1/ja
Priority to US15/527,360 priority patent/US10090191B2/en
Priority to TW104140016A priority patent/TWI671815B/zh
Publication of JP2016111177A publication Critical patent/JP2016111177A/ja
Application granted granted Critical
Publication of JP6320282B2 publication Critical patent/JP6320282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明の実施形態は、エッチング方法に関するものであり、特に、被処理体に対するプラズマ処理によって、シリコン原子及び酸素原子を含む第１領域を、当該第１領域とは異なる材料から構成された第２領域に対して選択的にエッチングする方法に関するものである。
電子デバイスの製造においては、シリコン原子及び酸素原子を含む領域、例えば、酸化シリコン（ＳｉＯ２）から構成された領域に対してホール又はトレンチといった開口を形成する処理が行われることがある。このような処理では、米国特許第７７０８８５９号明細書に記載されているように、一般的には、フルオロカーボンガスのプラズマに被処理体が晒されて、当該領域がエッチングされる。
また、シリコン原子及び酸素原子を含む第１領域、例えば、酸化シリコンから構成された第１領域を、当該第１領域とは異なる材料から構成された第２領域に対して選択的にエッチングする技術が知られている。このような技術の一例としては、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｄ Ｃｏｎｔａｃｔ）技術が知られている。ＳＡＣ技術については、特開２０００−３７００１号公報に記載されている。
ＳＡＣ技術の処理対象である被処理体は、酸化シリコン製の第１領域、窒化シリコン製の第２領域、及びマスクを有している。第２領域は、凹部を画成するように設けられており、第１領域は、当該凹部を埋め、且つ、第２領域を覆うように設けられており、マスクは、第１領域上に設けられており、凹部の上に開口を提供している。従来のＳＡＣ技術では、特開２０００−３７００１号公報に記載されているように、第１領域のエッチングのために、フルオロカーボンガス、酸素ガス、及び希ガスを含む処理ガスのプラズマが用いられる。この処理ガスのプラズマに被処理体を晒すことにより、マスクの開口から露出した部分において第１領域がエッチングされて上部開口が形成される。さらに、処理ガスのプラズマに被処理体が晒されることにより、第２領域によって挟まれた部分において第１領域が自己整合的にエッチングされる。これにより、上部開口に連続する下部開口が自己整合的に形成される。
米国特許第７７０８８５９号明細書 特開２０００−３７００１号公報
しかしながら、上述した従来の技術では、第１領域のエッチング中に第２領域に許容できない削れが生じ得る。この削れを抑制するためにフルオロカーボンを第２領域上に多く堆積させる条件を選択すると、フルオロカーボン含有膜によって開口（上部開口及び／又は下部開口）の幅が狭められ、場合によっては開口が閉塞される事態が生じる。即ち、第２領域の削れのフルオロカーボン含有膜による抑制とフルオロカーボン含有膜による開口幅の縮小の抑制とはトレードオフの関係にあり、両者を両立させることは困難であった。
したがって、シリコン及び酸素を含む第１領域のエッチングにおいて、当該第１領域とは異なる材料から構成された第２領域の削れを抑制し、且つ、フルオロカーボン含有膜による開口幅の縮小を抑制することが求められている。
一態様においては、被処理体に対するプラズマ処理によって、シリコン原子及び酸素原子を含む第１領域を該第１領域とは異なる材料から構成された第２領域に対して選択的にエッチングする方法が提供される。被処理体は、凹部を画成する第２領域、該凹部を埋め、且つ、第２領域を覆うように設けられた第１領域、及び凹部の上に開口を提供し第１領域上に設けられたマスクを有する。この方法は、（ａ）１回以上のシーケンスを実行する工程であり、該１回以上のシーケンスの各々が、（ａ１）フルオロカーボンガスを含み酸素ガスを含まない処理ガスのプラズマを生成することにより、被処理体上にフルオロカーボン含有膜を形成する工程と、（ａ２）フルオロカーボン含有膜に含まれるフルオロカーボンのラジカルにより第１領域をエッチングする工程と、を含む該工程と、（ｂ）フルオロカーボン含有膜の膜厚を低減させる工程（以下、「膜厚低減工程」ということがある）と、を含み、１回以上のシーケンスを実行する前記工程と膜厚低減工程との交互の繰り返しが実行される。
一態様に係る方法では、フルオロカーボン含有膜を形成するための処理ガスに、酸素ガスが含まれていない。したがって、第２領域が酸化し、酸化した第２領域がフルオロカーボンの活性種によって削られることが抑制される。但し、当該処理ガスは、酸素ガスを含んでいないので、フルオロカーボン含有膜による開口幅の縮小が生じ、場合によっては、開口が閉塞されてしまうこともある。このような開口幅の縮小に対処するために、一態様に係る方法では、膜厚低減工程が実行される。故に、この方法によれば、第１領域のエッチングにおいて、第２領域の削れを抑制し、且つ、フルオロカーボン含有膜による開口幅の縮小を抑制することが可能となる。
一実施形態の膜厚低減工程では、三フッ化窒素ガス及び希ガスを含む処理ガスのプラズマが生成されてもよい。三フッ化窒素ガスが希ガスによって希釈されている場合には、活性種が被処理体に対して小さい角度分布で、略鉛直方向に入射する。したがって、被処理体の水平面上、例えば、マスクの上面の上で厚く形成されたフルオロカーボン含有膜の膜厚を効率的に低減させることが可能となる。
一実施形態の膜厚低減工程では、三フッ化窒素ガスのみを含む処理ガスのプラズマが生成されてもよい。この実施形態では、活性種が等方的に被処理体に入射する。したがって、被処理体の任意の面上に形成されたフルオロカーボン含有膜の膜厚を均一に低減させることが可能となる。
一実施形態では、前記交互の繰り返しに含まれる一部の膜厚低減工程において、三フッ化窒素ガス及び希ガスを含む処理ガスのプラズマが生成され、前記交互の繰り返しに含まれる他の一部の膜厚低減工程において、三フッ化窒素ガスのみを含む処理ガスのプラズマが生成される。この実施形態によれば、被処理体の水平面上に厚く形成されたフルオロカーボン含有膜の膜厚を効率的に低減させ、且つ、被処理体の任意の面上に形成されたフルオロカーボン含有膜の膜厚を均一に低減させることが可能となる。
また、一実施形態の膜厚低減工程では、酸素ガス及び希ガスを含む処理ガスのプラズマが生成されてもよい。一実施形態の膜厚低減工程では、酸素ガスのみを含む処理ガスのプラズマが生成されてもよい。また、一実施形態では、前記交互の繰り返しに含まれる一部の膜厚低減工程において、酸素ガス及び希ガスを含む処理ガスのプラズマが生成され、前記交互の繰り返しに含まれる他の一部の膜厚低減工程において、酸素ガスのみを含む処理ガスのプラズマが生成されてもよい。
一実施形態のフルオロカーボン含有膜を形成する前記工程では、被処理体を収容した処理容器内の圧力が２．６６６Ｐａ（２０ｍＴｏｒｒ）以下の圧力に設定され得る。この実施形態では、低圧環境下でフルオロカーボンガスのプラズマが生成される。かかる低圧環境下ではフルオロカーボンの活性種は、異方性をもって、即ち、略鉛直方向に小さい角度分で被処理体に入射する。したがって、マスクの上面の上、第２領域の上面の上、及び、第２領域の間の第１領域の上面の上に選択的にフルオロカーボン含有膜が形成される。また、マスクの上面の上、第２領域の上面の上、及び、第２領域の間の第１領域の上面の上に形成されるフルオロカーボン含有膜の厚さの差異が低減される。さらに、このような低圧環境下では、フルオロカーボンの活性種は、アスペクト比の高い開口内及びアスペクト比の低い開口のいずれにも侵入する。したがって、フルオロカーボン含有膜の膜厚のアスペクト比に対する依存性を低減することができる。
一実施形態のフルオロカーボン含有膜を形成する前記工程では、１００Ｖ以上、３００Ｖ以下の実効バイアス電圧が生じるプラズマ生成用の高周波電力が用いられ得る。かかる高周波電力によれば、フルオロカーボンのイオンのエネルギーが低減され、当該イオンによる被処理体のダメージを抑制することが可能となる。
一実施形態のフルオロカーボン含有膜を形成する工程では、容量結合型のプラズマ処理装置が用いられ、該プラズマ処理装置の上部電極のシリコン製の電極板に正イオンを引き込むための電圧が印加されてもよい。この実施形態によれば、電極板に正イオンが衝突することによって、当該電極板からシリコンが放出される。放出されたシリコンは、プラズマ処理装置内に存在するフッ素の活性種と結合し、フッ素の活性種の量を減少させる。その結果、第２領域の削れが抑制される。また、正イオンが電極板に向けて引きつけられることにより、天板に付着したフルオロカーボンが除去される。したがって、処理容器の内壁面が清浄な状態に保たれる。
一実施形態の第１領域をエッチングする前記工程では、希ガスのプラズマが生成されてもよい。この実施形態では、希ガスのプラズマが生成されることにより発生する希ガスイオンがフルオロカーボン含有膜に入射し、フルオロカーボン含有膜からラジカルが生成されて、当該ラジカルが第１領域をエッチングする。
一実施形態では、第１領域は、酸化シリコン、酸窒化ケイ素、炭素含有酸化ケイ素から構成され得る。また、一実施形態では、第２領域は、シリコン、炭素、窒化シリコン、又は金属から構成され得る。
以上説明したように、シリコン及び酸素を含む第１領域のエッチングにおいて、当該第１領域とは異なる材料から構成された第２領域の削れを抑制し、且つ、フルオロカーボン含有膜による開口幅の縮小を抑制することが可能となる。
一実施形態に係るエッチング方法を示す流れ図である。 一実施形態に係る方法の適用対象である被処理体を例示する断面図である。 図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。 方法ＭＴの実施の途中段階における被処理体を示す断面図である。 方法ＭＴの実施の途中段階における被処理体を示す断面図である。 比較のために示す被処理体の断面図である。 方法ＭＴの実施の途中段階における被処理体を示す断面図である。 実験例１に用いたウエハを示す断面図である。 実験例２において測定した寸法を示す断面図である。 実験例４に用いたウエハを示す断面図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係るエッチング方法を示す流れ図である。図１に示す方法ＭＴは、被処理体に対するプラズマ処理によって、シリコン原子及び酸素原子を含む第１領域を、当該第１領域とは異なる材料から構成された第２領域に対して選択的にエッチングする方法である。
図２は、一実施形態に係る方法の適用対象である被処理体を例示する断面図である。図２の（ａ）に示す被処理体、即ちウエハＷは、基板ＳＢ、第１領域Ｒ１、第２領域Ｒ２、及びマスクＭＫを有している。第２領域Ｒ２は、基板ＳＢ上に設けられており、凹部を画成している。第１領域Ｒ１は、シリコン原子及び酸素原子を含んでおり、凹部を埋め、且つ、第２領域Ｒ２を覆っている。マスクＭＫは、第１領域Ｒ１上に設けられており、第２領域Ｒ２によって画成される凹部の上に開口を提供している。以下、マスクＭＫによって提供される開口を、「マスク開口」ということがある。
第１領域Ｒ１は、例えば、酸化シリコン（ＳｉＯ２）、酸窒化ケイ素（ＳｉＯＮ）、又は、炭素含有酸化ケイ素（ＳｉＯＣＨ）から構成され得る。第２領域Ｒ２は、第１領域Ｒ１とは異なる材料から構成されている。第２領域Ｒ２は、例えば、シリコン、炭素、窒化シリコン、又は金属から構成され得る。マスクＭＫは、有機膜、例えば、アモルファスカーボンから構成され得る。
図２の（ｂ）には、被処理体の別の例が示されている。図２の（ｂ）に示すウエハＷは、フィン型電界効果トランジスタの製造途中に得られるものである。このウエハＷは、図２の（ａ）に示す被処理体と同様に、基板ＳＢ、第１領域Ｒ１、第２領域Ｒ２、及びマスクＭＫを有している。また、図２の（ｂ）に示すウエハＷは、隆起領域ＲＡを更に有している。隆起領域ＲＡは、基板ＳＢから隆起するように設けられている。この隆起領域ＲＡは、例えば、ゲート領域を構成し得る。第２領域Ｒ２は、隆起領域ＲＡの表面、及び、基板ＳＢの表面に沿って延在している。図２の（ｂ）に示すウエハＷでは、第１領域Ｒ１は、酸化シリコンから構成され、第２領域Ｒ２は、窒化シリコンから構成される。以下、図２の（ｂ）に示す被処理体を例にとって、方法ＭＴについて詳細に説明する。
方法ＭＴでは、最初の工程ＳＴ１の実行前に、ウエハＷがプラズマ処理装置の処理容器内に収容される。図３は、図１に示す方法の実施に用いることが可能なプラズマ処理装置の一例を概略的に示す図である。図３に示すプラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、略円筒状の処理容器１２を備えている。処理容器１２の内壁面は、例えば、陽極酸化処理されたアルミニウムから構成されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４とチラーユニットとの間では、冷媒が循環される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。一実施形態では、上部電極３０は、載置台ＰＤの上面、即ち、ウエハ載置面からの鉛直方向における距離が可変であるように構成され得る。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は処理空間Ｓに面しており、当該電極板３４には複数のガス吐出孔３４ａが設けられている。この電極板３４は、一実施形態では、シリコンから構成されている。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、フルオロカーボンガスのソース、希ガスのソース、三フッ化窒素（ＮＦ３）ガスのソース、及び、酸素（Ｏ２）ガスのソースといった複数のガスソースを含んでいる。フルオロカーボンガスは、例えば、Ｃ４Ｆ６ガス及びＣ４Ｆ８ガスのうち少なくとも一種を含むガスである。また、希ガスは、Ａｒガス、Ｈｅガスといった種々の希ガスのうち少なくとも一種を含むガスである。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の高周波電力を発生する電源であり、２７〜１００ＭＨｚの周波数の高周波電力を発生する。以下、本明細書において、「高周波電力」との語は、プラズマ生成用の高周波電力を表す。第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための高周波バイアス電力を発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数の高周波バイアス電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。別の一例において、電源７０は、比較的低周波の交流電圧を発生する交流電源であってもよい。電源７０から上部電極に印加される電圧は、−１５０Ｖ以下の電圧であり得る。即ち、電源７０によって上部電極３０に印加される電圧は、絶対値が１５０以上の負の電圧であり得る。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子及び／又はシリコンが放出される。放出されたシリコンは、処理空間Ｓ内に存在するフッ素の活性種と結合し、フッ素の活性種の量を低減させる。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。この制御部Ｃｎｔでは、入力装置を用いて、オペレータがプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うことができ、また、表示装置により、プラズマ処理装置１０の稼働状況を可視化して表示することができる。さらに、制御部Ｃｎｔの記憶部には、プラズマ処理装置１０で実行される各種処理をプロセッサにより制御するための制御プログラムや、処理条件に応じてプラズマ処理装置１０の各部に処理を実行させるためのプログラム、即ち、処理レシピが格納される。
以下、再び図１を参照して、方法ＭＴについて詳細に説明する。また、以下の説明では、図４〜図７を適宜参照する。図４、図５、及び図７は、方法ＭＴの実施の途中段階における被処理体を示す断面図である。図６は、比較のために示す被処理体の断面図である。
図１に示すように、方法ＭＴでは、工程ＳＴ１及び工程ＳＴ２を各々が含む１回以上のシーケンスＳＱと工程ＳＴ３との交互の繰り返しＡＲＰが実行される。方法ＭＴでは、まず、工程ＳＴ１が実行される。工程ＳＴ１では、フルオロカーボン含有膜がウエハＷの表面上に形成される。このため、工程ＳＴ１では、プラズマ処理容装置の処理容器内に、処理ガスが供給され、当該処理ガスのプラズマが生成される。工程ＳＴ１で用いられる処理ガスは、フルオロカーボンガス（ＣｘＦｙガス）を含み、酸素ガス（Ｏ２ガス）を含まない処理ガスである。フルオロカーボンガスは、例えば、Ｃ４Ｆ６ガス及びＣ４Ｆ８ガスのうち少なくとも一種を含む。また、この処理ガスは、Ａｒガス、Ｈｅガスといった種々の希ガスのうち少なくとも一種を含み得る。また、処理ガス中のフルオロカーボンガスの流量は、例えば、４ｓｃｃｍ〜１２ｓｃｃｍの範囲内の流量、或いは２ｓｃｃｍ〜６ｓｃｃｍの範囲内の流量であり得る。
プラズマ処理装置１０を用いて工程ＳＴ１を実施する場合には、処理ガスがガスソース群４０から処理容器１２内に供給される。また、工程ＳＴ１では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。なお、工程ＳＴ１では、第２の高周波電源６４から下部電極ＬＥには高周波バイアス電力が供給されてもよく、或いは、供給されなくてもよい。一実施形態の工程ＳＴ１では、第２の高周波電源６４から下部電極ＬＥに供給される高周波バイアス電力は０Ｗであり得る。また、工程ＳＴ１では、排気装置５０によって処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、処理容器１２内において処理ガスのプラズマが生成される。
工程ＳＴ１では、フルオロカーボンの活性種がウエハＷの表面に入射する。これにより、第１領域Ｒ１が僅かにエッチングされる。また、ウエハＷの表面にフルオロカーボン含有膜ＦＬが形成される。図４の（ａ）に示す断面図は、方法ＭＴの実施が進行し、マスク開口から露出された部分において第１領域Ｒ１がエッチングされて、上部開口ＯＰ１が形成され、さらに、第２領域Ｒ２によって画成される凹部内まで第１領域Ｒ１のエッチングが進行して、第２領域Ｒ２によって挟まれた部分に上部開口ＯＰ１に連続する下部開口ＯＰ２が形成された状態を示している。この状態では、工程ＳＴ１の実行により、ウエハＷの表面、即ち、マスクＭＫの上面及び側面、マスクＭＫと第２領域Ｒ２との間に残された第１領域Ｒ１の側面、第２領域Ｒ２の表面、及び、第２領域Ｒ２によって画成された凹部内に存在する第１領域Ｒ１の上面上にフルオロカーボン含有膜ＦＬが形成される。
続く工程ＳＴ２では、フルオロカーボン含有膜ＦＬ中のラジカルによって第１領域Ｒ１がエッチングされる。このため、工程ＳＴ２では、プラズマ処理容装置の処理容器内で希ガス、例えば、Ａｒガスのプラズマが生成される。この工程ＳＴ２の処理時間と工程ＳＴ１の処理時間は任意に設定され得る。一実施形態においては、工程ＳＴ１の処理時間と工程ＳＴ２の処理時間の合計において工程ＳＴ１の処理時間が占める割合は、３０％〜７０％の範囲内の割合に設定され得る。
プラズマ処理装置１０を用いて工程ＳＴ２を実施する場合には、ガスソース群４０から希ガスが供給される。また、工程ＳＴ２では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。なお、工程ＳＴ２では、第２の高周波電源６４から下部電極ＬＥには高周波バイアス電力が供給されてもよく、或いは、供給されなくてもよい。一実施形態の工程ＳＴ２では、第２の高周波電源６４から下部電極ＬＥに供給される高周波バイアス電力は０Ｗであり得る。また、工程ＳＴ２では、排気装置５０によって処理容器１２内の空間の圧力が所定の圧力に設定される。例えば、処理容器１２内の空間の圧力は、２０ｍＴｏｒｒ（２．６６６Ｐａ）〜５０ｍＴｏｒｒ（６．６６６Ｐａ）の範囲内の圧力、例えば３０ｍＴｏｒｒ（４Ｐａ）以下の圧力に設定される。これにより、処理容器１２内において希ガスのプラズマが生成され、載置台ＰＤ上に載置されたウエハＷが希ガス原子のイオンが照射される。
工程ＳＴ２では、希ガス原子の活性種、例えば、希ガス原子のイオンが、フルオロカーボン含有膜ＦＬに照射される。これにより、フルオロカーボン含有膜ＦＬ中のフルオロカーボンラジカルが、図４の（ｂ）に示すように、第１領域Ｒ１のエッチングを進行させる。また、この工程ＳＴ２により、フルオロカーボン含有膜ＦＬの膜厚が減少する。
方法ＭＴでは、工程ＳＴ１及び工程ＳＴ２を含むシーケンスＳＱが１回以上実行される。そして、工程ＳＴａにおいて、停止条件が満たされるか否かが判定される。例えば、工程ＳＴａでは、シーケンスＳＱの実行回数が予め設定された回数に至っている場合には、停止条件が満たされるものと判定される。工程ＳＴａにおいて停止条件が満たされないと判定される場合には、シーケンスＳＱが再び実行される。一方、工程ＳＴａにおいて停止条件が満たされると判定される場合には、工程ＳＴｂが実行される。工程ＳＴｂ以後の工程については、後述する。
上述したように、工程ＳＴ１で用いられる処理ガスは、酸素ガスを含んでいない。したがって、第２領域Ｒ２が酸化し、酸化した第２領域Ｒ２がフルオロカーボンの活性種によって削られることが抑制される。但し、工程ＳＴ１で用いられる当該処理ガスは、酸素ガスを含んでいないので、シーケンスＳＱが１回以上実行されると、フルオロカーボン含有膜ＦＬによって、上部開口ＯＰ１及び下部開口ＯＰ２といった開口の幅の縮小が生じ、場合によっては、当該開口が閉塞され得る。
上記開口の幅の縮小に対する一つの対策として、一実施形態の工程ＳＴ１では、プラズマ処理装置の処理容器内の圧力が２０ｍＴｏｒｒ（２．６６６Ｐａ）以下の圧力に設定される。さらに、工程ＳＴ１において処理容器内に供給される処理ガスの全流量に対してフルオロカーボンガスの流量が占める割合は０．１％以上１％以下の範囲の割合に設定される。このようにフルオロカーボンガスが希釈された処理ガスのプラズマを低圧環境下で生成すると、フルオロカーボンの活性種は異方性をもって、即ち、小さい角度分布をもって略鉛直方向にウエハＷに入射する。したがって、マスクＭＫの上面の上、第２領域Ｒ２の上面の上、及び、第２領域Ｒ２によって挟まれた第１領域Ｒ１の上面の上に、他の表面よりもフルオロカーボン含有膜ＦＬが厚く形成される。即ち、マスクＭＫの上面の上、第２領域Ｒ２の上面の上、及び、第２領域Ｒ２によって挟まれた第１領域Ｒ１の上面の上に選択的にフルオロカーボン含有膜ＦＬが形成される。これにより、開口の幅の縮小が抑制される。
また、このような低圧環境下では、フルオロカーボンの活性種は、比較的狭い開口内及び比較的広い開口のいずれにも侵入する。以下、図５及び図６を参照して具体的に説明する。ウエハＷは、図５の（ａ）及び図６の（ａ）に示すように、その上に設けられたマスクＭＫのマスク開口の幅が狭く、高いアスペクト比の上部開口ＯＰ１が形成される領域（以下、「高ＡＲ領域」という）と、図５の（ｂ）及び図６の（ｂ）に示すように、その上に設けられたマスクＭＫのマスク開口の幅が広く、低いアスペクト比の上部開口ＯＰ１が形成される領域（以下、「低ＡＲ領域」という）の双方を有することがある。
このようなウエハＷに対して、高圧条件下で生成された処理ガスのプラズマを用いると、マスクＭＫの上面に対して多量のフルオロカーボンの活性種が供給され、高ＡＲ領域の上部開口ＯＰ１内へのフルオロカーボンの活性種の侵入が妨げられる。その結果、図６の（ａ）に示すように、マスクＭＫの上面の上には厚いフルオロカーボン含有膜ＦＬが形成されるが、第２領域Ｒ２の表面、及び、当該第２領域Ｒ２によって挟まれた第１領域Ｒ１の上面の上に形成されるフルオロカーボン含有膜の膜厚が不足する。これにより、第２領域Ｒ２の削れ、及び、第１領域Ｒ１のエッチングの停止が発生する。また、高圧条件下で生成された処理ガスのプラズマを用いると、低ＡＲ領域の上部開口ＯＰ１内へはフルオロカーボンの活性種が多量に侵入する。その結果、図６の（ｂ）に示すように、第２領域Ｒ２の表面、及び、当該第２領域Ｒ２によって挟まれた第１領域Ｒ１の上面の上に過剰に厚いフルオロカーボン含有膜ＦＬが形成される。その結果、第１領域Ｒ１のエッチングが停止する。
一方、一実施形態の工程ＳＴ１では、低圧条件下で処理ガスのプラズマが生成される。低圧条件下では、生成されたプラズマに基づくフルオロカーボンの活性種は、高ＡＲ領域及び低ＡＲ領域の何れにおいても、上部開口ＯＰ１内に容易に侵入する。したがって、図５の（ａ）及び図５の（ｂ）に示すように、高ＡＲ領域のウエハＷの表面に形成されるフルオロカーボン含有膜ＦＬの膜厚と、低ＡＲ領域のウエハＷの表面に形成されるフルオロカーボン含有膜ＦＬの膜厚との差が低減される。即ち、フルオロカーボン含有膜ＦＬの膜厚のアスペクト比に対する依存性が低減される。また、図５の（ａ）及び図５の（ｂ）に示すように、マスクＭＫの上面の上に形成されるフルオロカーボン含有膜ＦＬの膜厚と、第２領域Ｒ２に挟まれた第１領域Ｒ１の上面の上に形成されるフルオロカーボン含有膜ＦＬの膜厚の差異が、高ＡＲ領域及び低ＡＲ領域の双方において低減される。
但し、低圧条件下において処理ガスのプラズマが生成されると、フルオロカーボンのイオンのエネルギーが高くなり、ウエハＷにダメージを与え得る。例えば、第２領域Ｒ２にダメージが加わり得る。そのため、一実施形態の工程ＳＴ１では、１００Ｖ以上、３００Ｖ以下の実効バイアス電圧が生じる電力に、プラズマ生成用の高周波電力が設定される。例えば、プラズマ処理装置１０において、かかる実効電圧を生じ得るプラズマ生成用の高周波電力は、３００Ｗより小さい電力であり得る。これにより、低圧条件下で生成されたフルオロカーボンのイオンのエネルギーが低減され、ウエハＷに対するダメージが抑制される。
また、一実施形態の工程ＳＴ１では、プラズマ生成用の高周波電力がパルス状に変調されてもよい。即ち、工程ＳＴ１において、プラズマ生成用の高周波電力が第１のレベルと当該第１のレベルよりも低い第２のレベルとに交互に切り換えられてもよい。高周波電力が第１のレベルをとる第１の期間と第２のレベルをとる第２の期間を１周期とするパルス変調の周波数は、例えば、２ｋＨｚ〜４０ｋＨｚの周波数に設定され得る。また、１周期内において第１の期間が占める割合、即ちデューティ比は、２０％以上、８０％以下の比に設定され得る。このようにプラズマ生成用の高周波電力がパルス変調されることにより、第２の期間中にイオンフラックスよりもラジカルフラックスが遅く減衰する。したがって、ラジカルのみが照射される時間が存在することによりイオンフラックスの比率が低くなる。即ち、イオンよりもラジカルが多く生成される。これにより、第１領域Ｒ１のエッチングが進行し、第２領域Ｒ２が露出された状態、即ち、フルオロカーボン含有膜ＦＬによって覆われていない状態の第２領域Ｒ２がエッチングされることが抑制される。
また、一実施形態の工程ＳＴ１では、上部電極３０に電源７０からの電圧が印加されてもよい。電源７０によって上部電極３０に印加される電圧は、−１５０Ｖ以下の電圧であり得る。即ち、電源７０によって上部電極３０に印加される電圧は、絶対値が１５０Ｖ以上の負の電圧であり得る。このように上部電極３０に電源７０からの電圧が印加されると、電極板３４に正イオンが衝突する。これにより、電極板３４からシリコンが放出される。放出されたシリコンは、プラズマ処理装置内に存在するフッ素の活性種と結合し、フッ素の活性種の量を減少させる。その結果、第２領域Ｒ２の削れが抑制される。また、正イオンが電極板３４に向けて引きつけられることにより、電極板３４の表面に付着したフルオロカーボンが除去される。したがって、処理容器の内壁面が清浄な状態に保たれる。
また、一実施形態の工程ＳＴ２では、処理容器内の圧力が３０ｍＴｏｒｒ（４Ｐａ）以下に設定される。また、高周波バイアス電力が０Ｗに設定され得る。このような条件では、希ガスイオンのウエハＷに対する入射角の分布が小さくなり、即ち、イオンが小さい角度分布で略鉛直方向にウエハＷに入射する。これにより、第１領域Ｒ１を効率的にエッチングすることが可能となる。さらに、第２領域Ｒ２のダメージが抑制される。
また、一実施形態の工程ＳＴ２では、上部電極３０に電源７０からの電圧が印加されてもよい。電源７０によって上部電極３０に印加される電圧は、−１５０Ｖ以下の電圧であり得る。即ち、電源７０によって上部電極３０に印加される電圧は、絶対値が１５０Ｖ以上の負の電圧であり得る。工程ＳＴ２の実行期間中には、工程ＳＴ１において生成されたフッ素の活性種が除去されずに処理容器１２内に残存し得る。工程ＳＴ２において上部電極３０に電源７０からの電圧が印加されることにより、電極板３４から放出されたシリコンは、処理空間Ｓ内に存在するフッ素の活性種と結合し、フッ素の活性種の量を低減させる。これにより、フッ素の活性種による第２領域Ｒ２のエッチングが抑制される。
再び図１を参照する。工程ＳＴｂでは、終了条件が満たされるか否かが判定される。例えば、工程ＳＴｂでは、１回以上のシーケンスＳＱと後述する工程ＳＴ３との交互の繰り返しＡＲＰの回数が所定回数に至っている場合に、終了条件が満たされるものと判定される。工程ＳＴｂにおいて終了条件が満たされないと判定される場合には、工程ＳＴ３が実行される。工程ＳＴ３については、後述する。一方、工程ＳＴｂにおいて終了条件が満たされると判定される場合には、方法ＭＴが終了する。なお、繰り返しＡＲＰにおけるシーケンスＳＱの実行回数は異なっていてもよい。例えば、繰り返しＡＲＰにおいて後に行われるシーケンスＳＱの実行回数が先に行われるシーケンスＳＱの実行回数よりも少なくてもよい。また、繰り返しＡＲＰにおいてシーケンスＳＱの実行回数が段階的に減少されてもよい。
上述したようにシーケンスＳＱの１回以上の実行により、図７の（ａ）に示すように、フルオロカーボン含有膜ＦＬの膜厚が大きくなり、当該フルオロカーボン含有膜ＦＬが開口の幅の縮小を生じさせる。この開口の幅の縮小に対する別の対策として、方法ＭＴでは、工程ＳＴ３が実行される。工程ＳＴ３では、フルオロカーボン含有膜ＦＬの膜厚を低減させる処理が行われる。これにより、図７の（ｂ）に示すように、フルオロカーボン含有膜ＦＬの膜厚が減少し、フルオロカーボン含有膜ＦＬによる開口の幅の縮小が防止される。
工程ＳＴ３では、プラズマ処理装置の処理容器内において、フルオロカーボン含有膜ＦＬをエッチングし得る処理ガスのプラズマが生成される。この工程ＳＴ３の処理時間は任意に設定され得る。プラズマ処理装置１０を用いて工程ＳＴ３を実施する場合には、ガスソース群４０から処理ガス供給される。また、工程ＳＴ３では、第１の高周波電源６２からの高周波電力が下部電極ＬＥに供給される。なお、工程ＳＴ３では、第２の高周波電源６４から下部電極ＬＥには高周波バイアス電力が供給されてもよく、或いは、供給されなくてもよい。一実施形態の工程ＳＴ３では、第２の高周波電源６４から下部電極ＬＥに供給される高周波バイアス電力は０Ｗであり得る。また、工程ＳＴ３では、排気装置５０によって処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、処理容器１２内において処理ガスのプラズマが生成され、載置台ＰＤ上に載置されたウエハＷに活性種が照射される。
一実施形態の工程ＳＴ３では、三フッ化窒素（ＮＦ３）ガス及び希ガスを含む処理ガスのプラズマが生成されてもよい。三フッ化窒素ガスが希ガスによって希釈されている場合には、活性種がウエハＷに対して狭い角度分布で、略鉛直方向に入射する。したがって、ウエハＷの水平面上、例えば、マスクＭＫの上面の上で厚く形成されたフルオロカーボン含有膜の膜厚を効率的に低減させることが可能となる。なお、三フッ化窒素ガス及び希ガスを含む処理ガスの全流量中における三フッ化窒素ガスの流量の割合は、例えば、０．３％〜１０％の範囲内の割合であり得る。
一実施形態の工程ＳＴ３では、三フッ化窒素ガスのみを含む処理ガスのプラズマが生成されてもよい。この実施形態では、活性種が等方的にウエハＷに入射する。したがって、ウエハＷの任意の面上に形成されたフルオロカーボン含有膜の膜厚を均一に低減させることが可能となる。図７の（ａ）に示すように、フルオロカーボン含有膜ＦＬは、マスクＭＫの上面、第２領域Ｒ２の上面、及び第１領域Ｒ１の上面のみならず、下部開口ＯＰ２を画成する側壁面に沿って形成される。側壁面に沿って形成された過剰なフルオロカーボン含有膜ＦＬは、第２領域Ｒ２の底部側の隅部に第１領域Ｒ１の残渣を発生させ得る。この実施形態では、活性種をウエハＷに等方的に入射させることにより、側壁面に沿って形成された過剰なフルオロカーボン含有膜ＦＬの膜厚が低減される。したがって、第１領域Ｒ１の残渣の発生が抑制される。その結果、下部開口ＯＰ２の深部における幅を広げることが可能となる。
一実施形態では、シーケンスＳＱの１回以上の実行と工程ＳＴ３との実行との交互の繰り返しＡＲＰに含まれる一部の工程ＳＴ３において、三フッ化窒素ガス及び希ガスを含む処理ガスのプラズマが生成され、当該交互の繰り返しＡＲＰに含まれる他の一部の工程ＳＴ３において、三フッ化窒素ガスのみを含む処理ガスのプラズマが生成されてもよい。例えば、繰り返しＡＲＰにおいて、三フッ化窒素ガス及び希ガスを含む処理ガスのプラズマを生成する程ＳＴ３と、三フッ化窒素ガスのみを含む処理ガスのプラズマを生成する工程ＳＴ３とが交互に実行されてもよい。この実施形態によれば、ウエハＷの水平面上に厚く形成されたフルオロカーボン含有膜ＦＬの膜厚を効率的に低減させ、且つ、ウエハＷの任意の面上に形成されたフルオロカーボン含有膜ＦＬの膜厚を均一に低減させることが可能となる。
また、工程ＳＴ３では、酸素ガス（Ｏ２ガス）及び希ガスを含む処理ガスのプラズマが生成されてもよい。即ち、フルオロカーボン含有膜のエッチングに寄与する処理ガスとして、三フッ化窒素ガスに代えて酸素ガスが用いられてもよい。一実施形態の工程ＳＴ３では、酸素ガスのみを含む処理ガスのプラズマが生成されてもよい。また、一実施形態では、繰り返しＡＲＰに含まれる一部の工程ＳＴ３において、酸素ガス及び希ガスを含む処理ガスのプラズマが生成され、繰り返しＡＲＰに含まれる他の一部の工程ＳＴ３において、酸素ガスのみを含む処理ガスのプラズマが生成されてもよい。例えば、繰り返しＡＲＰにおいて、酸素ガス及び希ガスを含む処理ガスのプラズマを生成する程ＳＴ３と、酸素ガスのみを含む処理ガスのプラズマを生成する工程ＳＴ３とが交互に実行されてもよい。このように、工程ＳＴ３の種々の実施形態では、三フッ化窒素ガスに代えて酸素ガスが用いられてもよい。
以下、方法ＭＴの評価のために行った種々の実験について説明するが、本発明は以下の実験例によって限定されるものではない。
（実験例１）
実験例１では、図８の（ａ）に示すウエハＷ１を準備した。ウエハＷ１は、基板１００上に、２００ｎｍの厚さのシリコン酸化膜１０２を有し、シリコン酸化膜１０２上に、４０ｎｍの幅の開口を提供するアモルファスカーボン製のマスク１０４を有するものであった。このウエハＷ１に対して、実験例１では、表１に示す条件の方法ＭＴをプラズマ処理装置１０を用いて適用した。具体的に、実験例１では、工程ＳＴ１及び工程ＳＴ２を含むシーケンスＳＱを３０回実行し、次いで、工程ＳＴ３と２０回のシーケンスＳＱとを交互に４回実行した。また、比較のため、ウエハＷ１に対して、表１に示す比較実験例１及び比較実験例２の処理をプラズマ処理装置１０を用いて適用した。比較実験例１では、酸素ガスを含む処理ガスを用いてフルオロカーボン含有膜を形成する工程とＡｒガスのプラズマにウエハＷ１を晒す工程とを交互に３０回実行した。また、比較実験例２では、実験例１の工程ＳＴ１及び工程ＳＴ２と同様の二つの工程を交互に３０回実行し、工程ＳＴ３は実行しなかった。なお、実験例１、比較実験例１、及び比較実験例２の全ての工程において、高周波バイアス電力を０Ｗに設定した。
Figure 0006320282
そして、図８の（ｂ）に示すように、シリコン酸化膜１０２に形成された開口ＯＰの底部における幅ＷＢを測定した。測定の結果、比較実験例１では、幅ＷＢは１６ｎｍであった。比較実験例２では、フルオロカーボン含有膜によって開口が閉塞され、シリコン酸化膜１０２のエッチングが途中で停止した。また、実験例１では、幅ＷＢは１８ｎｍであった。比較実験例２の結果と実験例１の結果を比較すれば明らかなように、工程ＳＴ１に酸素ガスを含まない処理ガスを用いても、工程ＳＴ３を含む実験例１では、開口ＯＰを閉塞させることなく、深部においても広い幅を有する開口ＯＰを形成することが可能であることが確認された。
（実験例２）
実験例２では、図２の（ｂ）に示したウエハＷに対して、表２に示す条件の方法ＭＴをプラズマ処理装置１０を用いて適用した。具体的に、実験例２では、工程ＳＴ１及び工程ＳＴ２を含むシーケンスＳＱを３０回実行し、次いで、工程ＳＴ３を実行し、次いで、シーケンスＳＱを２０回実行した。また、比較のため、図２の（ｂ）に示したウエハＷに対して、表２に示す比較実験例３の処理をプラズマ処理装置１０を用いて適用した。比較実験例３では、酸素ガスを含む処理ガスを用いてフルオロカーボン含有膜を形成する工程とＡｒガスのプラズマにウエハＷを晒す工程とを交互に３０回実行した。なお、実験例２、及び比較実験例３の全ての工程において、高周波バイアス電力を０Ｗに設定した。また、実験例２及び比較実験例３に用いたウエハＷの第１領域Ｒ１は酸化シリコン製であり、第２領域Ｒ２は窒化シリコン製であった。
Figure 0006320282
そして、図９に示すように、マスクＭＫの縁部直下での第２領域Ｒ２の膜厚減少量Ｄ１、及び、第２領域Ｒ２の肩部での膜厚減少量Ｄ２を測定した。測定の結果、比較実験例３では、膜厚減少量Ｄ１、膜厚減少量Ｄ２はそれぞれ７．１ｎｍ、１０．３ｎｍであった。一方、実験例２では、膜厚減少量Ｄ１、膜厚減少量Ｄ２はそれぞれ、４．４ｎｍ、４．４ｎｍであった。したがって、工程ＳＴ１において酸素ガスを含まない処理ガスを用いた実験例２によれば、酸素ガスを含む処理ガスを用いた比較実験例３よりも、第２領域Ｒ２の削れが抑制されることが確認された。
（実験例３）
実験例３では、実験例１に用いたウエハＷ１と同様のウエハに対して、表３に示す条件の方法ＭＴを、プラズマ処理装置１０を用いて適用した。具体的には、工程ＳＴ１と工程ＳＴ２を含むシーケンスの実行と工程ＳＴ３の実行との繰り返しＡＲＰに含まれる一部の工程ＳＴ３では、ＮＦ３ガスとＡｒガスを含む処理ガスを用い、繰り返しＡＲＰに含まれる他の一部の工程ＳＴ３では、ＮＦ３ガスのみを含む処理ガスを用いた。なお、実験例３の全ての工程において、高周波バイアス電力を０Ｗに設定した。
Figure 0006320282
そして、実験例１と同様に幅ＷＢを測定した。測定の結果、実験例３では、幅ＷＢは２５ｎｍであった。したがって、繰り返しＡＲＰに含まれる一部の工程ＳＴ３において、ＮＦ３ガスのみを含む処理ガスを用いた実験例３では、実験例１よりも、開口の深部における幅を広げることが可能であることが確認された。
（実験例４）
実験例４では、図１０の（ａ）に示すウエハＷ２、及び図１０の（ｂ）に示すウエハＷ３を準備した。ウエハＷ２は、基板１１０上に、２５０ｎｍの厚さのシリコン酸化膜１１２を有し、シリコン酸化膜１１２上に、アモルファスカーボン製のマスク１１４を有するものであった。また、ウエハＷ２のシリコン酸化膜１１２にはマスク１１４のマスク開口に連続する低アスペクト比の開口ＯＰＬを予め形成しておいた。開口ＯＰＬの幅は、２５０ｎｍであり、開口ＯＰＬの深さは２５０ｎｍであった。ウエハＷ３は、基板１２０上に、２００ｎｍの厚さのシリコン酸化膜１２２を有し、シリコン酸化膜１２２上に、アモルファスカーボン製のマスク１２４を有するものであった。また、ウエハＷ３のシリコン酸化膜１２２にはマスク１２４のマスク開口に連続する高アスペクト比の開口ＯＰＨを予め形成しておいた。開口ＯＰＨの幅は、４０ｎｍであり、開口ＯＰＬの深さは２５０ｎｍであった。実験例４では、これらウエハＷ２及びウエハＷ３に対して表４に示す条件の処理を、プラズマ処理装置１０を用いて適用した。具体的には、フルオロカーボンガスを含み酸素ガスを含まない処理ガスのプラズマを、１００Ｗのプラズマ生成用の高周波電力を用い１５ｍＴｏｒｒの圧力（即ち、２０ｍＴｏｒｒ以下の低圧）で生成し、フルオロカーボン含有膜ＦＬを形成した。また、比較のため、表４に示す比較実験例４及び比較実験例５の処理をプラズマ処理装置１０を用いてウエハＷ２及びウエハＷ３に適用した。比較実験例４では、実験例４と同様の処理ガスのプラズマを、比較的高い３００Ｗの高周波電力を用い、２０ｍＴｏｒｒよりも高い３０ｍＴｏｒｒの圧力で生成し、フルオロカーボン含有膜ＦＬを形成した。また、比較実験例５では、実験例４と同様の処理ガスのプラズマを、１５ｍＴｏｒｒの圧力（即ち、２０ｍＴｏｒｒ以下の低圧）で生成し、フルオロカーボン含有膜ＦＬを形成したが、当該プラズマを３００Ｗの高周波電力を用いて生成した。なお、実験例４、比較実験例４、及び比較実験例５の全ての工程において、高周波バイアス電力を０Ｗに設定した。
Figure 0006320282
そして、ウエハＷ２の開口ＯＰＬの深部に形成されたフルオロカーボン含有膜ＦＬの膜厚Ｔ１、及び、ウエハＷ３の開口ＯＰＨの深部に形成されたフルオロカーボン含有膜ＦＬの膜厚Ｔ２を測定した。測定の結果、比較実験例４では、膜厚Ｔ１、膜厚Ｔ２はそれぞれ４４ｎｍ、２１ｎｍであった。比較実験例５では、膜厚Ｔ１は３１ｎｍであったが、開口ＯＰＨの深部ではシリコン酸化膜１２２がエッチングされ、フルオロカーボン含有膜は形成されなかった。また、実験例４では、膜厚Ｔ１、膜厚Ｔ２はそれぞれ２５ｎｍ、１７ｎｍであった。実験例４の膜厚Ｔ１、膜厚Ｔ２と比較実験例４の膜厚Ｔ１、膜厚Ｔ２を比較すれば明らかなように、２０ｍＴｏｒｒ（２．６６６Ｐａ）以下の低圧でプラズマを生成することにより、高アスペクト比の開口の深部に形成されるフルオロカーボン含有膜の膜厚と低アスペクト比の開口の深部に形成されるフルオロカーボン含有膜の膜厚の差異を低減することが可能であることが確認された。また、実験例４の膜厚Ｔ１、膜厚Ｔ２と比較実験例５の膜厚Ｔ１、膜厚Ｔ２を比較すれば明らかなように、２０ｍＴｏｒｒ（２．６６６Ｐａ）以下の低圧で低い実効バイアス電圧を生じる高周波電力、例えば１００Ｗの高周波電力を用いてプラズマを生成することにより、ウエハに加わるダメージを抑制しつつフルオロカーボン含有膜を形成することが可能であることが確認された。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、方法ＭＴの実施には、下部電極ＬＥにプラズマ生成用の高周波電力が供給されているが、当該高周波電力は上部電極に供給されてもよい。また、方法ＭＴの実施には、プラズマ処理装置１０以外のプラズマ処理装置を用いることができる。具体的には、誘導結合型のプラズマ処理装置、又は、マイクロ波といった表面波によってプラズマを生成するプラズマ処理装置のように、任意のプラズマ処理装置を用いて方法ＭＴを実施することが可能である。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、ＥＳＣ…静電チャック、ＬＥ…下部電極、３０…上部電極、３４…電極板、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、７０…電源、Ｗ…ウエハ、Ｒ１…第１領域、Ｒ２…第２領域、ＭＫ…マスク、ＦＬ…フルオロカーボン含有膜。

Claims (13)

  1. 被処理体に対するプラズマ処理によって、シリコン原子及び酸素原子を含む第１領域を該第１領域とは異なる材料から構成された第２領域に対して選択的にエッチングする方法であって、該被処理体は、凹部を画成する前記第２領域、該凹部を埋め、且つ前記第２領域を覆うように設けられた前記第１領域、及び前記凹部の上に開口を提供し前記第１領域上に設けられたマスクを有し、
    該方法は、
    フルオロカーボンガスを含み酸素ガスを含まない処理ガスのプラズマを生成することにより、前記被処理体上にフルオロカーボン含有膜を形成する工程と、
    前記フルオロカーボン含有膜に含まれるフルオロカーボンのラジカルにより前記第１領域をエッチングする工程と、
    を各々が含む１回以上のシーケンスを実行する工程と、
    前記フルオロカーボン含有膜の膜厚を低減させる工程と、
    を含み、
    前記１回以上のシーケンスを実行する工程と前記膜厚を低減させる工程との交互の繰り返しが実行される、方法。
  2. 前記膜厚を低減させる工程では、三フッ化窒素ガスのみを含む処理ガスのプラズマが生成される、請求項１に記載の方法。
  3. 前記膜厚を低減させる工程では、三フッ化窒素ガス及び希ガスを含む処理ガスのプラズマが生成される、請求項１に記載の方法。
  4. 前記交互の繰り返しに含まれる一部の前記膜厚を低減させる前記工程において、三フッ化窒素ガス及び希ガスを含む処理ガスのプラズマが生成され、
    前記交互の繰り返しに含まれる他の一部の前記膜厚を低減させる前記工程において、三フッ化窒素ガスのみを含む処理ガスのプラズマが生成される、
    請求項１に記載の方法。
  5. 前記膜厚を低減させる工程では、酸素ガスのみを含む処理ガスのプラズマが生成される、請求項１に記載の方法。
  6. 前記膜厚を低減させる工程では、酸素ガス及び希ガスを含む処理ガスのプラズマが生成される、請求項１に記載の方法。
  7. 前記交互の繰り返しに含まれる一部の前記膜厚を低減させる前記工程において、酸素ガス及び希ガスを含む処理ガスのプラズマが生成され、
    前記交互の繰り返しに含まれる他の一部の前記膜厚を低減させる前記工程において、酸素ガスのみを含む処理ガスのプラズマが生成される、
    請求項１に記載の方法。
  8. 前記フルオロカーボン含有膜を形成する工程では、前記被処理体を収容した処理容器内の圧力が２．６６６Ｐａ以下の圧力に設定される、請求項１〜７の何れか一項に記載の方法。
  9. 前記フルオロカーボン含有膜を形成する工程では、１００Ｖ以上、３００Ｖ以下の実効バイアス電圧が生じるプラズマ生成用の高周波電力が用いられる、請求項１〜８の何れか一項に記載の方法。
  10. 前記フルオロカーボン含有膜を形成する工程では、容量結合型のプラズマ処理装置が用いられ、該プラズマ処理装置の上部電極のシリコン製の電極板に正イオンを引き込むための電圧が印加される、請求項１〜９の何れか一項に記載の方法。
  11. 前記第１領域をエッチングする工程では、希ガスのプラズマが生成される、請求項１〜１０の何れか一項に記載の方法。
  12. 前記第１領域は、酸化シリコン、酸窒化ケイ素、又は炭素含有酸化ケイ素から構成されている、請求項１〜１１の何れか一項に記載の方法。
  13. 前記第２領域は、シリコン、炭素、窒化シリコン、又は金属から構成されている、請求項１〜１２の何れか一項に記載の方法。
JP2014246745A 2014-12-05 2014-12-05 エッチング方法 Active JP6320282B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2014246745A JP6320282B2 (ja) 2014-12-05 2014-12-05 エッチング方法
CN201580060311.XA CN107078050B (zh) 2014-12-05 2015-11-20 蚀刻方法
KR1020177012095A KR102418244B1 (ko) 2014-12-05 2015-11-20 에칭 방법
PCT/JP2015/082646 WO2016088575A1 (ja) 2014-12-05 2015-11-20 エッチング方法
US15/527,360 US10090191B2 (en) 2014-12-05 2015-11-20 Selective plasma etching method of a first region containing a silicon atom and an oxygen atom
TW104140016A TWI671815B (zh) 2014-12-05 2015-12-01 蝕刻方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014246745A JP6320282B2 (ja) 2014-12-05 2014-12-05 エッチング方法

Publications (2)

Publication Number Publication Date
JP2016111177A JP2016111177A (ja) 2016-06-20
JP6320282B2 true JP6320282B2 (ja) 2018-05-09

Family

ID=56091525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014246745A Active JP6320282B2 (ja) 2014-12-05 2014-12-05 エッチング方法

Country Status (6)

Country Link
US (1) US10090191B2 (ja)
JP (1) JP6320282B2 (ja)
KR (1) KR102418244B1 (ja)
CN (1) CN107078050B (ja)
TW (1) TWI671815B (ja)
WO (1) WO2016088575A1 (ja)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9373517B2 (en) 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US10224210B2 (en) 2014-12-09 2019-03-05 Applied Materials, Inc. Plasma processing system with direct outlet toroidal plasma source
US11257693B2 (en) 2015-01-09 2022-02-22 Applied Materials, Inc. Methods and systems to improve pedestal temperature control
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
CN108292602B (zh) * 2015-12-18 2023-08-18 应用材料公司 清洁方法
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US10629473B2 (en) * 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10062585B2 (en) 2016-10-04 2018-08-28 Applied Materials, Inc. Oxygen compatible plasma source
US10062579B2 (en) 2016-10-07 2018-08-28 Applied Materials, Inc. Selective SiN lateral recess
US9947549B1 (en) 2016-10-10 2018-04-17 Applied Materials, Inc. Cobalt-containing material removal
US9768034B1 (en) 2016-11-11 2017-09-19 Applied Materials, Inc. Removal methods for high aspect ratio structures
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10242908B2 (en) 2016-11-14 2019-03-26 Applied Materials, Inc. Airgap formation with damage-free copper
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10403507B2 (en) 2017-02-03 2019-09-03 Applied Materials, Inc. Shaped etch profile with oxidation
US10043684B1 (en) 2017-02-06 2018-08-07 Applied Materials, Inc. Self-limiting atomic thermal etching systems and methods
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US20180230597A1 (en) * 2017-02-14 2018-08-16 Applied Materials, Inc. Method and apparatus of remote plasmas flowable cvd chamber
JP6851217B2 (ja) * 2017-02-16 2021-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10319649B2 (en) 2017-04-11 2019-06-11 Applied Materials, Inc. Optical emission spectroscopy (OES) for remote plasma monitoring
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10049891B1 (en) 2017-05-31 2018-08-14 Applied Materials, Inc. Selective in situ cobalt residue removal
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10354889B2 (en) 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
US10170336B1 (en) 2017-08-04 2019-01-01 Applied Materials, Inc. Methods for anisotropic control of selective silicon removal
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
US10128086B1 (en) 2017-10-24 2018-11-13 Applied Materials, Inc. Silicon pretreatment for nitride removal
US10283324B1 (en) 2017-10-24 2019-05-07 Applied Materials, Inc. Oxygen treatment for nitride etching
US10424487B2 (en) 2017-10-24 2019-09-24 Applied Materials, Inc. Atomic layer etching processes
US10256112B1 (en) 2017-12-08 2019-04-09 Applied Materials, Inc. Selective tungsten removal
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
JP7022651B2 (ja) 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11114304B2 (en) * 2018-11-30 2021-09-07 Tokyo Electron Limited Substrate processing method
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
CN118315254A (zh) 2019-01-22 2024-07-09 应用材料公司 用于控制脉冲电压波形的反馈回路
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
JP7462444B2 (ja) * 2020-03-19 2024-04-05 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11462388B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Plasma processing assembly using pulsed-voltage and radio-frequency power
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11984306B2 (en) 2021-06-09 2024-05-14 Applied Materials, Inc. Plasma chamber and chamber component cleaning methods
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
US12106938B2 (en) 2021-09-14 2024-10-01 Applied Materials, Inc. Distortion current mitigation in a radio frequency plasma processing chamber
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11972924B2 (en) 2022-06-08 2024-04-30 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US12111341B2 (en) 2022-10-05 2024-10-08 Applied Materials, Inc. In-situ electric field detection method and apparatus

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326864B2 (ja) * 1993-03-26 2002-09-24 松下電器産業株式会社 ドライエッチング方法
JPH10242130A (ja) * 1996-04-26 1998-09-11 Hitachi Ltd プラズマ処理方法及び装置
TW487983B (en) * 1996-04-26 2002-05-21 Hitachi Ltd Manufacturing method for semiconductor device
US5942446A (en) * 1997-09-12 1999-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
WO2000079586A1 (fr) * 1999-06-24 2000-12-28 Hitachi, Ltd. Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
JP2003151956A (ja) * 2001-11-19 2003-05-23 Sony Corp 半導体装置製造工程における窒化シリコン膜のエッチング方法
KR101075045B1 (ko) * 2002-10-11 2011-10-19 램 리써치 코포레이션 플라즈마 에칭 성능 강화를 위한 방법
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
US7404874B2 (en) * 2004-06-28 2008-07-29 International Business Machines Corporation Method and apparatus for treating wafer edge region with toroidal plasma
JP4512529B2 (ja) * 2005-07-15 2010-07-28 住友精密工業株式会社 エッチング方法及びエッチング装置
JP5893864B2 (ja) * 2011-08-02 2016-03-23 東京エレクトロン株式会社 プラズマエッチング方法
TWM487983U (zh) * 2014-04-29 2014-10-11 Ledyoung Tech Corp 組合式燈具
JP6424049B2 (ja) * 2014-09-12 2018-11-14 株式会社日立ハイテクノロジーズ プラズマ処理装置

Also Published As

Publication number Publication date
US20170323825A1 (en) 2017-11-09
CN107078050B (zh) 2020-05-12
CN107078050A (zh) 2017-08-18
US10090191B2 (en) 2018-10-02
JP2016111177A (ja) 2016-06-20
KR20170093111A (ko) 2017-08-14
TW201631656A (zh) 2016-09-01
KR102418244B1 (ko) 2022-07-07
TWI671815B (zh) 2019-09-11
WO2016088575A1 (ja) 2016-06-09

Similar Documents

Publication Publication Date Title
JP6320282B2 (ja) エッチング方法
JP6315809B2 (ja) エッチング方法
JP6689674B2 (ja) エッチング方法
JP6396699B2 (ja) エッチング方法
KR102513051B1 (ko) 에칭 방법
JP2015216208A (ja) エッチング方法
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
JP6592400B2 (ja) エッチング方法
JP2016157793A (ja) エッチング方法
US20170011939A1 (en) Etching method
JP2016136616A (ja) エッチング方法
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
US9633864B2 (en) Etching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180403

R150 Certificate of patent or registration of utility model

Ref document number: 6320282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250