JP6390281B2 - 情報処理装置、ストレージ制御装置、情報処理プログラム、ストレージ制御プログラムおよび情報処理システム - Google Patents
情報処理装置、ストレージ制御装置、情報処理プログラム、ストレージ制御プログラムおよび情報処理システム Download PDFInfo
- Publication number
- JP6390281B2 JP6390281B2 JP2014180644A JP2014180644A JP6390281B2 JP 6390281 B2 JP6390281 B2 JP 6390281B2 JP 2014180644 A JP2014180644 A JP 2014180644A JP 2014180644 A JP2014180644 A JP 2014180644A JP 6390281 B2 JP6390281 B2 JP 6390281B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- response
- path
- input
- server
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/28—Timers or timing mechanisms used in protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Debugging And Monitoring (AREA)
Description
図1は、実施の形態にかかる情報処理システム100の一実施例を示す説明図である。図1において、情報処理システム100は、情報処理装置101と、ストレージ制御装置102と、記憶装置103と、を含む。
図2は、実施の形態にかかる情報処理システム100のシステム構成例を示す説明図である。図2において、情報処理システム100は、サーバ101と、ストレージ制御装置102と、記憶装置103と、を含む。サーバ101はストレージ制御装置102と複数のケーブルで接続される。
図3は、実施の形態にかかるサーバ101のハードウェア構成例を示すブロック図である。図3において、サーバ101は、CPU301と、メモリ302と、I/F(Interface)303と、ディスクドライブ304と、ディスク305と、を有する。また、各構成部は、バス300によってそれぞれ接続される。
図4は、実施の形態にかかるストレージ制御装置102のハードウェア構成例を示すブロック図である。図4において、ストレージ制御装置102は、CPU401と、メモリ402と、I/F403とを有する。また、各構成部は、バス400によってそれぞれ接続される。
図5は、タイムアウト管理テーブル501の記憶内容の一例を示す説明図である。図5において、ストレージ制御装置102のタイムアウト管理テーブル501は、例えば、ストレージ制御装置102によって作成、更新され、ストレージ制御装置102のメモリ402に記憶される。
図6は、エラーハンドリング管理テーブル601の記憶内容の一例を示す説明図である。図6において、サーバ101のエラーハンドリング管理テーブル601は、例えば、サーバ101によって作成、更新され、サーバ101のメモリ302またはディスク305に記憶される。
図7は、LUNエラーカウンタテーブル701の記憶内容の一例を示す説明図である。図7において、サーバ101のLUNエラーカウンタテーブル701は、例えば、サーバ101によって作成、更新され、サーバ101のメモリ302またはディスク305に記憶される。
図8は、パスエラーカウンタテーブル801の記憶内容の一例を示す説明図である。図8において、サーバ101のパスエラーカウンタテーブル801は、例えば、サーバ101によって作成、更新され、サーバ101のメモリ302またはディスク305に記憶される。
次に、図2に示したサーバ101の機能的構成例について説明する。図9は、実施の形態にかかるサーバ101の機能的構成例を示すブロック図である。図9においてサーバ101は、タイムアウト管理テーブル取得部901と、エラーハンドリング設定部902と、エラーハンドリング処理部903とを含む構成である。タイムアウト管理テーブル取得部901と、エラーハンドリング設定部902と、エラーハンドリング処理部903とを含む機能部は、具体的には、例えば、図3に示したメモリ302などの記憶装置に記憶されたプログラムをCPU301に実行させることにより、その機能を実現する。各機能部の処理結果は、例えば、図3に示したメモリ302などの記憶装置に記憶される。
次に、図2に示したストレージ制御装置102の機能的構成例について説明する。図10は、実施の形態にかかるストレージ制御装置102の機能的構成例を示すブロック図である。図10においてストレージ制御装置102は、タイムアウト管理テーブル返却部1001と、タイムアウト管理テーブル設定部1002と、エラーハンドリング処理部1003とを含む構成である。タイムアウト管理テーブル返却部1001と、タイムアウト管理テーブル設定部1002と、エラーハンドリング処理部1003とを含む機能部は、具体的には、例えば、図4に示したメモリ402などの記憶装置に記憶されたプログラムをCPU401に実行させることにより、その機能を実現する。各機能部の処理結果は、例えば、図4に示したメモリ402などの記憶装置に記憶される。
図11は、実施の形態にかかるタイムアウト管理テーブル501登録動作の一例を示すシーケンス図である。図11において、まず、サーバ101は起動を開始する(ステップS1101)。例えば、ユーザがサーバ101の電源をオンにすることでサーバ101は起動を開始する。
図12は、実施の形態にかかるエラーハンドリング処理動作の一例を示すシーケンス図である。図12において、まず、サーバ101は、ストレージ制御装置102に入出力要求を発行する(ステップS1201)。
図13は、実施の形態にかかるサーバ101のエラーハンドリング管理テーブル601作成処理手順の一例を示すフローチャートである。図13において、まず、サーバ101は、タイムアウト管理テーブル501の取得をストレージ制御装置102に要求する(ステップS1301)。
図14は、実施の形態にかかるストレージ制御装置102のタイムアウト管理テーブル501更新処理手順の一例を示すフローチャートである。図14において、まず、ストレージ制御装置102は、タイムアウト管理テーブル501の取得要求をサーバ101から受信したか否かを判断する(ステップS1401)。
図15は、実施の形態にかかるサーバ101のエラーハンドリング処理手順の一例を示すフローチャートである。図15において、まず、サーバ101は、ストレージ制御装置102に対して、入出力要求を発行する(ステップS1501)。この入出力要求は、例えば上位のプログラムからの要求により発行される。
図16は、実施の形態にかかるサーバ101のエラーカウンタテーブル更新処理手順の一例を示すフローチャートである。図16において、まず、サーバ101は、LUNエラーカウンタテーブル701を更新する(ステップS1601)。具体的には、サーバ101は、エラー応答があった入出力要求で用いた論理ボリュームのLUNを特定する。サーバ101は、特定したLUNのエラーカウンタ値に特定したエラー種別のエラーカウンタ加算値(LUN)を加算する。
図17は、実施の形態にかかるストレージ制御装置102のエラーハンドリング処理手順の一例を示すフローチャートである。図17において、まず、ストレージ制御装置102は、サーバ101から入出力要求を受信したか否かを判断する(ステップS1701)。サーバ101から入出力要求を受信しない場合(ステップS1701:No)、ストレージ制御装置102の処理はステップS1701に戻る。
前記複数のパスのいずれかのパスを介して発行された入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられたパス切替情報に基づいて、前記入出力に用いるパスを切り替える制御部と、
を有することを特徴とする情報処理装置。
前記タイマ値と、同一パスでリトライを行うか否かを示すリトライ情報とを関連付けてさらに記憶し、
前記制御部は、
前記入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられたリトライ情報が、同一パスでリトライを行うことを示す場合、同一パスでリトライを行い、同一パスでリトライを行わないことを示す場合、または、前記同一パスでのリトライがエラー応答の場合、前記パス切替情報に基づいて、前記入出力に用いるパスを切り替えることを特徴とする付記1に記載の情報処理装置。
前記複数のパスのそれぞれのパスと、前記パスの状態に対応するカウンタ値とを関連付けてさらに記憶し、および、前記タイマ値と、前記エラー種別に対応した加算値とを関連付けてさらに記憶し、
前記制御部は、
前記入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられた加算値を、前記入出力要求を発行したパスに関連付けられたカウンタ値に加算し、加算したカウンタ値に基づいて、前記入出力要求を発行したパスの状態を遷移することを特徴とする付記1または2に記載の情報処理装置。
前記ストレージ制御装置から前記エラー種別を取得し、取得した前記エラー種別に対応したタイマ値を前記ストレージ制御装置に送信することを特徴とする付記1〜3のいずれか一つに記載の情報処理装置。
自装置に接続される複数のパスのうち入出力に用いるパスの切り替えを、入出力要求を発行してからエラー応答を受け付けるまでの応答時間に基づいて行う情報処理装置からの入出力要求に対するエラーを検出したことに応じて、前記入出力要求を受け付けてから前記エラーのエラー種別と関連付けられたタイムアウト時間が経過した時に、前記情報処理装置にエラー応答をする制御部と、
を有することを特徴とするストレージ制御装置。
前記情報処理装置に前記エラー種別を送信し、前記送信したエラー種別に対応したタイマ値を前記情報処理装置から受信し、受信したタイマ値で前記タイムアウト時間を変更することを特徴とする付記5に記載のストレージ制御装置。
エラー種別に対応したタイムアウト時間でエラー応答するストレージ制御装置に接続される複数のパスのうち入出力に用いるパスの切り替えを行うか否かを示すパス切替情報と、前記エラー種別に対応したタイマ値とを関連付けて記憶し、
前記複数のパスのいずれかのパスを介して発行された入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられたパス切替情報に基づいて、前記入出力に用いるパスを切り替える、
処理を実行させることを特徴とする情報処理プログラム。
エラー種別と、前記エラー種別に対応したタイムアウト時間とを関連付けて記憶し、
自装置に接続される複数のパスのうち入出力に用いるパスの切り替えを、入出力要求を発行してからエラー応答を受け付けるまでの応答時間に基づいて行う情報処理装置からの入出力要求に対するエラーを検出したことに応じて、前記入出力要求を受け付けてから前記エラーのエラー種別と関連付けられたタイムアウト時間が経過した時に、前記情報処理装置にエラー応答をする、
処理を実行させることを特徴とするストレージ制御プログラム。
エラー種別に対応したタイムアウト時間でエラー応答するストレージ制御装置に接続される複数のパスのうち入出力に用いるパスの切り替えを行うか否かを示すパス切替情報と、前記エラー種別に対応したタイマ値とを関連付けて記憶し、
前記複数のパスのいずれかのパスを介して発行された入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられたパス切替情報に基づいて、前記入出力に用いるパスを切り替える、
処理を実行させる情報処理プログラムを記録したことを特徴とする前記コンピュータに読み取り可能な記録媒体。
エラー種別と、前記エラー種別に対応したタイムアウト時間とを関連付けて記憶し、
自装置に接続される複数のパスのうち入出力に用いるパスの切り替えを、入出力要求を発行してからエラー応答を受け付けるまでの応答時間に基づいて行う情報処理装置からの入出力要求に対するエラーを検出したことに応じて、前記入出力要求を受け付けてから前記エラーのエラー種別と関連付けられたタイムアウト時間が経過した時に、前記情報処理装置にエラー応答をする、
処理を実行させるストレージ制御プログラムを記録したことを特徴とする前記コンピュータに読み取り可能な記録媒体。
102 ストレージ制御装置
103 記憶装置
901 タイムアウト管理テーブル取得部
902 エラーハンドリング設定部
903 エラーハンドリング処理部
1001 タイムアウト管理テーブル返却部
1002 タイムアウト管理テーブル設定部
1003 エラーハンドリング処理部
Claims (8)
- エラー種別に対応したタイムアウト時間でエラー応答するストレージ制御装置に接続される複数のパスのうち入出力に用いるパスの切り替えを行うか否かを示すパス切替情報と、前記エラー種別に対応したタイマ値とを関連付けて記憶する記憶部と、
前記複数のパスのいずれかのパスを介して発行された入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられたパス切替情報に基づいて、前記入出力に用いるパスを切り替える制御部と、
を有することを特徴とする情報処理装置。 - 前記記憶部は、
前記タイマ値と、同一パスでリトライを行うか否かを示すリトライ情報とを関連付けてさらに記憶し、
前記制御部は、
前記入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられたリトライ情報が、同一パスでリトライを行うことを示す場合、同一パスでリトライを行い、同一パスでリトライを行わないことを示す場合、または、前記同一パスでのリトライがエラー応答の場合、前記パス切替情報に基づいて、前記入出力に用いるパスを切り替えることを特徴とする請求項1に記載の情報処理装置。 - 前記記憶部は、
前記複数のパスのそれぞれのパスと、前記パスの状態に対応するカウンタ値とを関連付けてさらに記憶し、および、前記タイマ値と、前記エラー種別に対応した加算値とを関連付けてさらに記憶し、
前記制御部は、
前記入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられた加算値を、前記入出力要求を発行したパスに関連付けられたカウンタ値に加算し、加算したカウンタ値に基づいて、前記入出力要求を発行したパスの状態を遷移することを特徴とする請求項1または2に記載の情報処理装置。 - 前記制御部は、
前記ストレージ制御装置から前記エラー種別を取得し、取得した前記エラー種別に対応したタイマ値を前記ストレージ制御装置に送信することを特徴とする請求項1〜3のいずれか一つに記載の情報処理装置。 - エラー種別に対応したタイムアウト時間でエラー応答するストレージ制御装置に接続される複数のパスのうち入出力に用いるパスの切り替えを行うか否かを示すパス切替情報と、前記エラー種別に対応したタイマ値とを関連付けて記憶する記憶部と、前記複数のパスのいずれかのパスを介して発行された入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられたパス切替情報に基づいて、前記入出力に用いるパスを切り替える制御部と、を有する情報処理装置と、
前記エラー種別と、前記エラー種別に対応したタイムアウト時間とを関連付けて記憶する記憶部と、前記情報処理装置からの入出力要求に対するエラーを検出したことに応じて、前記入出力要求を受け付けてから前記エラーのエラー種別と関連付けられたタイムアウト時間が経過した時に、前記情報処理装置にエラー応答をする制御部と、を有するストレージ制御装置と、
を含むことを特徴とする情報処理システム。 - 入出力要求を発行してからエラー応答を受け付けるまでの応答時間に対応するタイマ値に基づいて複数のパスのうち入出力に用いるパスの切り替えを行う情報処理装置と接続可能なストレージ制御装置であって、
エラー種別ごとの前記情報処理装置のタイマ値に関する情報を受信し、受信した前記情報に基づいて前記情報処理装置の種別ごとおよび前記エラー種別ごとに設定されたタイムアウト時間を記憶部に記憶し、
前記情報処理装置のいずれかからの入出力要求に対するエラーを検出したことに応じて、前記入出力要求を受け付けてから当該情報処理装置の種別および前記エラーのエラー種別に対応するタイムアウト時間が経過した時に、当該情報処理装置にエラー応答をする、
制御部を有することを特徴とするストレージ制御装置。 - コンピュータに、
エラー種別に対応したタイムアウト時間でエラー応答するストレージ制御装置に接続される複数のパスのうち入出力に用いるパスの切り替えを行うか否かを示すパス切替情報と、前記エラー種別に対応したタイマ値とを関連付けて記憶し、
前記複数のパスのいずれかのパスを介して発行された入出力要求に対するエラー応答を前記ストレージ制御装置から受け付けたことに応じて、前記入出力要求を発行してから前記エラー応答を受け付けるまでの応答時間に対応するタイマ値に関連付けられたパス切替情報に基づいて、前記入出力に用いるパスを切り替える、
処理を実行させることを特徴とする情報処理プログラム。 - コンピュータに、
エラー種別と、前記エラー種別に対応したタイムアウト時間とを関連付けて記憶し、
自装置に接続される複数のパスのうち入出力に用いるパスの切り替えを、入出力要求を発行してからエラー応答を受け付けるまでの応答時間に基づいて行う情報処理装置からの入出力要求に対するエラーを検出したことに応じて、前記入出力要求を受け付けてから前記エラーのエラー種別と関連付けられたタイムアウト時間が経過した時に、前記情報処理装置にエラー応答をする、
処理を実行させることを特徴とするストレージ制御プログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014180644A JP6390281B2 (ja) | 2014-09-04 | 2014-09-04 | 情報処理装置、ストレージ制御装置、情報処理プログラム、ストレージ制御プログラムおよび情報処理システム |
US14/789,169 US20160073315A1 (en) | 2014-09-04 | 2015-07-01 | Information processing apparatus, storage control apparatus, and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014180644A JP6390281B2 (ja) | 2014-09-04 | 2014-09-04 | 情報処理装置、ストレージ制御装置、情報処理プログラム、ストレージ制御プログラムおよび情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016053927A JP2016053927A (ja) | 2016-04-14 |
JP6390281B2 true JP6390281B2 (ja) | 2018-09-19 |
Family
ID=55438813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014180644A Expired - Fee Related JP6390281B2 (ja) | 2014-09-04 | 2014-09-04 | 情報処理装置、ストレージ制御装置、情報処理プログラム、ストレージ制御プログラムおよび情報処理システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160073315A1 (ja) |
JP (1) | JP6390281B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018073950A1 (ja) * | 2016-10-21 | 2018-04-26 | 株式会社日立製作所 | 計算機システム、及び、コマンド制御方法 |
JP2020067899A (ja) * | 2018-10-25 | 2020-04-30 | 株式会社日立製作所 | データ処理装置、データ処理方法、及びデータ処理プログラム |
US11520671B2 (en) * | 2020-01-29 | 2022-12-06 | EMC IP Holding Company LLC | Fast multipath failover |
US11593164B2 (en) * | 2021-03-03 | 2023-02-28 | Microsoft Technology Licensing, Llc | Data transfer scheduling for hardware accelerator |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7260066B2 (en) * | 2002-10-31 | 2007-08-21 | Conexant Systems, Inc. | Apparatus for link failure detection on high availability Ethernet backplane |
JP4103141B2 (ja) * | 2004-02-19 | 2008-06-18 | 日本電気株式会社 | コンピュータシステム、入出力制御部及び入出力制御プログラム |
JP4555029B2 (ja) * | 2004-09-01 | 2010-09-29 | 株式会社日立製作所 | ディスクアレイ装置 |
JP2007280258A (ja) * | 2006-04-11 | 2007-10-25 | Hitachi Ltd | 記憶制御装置 |
JP5121161B2 (ja) * | 2006-04-20 | 2013-01-16 | 株式会社日立製作所 | 記憶システム、パス管理方法及びパス管理装置 |
US7668981B1 (en) * | 2007-03-28 | 2010-02-23 | Symantec Operating Corporation | Storage paths |
US8051335B1 (en) * | 2008-06-02 | 2011-11-01 | Network Appliance, Inc. | Recovery from transitory storage area network component failures |
GB2513333A (en) * | 2013-04-23 | 2014-10-29 | Ibm | Method and apparatus for testing a storage system |
-
2014
- 2014-09-04 JP JP2014180644A patent/JP6390281B2/ja not_active Expired - Fee Related
-
2015
- 2015-07-01 US US14/789,169 patent/US20160073315A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2016053927A (ja) | 2016-04-14 |
US20160073315A1 (en) | 2016-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7469289B2 (en) | Storage system having virtualized resource | |
US8082229B2 (en) | Methods for backing up a database | |
JP5309263B2 (ja) | 計算機システム及びその管理方法 | |
US20120311603A1 (en) | Storage apparatus and storage apparatus management method | |
JP2008065503A (ja) | ストレージシステム及びバックアップ/リカバリ方法 | |
JP2007272357A (ja) | ストレージクラスタシステム、データ処理方法、及びプログラム | |
US9934243B2 (en) | System, method and computer program product for partially synchronous and partially asynchronous mounts/unmounts in a media library | |
JP4739786B2 (ja) | データの再配置方法 | |
JP2010039986A (ja) | データのバックアップを管理する計算機システム及び方法 | |
JP2008269462A (ja) | ノードの管理装置及び方法 | |
JP6390281B2 (ja) | 情報処理装置、ストレージ制御装置、情報処理プログラム、ストレージ制御プログラムおよび情報処理システム | |
JP2010129024A (ja) | データ分散制御プログラム、ストレージ管理プログラム、制御ノード、およびディスクノード | |
US20070038748A1 (en) | Storage control method and storage control system | |
JP4731420B2 (ja) | 複数の仮想計算機からのテープ媒体へのアクセスを制御する方法及びシステム | |
JP2005115603A (ja) | 記憶デバイス制御装置及びその制御方法 | |
JP6569476B2 (ja) | ストレージ装置、ストレージシステムおよびストレージ制御プログラム | |
US8543779B2 (en) | Management system and management method for managing computer system | |
JP6319829B2 (ja) | データ配置装置及びデータ配置方法 | |
US9626117B2 (en) | Computer system and management method for computer system | |
US11755438B2 (en) | Automatic failover of a software-defined storage controller to handle input-output operations to and from an assigned namespace on a non-volatile memory device | |
US8117405B2 (en) | Storage control method for managing access environment enabling host to access data | |
JP5640480B2 (ja) | データ管理プログラム、ストレージシステム、およびデータ管理方法 | |
WO2015107676A1 (ja) | 計算機システムの管理システム及び管理方法 | |
JP6128131B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP2006011803A (ja) | 情報処理システムおよびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180724 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180806 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6390281 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |