JP6373811B2 - 半導体装置の製造方法および製造装置 - Google Patents
半導体装置の製造方法および製造装置 Download PDFInfo
- Publication number
- JP6373811B2 JP6373811B2 JP2015176690A JP2015176690A JP6373811B2 JP 6373811 B2 JP6373811 B2 JP 6373811B2 JP 2015176690 A JP2015176690 A JP 2015176690A JP 2015176690 A JP2015176690 A JP 2015176690A JP 6373811 B2 JP6373811 B2 JP 6373811B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- substrate
- semiconductor chip
- chip
- nand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 98
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000012790 adhesive layer Substances 0.000 claims description 104
- 239000000758 substrate Substances 0.000 claims description 60
- 238000010438 heat treatment Methods 0.000 claims description 31
- 238000002844 melting Methods 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 11
- 238000007789 sealing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- -1 polytetrafluoroethylene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本実施形態は、半導体装置の製造方法および製造装置に関する。
複数種の半導体チップがパッケージ内に搭載された半導体装置が知られている。複数種の半導体チップを備える積層構造を形成する手法の一つとして、基板上に載置された第１の半導体チップを接着層へ埋め込みながら、接着層の上に第２の半導体チップを積層する手法がある。かかる手法では、接着層への第１の半導体チップの埋め込みに起因して生じ得る第２の半導体チップのたわみを抑制できることが望まれている。
一つの実施形態は、半導体チップのたわみを抑制可能とする半導体装置の製造方法および製造装置を提供することを目的とする。
一つの実施形態によれば、半導体装置の製造方法が提供される。半導体装置の製造方法では、基板に第１の半導体チップを載置する。接着層が貼り合わせられた第２の半導体チップを、接着層を基板側へ向けた状態で基板に載置する。第２の半導体チップを基板に載置する際には、接着層のうち第１の部分の粘度が第２の部分の粘度より低い状態として、接着層へ第１の半導体チップを埋め込ませる。第１の部分は、接着層のうち第１の半導体チップ上に載置される範囲にある部分である。第２の部分は、接着層のうち第１の部分の周囲にある部分である。接着層を介して基板に第２の半導体チップを接着する。
以下に添付図面を参照して、実施形態にかかる半導体装置の製造方法および製造装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１の実施形態）
図１は、第１の実施形態にかかる製造方法を用いて製造される半導体装置の構成を模式的に示す第１側面図である。図２は、図１に示す半導体装置の第２側面図である。図３は、図１に示す半導体装置の上面図である。半導体装置１は、半導体チップの積層構造を備える。半導体装置１は、例えば、コントローラ組み込み型のＮＡＮＤフラッシュメモリである。
図１は、第１の実施形態にかかる製造方法を用いて製造される半導体装置の構成を模式的に示す第１側面図である。図２は、図１に示す半導体装置の第２側面図である。図３は、図１に示す半導体装置の上面図である。半導体装置１は、半導体チップの積層構造を備える。半導体装置１は、例えば、コントローラ組み込み型のＮＡＮＤフラッシュメモリである。
図１に示す第１側面図は、図３に示す矢印Ａの向きから半導体装置１を見たときの側面図である。図２に示す第２側面図は、図３に示す矢印Ｂの向きから半導体装置１を見たときの側面図である。
半導体装置１は、基板１０上にコントローラチップ１１および８個のＮＡＮＤチップ２１〜２４，３１〜３４が混載されている。なお、図１、図２および図３において、半導体装置１は、封止部材１３を透視した状態として示している。
第１の半導体チップであるコントローラチップ１１は、ＮＡＮＤチップ２１〜２４，３１〜３４でのデータの書き込みおよび読み出しを制御するコントローラである。コントローラチップ１１は、基板１０上に配置されている。コントローラチップ１１は、ＮＡＮＤチップ２１〜２４，３１〜３４より小さい矩形の平面形状を備える。コントローラチップ１１は、接着層１２の中に埋め込まれている。図１および図２において、接着層１２の内部にあるコントローラチップ１１を破線で示している。
第２の半導体チップであるＮＡＮＤチップ２１〜２４，３１〜３４は、データを保持する不揮発性のメモリチップである。ＮＡＮＤチップ２１〜２４，３１〜３４は、接着層１２の上に積層されている。ＮＡＮＤチップ２１〜２４，３１〜３４のうち最下層のＮＡＮＤチップ２１は、接着層１２を介して基板１０に接合されている。ＮＡＮＤチップ２１〜２４，３１〜３４は、互いに不図示の接着層を介して接合されている。
ＮＡＮＤチップ２１〜２４，３１〜３４は、いずれも矩形の平面形状を備える。ＮＡＮＤチップ２１〜２４，３１〜３４のうち下から４層目までの４個のＮＡＮＤチップ２１〜２４は、上面の第１辺側の部分に電極２７が設けられている。第１辺は、矩形のうち矢印Ｂの向きにおける手前側に位置する辺とする。各ＮＡＮＤチップ２１〜２４には、第１辺に沿って複数の電極２７が設けられている。電極２７は、例えばアルミパッドである。
ＮＡＮＤチップ２１〜２４は、上面のうち電極２７が設けられている第１辺側の部分が覆われないように、互いに位置をずらして積層されている。ＮＡＮＤチップ２１〜２４は、第１辺側の部分が階段をなすように積層されている。基板１０には、電極２７に対応する複数の接続端子２６が設けられている。
ワイヤ２５は、各ＮＡＮＤチップ２１〜２４の電極２７と基板１０の接続端子２６とを電気的に接続する。ワイヤ２５には、例えば金、銅あるいは銀を用いる。ワイヤ２５による電極２７と接続端子２６との接続は、ワイヤボンディングにより形成される。各ＮＡＮＤチップ２１〜２４を階段状に積層してから、各ＮＡＮＤチップ２１〜２４の電極２７へのワイヤボンディングが実施される。なお、図２では、ワイヤ２５、接続端子２６および電極２７の図示を省略している。図３では、ワイヤ２５の図示を省略している。
ＮＡＮＤチップ２１〜２４，３１〜３４のうち下から５層目のＮＡＮＤチップ３１は、下から４層目のＮＡＮＤチップ２４のうち第１辺側の部分を空けて、ＮＡＮＤチップ２４上に積層されている。
ＮＡＮＤチップ２１〜２４，３１〜３４のうちＮＡＮＤチップ３１から上側にある４個のＮＡＮＤチップ３１〜３４は、上面の第２辺側の部分に電極３７が設けられている。第２辺は、矩形のうち第１辺に対向する辺であって、矢印Ｂの向きにおける奥側に位置する辺とする。各ＮＡＮＤチップ３１〜３４には、第２辺に沿って複数の電極３７が設けられている。電極３７は、例えばアルミパッドである。
ＮＡＮＤチップ３１〜３４は、上面のうち電極３７が設けられている第２辺側の部分が覆われないように、互いに位置をずらして積層されている。ＮＡＮＤチップ３１〜３４は、第２辺側の部分が階段をなすように積層されている。基板１０には、電極３７に対応する複数の接続端子３６が設けられている。
ワイヤ３５は、各ＮＡＮＤチップ３１〜３４の電極３７と基板１０の接続端子３６とを電気的に接続する。ワイヤ３５には、例えば金あるいは銅を用いる。ワイヤ３５による電極３７と接続端子３６との接続は、ワイヤボンディングにより形成される。各ＮＡＮＤチップ３１〜３４を階段状に積層してから、各ＮＡＮＤチップ３１〜３４の電極３７へのワイヤボンディングが実施される。なお、図３ではワイヤ３５の図示を省略している。
コントローラチップ１１の上面には、複数の電極１５が設けられている。電極１５は、例えばアルミパッドである。複数の電極１５は、コントローラチップ１１の矩形の各辺に沿って配列されている。基板１０には、電極１５に対応する複数の接続端子１４が設けられている。なお、図１および図２では、接続端子１４および電極１５の図示を省略している。電極１５および接続端子１４は、不図示のワイヤによって電気的に接続されている。ワイヤには、例えば金あるいは銅を用いる。
接続端子１４，２６，３６は、基板１０の上面に形成されている。接続端子１４，２６，３６は、例えば、銅上にニッケルおよび金を無電解めっきしたものでる。基板１０の下面には、不図示の外部接続端子が形成されている。外部接続端子には、例えば、半田ボールあるいは半田バンプを用いる。基板１０には、接続端子１４，２６，３６と外部接続端子とを電気的に接続する部材、例えば配線層およびビアホールが形成されている。
封止部材１３は、基板１０上に設けられているＮＡＮＤチップ２１〜２４，３１〜３４を封止するモールド樹脂である。
半導体装置１は、ＮＡＮＤチップ２１〜２４，３１〜３４を積層させた構造体の下にコントローラチップ１１を設けている。コントローラチップ１１は、ＮＡＮＤチップ２１〜２４，３１〜３４の構造体が占める範囲を基板１０へ投影させた場合における投影範囲のほぼ中央に位置している。
かかる位置にコントローラチップ１１が配置されることで、半導体装置１は、各ＮＡＮＤチップ２１〜２４，３１〜３４とコントローラチップ１１との間の配線の長さを均一に近くすることができる。これにより、半導体装置１は、コントローラチップ１１と各ＮＡＮＤチップ２１〜２４，３１〜３４との間における信号伝送速度のばらつきを抑制可能とし、半導体装置１の動作を高速化できる。半導体装置１は、ＮＡＮＤチップ２１〜２４，３１〜３４とコントローラチップ１１との間の配線ごとにおいて均一に近い信号品質を得ることができる。また、半導体装置１は、積層構造およびコントローラチップ１１を基板１０上にて並列させる場合に比べて、平面構成を小型にすることができる。
図４は、第１の実施形態にかかる半導体装置の製造方法の手順を説明する図である。半導体装置の製造方法において使用される製造装置は、ステージ４０および熱伝導調整部材４１を備える。基板１０は、熱伝導調整部材４１を介してステージ４０に載置される。ステージ４０は、熱を供給する加熱手段の機能を備える加熱ステージである。
熱伝導調整部材４１は、ステージ４０の上に取り付けられている。熱伝導調整部材４１は、ステージ４０から接着層１２への熱伝導を調整する。熱伝導調整部材４１は、第１の部材である高熱伝導部材４２と、第２の部材である低熱伝導部材４３とを備える。基板１０は、熱伝導調整部材４１の上に載置される。
図５は、図４に示す熱伝導調整部材の上面図である。高熱伝導部材４２は、熱伝導調整部材４１の第１領域に設けられている。第１領域は、熱伝導調整部材４１上の基板１０のうちコントローラチップ１１が載置される領域の直下に位置する。高熱伝導部材４２は、コントローラチップ１１より若干小さい矩形をなす板部材である。高熱伝導部材４２には、高い熱伝導率を備える部材、例えば銅あるいはアルミニウムを用いる。
低熱伝導部材４３は、熱伝導調整部材４１の第２領域に設けられている。第２領域は、熱伝導調整部材４１のうち第１領域以外の領域であって、第１領域の周囲全体の領域である。低熱伝導部材４３は、第１領域を開口とする板部材である。高熱伝導部材４２は、かかる開口に嵌め込まれている。低熱伝導部材４３には、高熱伝導部材４２より低い熱伝導率を備える部材、例えばＰＴＦＥ（polytetrafluoroethylene）等のフッ素樹脂材料を用いる。
熱伝導調整部材４１は、ステージ４０上に着脱可能に設置されている。製造装置は、半導体装置の製造において一般的に使用されるステージ４０に熱伝導調整部材４１を組み合わせることで、基板１０上におけるコントローラチップ１１の位置に応じた熱伝導の調整が可能となる。
高熱伝導部材４２および低熱伝導部材４３の間には、隙間を設けても良い。隙間を設けることで、高熱伝導部材４２から低熱伝導部材４３への熱伝導を低減できる。高熱伝導部材４２は、金属を用いたステージ４０と一体とされたものであっても良い。高熱伝導部材４２および低熱伝導部材４３の材料は、高熱伝導部材４２の熱伝導率が低熱伝導部材４３の熱伝導率より高ければ良く、いずれの材料を用いても良い。
図４（ａ）から（ｃ）は、それぞれ図２に示す平面に平行な断面を示している。図４（ａ）に示す工程では、ステージ４０に載置された熱伝導調整部材４１の上に基板１０を載置し、基板１０の上にコントローラチップ１１を載置する。コントローラチップ１１は、基板１０のうち、熱伝導調整部材４１における第１領域の真上の領域に配置される。コントローラチップ１１は、不図示の接着層を介して、基板１０に接着される。
半導体チップを移送する移送手段は、図４（ｂ）に示すコレット保持治具４４および吸着コレット４５を備える。コレット保持治具４４は、吸着コレット４５を保持する。吸着コレット４５は、不図示の真空ポンプに接続されている。吸着コレット４５は、真空ポンプによる吸引力を利用して、移送対象である半導体チップの表面を吸着する。コレット保持治具４４は、吸着コレット４５に吸着された半導体チップを持ち上げ、持ち上げられた半導体チップを移送する。
図４（ｂ）に示す工程では、コレット保持治具４４は、接着層１２が貼り合わせられたＮＡＮＤチップ２１を基板１０上に移送する。接着層１２は、ＮＡＮＤチップ２１の下面全体に設けられている。吸着コレット４５は、ＮＡＮＤチップ２１の上面を吸着する。ＮＡＮＤチップ２１は、接着層１２が貼り付けられた下面を下に向けた状態で移送される。接着層１２は、例えば熱硬化性樹脂を用いたダイボンディングフィルムである。
コレット保持治具４４は、コントローラチップ１１が載置されている基板１０上に、接着層１２およびＮＡＮＤチップ２１を載置する。ＮＡＮＤチップ２１は、接着層１２を基板１０側へ向けた状態で、基板１０に載置される。接着層１２がコントローラチップ１１および基板１０へ到達すると、接着層１２は、さらにコレット保持治具４４の動作によってコントローラチップ１１および基板１０へ押し付けられる。
接着層１２は、ステージ４０から熱伝導調整部材４１および基板１０を伝播した熱を受けることによって軟化する。接着層１２は、加熱により、固形の状態から溶融状態へ変化する。コントローラチップ１１は、溶融状態とされた接着層１２へ埋め込まれる。コントローラチップ１１とともに、コントローラチップ１１の電極１５、接続端子１４、および電極１５と接続端子１４の間のワイヤも、接着層１２へ埋め込まれる。接着層１２は、コントローラチップ１１の周囲において、基板１０の上面に当接する。これにより、図４（ｃ）に示すように、ＮＡＮＤチップ２１は、接着層１２を介して基板１０に接着される。
図６は、第１の実施形態の製造方法における接着層の溶融時の粘度について説明する図である。図６には、接着層１２内の位置と接着層１２の温度Ｔとの関係を表すグラフと、接着層１２内の位置と接着層１２の溶融時の粘度ηとの関係を表すグラフとを示している。接着層１２内の位置とは、コントローラチップ１１および接着層１２を含む断面に沿い、かつ基板１０の上面に平行な方向における位置とする。
熱伝導調整部材４１は、低熱伝導部材４３が設けられている第２領域に比べ、高熱伝導部材４２が設けられている第１領域のほうが、ステージ４０からの熱の伝導の効率が高い（熱抵抗が低い）。接着層１２をコントローラチップ１１および基板１０へ到達させると、接着層１２のうちコントローラチップ１１上に載置される範囲の部分の加熱に比べ、その他の部分の加熱がより抑制される。
ここで、接着層１２のうちコントローラチップ１１上に載置される範囲の部分を、第１の部分とする。接着層１２のうち第１の部分以外の部分であって、第１の部分の周囲全体を第２の部分とする。
第１の部分の加熱に比べ第２の部分の加熱がより抑制されることで、接着層１２の温度Ｔは、第１の部分において高くなり、第１の部分に比べて第２の部分において低くなる。このように、熱伝導調整部材４１は、第１の部分の温度Ｔが第２の部分の温度Ｔより高くなるように、ステージ４０から接着層１２への熱伝導を調整する。
このように熱伝導が調整されることで、接着層１２は、第２の部分に比べて、第１の部分において溶融が促進される。第１の部分の溶融が第２の部分の溶融に比べて促進されることで、接着層１２の粘度ηは、第１の部分において低くなり、第１の部分に比べて第２の部分において高くなる。第１の実施形態の製造方法では、接着層１２のうち第１の部分の粘度ηが第２の部分の粘度ηより低い状態として、接着層１２へコントローラチップ１１を埋め込ませる。
コントローラチップ１１が接着層１２へ埋め込まれ、かつ接着層１２を介してＮＡＮＤチップ２１が基板１０に接着されてから、接着層１２は硬化する。接着層１２が硬化することで、接着層１２内でコントローラチップ１１が接着される。ＮＡＮＤチップ２１は、接着層１２を介して基板１０に接着される。接着層１２は、後述する封止部材１３による封止の際の加熱および加圧により、さらに硬化する。
ＮＡＮＤチップ２１の上には、３個のＮＡＮＤチップ２２〜２４が順次積層される。各ＮＡＮＤチップ２２〜２４は、接着層が貼り合わせられた状態で重ね合わせられる。４個のＮＡＮＤチップ２１〜２４を積層してから、各ＮＡＮＤチップ２１〜２４の電極２７と接続端子２６とをワイヤボンディングにより順次接続することで、ワイヤ２５が形成される。４つのＮＡＮＤチップ２１〜２４が階段状に積層されることで、各ＮＡＮＤチップ２１〜２４を配置するごとにワイヤボンディングを実施する手間を省くことができる。
ＮＡＮＤチップ２４の上には、４個のＮＡＮＤチップ３１〜３４が順次積層される。各ＮＡＮＤチップ３１〜３４は、接着層が貼り合わせられた状態で重ね合わせられる。４個のＮＡＮＤチップ３１〜３４を積層してから、各ＮＡＮＤチップ３１〜３４の電極３７と接続端子３６とをワイヤボンディングにより順次接続することで、ワイヤ３５が形成される。４つのＮＡＮＤチップ３１〜３４が階段状に積層されることで、各ＮＡＮＤチップ３１〜３４を配置するごとにワイヤボンディングを実施する手間を省くことができる。
なお、ＮＡＮＤチップ２２〜２４，３１〜３４の積層は、最下層のＮＡＮＤチップ２１が積層されたときから継続して、熱伝導調整部材４１を備えるステージ４０上で実施しても良い。ＮＡＮＤチップ２２〜２４，３１〜３４の積層は、熱伝導調整部材４１を備えるステージ４０から他のステージへの置き換えの後に実施しても良い。
これにより、コントローラチップ１１および８個のＮＡＮＤチップ２１〜２４，３１〜３４が基板１０に実装される。かかる基板１０上の構成物は、封止部材１３によって封止され、その後個片化される。以上の工程を経ることにより、図１から図３に示す半導体装置１を得ることができる。
仮に、接着層１２の全体における粘度ηを略一定として、接着層１２へコントローラチップ１１を埋め込ませたとする。接着層１２は、移送手段による加圧を受けて、垂直方向における収縮が接着層１２内の位置に関わらず略均等となる。この場合、接着層１２のうちコントローラチップ１１に当接される部分が、その周囲の部分に比べて、コントローラチップ１１の体積に相当する分だけ持ち上げられた状態となることがある。かかる状態の接着層１２を介して基板１０にＮＡＮＤチップ２１が接着されることで、ＮＡＮＤチップ２１は、コントローラチップ１１上の部分が凸となるようにたわんだ状態となることがある。
最下層のＮＡＮＤチップ２１がたわむことで、ＮＡＮＤチップ２１より上に積層される各ＮＡＮＤチップ２２〜２４，３１〜３４も、それぞれたわんだ状態で接着されることになる。ＮＡＮＤチップ２１〜２４，３１〜３４は、このような変形により、破損、あるいはチップ同士の接着不良が生じ易くなる。
また、封止部材１３のうち最上層のＮＡＮＤチップ３４より上側の部分のうち、各ＮＡＮＤチップ２１〜２４，３１〜３４が凸となる部分は、その周囲の部分より薄くなる。この状態において、封止部材１３の表面へのレーザ照射による刻印を実施することで、レーザによる熱の影響が最上段のＮＡＮＤチップ３４に及ぶ場合がある。レーザが照射された箇所で封止部材１３が削られることによりＮＡＮＤチップ３４が露出することもあり得る。
第１の実施形態では、上述するように、接着層１２の第１の部分の粘度が第２の部分の粘度より低い状態として、接着層１２へコントローラチップ１１を埋め込ませる。第２の部分に対し柔らかい状態とされた第１の部分へコントローラチップ１１が埋め込まれることで、接着層１２は、コントローラチップ１１の存在による第１の部分の持ち上がりを低減可能とする。接着層１２は、コントローラチップ１１の周囲では、第１の部分より固い状態とされた第２の部分によってＮＡＮＤチップ２１を支持可能とする。
これにより、コントローラチップ１１上の部分が凸となるようなＮＡＮＤチップ２１のたわみを低減できる。ＮＡＮＤチップ２１は、接着層１２による基板１０への接着前の平坦な状態を維持したまま、基板１０へ接着される。最下層のＮＡＮＤチップ２１のたわみが低減されることで、ＮＡＮＤチップ２１より上に積層される各ＮＡＮＤチップ２２〜２４，３１〜３４のたわみを低減できる。ＮＡＮＤチップ２１〜２４，３１〜３４は、変形による破損およびチップ同士の接着不良を低減できる。
さらに、封止部材１３のうち最上層のＮＡＮＤチップ３４より上側の部分の厚みは、コントローラチップ１１の上部とそれ以外の部分とで一定となる。封止部材１３上の位置に関わらず封止部材１３の十分な厚みが確保されることで、封止部材１３の表面へのレーザ照射において、最上段のＮＡＮＤチップ３４へのレーザの影響を低減できる。また、レーザが照射された箇所におけるＮＡＮＤチップ３４の露出を抑制できる。半導体装置１は、製造時の不具合に起因する信頼性の低下を抑制できる。
半導体装置１において積層されるＮＡＮＤチップの数は８個である場合に限られず、適宜変更しても良い。半導体装置１は、コントローラチップ１１と複数のＮＡＮＤチップとを備えるものに限られない。第２の半導体チップは、ＮＡＮＤチップ以外のいずれの半導体チップであっても良い。半導体装置１は、第１および第２の半導体チップとして、互いに平面形状のサイズが異なるいずれの半導体チップを備えるものであっても良い。半導体装置１は、小型の半導体チップが埋め込まれた接着層１２の上に大型の半導体チップを設けた構成において、小型の半導体チップの存在に起因する大型の半導体チップのたわみを低減できる。接着層１２の上に設けられる半導体チップが大型かつ薄型である場合に、半導体チップのたわみを効果的に抑制できる。
第１の実施形態によると、熱伝導調整部材４１によってステージ４０から接着層１２への熱伝導が調整されることで、接着層１２は、第１の部分の温度が第２の部分の温度より高くされる。加熱によって溶融状態とされた接着層１２のうち第１の部分の粘度を第２の部分の粘度より低い状態として、第１の半導体チップは接着層１２へ埋め込まれる。第２の半導体チップは、第１の半導体チップ上の部分が凸となるようなたわみを抑制できる。これにより、半導体チップのたわみを抑制できるという効果を奏する。
（第２の実施形態）
図７は、第２の実施形態にかかる半導体装置の製造方法の手順を説明する図である。上記の第１の実施形態と同一の部分には同一の符号を付し、重複する説明を省略する。
図７は、第２の実施形態にかかる半導体装置の製造方法の手順を説明する図である。上記の第１の実施形態と同一の部分には同一の符号を付し、重複する説明を省略する。
第２の実施形態では、基板１０は、加熱手段の機能を備えないステージ５０上に載置される。コレット保持治具４４には、ヒータ５１が取り付けられている。ヒータ５１は、熱を供給する加熱手段である。なお、ステージ５０は、加熱手段の機能を備えていても良い。
移送手段は、吸着コレット４５に対するＮＡＮＤチップ２１の位置決めがなされた状態において、吸着コレット４５にＮＡＮＤチップ２１の上面を吸着させる。ヒータ５１は、移送手段がＮＡＮＤチップ２１を持ち上げている状態における第１の部分の上方に位置する部分に、局所的に取り付けられている。
移送手段がＮＡＮＤチップ２１を持ち上げている間、ヒータ５１からの熱は、コレット保持治具４４、吸着コレット４５およびＮＡＮＤチップ２１を経て接着層１２へ伝播する。接着層１２のうち第１の部分の上方にヒータ５１が取り付けられていることで、接着層１２では、第１の部分の加熱に比べ、第２の部分の加熱が抑制される。
第１の部分の加熱に比べ、第２の部分の加熱が抑制されることで、接着層１２の温度は、第１の部分において高くなり、第１の部分に比べて第２の部分において低くなる。接着層１２は、第２の部分に比べて、第１の部分において溶融が促進される。第１の部分の溶融が第２の部分の溶融に比べて促進されることで、接着層１２の粘度は、第１の部分において低くなり、第１の部分に比べて第２の部分において高くなる。第２の実施形態の製造方法では、接着層１２のうち第１の部分の粘度が第２の部分の粘度より低い状態として、接着層１２へコントローラチップ１１を埋め込ませる。
第２の実施形態では、第１の実施形態と同様に、コントローラチップ１１上の部分が凸となるようなＮＡＮＤチップ２１のたわみを低減できる。ＮＡＮＤチップ２１〜２４，３１〜３４は、変形による破損およびチップ同士の接着不良を低減できる。半導体装置１は、製造時の不具合に起因する信頼性の低下を抑制できる。
なお、第２の実施形態の製造方法において、ステージ５０に代えて、第１の実施形態におけるステージ４０および熱伝導調整部材４１を適用しても良い。第１の実施形態における熱伝導の調整を第２の実施形態に組み合わせることで、接着層１２の第１の部分の加熱を第２の部分の加熱より促進させることとしても良い。
第２の実施形態によると、加熱手段は、移送手段にて第２の半導体チップが持ち上げられている状態における第１の部分の上方に位置する部分に、局所的に取り付けられている。接着層１２は、第１の部分の上方の加熱手段から熱が供給されることで、第１の部分の温度が第２の部分の温度より高くされる。加熱によって溶融状態とされた接着層１２のうち第１の部分の粘度を第２の部分の粘度より低い状態として、第１の半導体チップは接着層１２へ埋め込まれる。第２の半導体チップは、第１の半導体チップ上の部分が凸となるようなたわみを抑制できる。これにより、半導体チップのたわみを抑制できるという効果を奏する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体装置、１０ 基板、１１ コントローラチップ、１２ 接着層、２１〜２４，３１〜３４ ＮＡＮＤチップ、４０ ステージ、４１ 熱伝導調整部材、４２ 高熱伝導部材、４３ 低熱伝導部材、４４ コレット保持治具、５１ ヒータ。
Claims (4)
- 基板に第１の半導体チップを載置し、
接着層が貼り合わせられた第２の半導体チップを移送手段によって移送して、前記接着層のうちの第１の部分を前記半導体チップ上に載置して前記基板に前記第２の半導体チップを載置する半導体装置の製造方法であって、
前記移送手段は、加熱によって前記接着層を溶融させる加熱手段を有し、
前記加熱手段は、前記移送手段のうち前記第２の半導体チップが持ち上げられているときに前記第１の部分の上方に位置する部分に局所的に取り付けられており、
前記接着層が前記基板側へ向けられた前記第２の半導体チップが前記基板に載置される際に、
前記加熱手段による加熱によって、前記接着層のうち前記第１の部分の周囲にある第２の部分の温度よりも前記第１の部分の温度を高くして前記接着層を溶融させることにより、前記第１の部分の粘度を前記第２の部分の粘度よりも低くさせて、前記接着層へ前記第１の半導体チップを埋め込ませ、
前記接着層を介して前記基板に前記第２の半導体チップを接着することを特徴とする半導体装置の製造方法。 - 前記基板は、加熱によって前記接着層を溶融させる機能を備えるステージに載置され、
前記ステージから前記接着層への熱伝導を調整することで、前記第１の部分の温度を前記第２の部分の温度よりも高くすることを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記基板は、前記ステージ上に設けられた熱伝導調整部材を介して前記ステージに載置され、
前記熱伝導調整部材は、前記基板のうち前記第１の半導体チップが載置される領域の下に位置する第１の部材と、前記第１の部材の周囲にある第２の部材と、を備え、
前記第１の部材の熱伝導率が前記第２の部材の熱伝導率よりも高いことを特徴とする請求項２に記載の半導体装置の製造方法。 - 基板が載置されるステージと、
第１の半導体チップが載置された前記基板に、接着層が貼り合わせられた第２の半導体チップを移送する移送手段と、
前記移送手段に設けられ、加熱によって前記接着層を溶融させる加熱手段と、
を有し、
前記移送手段は、前記接着層を前記基板側へ向けた状態とされた前記第２の半導体チップを移送して、前記接着層のうちの第１の部分を前記半導体チップ上に載置して前記基板に前記第２の半導体チップを載置し、
前記加熱手段は、前記移送手段のうち前記第２の半導体チップが持ち上げられているときに前記第１の部分の上方に位置する部分に局所的に取り付けられており、前記接着層のうち前記第１の部分の周囲にある第２の部分の温度よりも前記第１の部分の温度を高くして前記接着層を溶融させることを特徴とする半導体装置の製造装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015176690A JP6373811B2 (ja) | 2015-09-08 | 2015-09-08 | 半導体装置の製造方法および製造装置 |
| TW105106193A TWI607516B (zh) | 2015-09-08 | 2016-03-01 | Semiconductor device manufacturing method and manufacturing apparatus |
| CN201610239908.7A CN106505043B (zh) | 2015-09-08 | 2016-04-18 | 半导体装置的制造方法及制造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015176690A JP6373811B2 (ja) | 2015-09-08 | 2015-09-08 | 半導体装置の製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017054879A JP2017054879A (ja) | 2017-03-16 |
| JP6373811B2 true JP6373811B2 (ja) | 2018-08-15 |
Family
ID=58287435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015176690A Expired - Fee Related JP6373811B2 (ja) | 2015-09-08 | 2015-09-08 | 半導体装置の製造方法および製造装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6373811B2 (ja) |
| CN (1) | CN106505043B (ja) |
| TW (1) | TWI607516B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11837554B2 (en) | 2020-03-17 | 2023-12-05 | Kioxia Corporation | Semiconductor package and semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102454462B1 (ko) * | 2017-11-09 | 2022-10-14 | 주식회사 미코세라믹스 | 척 플레이트, 상기 척 플레이트를 갖는 척 구조물 및 척 구조물을 갖는 본딩 장치 |
| JP2020043258A (ja) | 2018-09-12 | 2020-03-19 | キオクシア株式会社 | 半導体メモリおよびその製造方法 |
| JP2020053655A (ja) | 2018-09-28 | 2020-04-02 | キオクシア株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2990920B2 (ja) * | 1992-01-22 | 1999-12-13 | 日本ケミコン株式会社 | 半導体素子の封止装置 |
| JP2000100839A (ja) * | 1998-09-24 | 2000-04-07 | Kyocera Corp | 半導体素子の封止方法 |
| JP4076841B2 (ja) * | 2002-11-07 | 2008-04-16 | シャープ株式会社 | 半導体装置の製造方法 |
| US7629695B2 (en) * | 2004-05-20 | 2009-12-08 | Kabushiki Kaisha Toshiba | Stacked electronic component and manufacturing method thereof |
| CN101295710B (zh) * | 2004-05-20 | 2011-04-06 | 株式会社东芝 | 半导体器件 |
| JP4188337B2 (ja) * | 2004-05-20 | 2008-11-26 | 株式会社東芝 | 積層型電子部品の製造方法 |
| JP5918664B2 (ja) * | 2012-09-10 | 2016-05-18 | 株式会社東芝 | 積層型半導体装置の製造方法 |
-
2015
- 2015-09-08 JP JP2015176690A patent/JP6373811B2/ja not_active Expired - Fee Related
-
2016
- 2016-03-01 TW TW105106193A patent/TWI607516B/zh not_active IP Right Cessation
- 2016-04-18 CN CN201610239908.7A patent/CN106505043B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11837554B2 (en) | 2020-03-17 | 2023-12-05 | Kioxia Corporation | Semiconductor package and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017054879A (ja) | 2017-03-16 |
| TW201711118A (zh) | 2017-03-16 |
| TWI607516B (zh) | 2017-12-01 |
| CN106505043B (zh) | 2019-05-03 |
| CN106505043A (zh) | 2017-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11296048B2 (en) | Semiconductor chip mounting device and method for manufacturing semiconductor device | |
| JP6373811B2 (ja) | 半導体装置の製造方法および製造装置 | |
| US10847434B2 (en) | Method of manufacturing semiconductor device, and mounting apparatus | |
| US9443823B2 (en) | Semiconductor device including filling material provided in space defined by three semiconductor chips | |
| KR101590453B1 (ko) | 휨 개선을 위한 반도체 칩 다이 구조 및 방법 | |
| JP2017055052A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2011243801A (ja) | 半導体パッケージの製造装置及び製造方法 | |
| US10804190B2 (en) | Multi-chip module and method for manufacturing same | |
| JP2010062316A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW201246474A (en) | Semiconductor device, semiconductor package | |
| JP2010135501A (ja) | 半導体装置の製造方法 | |
| US20190221538A1 (en) | Semiconductor structure | |
| JP2020025022A (ja) | 半導体装置およびその製造方法 | |
| JP2010097991A (ja) | 積層配線基板の樹脂封止方法及び樹脂封止装置 | |
| JP2006278520A (ja) | 積層型電子部品の製造方法 | |
| JP4952527B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2011187699A (ja) | 半導体装置およびその製造方法 | |
| JP2008172176A (ja) | 半導体素子搭載基板及びその製造方法。 | |
| JP2007081127A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6776490B2 (ja) | 半導体検査装置及びその製造方法 | |
| JP2008251786A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2023121355A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2021163896A (ja) | 半導体装置の製造方法および製造装置 | |
| JP2011187700A (ja) | 半導体装置の製造装置 | |
| JP2002026188A (ja) | ボールグリッドアレイ型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170804 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180718 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6373811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |