JP6352864B2 - 電力変換装置 - Google Patents

Description

この発明は、電力変換装置に関し、特に、変圧器を介して交流電力系統に接続される自励式変換器を備えた電力変換装置に関する。

変圧器を介して交流電力系統に接続される自励式変換器を備えた電力変換装置においては、交流電力系統の電圧もしくは自励式変換器の出力電圧に直流成分が含まれていた場合、変圧器に直流成分を含んだ励磁電流が流れることになり、この励磁電流の直流成分が変圧器を偏磁させる。

変圧器の偏磁を避けるため、自励式変換器は、交流電力系統の電圧または自励式変換器の出力電圧に含まれる直流成分を打ち消す電圧を発生するように動作する。一方、交流電力系統で事故が起き、自励式変換器をゲートブロックした場合には、その後にゲートデブロックする際に、変圧器に残留磁束が残っているため、変圧器の磁束に直流成分が重畳されて変圧器の鉄心が偏磁する。励磁電流が増加することで、自励式変換器が過電流に至り、変換器を構成するスイッチング素子を損傷させる虞がある。

特開平１０−１７１５４３号公報（特許文献１）には、ゲートブロックしてからゲートデブロックするまでのタイミングをゲートタイミング演算回路を用いて演算することにより、ゲートデブロックした際に変圧器が偏磁することを防止する技術が開示されている。

特開平１０−１７１５４３号公報

上記特許文献１に記載される技術によれば、ゲートブロックしたときの電圧位相と同じ電圧位相となるタイミングでゲートデブロックが行なわれる。そのため、ゲートブロックしたタイミングにおける力率等によっては、ゲートデブロックするタイミングにおいて必ず電圧零の位相になるとは限らず、ゲートデブロックの時点で変圧器の偏磁量を更に増大させてしまう可能性がある。この結果、変圧器の鉄心が大きく偏磁し、励磁電流が増加するため、自励式変換器が過電流に至る虞がある。

この発明は、このような問題点を解決するためになされたものであり、その目的は、変圧器を介して交流電力系統に接続される電力変換器を備えた電力変換装置において、ゲートデブロックによる変圧器の偏磁量が増大することを防止することである。

この発明のある局面に従う電力変換装置は、交流出力側が変圧器を介して三相交流電源に接続された自励式変換器と、前記自励式変換器の直流入力側に接続された直流コンデンサと、前記自励式変換器を制御する制御装置とを備える。制御装置は、自励式変換器をゲートブロックするためのゲートブロック指令、および、自励式変換器をゲートデブロックするためのゲートデブロック指令を発生する指令生成部と、変圧器の一次側電流を検出する電流検出器と、指令生成部からゲートデブロック指令を受けた場合において、自励式変換器をゲートブロックした後に電流検出器によって検出される一次側電流に基づいて、自励式変換器をゲートデブロックするタイミングを調整するタイミング調整部とを含む。タイミング調整部は、自励式変換器をゲートブロックした後に電流検出器によって検出される一次側電流に基づいて、直流コンデンサを充電する直流充電モードが発生しているか否かを判定する。タイミング調整部は、直流充電モードが発生していると判定された場合には、ゲートデブロック指令を受けた後に直流充電モードが停止している状態のときに、自励式変換器をゲートデブロックする。

この発明によれば、変圧器を介して交流電力系統に接続される電力変換器を備えた電力変換装置において、ゲートデブロックによる変圧器の偏磁量が増大することを防止することができる。

この発明の実施の形態に従う電力変換装置の全体構成図である。 図１に示した自励式変換器の構成例を示す回路図である。 直流充電モードを説明するための図である。 図１に示した制御装置の構成を示すブロック図である。 自励式変換器のゲートデブロックするタイミングの調整を説明するための波形図である。 タイミング調整部の構成例を示すブロック図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当する部分には同一符号を付してその説明は繰返さない。

（電力変換装置の構成）
図１は、この発明の実施の形態に従う電力変換装置の全体構成図である。本発明に従う電力変換装置の一例として、三相交流電力系統に用いられる自励式無効電力補償装置を説明する。しかし、本発明に従う電力変換装置は、変圧器を介して三相交流電源に電気的に接続される自励式変換器を備えるものであれば、自励式無効電力補償装置に限定されるものではない。

図１を参照して、電力変換装置１００は、自励式変換器１０と、直流コンデンサＣ１と、制御装置２０とを備える。

自励式変換器１０は、変圧器２を介して、Ｕ相、Ｖ相、Ｗ相を有する交流電力系統１に電気的に接続される。自励式変換器１０は、自己消弧型のスイッチング素子を含む。自励式変換器１０は、直流コンデンサＣ１によって平滑化された電圧に基づいて交流電力系統１へ無効電力を出力する。

変圧器２は、自励式変換器１０から出力された電圧を変圧して交流電力系統１へ出力する。変圧器２の交流電力系統１側を一次側とし、変圧器２の自励式変換器１０側を二次側とする。変圧器２の一次側巻線を成すＵ相コイル、Ｖ相コイルおよびＷ相コイルはＹ結線されている。変圧器２の二次側巻線を成すＵ相コイル、Ｖ相コイルおよびＷ相コイルはＹ結線されている。交流電力系統１は本発明における「三相交流電源」の一実施例に対応する。

図２は、図１に示した自励式変換器１０の構成例を示す回路図である。
図２を参照して、自励式変換器１０は、スイッチング素子Ｑ１１〜Ｑ２２と、ダイオードＤ１１〜Ｄ２２とを含む。スイッチング素子Ｑ１１〜Ｑ２２はたとえばＧＴＯ（Gate Turn Off thyristor）であるが、自己消弧型のスイッチング素子であればこれに限定されるものではない。ダイオードＤ１１〜Ｄ２２は、スイッチング素子Ｑ１１〜Ｑ２２にそれぞれ逆並列に接続される。

三相の場合、直流コンデンサＣ１には、６つの電力変換回路（例えば、Ｑ１１，Ｑ１２，Ｄ１１，Ｄ１２で１つの電力変換回路を構成する）が並列に接続される。このうちの３つの交流出力端子１１が変圧器２の各相二次側巻線の一方端に接続され、残りの３つの交流出力端子１２が変圧器２の各相二次側巻線の他方端に接続される。すなわち、各相二次側巻線の両端それぞれに電力変換回路の交流出力端子が接続され、２つの電力変換回路により二次側巻線に交流電圧が出力される。

スイッチング素子Ｑ１１〜Ｑ２２には制御装置２０からゲート駆動信号（ゲートパルス信号ＧＰ）が供給される。スイッチング素子Ｑ１１〜Ｑ２２はゲートパルス信号ＧＰに応じてスイッチング動作を行なうことにより、直流コンデンサＣ１によって平滑化された電圧、すなわち直流電圧を交流電圧に変換して交流電力系統１に供給する。なお、図２の自励式変換器１０の出力相電圧は２レベルである。

再び図１を参照して、電圧検出器１６は、交流電力系統１の電圧（系統電圧）を検出する。系統電圧は、Ｕ相の電圧ＶＧＵ、Ｖ相の電圧ＶＧＶ、Ｗ相の電圧ＶＧＷからなる。電圧検出器１６によって検出された系統電圧は制御装置２０に与えられる。

電流検出器１８は、変圧器２の一次側電流を検出する。一次側電流は、Ｕ相の電流ＩＵ、Ｖ相の電流ＩＶ、Ｗ相の電流ＩＷからなる。電流検出器１８によって検出された一次側電流は制御装置２０に与えられる。

電圧検出器１４は、直流コンデンサＣ１の端子間電圧Ｖｄｃを検出する。電圧検出器１４によって検出された直流コンデンサＣ１の端子間電圧Ｖｄｃは制御装置２０に与えられる。

制御装置２０は、電圧検出器１６によって検出された電圧ＶＧＵ，ＶＧＶ，ＶＧＷ、電流検出器１８によって検出された電流ＩＵ，ＩＶ，ＩＷ、および電圧検出器１４によって検出された電圧Ｖｄｃに基づいて、自励式変換器１０のスイッチング素子（図２）を制御することにより、自励式変換器１０から交流電力系統１へ出力される電力を制御する。

制御装置２０は、さらに、上位装置（図示せず）から発せられるゲートブロック指令（ＧＢ指令）およびゲートデブロック指令（ＤＥＢ指令）を受ける。ゲートブロック指令は、自励式変換器１０を構成する全てのスイッチング素子のスイッチング動作を停止（すべてオフ）するための指令である。ゲートブロック指令は、たとえば交流電力系統１に異常が発生した場合に発せられる。制御装置２０は、ゲートブロック指令に応答してゲートブロック信号ＧＢを自励式変換器１０へ出力する。ゲートブロック信号ＧＢを受けてスイッチング素子Ｑ１１〜Ｑ２２がオフ状態に固定されることにより、自励式変換器１０は停止状態（ゲートブロック状態）となる。

一方、ゲートデブロック指令は、ゲートブロック状態の自励式変換器１０のスイッチング素子を再びスイッチング動作させるための指令である。ゲートデブロック指令は、自励式変換器１０をゲートブロックした後、交流電力系統１の異常が解消された場合に発せられる。制御装置２０は、ゲートデブロック指令に応答してゲートデブロック信号ＤＥＢを自励式変換器１０へ出力する。ゲートデブロック信号ＤＥＢを受けてスイッチング素子Ｑ１１〜Ｑ２２が再びスイッチング動作を開始することにより、自励式変換器１０は交流電力系統１の電圧に同期した交流出力を再開する。

ここで、自励式変換器１０のゲートブロックが行なわれた場合において、ゲートブロック時の残留磁束によって変圧器２に偏磁が発生することがある。自励式変換器１０をゲートブロックした状態で変圧器２に偏磁が発生すると、変圧器２では、三相コイル（Ｕ相コイル、Ｖ相コイル、Ｗ相コイル）間で励磁インピーダンスに大小が生じる。これにより、三相コイル間で電圧分担に偏りができ、相対的に高い電圧が印加される相において、自励式変換器１０を経由して直流コンデンサＣ１を充電するモード（以下、「直流充電モード」とも称する）が発生することがある。

図３は、直流充電モードを説明するための図である。図３では、変圧器２の偏磁の一態様として、Ｕ相コイルがＶ相コイルおよびＷ相コイルに比べて偏磁量が大きい場合を想定している。

この場合、Ｕ相コイルの励磁インピーダンスは、Ｖ相コイルおよびＷ相コイルの励磁インピーダンスに比べて小さくなる。そのため、変圧器一次側のＵ相−Ｗ相間電圧の電圧分担としては、励磁インピーダンスが小さいＵ相コイルに印加される電圧に比べて、励磁インピーダンスが大きいＷ相コイルに印加される電圧の方が高くなる。

Ｗ相コイルに印加される電圧が高くなることにより、Ｗ相の二次側電圧が直流コンデンサＣ１の電圧Ｖｄｃを超えた場合には、図３に示されるように、Ｗ相コイルからゲートブロック状態の自励式変換器１０の逆並列ダイオードを通って直流コンデンサＣ１に至る電流経路が形成される。このようにして、Ｗ相の二次側電圧が直流コンデンサＣ１の電圧Ｖｄｃを超える期間は、直流充電モードとなり、直流コンデンサＣ１が充電される。

直流充電モードの発生中に自励式変換器１０のゲートデブロックが行なわれると、自励式変換器１０が出力する電圧によって、変圧器２のＷ相コイルを励磁する電圧が更に大きくなる。これにより、ゲートデブロックを行なったタイミングでの変圧器２の偏磁量が更に増大するため、結果的に励磁電流が増大して過電流に至ることで自励式変換器１０は保護停止することになる。最悪の場合、自励式変換器１０を構成する素子が破壊に至る可能性がある。

このように、自励式変換器１０をゲートブロックした状態では、変圧器２の三相間で偏磁量が最も大きい相が励磁されているときに、直流充電モードが発生し得る。そして、直流充電モードの発生中に自励式変換器１０をゲートデブロックすることで、変圧器２の偏磁量を更に増大させる可能性がある。

したがって、直流充電モードが発生していないタイミング、言い換えれば、変圧器２の偏磁量が小さくなるタイミングで自励式変換器１０のゲートデブロックを実行することができれば、ゲートデブロックにより変圧器２の偏磁量が増大することを防止することが可能となる。

そこで、本実施の形態に従う電力変換装置では、電流検出器１８によって検出される変圧器２の一次側電流に基づいて、変圧器２に直流充電モードが発生しているかどうかを判定する。そして、変圧器２に直流充電モードが発生していると判定された場合には、ゲートデブロック指令を受けた後に直流充電モードが停止している状態のときに、自励式変換器１０をゲートデブロックする。

以下、本実施の形態に従う電力変換装置の制御構成について説明する。
（電力変換装置の制御構成）
図４は、図１に示した制御装置２０の構成を示すブロック図である。

図４を参照して、制御装置２０は、電圧指令生成部２２と、ゲートパルス生成部２４と、ＧＢ・ＤＥＢ指令部２８と、タイミング調整部３０とを含む。

電圧指令生成部２２は、電圧検出器１６によって検出された系統電圧ＶＧＵ，ＶＧＶ，ＶＧＷ、電流検出器１８によって検出された一次側電流ＩＵ，ＩＶ，ＩＷ、電圧検出器１４によって検出された電圧Ｖｄｃおよび直流電圧指令値Ｖｄｃ＊に基づいて、自励式変換器１０から出力される電圧である出力電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を演算する。

ゲートパルス生成部２４は、例えばＰＷＭ（Pulse Width Modulation）制御によって、自励式変換器１０が出力電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊に相当する電圧を出力するためのゲートパルス信号ＧＰを生成する。ゲートパルス生成部２４は、生成したゲートパルス信号ＧＰを自励式変換器１０を構成するスイッチング素子Ｑ１１〜Ｑ２２（図２）に出力する。

ＧＢ・ＤＥＢ指令部２８は、上位装置（図示せず）からのゲートブロック指令およびゲートデブロック指令を受ける。ＧＢ・ＤＥＢ指令部２８は、ゲートブロック指令に応答して、自励式変換器１０にゲートブロック信号ＧＢを出力する。ゲートブロック信号ＧＢを受けてスイッチング素子Ｑ１１〜Ｑ２２がオフ状態に固定されることにより、自励式変換器１０はゲートブロック状態となる。

ＧＢ・ＤＥＢ指令部２８はさらに、ゲートデブロック指令に応答して、ゲートデブロック信号ＤＥＢを生成してタイミング調整部３０に出力する。

タイミング調整部３０は、自励式変換器１０をゲートブロックした後に電流検出器１８によって検出される変圧器２の一次側電流ＩＵ，ＩＶ，ＩＷに基づいて、自励式変換器１０をゲートデブロックするタイミングを調整する。

以下、図４および図５を参照して、タイミング調整部３０の詳細な構成について説明する。

（ゲートデブロックタイミングの調整）
図５は、自励式変換器１０のゲートデブロックするタイミングの調整を説明するための波形図である。図５では、時刻ｔ０以前において自励式変換器１０のゲートブロックが行なわれた場合を想定する。

自励式変換器１０のゲートブロックが行なわれると、タイミング調整部３０は、電流検出器１８によって検出される一次側電流ＩＵ，ＩＶ，ＩＷの絶対値｜ＩＵ｜，｜ＩＶ｜，｜ＩＷ｜を加算する。以下の説明では、一次側電流の絶対値｜ＩＵ｜，｜ＩＶ｜，｜ＩＷ｜の合計値を、単に「一次側電流合計値」とも称する。図５には、時刻ｔ０以降における一次側電流合計値の時間変化が示されている。

図５に示されるように、一次側電流合計値には、一時的な電流値の増加が現われている。この電流値の増加は、変圧器２の偏磁によるものであり、変圧器２の三相間で偏磁量が最も大きい相が励磁されていることで直流充電モード（図３）が発生していることを示している。図３で述べたように、直流充電モードの発生中は、変圧器２のいずれかの相から自励式変換器１０の逆並列ダイオードを経由して直流コンデンサＣ１に向けて電流が流れる。そのため、三相間の偏磁量の大小に応じて、変圧器２の一次側電流ＩＵ，ＩＶ，ＩＷのうちのいずれかの電流値が大きくなり、結果的に一次側電流合計値も増大する。

タイミング調整部３０は、時刻ｔ０よりも後の時刻ｔ１においてゲートデブロック指令を受けると、一次側電流合計値と予め設定された閾値Ｉｔｈとを比較する。そして、一次側電流値が閾値Ｉｔｈを超えているときに、タイミング調整部３０は、直流充電モードが発生していると判定する。

タイミング調整部３０は、直流充電モードが発生していると判定されると、直流充電モードが停止するのを待って、自励式変換器１０のゲートデブロックを実行する。具体的には、タイミング調整部３０は、時刻ｔ２において、一次側電流合計値が閾値Ｉｔｈを超えたと判定されると、一次側電流合計値が再び閾値Ｉｔｈにまで低下したタイミングを検出する。時刻ｔ２よりも後の時刻ｔ３において一次側電流合計値が閾値Ｉｔｈにまで低下したと判定された場合、タイミング調整部３０は、時刻ｔ３から所定時間Ｔｂ［秒］が経過したタイミングである時刻ｔ４において、自励式変換器１０のゲートデブロックを実行する。

ここで、所定時間Ｔｂ［秒］は、一次側電流合計値が閾値Ｉｔｈにまで低下してから閾値Ｉｔｈに比べて十分に小さくなるまでに要する時間に設定される。また、所定時間Ｔｂ［秒］は、自励式変換器１０がゲートブロックした後に一次側電流合計値が閾値Ｉｔｈを超えてから次に一次側電流合計値が閾値Ｉｔｈを超えるまでの時間間隔よりも短くなるように設定される。このような構成とすることにより、直流充電モードが停止している状態で自励式変換器１０のゲートデブロックを行なうことができるため、ゲートデブロックに伴って変圧器２の偏磁量が増大することはない。

時刻ｔ４でゲートデブロックが行なわれたことにより、時刻ｔ４以降、自励式変換器１０は交流電力系統１の電圧に同期した交流出力を再開する。ゲートデブロック後、変圧器２は自励式変換器１０の出力電圧で励磁される。制御装置２０が偏磁量を低減するように出力電圧指令値Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を補正することで、一次側電流合計値は、図中に実線ｋ１で示すように、閾値Ｉｔｈ未満に抑えられている。

なお、図中に破線ｋ２で示すように、時刻ｔ２において一次側電流合計値が閾値Ｉｔｈを超えたと判定された後に、一次側電流合計値が再び閾値Ｉｔｈ以下にまで低下しない場合が生じることがある。この場合、タイミング調整部３０は、時刻ｔ１から所定時間Ｔａ［秒］が経過したタイミングである時刻ｔ５において、自励式変換器１０のゲートデブロックを実行する。ゲートデブロック後、変圧器２は自励式変換器１０の出力電圧で励磁されるが、変圧器２の偏磁量が低減しない場合には、自励式変換器１０は再びゲートブロックされる可能性がある。

また、図示は省略するが、時刻ｔ１以降、一次側電流合計値が閾値Ｉｔｈ以下となる状態を継続している場合には、タイミング調整部３０は、変圧器２の偏磁が生じていないと判断して、時刻ｔ１から所定時間Ｔａ［秒］が経過したタイミングである時刻ｔ５において、自励式変換器１０のゲートデブロックを実行する。

（タイミング調整部の構成例）
次に、図６を参照して、図５に示したゲートデブロックタイミングの調整を実現するためのタイミング調整部３０の構成例について説明する。

図６を参照して、タイミング調整部３０は、絶対値演算部４０Ｕ，４０Ｖ，４０Ｗと、加算器４２と、比較器４４と、論理積（ＡＮＤ）回路４６，５０，６８と、リセット優先型のＳＲフリップフロップ４８，５４，６２と、反転（ＮＯＴ）回路５２，６６と、論理和（ＯＲ）回路５８と、最小ＯＮ回路６０と、オンディレイ回路５６，６４とを含む。

絶対値演算部４０Ｕは、電流検出器１８（図１，４）によって検出されたＵ相の一次側電流ＩＵの絶対値｜ＩＵ｜を演算する。絶対値演算部４０Ｖは、電流検出器１８によって検出されたＶ相の一次側電流ＩＶの絶対値｜ＩＶ｜を演算する。絶対値演算部４０Ｗは、電流検出器１８によって検出されたＷ相の一次側電流ＩＷの絶対値｜ＩＷ｜を演算する。

加算器４２は、各相一次側電流の絶対値｜ＩＵ｜，｜ＩＶ｜，｜ＩＷ｜を加算することにより、一次側電流合計値を演算する。

比較器４４は、非反転入力端子（＋端子）に一次側電流合計値が入力され、反転入力端子（−端子）に閾値Ｉｔｈが入力される。一次側電流合計値が閾値Ｉｔｈより大きい場合、比較器４４はＨ（論理ハイ）レベルの信号を出力する。一次側電流合計値が閾値Ｉｔｈ以下の場合、比較器４４はＬ（論理ロー）レベルの信号を出力する。比較器４４の出力信号は、論理積回路４６の一方入力に与えられる。比較器４４の出力信号はさらに、反転回路５２に与えられる。反転回路５２は、比較器４４の出力信号の反転信号を出力する。反転回路５２の出力信号（比較器４４の出力の反転信号）は、論理積回路５０の一方入力に与えられる。

ＳＲフリップフロップ６２は、セット端子（Ｓ）にＧＢ・ＤＥＢ指令部２８（図４）からのゲートデブロック指令を受け、リセット端子（Ｒ）に最小ＯＮ回路６０から出力されるゲートデブロック信号ＤＥＢを受ける。ゲートデブロック信号ＤＥＢは、タイミング調整部３０から自励式変換器１０に供給される信号である。ＳＲフリップフロップ６２は、ゲートデブロック指令が活性化レベルのＨレベルのとき出力端子からＨレベルの信号を出力し、ゲートデブロック信号ＤＥＢがＨレベルのときに出力端子からＬレベルの信号を出力する。ＳＲフリップフロップ６２は、リセット優先型であるため、ゲートデブロック指令およびゲートデブロック信号ＤＥＢが共にＨレベルのとき出力端子からＬレベルの信号を出力する。ＳＲフリップフロップ６２の出力は、論理積回路４６の他方入力に入力されるとともに、オンディレイ回路６４に入力される。

オンディレイ回路６４は、ＳＲフリップフロップ６２の出力信号がＬレベルからＨレベルに変化したときに、その変化を所定時間Ｔａ［秒］遅延させた信号を出力する。オンディレイ回路６４の出力信号は論理積回路６８の一方入力に入力される。

論理積回路４６は、比較器４４の出力信号とＳＲフリップフロップ６２の出力信号との論理積を演算する。ＳＲフリップフロップ４８は、セット端子（Ｓ）に論理積回路４６の出力信号を受け、リセット端子（Ｒ）にゲートデブロック信号ＤＥＢを受ける。ＳＲフリップフロップ４８は、比較器４４の出力信号がＨレベルのとき出力端子からＨレベルの信号を出力し、ゲートデブロック信号ＤＥＢがＨレベルのときに出力端子からＬレベルの信号を出力する。ＳＲフリップフロップ４８は、リセット優先型であるため、論理積回路４６の出力信号およびゲートデブロック信号ＤＥＢが共にＨレベルのとき出力端子からＬレベルの信号を出力する。ＳＲフリップフロップ４８の出力は、論理積回路５０の他方入力に入力される。

論理積回路５０は、反転回路５２の出力信号（比較器４４の出力の反転信号）とＳＲフリップフロップ４８の出力信号との論理積を演算する。ＳＲフリップフロップ５４は、セット端子（Ｓ）に論理積回路５０の出力信号を受け、リセット端子（Ｒ）にゲートデブロック信号ＤＥＢを受ける。ＳＲフリップフロップ５４は、論理積回路５０の出力信号がＨレベルのとき出力端子からＨレベルの信号を出力し、ゲートデブロック信号ＤＥＢがＨレベルのときに出力端子からＬレベルの信号を出力する。ＳＲフリップフロップ５４は、リセット優先型であるため、論理積回路５０の出力信号およびゲートデブロック信号ＤＥＢが共にＨレベルのとき出力端子からＬレベルの信号を出力する。ＳＲフリップフロップ４８の出力は、オンディレイ回路５６および反転回路６６に入力される。

反転回路６６は、ＳＲフリップフロップ５４の出力信号の反転信号を出力する。反転回路６６の出力信号（ＳＲフリップフロップ５４の出力の反転信号）は、論理積回路６８の他方入力に与えられる。

論理積回路６８は、オンディレイ回路６４の出力信号と反転回路６６の出力信号との論理積を演算する。論理積回路６８の出力信号は論理和回路５８の一方入力に与えられる。

オンディレイ回路５６は、ＳＲフリップフロップ５４の出力信号がＬレベルからＨレベルに変化したときに、その変化を所定時間Ｔｂ［秒］遅延させた信号を出力する。オンディレイ回路５６の出力信号は論理和回路５８の他方入力に与えられる。

論理和回路５８は、論理積回路６８の出力信号およびオンディレイ回路５６の出力信号の論理和を演算する。論理和回路５８の出力信号は最小ＯＮ回路６０に入力される。

最小ＯＮ回路６０は、論理和回路５８の出力信号を予め設定された最小ＯＮ時間に亘って連続してＨレベルとするための回路である。最小ＯＮ回路６０は、論理和回路５８の出力信号を、ゲートデブロック信号ＤＥＢとして自励式変換器１０に出力する。ゲートデブロック信号ＤＥＢがＬレベルからＨレベルに活性化されたとき、自励式変換器１０のゲートデブロックが実行される。

以上の構成からなるタイミング調整部３０において、まず、ＧＢ・ＤＥＢ指令部２８からＬレベルのゲートデブロック指令が与えられているときには、Ｌレベルに非活性化されたゲートデブロック信号ＤＥＢが生成されて自励式変換器１０に与えられる。

次に、ＧＢ・ＤＥＢ指令部２８からＨレベルに活性化されたゲートデブロック指令が与えられると、比較器４４の出力信号に基づいて、ゲートデブロック信号ＤＥＢがＬレベルからＨレベルに活性化される。具体的には、比較器４４の出力信号がＬレベルからＨレベルに切替わったタイミング、すなわち、一次側電流合計値が閾値Ｉｔｈを超えたタイミングでは、ＳＲフリップフロップ５４の出力信号がＬレベルであり、かつ、オンディレイ回路６４の出力信号がＬレベルであるため、論理和回路５８の出力信号がＬレベルとなる。この結果、ゲートデブロック信号ＤＥＢはＬレベルのままである。

一次側電流合計値が閾値Ｉｔｈを超えたタイミングよりも後に、一次側電流合計値が再び閾値Ｉｔｈにまで低下した場合、比較器４４の出力信号はＨレベルからＬレベルに切替わる。これにより、ＳＲフリップフロップ５４の出力信号がＬレベルからＨレベルに切替わる。オンディレイ回路５６がＳＲフリップフロップ５４からのＨレベルの出力信号を所定時間Ｔｂ［秒］遅延させて論理和回路５８に出力する。この結果、一次側電流合計値が閾値Ｉｔｈにまで低下したタイミングから所定時間Ｔｂ［秒］経過したタイミングで、ゲートデブロック信号ＤＥＢがＬレベルからＨレベルに活性化される。これにより、自励式変換器１０のゲートデブロックが実行される。

これに対して、一次側電流合計値が閾値Ｉｔｈを超えたタイミングよりも後に、一次側電流合計値が閾値Ｉｔｈ以下にまで低下しない場合、ＳＲフリップフロップ５４の出力信号がＬレベルのままである。この場合、ゲートデブロック指令がＨレベルに活性化されたタイミングから所定時間Ｔａ［秒］経過したタイミングで、オンディレイ回路６４がＨレベルの信号を出力することにより、ゲートデブロック信号ＤＥＢがＬレベルからＨレベルに活性化される。

また、一次側電流合計値が閾値Ｉｔｈ以下となる状態が継続している場合においても、ＳＲフリップフロップ５４の出力信号がＬレベルのままである。したがって、ゲートデブロック指令がＨレベルに活性化されたタイミングから所定時間Ｔａ［秒］経過したタイミングで、オンディレイ回路６４がＨレベルの信号を出力することにより、ゲートデブロック信号ＤＥＢがＬレベルからＨレベルに活性化される。

このように本実施の形態に従う電力変換装置によれば、電流検出器１８によって検出される変圧器２の一次側電流に基づいて、変圧器２に直流充電モードが発生しているかどうかを判定することにより、変圧器２の偏磁量が大きい状態であるか否かを判定することができる。これにより、変圧器２に直流充電モードが発生していると判定された場合には、ゲートデブロック指令を受けた後に直流充電モードが停止している状態のとき、すなわち、変圧器２の偏磁量が小さくなるタイミングで自励式変換器１０のゲートデブロックを実行することができる。この結果、ゲートデブロックにより変圧器２の偏磁量が増大することを防止することが可能となる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 交流電力系統、２ 変圧器、１０ 自励式変換器、１１，１２ 交流出力端子、１４，１６ 電圧検出器、１８ 電流検出器、２０ 制御装置、２２ 電圧指令生成部、２４ ゲートパルス生成部、２８ ＧＢ・ＤＥＢ指令部、３０ タイミング調整部、４０Ｕ，４０Ｖ，４０Ｗ 絶対値演算部、４２ 加算器、４４ 比較器、４６，５０，６８ 論理積回路、４８，５４，６２ ＳＲフリップフロップ、５２，６６ 反転回路、５６，６４ オンディレイ回路、５８ 論理和回路、６０ 最小ＯＮ回路、１００ 電力変換装置、Ｑ１１〜Ｑ２２ スイッチング素子、Ｄ１１〜Ｄ２２ ダイオード、Ｃ１ 直流コンデンサ。

Claims (3)

1. 交流出力側が変圧器を介して三相交流電源に接続された自励式変換器と、
   前記自励式変換器の直流入力側に接続された直流コンデンサと、
   前記自励式変換器を制御する制御装置とを備え、
   前記制御装置は、
   前記自励式変換器をゲートブロックするためのゲートブロック指令、および、前記自励式変換器をゲートデブロックするためのゲートデブロック指令を発生する指令生成部と、
   前記変圧器の一次側電流を検出する電流検出器と、
   前記指令生成部から前記ゲートデブロック指令を受けた場合において、前記自励式変換器をゲートブロックした後に前記電流検出器によって検出される前記一次側電流に基づいて、前記自励式変換器をゲートデブロックするタイミングを調整するタイミング調整部とを含み、
   前記タイミング調整部は、
   前記自励式変換器をゲートブロックした後に前記電流検出器によって検出される前記一次側電流に基づいて、前記直流コンデンサを充電する直流充電モードが発生しているか否かを判定し、かつ、
   前記直流充電モードが発生していると判定された場合には、前記ゲートデブロック指令を受けた後に前記直流充電モードが停止している状態のときに、前記自励式変換器をゲートデブロックする、電力変換装置。
2. 前記タイミング調整部は、
   前記電流検出器によって検出される前記一次側電流の各相電流の絶対値の合計値を演算する演算部と、
   前記自励式変換器をゲートブロックした後に前記合計値が閾値を超えたときに、前記直流充電モードが発生していると判定するとともに、前記合計値が前記閾値を超えた後に再び前記閾値以下にまで低下している状態のときに、前記自励式変換器をゲートデブロックするように構成された実行部とを含む、請求項１に記載の電力変換装置。
3. 前記実行部は、前記合計値が前記閾値を超えた後に再び前記合計値が前記閾値にまで低下した時点から所定時間が経過した時点で、前記自励式変換器をゲートデブロックするように構成され、
   前記所定時間は、前記自励式変換器をゲートブロックした後に前記合計値が前記閾値を超えてから次に前記合計値が前記閾値を超えるまでの時間間隔よりも短くなるように設定される、請求項２に記載の電力変換装置。
   

Images