[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6342794B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP6342794B2
JP6342794B2 JP2014263381A JP2014263381A JP6342794B2 JP 6342794 B2 JP6342794 B2 JP 6342794B2 JP 2014263381 A JP2014263381 A JP 2014263381A JP 2014263381 A JP2014263381 A JP 2014263381A JP 6342794 B2 JP6342794 B2 JP 6342794B2
Authority
JP
Japan
Prior art keywords
substrate
pad
connection
layer
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014263381A
Other languages
English (en)
Other versions
JP2016122796A (ja
Inventor
洋弘 町田
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2014263381A priority Critical patent/JP6342794B2/ja
Priority to US14/969,555 priority patent/US9818681B2/en
Publication of JP2016122796A publication Critical patent/JP2016122796A/ja
Application granted granted Critical
Publication of JP6342794B2 publication Critical patent/JP6342794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/16014—Structure relative to the bonding area, e.g. bond pad the bump connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16175—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Description

本発明は、配線基板及び配線基板の製造方法に関するものである。
上下基板の間に電子部品を配置し、その電子部品の周囲に封止樹脂を充填して形成した電子部品内蔵型の配線基板が提案されている（例えば、特許文献１参照）。このような半導体パッケージでは、下基板に電子部品がワイヤボンディング実装されている。
国際公開第２００７／０６９６０６号公報
ところで、上述した配線基板では、電子部品の電極パッドがボンディングワイヤを介して下基板の接続パッドに電気的に接続され、その接続パッドから平面方向に配線が引き回される。そして、引き回された先のパッドがはんだボール等を介して上基板の接続パッドと電気的に接続される。このように、上記配線基板では、例えば電子部品の電極パッドから上基板の接続パッドまでの配線長が長くなるという問題がある。
本発明の一観点によれば、第１基板の最上層に形成された第１パッドと、前記第１基板の上面に搭載された電子部品と、前記電子部品に形成され、平面視において前記第１パッドと近接した位置に設けられた接続端子と、前記第１パッド上に形成され、前記第１パッドと前記接続端子とを電気的に接続する接続部材と、前記第１基板の上に搭載された第２基板と、を有し、前記接続部材は、柱状のコア部と、前記コア部の周囲を被覆し、前記第１パッドと接合される半田層とを有し、前記半田層は、前記コア部から平面方向に広がり、前記接続端子と接合される膨出部を有し、前記電子部品は、前記第１基板と前記第２基板との間に設けられ、前記第２基板の最下層には、前記第１パッドと対向する位置に第２パッドが設けられ、前記接続部材は、前記第２パッドと接合され、前記第１パッドと前記第２パッドと前記接続端子とを電気的に接続する。
本発明の一観点によれば、配線長を短くすることができるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 変形例の配線基板の一部を示す概略断面図。 変形例の配線基板の一部を示す概略断面図。 変形例の配線基板の一部を示す概略断面図。 変形例の半導体チップを示す概略平面図。 変形例の配線基板の一部を示す概略断面図。 （ａ），（ｂ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、変形例の配線基板の製造方法を示す概略断面図。 （ａ），（ｂ）は、変形例の配線基板の一部を示す概略断面図。
以下、一実施形態を添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
まず、配線基板１０の構造について説明する。
図１（ａ）に示すように、配線基板１０は、第１基板１１と、第２基板１２と、電子部品４０と、接続部材６０，７０と、封止樹脂８０とを有している。この配線基板１０は、第１基板１１と第２基板１２との間に電子部品４０を内蔵した電子部品内蔵型の配線基板である。
第１基板１１は、基板本体２０と、最上層の配線パターン３０と、ソルダレジスト層３１と、最下層の配線パターン３２と、ソルダレジスト層３３とを有している。
基板本体２０は、コア基板２１と、コア基板２１の貫通孔２１Ｘに形成された貫通電極２２と、コア基板２１の上下面に積層された絶縁層２３，２４と、それら絶縁層２３，２４に形成された配線２５，２６及びビア配線２７，２８とを有している。基板本体２０に設けられた貫通電極２２、配線２５，２６及びビア配線２７，２８は、配線パターン３０と配線パターン３２とを電気的に接続している。なお、コア基板２１の材料としては、例えば、補強材であるガラスクロス（ガラス織布）にエポキシ樹脂を主成分とする熱硬化性の絶縁性樹脂を含浸させ硬化させた、いわゆるガラスエポキシ樹脂を用いることができる。絶縁層２３，２４の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。貫通電極２２、配線２５，２６及びビア配線２７，２８の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
配線パターン３０は、絶縁層２３の上面に形成されている。すなわち、配線パターン３０は、電子部品４０が実装される実装面側の基板本体２０の面（ここでは、上面）に設けられている。配線パターン３０の材料としては、例えば、銅や銅合金を用いることができる。配線パターン３０は、接続部材６０を介して電子部品４０と電気的に接続される部品接続用パッドＰ１、又は第１基板１１と第２基板１２との間を電気的に接続するための接続用パッドＰ２を有している。部品接続用パッドＰ１は、例えば、電子部品４０の電極端子４２の形状に対応して形成されている。また、接続用パッドＰ２は、例えば、絶縁層２３の外周縁に沿って一列又は複数列（ここでは、一列）に設けられている。各部品接続用パッドＰ１及び各接続用パッドＰ２は、例えば、平面視略円形状に形成されている。
ソルダレジスト層３１は、配線パターン３０の一部を覆うように絶縁層２３の上面に設けられている。ソルダレジスト層３１の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層３１には、配線パターン３０の一部を部品接続用パッドＰ１として露出させるための複数の開口部３１Ｘと、配線パターン３０の一部を接続用パッドＰ２として露出させるための複数の開口部３１Ｙとが形成されている。
なお、必要に応じて、開口部３１Ｘ，３１Ｙから露出する配線パターン３０上（つまり、部品接続用パッドＰ１上及び接続用パッドＰ２上）に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。また、部品接続用パッドＰ１上及び接続用パッドＰ２上に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。この酸化防止処理により、部品接続用パッドＰ１上及び接続用パッドＰ２上に、例えば、アゾール化合物やイミダゾール化合物等からなる有機膜が表面処理層として形成される。
一方、配線パターン３２は、絶縁層２４の下面に形成されている。すなわち、配線パターン３２は、実装面とは反対側の基板本体２０の面（ここでは、下面）に設けられている。配線パターン３２は、当該配線基板１０をマザーボード等の実装用基板に実装する際に使用される半田ボールやリードピン等の外部接続端子３５を配設するための外部接続用パッドＰ３を有している。外部接続用パッドＰ３は、図示は省略するが、例えば平面視でペリフェラル状に配置されている。各外部接続用パッドＰ３は、例えば、平面視略円形状に形成されている。
ソルダレジスト層３３は、配線パターン３２の一部を覆うように絶縁層２４の下面に設けられている。ソルダレジスト層３３の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層３３には、配線パターン３２の一部を外部接続用パッドＰ３として露出させるための複数の開口部３３Ｘが形成されている。
なお、必要に応じて、開口部３３Ｘから露出する配線パターン３２上（つまり、外部接続用パッドＰ３上）に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。また、外部接続用パッドＰ３に、ＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。なお、開口部３３Ｘから露出する配線パターン３２（あるいは、配線パターン３２上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
外部接続端子３５は、外部接続用パッドＰ３上に形成されている。外部接続端子３５としては、例えば、半田ボールやリードピンを用いることができる。なお、本例では、外部接続端子３５として、半田ボールを用いている。
以上説明した構造を有する第１基板１１の上面には、電子部品４０が搭載されている。電子部品４０としては、例えば、チップ部品を用いることができる。本例の電子部品４０は、チップキャパシタである。以下の説明では、電子部品４０を、「チップキャパシタ４０」とも称する。
チップキャパシタ４０は、直方体状の本体部４１と、その本体部４１の長手方向の両端に形成された２つの電極端子４２とを有している。電極端子４２は、本体部４１の対向する側面（つまり、本体部４１の長手方向端面）を被覆するように形成されている。具体的には、電極端子４２は、本体部４１の長手方向端面を含む側面及び上下面の一部を被覆するように形成されている。第１基板１１上に接着されたチップキャパシタ４０の電極端子４２は、平面視において部品接続用パッドＰ１，Ｐ５と近接した位置に設けられている。
ここで、チップキャパシタ４０の大きさは、平面視で０．６ｍｍ×０．３ｍｍ〜１０ｍｍ×１０ｍｍ程度とすることができる。本体部４１の厚さは、例えば、５０〜３００μｍ程度とすることができる。電極端子４２の厚さは、例えば１０〜５０μｍ程度とすることができる。本体部４１は、例えば、主としてセラミックと銅等の電極により形成されている。電極端子４２の材料としては、例えば、銅や銅合金を用いることができる。ここで、平面視略円形状に形成された本例の部品接続用パッドＰ１の直径は、例えば、チップキャパシタ４０の短手方向の長さと同程度の長さに設定されている。
図１（ｂ）に示すように、チップキャパシタ４０は、本体部４１の下面が接着層４５を介して第１基板１１の上面（具体的には、ソルダレジスト層３１の上面）に接着されている。接着層４５は、例えば、電極端子４２よりも厚く形成されている。このため、本体部４１の下面に形成された電極端子４２の下面とソルダレジスト層３１の上面との間には空間Ｓ１が形成されている。例えば、接着層４５の厚さは、２０〜７０μｍ程度とすることができる。なお、接着層４５としては、例えば、エポキシ系樹脂からなるダイアタッチフィルムを用いることができる。
次に、図１（ａ）に従って、第２基板１２の構造について説明する。
第２基板１２は、コア基板５１と、コア基板５１の貫通孔５１Ｘに形成された貫通電極５２と、最上層の配線パターン５３と、ソルダレジスト層５４と、最下層の配線パターン５５と、ソルダレジスト層５６とを有している。配線パターン５３と配線パターン５５とは貫通電極５２を介して電気的に接続されている。コア基板５１の材料としては、例えば、ガラスエポキシ樹脂などの絶縁性樹脂を用いることができる。
配線パターン５３は、コア基板５１の上面に形成されている。配線パターン５３の材料としては、例えば、銅や銅合金を用いることができる。配線パターン５３は、電子部品４０とは別の電子部品（例えば、半導体チップやチップ部品）や半導体パッケージと電気的に接続される部品接続用パッドＰ４を有している。各部品接続用パッドＰ４は、例えば、平面視略円形状に形成されている。
ソルダレジスト層５４は、配線パターン５３の一部を覆うようにコア基板５１の上面に設けられている。ソルダレジスト層５４の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層５４には、配線パターン５３の一部を部品接続用パッドＰ４として露出させるための複数の開口部５４Ｘが形成されている。
なお、必要に応じて、開口部５４Ｘから露出する配線パターン５３上（つまり、部品接続用パッドＰ４上）に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。また、部品接続用パッドＰ４に、ＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。
一方、配線パターン５５は、コア基板５１の下面に形成されている。配線パターン５５の材料としては、例えば、銅や銅合金を用いることができる。配線パターン５５は、接続部材６０を介して、第１基板１１の部品接続用パッドＰ１及び電子部品４０の電極端子４２と電気的に接続される部品接続用パッドＰ５、又は第１基板１１と第２基板１２との間を電気的に接続するための接続用パッドＰ６を有している。部品接続用パッドＰ５は、例えば、部品接続用パッドＰ１の各々に対向するように設けられている。各接続用パッドＰ６は、例えば、接続用パッドＰ２の各々に対向するように設けられている。各部品接続用パッドＰ５及び各接続用パッドＰ６は、例えば、平面視略円形状に形成されている。
ソルダレジスト層５６は、配線パターン５５の一部を覆うようにコア基板５１の下面に設けられている。ソルダレジスト層５６の材料としては、例えば、エポキシ系樹脂やアクリル系樹脂などの絶縁性樹脂を用いることができる。ソルダレジスト層５６には、配線パターン５５の一部を部品接続用パッドＰ５として露出させるための複数の開口部５６Ｘと、配線パターン５５の一部を接続用パッドＰ６として露出させるための複数の開口部５６Ｙとが形成されている。
なお、必要に応じて、開口部５６Ｘ，５６Ｙから露出する配線パターン５５上（つまり、部品接続用パッドＰ５上及び接続用パッドＰ６上）に表面処理層を形成するようにしてもよい。表面処理層の例としては、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などを挙げることができる。また、部品接続用パッドＰ５及び接続用パッドＰ６に、ＯＳＰ処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。
各部品接続用パッドＰ５には、接続部材６０がそれぞれ接合されている。各接続部材６０は、第１基板１１の部品接続用パッドＰ１に接合されるとともに、電子部品４０の電極端子４２にも接合されている。
図１（ｂ）に示すように、接続部材６０は、コア部６１と、そのコア部６１の周囲を被覆する半田層６２とを有している。コア部６１は、例えば、第１基板１１と第２基板１２との積層方向（図中上下方向）と断面視で直交する平面方向（図中左右方向）よりも積層方向（厚さ方向）に延びるように形成された形状を有している。コア部６１は、例えば、円柱状や角柱状等の柱状に形成されている。コア部６１の材料としては、例えば、銅、アルミニウム（Ａｌ）、金等の金属又はそれら金属の少なくとも一つを含む合金を用いることができる。
半田層６２は、コア部６１の外周面全面を被覆するように形成されている。また、半田層６２は、第１基板１１側の下端部において平面方向に広がって電子部品４０の電極端子４２と接合される膨出部６３を有している。膨出部６３は、ソルダレジスト層３１の上面から上方に盛り上がるように形成されている。膨出部６３は、例えば、接続部材６０の外周側（つまり、コア部６１から離間した位置）からコア部６１に向かって湾曲状に盛り上がるように形成されている。膨出部６３は、電極端子４２の表面（上面、側面及び下面）を被覆するように形成されている。膨出部６３は、電極端子４２の上面から上方に盛り上がるように形成されるとともに、電極端子４２とソルダレジスト層３１との間の空間Ｓ１を充填するように形成されている。半田層６２の材料としては、例えば、錫（Ｓｎ）、ＳｎとＣｕの合金、Ｓｎと銀（Ａｇ）の合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
コア部６１の上端面に形成された半田層６２は、部品接続用パッドＰ５と接合されている。コア部６１の上端面に形成された半田層６２は、例えば、ソルダレジスト層５６の開口部５６Ｘを充填するように形成されている。また、コア部６１の下端面に形成された半田層６２は、部品接続用パッドＰ１と接合されている。コア部６１の下端面に形成された半田層６２は、例えば、ソルダレジスト層３１の開口部３１Ｘを充填するように形成されている。そして、半田層６２の膨出部６３は、チップキャパシタ４０の電極端子４２に接合されている。これらにより、電極端子４２は、接続部材６０を介して部品接続用パッドＰ１と電気的に接続されるとともに、接続部材６０を介して部品接続用パッドＰ５と電気的に接続される。換言すると、電極端子４２と部品接続用パッドＰ１とをボンディングワイヤで接続せずに、且つ、部品接続用パッドＰ１から配線を平面方向に引き回さずに、部品接続用パッドＰ１，Ｐ５及び電極端子４２を互いに電気的に接続することができる。このように、接続部材６０は、部品接続用パッドＰ１，Ｐ５と電極端子４２とを電気的に接続する接続端子として機能する。また、接続部材６０は、第１基板１１と第２基板１２との間の距離（離間距離）を規定値に保持するスペーサとしても機能する。具体的には、本例の接続部材６０では、半田層６２が接続端子（接合材）として機能する。また、本例の接続部材６０では、コア部６１がスペーサとして機能する。このため、コア部６１の高さにより、第１基板１１と第２基板１２との間の空間の高さが設定される。コア部６１の高さは、例えば、接着層４５の厚さとチップキャパシタ４０の厚さとを合計した厚さよりも高く設定されている。例えば、コア部６１の高さは、１００〜５００μｍ程度とすることができる。コア部６１の直径は、例えば、５０〜１５０μｍ程度とすることができる。膨出部６３の厚さ、つまり膨出部６３の平面方向への広がり量は、例えば、１０〜２０μｍ程度とすることができる。
第１基板１１の各接続用パッドＰ２には、接続部材７０がそれぞれ接合されている。各接続部材７０は、第２基板１２の接続用パッドＰ６にも接合されている。すなわち、接続部材７０は、第１基板１１と第２基板１２との間に介在して設けられ、その一端が接続用パッドＰ２に接合され、他端が接続用パッドＰ６に接合されている。
接続部材７０は、柱状のコア部７１と、そのコア部７１の周囲を被覆する半田層７２とを有している。コア部７１は、例えば、円柱状や角柱状等の柱状に形成されている。半田層７２は、コア部７１の外周面全面を被覆するように形成されている。また、半田層７２は、例えば、第１基板１１側の下端部において、ソルダレジスト層３１の上面から上方に盛り上がるとともに、平面方向に広がる膨出部７３を有している。膨出部７３は、例えば、接続部材７０の外周側（つまり、コア部７１から離間した位置）からコア部７１に向かって湾曲状に盛り上がるように形成されている。コア部７１の材料としては、例えば、銅、アルミニウム、金等の金属又はそれら金属の少なくとも一つを含む合金を用いることができる。半田層７２の材料としては、例えば、Ｓｎ、ＳｎとＣｕの合金、ＳｎとＡｇの合金、ＳｎとＡｇとＣｕの合金等を用いることができる。
コア部７１の上端面に形成された半田層７２は、接続用パッドＰ６と接合されている。コア部７１の上端面に形成された半田層７２は、例えば、ソルダレジスト層５６の開口部５６Ｙを充填するように形成されている。また、コア部７１の下端面に形成された半田層７２は、接続用パッドＰ２と接合されている。コア部７１の下端面に形成された半田層７２は、例えば、ソルダレジスト層３１の開口部３１Ｙを充填するように形成されている。これにより、接続用パッドＰ２と接続用パッドＰ６とが接続部材７０を介して電気的に接続されている。本例の接続部材７０では、半田層７２が接続端子（接合材）として機能する。また、本例の接続部材７０では、コア部７１がスペーサとして機能する。このようなコア部７１の高さは、例えば、接着層４５の厚さとチップキャパシタ４０の厚さとを合計した厚さよりも高く設定されている。コア部７１の高さは、例えば、コア部６１の高さと同一の高さに設定されている。例えば、コア部７１の高さは、１００〜５００μｍ程度とすることができる。
図１（ａ）に示すように、第１基板１１と第２基板１２との間の空間には、封止樹脂８０が充填されている。この封止樹脂８０によって、第２基板１２が第１基板１１に対して固定されるとともに、第１基板１１に搭載された電子部品４０が封止される。すなわち、封止樹脂８０は、第１基板１１と第２基板１２とを接着する接着剤として機能するとともに、電子部品４０を保護する保護層として機能する。さらに、封止樹脂８０を設けたことにより、配線基板１０全体の機械的強度を高めることができる。
封止樹脂８０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂を用いることができる。また、封止樹脂８０の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂にシリカ（ＳｉＯ２）等のフィラーを混入した樹脂材を用いることができる。フィラーとしては、シリカ以外に、例えば、酸化チタン、酸化アルミニウム、窒化アルミニウム、炭化珪素、チタン酸カルシウム、ゼオライト等の無機化合物、又は、有機化合物等を用いることができる。また、封止樹脂８０としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などにより形成されたモールド樹脂を用いることができる。
次に、配線基板１０の製造方法について説明する。以下の説明では、１つの配線基板１０を拡大して説明するが、実際には１つの基板上に複数の配線基板１０となる部材を一括して作製した後に、個々の配線基板１０に個片化される。なお、説明の便宜上、最終的に配線基板１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図２（ａ）に示す工程では、第１基板１１を準備する。第１基板１１は、公知の製造方法により製造することが可能であるが、その概略について、図２（ａ）を参照しながら簡単に説明する。
まず、コア基板２１の所要箇所に貫通孔２１Ｘを形成し、その貫通孔２１Ｘの内側面にめっきを施して貫通電極２２を形成することで両面を導通させた後、例えばサブトラクティブ法により配線２５，２６を形成する。次に、コア基板２１の上面及び下面にそれぞれ絶縁層２３，２４を樹脂フィルムの真空ラミネートにより形成し、加熱して硬化させる。なお、ペースト状又は液状の樹脂の塗布と加熱により絶縁層２３，２４を形成してもよい。続いて、絶縁層２３，２４にそれぞれ開口部を形成し、必要であればデスミア処理した後、例えばセミアディティブ法によりビア配線２７，２８及び配線パターン３０，３２を形成する。次いで、配線パターン３０の一部を部品接続用パッドＰ１及び接続用パッドＰ２としてそれぞれ露出させるための開口部３１Ｘ，３１Ｙを有するソルダレジスト層３１を絶縁層２３の上面に形成する。また、配線パターン３２の一部を外部接続用パッドＰ３として露出させるための開口部３３Ｘを有するソルダレジスト層３３を絶縁層２４の下面に形成する。以上の製造工程により、第１基板１１を製造することができる。
続いて、ソルダレジスト層３１の上面に、接着層４５によりチップキャパシタ４０を接着する。
次に、図２（ｂ）に示す工程では、部品接続用パッドＰ１上に接続部材６０を搭載（接合）するとともに、接続用パッドＰ２上に接続部材７０を搭載（接合）する。以下に、接続部材６０，７０の搭載方法の一例について詳述する。
図３（ａ）に示す工程では、まず、銅等の金属からなる柱状のコア部６１と、そのコア部６１の外周面全面を被覆する半田層６２とを有する接続部材６０を準備する。また、銅等の金属からなる柱状のコア部７１と、そのコア部７１の外周面全面を被覆する半田層７２とを有する接続部材７０を準備する。このとき、半田層６２は、コア部６１の外周面全面を均一の厚さで被覆するように形成され、半田層７２は、コア部７１の外周面全面を均一の厚さで被覆するように形成されている。
続いて、接続部材６０，７０を、振込治具９０の開口部９０Ｘに振り込む。この開口部９０Ｘは、第１基板１１の部品接続用パッドＰ１及び接続用パッドＰ２の平面配置に合わせて形成されている。このとき、振込治具９０は、例えば、吸着機構（図示略）と結合されている。そして、吸着機構によって、図中矢印で示すように振込治具９０の開口部９０Ｘ内の空気を吸気して吸着をオン状態とする。これにより、開口部９０Ｘの底面上に接続部材６０，７０が吸着保持される。
続いて、図３（ｂ）に示す工程では、部品接続用パッドＰ１上及び接続用パッドＰ２上にフラックス９１を塗布する。
次いで、図４（ａ）に示す工程では、接続部材６０，７０がセットされた振込治具９０と第１基板１１とを位置合わせした後に、図３（ｂ）に示した状態とは上下逆さまになるように振込治具９０を反転させる。このとき、振込治具９０の開口部９０Ｘが部品接続用パッドＰ１及び接続用パッドＰ２と平面視で重なる位置に振込治具９０が配置される。続いて、上記吸着機構（図示略）による開口部９０Ｘ内の空気の吸気を止めて吸着をオフ状態とすることで、吸着保持されていた接続部材６０，７０を、フラックス９１が塗布された部品接続用パッドＰ１上及び接続用パッドＰ２上にそれぞれ落下させる。これにより、ソルダレジスト層３１の開口部３１Ｘ内に塗布されたフラックス９１上に接続部材６０が搭載（仮止め）され、ソルダレジスト層３１の開口部３１Ｙ内に塗布されたフラックス９１上に接続部材７０が搭載（仮止め）される。なお、本工程では、接続部材６０，７０全体が略柱状に形成されており、図１（ｂ）に示した膨出部６３及び膨出部７３が未だ形成されていない。このため、本工程では、接続部材６０と電極端子４２とは物理的及び電気的に接続されていない。
次に、図４（ｂ）に示す工程では、第１基板１１上に搭載された接続部材６０，７０の半田層６２，７２を、半田リフローにより溶融させる。これにより、半田層６２がフラックス９１（図４（ａ）参照）を介して開口部３１Ｘを充填するように広がって部品接続用パッドＰ１と接合される。また、半田層６２が溶融すると、コア部６１の側面に形成されている半田層６２が自重によりソルダレジスト層３１に向かって落ちるため、半田層６２がソルダレジスト層３１の上面から上方に盛り上がり、且つ平面方向（図中左右方向）に広がる。これにより、半田層６２の下端部に膨出部６３が形成される。この膨出部６３は、チップキャパシタ４０の電極端子４２を被覆するように形成される。換言すると、本工程において電極端子４２を被覆する膨出部６３が形成可能なように、リフロー前の半田層６２の厚さが設定されている。そして、膨出部６３の形成により、その膨出部６３（半田層６２）が電極端子４２と接合される。これによって、部品接続用パッドＰ１と電極端子４２とがはんだ接合される。さらに、上記溶融により、コア部６１の上端面に形成された半田層６２が表面張力によって上方に盛り上がる。これにより、コア部６１の上端面に形成された半田層６２に、断面視略半楕円状の突出部６４が形成される。
同様に、上記溶融により、半田層７２がフラックス９１を介して開口部３１Ｙを充填するように広がって接続用パッドＰ２と接合される。また、半田層７２が溶融すると、コア部７１の側面に形成されている半田層７２が自重によりソルダレジスト層３１に向かって落ちるため、半田層７２がソルダレジスト層３１の上面から上方に盛り上がり、且つ平面方向に広がる。これにより、半田層７２の下端部に膨出部７３が形成される。さらに、上記溶融により、コア部７１の上端面に形成された半田層７２に、断面視略半楕円状の突出部７４が形成される。
以上説明した工程により、第１基板１１上に接続部材６０，７０を搭載することができる。その後、表面を洗浄してフラックス９１を除去する。
次に、図５（ａ）に示す工程では、第２基板１２を準備する。第２基板１２は、公知の製造方法により製造することが可能であるが、その概略について、図５（ａ）を参照しながら簡単に説明する。なお、図５（ａ）において、同図に示す構造体は図１（ａ）とは上下反転して描かれている。
まず、コア基板５１の所要箇所に貫通孔５１Ｘを形成し、その貫通孔５１Ｘの内側面にめっきを施して貫通電極５２を形成することで両面を導通させた後、例えば、サブトラクティブ法により配線パターン５３，５５を形成する。次に、配線パターン５３の一部を部品接続用パッドＰ４として露出させるための開口部５４Ｘを有するソルダレジスト層５４を形成する。また、配線パターン５５の一部を部品接続用パッドＰ５及び接続用パッドＰ６として露出させるための開口部５６Ｘ，５６Ｙを有するソルダレジスト層５６を形成する。以上の製造工程により、第２基板１２を製造することができる。
続いて、第２基板１２の部品接続用パッドＰ５上及び接続用パッドＰ６上にフラックス９２を塗布する。
次いで、第２基板１２の上方、具体的にはソルダレジスト層５６の上方に、チップキャパシタ４０及び接続部材６０，７０が搭載された第１基板１１を配置する。具体的には、接続部材６０（部品接続用パッドＰ１）と部品接続用パッドＰ５とが対向するように、且つ、接続部材７０（接続用パッドＰ２）と接続用パッドＰ６とが対向するように、第１基板１１を位置決めする。
次に、図５（ｂ）に示す工程では、部品接続用パッドＰ５上に接続部材６０を接合し、接続用パッドＰ６上に接続部材７０を接合する。例えば、第１基板１１を、接続部材６０，７０を間に挟んだ状態で第２基板１２の上に配置する。このとき、第１基板１１及び接続部材６０，７０が、粘着性を有するフラックス９２によって第２基板１２上に搭載（仮止め）される。続いて、第１基板１１及び第２基板１２を、例えば２３０〜２６０℃程度の温度で熱圧着する。これにより、接続部材６０，７０の半田層６２，７２が溶融し、接続部材６０が部品接続用パッドＰ５と接合されるとともに、接続部材７０が接続用パッドＰ６と接合される。具体的には、上記溶融により、半田層６２（とくに、図５（ａ）に示した突出部６４）がフラックス９２（図５（ａ）参照）を介して開口部５６Ｘを充填するように広がって部品接続用パッドＰ５と接合される。また、上記溶融により、半田層７２（とくに、図５（ａ）に示した突出部７４）がフラックス９２（図５（ａ）参照）を介して開口部５６Ｙを充填するように広がって接続用パッドＰ６と接合される。本工程により、接続部材６０を介して、部品接続用パッドＰ１と部品接続用パッドＰ５と電極端子４２とが電気的に接続される。また、接続部材７０を介して、接続用パッドＰ２と接続用パッドＰ６とが電気的に接続される。さらに、接続部材６０，７０を介して第１基板１１が第２基板１２上に固定される。本工程では、半田層６２，７２に突出部６４，７４（図５（ａ）参照）が形成されているため、第２基板１２の部品接続用パッドＰ５及び接続用パッドＰ６に予めはんだを形成することなく、部品接続用パッドＰ５と接続部材６０との接合、及び接続用パッドＰ６と接続部材７０との接合を好適に行うことができる。その後、表面を洗浄してフラックス９２を除去する。
次いで、図６（ａ）に示す工程では、第１基板１１と第２基板１２との間の空間、具体的には、ソルダレジスト層３１とソルダレジスト層５６との間の空間を充填するように封止樹脂８０を形成する。この封止樹脂８０によって、第１基板１１と第２基板１２とが強固に固定される。また、封止樹脂８０によって、チップキャパシタ４０が封止される。例えば、封止樹脂８０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図５（ｂ）に示した構造体を金型内に収容し、その金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることで、封止樹脂８０を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。なお、図６（ａ）に示す構造体は図５（ｂ）とは上下反転して描かれている。
次に、図６（ｂ）に示す工程では、外部接続用パッドＰ３上に外部接続端子３５を形成する。例えば、外部接続用パッドＰ３上に、適宜フラックスを塗布した後、外部接続端子３５（ここでは、半田ボール）を搭載し、２４０〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
以上説明した製造工程により、本実施形態の配線基板１０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）部品接続用パッドＰ１上に形成した接続部材６０の半田層６２の下端部に、コア部６１から平面方向に広がり、電子部品４０の電極端子４２と接合される膨出部６３を形成するようにした。このように半田層６２の一部を平面方向に広げることにより、その半田層６２（膨出部６３）を介して、部品接続用パッドＰ１と電極端子４２とを電気的に接続するようにした。これにより、近接して配置された部品接続用パッドＰ１と電極端子４２とを電気的に接続する接続配線の配線長を、ワイヤボンディング実装する場合に比べて短くすることができる。このため、部品接続用パッドＰ１と電極端子４２との間の信号（データ）の伝送速度を高速化することができる。
（２）また、部品接続用パッドＰ１と電極端子４２とをボンディングワイヤで接続する必要がないため、第１基板１１と第２基板１２との間にワイヤループを形成する必要がない。このため、第１基板１１上に電子部品４０をワイヤボンディング実装する場合に比べて、配線基板１０全体を薄型化することができる。
（３）部品接続用パッドＰ１と電極端子４２とが、平面方向に広がる半田層６２によって電気的に接続されるため、細線であるボンディングワイヤを用いて接続する場合に比べて、部品接続用パッドＰ１と電極端子４２とを接続する配線のインピーダンスを小さくできる。これにより、部品接続用パッドＰ１と電極端子４２との間の信号（データ）の伝送速度を高速化することができる。
（４）コア部６１を柱状に形成するようにした。これにより、第１基板１１と第２基板１２との間の離間距離を所望の距離に保持しつつ、半田層６２における半田量を十分に確保することができる。詳述すると、コア部６１の高さを調整することにより、第１基板１１と第２基板１２との間の離間距離を所望の距離に調整することができる。また、半田リフロー前に、柱状のコア部６１の外周面全面を被覆するように半田層６２を形成することができるため、半田層６２における半田量を十分に確保することができる。
さらに、コア部６１を柱状に形成したため、半田層６２を溶融したときに、コア部６１の側面に形成された半田層６２が自重により下方に落下しやすい。このため、半田層６２の下端部に膨出部６３を好適に形成することができる。
（５）第２基板１２の最下層に形成された部品接続用パッドＰ５を部品接続用パッドＰ１と対向する位置に配置し、その部品接続用パッドＰ５に接続部材６０を接合するようにした。これにより、部品接続用パッドＰ１と部品接続用パッドＰ５と電極端子４２とが、接続部材６０を介して相互に電気的に接続される。このため、部品接続用パッドＰ１から配線を平面方向に引き回さずに、部品接続用パッドＰ１，Ｐ５及び電極端子４２を相互に電気的に接続することができる。したがって、従来に比べて、電極端子４２と部品接続用パッドＰ１，Ｐ５とを電気的に接続する接続配線の配線長を大幅に短くすることができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、第１基板１１にチップキャパシタ４０を搭載するようにした。これに限らず、他の電子部品（例えば、チップキャパシタ以外のチップ部品や半導体チップ等）を第１基板１１に搭載するようにしてもよい。
例えば図７に示すように、第１基板１１上に半導体チップ１００を搭載するようにしてもよい。半導体チップ１００は、例えば、シリコン（Ｓｉ）等からなる薄板化された半導体基板上に、半導体集積回路（図示略）が形成された回路形成面（ここでは、上面）が形成され、その回路形成面に電極端子１０１が配設された構造を有している。電極端子１０１としては、例えば、アルミニウム上にＵＢＭ（Under Bump Metal）層を形成したものを用いることができる。ＵＢＭ層の一例としては、例えば、チタン（Ｔｉ）と銅とをこの順番で積層したものや、ニッケル（Ｎｉ）と金とをこの順番で積層したもの等を挙げることができる。半導体チップ１００は、回路形成面とは反対側の面（ここでは、下面）をソルダレジスト層３１に向けた状態、つまりフェイスアップの状態でソルダレジスト層３１の上面に接着層４５により接着されている。
第１基板１１上に接着された半導体チップ１００の電極端子１０１は、平面視において部品接続用パッドＰ１，Ｐ５と近接した位置に設けられている。この電極端子１０１は、接続部材６０を介して、部品接続用パッドＰ１及び部品接続用パッドＰ５と電気的に接続されている。詳述すると、ソルダレジスト層３１の上面から上方に盛り上がるように形成され、接続部材６０の下端部側においてコア部６１から平面方向に広がるように形成された膨出部６３が、電極端子１０１と接合される。この膨出部６３は、例えば、電極端子１０１の上面に盛り上がるように形成されている。
このような構造であっても、上記実施形態と同様の効果を奏することができる。なお、半田はシリコンからなる半導体基板に濡れ広がらない。このため、半田層６２の膨出部６３は半導体チップ１００の半導体基板に接着されておらず、膨出部６３と半導体基板との界面は圧接界面になっている。
・例えば図８に示すように、半導体チップ１００を、回路形成面（ここでは、下面）をソルダレジスト層３１に向けた状態、つまりフェイスダウンの状態でソルダレジスト層３１の上面に接着層４５により接着させるようにしてもよい。この場合であっても、第１基板１１上に接着された半導体チップ１００の電極端子１０１は、平面視において部品接続用パッドＰ１，Ｐ５と近接した位置に設けられている。この電極端子１０１は、接続部材６０を介して、部品接続用パッドＰ１及び部品接続用パッドＰ５と電気的に接続されている。詳述すると、ソルダレジスト層３１の上面から上方に盛り上がるように形成され、接続部材６０の下端部側においてコア部６１から平面方向に広がるように形成された膨出部６３が、電極端子１０１と接合される。この膨出部６３は、例えば、電極端子１０１とソルダレジスト層３１との間の空間に入り込むように形成されている。
このように、部品接続用パッドＰ１上に形成されたコア部６１から平面方向に広がる半田層６２（膨出部６３）が電極端子１０１と接合され、電極端子１０１と部品接続用パッドＰ１とがはんだ接合される。このため、半導体チップ１００を第１基板１１に実装する前に、電極端子１０１上にバンプ等の接続端子を予め形成する必要がない。
また、第１基板１１上にフェイスダウンの状態で半導体チップ１００を実装することができるため、例えば半導体チップ１００の上に、半導体チップ１００と同じ大きさの別の半導体チップを搭載することもできる。さらに、このように半導体チップを多段に積層する場合に、接続部材６０を利用することにより、最上段に配置された半導体チップの電極端子と、最下段に配置された半導体チップの電極端子とを接続部材６０を介して電気的に接続することもできる。例えば、最上段に配置された半導体チップの上面に形成された電極端子に半田層６２の膨出部６３を接合するとともに、最下段に配置された半導体チップの下面に形成された電極端子に膨出部６３を接合することにより、両電極端子を電気的に接続することができる。
なお、本変形例においても、膨出部６３と半導体チップ１００の半導体基板との界面は圧接界面になっている。
・図７及び図８に示した半導体チップ１００では、回路形成面の外周領域に電極端子１０１を形成した。これに限らず、例えば図９に示すように、半導体チップ１００Ａの回路形成面（ここでは、下面）の外周領域よりも内側の領域に電極端子１０１を形成するようにしてもよい。この場合には、例えば、電極端子１０１と電気的に接続された接続配線１０２が、電極端子１０１から半導体チップ１００Ａの側面まで引き回されている。この接続配線１０２は、平面視において部品接続用パッドＰ１，Ｐ５と近接した位置に設けられている。そして、接続配線１０２は、接続部材６０を介して、部品接続用パッドＰ１及び部品接続用パッドＰ５と電気的に接続されている。これにより、電極端子１０１が、接続部材６０及び接続配線１０２を介して、部品接続用パッドＰ１及び部品接続用パッドＰ５と電気的に接続される。このように、電極端子１０１が回路形成面の内側の領域に形成されている場合であっても、接続配線１０２を形成することにより、その接続配線１０２と接続部材６０を介して、電極端子１０１と部品接続用パッドＰ１，Ｐ５とを電気的に接続することができる。なお、接続配線１０２の材料としては、例えば、銀や銀合金を用いることができる。
・図９に示した変形例では、半導体チップ１００Ａの側面の下端から上端まで被覆するように接続配線１０２を形成したが、これに限定されない。例えば、接続配線１０２は、電極端子１０１から回路形成面の外周領域まで延出されていれば十分である。このため、例えば、半導体チップ１００Ａの側面の下端から厚さ方向の中途まで被覆するように接続配線１０２を形成してもよい。
・また、図９に示した変形例では、半導体チップ１００Ａをフェイスダウンの状態でソルダレジスト層３１の上面に搭載するようにしたが、半導体チップ１００Ａをフェイスアップの状態でソルダレジスト層３１の上面に搭載するようにしてもよい。この場合であっても、接続配線１０２は、電極端子１０１から回路形成面の外周領域まで延出されていれば十分である。
・上記実施形態及び上記各変形例の配線基板１０において、第１基板１１上に複数の電子部品を搭載するようにしてもよい。
・上記実施形態及び上記各変形例において、部品接続用パッドＰ１，Ｐ５と電子部品（チップキャパシタ４０及び半導体チップ１００，１００Ａ）の電極端子４２，１０１との接続、及び接続用パッドＰ２，Ｐ６間の接続に、接続部材６０，７０以外の接続方法を併用してもよい。
・例えば図７〜図９に示した変形例における半導体チップ１００，１００Ａに形成された全ての電極端子１０１を接続部材６０と接合させる必要はない。すなわち、半導体チップ１００に形成された電極端子の一部を接続部材６０と接合させ、残りの電極端子を別の接続方法を用いて部品接続用パッドＰ１と接続させるようにしてもよい。
例えば図１０に示す半導体チップ１００では、外周領域（例えば、図中の破線枠よりも外側の領域）に電極端子１０１がペリフェラル状に配列され、外周領域よりも内側の領域Ａ１に電極端子１０３がマトリクス状に配列されている。この半導体チップ１００において、電極端子１０１を接続部材６０と接合させ、電極端子１０３をフリップチップ接合により部品接続用パッドＰ１と接合させるようにしてもよい。この場合には、接着層４５を省略することができる。但し、この場合には、半導体チップ１００を第１基板１１に実装する前に、電極端子１０３上に予めバンプを形成しておく必要がある。
・また、接続用パッドＰ２と接続用パッドＰ６とを接続する接続部材としては、接続部材７０に限らず、例えば、半田ボールや柱状の金属ポストを用いることもできる。半田ボールとしては、例えば、球形状のコアボールの周囲を半田で覆った構造を有する半田ボールや、コアボールを有さない半田ボール等を用いることができる。コアボールとしては、銅、金やニッケル等の金属により形成された導電性コアボールや、樹脂により形成された樹脂コアボールを用いることができる。
・上記実施形態及び上記各変形例では、接続部材６０を介して、部品接続用パッドＰ１と部品接続用パッドＰ５と電極端子４２，１０１とを互いに電気的に接続するようにした。これに限らず、例えば、部品接続用パッドＰ１と電極端子４２，１０１との電気的な接続のみを、接続部材６０を介して行うようにしてもよい。この場合には、部品接続用パッドＰ１を有する配線パターン３０と部品接続用パッドＰ５とは、接続部材６０とは別の接続部材によって電気的に接続される。
・上記実施形態及び上記各変形例では、第１基板１１に形成された部品接続用パッドＰ１と、電子部品（チップキャパシタ４０又は半導体チップ１００，１００Ａ）の電極端子４２，１０１とを、接続部材６０を介して互いに電気的に接続するようにした。これに限らず、例えば、第１基板１１に形成された２つの接続用パッドを、接続部材６０を介して互いに電気的に接続するようにしてもよい。この場合には、第１基板１１に搭載される電子部品を省略してもよい。
例えば図１１に示すように、第１基板１１の絶縁層２３上に近接して形成された接続用パッドＰ１０，Ｐ１１を、接続部材６０を介して互いに電気的に接続するようにしてもよい。具体的には、接続用パッドＰ１０上に接続部材６０が形成され、接続用パッドＰ１１上に接続部材６０Ａが形成されている。接続部材６０Ａは、接続部材６０と同様の構造を有している。すなわち、接続部材６０Ａは、柱状のコア部６１Ａと、コア部６１Ａの周囲を被覆する半田層６２Ａとを有している。半田層６２Ａは、ソルダレジスト層３１側の下端部において、コア部６１Ａから平面方向に広がる膨出部６３Ａを有している。そして、接続部材６０の膨出部６３が接続部材６０Ａの膨出部６３Ａと接合されている。具体的には、接続部材６０の膨出部６３（半田層６２）と接続部材６０Ａの膨出部６３（半田層６２）とが合金化しており、接続用パッドＰ１０，Ｐ１１上に一つの半田層が形成されている。これにより、接続部材６０，６０Ａを介して、接続用パッドＰ１０，Ｐ１１が互いに電気的に接続されている。
このように、接続用パッドＰ１０，Ｐ１１上に形成された接続部材６０，６０Ａの半田層６２，６２Ａを平面方向に広げて接続用パッドＰ１０，Ｐ１１を電気的に接続するようにした。これにより、第１基板１１の上面に形成された配線パターン３０だけでは足りない配線接続を、接続部材６０，６０Ａを介して３次元的に行うことができる。なお、接続部材６０，６０Ａの上端面は、第２基板１２のソルダレジスト層５６の下面に接触されている。
また、図１１に示した配線基板１０Ａでは、接続用パッドＰ１０，Ｐ１１が、接続部材６０Ａを介して、第２基板１２に形成された接続用パッドＰ２０と電気的に接続されている。接続用パッドＰ２０は、コア基板５１の下面に形成されている。接続用パッドＰ２０は、平面視において接続用パッドＰ１１と近接した位置に設けられている。接続用パッドＰ２０上には、接続部材６０Ｂが形成されている。接続部材６０Ｂは、接続部材６０，６０Ａと同様の構造を有している。すなわち、接続部材６０Ｂは、柱状のコア部６１Ｂと、コア部６１Ｂの周囲を被覆する半田層６２Ｂとを有している。半田層６２Ｂは、ソルダレジスト層５６側の上端部において、コア部６１Ｂから平面方向に広がる膨出部６３Ｂを有している。そして、接続部材６０Ｂの膨出部６３Ｂが、接続部材６０Ａの上端部と接合されている。また、接続部材６０Ａの膨出部６３Ａが、接続部材６０Ｂの下端部と接合されている。具体的には、接続部材６０Ｂの膨出部６３Ｂ（半田層６２Ｂ）と接続部材６０Ａの半田層６２Ａ（膨出部６３Ａ）とが合金化しており、接続用パッドＰ１１，Ｐ２０間に一つの半田層が形成されている。これにより、接続部材６０，６０Ａ，６０Ｂを介して、第１基板１１に形成された接続用パッドＰ１０，Ｐ１１と第２基板１２に形成された接続用パッドＰ２０とが互いに電気的に接続されている。なお、接続部材６０Ｂの下端面は、第１基板１１のソルダレジスト層３１の上面に接触されている。
同様に、配線基板１０Ａでは、第１基板１１に形成された接続用パッドＰ１２と、第２基板１２に形成された接続用パッドＰ２１とが、接続部材６０Ａ，６０Ｂを介して互いに電気的に接続されている。
次に、配線基板１０Ａの製造方法について説明する。
まず、図１２（ａ）に示す工程では、銅等の金属からなる柱状のコア部６１と、そのコア部６１の外周面全面を被覆する半田層６２とを有する接続部材６０を準備する。また、銅等の金属からなる柱状のコア部６１Ａと、そのコア部６１Ａの外周面全面を被覆する半田層６２Ａとを有する接続部材６０Ａを準備する。このとき、半田層６２は、コア部６１の外周面全面を均一の厚さで被覆するように形成され、半田層６２Ａは、コア部６１Ａの外周面全面を均一の厚さで被覆するように形成されている。
続いて、接続部材６０，６０Ａを、振込治具１１０の開口部１１０Ｘに振り込む。この開口部１１０Ｘは、第１基板１１の接続用パッドＰ１０，Ｐ１１，Ｐ１２（図１１参照）の平面配置に合わせて形成されている。
続いて、図１２（ｂ）に示す工程では、接続用パッドＰ１０，Ｐ１１，Ｐ１２上にフラックス１１１を塗布する。次いで、図１２（ａ）に示した状態とは上下逆さまになるように振込治具１１０を反転させて吸着をオフ状態とすることで、吸着保持されていた接続部材６０，６０Ａを、フラックス１１１が塗布された接続用パッドＰ１０，Ｐ１１上にそれぞれ落下させる。なお、本工程では、接続部材６０，６０Ａ全体が略柱状に形成されており、図１１に示した膨出部６３，６３Ａが未だ形成されていない。このため、本工程では、接続部材６０と接続部材６０Ａとは物理的及び電気的に接続されていない。
次に、図１３（ａ）に示す工程では、接続部材６０，６０Ａの半田層６２，６２Ａを、半田リフローにより溶融させる。半田層６２，６２Ａが溶融すると、接続部材６０，６０Ａの下端部において半田層６２，６２Ａが平面方向に広がり、半田層６２，６２Ａの下端部に膨出部６３，６３Ａがそれぞれ形成される。さらに、近接して配置された接続用パッドＰ１０，Ｐ１１上では、膨出部６３，６３Ａが合金となり、図１３（ａ）に示すように、一つの半田層が接続用パッドＰ１０，Ｐ１１上に形成される。これにより、接続用パッドＰ１０と接続用パッドＰ１１とが、接続部材６０，６０Ａを介して電気的に接続される。以上の製造工程により、第１基板１１の接続用パッドＰ１０，Ｐ１１上に一体化された接続部材６０，６０Ａが接合され、接続用パッドＰ１２上に接続部材６０Ａが接合される。
続いて、図１３（ｂ）に示す工程では、図１２（ａ）〜図１３（ａ）に示した工程と同様の工程により、第２基板１２の接続用パッドＰ２０，Ｐ２１上に接続部材６０Ｂを接合する。このとき、接続部材６０Ｂの上端部には、コア部６１Ｂから平面方向に広がる膨出部６３Ｂが形成されている。次いで、第１基板１１の上方に、接続部材６０Ｂが接合された第２基板１２を配置する。具体的には、接続部材６０Ａ（接続用パッドＰ１１，Ｐ１２）と接続部材６０Ｂ（接続用パッドＰ２０，Ｐ２１）とが平面視において近接した位置に配置されるように、第２基板１２を位置決めする。その後、第２基板１２を、接続部材６０，６０Ａ，６０Ｂを間に挟んだ状態で第１基板１１の上に搭載し、第１基板１１及び第２基板１２を熱圧着する。これにより、接続部材６０，６０Ａ，６０Ｂの半田層６２，６２Ａ，６２Ｂが溶融し、接続部材６０Ａと接続部材６０Ｂとが接合される。
・図１１に示した配線基板１０Ａでは、接続部材６０，６０Ａの上端面がソルダレジスト層５６の下面に接触するように形成され、接続部材６０Ｂの下端面がソルダレジスト層３１の上面に接触するように形成されている。
これに限らず、例えば図１４（ａ）に示すように、第２基板１２の接続用パッドＰ２０，Ｐ２１上に搭載された接続部材６０Ｂのコア部６１Ｂを、接続部材６０，６０Ａのコア部６１，６１Ａよりも短く形成してもよい。この場合には、接続部材６０Ｂの下端面は、ソルダレジスト層３１の上面に接触していない。本例の場合には、コア部６１，６１Ａ，６１Ｂのうちコア部６１，６１Ａのみがスペーサとして機能する。また、このような場合であっても、接続部材６０Ｂは、膨出部６３Ｂにより接続部材６０Ａと接合されている。
また、図１４（ｂ）に示すように、第１基板１１の接続用パッドＰ１０，Ｐ１１，Ｐ１２上に搭載された接続部材６０，６０Ａのコア部６１，６１Ａを、接続部材６０Ｂのコア部６１Ｂよりも短く形成してもよい。この場合には、接続部材６０，６０Ａの上端面は、ソルダレジスト層５６の下面に接触していない。本例の場合には、コア部６１，６１Ａ，６１Ｂのうちコア部６１Ｂのみがスペーサとして機能する。また、このような場合であっても、接続部材６０は膨出部６３により接続部材６０Ａと接合され、接続部材６０Ａは膨出部６３Ａにより接続部材６０Ｂと接合されている。
・図１１及び図１４（ｂ）に示した配線基板１０Ａでは、接続用パッドＰ１０上に接続部材６０を接合し、接続用パッドＰ１１上に接続部材６０Ａを接合し、それら接続部材６０，６０Ａを介して接続用パッドＰ１０，Ｐ１１を電気的に接続するようにした。これに限らず、接続用パッドＰ１１上に接合した接続部材６０Ａを省略し、接続部材６０の膨出部６３を接続用パッドＰ１１に直接接合するようにしてもよい。
・上記実施形態及び上記各変形例の接続部材６０，６０Ａ，６０Ｂ，７０では、銅等の金属からなるコア部６１，６１Ａ，６１Ｂ，７１を採用したが、例えば、樹脂により形成されたコア部６１，６１Ａ，６１Ｂ，７１を用いるようにしてもよい。
・また、接続用パッドＰ１０と接続用パッドＰ１１とを接続する接続部材としては、接続部材６０，６０Ａに限らず、例えば、半田ボールを用いることもできる。半田ボールとしては、例えば、球形状のコアボールの周囲を半田で覆った構造を有する半田ボールや、コアボールを有さない半田ボール等を用いることができる。コアボールとしては、銅、金やニッケル等の金属により形成された導電性コアボールや、樹脂により形成された樹脂コアボールを用いることができる。
・上記実施形態及び上記各変形例における封止樹脂８０を省略してもよい。
・上記実施形態及び上記各変形例の第２基板１２において、最外層の配線パターン５３，５５よりも内層の構造については特に限定されない。すなわち、第２基板１２は、少なくとも、最外層の配線パターン５３，５５が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線パターン５３，５５よりも内層の構造については特に限定されない。例えば、コア基板５１の構造及び材質は特に限定されない。また、コア基板５１上に下層配線とその下層配線を覆う絶縁層とを所要の層数形成するようにしてもよい。あるいは、第２基板１２を、コア基板５１を含まないコアレス基板としてもよい。
・上記実施形態及び上記各変形例における第２基板１２を省略してもよい。この場合の配線基板１０では、部品接続用パッドＰ１と電子部品（チップキャパシタ４０又は半導体チップ１００，１００Ａ）の電極端子４２，１０１とのみが接続部材６０を介して電気的に接続される。また、配線基板１０Ａでは、接続用パッドＰ１０と接続用パッドＰ１１とのみが接続部材６０，６０Ａを介して電気的に接続される。
・上記実施形態及び上記各変形例の第１基板１１において、最外層の配線パターン３０，３２よりも内層の構造については特に限定されない。すなわち、第１基板１１は、少なくとも、最外層の配線パターン３０，３２が基板内部を通じて相互に電気的に接続された構造を有していれば十分であるため、最外層の配線パターン３０，３２よりも内層の構造については特に限定されない。例えば、コア基板２１の構造及び材質は特に限定されない。また、コア基板２１上に形成される下層配線（例えば、配線２５，２６）とその下層配線を覆う絶縁層（例えば、絶縁層２３，２４）の層数についても特に限定されない。あるいは、基板本体２０を、コア基板２１を有するコア付きビルドアップ基板に代えて、コア基板２１を含まないコアレス基板としてもよい。
１０，１０Ａ 配線基板
１１ 第１基板
１２ 第２基板
３０ 配線パターン
４０ 電子部品（チップ部品）
４１ 本体部
４２ 電極端子（接続端子）
５５ 配線パターン
６０ 接続部材（第１接続部材）
６１ コア部（第１コア部）
６２ 半田層（第１半田層）
６３ 膨出部（第１膨出部）
６０Ａ 接続部材（第２接続部材）
６１Ａ コア部（第２コア部）
６２Ａ 半田層（第２半田層）
６３Ａ 膨出部（第２膨出部）
８０ 封止樹脂
１００，１００Ａ 半導体チップ（電子部品）
１０１ 電極端子（接続端子）
Ｐ１ 部品接続用パッド（第１パッド）
Ｐ５ 部品接続用パッド（第２パッド）
Ｐ１０ 接続用パッド（第１パッド）
Ｐ１１ 接続用パッド（第３パッド）

Claims (5)

  1. 第１基板の最上層に形成された第１パッドと、
    前記第１基板の上面に搭載された電子部品と、
    前記電子部品に形成され、平面視において前記第１パッドと近接した位置に設けられた接続端子と、
    前記第１パッド上に形成され、前記第１パッドと前記接続端子とを電気的に接続する接続部材と、
    前記第１基板の上に搭載された第２基板と、を有し、
    前記接続部材は、柱状のコア部と、前記コア部の周囲を被覆し、前記第１パッドと接合される半田層とを有し、
    前記半田層は、前記コア部から平面方向に広がり、前記接続端子と接合される膨出部を有し、
    前記電子部品は、前記第１基板と前記第２基板との間に設けられ、
    前記第２基板の最下層には、前記第１パッドと対向する位置に第２パッドが設けられ、
    前記接続部材は、前記第２パッドと接合され、前記第１パッドと前記第２パッドと前記接続端子とを電気的に接続することを特徴とする配線基板。
  2. 前記電子部品は、本体部と前記本体部の対向する側面を被覆する電極端子とを有するチップ部品であり、
    前記接続端子は、前記チップ部品の電極端子であることを特徴とする請求項１に記載の配線基板。
  3. 前記電子部品は、回路形成面とは反対側の面を前記第１基板に向けた状態で前記第１基板上に搭載された半導体チップであり、
    前記接続端子は、前記半導体チップの回路形成面に形成された電極端子であることを特徴とする請求項１に記載の配線基板。
  4. 前記電子部品は、回路形成面を前記第１基板に向けた状態で前記第１基板上に搭載された半導体チップであり、
    前記接続端子は、前記半導体チップの回路形成面に形成された電極端子であることを特徴とする請求項１に記載の配線基板。
  5. 最上層に形成された第１パッドを有する第１基板を準備する工程と、
    前記第１基板の上面に電子部品を搭載し、前記電子部品に形成された電極端子を、平面視において前記第１パッドと近接した位置に配置する工程と、
    柱状のコア部と、前記コア部の周囲を被覆する半田層とを有する接続部材を準備する工程と、
    前記第１パッド上に前記接続部材を搭載する工程と、
    前記半田層を溶融し、前記第１基板の上面から上方に盛り上がるように、且つ前記コア部から平面方向に広がるように形成され、前記電極端子と接合される膨出部を前記半田層の下端部に形成する工程と、
    最下層に形成された第２パッドを有する第２基板を準備する工程と、
    前記膨出部を有する前記接続部材が搭載された前記第１基板を、前記第１パッドが前記第２パッドと対向するように位置合わせする工程と、
    前記半田層を前記第２パッドに接合し、前記第２基板上に前記第１基板を固定する工程と、を有することを特徴とする配線基板の製造方法。
JP2014263381A 2014-12-25 2014-12-25 配線基板及び配線基板の製造方法 Active JP6342794B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014263381A JP6342794B2 (ja) 2014-12-25 2014-12-25 配線基板及び配線基板の製造方法
US14/969,555 US9818681B2 (en) 2014-12-25 2015-12-15 Wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014263381A JP6342794B2 (ja) 2014-12-25 2014-12-25 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016122796A JP2016122796A (ja) 2016-07-07
JP6342794B2 true JP6342794B2 (ja) 2018-06-13

Family

ID=56165081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014263381A Active JP6342794B2 (ja) 2014-12-25 2014-12-25 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US9818681B2 (ja)
JP (1) JP6342794B2 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1906858B1 (en) 2005-07-01 2016-11-16 Hansen Medical, Inc. Robotic catheter system
US9254123B2 (en) 2009-04-29 2016-02-09 Hansen Medical, Inc. Flexible and steerable elongate instruments with shape control and support elements
US8672837B2 (en) 2010-06-24 2014-03-18 Hansen Medical, Inc. Methods and devices for controlling a shapeable medical device
US8827948B2 (en) 2010-09-17 2014-09-09 Hansen Medical, Inc. Steerable catheters
US20120191086A1 (en) 2011-01-20 2012-07-26 Hansen Medical, Inc. System and method for endoluminal and translumenal therapy
US20130030363A1 (en) 2011-07-29 2013-01-31 Hansen Medical, Inc. Systems and methods utilizing shape sensing fibers
US9452276B2 (en) 2011-10-14 2016-09-27 Intuitive Surgical Operations, Inc. Catheter with removable vision probe
US9387048B2 (en) 2011-10-14 2016-07-12 Intuitive Surgical Operations, Inc. Catheter sensor systems
US20130303944A1 (en) 2012-05-14 2013-11-14 Intuitive Surgical Operations, Inc. Off-axis electromagnetic sensor
US20130317519A1 (en) 2012-05-25 2013-11-28 Hansen Medical, Inc. Low friction instrument driver interface for robotic systems
US20140148673A1 (en) 2012-11-28 2014-05-29 Hansen Medical, Inc. Method of anchoring pullwire directly articulatable region in catheter
US10231867B2 (en) 2013-01-18 2019-03-19 Auris Health, Inc. Method, apparatus and system for a water jet
US9668814B2 (en) 2013-03-07 2017-06-06 Hansen Medical, Inc. Infinitely rotatable tool with finite rotating drive shafts
US10149720B2 (en) 2013-03-08 2018-12-11 Auris Health, Inc. Method, apparatus, and a system for facilitating bending of an instrument in a surgical or medical robotic environment
US10080576B2 (en) 2013-03-08 2018-09-25 Auris Health, Inc. Method, apparatus, and a system for facilitating bending of an instrument in a surgical or medical robotic environment
US9566414B2 (en) 2013-03-13 2017-02-14 Hansen Medical, Inc. Integrated catheter and guide wire controller
US9057600B2 (en) 2013-03-13 2015-06-16 Hansen Medical, Inc. Reducing incremental measurement sensor error
US9173713B2 (en) 2013-03-14 2015-11-03 Hansen Medical, Inc. Torque-based catheter articulation
US9326822B2 (en) 2013-03-14 2016-05-03 Hansen Medical, Inc. Active drives for robotic catheter manipulators
US20140277334A1 (en) 2013-03-14 2014-09-18 Hansen Medical, Inc. Active drives for robotic catheter manipulators
US9283046B2 (en) 2013-03-15 2016-03-15 Hansen Medical, Inc. User interface for active drive apparatus with finite range of motion
US20140276936A1 (en) 2013-03-15 2014-09-18 Hansen Medical, Inc. Active drive mechanism for simultaneous rotation and translation
US9271663B2 (en) 2013-03-15 2016-03-01 Hansen Medical, Inc. Flexible instrument localization from both remote and elongation sensors
US10376672B2 (en) 2013-03-15 2019-08-13 Auris Health, Inc. Catheter insertion system and method of fabrication
US10849702B2 (en) 2013-03-15 2020-12-01 Auris Health, Inc. User input devices for controlling manipulation of guidewires and catheters
US9408669B2 (en) 2013-03-15 2016-08-09 Hansen Medical, Inc. Active drive mechanism with finite range of motion
US9014851B2 (en) 2013-03-15 2015-04-21 Hansen Medical, Inc. Systems and methods for tracking robotically controlled medical instruments
US9629595B2 (en) 2013-03-15 2017-04-25 Hansen Medical, Inc. Systems and methods for localizing, tracking and/or controlling medical instruments
US9452018B2 (en) 2013-03-15 2016-09-27 Hansen Medical, Inc. Rotational support for an elongate member
US10744035B2 (en) 2013-06-11 2020-08-18 Auris Health, Inc. Methods for robotic assisted cataract surgery
KR102332023B1 (ko) 2013-10-24 2021-12-01 아우리스 헬스, 인크. 로봇-보조식 내강 내부 수술용 시스템 및 이와 관련된 방법
EP3243476B1 (en) 2014-03-24 2019-11-06 Auris Health, Inc. Systems and devices for catheter driving instinctiveness
US10046140B2 (en) 2014-04-21 2018-08-14 Hansen Medical, Inc. Devices, systems, and methods for controlling active drive systems
US10792464B2 (en) 2014-07-01 2020-10-06 Auris Health, Inc. Tool and method for using surgical endoscope with spiral lumens
US9561083B2 (en) 2014-07-01 2017-02-07 Auris Surgical Robotics, Inc. Articulating flexible endoscopic tool with roll capabilities
US9744335B2 (en) 2014-07-01 2017-08-29 Auris Surgical Robotics, Inc. Apparatuses and methods for monitoring tendons of steerable catheters
US10499999B2 (en) 2014-10-09 2019-12-10 Auris Health, Inc. Systems and methods for aligning an elongate member with an access site
US10681821B2 (en) * 2014-10-16 2020-06-09 The Charles Stark Draper Laboratory, Inc. Methods and devices for improved space utilization in wafer based modules
US20160287279A1 (en) 2015-04-01 2016-10-06 Auris Surgical Robotics, Inc. Microsurgical tool for robotic applications
US9636184B2 (en) 2015-05-15 2017-05-02 Auris Surgical Robotics, Inc. Swivel bed for a surgical robotics system
KR102429651B1 (ko) 2015-09-09 2022-08-05 아우리스 헬스, 인크. 수술 로봇 시스템을 위한 기구 장치 조작기
EP4070723A1 (en) 2015-09-18 2022-10-12 Auris Health, Inc. Navigation of tubular networks
US10639108B2 (en) 2015-10-30 2020-05-05 Auris Health, Inc. Process for percutaneous operations
US9955986B2 (en) 2015-10-30 2018-05-01 Auris Surgical Robotics, Inc. Basket apparatus
US9949749B2 (en) 2015-10-30 2018-04-24 Auris Surgical Robotics, Inc. Object capture with a basket
US10143526B2 (en) 2015-11-30 2018-12-04 Auris Health, Inc. Robot-assisted driving systems and methods
US10932861B2 (en) 2016-01-14 2021-03-02 Auris Health, Inc. Electromagnetic tracking surgical system and method of controlling the same
US10932691B2 (en) 2016-01-26 2021-03-02 Auris Health, Inc. Surgical tools having electromagnetic tracking components
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
US11324554B2 (en) 2016-04-08 2022-05-10 Auris Health, Inc. Floating electromagnetic field generator system and method of controlling the same
US10454347B2 (en) 2016-04-29 2019-10-22 Auris Health, Inc. Compact height torque sensing articulation axis assembly
US11037464B2 (en) 2016-07-21 2021-06-15 Auris Health, Inc. System with emulator movement tracking for controlling medical devices
US10463439B2 (en) 2016-08-26 2019-11-05 Auris Health, Inc. Steerable catheter with shaft load distributions
US11241559B2 (en) 2016-08-29 2022-02-08 Auris Health, Inc. Active drive for guidewire manipulation
AU2016422171B2 (en) 2016-08-31 2022-01-20 Auris Health, Inc. Length conservative surgical instrument
US9931025B1 (en) * 2016-09-30 2018-04-03 Auris Surgical Robotics, Inc. Automated calibration of endoscopes with pull wires
US10136959B2 (en) 2016-12-28 2018-11-27 Auris Health, Inc. Endolumenal object sizing
US10244926B2 (en) 2016-12-28 2019-04-02 Auris Health, Inc. Detecting endolumenal buckling of flexible instruments
US10543048B2 (en) 2016-12-28 2020-01-28 Auris Health, Inc. Flexible instrument insertion using an adaptive insertion force threshold
KR102545869B1 (ko) 2017-03-28 2023-06-23 아우리스 헬스, 인코포레이티드 샤프트 작동 핸들
WO2018183727A1 (en) 2017-03-31 2018-10-04 Auris Health, Inc. Robotic systems for navigation of luminal networks that compensate for physiological noise
US10285574B2 (en) 2017-04-07 2019-05-14 Auris Health, Inc. Superelastic medical instrument
CN110602976B (zh) 2017-04-07 2022-11-15 奥瑞斯健康公司 患者导引器对准
KR102695556B1 (ko) 2017-05-12 2024-08-20 아우리스 헬스, 인코포레이티드 생검 장치 및 시스템
US10716461B2 (en) 2017-05-17 2020-07-21 Auris Health, Inc. Exchangeable working channel
US10022192B1 (en) 2017-06-23 2018-07-17 Auris Health, Inc. Automatically-initialized robotic systems for navigation of luminal networks
EP3645100B1 (en) 2017-06-28 2024-09-04 Auris Health, Inc. Instrument insertion compensation
US11832889B2 (en) 2017-06-28 2023-12-05 Auris Health, Inc. Electromagnetic field generator alignment
CN118121324A (zh) 2017-06-28 2024-06-04 奥瑞斯健康公司 检测电磁失真的系统
US11026758B2 (en) 2017-06-28 2021-06-08 Auris Health, Inc. Medical robotics systems implementing axis constraints during actuation of one or more motorized joints
US10426559B2 (en) 2017-06-30 2019-10-01 Auris Health, Inc. Systems and methods for medical instrument compression compensation
JP6384581B1 (ja) * 2017-10-05 2018-09-05 千住金属工業株式会社 核カラムの実装方法
US10016900B1 (en) 2017-10-10 2018-07-10 Auris Health, Inc. Surgical robotic arm admittance control
US10145747B1 (en) 2017-10-10 2018-12-04 Auris Health, Inc. Detection of undesirable forces on a surgical robotic arm
US11058493B2 (en) 2017-10-13 2021-07-13 Auris Health, Inc. Robotic system configured for navigation path tracing
USD901694S1 (en) 2018-01-17 2020-11-10 Auris Health, Inc. Instrument handle
USD924410S1 (en) 2018-01-17 2021-07-06 Auris Health, Inc. Instrument tower
USD932628S1 (en) 2018-01-17 2021-10-05 Auris Health, Inc. Instrument cart
USD873878S1 (en) 2018-01-17 2020-01-28 Auris Health, Inc. Robotic arm
USD901018S1 (en) 2018-01-17 2020-11-03 Auris Health, Inc. Controller
EP3801280B1 (en) 2018-05-31 2024-10-02 Auris Health, Inc. Robotic systems for navigation of luminal network that detect physiological noise
JP7251951B2 (ja) * 2018-11-13 2023-04-04 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US10840211B2 (en) * 2019-02-15 2020-11-17 Texas Instruments Incorporated Semiconductor package with leadframe having pre-singulated leads or lead terminals
CN112153799A (zh) * 2019-06-27 2020-12-29 欣兴电子股份有限公司 堆叠结构及其制造方法
US11896330B2 (en) 2019-08-15 2024-02-13 Auris Health, Inc. Robotic medical system having multiple medical instruments
KR20220056220A (ko) 2019-09-03 2022-05-04 아우리스 헬스, 인코포레이티드 전자기 왜곡 검출 및 보상
KR20220123269A (ko) 2019-12-31 2022-09-06 아우리스 헬스, 인코포레이티드 고급 바스켓 구동 모드
US11540396B2 (en) * 2020-08-28 2022-12-27 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
JP7476980B2 (ja) 2020-11-16 2024-05-01 株式会社村田製作所 回路モジュール及び大型回路システム
WO2022138681A1 (ja) * 2020-12-25 2022-06-30 ナミックス株式会社 金属部材
US11791276B2 (en) 2021-04-08 2023-10-17 Qualcomm Incorporated Package comprising passive component between substrates for improved power distribution network (PDN) performance
US20240096858A1 (en) * 2022-09-15 2024-03-21 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316629A (ja) * 1995-05-16 1996-11-29 Nec Shizuoka Ltd 半田柱によるマルチ・チップ・モジュール基板の 半田付処理方法
JP3329995B2 (ja) * 1995-08-28 2002-09-30 松下電工株式会社 電気部品を備えた回路基板の製造方法
US7242591B2 (en) * 2002-10-08 2007-07-10 Dai Nippon Printing Co., Ltd. Wiring board incorporating components and process for producing the same
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法
KR100945285B1 (ko) * 2007-09-18 2010-03-03 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조 방법
JP5443849B2 (ja) * 2009-06-26 2014-03-19 新光電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20160190053A1 (en) 2016-06-30
JP2016122796A (ja) 2016-07-07
US9818681B2 (en) 2017-11-14

Similar Documents

Publication Publication Date Title
JP6342794B2 (ja) 配線基板及び配線基板の製造方法
US9165900B2 (en) Semiconductor package and process for fabricating same
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
US9627309B2 (en) Wiring substrate
KR101690549B1 (ko) 내장 칩 패키지
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
US9627308B2 (en) Wiring substrate
KR101190920B1 (ko) 적층 반도체 패키지 및 그 제조 방법
US8304878B2 (en) Embedded component substrate, semiconductor package structure using the same and fabrication methods thereof
WO2010101163A1 (ja) 機能素子内蔵基板及びそれを用いた電子デバイス
JP6352644B2 (ja) 配線基板及び半導体パッケージの製造方法
US8710642B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
US9852970B2 (en) Wiring substrate
JP2013045863A (ja) 半導体装置およびその製造方法
US9564421B2 (en) Semiconductor device
KR20120058118A (ko) 적층 패키지의 제조 방법, 및 이에 의하여 제조된 적층 패키지의 실장 방법
CN114284260A (zh) 封装结构及制备方法
JPH11154728A (ja) 半導体装置およびその実装体
JP2014192171A (ja) 半導体装置及びその製造方法
JP2020053458A (ja) 電子部品内蔵基板
EP1848029B1 (en) Carrying structure of electronic components
CN113725173A (zh) 半导体封装装置及其制造方法
US20230276575A1 (en) Embedded printed circuit board
JP2010287852A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180517

R150 Certificate of patent or registration of utility model

Ref document number: 6342794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150