[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6239361B2 - 電源装置及び溶接用電源装置 - Google Patents

電源装置及び溶接用電源装置 Download PDF

Info

Publication number
JP6239361B2
JP6239361B2 JP2013251531A JP2013251531A JP6239361B2 JP 6239361 B2 JP6239361 B2 JP 6239361B2 JP 2013251531 A JP2013251531 A JP 2013251531A JP 2013251531 A JP2013251531 A JP 2013251531A JP 6239361 B2 JP6239361 B2 JP 6239361B2
Authority
JP
Japan
Prior art keywords
voltage
frequency
transformer
power supply
switching elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013251531A
Other languages
English (en)
Other versions
JP2015109754A (ja
Inventor
和記 吉田
和記 吉田
陽彦 真鍋
陽彦 真鍋
光 水島
光 水島
洋輔 勝田
洋輔 勝田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2013251531A priority Critical patent/JP6239361B2/ja
Publication of JP2015109754A publication Critical patent/JP2015109754A/ja
Application granted granted Critical
Publication of JP6239361B2 publication Critical patent/JP6239361B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、インバータ回路とトランスとを備えてなる電源装置、及び溶接用電源装置に関する。
インバータ回路及びトランスを備える電源装置としては、例えば特許文献1に開示の溶接用電源装置がある。この電源装置は、トランスの一次側においてインバータ回路のスイッチング動作により高周波交流電圧を生成し、トランスの二次側にてその高周波交流電圧に基づいて溶接用の出力電力を生成するものである。
特開2009−17656号公報
ところで、インバータ回路への電圧供給を一対のコンデンサを用いて行う特許文献1等に開示の電源装置では、各コンデンサの充電電圧がインバータ回路に交互に供給されるように動作する。そして、一方のコンデンサの充電電圧に基づいて高周波交流電圧の正側が生成され、もう一方のコンデンサの充電電圧に基づいて高周波交流電圧の負側が生成されるようになっている。
しかしながら、一対のコンデンサの充電電圧の違い等に起因して、トランスに供給される高周波交流電圧の一方の極性側に偏りが生じることがあり、このことはトランスの偏磁発生要因の一つである。
本発明は、上記課題を解決するためになされたものであって、その目的は、トランスの偏磁抑制を図ることができる電源装置及び溶接用電源装置を提供することにある。
上記課題を解決する電源装置は、トランスの一次側に設けられ、ブリッジ回路を構成するスイッチング素子の動作により直流電圧から高周波交流電圧を生成するインバータ回路と、前記インバータ回路の前段に設けられ、前記高周波交流電圧の正側及び負側電圧の生成に用いる第1及び第2コンデンサの各充電電圧を交互に前記インバータ回路に印加するように動作する補助回路と、前記トランスの二次側にて所望出力電力を生じさせるように前記インバータ回路及び前記補助回路の動作を制御する制御回路とを備えた電源装置であって、前記トランスに印加される高周波交流電圧の正側及び負側電圧を直接又は間接的に検出する電圧検出器を備え、前記制御回路は、前記トランスに印加する高周波交流電圧の正側電圧を生成する前記インバータ回路のスイッチング素子の組と、前記高周波交流電圧の負側電圧を生成する前記インバータ回路のスイッチング素子の組との各オン時間が同じに設定された状態において、前記電圧検出器にて取得した検出電圧に基づく前記トランスに印加する高周波交流電圧の正側電圧とその印加時間との積と、前記電圧検出器にて取得した検出電圧に基づく前記トランスに印加する高周波交流電圧の負側電圧とその印加時間との積との比較により前記トランスに印加する高周波交流電圧の各極性の不平衡を検出しこの不平衡から偏磁状態を検出して、偏磁が許容範囲よりも増大したと判定した場合には、前記高周波交流電圧の正側電圧を生成する前記インバータ回路のスイッチング素子の組と、前記高周波交流電圧の負側電圧を生成する前記インバータ回路のスイッチング素子の組とのうち一方側のスイッチング素子の組のみのオン時間を前記同じに設定された状態のときのオン時間から調整することで他方側のスイッチング素子の組とオン時間を相違させ、前記トランスに対して高周波交流電圧の各極性で同等の印加状態とする偏磁補正処理を行う。
この構成によれば、先ずトランスに印加される高周波交流電圧の正側及び負側電圧が検出され、この検出電圧に基づく高周波交流電圧の正側電圧とその印加時間との積と、検出電圧に基づく高周波交流電圧の負側電圧とその印加時間との積との比較によりトランスに印加する高周波交流電圧の各極性の不平衡、即ち偏磁状態が検出される。そして、トランスの偏磁が許容範囲よりも増大したと判定した場合、トランスに印加する高周波交流電圧の正側電圧を生成するインバータ回路のスイッチング素子の組と、高周波交流電圧の負側電圧を生成するインバータ回路のスイッチング素子の組とのうち一方側のスイッチング素子の組のみのオン時間を上記同じに設定された状態のときのオン時間から調整することで他方側のスイッチング素子の組とオン時間を相違させて、トランスに対して高周波交流電圧の各極性で同等の印加状態となるような各オン時間の設定が行われる。このような偏磁補正処理が行われることでトランスに対する印加電圧の各極性が同等で平衡状態となり、トランスの偏磁が抑制される。
また上記の検出電圧に基づく高周波交流電圧の正側電圧とその印加時間との積と、検出電圧に基づく高周波交流電圧の負側電圧とその印加時間との積との比較により、高周波交流電圧の各極性の不平衡が検出される。つまり、トランスへの印加電圧の各極性の不平衡を検出するのに重要な先の2つのパラメータを用いることで、トランスの偏磁状態の検出をより精度良く行うことが可能となる。
また上記の電源装置において、前記電圧検出器は、前記トランスに三次コイルとして設置した検出コイルの端子電圧から前記トランスに印加する高周波交流電圧の検出を行うように構成することが好ましい。
この構成によれば、トランスに三次コイルとして検出コイルが設置され、その検出コイルの端子電圧からトランスに印加する高周波交流電圧の検出が行われるため、トランスへの印加電圧の検出が簡易な構成にて実現可能である。
また上記の電源装置において、前記電圧検出器は、前記トランスに印加する高周波交流電圧の生成の元となる前記第1及び第2コンデンサの各充電電圧の検出を行うように構成することが好ましい。
この構成によれば、トランスに印加する高周波交流電圧の生成の元となる第1及び第2コンデンサの各充電電圧の検出が行われるため、特にこの第1及び第2コンデンサの各充電電圧に起因するトランスへの印加電圧の各極性の不平衡を適切に検出できる。
また上記課題を解決する溶接用電源装置は、上記の電源装置を用い、溶接用の出力電力を生成するように構成される。
この構成によれば、溶接用の出力電力を生成する溶接用電源装置でのトランスの偏磁抑制が可能となる。
本発明の電源装置及び溶接用電源装置によれば、トランスの偏磁抑制を図ることができる。
一実施形態におけるアーク溶接機の溶接用電源装置を示す回路図である。 電源装置におけるトランス前後を示す回路図である。 電源装置の動作を示す波形図である。
以下、電源装置(溶接用電源装置)の一実施形態について説明する。
図1に示すように、アーク溶接機10は、これに用いる溶接用電源装置11のプラス側の出力端子o1に溶接トーチTHの電極WEを接続し、マイナス側の出力端子o2に溶接対象(母材)Mを接続して、電源装置11にて生成した直流出力電力に基づいて電極WEの先端にてアークを生じさせ、溶接対象Mのアーク溶接を行うものである。また、このアーク溶接機10は消耗電極式であり、電極WEとして用いるワイヤをアークによる消耗に応じて送給する送給装置WFを用いる。
電源装置11は、入力変換回路12、補助回路13、インバータ回路14、トランスINT、及び出力変換回路15を備え、入力される商用交流電力からアーク溶接に適した直流出力電力を生成する。
入力変換回路12は、ダイオードブリッジ回路よりなる一次側整流回路DR1にて構成され、三相の商用交流電力を直流電力に変換する。直流入力電力は、後段の補助回路13及びインバータ回路14に供給される。
先にインバータ回路14について、インバータ回路14は、IGBT等の半導体スイッチング素子よりなる第1〜第4スイッチング素子TR1〜TR4のフルブリッジ回路にて構成されている。因みに、第1上アームに第1スイッチング素子TR1が、第1下アームに第2スイッチング素子TR2が、第2上アームに第3スイッチング素子TR3が、第2下アームに第4スイッチング素子TR4がそれぞれ配置されてなる。各スイッチング素子TR1〜TR4には、それぞれダイオードD1〜D4が逆接続されている。第1及び第2スイッチング素子TR1,TR2間のインバータ回路14の出力端子と、第3及び第4スイッチング素子TR3,TR4間の出力端子は、トランスINTの一次側コイルL1(漏れインダクタンスLaを含む)と接続される。
そして、インバータ回路14は、第1及び第4スイッチング素子TR1,TR4が組となり、第2及び第3スイッチング素子TR2,TR3が組となって、各組が交互にスイッチング動作することで、入力変換回路12(一次側整流回路DR1)及び補助回路13を介して入力される直流電力を高周波交流電力に変換し、トランスINTの一次側コイルL1に供給する。これらスイッチング素子TR1〜TR4のスイッチング動作は、制御回路20から入力される制御パルス信号に基づいて行われる。
次に補助回路13について、補助回路13は、一次側整流回路DR1とインバータ回路14との間に設けられている。一次側整流回路DR1から先ず、第1及び第2平滑コンデンサC1,C2が電源線間に直列接続されている。その後段の各電源線上に第5及び第8スイッチング素子TR5,TR8がそれぞれ接続され、その後段の電源線間に第6及び第7スイッチング素子TR6,TR7が直列接続されている。これら第5〜第8スイッチング素子TR5〜TR8は、IGBT等の半導体スイッチング素子よりなり、各スイッチング素子TR5〜TR8には、それぞれダイオードD5〜D8が逆接続されている。第1及び第2平滑コンデンサC1,C2間の接続点と第6及び第7スイッチング素子TR6,TR7間の接続点とは互いに接続されている。第6及び第7スイッチング素子TR6,TR7の後段の電源線間には補助コンデンサC3が接続され、平滑コンデンサC1,C2と並列接続されている。
そして、補助回路13は、インバータ回路14の第1及び第4スイッチング素子TR1,TR4に対して第5スイッチング素子TR5が組となり、第2及び第3スイッチング素子TR2,TR3に対して第8スイッチング素子TR8が組となって、スイッチング動作を行う。
即ち、第1及び第4スイッチング素子TR1,TR4のオンと同期して第5スイッチング素子TR5がオンすることで、ダイオードD7を含む経路にて第1平滑コンデンサC1の充電電圧がトランスINTの一次側コイルL1に印加される。つまりこれにより、トランスINTに印加される高周波交流電圧の正側が生成される。また、第2及び第3スイッチング素子TR2,TR3のオンと同期して第8スイッチング素子TR8がオンすることで、ダイオードD6を含む経路にて第2平滑コンデンサC2の充電電圧がトランスINTの一次側コイルL1に印加される。つまりこれにより、トランスINTに印加される高周波交流電圧の負側が生成される。こうして、一次側整流回路DR1の出力電圧の半電圧である各平滑コンデンサC1,C2の充電電圧が交互にトランスINTに印加され、高周波交流電圧の生成がなされている。
また、第5及び第8スイッチング素子TR5,TR8は、組をなす第1〜第4スイッチング素子TR1〜TR4と同時にオンし、オフ時は同組のスイッチング素子TR1〜TR4のオフに先立ってオフする(この場合、ゼロ電圧オフ)。その後、補助コンデンサC3の充電電力の消費を待ってからスイッチング素子TR1〜TR4がゼロ電圧にてオフされるソフトスイッチング制御が行われる。このソフトスイッチング制御により、スイッチング損失の低減が図られている。
また、第6及び第7スイッチング素子TR6,TR7は、スイッチング素子TR1〜TR4のオフ後に生じる還流電流による補助コンデンサC3の充電経路を形成するためのスイッチング動作を行う。この場合、アークスタート制御時とそれ以降の通常アーク制御時とでそのスイッチング制御を異ならせ、補助コンデンサC3の充電態様を異ならせている(後述)。そして、これらスイッチング素子TR5〜TR8のスイッチング動作は、制御回路20から入力される制御パルス信号に基づいて行われる。
トランスINTの二次側では、インバータ回路14にて生成された高周波交流電力が所定電圧に変換され、二次側コイルL2から出力される。二次側コイルL2には、出力変換回路15が接続される。
出力変換回路15は、二次側整流回路DR2、直流リアクトルDCL、平滑コンデンサC4、及び抵抗R1を備えている。二次側整流回路DR2は、一対のダイオードを用いた全波整流回路よりなり、各ダイオードのアノードが二次側コイルL2の両側端子にそれぞれ接続され、各ダイオードのカソードは共に直流リアクトルDCLの一端に接続されている。直流リアクトルDCLの他端は、電源装置11のプラス側の出力端子o1に接続されている。電源装置11のマイナス側の出力端子o2は、二次側コイルL2の中間端子と接続されている。直流リアクトルDCLの後段の電源線間には、平滑コンデンサC4と抵抗R1とがそれぞれ接続されている。このような出力変換回路15は、トランスINTの二次側コイルL2からの高周波交流電力をアーク溶接用の直流出力電力に変換し、出力端子o1,o2から出力する。
電源装置11には、CPU等を含む制御回路20が備えられている。制御回路20は、電源装置11内部の出力側電源線上に設置した図示略の電流検出器及び電圧検出器からの出力信号に基づいて出力電流Ioや出力電圧Voを検出し、この出力電流Ioや出力電圧Vo等を含む各種パラメータに基づいてその時々で適切な出力を行うための内部演算を行っている。制御回路20は、先ずインバータ回路14のスイッチング制御としてPWM制御を実施しており、その時々でスイッチング素子TR1〜TR4のオンデューティが適切となるような制御パルス信号のオンパルス幅の設定(算出)を行っている。
また、制御回路20は、補助回路13に対して、インバータ回路14(スイッチング素子TR1〜TR4)の制御パルス信号のオンパルス幅の設定に連動して、第5及び第8スイッチング素子TR5,TR8の制御パルス信号のオンパルス幅の設定と、第6及び第7スイッチング素子TR6,TR7の制御パルス信号のオンパルス幅の設定とを行う。
先ず第5及び第8スイッチング素子TR5,TR8について、制御回路20は、組をなす第1〜第4スイッチング素子TR1〜TR4と同時にオンし、オフ時は同組のスイッチング素子TR1〜TR4のオフに先立ってオフする制御パルス信号を設定する。即ち、制御回路20は、スイッチング素子TR5,TR8及びダイオードD6,D7を用いた平滑コンデンサC1,C2の各充電電圧のインバータ回路14への交互の供給と共に、スイッチング素子TR5,TR8によるスイッチング素子TR1〜TR4のソフトスイッチング制御を行う。
また、スイッチング素子TR1〜TR4のオフ後には、トランスINTの一次側コイルL1の漏れインダクタンスLaによる還流電流が生じ、この還流電流による補助コンデンサC3の充電がなされる。この補助コンデンサC3の充電動作において、制御回路20は、アークスタート制御時と通常アーク制御時とでその充電態様を異ならせている。
具体的にアークスタート制御には、第6,第7スイッチング素子TR6,TR7をオフに固定し、先の還流電流を補助コンデンサC3の充電に充てて補助コンデンサC3の充電電圧を高くする制御が行われる。つまり、アークスタート時のスタート性向上が図られている。その後の通常アーク制御時においては、第1,第4スイッチング素子TR1,TR4のオフ時に第7スイッチング素子TR7をオン、第2,第3スイッチング素子TR2,TR3のオフ時に第6スイッチング素子TR6をオンさせて、先の還流電流を補助コンデンサC3の充電に充てつつその余剰分を平滑コンデンサC1,C2側に回生する制御が行われる。つまり、通常アーク時には、補助コンデンサC3の過充電防止が図られている。
また、本実施形態の制御回路20は、「通常動作モード」と、トランスINTの偏磁が増大した際にそれを抑制する「偏磁補正モード」とを実施可能に構成されている。これを実施するために本実施形態では図2に示すように、トランスINTに三次コイルとして検出コイルL3が設置され、また検出コイルL3の端子電圧を検出する電圧検出器21が設置されている。そして、制御回路20に備えられるモード切替部20aは、電圧検出器21の検出電圧からトランスINTの一次側コイルL1に印加される高周波交流電圧の検出を行い、その検出結果に基づいて「通常動作モード」「偏磁補正モード」の切り替えを実施する。
「通常動作モード」
通常動作モードでは、第1,第4スイッチング素子TR1,TR4の組をA相の組、第2,第3スイッチング素子TR2,TR3の組をB相の組とすると、スイッチング素子TR1〜TR4を動作させる制御パルス信号のオンパルス幅の設定の際には、A相の組のオンパルスとその直後のB相の組のオンパルスとが対とされ、一対単位でそのオンパルス幅が変更される。換言すると、対をなすA相・B相のオンパルス同士のパルス幅は同幅に設定される。制御パルス信号のこの一対単位でのオンパルス幅(デューティ)の調整により、電源装置11にて所望の出力電力が生成されるようになっている。
ここで、A相の制御パルス信号にて動作するスイッチング素子TR1,TR4はトランスINTに印加する高周波交流電圧の正側を生成し、B相の制御パルス信号にて動作するスイッチング素子TR2,TR3はトランスINTに印加する高周波交流電圧の負側を生成することから、対のA相・B相のオンパルス幅を同じとすればトランスINTにおいて偏磁は生じ難い。しかしながらこのことは、高周波交流電圧の正側を生成すべく第1平滑コンデンサC1の充電電圧に基づくトランスINTへの正側の印加電圧と、高周波交流電圧の負側を生成すべく第2平滑コンデンサC2の充電電圧に基づくトランスINTへの負側の印加電圧とが等しくバランスしているのが前提である。
そのため、第1,第2平滑コンデンサC1,C2の充電電圧が大きく異なっていたり、例えば起動時の補助コンデンサC3の予備充電用としてスイッチング素子TR8に対して抵抗(図示略)を並列に接続したり、サージ電圧抑制用として平滑コンデンサC1,C2間と補助コンデンサC3のマイナス側端子とを抵抗(図示略)で繋いだりして構成した場合に、対のA相・B相のオンパルス幅を同じとしていても、トランスINTへの印加電圧の大きさが正側と負側とでアンバランスとなってしまう。つまり、トランスINTの偏磁が増大する状況となる。
これを踏まえ、本実施形態の制御回路20のモード切替部20aは、電圧検出器21の端子電圧から得られるトランスINTへの印加電圧の検出に基づき、図3に示す対のA相・B相のオンパルス毎に生じた高周波交流電圧の正側電圧Va及び負側電圧Vbとその印加時間ta,tbとを取得し、各電圧Va,Vbと時間ta,tbとの積Xa,Xbを算出する。印加時間ta,tbは、都度のA相・B相のオンパルス幅の設定等から取得可能である。次いで、A相側で得た電圧Vaと時間taとの積Xaを基準値とし、直後のB相側で得た電圧Vbと時間tbとの積Xbを比較値として、基準値(積Xa)と比較値(積Xb)との差Xcを算出する。
そして、算出した差Xcと閾値th1,th2との絶対値の比較を行い、差Xcが閾値th1,th2以下であるとトランスINTの偏磁が許容範囲内として、モード切替部20aは対のA相・B相のオンパルス幅を同幅とするこの通常動作モードを維持する。これに対し、差Xcが閾値th1,th2より大きくなるとトランスINTの偏磁が増大したとして、モード切替部20aは偏磁補正モードに切り替える。
「偏磁補正モード」
偏磁補正モードでは、対のA相・B相のオンパルス幅を同幅に設定するのを止め、本実施形態では例えばA相のオンパルス幅の調整が行われる。
具体的には図3に示すように、A相側の基準値(積Xa)とB相側の比較値(積Xb)との差Xcが閾値th1より大、即ち積Xa側が大きくなると、トランスINTの高周波交流電圧が正側に偏る傾向にあるとして、次のA相の制御パルス信号のオンパルス幅が短く設定される。この場合、差Xcが略ゼロとなるようにA相のオンパルス幅が短くされる。尚、制御パルス信号のオンパルス幅(ディーティ)の調整には限度があるため、次のオンパルス幅のみで調整できない場合、調整できる最大限で調整され、複数のオンパルスに跨った調整が行われる。そして、このようにトランスINTの高周波交流電圧が正側に偏る傾向にある状態でA相の制御パルス信号のオンパルス幅が短くされることで、A相側のスイッチング素子TR1,TR4のオン時間がB相側よりも短くなり、トランスINTに印加される高周波交流電圧の正側平均電圧が下げられる。
また、A相側の基準値(積Xa)とB相側の比較値(積Xb)との差Xcが閾値th2より大、即ち積Xb側が大きくなると、トランスINTの高周波交流電圧が負側に偏る傾向にあるとして、次のA相の制御パルス信号のオンパルス幅が長く設定される。この場合も、差Xcが略ゼロとなるようにA相のオンパルス幅が長くされるが、次のオンパルス幅のみで調整できない場合は、上記と同様に複数のオンパルスに跨った調整となる。そして、このようにトランスINTの高周波交流電圧が負側に偏る傾向にある状態でA相の制御パルス信号のオンパルス幅が長くされることで、A相側のスイッチング素子TR1,TR4のオン時間がB相側よりも長くなり、トランスINTに印加される高周波交流電圧の正側平均電圧が上げられる。
つまり、このようにトランスINTに印加される高周波交流電圧の各極性の平均電圧が同等となるように調整されて偏磁の抑制がなされ、偏磁が十分に抑えられた状況(差Xcが閾値th1,th2以下)になると、モード切替部20aは制御回路20の処理モードを再び「通常動作モード」に切り替える動作する。
次に、本実施形態の特徴的な効果を記載する。
(1)本実施形態では、トランスINTに印加される高周波交流電圧の正側及び負側電圧Va,Vbとその印加時間ta,tbとが検出され、正側及び負側の積Xa,Xbを互いに比較することでトランスINTに印加する高周波交流電圧の各極性の不平衡、即ち偏磁状態が検出される。そして、積Xa,Xbの差Xcと閾値th1,th2との比較によりトランスINTの偏磁が許容範囲よりも増大したと判定した場合、トランスINTに印加する高周波交流電圧の正側電圧Vaを生成するインバータ回路14のスイッチング素子TR1,TR4の組のオン時間(オンパルス幅)を、負側電圧Vbを生成するスイッチング素子TR2,TR3の組のオン時間に対して相違させ、トランスINTに対して高周波交流電圧の各極性で同等の印加状態となるようなオン時間の設定がなされる。このような偏磁補正処理が行われることでトランスINTに対する印加電圧の各極性が同等で平衡状態となり、トランスINTの偏磁を抑制することができる。
(2)トランスINTに印加する高周波交流電圧の正側及び負側電圧Va,Vbとその印加時間ta,tbとに基づいて、高周波交流電圧の各極性の不平衡が検出される。つまり、トランスINTへの印加電圧の各極性の不平衡を検出するのに重要な先の2つのパラメータを用いることで、トランスINTの偏磁状態の検出をより精度良く行うことができる。
(3)トランスINTに三次コイルとして検出コイルL3が設置され、その検出コイルL3の端子電圧からトランスINTに印加する高周波交流電圧の検出が行われる。そのため、トランスINTへの印加電圧の検出を簡易な構成にて実現することができる。また、トランスINTに印加する電圧を直接的に検出することから、トランスINTまでの電路上の電圧変動要素も含めての検出が可能である。
尚、上記実施形態は、以下のように変更してもよい。
・トランスINTに印加する高周波交流電圧の各極性の不平衡を検出するのに、トランスINTに三次コイルとしての検出コイルL3と電圧検出器21とを設置して行ったが、これ以外の検出手法を用いてトランスINTへの印加電圧を直接又は間接的に検出してもよい。
例えば図2に示すように、トランスINTに印加する高周波交流電圧の生成の元となる第1及び第2平滑コンデンサC1,C2の各充電電圧をそれぞれ検出する電圧検出器21a,21bを設置して先の検出を行ってもよい。このようにすれば、特にこの第1及び第2平滑コンデンサC1,C2の各充電電圧に起因するトランスINTへの印加電圧の各極性の不平衡を適切に検出することができる。
・偏磁補正を行う際に、A相側の制御パルス信号のオンパルス幅を調整しているが、B相側のオンパルス幅を調整してもよく、またA相とB相の両者のオンパルス幅を調整するようにしてもよい。つまり、A相・B相のオンパルス幅(オン時間)を相対的に調整すればよい。
・インバータ回路14はフルブリッジ回路以外の構成であってもよく、例えばハーフブリッジ回路であってもよい。
・アーク溶接用の電源装置11に適用したが、他の溶接用の電源装置や溶接以外の電源装置に適用してもよい。
次に、上記実施形態及び別例から把握できる技術的思想を以下に追記する。
(イ)トランスの一次側に設けられ、ブリッジ回路を構成するスイッチング素子の動作により直流電圧から高周波交流電圧を生成するインバータ回路と、前記インバータ回路の前段に設けられ、前記高周波交流電圧の正側及び負側電圧の生成に用いる第1及び第2コンデンサの各充電電圧を交互に前記インバータ回路に印加するように動作する補助回路とを備える電源装置に対し、前記トランスの二次側にて所望出力電力を生じさせるように前記インバータ回路及び前記補助回路の動作を制御する電源装置の制御装置であって、
前記トランスに印加される高周波交流電圧の正側及び負側電圧を直接又は間接的に検出すると共に、
その検出電圧を少なくとも用いて前記トランスに印加する高周波交流電圧の各極性の不平衡を検出しこの不平衡から偏磁状態を検出して、偏磁が許容範囲よりも増大したと判定した場合には、前記高周波交流電圧の正側電圧を生成する前記インバータ回路のスイッチング素子の組と、前記高周波交流電圧の負側電圧を生成する前記インバータ回路のスイッチング素子の組との各オン時間を相対的に相違させ、前記トランスに対して高周波交流電圧の各極性で同等の印加状態とする偏磁補正処理を行うようにしたことを特徴とする電源装置の制御装置。
11 電源装置
13 補助回路
14 インバータ回路
20 制御回路
21,21a,21b 電圧検出器
C1 第1平滑コンデンサ(第1コンデンサ)
C2 第2平滑コンデンサ(第2コンデンサ)
INT トランス
L3 検出コイル
TR1〜TR4 スイッチング素子
ta,tb 印加時間
Va 正側電圧
Vb 負側電圧

Claims (4)

  1. トランスの一次側に設けられ、ブリッジ回路を構成するスイッチング素子の動作により直流電圧から高周波交流電圧を生成するインバータ回路と、
    前記インバータ回路の前段に設けられ、前記高周波交流電圧の正側及び負側電圧の生成に用いる第1及び第2コンデンサの各充電電圧を交互に前記インバータ回路に印加するように動作する補助回路と、
    前記トランスの二次側にて所望出力電力を生じさせるように前記インバータ回路及び前記補助回路の動作を制御する制御回路と
    を備えた電源装置であって、
    前記トランスに印加される高周波交流電圧の正側及び負側電圧を直接又は間接的に検出する電圧検出器を備え、
    前記制御回路は、前記トランスに印加する高周波交流電圧の正側電圧を生成する前記インバータ回路のスイッチング素子の組と、前記高周波交流電圧の負側電圧を生成する前記インバータ回路のスイッチング素子の組との各オン時間が同じに設定された状態において、前記電圧検出器にて取得した検出電圧に基づく前記トランスに印加する高周波交流電圧の正側電圧とその印加時間との積と、前記電圧検出器にて取得した検出電圧に基づく前記トランスに印加する高周波交流電圧の負側電圧とその印加時間との積との比較により前記トランスに印加する高周波交流電圧の各極性の不平衡を検出しこの不平衡から偏磁状態を検出して、偏磁が許容範囲よりも増大したと判定した場合には、前記高周波交流電圧の正側電圧を生成する前記インバータ回路のスイッチング素子の組と、前記高周波交流電圧の負側電圧を生成する前記インバータ回路のスイッチング素子の組とのうち一方側のスイッチング素子の組のみのオン時間を前記同じに設定された状態のときのオン時間から調整することで他方側のスイッチング素子の組とオン時間を相違させ、前記トランスに対して高周波交流電圧の各極性で同等の印加状態とする偏磁補正処理を行うようにしたことを特徴とする電源装置。
  2. 請求項1に記載の電源装置において、
    前記電圧検出器は、前記トランスに三次コイルとして設置した検出コイルの端子電圧から前記トランスに印加する高周波交流電圧の検出を行うように構成されたことを特徴とする電源装置。
  3. 請求項1に記載の電源装置において、
    前記電圧検出器は、前記トランスに印加する高周波交流電圧の生成の元となる前記第1及び第2コンデンサの各充電電圧の検出を行うように構成されたことを特徴とする電源装置。
  4. 請求項1〜のいずれか1項に記載の電源装置を用い、溶接用の出力電力を生成するように構成されたことを特徴とする溶接用電源装置。
JP2013251531A 2013-12-04 2013-12-04 電源装置及び溶接用電源装置 Expired - Fee Related JP6239361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013251531A JP6239361B2 (ja) 2013-12-04 2013-12-04 電源装置及び溶接用電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013251531A JP6239361B2 (ja) 2013-12-04 2013-12-04 電源装置及び溶接用電源装置

Publications (2)

Publication Number Publication Date
JP2015109754A JP2015109754A (ja) 2015-06-11
JP6239361B2 true JP6239361B2 (ja) 2017-11-29

Family

ID=53439725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013251531A Expired - Fee Related JP6239361B2 (ja) 2013-12-04 2013-12-04 電源装置及び溶接用電源装置

Country Status (1)

Country Link
JP (1) JP6239361B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5286017B2 (ja) * 2008-10-07 2013-09-11 新電元工業株式会社 絶縁型コンバータ
JP5968615B2 (ja) * 2011-12-01 2016-08-10 株式会社ダイヘン 電源装置及びアーク加工用電源装置

Also Published As

Publication number Publication date
JP2015109754A (ja) 2015-06-11

Similar Documents

Publication Publication Date Title
US10044278B2 (en) Power conversion device
US10164546B2 (en) Electric power conversion device
JP6535539B2 (ja) 電力変換装置
JP6161998B2 (ja) 電源装置及びアーク加工用電源装置
JP5678860B2 (ja) 交流直流変換器
CN205085523U (zh) 电源装置以及焊接用电源装置
JP6366543B2 (ja) Dc/dcコンバータ
US20090129122A1 (en) Power supply device for arc apparatus
US10239144B2 (en) Welding device
JP6630220B2 (ja) 溶接電源装置
JP6286380B2 (ja) 電力変換装置
JP6239361B2 (ja) 電源装置及び溶接用電源装置
JP6081148B2 (ja) アーク加工用電源装置
KR102099988B1 (ko) 전원 장치 및 아크 가공용 전원 장치
JP5353663B2 (ja) インバータ制御方法およびインバータ制御加工装置
WO2019026729A1 (ja) 電源装置、駆動装置、制御方法、及びプログラム
JP6084436B2 (ja) アーク加工用電源装置
JP6370565B2 (ja) 電源装置及びアーク加工用電源装置
JP5996377B2 (ja) アーク溶接用電源装置
JP2016019391A (ja) Acdcコンバータの制御装置
JP2015023697A (ja) 電力変換装置
RU2368051C1 (ru) Устройство для компенсации реактивной мощности
JP5665704B2 (ja) 電力変換装置
JP2015201906A (ja) 直流電源装置
JP2008043042A (ja) 電源装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171101

R150 Certificate of patent or registration of utility model

Ref document number: 6239361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees