[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6207716B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6207716B2
JP6207716B2 JP2016506030A JP2016506030A JP6207716B2 JP 6207716 B2 JP6207716 B2 JP 6207716B2 JP 2016506030 A JP2016506030 A JP 2016506030A JP 2016506030 A JP2016506030 A JP 2016506030A JP 6207716 B2 JP6207716 B2 JP 6207716B2
Authority
JP
Japan
Prior art keywords
semiconductor device
protective layer
layer
opening
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016506030A
Other languages
English (en)
Other versions
JPWO2015132924A1 (ja
Inventor
肇 秋山
肇 秋山
岡田　章
章 岡田
欽也 山下
欽也 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015132924A1 publication Critical patent/JPWO2015132924A1/ja
Application granted granted Critical
Publication of JP6207716B2 publication Critical patent/JP6207716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/011—Division of wafers or substrates to produce devices, each consisting of a single electric circuit element
    • H10D89/015—Division of wafers or substrates to produce devices, each consisting of a single electric circuit element the wafers or substrates being other than semiconductor bodies, e.g. insulating bodies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、半導体装置に関し、特に、電気的特性を評価する際における改善を施した半導体装置に関する。
半導体チップや、当該半導体チップを集積した半導体ウエハなどの半導体装置を被測定物としその電気的特性を評価する際において、被測定物の設置面を真空吸着などによってチャックステージの表面に接触して固定した後、被測定物の設置面とは異なる面に対して電気的な入出力を行うためにコンタクトプローブを接触させる。このとき、大電流あるいは高電圧を印加するという従前の要求などに応じて、コンタクトプローブの多ピン化が実施されている。
このような状況下で被測定物の電気的特性を評価すると、当該評価中に部分放電現象が生じ、被測定物の部分的な不具合が生じることが知られている。ここで、部分放電現象とは、例えば、コンタクトプローブと被測定物との間、あるいはコンタクトプローブ間など、部分的に放電が生じる現象のことをいう。
上記の評価で生じた部分放電を見逃し、本来は部分放電が生じた被測定物（不良品）が上記評価において良品と判断された状態で後工程に移行してしまうと、後工程において本来は部分放電が生じた被測定物を不良品として抽出することは非常に困難である。従って、部分放電が生じた被測定物を後工程に移行させないためにも、被測定物の電気的特性を評価する際に部分放電を抑制することが重要となる。
従来、絶縁性の液体中で特性検査（特性評価）を行うことによって、電子部品の特性検査中における放電の発生を防止する技術が開示されている（例えば、特許文献１参照）。
また、不活性ガスを充満した閉空間において特性検査を行うことによって、特性検査中における放電の発生を防止する技術が開示されている（例えば、特許文献２参照）。
また、近年、赤外分光などによって電気的な評価中において被測定物の上方から故障解析を行う技術が開示されている。
特開２００３−１３０８８９号公報 特開平１０−９６７４６号公報
特許文献１では、高価なプローバが必要であり、また、液体中で評価するため評価工程に要する時間が増大して低コスト化に寄与しないという問題があった。また、被測定物が、チップテストやウエハテストにおける半導体素子である場合において、評価後に絶縁性の液体を半導体素子から完全に除去する必要があり、完全な除去は困難であった。
特許文献２では、評価装置の構成が複雑で低コスト化を図ることができないという問題があった。また、評価工程に要する時間が増大するという問題があった。
赤外線分光などによって電気的な評価中において被測定物の上方から故障解析を行う場合では、被測定物上に電気的な接続を行うための複数のコンタクトプローブが配置されているため、被測定物におけるコンタクトプローブで遮られた箇所が、故障解析時の検出不可領域になってしまうという問題があった。また、コンタクトプローブ間の部分放電を抑制するために、コンタクトプローブの接触位置を被測定物の端部にすると、被測定物の端部とコンタクトプローブとが接近して部分放電が生じやすくなるという問題があった。
本発明は、このような問題を解決するためになされたものであり、電気的特性の評価時における部分放電の発生を抑制し、被測定物の上方から故障解析を行うことが可能な半導体装置を提供することを目的とする。
上記の課題を解決するために、本発明による半導体装置は、少なくとも１つ以上の電極と、電極の表面の一部が露出するように設けられた少なくとも１つ以上の開口部を有し、かつ開口部以外の電極の表面を覆うように形成された絶縁性の保護層と、保護層および開口部を覆い、開口部において電極と直接的に接続するように形成された導電層とを備える。
本発明によると、少なくとも１つ以上の電極と、電極の表面の一部が露出するように設けられた少なくとも１つ以上の開口部を有し、かつ開口部以外の電極の表面を覆うように形成された絶縁性の保護層と、保護層および開口部を覆い、開口部において電極と直接的に接続するように形成された導電層とを備えるため、電気的特性の評価時における部分放電の発生を抑制し、被測定物の上方から故障解析を行うことが可能となる。
この発明の目的、特徴、態様、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
本発明の実施の形態１による半導体評価装置の構成の一例を示す図である。 本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。 本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。 本発明の実施の形態１による半導体装置の構成の一例を示す平面図である。 図４のＡ−Ａ断面を示す断面図である。 本発明の実施の形態２による半導体装置の構成の一例を示す平面図である。 図６のＢ−Ｂ断面を示す断面図である。 本発明の実施の形態３による半導体装置の構成の一例を示す断面図である。 本発明の実施の形態４による半導体装置の構成の一例を示す断面図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
＜実施の形態１＞
まず、半導体装置の電気的特性の評価を行う半導体評価装置の構成について説明する。
図１は、本発明の実施の形態１による半導体評価装置２の構成の一例を示す図である。
なお、本実施の形態１では、半導体装置１は、図のＺ方向、すなわち面外方向に大きな電流を流す縦型構造であるものとして説明する。なお、半導体装置１は、縦型構造に限るものではなく、一面において入出力を行う横型構造であってもよい。
図１に示すように、半導体評価装置２は、プローブ基体３と、チャックステージ４と、評価・制御部５とを備えている。
プローブ基体３と評価・制御部５とは、接続部９および信号線１０を介して電気的に接続されている。
チャックステージ４と評価・制御部５とは、接続部１１および信号線１２を介して電気的に接続されている。
プローブ基体３は、絶縁性基体６と、コンタクトプローブ７と、接続部９とを備えている。
コンタクトプローブ７は、絶縁性基体６に固定され、大電流を印加することを想定して複数個設けられている。
接続部９は、絶縁性基体６と信号線１０とを接続するために設けられている。
各コンタクトプローブ７と接続部９とは、例えば、絶縁性基体６上に設けられた金属板（図示せず）によって接続されている。
赤外線分光などによって電気的な評価中において被測定物の上方から故障解析を行うために、絶縁性基体６には貫通孔１３が設けられており、当該貫通孔１３の上方には故障解析に使用するカメラ１４が設置されている。なお、カメラ１４に限らず、故障解析を行うことができればいかなるものであってもよい。
プローブ基体３は、移動アーム８によって任意の方向へ移動可能となっている。
チャックステージ４は、その表面上に半導体装置１を接触して固定するための台座である。ここで、半導体装置１を固定する方法としては、例えば真空吸着によって固定してもよく、静電吸着などによって固定してもよい。
評価・制御部５は、半導体装置１の電気的特性の評価を行う。また、評価の際、半導体装置１に印加する電流や電圧を制御する。
なお、絶縁性基体６上に設けられた接続部９と、チャックステージ４の側面に設けられた接続部１１とは、互いの距離が各コンタクトプローブ７のいずれを介しても略同じ距離となるような位置に設けられている。
また、プローブ基体３を移動アーム８によって移動させる代わりに、チャックステージ４を移動させるようにしてもよい。
上記の半導体評価装置２によって半導体装置１の電気的特性を評価する際、半導体装置１の表面に形成された電極（電極パッド）と、複数のコンタクトプローブ７とが接触する。また、半導体装置１の裏面に形成された電極と、チャックステージ４の表面とが接触する。このような状態で、コンタクトプローブ７およびチャックステージ４を介して半導体装置１に電流や電圧を印加することによって、半導体装置１の電気的特性の評価が行われる。
次に、半導体装置１の構成について、図２〜４を用いて製造工程順に説明する。
図２は、半導体装置１の構成の一例を示す平面図である。
なお、本実施の形態１では、半導体装置１は１つの縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）であるものとして説明するが、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）など、他の半導体素子であってもよい。
図２に示すように、半導体装置１は、素子領域１５（図の破線の内側領域）と終端領域１６（図の破線の外側領域）とを有している。
素子領域１５には、所望の半導体素子、ここではＩＧＢＴが形成されている。
素子領域１５の表面には、エミッタ電極１７，１８、およびゲート電極１９が電極パッドとして形成されている。なお、各電極の位置および個数は、図２に限らず任意である。
また、素子領域１５の裏面には、コレクタ電極（後述の図５に示すコレクタ電極２９に対応）が形成されている。
終端領域１６は、耐圧を維持するために、素子領域１５の外周部分に設けられている。
図３は、図２の半導体装置１に対して保護層２０，２２，２４を形成した後の半導体装置１の構成の一例を示す平面図である。
図３に示すように、エミッタ電極１７上には、エミッタ電極１７の一部が露出するように設けられた開口部２１を有し、かつ開口部２１以外のエミッタ電極１７を覆うように絶縁性の保護層２０が形成されている。
エミッタ電極１８上には、エミッタ電極１８の一部が露出するように設けられた開口部２３を有し、かつ開口部２３以外のエミッタ電極１８を覆うように絶縁性の保護層２２が形成されている。
ゲート電極１９上には、ゲート電極１９の一部が露出するように設けられた開口部２５を有し、かつ開口部２５以外のゲート電極１９を覆うように絶縁性の保護層２４が形成されている。
なお、保護層２０，２２，２４の各々は、エミッタ電極１７，１８およびゲート電極１９の各々を覆うように形成されているが、半導体装置１の表面全体を覆うように形成してもよい。この場合、保護層２０，２２，２４の各々は一体して形成される。
保護層２０，２２，２４は、電気的特性の評価時において、熱的および化学的に安定し、かつ絶縁性能に優れた材料からなる。具体的には、フォトレジスト、絶縁性を有するシート材（例えば、ポリイミド、カプトン（登録商標）、ポリフェニルシルセスキオキサン、ポリビニルシルセスキオキサン）などが挙げられるが、これに限るものではない。
図４は、図３の半導体装置１に対して導電層２６〜２８を形成した後の半導体装置１の構成の一例を示す平面図である。また、図５は、図４のＡ−Ａ断面を示す断面図である。なお、図４では、終端領域の図示を省略している。
図４に示すように、保護層２０および開口部２１上には、保護層２０および開口部２１を覆い、開口部２１においてエミッタ電極１７と直接的に接続するように導電層２６が形成されている。
保護層２２および開口部２３上には、保護層２２および開口部２３を覆い、開口部２３においてエミッタ電極１８と直接的に接続するように導電層２７が形成されている。
保護層２４および開口部２５上には、保護層２４および開口部２５を覆い、開口部２５においてゲート電極１９と直接的に接続するように導電層２８が形成されている。
上記より、保護層２０，２２，２４は、エミッタ電極１７，１８、およびゲート電極１９の各々に別個に形成されている。
図５に示すように、保護層２０は半導体装置１の端部まで形成され、導電層２６は終端領域１６の一部に形成されている。すなわち、導電層２６は、半導体装置１の端部には形成されない。これは、半導体装置１の露出している端面（側面）と導電層２６との間における放電や短絡の発生を抑制するためである。なお、導電層２６は、終端領域１６に形成せず、素子領域１５にのみ形成するようにしてもよい。また、他の導電層２７，２８についても同様である。
導電層２６〜２８は、電気的特性の評価時において、熱的および化学的に安定し、かつ電気導電性に優れた材料からなる。具体的には、アルミニウム、金、あるいは化合物などの金属膜が挙げられるが、これに限るものではない。例えば、導電層２６〜２８が金属膜である場合において、当該金属膜は、アルミニウムを主成分としてもよく、金を主成分としてもよい。ここで、主成分とは、非主成分よりも全体に対して存在する割合が突出した成分のことをいい、例えば非主成分よりも数十倍以上の割合で存在する成分のことをいう。
また、導電層２６〜２８は、複数の層を積層して形成されてもよい。このとき、積層される各層は、同じ種類の材料からなってもよく、互いに異なる材料からなってもよい。このような構成とすることによって、電気伝導性の確保、あるいは電流密度の低減による半導体装置１の発熱を抑制するといった効果が得られる。
導電層２６〜２８の形成は、スパッタリングなどによって行われる。例えば、保護層２０，２２，２４をフォトレジストとした場合において、当該フォトレジストをマスクとしたスパッタリングは困難であるが、導電層２６〜２８の形成領域は比較的大きいため、メタルマスクを用いたスパッタリングによって導電層２６〜２８の形成領域を選択（指定）することが可能である。
なお、精細な導電層２６〜２８の形成領域を選択する場合は、保護層２０，２２，２４にシート材を用い、フォトレジストをマスクとしたスパッタリングを行ってもよい。
また、エミッタ電極１７，１８、およびゲート電極１９と、導電層２６〜２８との密着性および接触性を確保するために、エミッタ電極１７，１８、およびゲート電極１９の表面を荒らしておいてもよい。表面を荒らす方法としては、表面に対して軽微なエッチングを行う方法や、表面に対してサンドブラスト加工を短時間実施する方法などが挙げられる。
上記の構成において、実際に半導体装置１の電気的特性の評価を行う際は、図１のチャックステージ４上に図４の半導体装置１を載置して評価を行う。具体的には、導電層２６〜２８の一部にコンタクトプローブ７を接触させる。このとき、各導電層２６〜２８には、複数のコンタクトプローブ７が接触する。その後、半導体装置１に電流や電圧を印加することによって、半導体装置１の電気的特性の評価が行われる。
評価後、保護層２０，２２，２４の分解除去あるいは剥離除去などを行い、後工程に移行する。このとき、導電層２６〜２８も同時に除去される。例えば、保護層２０，２２，２４がフォトレジストである場合は、アッシング工程にてフォトレジストを分解除去した後、必要に応じて洗浄を施す。また、保護層２０，２２，２４がシート材である場合は、基本的には剥離除去を行うが、剥離除去せずに後工程である実装工程に移行し、放電防止効果を維持させてもよい。また、保護層２０，２２，２４が接着層を有するシート材（例えば、カプトンからなるシート材）である場合は、着脱が容易である。
以上のことから、本実施の形態１によれば、半導体装置１の電気的特性の評価時における部分放電の発生を抑制することができる。また、保護膜にフォトレジストを用いることによって、通常の工程における処理が可能となるため、低コスト化が図れる。また、部分放電を抑制しながらコンタクトプローブ７の位置を半導体装置１の端部へと移動させることができるため、半導体装置１の上方からの故障解析が容易となる。
なお、上記では、半導体装置１は、１つの縦型のＩＧＢＴであるものとして説明したが、ウエハであってもよい。すなわち、半導体装置１は、エミッタ電極１７，１８、ゲート電極１９、保護層２０，２２，２４、および導電層２６〜２８の組を複数有するウエハであってもよい。この場合、評価時間の短縮、スループットの向上、あるいはテストコストの低減といった効果が得られる。
上記では、エミッタ電極１７，１８に対して別個の導電層２６，２７を形成する場合について説明したが、これに限られるものではない。エミッタ電極１７，１８は、基本的に同電位であるため、導電層２６，２７をエミッタ電極１７，１８に渡って一体形成してもよい。この場合、導電層の形成領域の選択が容易となり、導電層を形成する工程における処理が容易になるという効果が得られる。
＜実施の形態２＞
本発明の実施の形態２では、図１の各コンタクトプローブ７に対応して、複数の開口部および導電層を形成することを特徴している。その他の構成は、実施の形態１（図４参照）と同様であるため、ここでは説明を省略する。
図６は、本実施の形態２による半導体装置１の構成の一例を示す平面図である。また、図７は、図６のＢ−Ｂ断面を示す断面図である。
図６に示すように、エミッタ電極１７上には、エミッタ電極１７の一部（３箇所）が露出するように設けられた３つの開口部２１を有し、かつ各開口部２１以外のエミッタ電極１７を覆うように保護層２０が形成されている。また、保護層２０および各開口部２１上には、保護層２０および各開口部２１を覆い、各開口部２１においてエミッタ電極１７と直接的に接続するように３つの導電層２６が形成されている。すなわち、導電層２６は、一の開口部２１ごとに別個に形成されている。
エミッタ電極１８上には、エミッタ電極１８の一部（３箇所）が露出するように設けられた３つの開口部２３を有し、かつ各開口部２３以外のエミッタ電極１８を覆うように保護層２２が形成されている。また、保護層２２および各開口部２３上には、保護層２２および各開口部２３を覆い、各開口部２３においてエミッタ電極１８と直接的に接続するように導電層２７が形成されている。すなわち、導電層２７は、一の開口部２３ごとに別個に形成されている。
ゲート電極１９における構成は、実施の形態１と同様である。
上記の構成において、実際に半導体装置１の電気的特性の評価を行う際は、図１のチャックステージ４上に図６の半導体装置１を載置して評価を行う。具体的には、導電層２６〜２８の一部にコンタクトプローブ７を接触させる。このとき、各導電層２６〜２８に１本ずつのコンタクトプローブ７が接触する。その後、半導体装置１に電流や電圧を印加することによって、半導体装置１の電気的特性の評価が行われる。
なお、上記では、３本のコンタクトプローブ７がエミッタ電極１７，１８の各々に接触する場合について説明したが、これに限るものではない。例えば、半導体装置における各電極の大きさや印加する電流の大きさなどによって変更されるコンタクトプローブの本数に対応するように、開口部の数を変更してもよい。
以上のことから、本実施の形態２によれば、各コンタクトプローブ７の近傍や、コンタクトプローブ７間で発生する部分放電をより効果的に抑制することができる。また、電気的特性の評価時において、電流を印加した半導体装置１における電流分布を均一化することができるため、半導体装置１の発熱を抑制することができる。
＜実施の形態３＞
本発明の実施の形態３では、保護膜を複数の層を積層して形成することを特徴としている。その他の構成は、実施の形態１（図４参照）または実施の形態２（図６参照）と同様であるため、ここでは説明を省略する。
図８は、本実施の形態３による半導体装置１の構成の一例を示す断面図である。なお、図８では、エミッタ電極１７が形成されている領域の断面（図４のＡ−Ａ断面、図６のＢ−Ｂ断面に相当）を示しており、導電層２６および終端領域１６の図示を省略している。
図８に示すように、エミッタ電極１７上には、エミッタ電極１７の一部が露出するように設けられた開口部２１を有し、かつ開口部２１以外のエミッタ電極１７を覆うように保護層２０および保護層３０が積層して形成されている。
保護層２０および保護層３０は、開口部２１の内側面において、保護層３０（上側の層）が保護層２０（下側の層）を覆うように形成されている。
また、保護層２０および保護層３０は、同じ種類の材料からなってもよく、互いに異なる材料からなってもよい。例えば、保護層２０をシート材、および保護層３０をフォトレジストとして、電気的特性の評価後に保護層３０のみを除去し、保護層２０を残したまま後工程を行ってもよい。このようにすることによって、より大きな開口部が必要な後工程でワイヤボンドを行うときに有効となる。
なお、上記では、保護層が２層で形成される場合について説明したが、これに限るものではない。特に開口部において過度な段差を抑制するために、後に形成した保護層が、先に形成した保護層を覆うような構成であればよい。このような構成とすることによって、後に形成される導電層が途切れないよう容易に形成することができる。
上記では、エミッタ電極１７が形成されている領域を一例として説明したが、他の電極についても同様の構成である。
以上のことから、本実施の形態３によれば、複数の層を積層して保護層を形成することによって、各コンタクトプローブ７の近傍や、各コンタクトプローブ７間で発生する部分放電をより効果的に抑制することができる。
＜実施の形態４＞
半導体装置では、コンタクトプローブが接触する中央部の素子領域だけでなく、外周部である終端領域の近傍（例えば、半導体装置の側面と導電層との間）においても部分放電が頻繁に発生することが知られている。そのため、終端領域の近傍における部分放電の発生を抑制することが望まれる。
本発明の実施の形態４では、終端領域の近傍において形成される保護層を複数の層で形成することを特徴としている。その他の構成は、実施の形態１（図４参照）または実施の形態２（図６参照）と同様であるため、ここでは説明を省略する。
図９は、本実施の形態４による半導体装置１の構成の一例を示す断面図である。なお、図９では、エミッタ電極１７が形成されている領域の断面（図４のＡ−Ａ断面、図６のＢ−Ｂ断面に相当）を示している。

図９に示すように、終端領域１６の近傍において、保護層２０および保護層３１が積層して形成されている。
なお、上記では、エミッタ電極１７が形成されている領域を一例として説明したが、他の電極についても同様の構成である。
以上のことから、本実施の形態４によれば、半導体装置１の側面と導電層２６とをさらに離間する（半導体装置１と導電層２６との距離をさらに延ばす）ことによって、半導体装置１と導電層２６との間で発生する放電や短絡をさらに抑制することができる。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
この発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ 半導体装置、２ 半導体評価装置、３ プローブ基体、４ チャックステージ、５ 評価・制御部、６ 絶縁性基体、７ コンタクトプローブ、８ 移動アーム、９ 接続部、１０ 信号線、１１ 接続部、１２ 信号線、１３ 貫通孔、１４ カメラ、１５ 素子領域、１６ 終端領域、１７，１８ エミッタ電極、１９ ゲート電極、２０ 保護層、２１ 開口部、２２ 保護層、２３ 開口部、２４ 保護層、２５ 開口部、２６〜２８ 導電層、２９ コレクタ電極、３０ 保護層。

Claims (18)

  1. 半導体素子が形成された素子領域と、前記素子領域の外周部分に設けられた終端領域とを有する半導体装置であって、
    前記素子領域の表面に形成された少なくとも１つ以上の電極と、
    前記電極の表面の一部が露出するように設けられた少なくとも１つ以上の開口部を有し、かつ前記開口部以外の前記電極の表面を覆うように形成された絶縁性の保護層と、
    前記保護層および前記開口部を覆い、前記開口部において前記電極と直接的に接続するように形成された導電層と、
    を備える、半導体装置。
  2. 前記保護層は、一の前記電極について前記開口部を複数有することを特徴とする、請求項１に記載の半導体装置。
  3. 前記保護層は、複数の層を積層して形成されることを特徴とする、請求項１に記載の半導体装置。
  4. 前記保護層における各前記層は、互いに異なる材料からなることを特徴とする、請求項３に記載の半導体装置。
  5. 前記保護層における各前記層は、前記開口部の内側面において上側の層が下側の層を覆うように形成されることを特徴とする、請求項３に記載の半導体装置。
  6. 前記導電層は、複数の層を積層して形成されることを特徴とする、請求項１に記載の半導体装置。
  7. 前記導電層における各前記層は、互いに異なる材料からなることを特徴とする、請求項６に記載の半導体装置。
  8. 前記導電層は、一の前記開口部ごとに別個に形成されることを特徴とする、請求項１に記載の半導体装置。
  9. 前記導電層は、一の前記電極ごとに別個に形成されることを特徴とする、請求項１に記載の半導体装置。
  10. 同電位の前記電極が複数存在する場合において、
    前記導電層は、前記同電位の各前記電極に渡って形成されることを特徴とする、請求項１に記載の半導体装置。
  11. 前記導電層は、前記半導体装置の端部には形成されないことを特徴とする、請求項１に記載の半導体装置。
  12. 前記保護層は、フォトレジストからなることを特徴とする、請求項１に記載の半導体装置。
  13. 前記保護層は、カプトン（登録商標）からなることを特徴とする、請求項１に記載の半導体装置。
  14. 前記保護層は、カプトンからなるシート材であり、
    前記シート材は、接着層を有することを特徴とする、請求項１に記載の半導体装置。
  15. 前記導電層は、金属膜であることを特徴とする、請求項１に記載の半導体装置。
  16. 前記金属膜は、アルミニウムを主成分とすることを特徴とする、請求項１５に記載の半導体装置。
  17. 前記金属膜は、金を主成分とすることを特徴とする、請求項１５に記載の半導体装置。
  18. 前記半導体装置は、前記電極、前記保護層、および前記導電層の組を複数有するウエハであることを特徴とする、請求項１に記載の半導体装置。
JP2016506030A 2014-03-06 2014-03-06 半導体装置 Active JP6207716B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/055714 WO2015132924A1 (ja) 2014-03-06 2014-03-06 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015132924A1 JPWO2015132924A1 (ja) 2017-03-30
JP6207716B2 true JP6207716B2 (ja) 2017-10-04

Family

ID=54054760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016506030A Active JP6207716B2 (ja) 2014-03-06 2014-03-06 半導体装置

Country Status (6)

Country Link
US (1) US10192797B2 (ja)
JP (1) JP6207716B2 (ja)
KR (1) KR20160117597A (ja)
CN (1) CN106068552A (ja)
DE (1) DE112014006443T5 (ja)
WO (1) WO2015132924A1 (ja)

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP3134214B2 (ja) 1994-12-01 2001-02-13 株式会社日立製作所 配線基板のパターンエリア保護方法
JP2969086B2 (ja) 1996-09-25 1999-11-02 中日本電子株式会社 大電流用小型接触子
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6380555B1 (en) * 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
KR20010104147A (ko) * 2000-05-13 2001-11-24 윤종광 반도체용 멀티플 라인 그리드와 그의 제조 방법 및 그를이용하여 피시비 보드 상에 반도체 칩을 실장하는 방법
JP4270773B2 (ja) 2001-06-08 2009-06-03 三洋電機株式会社 １チップデュアル型絶縁ゲート型半導体装置
JP2003130889A (ja) 2001-10-29 2003-05-08 Vector Semicon Kk 半導体装置検査装置及び検査方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
TW558835B (en) * 2002-10-01 2003-10-21 Asia Pacific Microsystems Inc High-frequency inductance adjustment method for passive device
US6744067B1 (en) * 2003-01-17 2004-06-01 Micron Technology, Inc. Wafer-level testing apparatus and method
JP2005038884A (ja) * 2003-07-15 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7135401B2 (en) * 2004-05-06 2006-11-14 Micron Technology, Inc. Methods of forming electrical connections for semiconductor constructions
CN101138084B (zh) * 2004-10-29 2010-06-02 弗利普芯片国际有限公司 具有覆在聚合体层上的隆起的半导体器件封装
JP4761880B2 (ja) 2005-08-09 2011-08-31 パナソニック株式会社 半導体装置
US20070257323A1 (en) * 2006-05-05 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked contact structure and method of fabricating the same
US7901956B2 (en) * 2006-08-15 2011-03-08 Stats Chippac, Ltd. Structure for bumped wafer test
JP2008218564A (ja) * 2007-03-01 2008-09-18 Matsushita Electric Ind Co Ltd 半導体装置
US20090166843A1 (en) * 2007-12-27 2009-07-02 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
KR101079205B1 (ko) 2008-08-22 2011-11-03 주식회사 하이닉스반도체 반도체 장치 및 그 제조 방법
US8080880B2 (en) * 2009-03-20 2011-12-20 Infineon Technologies Ag Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads
JP5486866B2 (ja) 2009-07-29 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2290686A3 (en) 2009-08-28 2011-04-20 STMicroelectronics S.r.l. Method to perform electrical testing and assembly of electronic devices
CN102299096B (zh) * 2010-06-22 2017-08-01 中国科学院微电子研究所 半导体器件的接触的制造方法及具有该接触的半导体器件
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
JP5401409B2 (ja) 2010-07-22 2014-01-29 ルネサスエレクトロニクス株式会社 半導体装置
US8668847B2 (en) * 2010-08-13 2014-03-11 Samsung Electronics Co., Ltd. Conductive paste and electronic device and solar cell including an electrode formed using the conductive paste
US20120228704A1 (en) * 2011-03-07 2012-09-13 Dong-Hyuk Ju High-Voltage MOSFET with High Breakdown Voltage and Low On-Resistance and Method of Manufacturing the Same
US8729699B2 (en) * 2011-10-18 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connector structures of integrated circuits
US9496458B2 (en) * 2012-06-08 2016-11-15 Cree, Inc. Semiconductor light emitting diodes with crack-tolerant barrier structures and methods of fabricating the same
US9018645B2 (en) * 2013-08-29 2015-04-28 Stmicroelectronics Pte Ltd Optoelectronics assembly and method of making optoelectronics assembly
US9997492B2 (en) * 2013-11-21 2018-06-12 Nxp Usa, Inc. Optically-masked microelectronic packages and methods for the fabrication thereof
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices

Also Published As

Publication number Publication date
US10192797B2 (en) 2019-01-29
US20160343627A1 (en) 2016-11-24
KR20160117597A (ko) 2016-10-10
WO2015132924A1 (ja) 2015-09-11
CN106068552A (zh) 2016-11-02
DE112014006443T5 (de) 2016-11-24
JPWO2015132924A1 (ja) 2017-03-30

Similar Documents

Publication Publication Date Title
US8502223B2 (en) Silicon wafer having testing pad(s) and method for testing the same
JP2016025124A (ja) 半導体装置およびその製造方法
KR20130055504A (ko) 퓨즈 소자를 이용한 집적회로장치의 테스트 방법
US9401314B2 (en) Method of testing semiconductor device
CN104112669B (zh) 半导体装置的生产方法
US9117880B2 (en) Method for manufacturing semiconductor device
JP6207716B2 (ja) 半導体装置
US20150179534A1 (en) Testing of Semiconductor Components and Circuit Layouts Therefor
JP2011049337A (ja) 半導体装置の製造方法
US20240047309A1 (en) Through substrate via (tsv) validation structure for an integrated circuit and method to form the tsv validation structure
JP6099807B2 (ja) 半導体装置、及び、その試験方法
JP2015002234A (ja) 半導体装置及びその製造方法
TWI795617B (zh) 半導體元件
JP2010108991A (ja) 素子試験方法
JP2010098046A (ja) プローブカードおよび半導体装置の製造方法
JP2012114319A (ja) マザー基板、電子部品の検査方法、電子部品、及び電子部品の製造方法、並びに電子機器
KR102026733B1 (ko) 플라즈마 공정 측정 센서 및 그 제조 방법
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP5068830B2 (ja) 半導体装置
JP2018163936A (ja) 半導体装置の製造方法、および半導体装置
JP2019036592A (ja) 半導体装置の検査方法、半導体装置の製造方法、及び検査装置
JPH05234997A (ja) 半導体集積回路
JP2005136056A (ja) 半導体装置の製造方法およびその検査方法
JP2015153964A (ja) 絶縁膜の検査方法
JP2015070087A (ja) 半導体装置および半導体装置の実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170905

R150 Certificate of patent or registration of utility model

Ref document number: 6207716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250