JP6260665B2 - Ｄｃ／ｄｃ変換装置 - Google Patents

Description

本発明はLLCフルブリッジ回路を採用したDC/DC変換装置に関する。

従来技術において、スイッチング電源は現代パワーエレクトロニクス技術を利用して、スイッチのオンとオフの時間比を制御し、電圧を安定に出力するように維持する電源であり、その中、DC/DC変換装置、すなわち直流−直流変換回路は直流入力電圧を固定の直流出力電圧に効率に変換する電圧変換器である。一般的に、DC/DC変換装置は、昇圧型DC/DC変換器と、降圧型DC/DC変換器及び昇降圧型DC/DC変換器の3種類に分かれており、必要に応じて3種類の制御を採用することができる。具体的に、コンデンサ、インダクタのエネルギー蓄積特性を利用し、制御可能スイッチ（MOSFETなど）により高周波数スイッチの動作を行って、入力されたエネルギーをコンデンサまたはインダクタに蓄積し、スイッチがオフにされるときに、電気エネルギーを負荷に放出してエネルギーを提供する。それにより出力されたるパワーまたは電圧の能力は、デューティ比、すなわちスイッチ導通時間のスイッチ周期全体に対する比に関係している。

しかし、パワーエレクトロニクス技術の高速進歩とともに、スイッチング電源に対してより高周波数化、高変換効率、高パワー密度及び低ノイズなど要求が提出される。

図１０は、LLCフルブリッジ回路を採用した従来のDC/DC変換装置１００を示した。図１０に示すように、DC/DC変換装置１００は、直流電圧源V10と、４つのスイッチ素子Q1〜Q4と、インダクタLr及びコンデンサCrから構成される発振回路２０と、変圧器３０及び整流回路から構成される変換部４０とを備える。該DC/DC変換装置１００では、各スイッチ素子Q1〜Q4のオンとオフを制御することで、変圧器３０の一次側Tr1から二次側Tr2に伝送されるエネルギーを制御する。

図１０に示すDC/DC変換装置１００において、スイッチ素子Q1〜Q4のスイッチング周波数fsとDC/DC変換装置１００の利得Gとの間に図１２に示す関係が存在する。図１２に示すように、スイッチング周波数fsが発振回路２０の共振周波数frに等しいときに、DC/DC変換装置１００の利得は最大となり、かつ、スイッチング周波数fsが共振周波数frよりも大きいときに、スイッチング周波数fsが上がるにつれ、DC/DC変換装置１００の利得が下がる。

従って、DC/DC変換装置１００の出力端子が軽負荷であるときに、大電流が軽負荷を流れて軽負荷を損害することを防ぐために、一般的に各スイッチ素子のスイッチング周波数fsを上げてDC/DC変換装置１００の利得を下げ、それによって、軽負荷を流れる電流を降下させて、軽負荷が損害されることを防げる。

しかし、上述の場合に、スイッチ素子の動作周波数fsが上がるにつれ、スイッチ素子の動作周波数fsに関連する各種の損失、例えば、MOSFETスイッチのターンオフする度の損失は、表皮効果及び近接効果による導通損失が原因で、磁心の磁心損失などが迅速に上がる。例えば１つの単位時間１ｓ内において、各スイッチ素子Q1〜Q4オン／オフの回数が増加し、それによって、各スイッチ素子上のパワー損失が増大し、そのため、電源電圧の変換効率が下がる。

これに対して、エネルギーを非連続的に出力させる方法が知られている。具体的に、各スイッチ素子Q1〜Q4のオンとオフを制御することで、変圧器３０の一次側Tr1から二次側Tr2に伝送されるエネルギーを不連続にさせ、すなわち、図１１に示すように、タイミングt1−t2において、発振回路２０を流れる電流I_LLCが０になった後に、時間Δt待つと、発振回路２０に印加される電圧方向を切り替え、それによって、スイッチ素子Q1〜Q4の動作周波数fsを変更しない場合にDC/DC変換装置の利得を下げて軽負荷の場合を対応することができる。

しかし、上述の方法では、発振回路２０に接続される変圧器３の一次側Tr1の寄生インダクタンスLmが大きくて寄生インダクタンスを流れる電流ILmを無視することができない場合を考慮していない。

具体的に、図１３はインダクタLrを流れる電流ILrと寄生インダクタンスLmを流れる電流ILmとの間の関係を示しており、図１４は図１３の電流ILr及び電流ILmに基づいて得られた出力電流Ioutを示している。図１３において、実線は発振回路２０を流れる電流ILrを表示し、負荷が小さいほど、該電流ILrが小さくなり、点線は寄生インダクタンスLmを流れる電流ILmを表示し、電流ILmは負荷の大きさに応じて変化しない。かつ、図１３に示すように、電流ILrは矢印Aの方向に沿って電流ILmに近づいて、最後に重なるようになる。これに対応して、図１４に示すように、ILr≠ILmのときに、出力電流Iout≠0となり、ILr＝ILmのときに、出力電流Iout＝0となる。

この場合は、ILr＝ILmのときに発振回路２０に印加される電圧の方向を直ちに切り換えない、すなわち、図１１に示すようにさらに時間Δt待つと、図１３に示すように、出力電流Ioutが０となって、このときにエネルギーが変圧器３０の一次側Tr1から二次側Tr2に転送されないが、このときに発振回路２０において依然として電流ILm（ILr）が流れ、かつ該電流ILmはコンデンサCrに対して充電し続ける。従って、スイッチ素子Q2及びQ4をオンにした後に、自由振動を行うようにスイッチ素子Q2及びQ4をオンに保つことを、ILr＝ILmとなるときまで続ける、すなわち、さらに１つの待ち時間Δtを続けると、このときにエネルギーが変圧器３０の一次側Tr1から二次側Tr2に伝送されないが、電流ILmが依然として存在して一部のエネルギーがコンデンサCr中に蓄積される。かつ、変圧器３の一次側Tr1の寄生インダクタンスLmが大きくてILmを大きくさせるときに、この一部のエネルギーも大きくなる。この場合は、タイミングt2においてスイッチQ2、Q3をオンに、かつスイッチ素子Q1、Q4をオフに切り換えるときに、コンデンサCr中に蓄積されたこの一部のエネルギーは先に変圧器３０の一次側Tr1を経由して二次側Tr2に伝送される。その結果、総出力エネルギーEoutは大きくなる。しかし、待ち時間Δtを加えるので、まる1つの周期の時間Tが大きくなるが、出力パワーPout＝Eout/TはEoutとTの両者に関連するので、この場合に総出力パワーPoutが下がるかまたは上がるかを確定することができず、そのため、DC/DC変換装置１００の利得が下がるかまたは上がるかを確定することができない。

その結果、軽負荷のときに、本実施形態の目的は利得を下げることであるが、上述したようなエネルギー非連続出力の方法を利用することによって必ず利得を下げることを確保できない。

一方、LLCフルブリッジ回路を採用したDC/DC変換装置には、またスイッチング（MOSFETなど）損失の問題も存在する。スイッチング損失の問題に対して、本技術分野では一般的にソフトスイッチング技術を採用する。

ソフトスイッチング（Soft-Switching）はハードスイッチング(Hard-Switching)に相対して称するものである。一般的に、ターンオンとターンオフ過程の前後に共振を導入して、スイッチがターンオンされる前の電圧が先に０に下がり、スイッチがターンオフされる前の電流が先に０に下がるようにすることで、スイッチのターンオンとターンオフ過程中における電圧、電流の重なりを解消してそれらの変化率を下げ、それによって、スイッチング損失を大幅に減少させる、あるいは解消までする。同時に、共振過程はスイッチのターンオンとターンオフ過程中における電圧と電流の変化率を制限し、これによって、スイッチングノイズも著しく減少する。

その中、スイッチのターンオフ過程について、理想的なソフトターンオフ過程は、電流が先に０に下がり、そして、電圧がゆっくりとオフ状態値に上がり、このとき、スイッチのターンオフ損失は０に近い。デバイスが遮断される前の電流が既に０に降下するので、インダクタンス性ターンオフ問題を解決した。これは、よく言われるゼロ電流スイッチZCS（Zero Current Switch）である。また、スイッチのターンオン過程について、理想的なソフトターンオン過程は、電圧が先に０に下がり、そして、電流がゆっくりとオフ状態の値に上がり、このとき、スイッチのターンオン損失は０に近い。デバイス接合容量の電圧も０であるので、容量性ターンオン問題を解決した。これは、よく言われるゼロ電圧スイッチZCS（Zero Voltage Switch）である。

従来技術では、スイッチが導通されるときの損失を下げるためや、さらにはゼロ電流スイッチZCS及び／またはゼロ電圧スイッチZVSを実現するために、各スイッチ素子Q1〜Q4のオンとオフのシーケンスに対して適切な調整を行わなければならない。

本発明は、上記課題を解決するためになされたものであって、その第１の目的は、スイッチ素子のオンとオフを制御して新規共振回路を形成し、エネルギーを該新規共振回路において所定の時間に振動させてから、発振回路に印加される電圧の方向を切り替え、これによって、確実にエネルギーを非連続的に出力させることができ、DC/DC変換装置の利得を下げて軽負荷の場合を対応することができることにある。

本発明の第２の目的は、該新規共振回路においてエネルギーが振動する所定時間を制御することで、新規共振回路における一部のエネルギーを、次に導通されるスイッチ上の寄生容量に対して充電させることができ、従って、該スイッチが導通されるときのスイッチング損失を下げ、さらにはゼロ電圧スイッチZVSを実現することができることにある。

本発明の第１の方面に係るDC/DC変換装置は、直流電源電圧を出力する直流電圧源と、前記直流電圧源と電気的に接続される発振回路と、複数のスイッチ素子と、複数のスイッチ素子のオンとオフを切り替えることで、前記直流電圧源と前記発振回路の電気的接続を導通または遮断することができ、かつ、前記発振回路に印加される電圧の方向を第１の方向と第２の方向との間で切り換えさせることができるスイッチ制御部と、前記発振回路に生じた電流を出力して直流電流に変換する変換部とを備え、前記発振回路においてインダクタが設置されており、前記変換部において変圧器が設置されており、かつ、前記変圧器の一次側と前記発振回路とが直列に接続され、前記スイッチ制御部は、前記発振回路に印加される電圧の方向を前記第１の方向から前記第２の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、かつ前記複数のスイッチ素子のうち一部のスイッチ素子と前記発振回路とから第１の共振回路を形成し、前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側上の励磁電流に等しいときに、前記第１の共振回路における少なくとも１つのスイッチ素子をオフにし、このようにして第２の共振回路を形成し、前記第２の共振回路における電流振動が第１の期間を経過した後に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第２の方向に切り替えさせる。

本発明の第２の方面に係るDC/DC変換装置において、前記第２の共振回路の共振周波数をF2とし、前記第１の期間をT1とすると、下記の数式が満たされる場合において、T1=M/F2、ただし、Mは１以上の整数である。

本発明の第３の方面に係るDC/DC変換装置において、前記第２の共振回路の共振周波数をF2とし、前記第１の期間をT1とすると、下記の数式が満たされる場合において、N/F2≦T1≦(N+1/4) /F2または(N+3/4)/F2≦T1≦(N+1)/F2、ただし、Nは０以上の整数である。

本発明の第４の方面に係るDC/DC変換装置において、前記変圧器の一次側上には、前記変圧器の一次側における励磁電流ILmを検出するための検出部が設置されており、前記第２の共振回路において、N/F2≦T1≦(N+1/4)/F2または(N+3/4)/F2≦T1≦(N+1)/F2の期間内に、検出された前記励磁電流ILmが０よりも大きくて第１の閾値よりも小さい時間を前記第１の期間T1とする。

本発明の第５の方面に係るDC/DC変換装置において、前記第１の閾値は、前記発振回路に印加される電圧の方向を前記第２の方向に切り換えるときにオンにされるスイッチ素子の導通電圧を０にさせるための電流値である。

本発明の第６の方面に係るDC/DC変換装置において、前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しくなった後に、前記第１の共振回路が変わらないまま、さらに第３の期間を経過した後に、前記第２の共振回路が形成される。

本発明によると、スイッチ素子のオンとオフを制御して新規共振回路を形成し、エネルギーを該新規共振回路において所定の時間に振動させてから、発振回路に印加される電圧の方向を切り替え、これによって、確実にエネルギーを非連続的に出力させることができ、DC/DC変換装置の利得を下げて軽負荷の場合を対応することができる。

さらに、本発明によると、該新規共振回路においてエネルギーが振動する所定時間を制御することで、新規共振回路内の一部のエネルギーを、次に導通されるスイッチ上の寄生容量に対して充電させることができ、従って、該スイッチが導通されるときのスイッチング損失を下げ、さらにはゼロ電圧スイッチZVSを実現することができることにある。

図１は、本発明の第１の実施形態に係るDC/DC変換装置の回路構成を示すブロック図である。 図２は、図１における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、インダクタLrを流れる電流ILrと、発振回路2の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図２−１は第１の制御方法を示している。 図２は、図１における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、インダクタLrを流れる電流ILrと、発振回路2の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図２−２は第２の制御方法を示している。 図２は、図１における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、インダクタLrを流れる電流ILrと、発振回路2の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。その中、図２−３は第３の制御方法を示している。 図３は、従来技術における電流ILr及びILmの曲線図と第１の実施形態における電流ILr及びILmの曲線図との比較図を示す。その中、図３（Ａ）は従来技術における電流ILr及びILmの曲線図であり、図３（Ｂ）は第１の実施形態における電流ILr及びILmの曲線図であり、かつ実線は電流ILrを表示し、点線は電流ILmを表示する。 図４は、本発明の第２の実施形態に係るDC/DC変換装置の回路構成を示すブロック図である。 図５は、図３（Ｂ）に示す第２の共振回路LLC2の１つの共振周期t2−t3及び第３の共振回路LLC3の１つの共振周期t5−t6内における電流ILrと電流ILmの間の関係の一部説明図である。その中、実線は電流ILrを表示し、点線は電流ILmを表示する。 図６は、図３（Ｂ）に示す第２の共振回路LLC2の１つの共振周期t2−t3及び第３の共振回路LLC3の１つの共振周期t5−t6内における電流ILrと電流ILmの間の関係の一部説明図である。その中、実線は電流ILrを表示し、点線は電流Ilmの一部説明図を表示する。 図７は、図６に対応するスイッチ素子Q1〜Q4のオンオフのシーケンス図である。 図８は、第４の実施形態のDC/DC変換装置１０の回路構成図である。 図９は、第４の実施形態のDC/DC変換装置１０にける電流ILr及びILmの曲線図である。 図１０は、従来技術におけるLLCフルブリッジ回路を採用したDC/DC変換装置１００の回路構成を示すブロック図である。 図１１は、従来技術における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、発振回路２０を流れる電流I_LLCと、発振回路２０の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。 図１２は、スイッチ素子Q1〜Q4のスイッチング周波数fsとDC/DC変換装置１００の利得Gとの間の関係を示す。 図１３は、インダクタLrを流れる電流ILrと寄生インダクタンスLmを流れる電流ILmとの間の関係を示す図である。 図１４は、図１３の電流ILr及び電流ILmに基づいて得られた出力電流Ioutを示す図である。

第１の実施形態
（DC/DC変換装置の構成）
以下、図１を参照して本発明の第１の実施形態に係るDC/DC変換装置を説明する。

図１は、本発明の第１の実施形態に係るDC/DC変換装置の回路構成を示すブロック図である。図１に示すように、DC/DC変換装置１０は、直流電源電圧Vinを出力する直流電圧源V1と、直流電圧源V1と電気的に接続される発振回路２と、複数のスイッチ素子Q1〜Q4と、複数のスイッチ素子Q1〜Q4のオンとオフを切り替えることで、直流電圧源V1と発振回路２との電気的接続を導通または遮断することができ、かつ、発振回路２に印加される電圧の方向を第１の方向と第２の方向との間で切り換えさせることができるスイッチ制御部６と、発振回路２に生じた電流を出力して直流電流に変換する変換部４とを備える。

具体的に、直流電圧源V1の正極側はスイッチ素子Q1及びスイッチ素子Q3のドレイン側に接続され、直流電圧源V1の負極側はスイッチ素子Q2及びスイッチ素子Q4のソース側に接続される。本発明において、直流電圧源V1は、安定な直流電源電圧Vinを提供することができる電子装置であり、例えば、乾電池、蓄電池、直流発電機などを採用することができる。

変圧部４において、変圧器３、整流ダイオードD1、D2、及び出力コンデンサCoが設置されている。変圧器には、一次側Tr1及び二次側Tr2が含まれ、その中、一次側Tr1はコイルn1を有し、二次側Tr2はコイルn2及びコイルn3を有し、かつ、前記変圧器３の一次側に寄生インダクタンスLmが存在する。整流ダイオードD1の陽極は二次側Tr2のコイルn2の一方の端子に接続され、整流ダイオードD1の陰極は出力容量Coを経由して二次側Tr2のコイルn2の他方の端子に接続される。また、整流ダイオードD2の陽極は二次側Tr2のコイルn3の一方の端子に接続され、かつ整流ダイオードD2の陰極は整流ダイオードD1の陰極に接続される。

発振回路２において、インダクタLr及びコンデンサCrが設置されており、かつ、高電位側端子Vc+及び低電位側端子Vc-が設置されている。かつ、上述の変圧器３の一次側Tr1は発振回路２と直列に接続される。高電位側端子Vc+は、スイッチ素子Q1とスイッチ素子Q2の接続点に接続され、かつ低電位側端子Vc-は、スイッチ素子Q3とスイッチ素子Q4の接続点に接続される。かつ、インダクタLrとコンデンサCrは、変圧器３の一次側Tr1を経由して、高電位側端子Vc+と低電位側端子Vc-の間に直列に接続される。

複数のスイッチ素子Q1〜Q4の接続関係は、図１に示される。スイッチ素子Q1は直流電圧源V1の正極側と発振回路２の高電位側Vc+との間に設置され、スイッチ素子Q3は直流電圧源V1の正極側と発振回路２の低電位側Vc-との間に設置され、スイッチ素子Q2は直流電圧源V1の負極側と発振回路２の高電位側Vc+との間に設置され、及び、スイッチ素子Q4は直流電圧源V1の負極側と発振回路２の低電位側Vc-との間に設置される。

また、上述の複数のスイッチ素子Q1〜Q4は、アナログ回路とディジタル回路に広く用いられる電界効果トランジスタ（field-effect transistor）を採用することができ、例えば、金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）とする。ただし、MOSFETはその動作キャリアの極性によって、「N型」と「P型」の２つのタイプに分けられ、一般的にNMOSFETとPMSFETとも呼ばれる。本発明では、複数のスイッチ素子Q1〜Q4について具体的に制限せず、「N型」のMOSFEFを採用してもよく、「P型」のMOSFEFを採用してもよく、本技術分野における他のタイプのスイッチ素子を採用こともできることは言うまでもない。

変圧器３の一次側Tr1の寄生インダクタンスLmに生じた励磁電流をILmとし、かつインダクタLrに生じた電流をILrとする場合に、スイッチ制御部６はILmとILrの間の関係に基づいて複数のスイッチ素子Q1〜Q4のオンとオフを切り替える。具体的に、スイッチ制御部６の制御を利用してスイッチ素子Q1及びスイッチ素子Q4をオンに、かつスイッチ素子Q2及びスイッチ素子Q3をオフにするときに、発振回路２の両端に印加される電圧Vc_＋−は、直流電源電圧Vinと同方向であり、すなわち、正方向の電圧が印加される。スイッチ制御部６の制御を利用してスイッチ素子Q2及びスイッチ素子Q3をオンに、かつスイッチ素子Q1及びスイッチ素子Q4をオフにするときに、発振回路２の両端に印加される電圧Vc_＋−は、直流電源電圧Vinと逆方向であり、すなわち、負方向の電圧が印加される。また、スイッチ素子Q1とスイッチ素子Q3の両方がオフにされるとき、または、スイッチ素子Q2とスイッチ素子Q4の両方がオフにされるときに、発振回路２は直流電圧源V1に接続されない、すなわち、発振回路２の両端に電圧が印加されない。

（DC/DC変換装置の制御方法）
図２は、図１における各スイッチ素子Q1〜Q4のオン／オフのタイミングと、インダクタLrを流れる電流ILrと、発振回路2の高電位側端子Vc+と低電位端子Vc-の間の電圧との関係図である。図２−１はスイッチ制御部６の第１の制御方法の関係図を示しており、図２−２はスイッチ制御部６の第２の制御方法の関係図を示しており、図２−３はスイッチ制御部６の第３の制御方法の関係図を示している。その中、実線はインダクタLrを流れる電流ILrを表示し、点線は変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmを表示する。

まず、図２−１に基づいてスイッチ制御部６の第１の制御方法を説明する。図２−１に示すように、t0−t5期間は１つの周期である。

タイミングt0において、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、かつ、発振回路２に印加される電圧Vc_＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrは正値になってかつ徐々に大きくなる。かつ、変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmは正値になってかつ徐々に大きくなる。

タイミングt1において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は一瞬で０になるが、インダクタLrを流れる電流ILrは正値のままである。このとき、スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1から第１の共振回路LLC1を形成し、かつ、上述の電流ILrを該第１の共振回路LLC1において自由振動させ、同時にコンデンサCrに対して充電し、かつインダクタLrは、インダクタLrを流れる電流ILrが変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmに等しくなるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。

タイミングt2において、インダクタLrを流れる電流ILrは寄生インダクタンスLmにける励磁電流ILmに等しくなり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1〜Q4を同時にオフし、このようにして、発振回路２と直流電圧源V1の電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は０であり続け、かつインダクタLrを流れる電流ILr、すなわち寄生インダクタンスLmにおける励磁電流ILmは正値のままである。このとき、スイッチ素子Q2及びスイッチ素子Q4の両端にそれぞれ寄生容量Cm2及びCm4が存在するので、寄生容量Cm2、寄生容量Cm4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第２の共振回路LLC2を形成し、上述の電流ILr、すなわち、電流ILmは該第２の共振回路LLC2において自由振動する。

タイミングt3において、上述の電流ILr、すなわち、電流ILmが該第２の共振回路LLC2においてまる1つの共振周期に自由振動した。このとき、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc_＋−は一瞬で負値になる。このとき、発振回路２に負方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrはILr＝ILmという電流値から負方向に減少し、すなわち、負値になる。

上述したように、第２の共振回路LLC2の共振周波数をF2と仮定すると、t2−t3期間の時間長さは１/F2、すなわち、まる１つの共振周期となる。t2−t3期間において、インダクタLrを流れる電流ILrが寄生インダクタンスLmにおける励磁電流ILmに等しく、すなわち、ILr＝ILmとなるので、変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されず、かつ、ILr、すなわちILmはコンデンサCrに対して充電を行うが、t2−t3期間の時間長さが1/F2であるので、t2−t3期間内にコンデンサCrに対して正方向の充電と逆方向の充電はちょうど相殺し、従って、タイミングt3においてコンデンサCr中のエネルギーが０となり、結果として、t2−t3期間内において変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないだけではなく、タイミングt3においても変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないようになり、すなわち、エネルギーの非連続出力が確実に実現される。

タイミングt4において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は一瞬で０になるが、インダクタLrを流れる電流ILrは負値のままである。このとき、再度スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1から上述の第１の共振回路LLC1を形成し、かつ、上述の電流ILrを該第１の共振回路LLC1において自由振動させ、同時にコンデンサCrに対して充電し、かつインダクタLrは、インダクタLrを流れる電流ILrが変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmに等しくなるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。

タイミングt5において、インダクタLrを流れる電流ILrは寄生インダクタンスLmにおける励磁電流ILmに等しくなり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、かつ、発振回路２に印加される電圧Vc_＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrはILr＝ILmという電流値から正方向に増加し、すなわち、正値になる。

次に、図２−２に基づいてスイッチ制御部６の第２の制御方法を説明する。図２−２に示すように、t0−t5期間は１つの周期である。

タイミングt0において、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、かつ、発振回路２に印加される電圧Vc_＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrは正値になってかつ徐々に大きくなる。かつ、変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmは正値になってかつ徐々に大きくなる。

タイミングt1において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は一瞬で０になるが、インダクタLrを流れる電流ILrは正値のままである。このとき、スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1から第１の共振回路LLC1を形成し、かつ、前記電流ILrを該第１の共振回路LLC1において自由振動させ、同時にコンデンサCrに対して充電し、かつインダクタLrは、インダクタLrを流れる電流ILrが変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmに等しくなるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。

タイミングt2において、インダクタLrを流れる電流ILrは寄生インダクタンスLmにおける励磁電流ILmに等しくなり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、かつ、発振回路２に印加される電圧Vc_＋−は一瞬で負値になる。このとき、発振回路２に負方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrはILr＝ILmという電流値から負方向に減少し、すなわち、負値になる。

タイミングt3において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は一瞬で０になるが、インダクタLrを流れる電流ILrは負値のままである。このとき、再度スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1から上述の第１の共振回路LLC1を形成し、かつ、上述の電流ILrを該第１の共振回路LLC1において自由振動させ、同時にコンデンサCrに対して充電し、かつインダクタLrは、インダクタLrを流れる電流ILrが変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmに等しくなるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。

タイミングt4において、インダクタLrを流れる電流ILrは寄生インダクタンスLmにおける励磁電流ILmに等しくなり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1〜Q4を同時にオフし、このようにして、発振回路２と直流電圧源V1の電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は０であり続け、かつインダクタLrを流れる電流ILr、すなわち寄生インダクタンスLmにおける励磁電流ILmは負値のままである。このとき、スイッチ素子Q2及びスイッチ素子Q4の両端にそれぞれ寄生容量Cm2及びCm4が存在するので、寄生容量Cm2、寄生容量Cm4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第３の共振回路LLC3を形成し、上述の電流ILr、すなわち、電流ILmは該第３の共振回路LLC3において自由振動する。

タイミングt5において、上述の電流ILr、すなわち、電流ILmが該第３の共振回路LLC3においてまる1つの共振周期に自由振動した。このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、かつ、発振回路２に印加される電圧Vc_＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrはILr＝ILmという電流値から正方向に増加し、すなわち、正値になる。

上述したように、第３の共振回路LLC3の共振周波数をF3と仮定すると、t4−t5期間の時間長さは1/F3、すなわち、まる１つの共振周期となる。t4−t5期間において、インダクタLrを流れる電流ILrが寄生インダクタンスLmにおける励磁電流ILmに等しく、すなわち、ILr＝ILmとなるので、変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されず、かつ、ILr、すなわちILmはコンデンサCrに対して充電を行うが、t4−t5の時間長さが1/F3であるので、t4−t5期間内にコンデンサCrに対して逆方向の充電と正方向の充電はちょうど相殺し、従って、タイミングt5においてコンデンサCrのエネルギーが０となり、結果として、t4−t5期間内において変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないだけではなく、タイミングt5においても変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないようになり、すなわち、エネルギーの非連続出力が確実に実現される。

最後に、図２−３に基づいてスイッチ制御部６の第３の制御方法を説明する。図２−３に示すように、t0−t6期間は１つの周期である。

タイミングt0において、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、かつ、発振回路２に印加される電圧Vc_＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrは正値になってかつ徐々に大きくなる。かつ、変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmは正値になってかつ徐々に大きくなる。

タイミングt1において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は一瞬で０になるが、インダクタLrを流れる電流ILrは正値のままである。このとき、スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1から第１の共振回路LLC1を形成し、かつ、前記電流ILrを該第１の共振回路LLC1において自由振動させ、同時にコンデンサCrに対して充電し、かつインダクタLrは、インダクタLrを流れる電流ILrが変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmに等しくなるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。

タイミングt2において、インダクタLrを流れる電流ILrは寄生インダクタンスLmにおける励磁電流ILmに等しくなり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1〜Q4を同時にオフし、このようにして、発振回路２と直流電圧源V1の電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は０であり続け、かつインダクタLrを流れる電流ILr、すなわち寄生インダクタンスLmにおける励磁電流ILmは正値のままである。このとき、スイッチ素子Q2及びスイッチ素子Q4の両端にそれぞれ寄生容量Cm2及びCm4が存在するので、寄生容量Cm2、寄生容量Cm4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第２の共振回路LLC2を形成し、上述の電流ILr、すなわち、電流ILmは該第２の共振回路LLC2において自由振動する。

タイミングt3において、上述の電流ILr、すなわち、電流ILmが該第２の共振回路LLC2においてまる1つの共振周期に自由振動した。このとき、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q3を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q4を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、発振回路２に印加される電圧Vc_＋−は一瞬で負値になる。このとき、発振回路２に負方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrはILr＝ILmという電流値から負方向に減少し、すなわち、負値になる。

上述したように、第２の共振回路LLC2の共振周波数をF2と仮定すると、t2−t3期間の時間長さは１/F2、すなわち、まる１つの共振周期となる。t2−t3期間において、インダクタLrを流れる電流ILrが寄生インダクタンスLmにおける励磁電流ILmに等しく、すなわち、ILr＝ILmとなるので、変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されず、かつ、ILr、すなわちILmはコンデンサCrに対して充電を行うが、t2−t3の時間長さが1/F2であるので、t2−t3期間内にコンデンサCrに対して正方向の充電と逆方向の充電はちょうど相殺し、従って、タイミングt3においてコンデンサCrのエネルギーが０となり、結果として、t2−t3期間内において変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないだけではなく、タイミングt3においても変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないようになり、すなわち、エネルギーの非連続出力が確実に実現される。

タイミングt4において、スイッチ制御部６の制御を利用してスイッチ素子Q2とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q1とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は一瞬で０になるが、インダクタLrを流れる電流ILrは負値のままである。このとき、再度スイッチ素子Q2とスイッチ素子Q4、インダクタLr、コンデンサCr及び変圧器３の一次側Tr1から上述の第１の共振回路LLC1を形成し、かつ、上述の電流ILrを該第１の共振回路LLC1において自由振動させ、同時にコンデンサCrに対して充電し、かつインダクタLrは、インダクタLrを流れる電流ILrが変圧器３の一次側Tr1の寄生インダクタンスLmにおける励磁電流ILmに等しくなるまでに変圧器３の一次側Tr1にエネルギーを伝送し、これによって、エネルギーが変圧器３の一次側Tr1から二次側Tr2に伝送される。

タイミングt5において、インダクタLrを流れる電流ILrは寄生インダクタンスLmにおける励磁電流ILmに等しくなり、このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1〜Q4を同時にオフし、このようにして、発振回路２と直流電圧源V1の電気的接続が遮断されるので、発振回路２に印加される電圧Vc_＋−は０であり続け、かつインダクタLrを流れる電流ILr、すなわち寄生インダクタンスLmにおける励磁電流ILmは負値のままである。このとき、スイッチ素子Q2及びスイッチ素子Q4の両端にそれぞれ寄生容量Cm2及びCm4が存在するので、寄生容量Cm2、寄生容量Cm4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第３の共振回路LLC3を形成し、上述の電流ILr、すなわち、電流ILmは該第３の共振回路LLC3において自由振動する。

タイミングt6において、上述の電流ILr、すなわち、電流ILmが該第３の共振回路LLC3においてまる1つの共振周期に自由振動した。このとき、スイッチ制御部６の制御を利用してスイッチ素子Q1とスイッチ素子Q4を同時にオンにし、かつ、スイッチ素子Q2とスイッチ素子Q3を同時にオフにし、このようにして、発振回路２は直流電圧源V1との電気的接続が導通され、かつ、発振回路２に印加される電圧Vc_＋−は一瞬で正値になる。このとき、発振回路２に正方向の電圧Vc_＋−が印加されるので、インダクタLrを流れる電流ILrはILr＝ILmという電流値から正方向に増加し、すなわち、正値になる。

上述したように、第３の共振回路LLC3の共振周波数をF3と仮定すると、t5−t6期間の時間長さは1/F3、すなわち、まる１つの共振周期となる。t5−t6期間において、インダクタLrを流れる電流ILrが寄生インダクタンスLmにおける励磁電流ILmに等しく、すなわち、ILr＝ILmとなるので、変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されず、かつ、ILr、すなわちILmはコンデンサCrに対して充電を行うが、t5−t6の時間長さが1/F3であるので、t5−t6期間内にコンデンサCrに対して逆方向の充電と正方向の充電はちょうど相殺し、従って、タイミングt6においてコンデンサCrのエネルギーが０となり、結果として、t5−t6期間内において変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないだけではなく、タイミングt6においても変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないようになり、すなわち、エネルギーの非連続出力が確実に実現される。

また、各スイッチ素子Q1〜Q4については、実際にデッドゾーンが存在するので、全く同時にオンまたはオフにすることができず、すなわち、オフもオンも時間差があることが、当業者にとって自明である。本発明の説明においてデッドゾーンを述べておらず、スイッチ素子Q1〜Q4が同時にオンまたはオフにされる場合について述べるが、「デッドゾーン」という概念が存在しないというわけではない。

さらに、図２−１及び図２−３のt2−t3期間において第２の共振回路を形成し、図２−２のt4−t5期間及び図２−３のt5−t6期間において第３の共振回路を形成し、このとき、Vc_+-は厳密に言えば、０ではなくて多少変動を有する。しかし、本願は簡単のため、添付の図面においてVc_+-が０として示されるが、実際に厳密な０ではないことは、当業者にとって自明である。

また、上述したように、図２−１及び図２−３のt2−t3期間において、インダクタLrを流れる電流ILr（すなわちILm）は第２の共振回路LLC2にまる１つの共振周期に振動した。かつ、図２-2のt4−t5期間及び図２−３のt5−t6期間において、インダクタLrを流れる電流ILr（すなわちILm）は第３の共振回路LLC2にまる１つの共振周期に振動した。しかし、発明はこれに限定されず、図２−１及び図２−３のt2−t3期間において、電流ILr（すなわちILm）は第２の共振回路LLC2に共振周期の整数倍に振動してもよい。類似に、図２−２のt4−t5期間及び図２−３のt5−t6期間において、インダクタLrを流れる電流ILr（すなわちILm）は第３の共振回路LLC3に共振周期の整数倍に振動してもよい。

要すると、本発明の第１の実施形態のDC/DC変換装置１０において、図２−１及び図２−３のt2−t3期間の時間長さを第１の期間T1とし、図２−２のt4−t5期間及び図２−３のt5−t6期間の時間長さを第２の期間T2とし、かつ第２の共振回路LLC2の共振周波数をＦ２とし、第３の共振回路LLC3の共振周波数をＦ３とすると、第１の期間T1は下記の数式１を満たし、第２の期間T2は下記の数式２を満たす。

数式１：
T1=M/F2、（M≧1、かつMは整数であり）、
数式2：
T2=M/F3、（M≧1、かつMは整数である）。

上述したように、第１の実施形態によるDC/DC変換装置１０は、図２−１、図２−２、図２−３に示すように、スイッチ素子Q2及びスイッチ素子Q4をオンにし、かつスイッチ素子Q1及びスイッチ素子Q3をオフにし、それによって、スイッチ素子Q2、スイッチ素子Q4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から上述の第１の共振回路LLC1が形成される。

かつ、図２−１及び図２−３のt2−t3期間において、ILr＝ILmのときにスイッチ制御部６を利用してスイッチ素子Q1〜Q4を同時にオフにし、これによって、スイッチ素子Q2の寄生容量Cm2、スイッチ素子Q4の寄生容量Cm4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第２の共振回路LLC2が形成される。しかし、スイッチ素子Q1、Q3、Q4のみをオフにしてスイッチ素子Q2をオンにし、これによって、スイッチ素子Q2、スイッチ素子Q4の寄生容量Cm4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第２の共振回路LLC2を形成してもよく、あるいは、スイッチ素子Q1、Q2、Q3のみをオフにしてスイッチ素子Q4をオンにし、これによって、スイッチ素子Q2の寄生容量Cm2、スイッチ素子Q4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第２の共振回路LLC2を形成してもよい。

同様に、図２−２のt4−t5期間及び図２−３のt5−t6期間において、ILr＝ILmのときにスイッチ制御部６を利用してスイッチ素子Q1〜Q4を同時にオフにし、これによって、スイッチ素子Q2の寄生容量Cm2、スイッチ素子Q4の寄生容量Cm4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第３の共振回路LLC3が形成される。しかし、スイッチ素子Q1、Q3、Q4のみをオフにしてスイッチ素子Q2をオンにし、これによって、スイッチ素子Q2、スイッチ素子Q4の寄生容量Cm4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第３の共振回路LLC3を形成してもよく、あるいは、スイッチ素子Q1、Q2、Q3のみをオフにしてスイッチ素子Q4をオンにし、これによって、スイッチ素子Q2の寄生容量Cm2、スイッチ素子Q4、コンデンサCr、インダクタLr、及び変圧器３の一次側Tr1から第３の共振回路LLC3を形成してもよい。

（第１の実施形態に係るDC/DC変換装置の効果）
図３は、図１２の従来技術における電流ILr及びILmの曲線図と図２−３の第１の実施形態における電流ILr及びILmの曲線図との比較図を示す。その中、図３（A）は従来技術における電流ILr及びILmの曲線図であり、図３（Ｂ）は本発明の第１の実施形態における電流ILr及びILmの曲線図であり、かつ実線は電流ILrを表示し、点線は電流ILmを表示する。以下、図３に基づいて第１の実施形態のDC/DC変換装置１０の効果を説明する。

図３（Ａ）に示すように、t2−t3期間においてILr＝ILmとなり、この時に出力電流Ioutが０であるので変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないが、該電流ILm（すなわちILr）はコンデンサCrに対して充電し続ける。従って、発振回路２に印加される電圧の方向を切り替えるときに、コンデンサCrに蓄積されたエネルギーが先に変圧器３の一次側Tr1を経由して二次側Tr2に伝送され、よって、エネルギー出力は非連続にならなくなってしまう。かつ、発振回路２０中のコンデンサCrの容量値が大きいので、共振周波数数式f=1/(2π×√LC)から分かるように、コンデンサCrの容量値が大きいときに、上述の第１の共振回路LLC1の共振周波数frが小さくて、周期Trの時間長さが長い。従って、図３（Ａ）に示すように、コンデンサCrの容量値が大きいので、ILr＝Ilmとなった後に、電流ILmが第１の共振回路LLC1において自由振動する周期Tr、すなわちt2−t6期間の時間長さが長くなっており、電流ILmが１つの周期Trを経過した後に発振回路２１に印加される電圧の方向を切り替えると、総出力周期は長すぎるようになって、そのため、DC/DC変換装置１００の利得は急に降下する。

これに対して、図３（Ｂ）に示すように、t2−t3期間においてILr＝ILmとなり、この時に１つの新規共振回路、すなわち第２の共振回路LLC2を形成し、このときの出力電流Ioutは０であり、よって、変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されない。かつ、t2−t3期間において、ILm（すなわちILr）がコンデンサCrに対して充電するが、t2−t3期間の時間長さが第２の共振回路LLC2のまる１つの共振周期であるので、コンデンサCrに対する正方向の充電と逆方向の充電はちょうど相殺し、従って、タイミングt3においてコンデンサCrのエネルギーが０となり、結果として、t2−t3期間内において変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないだけではなく、タイミングt3においても変圧器３の一次側Tr1から二次側Tr2にエネルギーが伝送されないようになり、その結果、エネルギーの非連続出力を確実に実現することができる。かつ、t2−t3期間内においてエネルギーが出力されないので、t2−t3期間の時間長さ、すなわち、第２の共振回路LLC2の共振周波数F2を適切に調整して総出力周期を変更することで、DC/DC変換装置１０の利得を調整することができる。

かつ、スイッチ素子Q2及びQ4の寄生容量Cm2及びCm4の容量値が小さいので、共振周波数数式f=1/(2π×√LC)から分かるように、寄生容量Cm2及びCm4の容量値が小さいときに、第２の共振回路LLC2の共振周波数F2が大きく、共振周期1/F2の時間長さが短い。従って、DC/DC変換装置１０の利得は、総出力周期が長すぎるようになることに起因して急に降下することがない。

同様に、図３（Ａ）及び図３（Ｂ）のt5−t6期間について、上記のような効果を実現することもできる。

要すると、本発明によるDC/DC変換装置は、スイッチ素子Q1〜Q4のオンとオフを制御して新規共振回路、すなわち第２の共振回路及び／又は第３の共振回路LLC3を形成し、それによって、エネルギーを該新規共振回路においてその共振周期の整数倍の時間に振動させてから、発振回路２に印加される電圧の方向を切り替え、よって、確実にエネルギーを非連続的に出力させ、DC/DC変換装置の利得を下げて軽負荷の場合を対応することができる。

また、DC/DC変換装置の利得に対する影響は、以下の２つの方面となる。
第１の方面は、インダクタLrのインダクタンスと変圧器３の一次側Tr1の寄生インダクタンスLmのインダクタンスとの比、すなわちLr/Lmが大きいと、発振回路２を流れる電流I_LLCのゼロ復帰時間が長いことを意味し、かつ、電流I_LLCのゼロ復帰時間が増加すると、単位周期の時間が増加することを意味し、そのため、各周期内の平均出力エネルギーが減少し、その結果、利得が下がる。

第２の方面は、インダクタLrのインダクタンスとコンデンサCrの容量との比、すなわちLr/Crが大きいと、電流I_LLCのゼロ復帰時間内においてコンデンサCrに対して行う充電の時間が増加することを意味し、かつ、コンデンサCrの電圧が増加ことは、発振回路２に印加される電圧の方向を切り替えるときに電流I_LLCの上がり勾配が増加することを意味し、そのため、変圧器３の一次側Tr1上に入力されるエネルギーが増加し、その結果、利得が上がる。

上述したように、本発明の第１の実施形態のDC/DC変換装置によると、スイッチ素子の動作周波数が変わらない場合に、利得の変化状況は、「電流I_LLCのゼロ復帰時間」と「コンデンサCrの充電電圧」の２つ方面が同時に利得に与える影響次第である。

また、本技術分野において、負荷が大きいと、電流I_LLCのゼロ復帰時間が増加し、これは、より多いエネルギーがゼロ復帰タイミングにおいて流出されることを意味し、その結果、利得が下がる。逆に、負荷がより小さいと、コンデンサCrの充電電圧の影響がより大きくなり、その結果、利得が上がる。

従って、本発明の第１の実施形態では、負荷の大きさに応じて、「Lr/Lm」と「Lr/Cr」の２つのパラメータに対して合理的にな設置を行うことで、「電流I_LLCのゼロ復帰時間」と「コンデンサCrの充電電圧」の２つ方面が利得に与える影響を調整することができ、従って、負荷の大きさに応じて利得の大きさを合理的に調整することができ、すなわち、利得を上げるまたは下げることができる。

第２の実施形態
第１の実施形態及び第２の実施形態によると、スイッチ素子Q1、Q3がオフとなり、かつスイッチ素子Q2、Q4がオンとなる場合は、ILr＝ILmとなると直ちに第１の共振回路LLC1から第２の共振回路LLC2に切り替え、さらに第１のT1を経過した後に、スイッチ素子Q2、Q3をオン、かつスイッチ素子Q1、Q4をオフに切り替える。このとき、スイッチ素子Q3はオフからオンに切り替えられる。一方、スイッチ素子Q1、Q3がオフとなり、かつスイッチ素子Q2、Q4がオンとなる場合は、ILr＝ILmとなると直ちに第１の共振回路LLC1から第３の共振回路LLC3に切り替え、さらに第３の期間T3を経過した後に、スイッチ素子Q1、Q4をオン、かつスイッチ素子Q2、Q3をオフに切り替える。このとき、スイッチ素子Q1はオフからオンに切り替えられる。しかし、第１の実施形態において、上述の場合にスイッチ素子Q3及びQ1をオフにするときのスイッチング損失を考慮していない。

図４は、本発明の第２の実施形態に係るDC/DC変換装置１０の回路構成を示す。図４と図１の相違点は、図４においてスイッチ素子Q1及びスイッチ素子Q3上それぞれの寄生容量Cm1及びCm3を考慮したことにある。

図５は、図３（Ｂ）に示す第２の共振回路LLC2の１つの共振周期t2−t3及び第３の共振回路LLC3の１つの共振周期t5−t6内における電流ILrと電流ILmの間の関係の一部説明図である。その中、実線は電流ILrを表示し、点線は電流ILmを表示する。

要すると、本発明の第２の実施形態のDC/DC変換装置１０において、図５及び図２−３のt2−t3期間の時間長さを第１の期間T1とし、図５及び図２−３のt5−t6期間の時間長さを第２の期間T2とし、かつ第２の共振回路LLC2の共振周波数をＦ２とし、第３の共振回路LLC3の共振周波数をＦ３とすると、第１の期間T1は下記の数式３を満たし、第２の期間T2は下記の数式４を満たす。

数式3：
N/F2≦T1≦(N+1/4) /F2または(N+3/4)/F2≦T1≦(N+1)/F2、(N≧0、かつNは整数であり)、
数式4：
N/F3≦T2≦(N+1/4) /F3または(N+3/4)/F3≦T2≦(N+1)/F3、(N≧0、かつNは整数である)。

類似に、上述の数式３は、第１の実施形態における図２−１のt2−t3期間、すなわち第１の期間T1にも適用することができ、上述の数式４は、第２の実施形態における図２−２のt4−t5期間、すなわち第２の期間T2にも適用することができる。

従って、本発明の第２の実施形態によると、スイッチ制御部６の制御を利用して、第２の共振回路LLC2及び／または第３の共振回路LLC3が終了するときの電流ILrの電流方向と次にオンにされるスイッチ素子Q3及び／またはスイッチ素子Q1の導通電圧を小さくする電流の方向とが同じなるようにすし、このようにして、スイッチ素子Q3及び／またはスイッチ素子Q1のスイッチング損失を下げることができる。

よりさらに、スイッチ素子Q3及び／またはスイッチ素子Q1にゼロ電圧スイッチZVSを実現させるために、図４に示すように、変圧器３の一次側Tr1上には、変圧器３の一次側Tr1における励磁電流ILmを検出するための検出部５が設置されており、第２の共振回路を導通するときに、N/F2≦T1≦(N+1/4) /F2または(N+3/4)/F2≦T1≦(N+1)/F2の期間内に、検出された励磁電流ILmが０よりも大きくて第１の閾値よりも小さい時間を前記第１の期間T1とする。一方、第３の共振回路を導通するときに、N/F3≦T2≦(N+1/4) /F3または(N+3/4)/F3≦T2≦(N+1)/F3の期間内に、検出された励磁電流ILmが第２の閾値に等しい時間を第２の期間T2とする。その中、上述の第1の閾値は、発振回路２に印加される電圧の方向を負方向に切り替えるとき、すなわち、スイッチ素子Q2、Q3をオンにしてかつスイッチ素子Q1、Q4をオフにするときのオンにされるスイッチ素子Q3の導通電圧を０にさせる電流値であり、上述の第２の閾値は、発振回路２に印加される電圧の方向を正方向に切り替えるとき、すなわち、スイッチ素子Q2、Q3をオフにしてかつスイッチ素子Q1、Q4をオンにするときのオンにされるスイッチ素子Q1の導通電圧を０にさせる電流値である。

従って、本発明の第２の実施形態によると、スイッチ素子Q3及び／またはスイッチ素子Q1のスイッチング損失を下げることができるだけではなく、スイッチ素子Q3及び／またはスイッチ素子Q1にゼロ電圧スイッチZVSを実現させることさえできる。

第３の実施形態
第１の実施形態及び第２の実施形態によると、スイッチ素子Q1、Q3がオフとなり、かつスイッチ素子Q2、Q4がオンとなる場合は、ILr＝ILmとなると直ちに第１の共振回路LLC1から第２の共振回路LLC2に切り替え、さらに第１の期間T1を経過した後に、スイッチ素子Q2、Q3をオン、かつスイッチ素子Q1、Q4をオフに切り替える。このとき、スイッチ素子Q3はオフからオンに切り替えられる。一方、スイッチ素子Q1、Q3がオフとなり、かつスイッチ素子Q2、Q4がオンとなる場合は、ILr＝ILmとなると直ちに第１の共振回路LLC1から第３の共振回路LLC3に切り替え、さらに第２の期間T2を経過した後に、スイッチ素子Q1、Q4をオン、かつスイッチ素子Q2、Q3をオフに切り替える。つまり、第１の実施形態及び第２の実施形態のDC/DC変換装置１０において、ILr＝ILmとなると直ちに第１の共振回路LLC1から第２の共振回路LLC2または第３の共振回路LLC3に切り替える。

図６は、図３（Ｂ）に示す第２の共振回路LLC2の１つの共振周期t2−t3及び第３の共振回路LLC3の１つの共振周期t5−t6内における電流ILrと電流ILmの間の関係の一部説明図である。その中、実線は電流ILrを表示し、点線は電流ILmの一部説明図を表示する。図６は、図６に対応するスイッチ素子Q1〜Q4のオンオフのシーケンス図である。

図６に示すように、t2−t3期間においてタイミングt2’が加えられ、かつt2-t2’期間の時間長さはT3であり、期間t2’-t3の時間長さはT1であり、つまり、t2−t3期間内に第３の期間T3が挿入される。かつ、上述の第３の期間T3内において、インダクタLrを流れる電流ILrが変圧器３の一次側Tr1の励磁電流ILmに等しく、すなわちILr=ILmとなるように保つ。従って、図７に示すように、タイミングt2において、スイッチ素子Q2及びQ4をオン、かつスイッチ素子Q1及びQ3をオフにし続け、すなわち、第１の共振回路LLC1を導通し続け、そして第３の期間T3を経過した後に、さらにスイッチ素子Q1Q3及びスイッチ素子Q2Q4のうち少なくとも１つをオフにして第２の共振回路LLC2が形成される。

同様に、図６に示すように、t2−t3期間においてタイミングt5’が加えられ、かつt5-t5’期間の時間長さはT4であり、期間t5’-t6の時間長さはT2であり、つまり、t5−t6期間内に第４の期間T4が挿入される。かつ、上述の第４の期間T4内において、インダクタLrを流れる電流ILrが変圧器３の一次側Tr1の励磁電流ILmに等しく、すなわちILr=ILmとなるように保つ。従って、図７に示すように、タイミングt5において、スイッチ素子Q2及びQ4をオン、かつスイッチ素子Q1及びQ3をオフにし続け、すなわち、第１の共振回路LLC1を導通し続け、そして第４の期間T4を経過した後に、さらにスイッチ素子Q1Q3及びスイッチ素子Q2Q4のうち少なくとも１つをオフにして第３の共振回路LLC3が形成される。

要すると、本発明の第３の実施形態のDC/DC変換装置１０において、図６のt2−ｔ2’期間の時間長さを第３の期間T3とし、図６のt5−ｔ5’期間の時間長さを第４の期間T4とし、かつ第１の共振回路LLC1の共振周波数をＦ１とすると、第３の期間T3及び第４の期間T4はそれぞれ下記の数式５及び数式６を満たす。

数式5：
0≦T3<1/F1 、
数式6：
0≦T4<1/F1 。

第３の実施形態によるDC/DC変換装置は、ILr＝ILmのときに電流ILm（すなわちILr）を第１の共振回路LLC1において第３の期間T3及び／または第４の期間T4に振動し続けさせるので、第３の期間T3及び／または第４の期間T4の時間長さに基づいてDC/DC変換装置１０の総出力エネルギーを調整することができ、よって、DC/DC変換装置１０の利得は連続的に変化することができる。

第４の実施形態
図８は、第４の実施形態のDC/DC変換装置１０の回路構成図である。第１乃至第３の実施形態のDC/DC変換装置と異なって第４の実施形態のDC/DC変換装置は、スイッチ素子Q1及びQ3の両端にそれぞれ無視できない寄生ダイオードDm1及びDm3が存在する。しかし、第１乃至第３の実施形態のDC/DC変換装置において、無視できない寄生ダイオードDm1及びDm3が存在する場合に、変圧器３の一次側Tr1における励磁電流ILmが大きいまたはスイッチ素子Q2、Q4の寄生容量Cm2、Cm4が小さい場合を考慮していない。

図９は、第４の実施形態のDC/DC変換装置１０にける電流ILr及びILmの曲線図である。図８に示すように、ILmが大きすぎるまたはスイッチ素子Q2、Q4の寄生容量Cm2、Cm4が小さいときに、寄生インダクタンスLmのエネルギーが寄生容量Cm2、Cm4に提供され続けることは、寄生容量Cm2、Cm4の電圧を電源電圧Vinよりも大きくさせる可能性があり、このとき、スイッチ素子Q1、Q3の寄生ダイオードDm1、Dm3が導通され、これは、直流電圧源１の直流電源電圧Vinが直接に発振回路２に印加されることに相当し、このとき、励磁電流ILmがゼロ復帰まで降下し続け、寄生ダイオードDm1、Dm3は導通されないようになり、励磁電流ILmは逆方向に振動し始まる。第２の共振回路LLC2を形成するt2−t3期間においてスイッチ素子Q3の寄生ダイオードDm３を導通することで直流電源電圧Vinを直接に発振回路２に印加させる期間が加えられ、よって発振回路２における励磁電流ILrは損失があるので、t2−t3期間は上述の数式１を満たさない。類似に、第３の共振回路LLC3を形成するt5−t6期間においてスイッチ素子Q1の寄生ダイオードDm１を導通することで直流電源電圧Vinを直接に発振回路２に印加させる期間が加えられ、よって発振回路２における励磁電流ILrは損失があるので、t5−t6期間は上述の数式２を満たさない。

上述したように、第４の実施形態において、図８に示すように変圧器３の一次側Tr1において検出部５が設置されており、該検出部５は変圧器３の一次側Tr1における励磁電流ILmを検出するために用いられ、検出された励磁電流ILmが大きい、またはスイッチ素子Q2及び／またはスイッチ素子Q4の寄生容量が小さい場合に、第１の共振回路LLC1においてILr＝ILmとなるときに、スイッチ素子Q2及びQ4を同時にターンオフして第２の共振回路LLC2が形成される。このとき、前記スイッチ制御部６は、励磁電流ILmの電流値または変化率あるいはスイッチ素子Q3の電圧の大きさに基づいて、第２の共振回路LLC2から切り換えてから第３のスイッチ素子Q3をオフにするまでの時間を計算及び制御し、それによって、スイッチ素子Q3の寄生ダイオードDm３を導通することに起因して直流電源電圧Vinを直接に発振回路に印加させる期間が生じることは、回避される。

類似に、検出された励磁電流ILmが大きい、あるいはスイッチ素子Q2及び／またはスイッチ素子Q4の寄生容量が小さい場合に、第１の共振回路LLC1においてILr＝ILmとなるときに、スイッチ素子Q2及びQ4を同時にターンオフして第３の共振回路LLC3が形成される。このとき、前記スイッチ制御部６は、励磁電流ILmの電流値または変化率あるいはスイッチ素子Q1の電圧の大きさに基づいて、第３の共振回路LLC3から切り換えてからスイッチ素子Q1をオフにするまでの時間を計算及び制御し、それによって、スイッチ素子Q1の寄生ダイオードDm１を導通することに起因して直流電源電圧Vinを直接に発振回路に印加させる期間が生じることは、回避される。

第４の実施形態によるDC/DC変換装置１０は、励磁電流ILmが大きい、またはスイッチ素子Q2及び／またはスイッチ素子Q4の寄生容量が小さいことに起因して第２の共振回路LLC2及び／または第３の共振回路LLC3が上述の数式１及び／または上述の数式２を満たさない場合を、防止することができる。

第５の実施形態
上述したように、本発明の第１乃至第４の実施形態において、それぞれDC/DC変換装置１０の変換部４では整流ダイオードD1、D2を採用する。しかし、本技術分野において、整流ダイオードがオンとオフにされるときに損失が生じ、一般市販の整流ダイオードの電圧降下が通常に０．７Vであるので、本発明のDC/DC変換装置１０の利得降下を引き起す。この点に対し、整流スイッチの電圧降下は整流ダイオードより小さくて、一般市販の整流ダイオードの電圧降下が通常に０．１Vであるので、整流スイッチを採用して損失を下げることができる。これによると、整流スイッチを利用して整流ダイオードを置き換えることで、損失を下げる要求を満たすこともできる。

しかし、オンオフデューティ比がそれぞれ５０％であるLLCフルブリッジ変換方式を採用すると、直流電圧源V1を第１の方向で発振回路２に印加する時間が終了した後に、直ちにスイッチ制御部６の制御により直流電圧源V1を第２の方向で発振回路２に印加し、このとき、図９のA-B期間を参照し、この期間内においてVc_＋−の電圧方向が変わるが、電流I_LLCの方向は時間点Bに遅延した後に変換される必要があり、すなわち、発振回路２中の電流方向はしばらくの後に変換される必要があり、従って、この場合に整流スイッチを用いてダイオードを置き換えるのなら、整流スイッチにおける電流を検出またはスイッチ素子Q1〜スイッチ素子Q4オン／オフ後の遅延時間を推測しなければならず、そして整流ダイオードを導通し、これは制御方法をより複雑にし、かつコストを上げる。この点に対し、同期整流スイッチQ5、Q6が、それぞれスイッチ素子Q1及びスイッチ素子Q3がオンにされるときに同期的に導通され、かつそれぞれスイッチ素子Q4及びスイッチ素子Q2がオフにされるときに同期的にオフにされるようにすることができ、本発明の第１乃至第４の実施形態において、このとき、I_LLCが既に０になったので、同期整流スイッチQ5、Q6をQ1〜Q4と同期的に制御することができる。その結果、制御を非常に簡単かつ正確にさせることができる。

本発明は、本発明の精神および範囲を逸脱しない限り、各実施形態及び変形を実施することができる。また、上述した実施形態は、本発明を説明するためのものに過ぎず、本発明の範囲を限定するものではない。すなわち、本発明の範囲は、特許請求の範囲により表示されるものであり、上述した実施形態により表示されるものではない。かつ、特許請求の範囲内及びそれと同等な発明意義の範囲内において実施される種々の変形も、本発明の範囲内に解釈されるべきである。

１、１０ DC/DC変換装置
V1、V10 直流電圧源
２、２０ 発振回路
Cr コンデンサ
Lr インダクタ
Q1〜Q4 スイッチ素子
３、３０ 変圧器
Tr1 変圧器の一次側
Tr2 変圧器の二次側
４、４０ 変換部
５ 検出部
６ スイッチ制御部
D1、D2 整流ダイオード
Q5、Q6 同期整流スイッチ

Claims (23)

1. 直流電源電圧を出力する直流電圧源と、
   前記直流電圧源と電気的に接続される発振回路と、
   複数のスイッチ素子と、
   前記複数のスイッチ素子のオンとオフを切り替えることで、前記直流電圧源と前記発振回路との電気的接続を導通または遮断することができ、かつ、前記発振回路に印加される電圧の方向を第１の方向と第２の方向との間で切り換えさせることができるスイッチ制御部と、
   前記発振回路に生じた電流を出力して直流電流に変換する変換部と
   を備え、
   前記発振回路においてインダクタが設置されており、前記変換部において変圧器が設置されており、かつ前記変圧器の一次側と前記発振回路とが直列に接続され、
   前記スイッチ制御部は、前記発振回路に印加される電圧の方向を前記第１の方向から前記第２の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、かつ、前記複数のスイッチ素子のうち一部のスイッチ素子と前記発振回路とから第１の共振回路を形成し、前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側上の励磁電流に等しいときに、前記第１の共振回路における少なくとも１つのスイッチ素子をオフにし、このようにして第２の共振回路を形成し、前記第２の共振回路における電流振動が第１の期間を経過した後に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第２の方向に切り替えさせることを特徴とするDC/DC変換装置。
2. 前記第２の共振回路の共振周波数をF2とし、前記第１の期間をT1とすると、下記の数式が満たされることを特徴とする請求項１に記載のDC/DC変換装置において、
   T1=M/F2、ただし、Mは１以上の整数である。
3. 直流電源電圧を出力する直流電圧源と、
   前記直流電圧源と電気的に接続される発振回路と、
   複数のスイッチ素子と、
   前記複数のスイッチ素子のオンとオフを切り替えることで、前記直流電圧源と前記発振回路との電気的接続を導通または遮断することができ、かつ、前記発振回路に印加される電圧の方向を第１の方向と第２の方向との間で切り換えさせることができるスイッチ制御部と、
   前記発振回路に生じた電流を出力して直流電流に変換する変換部と
   を備え、
   前記発振回路においてインダクタが設置されており、前記変換部において変圧器が設置されており、かつ前記変圧器の一次側と前記発振回路とが直列に接続され、
   前記スイッチ制御部は、前記発振回路に印加される電圧の方向を前記第１の方向から前記第２の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、かつ、前記複数のスイッチ素子のうち一部のスイッチ素子と前記発振回路とから第１の共振回路を形成し、前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側上の励磁電流に等しいときに、前記第１の共振回路における少なくとも１つのスイッチ素子をオフにし、このようにして第２の共振回路を形成し、前記第２の共振回路における電流振動が第１の期間内のときに、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第２の方向に切り替え、
   前記第２の共振回路の共振周波数をF2とし、前記第１の期間をT1とすると、下記の数式
   N/F2≦T1≦(N+1/4)/F2または(N+3/4)/F2≦T1≦(N+1)/F2、ただし、Nは０以上の整数である
   が満たされることを特徴とする、DC/DC変換装置。
4. 前記変圧器の一次側上には、前記変圧器の一次側における励磁電流ILmを検出するための検出部が設置されており、
   前記第２の共振回路において、N/F2≦T1≦(N+1/4)/F2または(N+3/4)/F2≦T1≦(N+1)/F2の期間内に、検出された前記励磁電流ILmが０よりも大きくて第１の閾値以下の時間を前記第１の期間T1とすることを特徴とする請求項３に記載のDC/DC変換装置。
5. 前記第１の閾値は、前記発振回路に印加される電圧の方向を前記第２の方向に切り換えるときにオンにされるスイッチ素子の導通電圧を０にさせるための電流値であることを特徴とする請求項４に記載のDC/DC変換装置。
6. 前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しくなった後に、前記第１の共振回路が変わらないまま、さらに第３の期間を経過した後に、前記第２の共振回路が形成されることを特徴とする請求項１乃至５のいずれか１項に記載のDC/DC変換装置。
7. 前記第１の共振回路の共振周波数をF1とし、前記第３の期間をT3すると、下記の数式が満たされることを特徴とする請求項６に記載のDC/DC変換装置において、
   0≦T3<1/F1。
8. 前記スイッチ制御部は、前記発振回路に印加される電圧の方向を前記第２の方向から前記第１の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、かつ、前記複数のスイッチ素子のうち一部のスイッチ素子と前記発振回路とから前記第１の共振回路を形成し、前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しいときに、前記第１の共振回路における少なくとも１つのスイッチ素子をオフにし、このようにして第３の共振回路を形成し、前記第３の共振回路における電流振動が第２の期間を経過した後に、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第１の方向に切り替えさせることを特徴とする請求項１に記載のDC/DC変換装置。
9. 前記第３の共振回路の共振周波数をF3とし、前記第２の期間をT2とすると、下記の数式が満たされることを特徴とする請求項８に記載のDC/DC変換装置において、
   T2=M/F3、ただし、Mは１以上の整数である。
10. 前記スイッチ制御部は、前記発振回路に印加される電圧の方向を前記第２の方向から前記第１の方向に切り換えさせる前に、前記発振回路と前記直流電圧源との電気的接続を遮断し、かつ、前記複数のスイッチ素子のうち一部のスイッチ素子と前記発振回路とから前記第１の共振回路を形成し、前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しいときに、前記第１の共振回路における少なくとも１つのスイッチ素子をオフにし、このようにして第３の共振回路を形成し、前記第３の共振回路における電流振動が第２の期間内のときに、前記発振回路と前記直流電圧源との電気的接続を導通し、かつ、前記発振回路に印加される電圧の方向を前記第１の方向に切り替え、
    前記第３の共振回路の共振周波数をF3とし、前記第２の期間をT2とすると、下記の数式
    N/F3≦T2≦(N+1/4)/F3または(N+3/4)/F3≦T2≦(N+1)/F3、ただし、Nは０以上の整数である
    が満たされることを特徴とする、請求項３に記載のDC/DC変換装置。
11. 前記変圧器の一次側に、前記変圧器の一次側における励磁電流ILmを検出するための検出部が設置されており、
    前記第３の共振回路において、N/F3≦T2≦(N+1/4)/F3または(N+3/4)/F3≦T2≦(N+1)/F3の期間内に、検出された前記励磁電流ILmが０よりも大きくて第２の閾値以下の時間を前記第２の期間T2とすることを特徴とする請求項１０に記載のDC/DC変換装置。
12. 前記第２の閾値は、前記発振回路に印加される電圧の方向を前記第１の方向に切り換えるときにオンにされるスイッチ素子の導通電圧を０にさせるための電流値であることを特徴とする請求項１１に記載のDC/DC変換装置。
13. 前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しくなった後に、前記第１の共振回路が変わらないまま、さらに第４の期間を経過した後に、前記第２の共振回路が形成されることを特徴とする請求項８乃至１２のいずれか１項に記載のDC/DC変換装置。
14. 前記第１の共振回路の共振周波数をF1とし、前記第４の期間をT4すると、下記の数式が満たされることを特徴とする請求項１３に記載のDC/DC変換装置において、
    0≦T4<1/F1。
15. 前記複数のスイッチ素子は、第１のスイッチ素子Q1、第２のスイッチ素子Q2、第３のスイッチ素子Q3、及び第４のスイッチ素子Q4を含み、前記複数のスイッチ素子において、
    前記第１のスイッチ素子Q1と前記第３のスイッチ素子Q3の接続点と、前記直流電圧源の正極側とが接続されており、
    前記第２のスイッチ素子Q2と前記第４のスイッチ素子Q4の接続点と、前記直流電圧源の負極側とが接続されており、
    前記第１のスイッチ素子Q1と前記第２のスイッチ素子Q2の接続点と、前記発振回路の一方の端子とが接続されており、
    前記第３のスイッチ素子Q3と前記第４のスイッチ素子Q4の接続点と、前記発振回路の他方の端子とが接続されていることを特徴とする請求項１乃至５または請求項８乃至１２のいずれか１項に記載のDC/DC変換装置。
16. 前記第2のスイッチQ2及び前記第４のスイッチQ4をオンにし、かつ前記第１のスイッチQ1及び前記第３のスイッチQ3をオフにし、このようにして前記第１の共振回路が形成されることを特徴とする請求項１５に記載のDC/DC変換装置。
17. 前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しいときに前記第２の共振回路が形成され、その場合に、
    前記第2のスイッチ素子Q2をオフにすると、前記第２の共振回路は前記第２のスイッチ素子Q2の寄生容量と前記第４のスイッチ素子Q4とを含み、
    前記第４のスイッチ素子Q4をオフにすると、前記第２の共振回路は前記第２のスイッチ素子Q2と前記第４のスイッチ素子Q4の寄生容量とを含み、
    前記第2のスイッチ素子Q2及び前記第４のスイッチ素子Q4をオフにすると、前記第２の共振回路は前記第２のスイッチ素子Q2の寄生容量と前記第４のスイッチ素子Q4の寄生容量とを含むことを特徴とする請求項１６に記載のDC/DC変換装置。
18. 前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しいときに前記第３の共振回路が形成され、その場合に、
    前記第2のスイッチ素子Q2をオフにすると、前記第３の共振回路は前記第２のスイッチ素子Q2の寄生容量と前記第４のスイッチ素子Q4とを含み、
    前記第４のスイッチ素子Q4をオフにすると、前記第３の共振回路は前記第２のスイッチ素子Q2と前記第４のスイッチ素子Q4の寄生容量とを含み、
    前記第2のスイッチ素子Q2及び前記第４のスイッチ素子Q4をオフにすると、前記第３の共振回路は前記第２のスイッチ素子Q2の寄生容量と前記第４のスイッチ素子Q4の寄生容量とを含むことを特徴とする請求項１６に記載のDC/DC変換装置。
19. 検出された前記励磁電流ILmが第一所定値より大きい、あるいは前記スイッチ素子Q2及び／又は前記スイッチ素子Q4の寄生容量が第二所定値より小さい場合に、前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しいときに前記第２のスイッチ素子Q2と前記第４のスイッチ素子Q4を同時にオフにして前記第２の共振回路が形成されることを特徴とする請求項１７に記載のDC/DC変換装置。
20. 前記スイッチ制御部は、前記励磁電流ILmの電流値または変化率あるいは前記第３のスイッチ素子Q3の電圧の大きさに基づいて、前記第２の共振回路から前記第３のスイッチ素子Q3をオフにすることを切り換えるまでの時間を計算及び制御することを特徴とする請求項１９に記載のDC/DC変換装置。
21. 検出された前記励磁電流ILmが第一所定値より大きい、あるいは前記スイッチ素子Q2及び／又は前記スイッチ素子Q4の寄生容量が第二所定値より小さい場合に、前記第１の共振回路において前記インダクタを流れる電流が前記変圧器の一次側における励磁電流に等しいときに前記第２のスイッチ素子Q2と前記第４のスイッチ素子Q4を同時にオフにして前記第３の共振回路が形成されることを特徴とする請求項１８に記載のDC/DC変換装置。
22. 前記スイッチ制御部は、前記励磁電流ILmの電流値または変化率あるいは前記第１のスイッチ素子Q1の電圧の大きさに基づいて、前記第３の共振回路から前記第１のスイッチ素子Q1をオフにすることを切り換えるまでの時間を計算及び制御することを特徴とする請求項２１に記載のDC/DC変換装置。
23. 前記変換部において変圧器が備えられ、前記変圧器の二次側の両端にそれぞれ同期整流スイッチが接続されており、前記同期整流スイッチはそれぞれ前記第１のスイッチ素子Q1と前記第３のスイッチ素子Q3がオンにされるときにオンにされ、それぞれ前記第４のスイッチ素子Q4と前記第２のスイッチ素子Q2がオフにされるときにオフにされることを特徴とする請求項１５に記載のDC/DC変換装置。