[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6247476B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6247476B2
JP6247476B2 JP2013176255A JP2013176255A JP6247476B2 JP 6247476 B2 JP6247476 B2 JP 6247476B2 JP 2013176255 A JP2013176255 A JP 2013176255A JP 2013176255 A JP2013176255 A JP 2013176255A JP 6247476 B2 JP6247476 B2 JP 6247476B2
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013176255A
Other languages
English (en)
Other versions
JP2014199403A (ja
JP2014199403A5 (ja
Inventor
三宅　博之
博之 三宅
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013176255A priority Critical patent/JP6247476B2/ja
Publication of JP2014199403A publication Critical patent/JP2014199403A/ja
Publication of JP2014199403A5 publication Critical patent/JP2014199403A5/ja
Application granted granted Critical
Publication of JP6247476B2 publication Critical patent/JP6247476B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本明細書などで開示する発明は半導体装置に関する。
近年、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などのフラットパネルディスプレイが広く普及してきている。フラットパネルディスプレイなどの表示装置において、行方向及び列方向に配設された画素内には、スイッチング素子であるトランジスタと、当該トランジスタと電気的に接続された液晶素子と、当該液晶素子と並列に接続された容量素子とが設けられている。
当該トランジスタの半導体膜を構成する半導体材料としては、アモルファス（非晶質）シリコン又はポリ（多結晶）シリコンなどのシリコン半導体が汎用されている。
また、半導体特性を示す金属酸化物（以下、酸化物半導体と記す。）は、トランジスタの半導体膜に適用できる半導体材料である。例えば、酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ系酸化物半導体を用いて、トランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
容量素子は一対の電極の間に誘電体膜が設けられており、一対の電極のうち、少なくとも一方の電極は、トランジスタを構成するゲート電極、ソース電極又はドレイン電極などを構成する、遮光性を有する導電膜で形成されていることが多い。
また、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる表示装置において、当該期間を長くできることは、画像データを書き換える回数を低減することができ、消費電力の低減が望める。
容量素子の電荷容量を大きくするためには、容量素子の占有面積を大きくする、具体的には一対の電極が重畳している面積を大きくするという手段がある。しかしながら、上記表示装置において、一対の電極が重畳している面積を大きくするために遮光性を有する導電膜の面積を大きくすると、画素の開口率が低減し、画像の表示品位が低下する。
そこで、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する半導体装置を提供することを課題の一とする。また、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有し、消費電力を低減した半導体装置を提供することを課題の一とする。
本発明の一態様は、行方向及び列方向に配設された画素にトランジスタと、透光性を有する容量素子とが設けられており、当該容量素子を構成する一対の電極のうち一方の電極が、行方向に隣接する画素を構成する走査線と電気的に接続されていることを特徴とする半導体装置である。
当該容量素子の一方の電極は、透光性を有する半導体膜で形成することができる。例えば、透光性を有する半導体膜は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対する透過率が大きい半導体の酸化物半導体を用いて形成することができる。
また、透光性を有する容量素子は、トランジスタの形成工程を利用することで形成できる。容量素子の一方の電極は、トランジスタの半導体膜を形成する工程を利用できる。トランジスタの半導体膜として酸化物半導体膜を用いることができ、適切な処理を行って形成した酸化物半導体膜を用いたトランジスタは極めてオフ電流が低いことから、このようにすることで半導体装置の消費電力を低減することができる。
上記より、本発明の一態様は、ｘ本（ｘは２以上の整数）の走査線及びｙ本（ｙは１以上の整数）の信号線によって構成された画素と、画素に設けられた透光性を有する半導体膜を含むトランジスタと、画素に設けられ、一対の電極の間に誘電体膜が設けられ、且つトランジスタと電気的に接続された容量素子と、を有し、ｍ−１本（ｍは２以上ｘ以下の整数）目の走査線及びｍ本目の走査線の間に設けられた容量素子において、トランジスタの透光性を有する半導体膜と同一表面上に形成される半導体膜は、一対の電極の一方の電極として機能し、且つｍ−１本目の走査線と電気的に接続されていることを特徴とする半導体装置である。
さらに、容量素子の誘電体膜は、トランジスタの半導体膜上に設けられる絶縁膜を形成する工程を利用して形成することができ、容量素子の他方の電極は、トランジスタと電気的に接続される画素電極を形成する工程を利用して形成することができる。
つまり、本発明の一態様である半導体装置は、上記半導体装置において、トランジスタと電気的に接続された画素電極を有し、画素電極は、一対の電極の他方の電極として機能し、トランジスタの透光性を有する半導体膜上に設けられた絶縁膜は、誘電体膜として機能することを特徴とする半導体装置である。
このようにすることで、容量素子は透光性を有するため、画素内のトランジスタが形成される箇所以外の領域に大きく（大面積に）形成することができる。従って、本発明の一態様によって、開口率を高めつつ、電荷容量を増大させた半導体装置を得ることができる。また、開口率を向上することによって表示品位の優れた半導体装置を得ることができる。そして、本発明の一態様である半導体装置は、行方向に隣接された画素を構成する走査線が、容量素子の一方の電極に電位を供給する配線（容量線）としても機能する。それゆえ、画素に容量線を別途設けない構成とすることができるため、従来の半導体装置よりもさらに画素の開口率を高めることができる。
上記半導体装置において、トランジスタの半導体膜上に設けられる絶縁膜を酸化絶縁膜及び窒化絶縁膜の積層構造とすることで、容量素子の誘電体膜を酸化絶縁膜及び窒化絶縁膜の積層構造とすることができる。
また、トランジスタの半導体膜上に設けられる絶縁膜を酸化絶縁膜及び窒化絶縁膜の積層構造とする場合、容量素子上の領域のみ当該酸化絶縁膜を除去することで、容量素子の誘電体膜を当該窒化絶縁膜のみの単層構造にすることができる。別言すると、当該窒化絶縁膜は容量素子の一方の電極として機能する酸化物半導体膜に接する。窒化絶縁膜と酸化物半導体膜が接することで、当該窒化絶縁膜と当該酸化物半導体膜の界面に欠陥準位（界面準位）が形成される。または／及び、窒化絶縁膜をプラズマＣＶＤ法またはスパッタリング法で成膜すると、当該半導体膜がプラズマに曝され、酸素欠損が生成される。更には、当該窒化絶縁膜に含まれる窒素又は／及び水素が当該半導体膜に移動する。欠陥準位または酸素欠損に窒化絶縁膜に含まれる水素が入ることで、キャリアである電子が生成される。この結果、当該半導体膜は、導電率が増大し、ｎ型となり、導電性を有する膜となる。当該酸化物半導体膜の導電性を増大させることで、当該酸化物半導体膜を容量素子の一方の電極として十分且つ容易に機能させることができる。また、誘電体膜の厚さを薄くすることが可能であるため、容量素子の電荷容量を増大させることができる。
上記より、本発明の一態様は、ｘ本（ｘは２以上の整数）の走査線及びｙ本（ｙは１以上の整数）の信号線によって構成された画素と、画素に設けられた透光性を有する半導体膜を含むトランジスタと、画素に設けられ、一対の電極の間に誘電体膜が設けられた容量素子と、を有し、トランジスタにおいて、透光性を有する半導体膜上には酸化絶縁膜及び窒化絶縁膜の積層構造である絶縁膜が設けられており、ｍ−１本（ｍは２以上ｘ以下の整数）目の走査線及びｍ本目の走査線の間に設けられた容量素子において、トランジスタの透光性を有する半導体膜と同一表面上に形成される半導体膜は、一対の電極の一方の電極として機能し、且つｍ−１本目の走査線と電気的に接続されており、当該絶縁膜の窒化絶縁膜は、誘電体膜として機能することを特徴とする半導体装置である。
また、上記半導体装置においても、トランジスタと電気的に接続された画素電極は、一対の電極の他方の電極として機能する。
容量素子において、一方の電極として機能する酸化物半導体膜は、容量線として機能する隣接する画素を構成する走査線と直接接して設けることで電気的に接続することができる。また、一方の電極として機能する酸化物半導体膜は、トランジスタのソース電極又はドレイン電極を形成する工程で形成される導電膜を用いて当該走査線と電気的に接続させることができる。
特に、当該導電膜は、一方の電極として機能する酸化物半導体膜の端部に接して設けてもよく、例えば、当該酸化物半導体膜の外周に沿って接して設けることができる。このようにすることで、当該酸化物半導体膜の導電性を増大させることができる。当該酸化物半導体膜の導電性を増大させることで、当該酸化物半導体膜を容量素子の一方の電極として容易に機能させることができる。
上記半導体装置において、容量素子の一方の電極として機能する酸化物半導体膜は、ｎ型とし、導電率を増大させることが好ましい。つまり、容量素子の一方の電極は、ｎ型であり、トランジスタの酸化物半導体膜と同一表面上に形成され、且つ当該酸化物半導体膜よりも導電率が高い領域を有する酸化物半導体膜であることが好ましい。このようにすることで、当該酸化物半導体膜を容量素子の一方の電極として十分且つ容易に機能させることができる。また、容量素子を動作させる期間において常に安定して当該容量素子を動作させることができる。
酸化物半導体膜をｎ型とし、導電率を増大させるためには、例えば、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上の元素を当該酸化物半導体膜に添加することが好ましい。なお、上記元素を当該酸化物半導体膜に添加する方法としては、イオン注入法又はイオンドーピング法などがあり、当該酸化物半導体膜を上記元素を含むプラズマに曝すことでも上記元素を添加することができる。この場合、容量素子の一方の電極として機能する酸化物半導体膜の導電率は、１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とする。
なお、上記半導体装置のように、容量素子において、一方の電極として機能する酸化物半導体膜に窒化絶縁膜が接する構造とすることで、イオン注入法又はイオンドーピング法など、上記元素を添加する工程を省略することができ、半導体装置の歩留まりを向上させ、作製コストを低減することができる。
上記半導体装置において、トランジスタの酸化物半導体膜上に設けられる絶縁膜を、酸化絶縁膜及び窒化絶縁膜の積層構造とする場合、当該酸化絶縁膜は窒素を透過させにくい、すなわち窒素に対するバリア性を有していることが好ましい。
このようにすることで、トランジスタの酸化物半導体膜に窒素が拡散することを抑制でき、トランジスタの電気特性変動を抑制することができる。従って、半導体装置の信頼性を向上させることができる。
なお、本発明の一態様である半導体装置を作製する作製方法についても本発明の一態様に含まれる。
本発明の一態様より、開口率を高めつつ、電荷容量を増大させた容量素子を有する半導体装置を提供することができる。また、開口率が高く、電荷容量を大きくした容量素子を有し、消費電力を低減した半導体装置を提供することができる。
半導体装置を示す図、及び画素の回路図。 半導体装置に含まれる容量素子の電圧と容量の関係を示す図。 半導体装置に含まれる容量素子の動作方法を説明するためのタイミングチャート。 半導体装置に含まれる容量素子の動作方法を説明する図。 半導体装置を示す上面図。 半導体装置を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置を示す上面図。 半導体装置を示す断面図。 半導体装置を示す上面図。 半導体装置を示す上面図。 半導体装置を示す断面図。 半導体装置を示す上面図。 半導体装置に適用できるトランジスタを示す断面図。 半導体装置に適用できるトランジスタを示す断面図。 半導体装置に適用できるトランジスタを示す断面図。 半導体装置を示す上面図。 半導体装置を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置を示す断面図。 半導体装置を示す上面図。 半導体装置を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置の作製方法を示す断面図。 半導体装置に適用できるトランジスタを示す断面図。 半導体装置を示す上面図。 半導体装置を示す断面図。 半導体装置の走査線駆動回路の一部を示す上面図及び断面図。 半導体装置の共通接続部を示す上面図及び断面図。 半導体装置を用いた電子機器を説明する図。 半導体装置を用いた電子機器を説明する図。 試料構造を説明する図。 シート抵抗を説明する図。 ＳＩＭＳの測定結果を説明する図。 ＥＳＲの測定結果を説明する図。 ＥＳＲの測定結果を説明する図。 シート抵抗を説明する図。 シート抵抗を説明する図。 ＩｎＧａＺｎＯ４結晶のバルクモデルを説明する図。 ＶｏＨの形成エネルギー及び熱力学的遷移レベルを説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書などにおいて発明を特定するための事項として固有の名称を示すものではない。
また、本発明における「ソース」及び「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」及び「ドレイン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。
本明細書において、フォトリソグラフィ処理を行った後にエッチング処理を行う場合は、フォトリソグラフィ処理で形成したマスクは除去するものとする。
（実施の形態１）
本実施の形態では、本発明の一態様である半導体装置について、図面を用いて説明する。なお、本実施の形態では、液晶表示装置を例にして本発明の一態様である半導体装置を説明する。
＜半導体装置の構成＞
図１（Ａ）に、半導体装置の一例を示す図を示す。図１（Ａ）に示す半導体装置は、画素部１００と、走査線駆動回路１０４と、信号線駆動回路１０６と、各々が平行又は略平行に配設され、且つ走査線駆動回路１０４によって電位が制御されるｘ本の走査線１０７と、各々が平行又は略平行に配設され、且つ信号線駆動回路１０６によって電位が制御されるｙ本の信号線１０９と、を有する。なお、ｘは２以上の整数であり、ｙは１以上の整数である。
画素部１００には、ｘ本の走査線１０７及びｙ本の信号線１０９のそれぞれによって構成された画素１０１が、行方向及び列方向に配設されている。つまり、画素部１００はマトリクス状（ｘ行ｙ列）に配設された画素１０１を有する。また、本明細書及び図面などにおいて、ｍ本目の走査線を走査線１０７＿ｍと示し、ｎ本目の信号線を信号線１０９＿ｎと示し、走査線１０７＿ｍ及び信号線１０９＿ｎの交差した領域に設けられた画素を画素１０１（ｍ，ｎ）と示す。ｍは２以上ｘ以下の整数であり、ｎは１以上ｙ以下の整数である。
走査線１０７＿ｍは、ｍ行に配設された画素１０１と電気的に接続されている。また、信号線１０９＿ｎは、ｎ列に配設された画素１０１と電気的に接続されている。
また、ｍ行に配設された画素１０１は、行方向に隣接した画素を構成している走査線とも電気的に接続されている。具体的には、走査線１０７＿ｍ−１は、ｍ−１行に配設された画素１０１、及びｍ行に配設された画素１０１と電気的に接続されている。
図１（Ｂ）は、図１（Ａ）に示す半導体装置における画素１０１（ｍ，ｎ）の回路図の一例である。図１（Ｂ）に示す画素１０１（ｍ，ｎ）は、走査線１０７＿ｍ及び信号線１０９＿ｎと電気的に接続されたトランジスタ１０３と、一方の電極が走査線１０７＿ｍ−１と電気的に接続され、他方の電極がトランジスタ１０３と電気的に接続されている画素電極１２１である容量素子１０５と、画素電極１２１と対向して設けられる電極（対向電極）が対向電位を供給する配線に電気的に接続された液晶素子１０８と、を有する。
画素１０１（ｍ，ｎ）において、走査線１０７＿ｍ−１は、容量素子１０５の一方の電極に電位を供給する配線（容量線）としても機能する。
トランジスタ１０３に含まれる半導体膜は酸化物半導体膜とする。トランジスタのチャネル形成領域を有する半導体膜において、適切な条件にて処理した酸化物半導体膜を用いるとトランジスタのオフ電流を極めて低減することができる。従って、トランジスタ１０３はオフ電流が極めて低いトランジスタである。
容量素子１０５は、一対の電極の間に誘電体膜が設けられており、透光性を有する容量素子である。容量素子１０５はトランジスタ１０３の形成工程を利用して形成することができる。容量素子１０５の一方の電極は、透光性を有する半導体膜、具体的には酸化物半導体膜１１９であり、加える電位を制御し、導通状態とさせることで一方の電極として機能する。酸化物半導体膜１１９は、トランジスタ１０３に含まれる酸化物半導体膜１１１の形成工程を利用して形成される酸化物半導体膜である。誘電体膜は、トランジスタ１０３に含まれる酸化物半導体膜１１１上に設けられる透光性を有する絶縁膜である。画素電極１２１は、容量素子１０５の他方の電極として機能する。従って、容量素子１０５は、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタと見なすことができる。ＭＯＳキャパシタは、図２に示すようにしきい値電圧（Ｖｔｈ）よりも高い電圧がＭＯＳキャパシタを構成する電極の一方（容量素子１０５においては画素電極１２１）に加わると充電される。なお、図２において、横軸は画素電極に加わる電圧（Ｖ）を表し、縦軸は容量（Ｃ）を表す。また、ＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ−Ｍｅａｓｕｒｅｍｅｎｔ）の際の電圧の周波数が、半導体装置のフレーム周波数より小さい場合において、図２に示すようなＣＶ曲線となる。また、図２において、実線がｉ型の電極の場合のＣＶ曲線を表しており、破線がｎ型の電極場合のＣＶ曲線を表している。
液晶素子１０８は、トランジスタ１０３及び画素電極１２１が形成される基板と、対向電極が形成される基板とで挟持される液晶の光学的変調作用によって、光の透過又は非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（縦方向の電界又は斜め方向の電界を含む。）によって制御される。なお、画素電極が形成される基板において対向電極（共通電極ともいう。）が形成される場合、液晶にかかる電界は横方向の電界となる。
走査線駆動回路１０４及び信号線駆動回路１０６は、論理回路部と、スイッチ部又はバッファ部とに大別される。走査線駆動回路１０４及び信号線駆動回路１０６の詳細な構成については省略するが、走査線駆動回路１０４及び信号線駆動回路１０６にはトランジスタが含まれている。
なお、走査線駆動回路１０４及び信号線駆動回路１０６の一方又は双方に含まれるトランジスタは、トランジスタ１０３の形成工程を利用して形成することができる。つまり、走査線駆動回路１０４及び信号線駆動回路１０６一方又は双方は、トランジスタ１０３及び画素電極１２１が設けられる基板に設けることができる。このように、走査線駆動回路１０４及び信号線駆動回路１０６一方又は双方を当該基板に一体形成することで、半導体装置の部品点数を削減することができ、作製コストを低減することができる。
上記より、容量素子１０５は透光性を有するため、画素１０１（ｍ，ｎ）のトランジスタ１０３が形成される箇所以外の領域に大きく（大面積に）形成することができる。図１に示した半導体装置は、開口率を高めつつ、電荷容量を増大させた半導体装置である。また、表示品位の優れた半導体装置である。そして、図１に示した半導体装置において、走査線１０７＿ｍ−１は、容量素子１０５の容量線としても機能するため、容量線を別途設けない構成とすることができる。従って、図１に示した半導体装置は、従来の半導体装置よりもさらに画素の開口率が高められた半導体装置である。例えば、本発明の一態様である半導体装置において、画素密度を３００ｐｐｉ程度とする場合、画素の開口率を５０％以上、さらには画素の開口率を５５％以上、さらには画素の開口率を６０％以上にすることができる。また、本発明の一態様は、従来の半導体装置よりもさらに画素の開口率が高められた半導体装置を容易に得ることができる。
ここで、画素１０１（ｍ，ｎ）に設けられた容量素子１０５の動作について説明する。図３は、信号線１０９＿ｎ、走査線１０７＿ｍ−１、走査線１０７＿ｍ及び画素電極１２１のタイミングチャートである。当該タイミングチャートは、信号線１０９＿ｎ、走査線１０７＿ｍ−１、走査線１０７＿ｍ及び画素電極１２１のそれぞれの電位変化を示すものであり、信号線１０９＿ｎ、走査線１０７＿ｍ−１、走査線１０７＿ｍ及び画素電極１２１のそれぞれは、信号が入力されることで電位が変化する。
時刻Ｔ１以前の期間において、信号線１０９＿ｎには、信号線駆動回路１０６からある特定の信号（ビデオ信号など）が入力されている。当該期間において、走査線１０７＿ｍ−１及び走査線１０７＿ｍには、トランジスタ１０３を導通状態にする信号が走査線駆動回路１０４から入力されていない。また、当該期間において、画素電極１２１にも信号は入力されていない。
時刻Ｔ１から時刻Ｔ２の期間（期間Ｔ１Ｔ２）において、信号線１０９＿ｎには、時刻Ｔ１以前の期間と同じようにある特定の信号が入力されている。期間Ｔ１Ｔ２において、走査線１０７＿ｍ−１には、画素１０１（ｍ−１，ｎ）に設けられているトランジスタを導通状態にする信号が入力され、走査線１０７＿ｍ−１の電位は上昇する。期間Ｔ１Ｔ２において、走査線１０７＿ｍにはトランジスタ１０３を導通状態にする信号が入力されていない。
また、期間Ｔ１Ｔ２において、画素電極１２１は電位が上昇する。画素電極１２１の電位が上昇する（変動する）理由は以下のとおりである。走査線１０７＿ｍ−１と容量素子１０５の一方の電極として機能する酸化物半導体膜１１９とが電気的に接続されているため、走査線１０７＿ｍ−１の電位が変動すると、当該一方の電極（酸化物半導体膜１１９）の電位も変動する。容量素子１０５の他方の電極として機能する画素電極１２１は、当該一方の電極と誘電体膜を介して対向しているため、当該一方の電極の電位に追従して変動する。従って、画素電極１２１の電位は、走査線１０７＿ｍ−１の電位に追従して上昇する。また、画素電極１２１は、走査線１０７＿ｍ−１と同じ電位変動を示す。
時刻Ｔ２から時刻Ｔ３の期間（期間Ｔ２Ｔ３）において、走査線１０７＿ｍ−１には画素１０１（ｍ−１，ｎ）に設けられているトランジスタを非導通状態にする信号が入力されることから、走査線１０７＿ｍ−１の電位は時刻Ｔ２において降下する。画素電極１２１の電位は、走査線１０７＿ｍ−１の電位に追従して変動することから、時刻Ｔ２において走査線１０７＿ｍ−１と同様に降下する。
期間Ｔ２Ｔ３において、走査線１０７＿ｍには、トランジスタ１０３を導通状態にする信号が入力され、走査線１０７＿ｍの電位は上昇する。期間Ｔ２Ｔ３において、信号線１０９＿ｎには液晶素子１０８を所望に動作させる信号が入力される。期間Ｔ２Ｔ３において、トランジスタ１０３は導通状態となるため、信号線１０９＿ｎに入力される信号はトランジスタ１０３と電気的に接続されている画素電極１２１に入力され、画素電極１２１の電位は信号線１０９＿ｎの電位まで上昇する。このように画素電極１２１の電位が変動することで容量素子１０５として動作する。
なお、時刻Ｔ３以降の期間において、信号線１０９＿ｎには、時刻Ｔ１以前の期間と同じようにある特定の信号が入力される。当該期間において、画素電極１２１の電位は、期間Ｔ２Ｔ３において上昇した電位が保持される。詳細には、再び走査線１０７＿ｍ−１の電位が変化するまで保持される。
また、期間Ｔ１Ｔ２において、当該期間の長さは極めて短く、液晶素子１０８における液晶の応答速度よりも短いため、当該液晶の光学的変調作用の影響は極めて小さく、画素電極１２１の電位が変動しても半導体装置の表示品位に影響を与えることはないといえる。
ここで、容量素子のしきい値電圧（Ｖｔｈ）、走査線１０７＿ｍの電位、走査線１０７＿ｍ−１の電位、ビデオ信号中心、画素電極１２１の電位の関係について、図４（Ａ）、（Ｂ）を用いて、以下説明を行う。
図４（Ａ）は、図２に示す実線のＣＶ曲線の特性を持つ容量素子を用いた場合の一例を表しており、図４（Ｂ）は、図２に示す破線のＣＶ曲線の特性を持つ容量素子を用いた場合の一例を表している。また、図４（Ａ）、（Ｂ）において、走査線１０７＿ｍに供給される電位のうち、最も低い電位をＧＶｓｓと表し、最も高い電位をＧＶｄｄとして表す。
なお、容量素子は、一対の電極間に誘電体膜が設けられている。すなわち、一対の電極間の電位差によって、容量素子の動作が決まる。例えば、容量素子のしきい値電圧をＶｔｈ、画素電極１２１の電位をＶｄ、容量素子の電極として機能する酸化物半導体膜１１９の電位をＶｃとして表した場合、Ｖｄ≧Ｖｃ＋Ｖｔｈの関係を満たせればよい。
また、図４（Ａ）、（Ｂ）に示すように、容量素子１０５の電極である画素電極１２１の電位は、信号線１０９＿ｎに入力される信号に応じてプラス方向及びマイナス方向に変動する。具体的には、ビデオ信号中心を基準として、プラス方向及びマイナス方向に変動する。
図４（Ａ）の場合、走査線１０７＿ｍ−１の電位を、画素電極１２１の最低電位よりも、容量素子のＶｔｈ分以上低くすることで、上述の関係を満たせるため、容量素子を動作させることができる（図４（Ａ）参照）。これは、図２に示す実線のＣＶ曲線の特性を持つ容量素子の電極は、ｉ型であり、Ｖｔｈがプラスであるため、画素電極１２１の最低電位よりも、容量素子のＶｔｈ分以上低く（マイナス方向にシフト）することで、酸化物半導体膜１１９を導通状態とすることができる。
一方、図４（Ｂ）の場合、走査線１０７＿ｍ−１の電位を画素電極１２１の最低電位よりも、容量素子のＶｔｈ分以上高くしても、上述の関係を満たせるため、容量素子を動作させることができる（図４（Ｂ）参照）。これは、図２に示す破線のＣＶ曲線の特性を持つ容量素子の電極は、ｎ型であり、Ｖｔｈがマイナスであるため、画素電極１２１の最低電位よりも、容量素子のＶｔｈ分以上高く（プラス方向にシフト）しても、酸化物半導体膜１１９を導通状態とすることができる。
次いで、画素１０１の具体的な構成例について説明する。ここでは、画素１０１（ｍ，ｎ）を例に説明する。画素１０１（ｍ，ｎ）の上面図を図５に示す。なお、図５は、図面の明瞭化のため、当該半導体装置の構成要素（例えば、液晶素子１０８など）の一部を省略している。
図５において、走査線１０７＿ｍ−１及び走査線１０７＿ｍは、信号線１０９＿ｎ及び信号線１０９＿ｎ＋１に略直交する方向（図中左右方向）に延伸して設けられている。信号線１０９＿ｎ及び信号線１０９＿ｎ＋１は、走査線１０７＿ｍ−１及び走査線１０７＿ｍに略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線１０７＿ｍ−１及び走査線１０７＿ｍは、走査線駆動回路１０４（図１（Ａ）参照）と電気的に接続されており、信号線１０９＿ｎ及び信号線１０９＿ｎ＋１は、信号線駆動回路１０６（図１（Ａ）参照）と電気的に接続されている。
トランジスタ１０３は、走査線１０７＿ｍ及び信号線１０９＿ｎが交差する領域に設けられている。トランジスタ１０３は、少なくとも、チャネル形成領域を有する酸化物半導体膜１１１と、ゲート電極と、ゲート絶縁膜（図５に図示せず。）と、ソース電極と、ドレイン電極とを含む。
また、走査線１０７＿ｍはトランジスタ１０３のゲート電極として機能する領域を含み、信号線１０９＿ｎはトランジスタ１０３のソース電極として機能する領域を含む。導電膜１１３は、トランジスタ１０３のドレイン電極として機能する領域を含み、開口１１７を通じて画素電極１２１と電気的に接続されている。なお、図５において、画素電極１２１はハッチングを省略して図示している。
ゲート電極として機能する領域は、走査線１０７＿ｍにおいて少なくとも酸化物半導体膜１１１と重畳する領域である。ソース電極として機能する領域は、信号線１０９＿ｎにおいて少なくとも酸化物半導体膜１１１と重畳する領域である。ドレイン電極として機能する領域は、導電膜１１３において少なくとも酸化物半導体膜１１１と重畳する領域である。なお、以下において、トランジスタ１０３のゲート電極を指し示す場合にも走査線１０７＿ｍと記載し、トランジスタ１０３のソース電極を指し示す場合にも信号線１０９＿ｎと記載する。トランジスタ１０３のドレイン電極を指し示す場合にも導電膜１１３と記載する。
容量素子１０５は、走査線１０７＿ｍ及び走査線１０７＿ｍ−１と、信号線１０９＿ｎ及び信号線１０９＿ｎ＋１とで囲まれる領域に設けられている。容量素子１０５は、酸化物半導体膜１１９と、透光性を有する画素電極１２１と、トランジスタ１０３に含まれ、透光性を有する絶縁膜（図５に図示せず。）とで構成されており、容量素子１０５は透光性を有する。また、酸化物半導体膜１１９は、開口１２３を通じて走査線１０７＿ｍ−１と接していることから、容量素子１０５は走査線１０７＿ｍ−１と電気的に接続されている。つまり、走査線１０７＿ｍ−１は容量素子１０５の容量線としても機能する。これにより、画素１０１（ｍ，ｎ）に容量線を別途設けずとも容量素子１０５を動作させることができる。
容量素子は、一対の電極が重畳している面積に応じて電荷容量は変化する。解像度を高くするために画素の大きさを小さくすると、それだけ容量素子の大きさも小さくなり、電荷容量も小さくなる。その結果、液晶素子を十分に動作させることができない可能性がある。容量素子１０５は透光性を有するため、液晶素子１０８が動作する範囲全体に容量素子１０５を形成することができ、画素内にできる限り大きく（大面積に）容量素子１０５を形成することができる。液晶素子１０８を十分に動作させることができる電荷容量を確保できる限り、画素密度を大きく、解像度を高くすることができる。
ここで、酸化物半導体を用いたトランジスタの特徴について記載する。酸化物半導体を用いたトランジスタはｎチャネル型トランジスタである。また、酸化物半導体に含まれる酸素欠損はキャリアを生成することがあり、トランジスタの電気特性及び信頼性を低下させる恐れがある。例えば、トランジスタのしきい値電圧をマイナス方向に変動し、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことがある。このように、ゲート電圧が０Ｖの場合にドレイン電流が流れてしまうことをノーマリーオン特性という。なお、ゲート電圧が０Ｖの場合にドレイン電流が流れていないとみなすことができるトランジスタをノーマリーオフ特性という。
そこで、酸化物半導体膜を用いる際、酸化物半導体膜に含まれる欠陥、代表的には酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体膜に含まれる欠陥密度に相当する。）は、測定器の検出下限以下まで低減されていることが好ましい。酸化物半導体膜に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、トランジスタがノーマリーオン特性となることを抑制することができ、半導体装置の電気特性及び信頼性を向上させることができる。
トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半導体膜に含まれる水素（水などの水素化合物を含む。）によっても引き起こされることがある。酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に欠損（酸素欠損ともいえる。）を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。
上記より、トランジスタ１０３の酸化物半導体膜１１１において水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜１１１において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１１１は、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタ１０３のオフ電流を増大させることがある。
また、酸化物半導体膜に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体膜を有するトランジスタはノーマリーオン特性となりやすい。従って、酸化物半導体膜１１１において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、酸化物半導体膜にシリコン及び炭素などの第１４族元素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。そこで、酸化物半導体膜１１１を有するトランジスタ１０３において、特に、ゲート絶縁膜１２７（図５に図示せず。）と当該酸化物半導体膜１１１の界面において、二次イオン質量分析法により得られるシリコン濃度は、３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、当該界面において、二次イオン質量分析法により得られる炭素濃度は、３×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは３×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
上記より、不純物（水素、窒素、シリコン、炭素、アルカリ金属又はアルカリ土類金属など）をできる限り低減させ、高純度化させた酸化物半導体膜１１１を用いることで、トランジスタ１０３がノーマリーオン特性となることを抑制でき、トランジスタ１０３のオフ電流を極めて低減することができる。従って、本発明の一態様は、良好な電気特性を有する半導体装置であり、信頼性に優れた半導体装置である。なお、高純度化させた酸化物半導体は、真性又は実質的に真性な半導体といえる。
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅Ｗが１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、トランジスタのチャネル幅で除した数値に相当するオフ電流は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入又は容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。
次いで、図５の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間の断面図を図６に示す。
一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間の断面構造は以下の通りである。基板１０２上に、ゲート電極として機能する領域を含む走査線１０７＿ｍと、走査線１０７＿ｍ−１とが設けられている。走査線１０７＿ｍ−１及び走査線１０７＿ｍ上にゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７＿ｍと重畳する領域上に酸化物半導体膜１１１が設けられている。走査線１０７＿ｍ−１と接しているゲート絶縁膜１２７の一部に、走査線１０７＿ｍ−１に達する開口１２３が設けられており、ゲート絶縁膜１２７上及び開口１２３には酸化物半導体膜１１９が設けられている。酸化物半導体膜１１１上、及びゲート絶縁膜１２７上にソース電極として機能する領域を含む信号線１０９＿ｎと、ドレイン電極として機能する領域を含む導電膜１１３とが設けられている。ゲート絶縁膜１２７上、信号線１０９＿ｎ上、酸化物半導体膜１１１上、導電膜１１３上、及び酸化物半導体膜１１９上にトランジスタ１０３の保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２には導電膜１１３に達する開口１１７が設けられており、開口１１７には画素電極１２１が設けられている。なお、基板１０２と、走査線１０７＿ｍ−１及び走査線１０７＿ｍ並びにゲート絶縁膜１２７と、の間には下地絶縁膜が設けられていてもよい。
また、液晶素子１０８の断面構造は以下の通りである。基板１５０の基板１０２と対向している面の少なくともトランジスタ１０３と重畳する領域に遮光膜１５２が設けられており、遮光膜１５２を覆うように透光性を有する導電膜である対向電極１５４が設けられており、対向電極を覆うように配向膜１５６が設けられている。基板１０２側の絶縁膜１３２及び画素電極１２１上に配向膜１５８が設けられている。液晶１６０は配向膜１５６及び配向膜１５８に接して設けられており、基板１０２及び基板１５０によって挟持されている。
なお、本発明の一態様である半導体装置を液晶表示装置とする場合、バックライトなどの光源、基板１０２側及び基板１５０側にそれぞれ設けられる偏光板などの光学部材（光学基板）、基板１０２と基板１５０とを固定するシール材などが必要となるが、これらについては後述する。
上記より、本実施の形態に示す容量素子１０５において、一対の電極のうち一方の電極は酸化物半導体膜１１９であり、一対の電極のうち他方の電極は画素電極１２１であり、一対の電極の間に設けられた誘電体膜は絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２である。
以下に、上記構造の構成要素について詳細を記載する。
基板１０２の材質などに大きな制限はないが、少なくとも、半導体装置の作製工程において行う加熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、プラスチック基板などがあり、ガラス基板としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラスなどの無アルカリガラス基板を用いるとよい。また、ステンレス合金など透光性を有していない基板を用いることもできる。その場合は、基板表面に絶縁膜を設けることが好ましい。なお、基板１０２として石英基板、サファイア基板、単結晶半導体基板、多結晶半導体基板、化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることもできる。なお、本発明の一態様である半導体装置を透過型の液晶表示装置とする場合、基板１０２は透光性を有する基板を用いる。
走査線１０７＿ｍ−１及び走査線１０７＿ｍは、大電流を流すため、金属膜で形成することが好ましく、代表的には、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タングステン（Ｗ）タンタル（Ｔａ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属材料又はこれらを主成分とする合金材料を用いた、単層構造又は積層構造で設ける。
走査線１０７＿ｍ−１及び走査線１０７＿ｍの一例としては、シリコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する二層構造、窒化タンタル上にタングステンを積層する二層構造、銅−マグネシウム−アルミニウム合金上に銅を積層する二層構造、窒化チタン上に銅を積層し、さらにその上にタングステンを形成する三層構造などがある。
また、走査線１０７＿ｍ−１及び走査線１０７＿ｍの材料として、画素電極１２１に適用可能な透光性を有する導電性材料を用いることができる。なお、本発明の一態様である半導体装置を反射型の表示装置とする場合、画素電極１２１に透光性を有していない導電性材料（例えば金属材料）を用いることができる。その際は基板１０２も透光性を有していない基板を用いることができる。
さらに、走査線１０７＿ｍ−１及び走査線１０７＿ｍの材料として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物や、窒素を含むＩｎ−Ｓｎ系酸化物や、窒素を含むＩｎ−Ｇａ系酸化物や、窒素を含むＩｎ−Ｚｎ系酸化物や、窒素を含むＳｎ系酸化物や、窒素を含むＩｎ系酸化物や、金属窒化物（ＩｎＮ、ＳｎＮなど）を用いることができる。これらの材料は５ｅＶ（電子ボルト）以上の仕事関数を有する。これら窒素を含む金属酸化物を当該走査線（ゲート電極）として用いることで、トランジスタ１０３のしきい値電圧をプラス方向に変動させることができ、所謂ノーマリーオフ特性を有するトランジスタを実現できる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物を用いる場合、少なくとも酸化物半導体膜１１１より高い窒素濃度、具体的には窒素濃度が７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸化物を用いることができる。
走査線１０７＿ｍ−１及び走査線１０７＿ｍにおいて、低抵抗材料であるアルミニウムや銅を用いることが好ましい。アルミニウムや銅を用いることで、信号遅延を低減し、表示品位を高めることができる。なお、アルミニウムは耐熱性が低く、ヒロック、ウィスカー、あるいはマイグレーションによる不良が発生しやすい。アルミニウムのマイグレーションを防ぐため、アルミニウムに、モリブデン、チタン、タングステンなどの、アルミニウムよりも融点の高い金属材料を積層することが好ましい。また、銅を用いる場合も、マイグレーションによる不良や銅元素の拡散を防ぐため、銅に、モリブデン、チタン、タングステンなどの、銅よりも融点の高い金属材料を積層することが好ましい。
また、図５及び図６に示したように、走査線１０７＿ｍ（走査線１０７＿ｍ−１）は、酸化物半導体膜１１１を走査線１０７＿ｍの領域内に設けることが可能な形状として設けることが好ましい。図５のように酸化物半導体膜１１１が設けられる領域において突出した形状とし、酸化物半導体膜１１１を走査線１０７＿ｍの内側に設けることができるようにすることが好ましい。このようにすることで、基板１０２の走査線１０７＿ｍが設けられている面とは反対の面（基板１０２の裏面）から照射される光（液晶表示装置においてはバックライトなど光源の光）を、走査線１０７＿ｍが遮光するため、トランジスタ１０３の電気特性（例えばしきい値電圧など）の変動又は低下を抑制することができる。
ゲート絶縁膜１２７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウム又はＧａ−Ｚｎ系金属酸化物などの絶縁材料を用いた、単層構造又は積層構造で設ける。なお、酸化物半導体膜１１１との界面特性を向上させるため、ゲート絶縁膜１２７において少なくとも酸化物半導体膜１１１と接する領域は酸化絶縁膜であることが好ましい。
また、ゲート絶縁膜１２７として、酸素、水素、水などに対するバリア性を有する絶縁膜を設けることで、酸化物半導体膜１１１に含まれる酸素の外部への拡散と、外部から酸化物半導体膜１１１への水素、水などの侵入を防ぐことができる。酸素、水素、水などに対するバリア性を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、窒化シリコン膜などがある。
また、ゲート絶縁膜１２７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素を有するハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素を有するハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタ１０３のゲートリーク電流を低減できる。
また、ゲート絶縁膜１２７は、以下の積層構造とすることが好ましい。第１の窒化シリコン膜として、欠陥量が少ない窒化シリコン膜を設け、第１の窒化シリコン膜上に第２の窒化シリコン膜として、水素脱離量及びアンモニア脱離量の少ない窒化シリコン膜を設け、第２の窒化シリコン膜上に、上記ゲート絶縁膜１２７として適用できる酸化絶縁膜のいずれかを設けた積層構造である。
第２の窒化シリコン膜としては、昇温脱離ガス分析法において、水素分子の脱離量が５×１０２１分子／ｃｍ３未満、好ましくは３×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２１分子／ｃｍ３以下であり、アンモニア分子の脱離量が１×１０２２分子／ｃｍ３未満、好ましくは５×１０２１分子／ｃｍ３以下、さらに好ましくは１×１０２１分子／ｃｍ３以下である窒化絶縁膜を用いることが好ましい。上記第１の窒化シリコン膜及び第２の窒化シリコン膜をゲート絶縁膜１２７の一部として用いることで、ゲート絶縁膜１２７として、欠陥量が少なく、且つ水素及びアンモニアの脱離量の少ないゲート絶縁膜を形成することができる。この結果、ゲート絶縁膜１２７に含まれる水素及び窒素の、酸化物半導体膜１１１への移動量を低減することが可能である。
なお、酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜及びゲート絶縁膜の界面又はゲート絶縁膜に捕獲準位（界面準位ともいう。）が存在すると、トランジスタのしきい値電圧の変動、代表的にはしきい値電圧のマイナス方向への変動、及びトランジスタがオン状態となるときにドレイン電流が一桁変化するのに必要なゲート電圧を示すサブスレッショルド係数（Ｓ値）の増大の原因となる。この結果、トランジスタごとに電気特性が変動するという問題がある。このため、ゲート絶縁膜１２７として、欠陥量の少ない窒化シリコン膜を用いることで、また、酸化物半導体膜１１１と接する領域に酸化絶縁膜を設けることで、しきい値電圧のマイナスシフトを低減すると共に、Ｓ値の増大を抑制することができる。
ゲート絶縁膜１２７の厚さは、５ｎｍ以上４００ｎｍ以下、好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１１１は、非晶質構造、単結晶構造、又は多結晶構造とすることができる。また、酸化物半導体膜１１１の厚さは、１ｎｍ以上１００ｎｍ以下、好ましくは１ｎｍ以上５０ｎｍ以下、より好ましくは１ｎｍ以上３０ｎｍ以下、更に好ましくは３ｎｍ以上２０ｎｍ以下とすることである。
酸化物半導体膜１１１に適用可能な酸化物半導体として、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上の酸化物半導体がある。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ１０３のオフ電流を低減することができる。
酸化物半導体膜１１１に適用可能な酸化物半導体は、少なくともインジウム（Ｉｎ）若しくは亜鉛（Ｚｎ）を含むことが好ましい。又は、ＩｎとＺｎの双方を含むことが好ましい。また、当該酸化物半導体を用いたトランジスタの電気特性の変動を減らすため、それらと共に、スタビライザーの一又は複数を有することが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）などがある。
酸化物半導体膜１１１に適用できる酸化物半導体としては、例えば、酸化インジウム、酸化スズ、酸化亜鉛、二種類の金属を含む酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三種類の金属を含む酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四種類の金属を含む酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素、若しくは上記のスタビライザーとしての元素を示す。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系金属酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系金属酸化物を用いるとよい。なお、金属酸化物の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
しかし、これらに限られず、必要とする半導体特性及び電気特性（電界効果移動度、しきい値電圧など）に応じて適切な原子数比のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。例えば、Ｉｎ−Ｓｎ−Ｚｎ系金属酸化物では比較的容易に高い電界効果移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物でも、バルク内欠陥密度を低くすることにより、電界効果移動度を上げることができる。
酸化物半導体膜１１９は、酸化物半導体膜１１１に適用可能な酸化物半導体を用いることができる。酸化物半導体膜１１１を形成すると共に酸化物半導体膜１１９を形成することができることから、酸化物半導体膜１１９は酸化物半導体膜１１１を構成する酸化物半導体の金属元素を含む。
トランジスタ１０３の保護絶縁膜、及び容量素子１０５の誘電体膜として機能する絶縁膜１２９と、絶縁膜１３１と、絶縁膜１３２とは、ゲート絶縁膜１２７に適用できる材料を用いた絶縁膜である。特に、絶縁膜１２９及び絶縁膜１３１は酸化絶縁膜とし、絶縁膜１３２は窒化絶縁膜とすることが好ましい。また、絶縁膜１３２を窒化絶縁膜とすることで外部から水素や水などの不純物がトランジスタ１０３（特に酸化物半導体膜１１１）に侵入することを抑制できる。なお、絶縁膜１２９は設けない構造であってもよい。
また、絶縁膜１２９及び絶縁膜１３１の一方又は双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜であることが好ましい。このようにすることで、酸化物半導体膜１１１からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を酸化物半導体膜１１１に移動させ、酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある酸化絶縁膜を用いることで、酸化物半導体膜１１１に含まれる酸素欠損を補填することができる。なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方において、化学量論的組成よりも過剰に酸素を含む領域（酸素過剰領域）が部分的に存在している酸化絶縁膜であってもよく、少なくとも酸化物半導体膜１１１と重畳する領域に酸素過剰領域が存在することで、酸化物半導体膜１１１からの酸素の脱離を防止するとともに、酸素過剰領域に含まれる当該酸素を酸化物半導体膜１１１に移動させ、酸素欠損を補填することが可能となる。
絶縁膜１３１が化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜である場合、絶縁膜１２９は、酸素を透過する酸化絶縁膜とすることが好ましい。絶縁膜１２９において、外部から絶縁膜１２９に入った酸素は、全て絶縁膜１２９を通過して移動せず、絶縁膜１２９にとどまる酸素もある。また、あらかじめ絶縁膜１２９に含まれており、絶縁膜１２９から外部に移動する酸素もある。そこで、絶縁膜１２９は酸素の拡散係数が大きい酸化絶縁膜であることが好ましい。
また、絶縁膜１２９は酸化物半導体膜１１１と接することから、酸素を透過させるだけではなく、酸化物半導体膜１１１との界面準位密度を低減できる酸化絶縁膜であることが好ましい。例えば、絶縁膜１２９は絶縁膜１３１よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５．０×１０１６ｓｐｉｎｓ／ｃｍ３以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、絶縁膜１２９に含まれるダングリングボンドの存在量に対応する。
絶縁膜１２９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。絶縁膜１３１の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
また、酸化物半導体膜１１１上に設けられる絶縁膜１２９を、酸素を透過させると共に、酸化物半導体膜１１１との界面準位密度を低減できる酸化絶縁膜とし、絶縁膜１３１を、酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とすることで、酸化物半導体膜１１１へ酸素を供給することが容易になり、酸化物半導体膜１１１からの酸素の脱離を防止すると共に、絶縁膜１３１に含まれる酸素を酸化物半導体膜１１１に移動させ、酸化物半導体膜１１１に含まれる酸素欠損を補填することが可能となる。この結果、トランジスタ１０３がノーマリーオン特性となることを抑制することができる。
なお、絶縁膜１２９及び絶縁膜１３１の一方又は双方を、酸化窒化シリコン又は窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳより得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。このようにすることで、トランジスタ１０３に含まれる酸化物半導体膜１１１への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。
絶縁膜１３２を窒化絶縁膜とする場合、絶縁膜１２９及び絶縁膜１３１の一方又は双方が窒素に対するバリア性を有する絶縁膜であることが好ましい。例えば、緻密な酸化絶縁膜とすることで窒素に対するバリア性を有することができ、具体的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチング速度が１０ｎｍ／分以下である酸化絶縁膜とすることが好ましい。
絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けることができる。当該窒化絶縁膜としては、例えば、ＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０２１／ｃｍ３未満であり、好ましくは３．０×１０２１／ｃｍ３未満であり、さらに好ましくは１．０×１０２１／ｃｍ３未満である窒化絶縁膜である。
また、上記窒化絶縁膜は段差被覆性に優れていることからトランジスタ１０３の保護絶縁膜として有用である。
絶縁膜１３２は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。
また、絶縁膜１３１上に設けられる絶縁膜１３２として、窒化絶縁膜を用いることで、外部から水素や水などの不純物が、酸化物半導体膜１１１及び酸化物半導体膜１１９に侵入することを抑制できる。さらには、絶縁膜１３２として、水素含有量が少ない窒化絶縁膜を設けることで、トランジスタ１０３の電気特性変動を抑制することができる。
絶縁膜１３１と絶縁膜１３２との間に、酸化シリコン膜を設けて絶縁膜１３２に上記窒化絶縁膜を用いることで、外部から水素や水などの不純物が酸化物半導体膜１１１及び酸化物半導体膜１１９に侵入することをさらに抑制できる。
また、絶縁膜１３１と絶縁膜１３２との間に、有機シランガスを用いたＣＶＤ法により形成した酸化シリコン膜を設けてもよい。当該酸化シリコン膜は段差被覆性に優れていることからトランジスタ１０３の保護絶縁膜として有用である。当該酸化シリコン膜は３００ｎｍ以上６００ｎｍ以下で設けることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。
画素電極１２１は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料で設ける。
基板１５０は、基板１０２に適用できる基材を用いることができる。
遮光膜１５２は、ブラックマトリクスとも呼ばれ、液晶表示装置においてバックライトなどの光源の光漏れの抑制や、カラーフィルタを用いてカラー表示を行う際に生じる混色によるコントラスト低下の抑制などのために設けられる。遮光膜１５２は、汎用されているものを用いて設けることができる。例えば、遮光性を有する材料として金属や、顔料を含む有機樹脂などが挙げられる。なお、遮光膜１５２は、トランジスタ１０３と重畳する領域の他、走査線駆動回路１０４、信号線駆動回路１０６（図１（Ａ）参照）などの画素部１００以外の領域に設けてもよい。
また、画素部１００において、各画素に設けられる遮光膜の間に、所定の波長の光を透過させる機能を有する着色膜を設けてもよい。さらには、遮光膜及び着色膜と、対向電極の間にオーバーコート膜を設けてもよい。
対向電極１５４は、画素電極１２１に適用できる材料を適宜用いて設ける。
配向膜１５６及び配向膜１５８は、ポリアミドなどの汎用されているものを用いて設けることができる。
液晶１６０は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相などを示す。
また、液晶１６０は、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いる。なお、配向膜は有機樹脂で構成されており、有機樹脂は水素又は水などを含むことから、本発明の一態様である半導体装置のトランジスタの電気特性を低下させるおそれがある。そこで、液晶１６０として、ブルー相を用いることで、有機樹脂を用いずに本発明の一態様である半導体装置を作製することができ、信頼性の高い半導体装置を得ることができる。
なお、液晶素子１０８は、液晶素子の１０８の表示モードにもとづいて、画素電極１２１及び対向電極１５４などの形状の変形や、リブと呼ばれる突起の形成など、適宜構成を変えることができる。
また、本発明の一態様である半導体装置において、偏光部材（偏光基板）の偏光軸を遮光膜１５２に対して平行になるように設け、当該半導体装置の表示モードを、電圧を加えていない状態で液晶素子１０８がバックライトなどの光源の光を透過させないノーマリーブラックとすることで、画素１０１の設ける遮光膜１５２に領域を縮小できる、又は無くすことができる。この結果、画素密度が高い表示装置のように１画素の大きさが小さい場合でも、開口率を向上させることができる。また、透光性を有する容量素子を用いることでさらに開口率を向上させることができる。
＜半導体装置の作製方法＞
次に、上記半導体装置の作製方法について、図７及び図８を用いて説明する。
まず、基板１０２に、走査線１０７＿ｍ−１及び走査線１０７＿ｍを形成し、走査線１０７＿ｍ−１及び走査線１０７＿ｍを覆うように、後にゲート絶縁膜１２７に加工される絶縁膜を形成し、当該絶縁膜の走査線１０７＿ｍ−１と接する領域の一部に開口１２３を形成することでゲート絶縁膜１２７を形成し、走査線１０７＿ｍと重畳する領域に酸化物半導体膜１１１を形成し、後に画素電極１２１が形成される領域と重畳するように酸化物半導体膜１１９をゲート絶縁膜１２７上及び開口１２３に形成する（図７（Ａ）参照）。
走査線１０７＿ｍ−１及び走査線１０７＿ｍは、上記列挙した材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該導電膜は、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いて形成することができる。なお、当該導電膜の厚さは特に限定されず、形成する時間や所望の抵抗率などを考慮して決めることができる。当該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該導電膜の加工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。
後にゲート絶縁膜１２７に加工される絶縁膜は、ゲート絶縁膜１２７に適用可能な材料を用いて、ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。また、ゲート絶縁膜１２７に酸化ガリウムを適用する場合は、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて絶縁膜を形成することができる。
開口１２３は、当該絶縁膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。なお、当該マスク及び当該加工は、走査線１０７＿ｍ−１及び走査線１０７＿ｍの形成工程を参照して実施できる。
酸化物半導体膜１１１及び酸化物半導体膜１１９は、上記列挙した酸化物半導体を用いて酸化物半導体膜を形成し、当該酸化物半導体膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該酸化物半導体膜は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法などを用いて形成することができる。印刷法を用いることで、素子分離された酸化物半導体膜１１１及び酸化物半導体膜１１９をゲート絶縁膜１２７上に直接形成することができる。スパッタリング法で当該酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置又はＤＣ電源装置などを適宜用いることができる。スパッタリングガスは、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、希ガス及び酸素の混合ガス雰囲気を適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。なお、当該マスクは、例えばフォトリソグラフィ工程によって形成したレジストマスクとすることができる。また、当該酸化物半導体膜の加工はドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。所望の形状にエッチングできるよう、材料に合わせてエッチング条件（エッチングガスやエッチング液、エッチング時間、温度など）を適宜設定する。
酸化物半導体膜１１１及び酸化物半導体膜１１９を形成した後に加熱処理をし、酸化物半導体膜１１１及び酸化物半導体膜１１９の脱水素化又は脱水化をすることが好ましい。当該加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。なお、当該加熱処理は酸化物半導体膜１１１及び酸化物半導体膜１１９に加工する前の酸化物半導体膜に行ってもよい。
当該加熱処理において、加熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、又は熱輻射によって、被処理物を加熱する装置であってもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
当該加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、又は希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、又は希ガスに水素、水などが含まれないことが好ましい。不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、処理時間は３分〜２４時間とする。
なお、基板１０２と、走査線１０７＿ｍ−１及び走査線１０７＿ｍ並びにゲート絶縁膜１２７との間に下地絶縁膜を設ける場合、当該下地絶縁膜は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウムなどで形成することができる。なお、下地絶縁膜を、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウムなどで形成することで、基板１０２から不純物、代表的にはアルカリ金属、水、水素などが酸化物半導体膜１１１に拡散することを抑制できる。下地絶縁膜は、スパッタリング法又はＣＶＤ法を用いて形成することができる。
次に、ゲート絶縁膜１２７上、ソース電極として機能する領域を含む信号線１０９＿ｎ、及びドレイン電極として機能する領域を含む導電膜１１３を形成する（図７（Ｂ）参照）。
信号線１０９＿ｎ、及び導電膜１１３は、信号線１０９＿ｎ及び導電膜１１３に適用できる材料を用いて導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。当該マスク及び当該加工は、走査線１０７＿ｍ−１及び走査線１０７＿ｍと同じようにして行うことができる。なお、信号線１０９＿ｎ、及び導電膜１１３を形成した後、酸化物半導体膜１１１の表面を洗浄することで、トランジスタ１０３の電気特性の変動を低減することができる。例えば、上記洗浄としては、希釈したリン酸溶液を用いることができ、具体的には８５％のリン酸を１００倍に希釈したリン酸溶液を用いることができる。
次に、酸化物半導体膜１１１、酸化物半導体膜１１９、信号線１０９＿ｎ、導電膜１１３及びゲート絶縁膜１２７上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成し、絶縁膜１３０上に絶縁膜１３３を形成する（図８（Ａ）参照）。なお、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３は連続して形成することが好ましい。このようにすることで、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３のそれぞれの界面に不純物が混入することを抑制できる。
絶縁膜１２８は、絶縁膜１２９に適用可能な材料を用いて、ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。絶縁膜１３０は、絶縁膜１３１に適用可能な材料を用いて形成できる。絶縁膜１３３は、絶縁膜１３２に適用可能な材料を用いて形成できる。
絶縁膜１２９に酸化物半導体膜１１１との界面準位密度を低減できる酸化絶縁膜を適用する場合、絶縁膜１２８は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、絶縁膜１２８（絶縁膜１２９）に含まれる水素含有量を低減することが可能であると共に、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドを低減することができる。絶縁膜１３０（絶縁膜１３１）から移動する酸素は、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドによって捕獲される場合があるため、絶縁膜１２８（絶縁膜１２９）に含まれるダングリングボンドが低減されていると、絶縁膜１３０（絶縁膜１３１）に含まれる酸素を酸化物半導体膜１１１に効率よく移動させることができ、酸化物半導体膜１１１に含まれる酸素欠損を補填することが可能である。この結果、酸化物半導体膜１１１に混入する水素量を低減できると共に酸化物半導体膜１１１に含まれる酸素欠損を低減させることが可能である。
絶縁膜１３１を上記の酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とする場合、絶縁膜１３０は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件である。
絶縁膜１３０の原料ガスは、絶縁膜１２８の形成に適用できる原料ガスとすることができる。
絶縁膜１３０の形成条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜１３０中における酸素含有量が化学量論的組成よりも多くなる。また、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱い。したがって、後の工程の加熱処理により膜中の酸素の一部を脱離させることができる。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、酸化物半導体膜１１１上に絶縁膜１２８が設けられている。このため、絶縁膜１３０の形成工程において、絶縁膜１２８が酸化物半導体膜１１１の保護膜となる。この結果、パワー密度の高い高周波電力を用いて絶縁膜１３０を形成しても、酸化物半導体膜１１１へのダメージを抑制できる。
また、絶縁膜１３０は膜厚を厚くすることで加熱によって脱離する酸素の量を多くすることができることから、絶縁膜１３０は絶縁膜１２８より厚く設けることが好ましい。絶縁膜１２８を設けることで絶縁膜１３０を厚く設ける場合でも被覆性を良好にすることができる。
絶縁膜１３２はスパッタリング法、ＣＶＤ法等を用いて形成することができる。絶縁膜１３２を水素含有量が少ない窒化絶縁膜で設ける場合、絶縁膜１３３は以下の形成条件を用いて形成できる。なお、ここでは当該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。
絶縁膜１３３の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。
なお、絶縁膜１３１と絶縁膜１３２との間に、有機シランガスを用いたＣＶＤ法により形成した酸化シリコン膜を設ける場合は、上記列挙した有機シランガスを用いてＣＶＤ法により酸化シリコン膜を絶縁膜１３０上に形成する。
少なくとも絶縁膜１３０を形成した後に加熱処理を行い、絶縁膜１２８又は絶縁膜１３０に含まれる酸素を少なくとも酸化物半導体膜１１１に移動させ、酸化物半導体膜１１１の酸素欠損を補填することが好ましい。なお、当該加熱処理は、酸化物半導体膜１１１及び酸化物半導体膜１１９の脱水素化又は脱水化を行う加熱処理の詳細を参照して適宜行うことができる。
また、トランジスタ１０３の好ましい形成手順の１つは、絶縁膜１３０として、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成し、絶縁膜１３０を形成した後に３５０℃の加熱処理を行い、上記列挙した有機シランガスを用い、基板温度を３５０℃に保持したＣＶＤ法で酸化シリコン膜を形成し、絶縁膜１３２として基板温度を３５０℃として、水素含有量が少ない窒化絶縁膜を形成することである。
次に、絶縁膜１２８、絶縁膜１３０及び絶縁膜１３３の導電膜１１３と重畳する領域に、導電膜１１３に達する開口１１７を形成して、絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２を形成し（図８（Ｂ）参照）、開口１１７及び絶縁膜１３２上に画素電極１２１を形成する（図６参照）。
開口１１７は、開口１２３と同様にして形成することができる。画素電極１２１は、上記列挙した材料を用い、開口１１７を通じて導電膜１１３に接する導電膜を形成し、当該導電膜上にマスクを形成し、当該マスクを用いて加工することにより形成できる。なお、当該マスク及び当該加工は、走査線１０７＿ｍ−１及び走査線１０７＿ｍと同じようにして行うことができる。
次に、絶縁膜１３２上及び画素電極１２１上に配向膜１５８を形成する。また、基板１５０上に遮光膜１５２を形成する。そして、遮光膜１５２を覆うように対向電極１５４を形成し、対向電極１５４上に配向膜１５６を形成する。さらに、配向膜１５８上に液晶１６０を設けて、配向膜１５６が液晶１６０に接するように基板１５０を基板１０２上に設けてシール材（図示せず）によって基板１０２と基板１５０とを固定する。
配向膜１５６及び配向膜１５８は、上記した材料を用いてスピンコート法や印刷法など各種成膜方法を適宜利用することで形成できる。
遮光膜１５２は、例えば、チタン、クロムなどの金属をスパッタリング法で成膜し、マスクを用いて加工することで形成できる。
対向電極１５４は、画素電極１２１に適用できる材料を用いて、ＣＶＤ法やスパッタリング法などの各種成膜方法を利用して形成できる。
液晶１６０は、配向膜１５８上にディスペンサ法（滴下法）で直接設けることができる。また、基板１０２と基板１５０とを貼り合わせてから毛細管現象などを用いて液晶１６０を注入させてもよい。また、液晶１６０を、配向させやすくするために、配向膜１５６及び配向膜１５８にラビング工程を行うことが好ましい。
以上の工程により、本発明の一態様である半導体装置を作製することができる（図６参照）。
＜変形例１＞
本発明の一態様である半導体装置において、容量素子を構成する一方の電極として機能する半導体膜（具体的には酸化物半導体膜）と、容量線として機能する走査線との接続は、適宜変更することができる。例えば、当該半導体膜の導電性を増大させるために、導電膜を当該半導体膜の一部に接して設け、当該導電膜によって当該半導体膜と当該走査線とを電気的に接続することができる。
なお、以下、変形例を示す図面においては、図面の明瞭化のため、基板１５０、遮光膜１５２、対向電極１５４、配向膜１５６、配向膜１５８、及び液晶１６０を省略している。また、変形例を示す図面において、図５又は図６で用いた符号を適宜用いる。
本構造の具体例について、図９及び図１０を用いて説明する。なお、ここでは、図５及び図６に示した構造と異なる点についてのみ説明する。図９は画素１０１（ｍ，ｎ）の上面図であり、図１０（Ａ）は図９の一点鎖線Ａ１−Ａ２間、及び一点鎖線Ｂ１−Ｂ２間の断面図であり、図１０（Ｂ）は図９の一点鎖線Ｃ１−Ｃ２間の断面図である。
図９に示した画素１０１（ｍ，ｎ）において、導電膜１６７は、酸化物半導体膜１１９の外周に沿って接しており、開口１２３を通じて走査線１０７＿ｍ−１と接して設けられている。導電膜１６７は、信号線１０９＿ｎ及び導電膜１１３の形成工程を利用して形成できる。それゆえ、導電膜１６７は遮光性を有する場合があるため、ループ状に形成することが好ましい。なお、導電膜１６７と酸化物半導体膜１１９との接触面積が大きくなるほど、酸化物半導体膜１１９は容量素子１０５の一方の電極として容易に機能する。
また、図９に示した画素１０１（ｍ，ｎ）において、酸化物半導体膜１１９及び走査線１０７＿ｍ−１が導電膜１６７に接するようにするため、酸化物半導体膜１１９の形状を適宜変えることが好ましい。
図１０（Ａ）及び図１０（Ｂ）に示すように、導電膜１６７は、容量素子１０５の酸化物半導体膜１１９の端部を覆うように設けられる。
また、導電膜１６７はループ状の部分が分離された状態で酸化物半導体膜１１９に接して設けられていてもよい。
図９及び図１０に示した画素１０１（ｍ，ｎ）は、導電膜１６７がループ状に設けられた構造であるが、導電膜１６７は酸化物半導体膜１１９の外周の一部のみに接して設けられている構造であってもよい（図１１参照）。なお、図１１に示した画素１０１（ｍ，ｎ）においても導電膜１６７によって、酸化物半導体膜１１９と走査線１０７＿ｍ−１とが電気的に接続される。
なお、酸化物半導体膜１１９が走査線１０７＿ｍ−１に直接接する構成において、酸化物半導体膜１１９の導電性を向上させるために導電膜１６７を酸化物半導体膜１１９の一部に接して設けてもよい。つまり、導電膜１６７は酸化物半導体膜１１９のみに接し、走査線１０７＿ｍ−１に接していない構造であってもよい。例えば、図１２及び図１３に示すように、導電膜１６７がループ状に形成されているが、走査線１０７＿ｍ−１に接していない構造であってもよい。図１２は、当該構造の画素１０１（ｍ，ｎ）の上面図であり、図１３（Ａ）は、図１２の一点鎖線Ａ１−Ａ２間、及び一点鎖線Ｂ１−Ｂ２間の断面図であり、図１３（Ｂ）は図１２の一点鎖線Ｃ１−Ｃ２間の断面図である。
＜変形例２＞
また、図５及び図６に示した画素１０１（ｍ，ｎ）、又は図９乃至図１３に示した画素１０１（ｍ，ｎ）において、画素電極１２１と導電膜１１３との間に生じる寄生容量、又は画素電極１２１と導電膜１６７との間に生じる寄生容量を低減するため、当該寄生容量が生じる領域に有機絶縁膜を設けることができる。別言すると、当該有機絶縁膜は、上記画素１０１（ｍ，ｎ）において部分的に設けられる。
当該有機絶縁膜としては、感光性、非感光性の有機樹脂を適用でき、例えば、アクリル樹脂、ベンゾシクロブテン系樹脂、エポキシ樹脂、又はシロキサン系樹脂などを用いることができる。また、有機絶縁膜としては、ポリアミドを用いることができる。
当該有機絶縁膜を部分的に設けるために上記列挙した材料を用いて絶縁膜を形成した後、当該絶縁膜の加工が必要となる場合がある。当該有機絶縁膜の形成方法は特に限定されず、用いる材料に応じて適宜選択できる。例えば、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷などを適用することができる。また、当該有機絶縁膜として感光性の有機樹脂を用いることで、当該有機絶縁膜を形成する際にレジストマスクが不要となり、工程を簡略化できる。
一般に、有機樹脂は水素や水を多く含んでおり、有機樹脂がトランジスタ１０３（特に酸化物半導体膜１１１）上に設けられると、有機樹脂に含まれる水素や水がトランジスタ１０３（特に酸化物半導体膜１１１）に拡散し、トランジスタ１０３の電気特性を劣化させる可能性がある。従って、少なくとも、酸化物半導体膜１１１に重畳する領域には有機樹脂を設けないことが好ましい。
＜変形例３＞
図５及び図６に示した画素１０１（ｍ，ｎ）、並びに図９乃至図１３に示した画素１０１（ｍ，ｎ）において、トランジスタ１０３の形状はこれらの図面に示したトランジスタの形状に限定されず、適宜変更することができる。例えば、トランジスタ１０３は、図１４に示した画素１０１（ｍ，ｎ）のように、信号線１０９＿ｎに含まれるソース電極として機能する領域がＵ字型（Ｃ字型、コの字型、又は馬蹄型）であり、導電膜１１３のドレイン電極として機能する領域を囲む形状のトランジスタ１６９であってもよい。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタのオン電流の量を増やすことが可能となる。なお、図１４に示した画素１０１（ｍ，ｎ）おいて、他の構成は図５と同様である。
＜変形例４＞
また、図５及び図６に示した画素１０１（ｍ，ｎ）、並びに図９乃至図１３に示した画素１０１（ｍ，ｎ）において、トランジスタ１０３としてチャネルエッチ構造のトランジスタを用いている。トランジスタ１０３は、図１５に示すように、チャネル保護型のトランジスタ１８３を用いることができる。なお、図１５において、酸化物半導体膜１１１と、ソース電極として機能する領域を含む信号線１０９＿ｎ及びドレイン電極として機能する領域を含む導電膜１１３との間にチャネル保護膜１８２が設けられている点以外の構成は図６に示したトランジスタ１０３と同じである。
図１５に示すトランジスタ１８３は、酸化物半導体膜１１１上にチャネル保護膜１８２を形成した後、信号線１０９＿ｎ及び導電膜１１３を形成する。チャネル保護膜１８２はトランジスタ１０３の絶縁膜１２９の材料で形成することができる。このようにすることで、トランジスタ１８３において、トランジスタ１０３の絶縁膜１２９に相当する絶縁膜を別途設ける必要がなくなる。チャネル保護膜１８２を設けることで、酸化物半導体膜１１１の表面は、信号線１０９＿ｎ及び導電膜１１３の形成工程で用いるエッチャントやエッチングガスに曝されず、酸化物半導体膜１１１及びチャネル保護膜１８２の間の不純物を低減できる。この結果、トランジスタ１８３の信号線１０９＿ｎ及び導電膜１１３の間に流れるリーク電流を低減することが可能である。また、チャネル保護膜１８２を有することで、信号線１０９及び導電膜１１３を形成する際に行う加工によって、酸化物半導体膜１１１（特にチャネル形成領域）にダメージが入ることを抑制することができる。
＜変形例５＞
また、図５及び図６に示した画素１０１（ｍ，ｎ）、並びに図９乃至図１３に示した画素１０１（ｍ，ｎ）において、トランジスタ１０３は、酸化物半導体膜１１１が、ゲート絶縁膜１２７とソース電極として機能する領域を含む信号線１０９＿ｎ及びドレイン電極として機能する領域を含む導電膜１１３との間に位置するトランジスタである。トランジスタ１０３として、図１６に示すように、酸化物半導体膜１９５が、ソース電極として機能する領域を含む信号線１０９＿ｎ及びドレイン電極として機能する領域を含む導電膜１１３と、絶縁膜１２９との間に位置するトランジスタ１９０を用いることができる。なお、図１６において、酸化物半導体膜１９５の位置以外の構成は図６に示したトランジスタ１０３と同じである。
図１６に示すトランジスタ１９０は、信号線１０９＿ｎ及び導電膜１１３を形成した後、酸化物半導体膜１９５を形成する。このため、酸化物半導体膜１９５の表面は、信号線１０９＿ｎ及び導電膜１１３の形成工程で用いるエッチャントやエッチングガスに曝されず、酸化物半導体膜１９５及び絶縁膜１２９の間の不純物を低減できる。この結果、トランジスタ１９０の信号線１０９＿ｎ及び導電膜１１３間に流れるリーク電流を低減することができる。
＜変形例６＞
また、図５及び図６に示した画素１０１（ｍ，ｎ）、並びに図９乃至図１３に示した画素１０１（ｍ，ｎ）において、トランジスタ１０３は、１つのゲート電極を有するトランジスタを示したが、その代わりに、図１７に示すように、酸化物半導体膜１１１を介して対向する２つのゲート電極を有するトランジスタ１８５を用いることができる。
トランジスタ１８５は、本実施の形態で説明したトランジスタ１０３、トランジスタ１６９、トランジスタ１８３、又はトランジスタ１９０の絶縁膜１３２上に、導電膜１８７を有する。導電膜１８７は、少なくとも酸化物半導体膜１１１のチャネル形成領域と重なる。例えば、導電膜１８７は、チャネル長方向の幅において、トランジスタのソース電極として機能する領域を含む信号線１０９＿ｎとドレイン電極として機能する導電膜１１３との間の幅よりも短い形状とすることができる。導電膜１８７を酸化物半導体膜１１１のチャネル形成領域と重なる位置に設け、導電膜１８７の電位は、信号線１０９＿ｎに入力されるビデオ信号の最低電位とすることが好ましい。この結果、酸化物半導体膜１１１の導電膜１８７側の領域において、ソース電極及びドレイン電極の間に流れる電流を制御することが可能である。それゆえ、画素部１００に設けられるトランジスタ間における電気特性の変動を低減することができる。また、導電膜１８７を設けることで、周囲の電界の変化が酸化物半導体膜１１１へ与える影響を軽減し、トランジスタの信頼性を向上させることができる。
以上より、容量素子の一方の電極として、トランジスタの半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした容量素子を有する半導体装置を作製することができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。
また、トランジスタの半導体膜（具体的には酸化物半導体膜）は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置である。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置であり、上記実施の形態と異なる構造の半導体装置について、図面を用いて説明する。本実施の形態で説明する半導体装置は、上記実施の形態と比較して容量素子の構造が異なる。なお、本実施の形態で説明する半導体装置において、上記実施の形態で説明した半導体装置と同様の構成は、上記実施の形態を参照することができる。
＜半導体装置の構成＞
本実施の形態で説明する画素の上面図を図１８に示す。図１８に示した画素１０１（ｍ，ｎ）は、図５に示した画素１０１（ｍ，ｎ）の容量素子１０５を容量素子２０５とした構成である。図１８に示した画素１０１（ｍ，ｎ）は、図５に示した画素１０１（ｍ，ｎ）と比較して、二点鎖線内の領域において絶縁膜２３２（図示せず）が酸化物半導体膜１１９に接して設けられている。つまり、図１８に示した画素１０１（ｍ，ｎ）は、二点鎖線内の領域において絶縁膜２２９（図示せず）及び絶縁膜２３１（図示せず）が除去されている。従って、容量素子２０５は、一方の電極として機能する酸化物半導体膜１１９と、他方の電極である画素電極１２１と、誘電体膜である絶縁膜２３２（図示せず）とで構成されている。
次いで、図１８の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図１９に示す。
図１８に示した画素１０１（ｍ，ｎ）の断面構造は以下の通りである。基板１０２上に、ゲート電極として機能する領域を含む走査線１０７＿ｍと、走査線１０７＿ｍ−１とが設けられている。走査線１０７＿ｍ−１及び走査線１０７＿ｍ上にゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７＿ｍと重畳する領域上に酸化物半導体膜１１１が設けられている。走査線１０７＿ｍ−１と接しているゲート絶縁膜１２７の一部に、走査線１０７＿ｍ−１に達する開口１２３が設けられており、ゲート絶縁膜１２７上及び開口１２３には酸化物半導体膜１１９が設けられている。酸化物半導体膜１１１上、及びゲート絶縁膜１２７上にソース電極として機能する領域を含む信号線１０９＿ｎと、ドレイン電極として機能する領域を含む導電膜１１３とが設けられている。少なくともトランジスタ１０３となる領域において、ゲート絶縁膜１２７上、信号線１０９＿ｎ上、酸化物半導体膜１１１上、及び導電膜１１３上にトランジスタ１０３の保護絶縁膜として機能する絶縁膜２２９、絶縁膜２３１、及び絶縁膜２３２が設けられている。また、少なくとも容量素子２０５となる領域において、酸化物半導体膜１１９上に絶縁膜２３２が設けられている。絶縁膜２２９、絶縁膜２３１、及び絶縁膜２３２には導電膜１１３に達する開口１１７が設けられており、開口１１７及び絶縁膜２３２上に画素電極１２１が設けられている。なお、基板１０２と、走査線１０７＿ｍ−１及び走査線１０７＿ｍ並びにゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい。
絶縁膜２２９は、実施の形態１で説明した絶縁膜１２９と同様の絶縁膜である。絶縁膜２３１は、実施の形態１で説明した絶縁膜１３１と同様の絶縁膜である。絶縁膜２３２は、実施の形態１で説明した絶縁膜１３２と同様の絶縁膜である。
本実施の形態における容量素子２０５のように、一方の電極として機能する酸化物半導体膜１１９と他方の電極である画素電極１２１との間に設けられる誘電体膜を絶縁膜２３２とすることで、誘電体膜の厚さを、実施の形態１における容量素子１０５の誘電体膜に比べて薄くすることができる。従って、本実施の形態における容量素子２０５は、実施の形態１における容量素子１０５よりも単位面積あたりの電荷容量を増大させることができる。
また、容量素子２０５は、容量素子１０５よりも単位面積あたりの電荷容量が大きいため、容量素子１０５と同等の電荷容量とするために必要な酸化物半導体膜１１９の面積を小さくすることができる。それゆえ、画素１０１（ｍ，ｎ）において、酸化物半導体膜１１９が形成されない領域を設けることができる。従って、本発明の一態様である半導体装置において、バックライトなどの光源から照射される光の取り出し効率（透過率）を向上させることができ、表示品位を向上させることができる。
また、絶縁膜２３２は、実施の形態１の絶縁膜１３２と同様に窒化絶縁膜であることが好ましい。窒化絶縁膜で形成される絶縁膜２３２をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜１１９がプラズマに曝され、酸化物半導体膜１１９に酸素欠損が生成される。また、絶縁膜２３２は酸化物半導体膜１１９と接することから、当該窒化絶縁膜に含まれる窒素又は／及び水素が酸化物半導体膜１１９に移動する。酸素欠損に絶縁膜２３２に含まれる水素が入ることで、キャリアである電子が生成される。または、絶縁膜２３２を窒化絶縁膜とし、絶縁膜２３２が酸化物半導体膜１１９に接した状態で加熱処理を行うことで、当該窒化絶縁膜に含まれる窒素又は／及び水素が酸化物半導体膜１１９に移動する。酸素欠損に絶縁膜２３２に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜１１９の導電率が増大し、ｎ型となる。また、導体特性を有する金属酸化物膜で構成される透光性を有する導電膜となる。酸化物半導体膜１１９は導電率が酸化物半導体膜１１１と比較して高い。
上記より、本実施の形態における半導体装置において、酸化物半導体膜１１９は酸化物半導体膜１１１よりも導電率が高い領域を有する。少なくとも酸化物半導体膜１１９の絶縁膜２３２と接する領域はｎ型であり、酸化物半導体膜１１１の絶縁膜２２９と接する領域よりも導電率が高い。
なお、酸化物半導体膜１１９は、酸化物半導体膜１１１より水素濃度が高いことが好ましい。酸化物半導体膜１１９において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。酸化物半導体膜１１１において、二次イオン質量分析法により得られる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下である。
また、酸化物半導体膜１１９は、酸化物半導体膜１１１より抵抗率が低い。酸化物半導体膜１１９の抵抗率が、酸化物半導体膜１１１の抵抗率の１×１０−８倍以上１×１０−１倍以下であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
また、本実施の形態における半導体装置において、容量素子２０５を動作させる方法は、実施の形態１で記載した容量素子１０５を動作させる方法と同じように、容量素子２０５を動作させる期間において、酸化物半導体膜１１９の電位（換言すると、走査線１０７＿ｍ−１の電位）を、画素電極１２１の電位よりも容量素子２０５（ＭＯＳキャパシタ）のしきい値電圧（Ｖｔｈ）分以上低くする。ただし、容量素子２０５において、一方の電極として機能する酸化物半導体膜１１９は、ｎ型であり、導電率が高いために、図２の破線のようにしきい値電圧（Ｖｔｈ）はマイナス方向にシフトする。酸化物半導体膜１１９の電位（換言すると、走査線１０７＿ｍ−１の電位）は、容量素子２０５のしきい値電圧（Ｖｔｈ）のマイナス方向へのシフト量に応じて、画素電極１２１がとりうる最も低い電位から高くしていくことができる。従って、容量素子２０５のしきい値電圧が大きな負の値を示す場合、図４（Ｂ）のように、走査線１０７＿ｍ−１の電位は画素電極１２１の電位よりも高くすることができる。
本実施の形態のように、容量素子２０５の一方の電極である酸化物半導体膜１１９をｎ型とし、導電率を増大させることで、しきい値電圧をマイナス方向にシフトするため、容量素子２０５を動作させるために必要な電位の選択幅を、実施の形態１の容量素子１０５を動作させるために必要な電位の選択幅より広げることができる。従って、本実施の形態は、容量素子２０５を動作させる期間において常に安定して容量素子２０５を動作させることができるため好ましい。
＜半導体装置の作製方法＞
次いで、本実施の形態における半導体装置の作製方法について、図２０及び図２１を用いて説明する。
まず、基板１０２上に、ゲート電極として機能する領域を含む走査線１０７＿ｍ−１及び走査線１０７＿ｍを形成し、基板１０２、走査線１０７＿ｍ−１及び走査線１０７＿ｍを覆うように、後にゲート絶縁膜１２７に加工される絶縁膜を形成し、当該絶縁膜の走査線１０７＿ｍ−１と接する領域の一部に開口１２３を形成することでゲート絶縁膜１２７を形成し、走査線１０７＿ｍと重畳する領域に酸化物半導体膜１１１を形成し、後に画素電極１２１が形成される領域と重畳するように酸化物半導体膜１１９をゲート絶縁膜１２７上及び開口１２３に形成する。ソース電極として機能する領域を含む信号線１０９＿ｎ、及びドレイン電極として機能する領域を含む導電膜１１３を形成し、ゲート絶縁膜１２７上、信号線１０９＿ｎ上、酸化物半導体膜１１１上、導電膜１１３上、及び酸化物半導体膜１１９上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成する（図２０（Ａ）参照）。なお、ここまでの工程は、実施の形態１を参照して行うことができる。
次に、少なくとも酸化物半導体膜１１１と重畳する絶縁膜１３０の領域上にマスクを形成し、当該マスクを用いて加工して絶縁膜２２８及び絶縁膜２３０を形成すると共に酸化物半導体膜１１９を露出させ、露出させた領域上及び絶縁膜２３０上に絶縁膜２３３を形成する（図２０（Ｂ）参照）。当該マスクは、フォトリソグラフィ工程により形成したレジストマスクを用いることができ、当該加工は、ドライエッチング及びウェットエッチングの一方又は双方によって行うことができる。また、絶縁膜２３３は、実施の形態１で説明した絶縁膜１３３と同様の絶縁膜である。また、絶縁膜２３３を形成した後など、絶縁膜２３３が酸化物半導体膜１１９に接した状態で加熱処理を行うことが好ましい。なお、ここまでの工程についても実施の形態１を参照して行うことができる。
窒化絶縁膜で形成される絶縁膜２３３をプラズマＣＶＤ法またはスパッタリング法で成膜すると、酸化物半導体膜１１９がプラズマに曝され、酸化物半導体膜１１９に酸素欠損が生成される。また、酸化物半導体膜１１９と窒化絶縁膜で形成される絶縁膜２３３が接することで、絶縁膜２３３から、窒素又は／及び水素が酸化物半導体膜１１９に移動する。酸素欠損に絶縁膜２３３に含まれる水素が入ることで、キャリアである電子が生成される。または、絶縁膜２３２を窒化絶縁膜とし、絶縁膜２３２が酸化物半導体膜１１９に接した状態で加熱処理を行うことで、当該窒化絶縁膜に含まれる窒素又は／及び水素を酸化物半導体膜１１９に移動する。これらの結果、酸化物半導体膜１１９の導電率が増大し、ｎ型となる。また、導体特性を有する金属酸化物膜で構成される透光性を有する導電膜となる。酸化物半導体膜１１９は導電率が酸化物半導体膜１１１と比較して高い。
次に、絶縁膜２２８及び絶縁膜２３０並びに絶縁膜２３３に、導電膜１１３に達する開口１１７を形成して、絶縁膜２２９、絶縁膜２３１及び絶縁膜２３２を形成し（図２１参照）、開口１１７を通じて導電膜１１３に接する画素電極１２１を形成する（図１９参照）。なお、ここまでの工程についても実施の形態１を参照して行うことができる。
以上の工程により、本実施の形態における半導体装置を作製することができる。
＜変形例＞
本実施の形態で説明した半導体装置は、容量素子が設けられる領域の構造を適宜変更することができる。具体例について、図２２を用いて説明する。図２２に示す画素１０１（ｍ，ｎ）は、図５及び図６に示した画素１０１（ｍ，ｎ）の容量素子１０５が設けられる領域において、ゲート絶縁膜１２７の構造が異なる容量素子２４５を有する。
図２２に示した画素１０１（ｍ，ｎ）の断面構造は以下の通りである。ゲート絶縁膜１２７を、窒化絶縁膜である絶縁膜２２６と、酸化絶縁膜である絶縁膜２２７との積層構造とし、少なくとも酸化物半導体膜１１９が設けられる領域において絶縁膜２２６のみを設ける構成である。このようにすることで絶縁膜２２６である窒化絶縁膜が酸化物半導体膜１１９の下面と接することになり、酸化物半導体膜１１９をｎ型とし、導電率を増大させることができる。図２２に対応する上面図としては図５を参照できる。この場合、容量素子２４５の誘電体膜は絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２である。なお、絶縁膜２２６及び絶縁膜２２７は、ゲート絶縁膜１２７に適用できる絶縁膜を適宜用いることができ、絶縁膜２２７は絶縁膜１３２と同様の絶縁膜としてもよい。また、本構成とするためには、実施の形態１を参照して適宜、絶縁膜２２７を加工すればよい。
なお、図２２に示す構造において、酸化物半導体膜１１９の上面は絶縁膜１３２と接する構造であってもよい。つまり、図２２に示す構成において、絶縁膜１２９及び絶縁膜１３１の酸化物半導体膜１１９と接する領域は除去してもよい。この場合、容量素子の誘電体膜は絶縁膜１３２である。酸化物半導体膜１１９の上面及び下面を窒化絶縁膜と接する構成とすることで、片面のみ窒化絶縁膜と接する場合よりも効率よく十分に酸化物半導体膜１１９をｎ型化させ、導電率を増大させることができる。
なお、図２２に示す構造とすることで、絶縁膜１２９及び絶縁膜１３１のエッチングに伴う酸化物半導体膜１１９の膜厚の減少を防ぐことが可能であるため、図１８及び図１９に示す半導体装置と比較して、歩留まりが向上する。
以上より、容量素子の一方の電極として、トランジスタの半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした容量素子を有する半導体装置を作製することができる。例えば、本実施の形態における半導体装置においても、画素密度を３００ｐｐｉ程度とする場合、画素の開口率を５０％以上、さらには画素の開口率を５５％以上、さらには画素の開口率を６０％以上にすることができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。
また、トランジスタの半導体膜（具体的には酸化物半導体膜）は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置である。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成及びその変形例と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置であり、上記実施の形態と異なる構造の半導体装置について、図面を用いて説明する。本実施の形態では、液晶表示装置を例にして本発明の一態様である半導体装置を説明する。また、本実施の形態で説明する半導体装置は、上記実施の形態と比較して容量素子の一方の電極として機能する半導体膜（具体的には酸化物半導体膜）が異なる。なお、本実施の形態で説明する半導体装置において、上記実施の形態で説明した半導体装置と同様の構成は、上記実施の形態を参照することができる。
＜半導体装置の構成＞
本実施の形態で説明する画素の上面図を図２３に示す。図２３に示す画素１０１（ｍ，ｎ）は、容量素子３０５を有し、容量素子３０５は、走査線１０７＿ｍ及び走査線１０７＿ｍ−１と、信号線１０９＿ｎ及び信号線１０９＿ｎ＋１とで囲まれる領域に設けられている。容量素子３０５は、酸化物半導体膜１１１よりも導電率が高く、透光性を有する酸化物半導体膜３１９と、透光性を有する画素電極１２１と、誘電体膜として、トランジスタ１０３に含まれ、透光性を有する絶縁膜（図２３に図示せず。）とで構成されている。即ち、容量素子３０５は透光性を有する。また、酸化物半導体膜３１９は、開口１２３を通じて走査線１０７＿ｍ−１と接していることから、容量素子３０５は走査線１０７＿ｍ−１と電気的に接続されている。
酸化物半導体膜３１９の導電率は、１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とする。このように酸化物半導体膜３１９は導電率が高いため、容量素子を構成する電極として十分に機能する。
容量素子３０５は透光性を有するため、液晶素子が動作する範囲全体に容量素子を形成することができ、画素内にできる限り大きく（大面積に）容量素子を形成することができる。液晶素子を十分に動作させることができる電荷容量を確保できる限り、画素密度を大きく、解像度を高くすることができる。
また、容量素子３０５は、実施の形態１で説明した容量素子１０５よりも単位面積あたりの電荷容量が大きいため、容量素子１０５と同等の電荷容量とするために必要な酸化物半導体膜の面積を小さくすることができる。それゆえ、図２３に示す画素１０１（ｍ，ｎ）において、酸化物半導体膜３１９が形成されない領域を設けることができる。従って、本発明の一態様である半導体装置において、バックライトなどの光源から照射される光の取り出し効率（透過率）を向上させることができ、表示品位を向上させることができる。
次いで、図２３の一点鎖線Ａ１−Ａ２間及び一点鎖線Ｂ１−Ｂ２間における断面図を図２４に示す。
図２３に示す画素１０１（ｍ，ｎ）の断面構造は以下の通りである。基板１０２上に、ゲート電極として機能する領域を含む走査線１０７＿ｍと、走査線１０７＿ｍ−１とが設けられている。走査線１０７＿ｍ−１及び走査線１０７＿ｍ上にゲート絶縁膜１２７が設けられている。ゲート絶縁膜１２７の走査線１０７＿ｍと重畳する領域上に酸化物半導体膜１１１が設けられている。走査線１０７＿ｍ−１と接しているゲート絶縁膜１２７の一部に走査線１０７＿ｍ−１に達する開口１２３が設けられており、ゲート絶縁膜１２７上及び開口１２３には酸化物半導体膜３１９が設けられている。酸化物半導体膜１１１上、及びゲート絶縁膜１２７上にソース電極として機能する領域を含む信号線１０９＿ｎと、ドレイン電極として機能する領域を含む導電膜１１３とが設けられている。ゲート絶縁膜１２７上、信号線１０９＿ｎ上、酸化物半導体膜１１１上、導電膜１１３上、及び酸化物半導体膜３１９上にトランジスタ１０３の保護絶縁膜として機能する絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２が設けられている。絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２には導電膜１１３に達する開口１１７が設けられており、開口１１７及び絶縁膜１３２上に画素電極１２１が設けられている。なお、基板１０２と、走査線１０７及びゲート絶縁膜１２７との間には下地絶縁膜が設けられていてもよい。
容量素子３０５は、一対の電極のうち一方の電極が、ｎ型であり、酸化物半導体膜１１１よりも導電率が高い領域を有する酸化物半導体膜３１９であり、一対の電極のうち他方の電極が画素電極１２１であり、一対の電極の間に設けられた誘電体膜が絶縁膜１２９、絶縁膜１３１、及び絶縁膜１３２である。
酸化物半導体膜３１９は、酸化物半導体膜１１１に適用可能な酸化物半導体を用いることができる。酸化物半導体膜３１９は、酸化物半導体膜１１１の形成工程を利用することができるため、酸化物半導体膜３１９は酸化物半導体膜１１１を構成する酸化物半導体の金属元素を含む。そして、酸化物半導体膜３１９は、酸化物半導体膜１１１よりも導電率が高い領域を有することから、導電率を増大させる元素（ドーパント）が含まれている。具体的に、酸化物半導体膜３１９にはドーパントとして、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上が含まれている。酸化物半導体膜３１９に含まれるドーパント濃度は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であることが好ましい。このようにすることで、酸化物半導体膜３１９の導電率を１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とすることができ、酸化物半導体膜３１９を容量素子３０５の一方の電極として十分に機能させることができる。なお、酸化物半導体膜３１９は、上記元素（ドーパント）を含むためｎ型であり、導電率が高いため、酸化物半導体膜３１９は導電性を有する膜ということもできる。
また、本実施の形態における半導体装置において、容量素子３０５は、一方の電極として機能する酸化物半導体膜３１９が実施の形態２と同様にｎ型であり、導電率が高いためにしきい値電圧（Ｖｔｈ）はマイナス方向にシフトする。従って、容量素子３０５を動作させる方法としては、実施の形態２と同様である。
＜半導体装置の作製方法＞
次いで、本実施の形態における半導体装置の作製方法について、図２５及び図２６を用いて説明する。
基板１０２上にゲート電極と機能する領域を含む走査線１０７＿ｍ−１及び走査線１０７＿ｍを形成し、基板１０２、走査線１０７＿ｍ−１及び走査線１０７＿ｍを覆うように、後にゲート絶縁膜１２７に加工される絶縁膜を形成し、当該絶縁膜の走査線１０７＿ｍ−１と接する領域の一部に開口１２３を形成することでゲート絶縁膜１２７を形成し、走査線１０７＿ｍと重畳する領域に酸化物半導体膜１１１を形成し、後に画素電極１２１が形成される領域と重畳するように酸化物半導体膜１１９をゲート絶縁膜１２７上及び開口１２３に形成する（図２５（Ａ）参照）。なお、ここまでの工程は、実施の形態１を参照して行うことができる。
次に、酸化物半導体膜１１９にドーパントを添加して酸化物半導体膜３１９を形成した後、ソース電極として機能する領域を含む信号線１０９＿ｎ、ドレイン電極として機能する領域を含む導電膜１１３を形成する（図２５（Ｂ）参照）。
酸化物半導体膜１１９にドーパントを添加する方法は、酸化物半導体膜１１９以外の領域にマスクを設けて、当該マスクを用いて、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上のドーパントをイオン注入法又はイオンドーピング法などで添加する。また、イオン注入法又はイオンドーピング法の代わりに当該ドーパントを含むプラズマに酸化物半導体膜１１９を曝すことで、当該ドーパントを添加してもよい。なお、ドーパントを添加した後、加熱処理をおこなってもよい。当該加熱処理は、実施の形態１に記載した、酸化物半導体膜１１１及び酸化物半導体膜１１９の脱水素化又は脱水化を行う加熱処理の詳細を参照して適宜行うことができる。
なお、ドーパントを添加する工程は、信号線１０９＿ｎ、及び導電膜１１３を形成した後に行ってもよい。
次に、ゲート絶縁膜１２７上、信号線１０９＿ｎ上、酸化物半導体膜１１１上、導電膜１１３上、及び酸化物半導体膜３１９上に絶縁膜１２８を形成し、絶縁膜１２８上に絶縁膜１３０を形成し、絶縁膜１３０上に絶縁膜１３３を形成する（図２６（Ａ）参照）。なお、当該工程は、実施の形態１を参照して行うことができる。
次に、絶縁膜１２８及び絶縁膜１３０並びに絶縁膜１３３に、導電膜１１３に達する開口１１７を形成して、絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２を形成し（図２６（Ｂ）参照）、開口１１７を通じて導電膜１１３に接する画素電極１２１を形成する（図２４参照）。なお、当該工程についても実施の形態１を参照して行うことができる。
以上の工程により、本実施の形態における半導体装置を作製することができる。
以上より、容量素子の一方の電極として、トランジスタの半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした容量素子を有する半導体装置を作製することができる。例えば、本実施の形態における半導体装置においても、画素密度を３００ｐｐｉ程度とする場合、画素の開口率を５０％以上、さらには画素の開口率を５５％以上、さらには画素の開口率を６０％以上にすることができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。
また、トランジスタの半導体膜（具体的には酸化物半導体膜）は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置である。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタ及び容量素子において、半導体膜である酸化物半導体膜に適用可能な一態様について説明する。
上記酸化物半導体膜は、非晶質酸化物半導体、単結晶酸化物半導体、及び多結晶酸化物半導体の他に、結晶部分を有する酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳ）で構成されていることが好ましい。
ＣＡＡＣ−ＯＳに含まれる結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳに含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳには粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳは、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳに含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状又は六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状又は金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸及びｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。なお、酸化物半導体を構成する酸素の一部は窒素で置換されてもよい。
なお、ＣＡＡＣ−ＯＳにおいて、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳの形成過程において、酸化物半導体の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳへ不純物を添加することにより、当該不純物添加領域において結晶部の結晶性が低下することもある。このため、ＣＡＡＣ−ＯＳにおいて、不純物、代表的にはシリコン、炭素などの濃度を１原子％以下、好ましくは０．６原子％以下とすることで、結晶性の高いＣＡＡＣ−ＯＳを形成することができる。
ＣＡＡＣ−ＯＳに含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳの形状（被形成面の断面形状又は表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳが形成されたときの被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、又は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳの形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、良好な信頼性を有する。
また、ＣＡＡＣ−ＯＳは、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜することが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状又はペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状又はペレット状のスパッタリング粒子が、結晶状態を維持したまま被成膜面に到達することで、ＣＡＡＣ−ＯＳを成膜することができる。
また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。成膜時の被成膜面の温度を高めることで、平板状又はペレット状のスパッタリング粒子が被成膜面に到達した場合、当該被成膜面上でマイグレーションが起こり、スパッタリング粒子の平らな面が被成膜面に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系金属酸化物ターゲットとする。なお、当該加圧処理は、冷却（又は放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３又は３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
また、酸化物半導体膜は、複数の酸化物半導体膜が積層された構造でもよい。例えば、酸化物半導体膜を、第１の酸化物半導体膜と第２の酸化物半導体膜の積層として、第１の酸化物半導体膜と第２の酸化物半導体膜に、異なる組成の金属酸化物を用いてもよい。例えば、第１の酸化物半導体膜に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物のうち一つを用い、第２の酸化物半導体膜に第１の酸化物半導体膜と異なる二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
酸化物半導体膜を２層構造とし、第１の酸化物半導体膜と第２の酸化物半導体膜の構成元素を同一とし、両者の原子数比を異ならせてもよい。例えば、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。また、第１の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝２：１：３とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２としてもよい。なお、各酸化物半導体膜の原子数比は、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
この時、第１の酸化物半導体膜と第２の酸化物半導体膜のうち、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとするとよい。またゲート電極から遠い側（バックチャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとするとよい。これらの積層構造により、電界効果移動度の高いトランジスタを作製することができる。一方、ゲート電極に近い側（チャネル側）の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ＜Ｇａとし、バックチャネル側の酸化物半導体膜のＩｎとＧａの原子数比をＩｎ≧Ｇａとすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である第１の酸化物半導体膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物ターゲットを用いたスパッタリング法によって形成できる。基板温度を室温とし、スパッタリングガスにアルゴン、又はアルゴンと酸素の混合ガスを用いて形成することができる。原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である第２の酸化物半導体膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２である酸化物ターゲットを用い、第１の酸化物半導体膜と同様にして形成できる。
また、酸化物半導体膜を３層構造とし、第１の酸化物半導体膜乃至第３の酸化物半導体膜の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体膜を３層構造とする構成について、図２７を用いて説明する。
図２７に示すトランジスタ２９７は、第１の酸化物半導体膜２９９ａ、第２の酸化物半導体膜２９９ｂ、及び第３の酸化物半導体膜２９９ｃがゲート絶縁膜１２７側から順に積層されている。第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃを構成する材料は、ＩｎＭ１ｘＺｎｙＯｚ（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆなど）で表記できる材料を用いる。ただし、第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃを構成する材料にＧａを含ませる場合、含ませるＧａの割合が多い、具体的にはＩｎＭ１ＸＺｎＹＯＺで表記できる材料でＸ＝１０を超えると成膜時に粉が発生する恐れがあり、不適である。なお、トランジスタ２９７において、第１の酸化物半導体膜２９９ａ、第２の酸化物半導体膜２９９ｂ、及び第３の酸化物半導体膜２９９ｃ以外の構成は、上記実施の形態に記載したトランジスタ（例えば、実施の形態１に記載したトランジスタ１０３）と同様の構成である。
また、第２の酸化物半導体膜２９９ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（ｘ≧１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎなど）で表記できる材料を用いる。
第１の酸化物半導体膜２９９ａの伝導帯及び第３の酸化物半導体膜２９９ｃの伝導帯に比べて第２の酸化物半導体膜２９９ｂの伝導帯が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物半導体膜の材料を適宜選択する。
なお、実施の形態１で記載したように、酸化物半導体膜において第１４族元素の一つであるシリコンや炭素はキャリアである電子を生成し、キャリア密度を増大させる。このため、シリコンや炭素が酸化物半導体膜に含まれると、酸化物半導体膜はｎ型化してしまう。このため、各酸化物半導体膜に含まれるシリコン濃度及び炭素濃度は３×１０１８／ｃｍ３以下、好ましくは３×１０１７／ｃｍ３以下とする。特に、第２の酸化物半導体膜２９９ｂに第１４族元素が多く混入しないように、第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃで、キャリアパスとなる第２の酸化物半導体膜２９９ｂを挟む、又は囲む構成とすることが好ましい。即ち、第１の酸化物半導体膜２９９ａ及び第３の酸化物半導体膜２９９ｃは、シリコン、炭素などの第１４族元素が第２の酸化物半導体膜２９９ｂに混入することを防ぐバリア膜とも呼べる。
例えば、第１の酸化物半導体膜２９９ａの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜２９９ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２とし、第３の酸化物半導体膜２９９ｃの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１としてもよい。なお、第３の酸化物半導体膜２９９ｃは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１である酸化物ターゲットを用いたスパッタリング法によって形成できる。
または、第１の酸化物半導体膜２９９ａを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とし、第２の酸化物半導体膜２９９ｂを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１又はＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とし、第３の酸化物半導体膜２９９ｃを、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２である酸化物半導体膜とした、３層構造としてもよい。
第１の酸化物半導体膜２９９ａ乃至第３の酸化物半導体膜２９９ｃの構成元素は同一であるため、第２の酸化物半導体膜２９９ｂは、第１の酸化物半導体膜２９９ａとの界面における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位（トラップ準位）は、ゲート絶縁膜１２７と第１の酸化物半導体膜２９９ａとの界面における欠陥準位よりも少ない。このため、上記のように酸化物半導体膜が積層されていることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体膜２９９ａの伝導帯及び第３の酸化物半導体膜２９９ｃの伝導帯に比べて第２の酸化物半導体膜２９９ｂの伝導帯が真空準位から最も深くなるような井戸型構造を構成するように、第１、第２、及び第３の酸化物半導体膜の材料を適宜選択することで、トランジスタの電界効果移動度を高めることが可能であると共に、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、第１の酸化物半導体膜２９９ａ乃至第３の酸化物半導体膜２９９ｃに、結晶性の異なる酸化物半導体を適用してもよい。すなわち、単結晶酸化物半導体、多結晶酸化物半導体、非晶質酸化物半導体、及びＣＡＡＣ−ＯＳを適宜組み合わせた構成としてもよい。また、第１の酸化物半導体膜２９９ａ乃至第３の酸化物半導体膜２９９ｃのいずれか一に非晶質酸化物半導体を適用すると、酸化物半導体膜の内部応力や外部からの応力を緩和し、トランジスタの電気特性の変動が低減され、またトランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
また、少なくともチャネル形成領域となりうる第２の酸化物半導体膜２９９ｂはＣＡＡＣ−ＯＳ膜であることが好ましい。また、バックチャネル側の酸化物半導体膜、本実施の形態では、第３の酸化物半導体膜２９９ｃは、非晶質酸化物半導体膜又はＣＡＡＣ−ＯＳ膜であることが好ましい。このような構造とすることで、トランジスタの経時変化や信頼性試験によるしきい値電圧の変動量を低減することができる。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
上記実施の形態で一例を示したトランジスタ及び容量素子を用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図面を用いて説明する。図２９は、図２８（Ｂ）中でＸ１−Ｘ２の一点鎖線で示した部位の断面構成を示す断面図である。なお、図２９において、画素部の構造は一部のみ記載している。
図２８（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図２８（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、又は画素部９０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８から供給されている。
図２８（Ｂ）及び図２８（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。従って、画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図２８（Ｂ）及び図２８（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路９０３が実装されている。図２８（Ｂ）及び図２８（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、又は画素部９０２に与えられる各種信号及び電位は、ＦＰＣ９１８から供給されている。
また、図２８（Ｂ）及び図２８（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図２８（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図２８（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図２８（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、当該パネルにコントローラを含むＩＣなどを実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む。）を指す。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板９０１上に設けられた画素部９０２及び走査線駆動回路９０４は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、無機ＥＬ素子などが含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図２９に、表示素子として液晶素子を用いた液晶表示装置の例を示す。
図２９に示す表示装置は、縦電界方式の液晶表示装置である。液晶表示装置は、接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１のソース電極及びドレイン電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２及び走査線駆動回路９０４は、トランジスタを複数有しており画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。トランジスタ９１０及びトランジスタ９１１の酸化物半導体膜上には実施の形態１に示す絶縁膜１２９、絶縁膜１３１及び絶縁膜１３２に相当する絶縁膜９２４が設けられている。なお、絶縁膜９２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ９１０及びトランジスタ９１１として、上記実施の形態で示したトランジスタのいずれかを適用することができる。また、酸化物半導体膜９２７、絶縁膜９２４、及び第１の電極９３０によって容量素子９２６が構成されている。なお、酸化物半導体膜９２７は、容量線として機能する走査線９２９と、ゲート絶縁膜９２２に形成された開口を通じて電気的に接続されている。走査線９２９は、トランジスタ９１０及びトランジスタ９１１のゲート電極として機能する領域を含む走査線と同じ導電膜から形成される。なお、ここでは、容量素子９２６として実施の形態１に示した構成の容量素子を図示しているが、適宜他の実施の形態に示した構成の容量素子を用いることができる。
また、走査線駆動回路９０４に含まれるトランジスタ９１１において、絶縁膜９２４の酸化物半導体膜のチャネル形成領域と重なる位置に導電膜９１７が設けられている例を示している。導電膜９１７は電位を供給することが可能であり、トランジスタ９１１のゲート電極として機能する。つまり、トランジスタ９１１はデュアルゲートトランジスタである。なお、導電膜９１７は第１の電極９３０と同じ導電膜で形成することができる。また、導電膜９１７は、チャネル長方向の幅において、トランジスタ９１１のソース電極とドレイン電極との間の幅よりも短い形状とすることができる。
走査線駆動回路９０４に含まれるトランジスタ９１１は、導電膜９１７が設けられていることで、異なるドレイン電圧においてオン電流が流れ始めるゲート電圧（立ち上がりゲート電圧）の変動を低減することができる。また、トランジスタ９１１は、導電膜９１７が設けられていることで、酸化物半導体膜の導電膜９１７側の領域において、トランジスタ９１１のソース電極及びドレイン電極間に流れる電流を制御することが可能である。それゆえ、走査線駆動回路９０４に含まれる複数のトランジスタ間における電気特性の変動を低減することができる。そして、トランジスタ９１１において、導電膜９１７の電位を走査線駆動回路９０４の最低電位と同電位、又は当該最低電位と同等の電位とすることで、トランジスタ９１１のしきい値電圧の変動を低減することが可能であるため、信頼性を高めることができる。なお、走査線駆動回路９０４の最低電位とは、走査線駆動回路９０４を動作させる際に供給する電位のうち、最も低い電位のことをいう。例えば、走査線駆動回路９０４を動作させる際に供給する電位を、トランジスタ９１１のソース電極の電位を基準とする場合、当該ソース電極の電位（Ｖｓｓ）である。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、トランジスタ９１１は、静電気などの外部の電場の影響によるトランジスタの電気特性の変動を抑制することができ、信頼性を高めることができる。なお、図２９においては、走査線駆動回路に含まれるトランジスタを図示したが、信号線駆動回路に含まれるトランジスタもトランジスタ９１１と同様にデュアルゲートトランジスタとすることができる。信号線駆動回路に含まれるトランジスタをデュアルゲートトランジスタとすることで、当該トランジスタはトランジスタ９１１と同様の効果を奏する。
上記より、本発明の一態様である半導体装置（表示装置）は信頼性の高い半導体装置である。
ここで、本発明の一態様である半導体装置（表示装置）に含まれるトランジスタにおいて、例えば、走査線駆動回路９０４に含まれる複数のトランジスタにおいて、ゲート電極を含む配線とソース電極又はドレイン電極を含む配線とが導電膜によって電気的に接続される構造について説明する。図３０（Ａ）に当該構造の上面図を示し、図３０（Ｂ）に図３０（Ａ）の一点鎖線Ｙ１−Ｙ２及び一点鎖線Ｚ１−Ｚ２の断面図を示す。
図３０（Ａ）より、トランジスタ９１１のゲート電極を含む配線９５０、及びトランジスタ９１１のソース電極又はドレイン電極を含む配線９５２は、開口９５４及び開口９５６に設けられた導電膜９５８と接している。
図３０（Ｂ）より、断面構造は、第１の基板９０１上に絶縁膜９２３が設けられており、配線９５０及び絶縁膜９２３上にはゲート絶縁膜９２２が設けられており、ゲート絶縁膜９２２上には配線９５２が設けられており、ゲート絶縁膜９２２及び配線９５２上には絶縁膜９２４が設けられている。そして、一点鎖線Ｙ１−Ｙ２の領域において、ゲート絶縁膜９２２及び絶縁膜９２４に配線９５０に達する開口９５４が設けられており、一点鎖線Ｚ１−Ｚ２の領域において、絶縁膜９２４に配線９５２に達する開口９５６が設けられている。そして、絶縁膜９２４上と、開口９５４及び開口９５６とには導電膜９５８が設けられている。
上記より、ゲート電極を含む配線９５０とソース電極又はドレイン電極を含む配線９５２とが、導電膜９５８によって電気的に接続されている。
導電膜９５８は、トランジスタ９１１の導電膜９１７の形成工程を利用して形成することができる。
開口９５４及び開口９５６は一括して形成することができる。詳細は以下の通りである。配線９５０上にゲート絶縁膜９２２に加工される絶縁膜を形成し、当該絶縁膜上に配線９５２を形成し、配線９５２上に絶縁膜９２４に加工される絶縁膜を形成する。その後、絶縁膜９２４上にマスクを形成し、当該マスクを用いて加工することにより、開口９５４及び開口９５６を形成することができる。当該マスクとしては、レジストマスクを用いることができる。当該加工としては、ドライエッチングを利用することができる。配線９５０を金属材料などで形成することで、配線９５０及びゲート絶縁膜９２２におけるエッチング選択比を高くすることができるため、当該ドライエッチングによって、開口９５４及び開口９５６を一括して形成することができる。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続されている。
表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶９０８を含む。なお、液晶９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶９０８を介して重なる構成となっている。液晶素子９１３は実施の形態１に記載した液晶素子１０８を参照することができる。第１の電極９３０は、実施の形態１に記載した画素電極１２１に相当し、第２の電極９３１は、実施の形態１に記載した対向電極１５４に相当し、液晶９０８は実施の形態１に記載した液晶１６０に相当し、絶縁膜９３２は実施の形態１に記載した配向膜１５８に相当し、絶縁膜９３３は実施の形態１に記載した配向膜１５６に相当する。
表示素子に電圧を印加する第１の電極９３０及び第２の電極９３１（画素電極、共通電極、対向電極などともいう。）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性又は反射性を選択すればよい。
第１の電極９３０及び第２の電極９３１は、実施の形態１に示す画素電極１２１及び対向電極１５４と同様の材料を適宜用いることができる。
また、スペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお、球状のスペーサを用いていてもよい。
第１の基板９０１及び第２の基板９０６はシール材９０５によって固定されている。シール材９０５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。また、シール材９０５は、絶縁膜９２４と接している。
また、本発明の一態様である半導体装置（表示装置）において、遮光膜（ブラックマトリクス）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
図３１に、図２８及び図２９に示す表示装置において、第２の基板９０６に設けられた第２の電極９３１と電気的に接続するための共通接続部（パッド部）を、第１の基板９０１上に形成する例を示す。
共通接続部は、第１の基板９０１と第２の基板９０６とを接着するためのシール材と重なる位置に配置され、シール材に含まれる導電性粒子を介して第２の電極９３１と電気的に接続される。又は、シール材と重ならない箇所（但し、画素部を除く）に共通接続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第２の電極９３１と電気的に接続してもよい。
図３１（Ａ）は、共通接続部の断面図であり、図３１（Ｂ）に示す上面図のＩ−Ｊに相当する。
共通電位線９７５は、ゲート絶縁膜９２２上に設けられ、図３１に示すトランジスタ９１０のソース電極９７１又はドレイン電極９７３と同じ材料及び同じ工程で作製される。
また、共通電位線９７５は、絶縁膜９２４で覆われ、絶縁膜９２４は、共通電位線９７５と重なる位置に複数の開口を有している。この開口は、トランジスタ９１０のソース電極９７１又はドレイン電極９７３の一方と、第１の電極９３０とを接続するコンタクトホールと同じ工程で作製される。
また、共通電位線９７５及び共通電極９７７が開口において接続する。共通電極９７７は、絶縁膜９２４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料及び同じ工程で作製される。
このように、画素部９０２のスイッチング素子の作製工程と共通させて共通接続部を作製することができる。
共通電極９７７は、シール材に含まれる導電性粒子と接触する電極であり、第２の基板９０６の第２の電極９３１と電気的に接続が行われる。
また、図３１（Ｃ）に示すように、共通電位線９８５を、トランジスタ９１０のゲート電極と同じ材料、同じ工程で形成してもよい。
図３１（Ｃ）に示す共通接続部において、共通電位線９８５は、ゲート絶縁膜９２２及び絶縁膜９２４の下層に設けられ、ゲート絶縁膜９２２及び絶縁膜９２４は、共通電位線９８５と重なる位置に複数の開口を有する。該開口は、トランジスタ９１０のソース電極９７１又はドレイン電極９７３の一方と第１の電極９３０とを接続するコンタクトホールと同じ工程で絶縁膜９２４をエッチングした後、さらにゲート絶縁膜９２２を選択的にエッチングすることで形成される。
また、共通電位線９８５及び共通電極９８７が開口において接続する。共通電極９８７は、絶縁膜９２４上に設けられ、接続端子電極９１５や、画素部の第１の電極９３０と同じ材料及び同じ工程で作製される。
以上より、容量素子の一方の電極として、トランジスタの半導体膜と同じ形成工程で形成される半導体膜を用いることで、開口率を高めつつ、電荷容量を大きくした容量素子を有する半導体装置を作製することができる。例えば、本実施の形態における半導体装置においても、画素密度を３００ｐｐｉ程度とする場合、画素の開口率を５０％以上、さらには画素の開口率を５５％以上、さらには画素の開口率を６０％以上にすることができる。また、開口率を高めることによって表示品位が良い半導体装置を得ることができる。
また、トランジスタの半導体膜（具体的には酸化物半導体膜）は酸素欠損が低減され、水素、窒素などの不純物が低減されていることから、本発明の一態様である半導体装置は、良好な電気特性を有する半導体装置である。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう。）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の一例を図３２に示す。
図３２（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能である。それゆえ、表示部９００３の表示品位を高くすることができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、イメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図３２（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図３２（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能である。それゆえ、テレビジョン装置の表示品位を向上させることができる。
図３２（Ｃ）は、コンピュータ９２００を示している。コンピュータ９２００は、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６などを含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能である。それゆえ、コンピュータの表示品位を向上させることができる。
図３３（Ａ）及び図３３（Ｂ）は２つ折り可能なタブレット型端末である。図３３（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能である。それゆえ、タブレット端末の表示品位を向上させることができる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図３３（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図３３（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図３３（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図３３（Ａ）及び図３３（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行う構成とすることができる。なお、バッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れるなどの利点がある。
また、図３３（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図３３（Ｃ）にブロック図を示し説明する。図３３（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図３３（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず、外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお、太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、酸化物半導体膜、及び多層膜の抵抗について、図３４及び図３５を用いて説明する。
はじめに、試料の構造について図３４を用いて説明する。
図３４（Ａ）は、試料１乃至試料４の上面図であり、一点破線Ａ１−Ａ２の断面図を図３４（Ｂ）、（Ｃ）、（Ｄ）に示す。なお、試料１乃至試料４は、上面図が同一であり、断面の積層構造が異なるため、断面図が異なる。試料１の断面図を図３４（Ｂ）に、試料２の断面図を図３４（Ｃ）に、試料３及び試料４の断面図を図３４（Ｄ）に、それぞれ示す。
試料１は、ガラス基板１９０１上に絶縁膜１９０３が形成され、絶縁膜１９０３上に絶縁膜１９０４が形成され、絶縁膜１９０４上に酸化物半導体膜１９０５が形成される。また、酸化物半導体膜１９０５の両端を電極として機能する導電膜１９０７、１９０９が覆い、酸化物半導体膜１９０５及び導電膜１９０７、１９０９を絶縁膜１９１０、１９１１が覆う。なお、絶縁膜１９１０、１９１１には、開口部１９１３、１９１５が設けられており、それぞれ当該開口部において、導電膜１９０７、１９０９が露出している。
試料２は、ガラス基板１９０１上に絶縁膜１９０３が形成され、絶縁膜１９０３上に絶縁膜１９０４が形成され、絶縁膜１９０４上に酸化物半導体膜１９０５が形成される。また、酸化物半導体膜１９０５の両端を電極として機能する導電膜１９０７、１９０９が覆い、酸化物半導体膜１９０５及び導電膜１９０７、１９０９を絶縁膜１９１１が覆う。なお、絶縁膜１９１１には、開口部１９１７、１９１９が設けられており、それぞれ当該開口部において、導電膜１９０７、１９０９が露出している。
試料３及び試料４は、ガラス基板１９０１上に絶縁膜１９０３が形成され、絶縁膜１９０３上に絶縁膜１９０４が形成され、絶縁膜１９０４上に多層膜１９０６が形成される。また、多層膜１９０６の両端を電極として機能する導電膜１９０７、１９０９が覆い、多層膜１９０６及び導電膜１９０７、１９０９を絶縁膜１９１１が覆う。なお、絶縁膜１９１１には、開口部１９１７、１９１９が設けられており、それぞれ当該開口部において、導電膜１９０７、１９０９が露出している。
このように、試料１乃至試料４は、酸化物半導体膜１９０５、または多層膜１９０６上に接する絶縁膜の構造が異なる。試料１は、酸化物半導体膜１９０５と絶縁膜１９１０が接しており、試料２は、酸化物半導体膜１９０５と絶縁膜１９１１が接しており、試料３及び試料４は、多層膜１９０６と絶縁膜１９１１が接している。
次に、各試料の作製方法について説明する。
はじめに、試料１の作製方法について説明する。
ガラス基板１９０１上に、絶縁膜１９０３として、プラズマＣＶＤ法により厚さ４００ｎｍの窒化シリコン膜を成膜した。
次に、絶縁膜１９０３上に、絶縁膜１９０４として、プラズマＣＶＤ法により厚さ５０ｎｍの酸化窒化シリコン膜を成膜した。
次に、絶縁膜１９０４上に、酸化物半導体膜１９０５として、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリング法により厚さ３５ｎｍのＩＧＺＯ膜を成膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行い、酸化物半導体膜１９０５を形成した。
次に、絶縁膜１９０４及び酸化物半導体膜１９０５上に、スパッタリング法により厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチタン膜を順に積層した後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行い、導電膜１９０７及び導電膜１９０９を形成した。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０９上に、絶縁膜１９１０として、プラズマＣＶＤ法により厚さ４５０ｎｍの酸化窒化シリコン膜を成膜した後、３５０℃の窒素及び酸素の混合雰囲気で１時間の加熱処理を行った。
次に、絶縁膜１９１０上に、絶縁膜１９１１として、プラズマＣＶＤ法により厚さ５０ｎｍの窒化シリコン膜を成膜した。
次に、絶縁膜１９１１上に、フォトリソグラフィ工程により形成したマスクを設けた後、エッチング処理を行い、絶縁膜１９１０、及び絶縁膜１９１１に開口部１９１３、１９１５を形成した。
以上の工程により試料１を作製した。
次に、試料２の作製方法について説明する。
試料１の絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０９上に、絶縁膜１９１０として、プラズマＣＶＤ法により厚さ４５０ｎｍの酸化窒化シリコン膜を成膜した後、３５０℃の窒素及び酸素の混合雰囲気で１時間の加熱処理を行った。その後、絶縁膜１９１０の除去を行った。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０９上に、絶縁膜１９１１として、プラズマＣＶＤ法により厚さ５０ｎｍの窒化シリコン膜を成膜した。
次に、絶縁膜１９１１上に、フォトリソグラフィ工程により形成したマスクを設けた後、エッチング処理を行い、絶縁膜１９１１に開口部１９１７、１９１９を形成した。
以上の工程により試料２を作製した。
次に、試料３の作製方法について、説明する。
試料３は、試料２の酸化物半導体膜１９０５の代わりに、多層膜１９０６を用いた。多層膜１９０６としては、絶縁膜１９０４上に、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成膜し、続けて金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成膜し、続けて金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行い、多層膜１９０６を形成した。
以上の工程により試料３を作製した。
次に、試料４の作製方法について、説明する。
試料４は、試料２の酸化物半導体膜１９０５の代わりに、多層膜１９０６を用いた。多層膜１９０６としては、絶縁膜１９０４上に、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ２０ｎｍのＩＧＺＯ膜を成膜し、続けて金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリング法により厚さ１５ｎｍのＩＧＺＯ膜を成膜し、続けて金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行い、多層膜１９０６を形成した。
以上の工程により試料４を作製した。
次に、試料１乃至試料４に設けられた酸化物半導体膜１９０５、及び多層膜１９０６のシート抵抗を測定した。試料１においては、開口部１９１３及び開口部１９１５にプローブを接触させ、酸化物半導体膜１９０５のシート抵抗を測定した。また、試料２乃至試料４においては、開口部１９１７及び開口部１９１９にプローブを接触させ、酸化物半導体膜１９０５、及び多層膜１９０６のシート抵抗を測定した。なお、試料１乃至試料４の酸化物半導体膜１９０５、及び多層膜１９０６において、導電膜１９０７及び導電膜１９０９が対向する幅を１ｍｍ、導電膜１９０７と導電膜１９０９との間の距離を１０μｍとした。また、試料１乃至試料４において、導電膜１９０７を接地電位とし、導電膜１９０９に１Ｖを印加した。
試料１乃至試料４のシート抵抗を図３５に示す。
試料１のシート抵抗は、約１×１０１１Ω／ｓｑであった。また、試料２のシート抵抗は、約２６２０Ω／ｓｑであった。また、試料の３のシート抵抗は、約４４１０Ω／ｓｑであった。また、試料４のシート抵抗は、約２９３０Ω／ｓｑであった。
このように、酸化物半導体膜１９０５、及び多層膜１９０６に接する絶縁膜の違いにより、酸化物半導体膜１９０５、及び多層膜１９０６のシート抵抗は、異なる値を示す。
なお、上述した試料１乃至試料４のシート抵抗を抵抗率に換算した場合、試料１は、３．９×１０５Ωｃｍ、試料２は、９．３×１０−３Ωｃｍ、試料３は、１．３×１０−２Ωｃｍ、試料４は、１．３×１０−２Ωｃｍであった。
試料１は、酸化物半導体膜１９０５上に接して絶縁膜１９１０として用いる酸化窒化シリコン膜が形成されており、絶縁膜１９１１として用いる窒化シリコン膜と離れて形成されている。一方、試料２乃至試料４は、酸化物半導体膜１９０５、及び多層膜１９０６上に接して絶縁膜１９１１として用いる窒化シリコン膜が形成されている。このように、酸化物半導体膜１９０５、及び多層膜１９０６は、絶縁膜１９１１として用いる窒化シリコン膜に接して設けると、酸化物半導体膜１９０５、及び多層膜１９０６に欠陥、代表的には酸素欠損が形成されると共に、該窒化シリコン膜に含まれる水素が、酸化物半導体膜１９０５、及び多層膜１９０６へ移動または拡散する。これらの結果、酸化物半導体膜１９０５、及び多層膜１９０６の導電性が向上する。
例えば、トランジスタのチャネル形成領域に酸化物半導体膜を用いる場合、試料１に示すように酸化物半導体膜に接して酸化窒化シリコン膜を設ける構成が好ましい。また、容量素子の電極に用いる透光性を有する導電膜としては、試料２乃至試料４に示すように酸化物半導体膜または多層膜に接して窒化シリコン膜を設ける構成が好ましい。このような構成を用いることによって、トランジスタのチャネル形成領域に用いる酸化物半導体膜または多層膜と、容量素子の電極に用いる酸化物半導体膜または多層膜と、を同一工程で作製しても酸化物半導体膜、及び多層膜の抵抗率を変えることができる。
次に、試料２及び試料３において、高温高湿環境で保存した試料のシート抵抗値について測定した。ここで用いた各試料の条件について、以下に説明する。なお、ここでは、一部の条件において、試料２及び試料３と異なる条件を用いている。このため、試料２及び試料３と構造が同じであり、作製条件が異なる試料をそれぞれ試料２ａ及び試料３ａとする。
はじめに、試料２ａの作製方法について説明する。
ガラス基板１９０１上に、絶縁膜１９０３及び絶縁膜１９０４を成膜した。
絶縁膜１９０４上に、酸化物半導体膜１９０５として、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリング法により厚さ３５ｎｍのＩＧＺＯ膜を成膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行った後、３５０℃または４５０℃で加熱処理を行い、酸化物半導体膜１９０５を形成した。
絶縁膜１９０４及び酸化物半導体膜１９０５上に、スパッタリング法により厚さ５０ｎｍのチタン膜、及び厚さ４００ｎｍの銅膜を順に積層した後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行い、導電膜１９０７及び導電膜１９０９を形成した。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０９上に、絶縁膜１９１０として、プラズマＣＶＤ法により厚さ４５０ｎｍの酸化窒化シリコン膜を成膜した後、３５０℃の窒素及び酸素の混合雰囲気で１時間の加熱処理を行った。
次に、絶縁膜１９０４、酸化物半導体膜１９０５、導電膜１９０７、及び導電膜１９０９上に、絶縁膜１９１１として、プラズマＣＶＤ法により厚さ５０ｎｍの窒化シリコン膜を成膜した。なお、窒化シリコン膜の成膜温度を２２０℃または３５０℃とした。
次に、絶縁膜１９１１上に、フォトリソグラフィ工程により形成したマスクを設けた後、エッチング処理を行い、絶縁膜１９１０、及び絶縁膜１９１１に開口部１９１７、１９１５を形成した。
以上の工程により試料２ａを作製した。
次に、試料３ａの作製方法について、説明する。
試料３ａは、試料２ａの酸化物半導体膜１９０５の代わりに、多層膜１９０６を用いた。多層膜１９０６としては、絶縁膜１９０４上に、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成膜し、続けて金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、スパッタリング法により厚さ１０ｎｍのＩＧＺＯ膜を成膜した。その後、フォトリソグラフィ工程により形成したマスクを用いてエッチング処理を行った後、３５０℃または４５０℃で加熱処理を行い、多層膜１９０６を形成した。
以上の工程により試料３ａを作製した。
次に、試料２ａ及び試料３ａに設けられた酸化物半導体膜１９０５、及び多層膜１９０６のシート抵抗を測定した。試料２ａ及び試料３ａにおいては、開口部１９１７及び開口部１９１９にプローブを接触させ、酸化物半導体膜１９０５、及び多層膜１９０６のシート抵抗を測定した。なお、試料２ａ及び試料３ａの酸化物半導体膜１９０５、及び多層膜１９０６において、導電膜１９０７及び導電膜１９０９が対向する幅を１．５ｍｍ、導電膜１９０７と導電膜１９０９との間の距離を１０μｍとした。また、試料２ａ及び試料３ａにおいて、導電膜１９０７を接地電位とし、導電膜１９０９に１Ｖを印加した。また、温度６０℃、湿度９５％の雰囲気において、試料２ａ及び試料３ａを、６０時間及び１３０時間保管した後、各試料のシート抵抗値を測定した。
試料２ａ及び試料３ａのシート抵抗値を図３９に示す。なお、図３９において、実線は、各試料において絶縁膜１９１１として形成した窒化シリコン膜の成膜温度が２２０℃であり、破線は３５０℃であることを示す。また、黒塗りマーカは、各試料において、酸化物半導体膜１９０５または多層膜１９０６を形成した後、３５０℃で加熱処理を行ったことを示し、白塗りマーカは、酸化物半導体膜１９０５または多層膜１９０６を形成した後、４５０℃で加熱処理を行ったことを示す。丸マーカは、各試料が酸化物半導体膜１９０５を有する、即ち、試料２ａであることを示す。三角マーカは、各試料が多層膜１９０６を有する、即ち試料３ａであることを示す。なお、図３９において、多層膜１９０６を形成した後、３５０℃で加熱した試料３ａの測定結果、即ち黒塗り三角マーカはプロットしていない。
図３９より、試料２ａ及び試料３ａは、シート抵抗値が低く、容量素子の電極として好ましいシート抵抗値、０．２ＭΩ／ｓｑ以下を満たしていることが分かる。また、試料２ａ及び試料３ａは、シート抵抗値の時間変動量が少ないことがわかる。以上のことから、窒化シリコン膜に接する酸化物半導体膜または多層膜は、高温高湿環境において、シート抵抗値の変動量が少ないため、容量素子の電極に用いる透光性を有する導電膜として用いることができる。
次に、試料２ａ及び試料３ａにおいて、基板温度を２５℃、６０℃、及び１５０℃として、それぞれのシート抵抗値を測定した結果を図４０に示す。なお、ここでは、試料２ａ及び試料３ａとして、絶縁膜１９１１として形成した窒化シリコン膜の成膜温度が２２０℃であり、酸化物半導体膜１９０５または多層膜１９０６を形成した後、３５０℃で加熱処理を行った試料を用いた。また、図４０において、黒塗り丸マーカは試料２ａの測定結果を示し、黒塗り三角マーカは、試料３ａの測定結果を示す。
図４０より、基板温度を高くしても、酸化物半導体膜１９０５及び多層膜１９０６のシート抵抗値は変動しないことが分かる。即ち、窒化シリコン膜に接する酸化物半導体膜または多層膜は、縮退半導体ともいえる。窒化シリコン膜に接する酸化物半導体膜または多層膜は、基板温度が変化してもシート抵抗値の変動量が少ないため、容量素子の電極に用いる透光性を有する導電膜として用いることができる。
本実施例に示す構成は、他の実施の形態、または実施例に示す構成と適宜組み合わせて用いることができる。
本実施例は、酸化物半導体膜と、酸化物半導体膜上に形成された絶縁膜との不純物分析について、図３６を用いて説明する。
本実施例においては、不純物分析用のサンプルとして、２種類のサンプル（以下、試料５、及び試料６）を作製した。
まず、はじめに試料５の作製方法を以下に示す。
試料５は、ガラス基板上にＩＧＺＯ膜を成膜し、その後窒化シリコン膜を成膜した。その後、窒素雰囲気下で４５０℃、１時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気（窒素＝８０％、酸素＝２０％）下で４５０℃×１時間の熱処理を行った。
なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（Ｏ２＝５０％）、圧力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝１７０℃の条件で１００ｎｍの厚さＩＧＺＯ膜を成膜した。
また、窒化シリコン膜の成膜条件としては、ＰＥ−ＣＶＤ法にて、ＳｉＨ４／Ｎ２／ＮＨ３＝５０／５０００／１００ｓｃｃｍ、圧力＝１００Ｐａ、成膜電力＝１０００Ｗ、基板温度＝２２０℃の条件で１００ｎｍの厚さの窒化シリコン膜を成膜した。
次に、試料６の作製方法を以下に示す。
ガラス基板上にＩＧＺＯ膜を成膜し、その後酸化窒化シリコン膜及び窒化シリコン膜を積層して成膜した。その後、窒素雰囲気下で４５０℃、１時間の熱処理を行い、続けて窒素と酸素の混合ガス雰囲気（窒素＝８０％、酸素＝２０％）下で４５０℃×１時間の熱処理を行った。
なお、ＩＧＺＯ膜の成膜条件、及び窒化シリコン膜の成膜条件としては、試料５と同様の条件を用いた。また、酸化窒化シリコン膜の成膜条件としては、ＰＥ−ＣＶＤ法にて、ＳｉＨ４／Ｎ２Ｏ＝３０／４０００ｓｃｃｍ、圧力＝４０Ｐａ、成膜電力＝１５０Ｗ、基板温度＝２２０℃の条件で５０ｎｍの厚さの酸化窒化シリコン膜を成膜し、その後、ＰＥ−ＣＶＤ法にて、ＳｉＨ４／Ｎ２Ｏ＝１６０／４０００ｓｃｃｍ、圧力＝２００Ｐａ、成膜電力＝１５００Ｗ、基板温度＝２２０℃の条件で４００ｎｍの厚さの酸化窒化シリコン膜を成膜した。
試料５及び試料６の不純物分析結果を図３６に示す。
なお、不純物分析としては、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用い、図３６に示す矢印の方向から分析を行った。すなわち、ガラス基板側からの測定である。
また、図３６（Ａ）は、試料５の測定により得られた水素（Ｈ）の濃度プロファイルである。図３６（Ｂ）は、試料６の測定により得られた水素（Ｈ）の濃度プロファイルである。
図３６（Ａ）よりＩＧＺＯ膜中の水素（Ｈ）濃度は、１．０×１０２０ａｔｏｍｓ／ｃｍ３であることがわかる。また、窒化シリコン膜中の水素（Ｈ）濃度は、１．０×１０２３ａｔｏｍｓ／ｃｍ３であることがわかる。また、図３６（Ｂ）よりＩＧＺＯ膜中の水素（Ｈ）濃度は、５．０×１０１９ａｔｏｍｓ／ｃｍ３であることがわかる。また、酸化窒化シリコン膜中の水素（Ｈ）濃度は、３．０×１０２１ａｔｏｍｓ／ｃｍ３であることがわかる。
なお、ＳＩＭＳ分析は、その測定原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素（Ｈ）の厚さ方向の分布を、ＳＩＭＳで分析する場合、対象となる膜の存在する範囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における平均値を採用する。
このように、ＩＧＺＯ膜に接する絶縁膜の構成を変えることにより、ＩＧＺＯ膜中の水素（Ｈ）濃度に差が確認された。
例えば、トランジスタのチャネル形成領域に上述したＩＧＺＯ膜を用いる場合、試料６に示すようにＩＧＺＯ膜に接して酸化窒化シリコン膜を設ける構成が好ましい。また、容量素子の電極に用いる透光性を有する導電膜としては、試料５に示すようにＩＧＺＯ膜に接して窒化シリコン膜を設ける構成が好ましい。このような構成を用いることによって、トランジスタのチャネル形成領域に用いるＩＧＺＯ膜と、容量素子の電極に用いるＩＧＺＯ膜と、を同一工程で作製してもＩＧＺＯ膜中の水素濃度を変えることができる。
本実施例では、酸化物半導体膜及び多層膜の欠陥量について、図３７及び図３８を用いて説明する。
はじめに、試料の構造について説明する。
試料７は、石英基板上に形成された厚さ３５ｎｍの酸化物半導体膜と、酸化物半導体膜上に形成された厚さ１００ｎｍの窒化絶縁膜とを有する。
試料８及び試料９は、石英基板上に形成された厚さ３０ｎｍの多層膜と、多層膜上に形成された厚さ１００ｎｍの窒化絶縁膜とを有する。なお、試料８の多層膜は、厚さ１０ｎｍの第１の酸化物膜、厚さ１０ｎｍの酸化物半導体膜、及び厚さ１０ｎｍの第２の酸化物膜が順に積層されている。また、試料９は、厚さ２０ｎｍの第１の酸化物膜、厚さ１５ｎｍの酸化物半導体膜、及び厚さ１０ｎｍの第２の酸化物膜が順に積層されている。試料８及び試料９は、試料７と比較して、酸化物半導体膜の代わりに多層膜を有する点が異なる。
試料１０は、石英基板上に形成された厚さ１００ｎｍの酸化物半導体膜と、酸化物半導体膜上に形成された厚さ２５０ｎｍの酸化絶縁膜と、酸化絶縁膜上に形成された厚さ１００ｎｍの窒化絶縁膜とを有する。試料１０は、試料７乃至試料９と比較して酸化物半導体膜が窒化絶縁膜と接しておらず、酸化絶縁膜と接している点が異なる。
次に、各試料の作製方法について説明する。
はじめに、試料７の作製方法について説明する。
石英基板上に、酸化物半導体膜として厚さ３５ｎｍのＩＧＺＯ膜を成膜した。ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、Ａｒ／Ｏ２＝１００ｓｃｃｍ／１００ｓｃｃｍ（Ｏ２＝５０％）、圧力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝１７０℃の条件を用いた。
次に、第１の加熱処理として、４５０℃の窒素雰囲気で１時間の加熱処理を行った後、４５０℃の窒素と酸素の混合ガス雰囲気（窒素＝８０％、酸素＝２０％）で１時間の加熱処理を行った。
次に、酸化物半導体膜上に、窒化絶縁膜として厚さ１００ｎｍの窒化シリコン膜を成膜した。窒化シリコン膜の成膜条件としては、ＰＥ−ＣＶＤ法にて、ＳｉＨ４／Ｎ２／ＮＨ３＝５０／５０００／１００ｓｃｃｍ、圧力＝１００Ｐａ、成膜電力＝１０００Ｗ、基板温度＝３５０℃の条件を用いた。
次に、第２の加熱処理として、２５０℃の窒素雰囲気で１時間の加熱処理を行った。
以上の工程により試料７を作製した。
次に、試料８の作製方法について説明する。
試料８は、試料７の酸化物半導体膜の代わりに、多層膜を形成した。多層膜としては、石英基板上に、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、Ａｒ／Ｏ２＝１８０／２０ｓｃｃｍ（Ｏ２＝１０％）、圧力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝２５℃の条件で厚さ１０ｎｍの第１の酸化物膜を成膜した。次に、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、Ａｒ／Ｏ２＝１００／１００ｓｃｃｍ（Ｏ２＝５０％）、圧力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝１７０℃の条件で厚さ１０ｎｍの酸化物半導体膜を成膜した。次に、スパッタリング法にて、金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用い、Ａｒ／Ｏ２＝１８０／２０ｓｃｃｍ（Ｏ２＝１０％）、圧力＝０．６Ｐａ、成膜電力＝５０００Ｗ、基板温度＝２５℃の条件で厚さ１０ｎｍの第２の酸化物膜を成膜した。
その他の工程は、試料７と同様である。以上の工程により試料８を形成した。
次に、試料９の作製方法について説明する。
試料９は、試料７の酸化物半導体膜の代わりに、多層膜を形成した。多層膜としては、石英基板上に、試料８に示す第１の酸化物膜と同じ条件を用いて、厚さ２０ｎｍの第１の酸化物膜を成膜した。次に、スパッタリング法にて、試料８に示す酸化物半導体膜と同じ条件を用いて、厚さ１５ｎｍの酸化物半導体膜を成膜した。次に、試料８に示す第２の酸化物膜と同じ条件を用いて、厚さ１０ｎｍの第２の酸化物膜を成膜した。
その他の工程は、試料７と同様である。以上の工程により試料９を形成した。
次に、試料１０の作製方法について説明する。
試料１０は、試料７と同じ条件を用いて石英基板上に厚さ１００ｎｍの酸化物半導体膜を形成した。
次に、試料７と同様の条件を用いて、第１の加熱処理を行った。
次に、酸化物半導体膜上に、酸化絶縁膜として、厚さ５０ｎｍの第１の酸化窒化シリコン膜及び厚さ２００ｎｍの第２の酸化窒化シリコン膜を形成した。ここでは、ＰＥ−ＣＶＤ法にて、ＳｉＨ４／Ｎ２Ｏ＝３０／４０００ｓｃｃｍ、圧力＝４０Ｐａ、成膜電力＝１５０Ｗ、基板温度＝２２０℃の条件で５０ｎｍの厚さの第１の酸化窒化シリコン膜を成膜し、その後、ＰＥ−ＣＶＤ法にて、ＳｉＨ４／Ｎ２Ｏ＝１６０／４０００ｓｃｃｍ、圧力＝２００Ｐａ、成膜電力＝１５００Ｗ、基板温度＝２２０℃の条件で２００ｎｍの厚さの第２の酸化窒化シリコン膜を成膜した。なお、第２の酸化窒化シリコン膜は、化学量論的組成を満たす酸素よりも多くの酸素を含む膜である。
次に、試料７と同じ条件を用いて、酸化絶縁膜上に厚さ１００ｎｍの窒化シリコン膜を形成した。
次に、試料７と同様の条件を用いて、第２の加熱処理を行った。
以上の工程により試料１０を形成した。
次に、試料７乃至試料１０についてＥＳＲ測定を行った。ＥＳＲ測定は、所定の温度で、マイクロ波の吸収の起こる磁場の値（Ｈ０）から、式ｇ＝ｈν／βＨ０、を用いてｇ値というパラメータが得られる。なお、νはマイクロ波の周波数である。ｈはプランク定数であり、βはボーア磁子であり、どちらも定数である。
ここでは、下記の条件でＥＳＲ測定を行った。測定温度を室温（２５℃）とし、８．９２ＧＨｚの高周波電力（マイクロ波パワー）を２０ｍＷとし、磁場の向きは作製した試料の膜表面と平行とした。
試料７乃至試料９に含まれる酸化物半導体膜及び多層膜をＥＳＲ測定して得られた一次微分曲線を図３７に示す。図３７（Ａ）は、試料７の測定結果であり、図３７（Ｂ）は、試料８の測定結果であり、図３７（Ｃ）は、試料９の測定結果である。
試料１０に含まれる酸化物半導体膜をＥＳＲ測定して得られた一次微分曲線を図３８に示す。
図３７（Ａ）乃至図３７（Ｃ）において、試料７は、ｇ値が１．９３において、酸化物半導体膜中の欠陥に起因する対称性を有する信号が検出されている。試料８及び試料９は、ｇ値が１．９５において、多層酸化物膜中の欠陥に起因する対称性を有する信号が検出されている。試料７におけるｇ値が１．９３のスピン密度は、２．５×１０１９ｓｐｉｎｓ／ｃｍ３であり、試料８におけるｇ値が１．９３及び１．９５のスピン密度の総和は、１．６×１０１９ｓｐｉｎｓ／ｃｍ３であり、試料９におけるｇ値が１．９３及び１．９５のスピン密度の総和は、２．３×１０１９ｓｐｉｎｓ／ｃｍ３であった。即ち、酸化物半導体膜及び多層膜には、欠陥が含まれることが分かる。なお、酸化物半導体膜及び多層膜の欠陥の一例としては酸素欠損がある。
図３８において、試料１０は、試料７の酸化物半導体膜、試料８及び試料９の多層膜と比較して、酸化物半導体膜の厚さが厚いにも関わらず、欠陥に起因する対称性を有する信号が検出されず、即ち、検出下限以下（ここでは、検出下限を３．７×１０１６ｓｐｉｎｓ／ｃｍ３とする。）であった。このことから、酸化物半導体膜に含まれる欠陥量が検出できないことが分かる。
酸化物半導体膜または多層膜に窒化絶縁膜、ここではＰＥ−ＣＶＤで形成された窒化シリコン膜が接すると、酸化物半導体膜または多層膜に欠陥、代表的には酸素欠損が形成されることが分かる。一方、酸化物半導体膜に酸化絶縁膜、ここでは、酸化窒化シリコン膜を設けると、酸化窒化シリコン膜に含まれる過剰酸素、即ち化学量論的組成を満たす酸素よりも多くの酸素が酸化物半導体膜に拡散し、酸化物半導体膜中の欠陥が増加しない。
以上のことから、試料７乃至試料９に示すように、窒化絶縁膜に接する酸化物半導体膜または多層膜は欠陥、代表的には酸素欠損量が多く、導電性が高いため、容量素子の電極として用いることができる。一方、試料１０に示すように、酸化絶縁膜に接する酸化物半導体膜は、酸素欠損量が少なく、導電性が低いため、トランジスタのチャネル形成領域として用いることができる。
ここで、窒化絶縁膜と接する酸化物半導体膜及び多層膜の抵抗率が低減する原因について、以下に説明する。
＜Ｈの存在形態間のエネルギーと安定性＞
はじめに、酸化物半導体膜に存在するＨの形態のエネルギー差と安定性について、計算した結果を説明する。ここでは、酸化物半導体膜としてＩｎＧａＺｎＯ４を用いた。
計算に用いた構造は、ＩｎＧａＺｎＯ４結晶の六方晶の単位格子をａ軸及びｂ軸方向に２倍ずつにした８４原子バルクモデルを基本とした。
バルクモデルにおいて、３個のＩｎ原子と１個のＺｎ原子と結合したＯ原子１個をＨ原子に置換したモデルを用意した。これをＶｏＨと表記する（図４１（Ａ）参照）。
また、バルクモデルにおいて、３個のＩｎ原子と１個のＺｎ原子と結合したＯ原子１個を取り除き、酸素欠損（Ｖｏ）を形成する。該Ｖｏ近傍で、ａｂ面に対して１個のＧａ原子と２個のＺｎ原子と結合したＯ原子にＨ原子が結合したモデルを用意した。これをＶｏ＋Ｈと表記する（図４１（Ｂ）参照）。
上記２つのモデルに対して、格子定数を固定しての最適化計算を行い、全エネルギーを算出した。なお、全エネルギーの値が小さいほどその構造はより安定といえる。
計算には、第一原理計算ソフトウェアＶＡＳＰ（Ｔｈｅ Ｖｉｅｎｎａ Ａｂ ｉｎｉｔｉｏ ｓｉｍｕｌａｔｉｏｎ ｐａｃｋａｇｅ）を用いた。計算条件を表１に示す。
電子状態擬ポテンシャル計算にはＰｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ（ＰＡＷ）法により生成されたポテンシャルを、汎関数にはＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。
また、計算により算出された２つのモデルの全エネルギーを表２に示す。
表２より、ＶｏＨの方がＶｏ＋Ｈよりも全エネルギーが０．７８ｅＶ小さい。よって、ＶｏＨの方がＶｏ＋Ｈよりも安定であるといえる。したがって、酸素欠損（Ｖｏ）にＨ原子が近づくと、Ｈ原子はＯ原子と結合するよりも、酸素欠損（Ｖｏ）中に取り込まれやすいと考えられる。
＜ＶｏＨの熱力学的状態＞
次に、酸素欠損（Ｖｏ）中にＨ原子が取り込まれたＶｏＨの形成エネルギーと荷電状態について、計算した結果を説明する。ＶｏＨは荷電状態によって形成エネルギーが異なり、フェルミエネルギーにも依存する。よって、ＶｏＨはフェルミエネルギーに依存して安定な荷電状態が異なる。ここでは、ＶｏＨが電子を１つ放出した状態を（ＶｏＨ）＋と示し、電子を１つ捕獲した状態を（ＶｏＨ）−と示し、電子の移動のない状態を、（ＶｏＨ）０と示す。（ＶｏＨ）＋、（ＶｏＨ）−、（ＶｏＨ）０それぞれの形成エネルギーを計算した。
計算には、第一原理計算ソフトウェアＶＡＳＰを用いた。計算条件を表３に示す。
電子状態擬ポテンシャル計算にはＰｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ（ＰＡＷ）法により生成されたポテンシャルを、汎関数にはＨｅｙｄ−Ｓｃｕｓｅｒｉａ−Ｅｒｎｚｅｒｈｏｆ（ＨＳＥ） ＤＦＴハイブリッド汎関数（ＨＳＥ０６）を用いた。
なお、酸素欠損陥の形成エネルギーの算出では酸素欠損濃度の希薄極限を仮定し、電子および正孔の伝導帯、価電子帯への過剰な広がりを補正してエネルギーを算出した。また、完全結晶の価電子帯上端をエネルギー原点とし、欠陥構造に由来する価電子帯のズレは、平均静電ポテンシャルを用いて補正した。
図４２（Ａ）に、（ＶｏＨ）＋、（ＶｏＨ）−、（ＶｏＨ）０それぞれの形成エネルギーを示す。横軸はフェルミレベルであり、縦軸は形成エネルギーである。実線は（ＶｏＨ）＋の形成エネルギーを示し、一点鎖線は（ＶｏＨ）０の形成エネルギーを示し、破線は（ＶｏＨ）−の形成エネルギーを示す。また、ＶｏＨの電荷が、＋から０を経て−に変わる遷移レベルをε（＋／−）と示す。
図４２（Ｂ）に、ＶｏＨの熱力学的遷移レベルを示す。計算結果から、ＩｎＧａＺｎＯ４のエネルギーギャップは２．７３９ｅＶであった。また、価電子帯のエネルギーを０ｅＶとすると、遷移レベル（ε（＋／−））は２．６２ｅＶであり、伝導帯の直下に存在する。このことから、酸素欠損（Ｖｏ）中にＨ原子が取り込まれることにより、ＩｎＧａＺｎＯ４がｎ型になることが分かる。
酸化物半導体膜がプラズマに曝されると、酸化物半導体膜はダメージを受け、酸化物半導体膜に、欠陥、代表的には酸素欠損が生成される。また、酸化物半導体膜に窒化絶縁膜が接すると、窒化絶縁膜に含まれる水素が酸化物半導体膜に移動する。これらの結果、酸化物半導体膜に含まれる酸素欠損に水素が入ることで、酸化物半導体膜中にＶｏＨが形成され、酸化物半導体膜がｎ型となり、抵抗率が低下する。以上のことから、窒化絶縁膜に接する酸化物半導体膜を容量素子の電極として用いることができる。
１００ 画素部
１０１ 画素
１０２ 基板
１０３ トランジスタ
１０４ 走査線駆動回路
１０５ 容量素子
１０６ 信号線駆動回路
１０７ 走査線
１０７＿ｍ 走査線
１０７＿ｍ−１ 走査線
１０８ 液晶素子
１０９ 信号線
１０９＿ｎ 信号線
１１１ 酸化物半導体膜
１１３ 導電膜
１１７ 開口
１１９ 酸化物半導体膜
１２１ 画素電極
１２３ 開口
１２７ ゲート絶縁膜
１２８ 絶縁膜
１２９ 絶縁膜
１３０ 絶縁膜
１３１ 絶縁膜
１３２ 絶縁膜
１３３ 絶縁膜
１５０ 基板
１５２ 遮光膜
１５４ 対向電極
１５６ 配向膜
１５８ 配向膜
１６０ 液晶
１６７ 導電膜
１６９ トランジスタ
１８２ チャネル保護膜
１８３ トランジスタ
１８５ トランジスタ
１８７ 導電膜
１９０ トランジスタ
１９５ 酸化物半導体膜
２０５ 容量素子
２２６ 絶縁膜
２２７ 絶縁膜
２２８ 絶縁膜
２２９ 絶縁膜
２３０ 絶縁膜
２３１ 絶縁膜
２３２ 絶縁膜
２３３ 絶縁膜
２４５ 容量素子
２９７ トランジスタ
２９９ａ 酸化物半導体膜
２９９ｂ 酸化物半導体膜
２９９ｃ 酸化物半導体膜
３０５ 容量素子
３１９ 酸化物半導体膜
９０１ 基板
９０２ 画素部
９０３ 信号線駆動回路
９０４ 走査線駆動回路
９０５ シール材
９０６ 基板
９０８ 液晶
９１０ トランジスタ
９１１ トランジスタ
９１３ 液晶素子
９１５ 接続端子電極
９１６ 端子電極
９１７ 導電膜
９１８ ＦＰＣ
９１９ 異方性導電剤
９２２ ゲート絶縁膜
９２３ 絶縁膜
９２４ 絶縁膜
９２６ 容量素子
９２７ 酸化物半導体膜
９２９ 走査線
９３０ 電極
９３１ 電極
９３２ 絶縁膜
９３３ 絶縁膜
９３５ スペーサ
９５０ 配線
９５２ 配線
９５４ 開口
９５６ 開口
９５８ 導電膜
９７１ ソース電極
９７３ ドレイン電極
９７５ 共通電位線
９７７ 共通電極
９８５ 共通電位線
９８７ 共通電極
１９０１ ガラス基板
１９０３ 絶縁膜
１９０４ 絶縁膜
１９０５ 酸化物半導体膜
１９０６ 多層膜
１９０７ 導電膜
１９０９ 導電膜
１９１０ 絶縁膜
１９１１ 絶縁膜
１９１３ 開口部
１９１５ 開口部
１９１７ 開口部
１９１９ 開口部
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２００ コンピュータ
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (8)

  1. 画素は、
    第１の導電膜及び第２の導電膜と、
    前記第１の導電膜及び前記第２の導電膜上の、第１の絶縁膜と、
    前記第１の絶縁膜上の、第１の酸化物半導体膜と、
    前記第１の絶縁膜上の、第２の酸化物半導体膜と、
    前記第１の酸化物半導体膜と電気的に接続された、ソース電極と、
    前記第１の酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記ソース電極、前記ドレイン電極、及び前記第２の酸化物半導体膜上の、第２の絶縁膜と、
    前記第２の絶縁膜上の、第３の絶縁膜と、
    前記第３の絶縁膜上の、画素電極と、を有し、
    前記第１の酸化物半導体膜は、前記第１の導電膜と重なる領域を有し、
    前記第１の導電膜及び前記第２の導電膜は、それぞれ、窒素と、インジウムと、を有し、
    前記第１の導電膜は、ゲート電極として機能する領域を有し、
    前記第１の絶縁膜は、ゲート絶縁膜として機能する領域を有し、
    前記第２の酸化物半導体膜は、前記第１の絶縁膜の開口部を介して、前記第２の導電膜と接する領域を有し、
    前記画素電極は、前記第２の絶縁膜の開口部及び前記第３の絶縁膜の開口部を介して、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記画素電極は、前記第２の酸化物半導体膜と重なる第１の領域を有し、
    前記第１の領域は、容量素子として機能することを特徴とする半導体装置。
  2. 画素は、
    第１の導電膜及び第２の導電膜と、
    前記第１の導電膜及び前記第２の導電膜上の、第１の絶縁膜と、
    前記第１の絶縁膜上の、第１の酸化物半導体膜と、
    前記第１の絶縁膜上の、第２の酸化物半導体膜と、
    前記第１の酸化物半導体膜と電気的に接続された、ソース電極と、
    前記第１の酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記ソース電極、前記ドレイン電極、及び前記第２の酸化物半導体膜上の、第２の絶縁膜と、
    前記第２の絶縁膜上の、第３の絶縁膜と、
    前記第３の絶縁膜上の、画素電極と、を有し、
    前記第１の酸化物半導体膜は、前記第１の導電膜と重なる領域を有し、
    前記第１の導電膜及び前記第２の導電膜は、それぞれ、窒素と、インジウムと、を有し、
    前記第１の導電膜は、ゲート電極として機能する領域を有し、
    前記第１の絶縁膜は、ゲート絶縁膜として機能する領域を有し、
    前記第２の酸化物半導体膜は、前記第１の絶縁膜の開口部を介して、前記第２の導電膜と接する領域を有し、
    前記画素電極は、前記第２の絶縁膜の開口部及び前記第３の絶縁膜の開口部を介して、前記ソース電極又は前記ドレイン電極と電気的に接続され、
    前記画素電極は、前記第２の酸化物半導体膜と重なる第１の領域を有し、
    前記第１の領域は、容量素子として機能し、
    前記第１の領域は、前記ソース電極と重ならず、
    前記第１の領域は、前記ドレイン電極と重ならないことを特徴とする半導体装置。
  3. 請求項１又は請求項２において、
    ｘ本（ｘは２以上の整数）の走査線と、
    ｙ本（ｙは１以上の整数）の信号線と、
    前記ｍ本（ｍは２以上ｘ以下の整数）目の走査線と電気的に接続されたトランジスタと、を有し、
    前記トランジスタは、前記第１の酸化物半導体膜を有し、
    前記第２の導電膜は、前記ｍ−１本目の走査線として機能することを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第２の絶縁膜は、前記第１の酸化物半導体膜と接する領域を有し、
    前記第２の絶縁膜は、酸化絶縁膜を有し、
    前記第３の絶縁膜は、窒化絶縁膜を有することを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記第２の酸化物半導体膜は、前記第１の酸化物半導体膜よりも導電率が高い領域を有することを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一において、
    前記第２の酸化物半導体膜は、ホウ素、窒素、フッ素、アルミニウム、リン、ヒ素、インジウム、スズ、アンチモン及び希ガス元素から選ばれた一種以上が含まれていることを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第１の導電膜及び前記第２の導電膜は、それぞれ、窒素と、インジウムと、ガリウムと、亜鉛と、を有することを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一において、
    前記第１の導電膜及び前記第２の導電膜は、それぞれ、前記第１の酸化物半導体膜より高い窒素濃度を有することを特徴とする半導体装置。
JP2013176255A 2012-08-28 2013-08-28 半導体装置 Expired - Fee Related JP6247476B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013176255A JP6247476B2 (ja) 2012-08-28 2013-08-28 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012188010 2012-08-28
JP2012188010 2012-08-28
JP2013053989 2013-03-15
JP2013053989 2013-03-15
JP2013176255A JP6247476B2 (ja) 2012-08-28 2013-08-28 半導体装置

Publications (3)

Publication Number Publication Date
JP2014199403A JP2014199403A (ja) 2014-10-23
JP2014199403A5 JP2014199403A5 (ja) 2016-09-29
JP6247476B2 true JP6247476B2 (ja) 2017-12-13

Family

ID=50098674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013176255A Expired - Fee Related JP6247476B2 (ja) 2012-08-28 2013-08-28 半導体装置

Country Status (4)

Country Link
US (1) US9425220B2 (ja)
JP (1) JP6247476B2 (ja)
KR (2) KR20140029248A (ja)
DE (1) DE102013216824B4 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
KR102484987B1 (ko) 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102680781B1 (ko) 2012-12-25 2024-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
JPWO2015136411A1 (ja) 2014-03-12 2017-04-06 株式会社半導体エネルギー研究所 電子機器
CN103943660B (zh) 2014-04-02 2017-10-27 上海中航光电子有限公司 一种显示装置
KR102318728B1 (ko) * 2014-04-18 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 이를 가지는 표시 장치
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US9818880B2 (en) * 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN114326211A (zh) * 2015-02-12 2022-04-12 株式会社半导体能源研究所 显示装置
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6662665B2 (ja) * 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
JP7122872B2 (ja) 2018-06-06 2022-08-22 株式会社ジャパンディスプレイ 半導体装置
KR102677046B1 (ko) * 2019-08-06 2024-06-20 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
JP2022178523A (ja) * 2021-05-20 2022-12-02 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置

Family Cites Families (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
FR2679057B1 (fr) 1991-07-11 1995-10-20 Morin Francois Structure d'ecran a cristal liquide, a matrice active et a haute definition.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05257161A (ja) * 1992-03-11 1993-10-08 Sharp Corp アクティブマトリクス基板
TW347477B (en) 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3634089B2 (ja) 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3683463B2 (ja) 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
TWI247182B (en) 2000-09-29 2006-01-11 Toshiba Corp Flat panel display device and method for manufacturing the same
WO2002035282A1 (fr) 2000-10-25 2002-05-02 Matsushita Electric Industrial Co., Ltd. Affichage à cristaux liquides et procédé d'excitation associé
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4566459B2 (ja) 2001-06-07 2010-10-20 株式会社日立製作所 表示装置
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3964223B2 (ja) * 2002-02-15 2007-08-22 シャープ株式会社 薄膜トランジスタ装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004054238A (ja) * 2002-05-31 2004-02-19 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法、及び電子機器
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3767590B2 (ja) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4417072B2 (ja) 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI226712B (en) 2003-12-05 2005-01-11 Au Optronics Corp Pixel structure and fabricating method thereof
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5542296B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
JP5116359B2 (ja) 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
JP5542297B2 (ja) 2007-05-17 2014-07-09 株式会社半導体エネルギー研究所 液晶表示装置、表示モジュール及び電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TWI357530B (en) 2007-09-11 2012-02-01 Au Optronics Corp Pixel structure and liquid crystal display panel
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP5182993B2 (ja) 2008-03-31 2013-04-17 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8039842B2 (en) 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
TWI491048B (zh) 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP5602390B2 (ja) 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172804B1 (en) 2008-10-03 2016-05-11 Semiconductor Energy Laboratory Co, Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8330156B2 (en) 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
JP2010177223A (ja) * 2009-01-27 2010-08-12 Videocon Global Ltd 液晶表示装置及びその製造方法
JP2010243594A (ja) * 2009-04-01 2010-10-28 Sharp Corp 薄膜トランジスタ基板およびその製造方法
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20220100086A (ko) 2009-07-10 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
RU2491678C1 (ru) 2009-07-24 2013-08-27 Шарп Кабусики Кайся Способ изготовления подложки со структурой тонкопленочных транзисторов
KR102057299B1 (ko) 2009-07-31 2019-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20190141791A (ko) 2009-07-31 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI604594B (zh) 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
KR101506124B1 (ko) 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
KR101680047B1 (ko) 2009-10-14 2016-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101402294B1 (ko) 2009-10-21 2014-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
US8395156B2 (en) 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011170172A (ja) * 2010-02-19 2011-09-01 Seiko Epson Corp 電気泳動表示装置及び電子機器
KR102204162B1 (ko) 2010-02-26 2021-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2011148537A1 (ja) 2010-05-24 2011-12-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR20110133251A (ko) 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5718106B2 (ja) 2011-03-10 2015-05-13 株式会社林技術研究所 クリップ取付座、及び、内装材
JP2013053989A (ja) 2011-09-06 2013-03-21 Mega Chips Corp 相関検出回路、相関検出方法およびプログラム
US20140014948A1 (en) 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
CN108054175A (zh) 2012-08-03 2018-05-18 株式会社半导体能源研究所 半导体装置
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
KR102484987B1 (ko) 2012-09-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Also Published As

Publication number Publication date
DE102013216824B4 (de) 2024-10-17
KR20140029248A (ko) 2014-03-10
KR20200003288A (ko) 2020-01-08
US9425220B2 (en) 2016-08-23
JP2014199403A (ja) 2014-10-23
US20140061636A1 (en) 2014-03-06
DE102013216824A1 (de) 2014-03-06
KR102159226B1 (ko) 2020-09-23

Similar Documents

Publication Publication Date Title
JP6247476B2 (ja) 半導体装置
KR102592224B1 (ko) 반도체 장치
JP7237135B2 (ja) 半導体装置
JP6746727B2 (ja) 表示装置
JP5636519B2 (ja) 液晶表示装置
JP2018190989A (ja) 半導体装置
JP6320084B2 (ja) 半導体装置の駆動方法
JP2022058513A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160809

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171117

R150 Certificate of patent or registration of utility model

Ref document number: 6247476

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees