[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6117640B2 - 半導体装置及び駆動システム - Google Patents

半導体装置及び駆動システム Download PDF

Info

Publication number
JP6117640B2
JP6117640B2 JP2013150647A JP2013150647A JP6117640B2 JP 6117640 B2 JP6117640 B2 JP 6117640B2 JP 2013150647 A JP2013150647 A JP 2013150647A JP 2013150647 A JP2013150647 A JP 2013150647A JP 6117640 B2 JP6117640 B2 JP 6117640B2
Authority
JP
Japan
Prior art keywords
transistor
mos transistor
output
terminal
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013150647A
Other languages
English (en)
Other versions
JP2015023451A (ja
Inventor
郁夫 深海
郁夫 深海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013150647A priority Critical patent/JP6117640B2/ja
Priority to EP14176312.8A priority patent/EP2863433B1/en
Priority to US14/327,026 priority patent/US9124272B2/en
Priority to KR1020140090320A priority patent/KR20150010634A/ko
Priority to CN201410344683.2A priority patent/CN104300962B/zh
Priority to CN201811344752.4A priority patent/CN110071717B/zh
Publication of JP2015023451A publication Critical patent/JP2015023451A/ja
Priority to US14/806,917 priority patent/US9564844B2/en
Priority to US15/390,020 priority patent/US9912329B2/en
Application granted granted Critical
Publication of JP6117640B2 publication Critical patent/JP6117640B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L27/0883—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/08104—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H01L27/088—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
    • H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current
    • H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power
    • H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
    • H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual DC dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
    • H03K17/731—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents with inductive load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/73—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for DC voltages or currents
    • H03K17/732—Measures for enabling turn-off
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及び駆動システムに関し、特に、誘導性負荷を駆動するために好適に使用される半導体装置に関する。
負荷に電力を供給する半導体装置の一つとして、出力端子（負荷が接続される端子）と電源との間に出力トランジスタが接続された構成のハイサイドドライバが知られている。このような構成のハイサイドドライバは、出力トランジスタをスイッチングすることで、負荷への電力の供給が行われ、又は、負荷への電力の供給が遮断される。出力トランジスタとしては、例えば、ＭＯＳ（metal oxide semiconductor）トランジスタやＩＧＢＴ（insulated gate bipolar transistor）が用いられる。
出力トランジスタとしてＭＯＳトランジスタが用いられる場合（このようなＭＯＳトランジスタを、以下、「出力ＭＯＳトランジスタ」という。）、ハイサイドドライバには、出力ＭＯＳトランジスタのゲートとソースの間に接続された短絡スイッチが設けられることがある（例えば、特開平３−１９８４２１号公報（引用文献１）参照）。この短絡スイッチは、出力ＭＯＳトランジスタのゲートとソースとを短絡して出力トランジスタを確実にオフ状態にするために用いられるものであり、出力ＭＯＳトランジスタをオフする場合にオンされる。短絡スイッチとしては、典型的には、ＭＯＳトランジスタが用いられる。短絡スイッチとして用いられるＭＯＳトランジスタを、以下では、短絡ＭＯＳトランジスタという。
特開平３−１９８４２１号公報
発明者らは、上述されているような、出力トランジスタと短絡ＭＯＳトランジスタとを備えたハイサイドドライバについて検討している。
このような構成のハイサイドドライバにおいて発明者が見出した課題の一つは、出力端子の電位が電源電圧よりも高くなると、短絡ＭＯＳトランジスタの寄生バイポーラトランジスタがオンしてしまい、出力トランジスタをオンすることができなくなるという問題が発生し得るということである。ここで、例えば、出力端子に接続される負荷が誘導性負荷である場合には、出力端子の電位が電源電圧よりも高くなるという事態が発生し得るということに留意されたい。出力トランジスタをオンすることができなくなると、期待された電圧を出力端子から出力することができなくなり、これは、負荷への電力供給の制御の妨げになる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施形態では、半導体装置が、出力トランジスタと、短絡ＭＯＳトランジスタと、スイッチ素子とを具備している。出力トランジスタは、電源に接続される第１端子と、負荷に接続される出力端子に接続された第２端子とを備えている。短絡ＭＯＳトランジスタは、そのソースが出力端子に接続されている。スイッチ素子は、出力トランジスタの制御端子と短絡ＭＯＳトランジスタのドレインの間に接続されている。短絡ＭＯＳトランジスタは、該電源に接続される半導体基板に形成される。スイッチ素子は、該半導体基板に形成された半導体領域と、該半導体領域に形成され、出力トランジスタの制御端子に接続された第１拡散層と、該半導体領域に形成され、短絡ＭＯＳトランジスタのドレインに接続された第２拡散層とを含む。該スイッチ素子は、該半導体領域の電位によってオンオフするように構成されている。
他の実施形態では、半導体装置が、出力トランジスタと、短絡ＭＯＳトランジスタと、ディプレッション型のＭＯＳトランジスタであるスイッチトランジスタとを具備している。出力トランジスタは、電源に接続される第１端子と、負荷に接続される出力端子に接続された第２端子とを有している。短絡ＭＯＳトランジスタは、そのソースが出力端子に接続されている。短絡ＭＯＳトランジスタとスイッチトランジスタとは、該電源に接続される半導体基板に形成される。スイッチトランジスタは、ドレインが出力トランジスタの制御端子に接続され、ソースとゲートとが短絡ＭＯＳトランジスタのドレインに接続されている。該スイッチトランジスタのバックゲートの電位は、出力トランジスタ及び短絡ＭＯＳトランジスタを制御する制御信号に応じて制御される。
上記実施形態によれば、出力トランジスタと短絡ＭＯＳトランジスタとを備えた半導体装置において、短絡ＭＯＳトランジスタの寄生バイポーラトランジスタの動作に起因する不具合を防止することができる。
出力ＭＯＳトランジスタと短絡ＭＯＳトランジスタとを備えるハイサイドドライバの構成の一例を示す回路図である。 出力ＭＯＳトランジスタと短絡ＭＯＳトランジスタとを備えるハイサイドドライバＩＣの構成の一例を示す等価回路図である。 図２のハイサイドドライバＩＣの出力ＭＯＳトランジスタと短絡ＭＯＳトランジスタとが形成される部分の構造の一例を示す断面図である。 図２、図３のハイサイドドライバＩＣの動作の一例を示すタイミングチャートである。 図４の期間Ｔ４におけるハイサイドドライバＩＣの状態を示す断面図である。 図４の期間Ｔ５におけるハイサイドドライバＩＣの状態を示す断面図である。 第１の実施形態のハイサイドドライバＩＣの構成を示す回路図である。 第１の実施形態のハイサイドドライバＩＣの構造を示す断面図である。 第１の実施形態の期間Ｔ１におけるハイサイドドライバＩＣの動作を示す回路図である。 第１の実施形態の期間Ｔ１におけるハイサイドドライバＩＣの状態を示す断面図である。 第１の実施形態の期間Ｔ２におけるハイサイドドライバＩＣの動作を示す回路図である。 第１の実施形態の期間Ｔ２におけるハイサイドドライバＩＣの状態を示す断面図である。 第１の実施形態の期間Ｔ３におけるハイサイドドライバＩＣの動作を示す回路図である。 第１の実施形態の期間Ｔ３におけるハイサイドドライバＩＣの状態を示す断面図である。 第１の実施形態の期間Ｔ４におけるハイサイドドライバＩＣの動作を示す回路図である。 第１の実施形態の期間Ｔ４におけるハイサイドドライバＩＣの状態を示す断面図である。 第１の実施形態の期間Ｔ５におけるハイサイドドライバＩＣの動作を示す回路図である。 第１の実施形態の期間Ｔ５におけるハイサイドドライバＩＣの状態を示す断面図である。 ＪＦＥＴとして構成されたスイッチトランジスタを用いたハイサイドドライバＩＣの構造を示す断面図である。 第１の実施形態のハイサイドドライバＩＣにおいて、出力端子が負電位になった場合に起こり得る現象を示す回路図である。 第２の実施形態のハイサイドドライバＩＣの構成を示す回路図である。 第２の実施形態のハイサイドドライバＩＣの構造を示す断面図である。 第１の実施形態のハイサイドドライバの変形例の構成を示す回路図である。 第１の実施形態のハイサイドドライバの変形例の構成を示す断面図である。 第２の実施形態のハイサイドドライバの変形例の構成を示す回路図である。 第２の実施形態のハイサイドドライバの変形例の構成を示す断面図である。 第１の実施形態のハイサイドドライバの他の変形例の構成を示す断面図である。 第２の実施形態のハイサイドドライバの他の変形例の構成を示す断面図である。
以下では、本実施形態の技術的意義の理解を容易にするために、出力トランジスタと短絡ＭＯＳトランジスタとを備えるハイサイドドライバ、及び、このような構成のハイサイドドライバに生じ得る問題について詳細に説明する。
図１は、ハイサイドドライバ１００の構成の一例を示す回路図である。図１のハイサイドドライバ１００は、制御ロジック回路１０１と、チャージポンプ１０２と、ゲート抵抗１０３と、出力ＭＯＳトランジスタ１０４と、短絡ＭＯＳトランジスタ１０５と、インバータ１０６と、電源供給端子１０７と、出力端子１０８とを備えている。ここで、電源供給端子１０７は、電源（本実施形態では、バッテリ１０９）から電源電圧が供給される端子であり、出力端子１０８は、負荷１１０が接続される端子である。電源供給端子１０７の電位を、以下では、電位ＶＣＣと記載し、出力端子１０８の電位を、以下では、電位ＶＯＵＴと記載する。
制御ロジック回路１０１は、出力ＭＯＳトランジスタ１０４のオンオフを制御する制御信号ＳＣＴＲＬを生成する。
チャージポンプ１０２は、その出力がゲート抵抗１０３を介して出力ＭＯＳトランジスタ１０４のゲートに接続されており、制御信号ＳＣＴＲＬに応答して出力ＭＯＳトランジスタ１０４のゲートを駆動する駆動回路として動作する。詳細には、チャージポンプ１０２は、制御信号ＳＣＴＲＬがＨｉｇｈレベルのときに出力ＭＯＳトランジスタ１０４のゲートを電位ＶＣＣより高い電位（典型的には、電位ＶＣＣの２倍程度の電位）に駆動し、制御信号ＳＣＴＲＬがＬｏｗレベルのときには出力ＭＯＳトランジスタ１０４のゲートの駆動を停止する。
出力ＭＯＳトランジスタ１０４は、電源供給端子１０７と出力端子１０８の間に接続されており、図１の構成では、出力ＭＯＳトランジスタ１０４としてＮチャネルＭＯＳトランジスタが用いられている。出力ＭＯＳトランジスタ１０４は、そのドレインが電源供給端子１０７に接続され、そのソースが出力端子１０８に接続されている。
短絡ＭＯＳトランジスタ１０５は、出力ＭＯＳトランジスタ１０４のゲートとソースを短絡する短絡スイッチとして用いられる。図１の構成では、短絡ＭＯＳトランジスタ１０５としてＮチャネルＭＯＳトランジスタが用いられている。短絡ＭＯＳトランジスタ１０５は、そのドレインが出力ＭＯＳトランジスタ１０４のゲートに接続され、ソースが出力ＭＯＳトランジスタ１０４のソース（又は、出力端子１０８）に接続されている。
インバータ１０６は、制御信号ＳＣＴＲＬの反転信号（相補の論理の信号）を生成して短絡ＭＯＳトランジスタ１０５のゲートに供給する。
このような構成のハイサイドドライバ１００は、制御ロジック回路１０１によって制御信号ＳＣＴＲＬがＨｉｇｈレベルに設定されると、出力ＭＯＳトランジスタ１０４のゲート電位が、電位ＶＣＣよりも高い電位に設定されて出力ＭＯＳトランジスタ１０４がオン状態に設定される。出力ＭＯＳトランジスタ１０４がオン状態に設定されると、バッテリ１０９から負荷１１０に電圧が供給され、負荷１１０が駆動される。一方、制御信号ＳＣＴＲＬがＬｏｗレベルに設定されると、チャージポンプ１０２による出力ＭＯＳトランジスタ１０４のゲートの駆動が停止されると共に、短絡ＭＯＳトランジスタ１０５によって出力ＭＯＳトランジスタ１０４のソースとゲートがショートされる。これにより、出力ＭＯＳトランジスタ１０４がオフ状態に設定される。
図１のハイサイドドライバ１００において、出力ＭＯＳトランジスタ１０４と短絡ＭＯＳトランジスタ１０５とは、モノリシックに（即ち、同一の半導体基板に）集積化しても良いし、別々の半導体基板に形成しても良い。モノリシックに形成した構成は、ハイサイドドライバ１００の部品数を減少させ、コストの低減に有用である。他方、出力ＭＯＳトランジスタの電気的特性を、（短絡ＭＯＳトランジスタを含む）制御回路と相違させるような場合には、出力ＭＯＳトランジスタを備えた第１のチップと、制御回路が形成された第２のチップとを備えたマルチチップ構成を採用することで、様々な性能のハイサイドドライバを提供しやすくなる。
加えて、出願人は、誘導性負荷を駆動可能であるように、ハイサイドドライバ１００を構成することを検討している。近年では、ハイサイドドライバ１００は、様々な機器を駆動することが求められており、例えば、車載機器では、ＤＣ（直流）モータのような誘導性負荷を駆動することも求められることがある。
図２は、このような構成のハイサイドドライバＩＣ１００Ａの等価回路を示している。図２の構成では、ハイサイドドライバＩＣ１００Ａに、制御ロジック回路１０１、チャージポンプ１０２、ゲート抵抗１０３、出力ＭＯＳトランジスタ１０４、短絡ＭＯＳトランジスタ１０５、インバータ１０６、電源供給端子１０７、及び、出力端子１０８がモノリシックに集積化されている。出力端子１０８に接続される負荷としては、ＤＣモータ１１０Ａが用いられている。ＤＣモータ１１０Ａは、等価回路としては、直列接続された、電機子インダクタンス１１１、電機子抵抗１１２、及び、誘導起電力を生成する電圧源１１３として表現できる。
図３は、図２のハイサイドドライバＩＣ１００Ａのうち、出力ＭＯＳトランジスタ１０４及び短絡ＭＯＳトランジスタ１０５の断面構造を概念的に示す図である。出力ＭＯＳトランジスタ１０４及び短絡ＭＯＳトランジスタ１０５は、いずれも、半導体基板１２１に形成されている。半導体基板１２１は、Ｎ＋型基板１２２と、Ｎ＋型基板１２２の上に形成されたＮ型エピタキシャル層１２３とを備えている。Ｎ＋型基板１２２には、Ｎ型不純物が高濃度ドープ（heavily doped）されている。ここで、本明細書において「不純物が高濃度ドープされている」とは、縮退半導体が形成される程度の高い不純物濃度（典型的には、１０２０／ｃｍ３程度）で不純物がドープされていることを意味している。Ｎ＋型基板１２２は、電源供給端子１０７に接続されている。Ｎ型エピタキシャル層１２３には、Ｎ型不純物がドープされている。Ｎ型エピタキシャル層１２３の表面部に、出力ＭＯＳトランジスタ１０４と短絡ＭＯＳトランジスタ１０５とが形成されている。
図３では、出力ＭＯＳトランジスタ１０４が、トレンチゲート構造を有するＮチャネル縦型ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）として構成されている場合の構造を示す断面図が図示されている。詳細には、Ｎ型エピタキシャル層１２３の表面部に、Ｐ型不純物がドープされたＰ型ボディ領域１２４が形成されている。Ｐ型ボディ領域１２４を貫通するようにトレンチが形成され、そのトレンチを埋め込むようにゲート絶縁膜１２５及びゲート電極１２６が形成される。ここで、ゲート絶縁膜１２５はトレンチの内壁に沿って形成され、ゲート電極１２６は、ゲート絶縁膜１２５を挟んでＰ型ボディ領域１２４及びＮ型エピタキシャル層１２３に対向するように形成されている。加えて、Ｐ型ボディ領域１２４の表面部には、ゲート絶縁膜１２５に隣接する位置に、Ｎ型不純物が高濃度ドープされたＮ型拡散層１２７が形成されている。Ｐ型ボディ領域１２４の表面部には、更に、Ｐ型不純物が高濃度ドープされたＰ型拡散層１２８が形成されている。このような構成の出力ＭＯＳトランジスタ１０４では、Ｎ型拡散層１２７がソースとして機能し、半導体基板１２１及びＮ型エピタキシャル層１２３がドレインとして機能する。また、Ｐ型拡散層１２８がバックゲート端子として機能する。
一方、短絡ＭＯＳトランジスタ１０５は、横型ＮチャネルＭＯＳＦＥＴとして構成されている。詳細には、Ｎ型エピタキシャル層１２３の表面部に、Ｐ型不純物がドープされたＰ型ボディ領域１３１が形成されている。Ｐ型ボディ領域１３１の表面部には、Ｎ型拡散層１３４及びＮ型拡散層１３５が形成されている。Ｎ型拡散層１３４及びＮ型拡散層１３５には、いずれも、Ｎ型不純物が高濃度ドープされている。Ｐ型ボディ領域１３１のＮ型拡散層１３４とＮ型拡散層１３５の間の領域（チャネル領域）を被覆するようにゲート絶縁膜１３２が形成され、そのゲート絶縁膜１３２の上側表面にゲート電極１３３が形成されている。加えて、Ｐ型ボディ領域１３１の表面部には、更に、Ｐ型不純物が高濃度ドープされたＰ型拡散層１３６が形成されている。このような構成の短絡ＭＯＳトランジスタ１０５では、Ｎ型拡散層１３４がソースとして機能し、Ｎ型拡散層１３５がドレインとして機能する。また、Ｐ型拡散層１３６が、バックゲート端子として機能する。
留意すべきことは、図３の構造においては、短絡ＭＯＳトランジスタ１０５に寄生バイポーラトランジスタ１０５ａが形成されることである。より具体的には、Ｎ型拡散層１３５、Ｐ型ボディ領域１３１、及び、Ｎ型エピタキシャル層１２３は、それぞれ、ＮＰＮ型寄生バイポーラトランジスタのコレクタ、ベース、及び、エミッタとして機能する。なお、図２の等価回路にも、寄生バイポーラトランジスタ１０５ａが図示されている。
一つの問題は、出力端子１０８の電位ＶＯＵＴが電源供給端子１０７の電位ＶＣＣよりも高い場合、制御信号ＳＣＴＲＬの信号レベルに関わらず、寄生バイポーラトランジスタ１０５ａがオン状態になり得ることである。詳細には、Ｐ型ボディ領域１３１の電位は、概ね、出力端子１０８の電位ＶＯＵＴに一致し、Ｎ型エピタキシャル層１２３の電位は、概ね、電源供給端子１０７の電位ＶＣＣに一致する。よって、出力端子１０８の電位ＶＯＵＴが電源供給端子１０７の電位ＶＣＣよりも高い場合、Ｐ型ボディ領域１３１の電位がＮ型エピタキシャル層１２３の電位よりも高くなる。ここで、出力端子１０８に誘導性負荷（例えば、ＤＣモータ１１０Ａ）が接続されている場合には、誘導起電力により、出力端子１０８の電位ＶＯＵＴが電源供給端子１０７の電位ＶＣＣよりも高くなるという事態が生じ得ることに留意されたい。出力端子１０８の電位ＶＯＵＴが電源供給端子１０７の電位ＶＣＣよりも高い場合、ＮＰＮ型の寄生バイポーラトランジスタ１０５ａのベースの電位がエミッタの電位よりも高くなり、寄生バイポーラトランジスタ１０５ａがオン状態になり得る。
寄生バイポーラトランジスタ１０５ａがオン状態になると、出力ＭＯＳトランジスタ１０４のゲート電位が電位ＶＣＣになり、出力ＭＯＳトランジスタ１０４をオンすることができなくなる。これは、制御信号ＳＣＴＲＬによる出力ＭＯＳトランジスタ１０４の制御ができなくなることを意味しており、動作として好ましくない。以下では、短絡ＭＯＳトランジスタ１０５の寄生バイポーラトランジスタ１０５ａの問題についての理解をより容易にするために、図４を参照しながら、図２、図３の構成のハイサイドドライバＩＣ１００Ａの動作について説明する。
期間Ｔ１：
期間Ｔ１（時刻ｔ１〜ｔ２）は、ハイサイドドライバＩＣ１００Ａが初期状態にある期間である。期間Ｔ１において、ＤＣモータ１１０Ａが停止しており、電源供給端子１０７の電位ＶＣＣ（即ち、バッテリ１０９からハイサイドドライバＩＣ１００Ａに供給される電源電圧）が１４Ｖであり、制御信号ＳＣＴＲＬがＬｏｗレベルであるとする。ここで、ＤＣモータ１１０Ａが停止している状態では、誘電起電力が発生せず、出力端子１０８の電位ＶＯＵＴは接地電位ＧＮＤ(０Ｖ)になることに留意されたい。
期間Ｔ２：
期間Ｔ２（時刻ｔ２〜ｔ４）の開始時刻ｔ２において、制御ロジック回路１０１により制御信号ＳＣＴＲＬがＬｏｗレベルからＨｉｇｈレベルにプルアップされたとする。このとき、チャージポンプ１０２によって出力ＭＯＳトランジスタ１０４のゲート電位ＶＧが、電源供給端子１０７の電位ＶＣＣよりも高い電位（典型的には、２ＶＣＣ）に駆動され、出力ＭＯＳトランジスタ１０４がオンされる。このとき、出力端子１０８の電位ＶＯＵＴは、バッテリ１０９から供給される電源電圧（１４Ｖ）にプルアップされ、（時刻ｔ３）、バッテリ１０９からＤＣモータ１１０Ａへの電力の供給が開始される。
期間Ｔ３：
期間Ｔ３（時刻ｔ４〜ｔ６）の開始時刻ｔ４において、制御信号ＳＣＴＲＬがＨｉｇｈレベルからＬｏｗレベルにプルダウンされると、チャージポンプ１０２による出力ＭＯＳトランジスタ１０４のゲートの駆動が停止されると共に、短絡ＭＯＳトランジスタ１０５がオンされ、これにより、出力ＭＯＳトランジスタ１０４がオフされる。
ここで、ＤＣモータ１１０Ａの回転子が慣性によって回転し続けると、誘導起電力により電機子に電圧が発生し、その電圧が出力端子１０８に印加される。よって、出力端子１０８の電位ＶＯＵＴは、接地電位ＧＮＤには戻らず、ある程度の電位になることがある。図４では、誘電起電力により、時刻ｔ５において出力端子１０８の電位ＶＯＵＴが１２Ｖになる場合が図示されている。このとき、短絡ＭＯＳトランジスタ１０５はオンされるので、出力ＭＯＳトランジスタ１０４のゲート電位ＶＧも１２Ｖになる。
期間Ｔ４：
その後、期間Ｔ４（時刻ｔ６〜ｔ８）の開始時刻ｔ６において、バッテリ１０９の電圧が低下したとする。例えば、バッテリ１０９がハイサイドドライバＩＣ１００Ａ以外の機器にも電力を供給している場合、その機器の消費電力によってはバッテリ１０９の電圧が低下することが起こり得ることに留意されたい。図４には、バッテリ１０９の電圧、即ち、電源供給端子１０７の電位ＶＣＣが時刻ｔ７において１０Ｖまで低下した場合の動作が図示されており、また、図５Ａには、時刻ｔ７におけるハイサイドドライバＩＣ１００Ａの各ノードの電位も図示されている。
図５Ａに図示されているように、バッテリ１０９の電圧、即ち、電源供給端子１０７の電位ＶＣＣが低下し、出力端子１０８の電位ＶＯＵＴの電位が電源供給端子１０７の電位ＶＣＣとＰＮ接合の順方向電圧ＶＦ（Ｎ型エピタキシャル層１２３がシリコンの場合、約０．７Ｖ）の和よりも高くなると、短絡ＭＯＳトランジスタ１０５の寄生バイポーラトランジスタ１０５ａがオンになる。寄生バイポーラトランジスタ１０５ａがオンになると、Ｐ型ボディ領域１３１の電位が、電源供給端子１０７の電位ＶＣＣとＰＮ接合の順方向電圧ＶＦの和、即ち、１０．７Ｖまで低下し、出力端子１０８の電位ＶＯＵＴも１０．７Ｖまで低下する。このとき、短絡ＭＯＳトランジスタ１０５がオンされて出力ＭＯＳトランジスタ１０４のソースとゲートが短絡されるため、出力ＭＯＳトランジスタ１０４のゲート電位も１０．７Ｖまで低下する。ただし、制御信号ＳＣＴＲＬがＬｏｗレベルであり、元々、出力ＭＯＳトランジスタ１０４はオフ状態にあることが期待されているから、この段階では、寄生バイポーラトランジスタ１０５ａがオンすることによる影響はない。
期間Ｔ５：
この状態で、期間Ｔ５（時刻ｔ８以降）の開始時刻ｔ８において、制御信号ＳＣＴＲＬがＬｏｗレベルからＨｉｇｈレベルにプルアップされたとする。図５Ｂには、期間Ｔ５におけるハイサイドドライバＩＣ１００Ａの各ノードの電位が図示されている。制御信号ＳＣＴＲＬがＨｉｇｈレベルにプルアップされた場合、本来、チャージポンプ１０２によって出力ＭＯＳトランジスタ１０４のゲート電位ＶＧが、電源供給端子１０７の電位ＶＣＣよりも高い電位（典型的には、２ＶＣＣ）に駆動され、出力ＭＯＳトランジスタ１０４がオンされることが期待される。この場合、出力端子１０８の電位ＶＯＵＴが１０Ｖになるはずである。図５Ｂでは、チャージポンプ１０２から出力される電圧が、記号ＶＧ’として図示されている。
しかしながら、寄生バイポーラトランジスタ１０５ａがオン状態のままであるため、出力ＭＯＳトランジスタ１０４のゲート電位は１０．７Ｖのままに維持され、したがって、出力ＭＯＳトランジスタ１０４をオン状態にすることはできない。このとき、出力端子１０８の電位ＶＯＵＴも、（本来期待される１０Ｖではなく）１０．７Ｖになってしまう。これは、制御信号ＳＣＴＲＬによって出力ＭＯＳトランジスタ１０４のスイッチングを制御する機能が失われていることを意味しており、何らかの対処をすることが望ましい。
上述の図３、図５Ａ、図５Ｂは、出力ＭＯＳトランジスタ１０４と短絡ＭＯＳトランジスタ１０５がモノリシックに（即ち、同一の半導体基板に）集積化された例を図示しているが、出力ＭＯＳトランジスタ１０４と短絡ＭＯＳトランジスタ１０５との間でＮ＋型基板１２２及びＮ型エピタキシャル層１２３が分断されている場合（つまり、出力ＭＯＳトランジスタ１０４と短絡ＭＯＳトランジスタ１０５が別々のチップに搭載されている場合）も動作は同じであるため、同様の対処が望まれる。
以下に述べられる本実施形態の半導体装置（ハイサイドドライバＩＣ）では、このような問題に対処するための構成が採用される。
（第１の実施形態）
図６は、第１の実施形態のハイサイドドライバＩＣ１０の構成を示す回路図である。本実施形態のハイサイドドライバＩＣ１０は、ＤＣモータ１１を駆動する駆動システムに適用される。上述の通り、ＤＣモータ１１は、等価回路としては、直列接続された、電機子インダクタンス１１ａ、電機子抵抗１１ｂ、及び、誘導起電力を生成する電圧源１１ｃを備える誘導性負荷として表現できる。
本実施形態のハイサイドドライバＩＣ１０は、図２のハイサイドドライバＩＣ１００Ａと同様に、制御ロジック回路１と、チャージポンプ２と、ゲート抵抗３と、出力ＭＯＳトランジスタ４と、短絡ＭＯＳトランジスタ５と、インバータ６と、電源供給端子７と、出力端子８とを備えている。ここで、電源供給端子７は、電源（本実施形態では、バッテリ９）から電源電圧が供給される端子であり、出力端子８は、負荷、本実施形態では、ＤＣモータ１１が接続される端子である。電源供給端子７の電位を、以下では、電位ＶＣＣと記載し、出力端子８の電位を、以下では、電位ＶＯＵＴと記載する。
制御ロジック回路１は、出力ＭＯＳトランジスタ４のオンオフを制御する制御信号ＳＣＴＲＬを生成する。制御ロジック回路１が制御信号ＳＣＴＲＬを生成する動作は、例えば、ハイサイドドライバＩＣ１０を外部から制御するＣＰＵ（central processing unit）によって制御されても良い。
チャージポンプ２は、その出力がゲート抵抗３を介して出力ＭＯＳトランジスタ４のゲート（制御端子）に接続されており、制御信号ＳＣＴＲＬに応答して出力ＭＯＳトランジスタ４のゲートを駆動する駆動回路として動作する。詳細には、チャージポンプ２は、制御信号ＳＣＴＲＬがＨｉｇｈレベルのときに出力ＭＯＳトランジスタ４のゲートを電位ＶＣＣより高い電位（典型的には、電位ＶＣＣの２倍程度の電位）に駆動し、制御信号ＳＣＴＲＬがＬｏｗレベルのときには出力ＭＯＳトランジスタ４のゲートの駆動を停止する。
ゲート抵抗３は、チャージポンプ２と出力ＭＯＳトランジスタ４のゲートの間で流れる充放電電流を抑制し、出力ＭＯＳトランジスタ４を保護する。
出力ＭＯＳトランジスタ４は、そのドレイン（第１端子）が電源供給端子７に接続され、そのソース（第２端子）が出力端子８に接続されており、そのゲート（制御端子）の電位に応じて、ドレイン（第１端子）とソース（第２端子）とを電気的に接続し、又は切り離す機能を有している。図６の構成では、出力ＭＯＳトランジスタ４としてＮチャネルＭＯＳトランジスタが用いられている。なお、出力ＭＯＳトランジスタ４のバックゲートは、ソースに接続されている。
短絡ＭＯＳトランジスタ５は、インバータ６から出力される制御信号ＳＣＴＲＬの反転信号に応答して出力ＭＯＳトランジスタ４のゲートとソースを短絡する短絡スイッチとして用いられる。図６の構成では、短絡ＭＯＳトランジスタ５としてＮチャネルＭＯＳトランジスタが用いられている。短絡ＭＯＳトランジスタ５は、そのドレインが（後述のスイッチトランジスタ１２を介して）出力ＭＯＳトランジスタ４のゲートに接続され、ソースが出力ＭＯＳトランジスタ４のソース（又は、出力端子８）に接続されている。なお、短絡ＭＯＳトランジスタ５のバックゲートは、そのソースに接続されている。
インバータ６は、制御信号ＳＣＴＲＬの反転信号（相補の論理の信号）を生成して短絡ＭＯＳトランジスタ５のゲートに供給する。
加えて、本実施形態のハイサイドドライバＩＣ１０は、スイッチトランジスタ１２と、負荷抵抗１３と、バックゲート制御トランジスタ１４とを備えている。
スイッチトランジスタ１２は、出力ＭＯＳトランジスタ４のゲートと短絡ＭＯＳトランジスタ５のドレインの間に接続されたスイッチとして機能するＭＯＳトランジスタである。本実施形態では、スイッチトランジスタ１２として、ディプレッション型のＮチャネルＭＯＳトランジスタが用いられる。スイッチトランジスタ１２のゲート及びソースは、短絡ＭＯＳトランジスタ５のドレインに共通に接続されており、スイッチトランジスタ１２のドレインは、出力ＭＯＳトランジスタ４のゲートに接続されている。ここで、ディプレッション型のＮチャネルＭＯＳトランジスタはノーマリオン（normally ON）であり、且つ、スイッチトランジスタ１２のソースとゲートは短絡されているから、スイッチトランジスタ１２のオンオフは、バックゲートの電位（又は、Ｐ型ボディ領域の電位）を制御することによって制御されることに留意されたい。
負荷抵抗１３とバックゲート制御トランジスタ１４は、制御信号ＳＣＴＲＬに応答してスイッチトランジスタ１２のバックゲート（又は、Ｐ型ボディ領域）の電位を制御するバックゲート制御回路１５を構成している。詳細には、負荷抵抗１３は、スイッチトランジスタ１２のバックゲートに接続された接続ノードＮ１と短絡ＭＯＳトランジスタ５のソース（即ち、出力端子８）の間に接続されている。
また、バックゲート制御トランジスタ１４は、制御信号ＳＣＴＲＬに応答して接続ノードＮ１を接地端子１６に接続し、又は、切り離すスイッチ素子として動作する。バックゲート制御トランジスタ１４は、そのドレインが接続ノードＮ１に接続され、ソースが接地端子１６に接続されている。バックゲート制御トランジスタ１４のゲートには制御信号ＳＣＴＲＬが供給され、バックゲートは接地端子１６に接続されている。このような構成のバックゲート制御回路１５は、制御信号ＳＣＴＲＬがＨｉｇｈレベルの場合、スイッチトランジスタ１２のバックゲートを接地電位ＧＮＤに設定する。一方、制御信号ＳＣＴＲＬがＬｏｗレベルの場合、バックゲート制御回路１５は、スイッチトランジスタ１２のバックゲートを出力端子８の電位ＶＯＵＴと同一の電位に設定する動作を行う。
上述の制御ロジック回路１、チャージポンプ２、ゲート抵抗３、出力ＭＯＳトランジスタ４、短絡ＭＯＳトランジスタ５、インバータ６、電源供給端子７、出力端子８、スイッチトランジスタ１２、負荷抵抗１３、バックゲート制御トランジスタ１４は、モノリシックに（即ち、同一の半導体基板に）集積化される。なお、後述されるように、本実施形態の半導体装置に、マルチチップ構成が採用されてもよい。例えば、本実施形態の半導体装置が、ゲート抵抗３と出力ＭＯＳトランジスタ４を集積化した第１の半導体チップと、制御ロジック回路１、チャージポンプ２、短絡ＭＯＳトランジスタ５、インバータ６、スイッチトランジスタ１２、負荷抵抗１３、バックゲート制御トランジスタ１４を集積化した第２の半導体チップとを備えていても良い。
図７は、ハイサイドドライバＩＣ１０のうち、出力ＭＯＳトランジスタ４、短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２及びバックゲート制御トランジスタ１４が形成された部分の断面構造を概念的に示した断面図である。出力ＭＯＳトランジスタ４、短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２、及び、バックゲート制御トランジスタ１４は、いずれも、半導体基板２１に形成されている。半導体基板２１は、Ｎ＋型基板２２と、そのＮ＋型基板２２の上に形成されたＮ型エピタキシャル層２３とを備えている。Ｎ＋型基板２２は、Ｎ型不純物が高濃度ドープ（heavily doped）された半導体で形成されており、電源供給端子７に接続されている。Ｎ＋型基板２２は、Ｎ型不純物が高濃度ドープされた半導体領域として機能する。Ｎ型エピタキシャル層２３は、Ｎ型不純物がドープされた半導体領域（即ち、導電型がＮ型の半導体領域）であり、そのＮ型エピタキシャル層２３の表面部に、出力ＭＯＳトランジスタ４、短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２及びバックゲート制御トランジスタ１４が形成されている。
図３では、出力ＭＯＳトランジスタ４が、トレンチゲート構造を有するＮチャネル縦型ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）として構成されている場合の構造を示す断面図が図示されている。詳細には、Ｎ型エピタキシャル層２３の表面部に、Ｐ型ボディ領域２４が形成されている。Ｐ型ボディ領域２４は、Ｐ型不純物がドープされている半導体領域（即ち、導電型がＰ型である半導体領域）である。Ｐ型ボディ領域２４を貫通するようにトレンチが形成され、そのトレンチを埋め込むようにゲート絶縁膜２５及びゲート電極２６が形成される。ここで、ゲート絶縁膜２５はトレンチの内壁に沿って形成され、ゲート電極２６は、ゲート絶縁膜２５を挟んでＰ型ボディ領域２４及びＮ型エピタキシャル層２３に対向するように形成されている。
加えて、Ｐ型ボディ領域２４の表面部には、ゲート絶縁膜２５に隣接する位置に、Ｎ型不純物が高濃度ドープされたＮ型拡散層２７が形成されている。Ｐ型ボディ領域２４の表面部には、更に、Ｐ型不純物が高濃度ドープされたＰ型拡散層２８が形成されている。このような構成の出力ＭＯＳトランジスタ４では、Ｎ型拡散層２７がソース端子として機能し、半導体基板２１及びＮ型エピタキシャル層２３がドレイン端子として機能する。また、Ｐ型拡散層２８がバックゲート端子として機能する。なお、出力ＭＯＳトランジスタ４は、トレンチゲート構造を有する縦型ＭＯＳＦＥＴに限定されず、プレーナゲート型縦型ＭＯＳＦＥＴや、横型ＭＯＳＦＥＴであっても良い。
短絡ＭＯＳトランジスタ５は、横型ＮチャネルＭＯＳＦＥＴとして構成されている。詳細には、Ｎ型エピタキシャル層２３の表面部に、Ｐ型ボディ領域３１が形成されている。Ｐ型ボディ領域３１は、Ｐ型不純物がドープされている半導体領域（即ち、導電型がＰ型である半導体領域）である。Ｐ型ボディ領域３１の表面部には、Ｎ型拡散層３４及びＮ型拡散層３５が形成されている。Ｎ型拡散層３４及びＮ型拡散層３５は、いずれも、Ｎ型不純物が高濃度ドープされている拡散層である。Ｐ型ボディ領域３１のＮ型拡散層３４とＮ型拡散層３５の間の領域（チャネル領域）を被覆するようにゲート絶縁膜３２が形成され、そのゲート絶縁膜３２の上側表面にゲート電極３３が形成されている。加えて、Ｐ型ボディ領域３１の表面部には、更に、Ｐ型不純物が高濃度ドープされた拡散層であるＰ型拡散層３６が形成されている。このような構成の短絡ＭＯＳトランジスタ５では、Ｎ型拡散層３４がソースとして機能し、Ｎ型拡散層３５がドレインとして機能する。また、Ｐ型拡散層３６が、バックゲート端子として機能する。
スイッチトランジスタ１２は、ディプレッション型の横型ＮチャネルＭＯＳＦＥＴとして構成されている。詳細には、Ｎ型エピタキシャル層２３の表面部に、Ｐ型ボディ領域４１が形成されている。Ｐ型ボディ領域４１は、Ｐ型不純物がドープされている半導体領域（即ち、導電型がＰ型である半導体領域）である。Ｐ型ボディ領域４１の表面部には、Ｎ型拡散層４４及びＮ型ド拡散層４５が形成されている。Ｎ型拡散層４４及びＮ型ド拡散層４５には、いずれも、Ｎ型不純物が高濃度ドープされている。Ｐ型ボディ領域４１の表面近傍には、更に、Ｎ型拡散層４４とＮ型ド拡散層４５の間の位置にＮ型不純物がドープされたＮ型チャネル領域４７が形成されている。本実施形態のスイッチトランジスタ１２の構造では、Ｎ型チャネル領域４７が、スイッチトランジスタ１２をディプレッション型ＮチャネルＭＯＳＦＥＴとして機能させるために重要である。Ｎ型チャネル領域４７を被覆するようにゲート絶縁膜４２が形成され、そのゲート絶縁膜４２を挟んでＮ型チャネル領域４７に対向するようにゲート電極４３が形成されている。加えて、Ｐ型ボディ領域４１の表面部には、Ｐ型不純物が高濃度ドープされたＰ型拡散層４６が形成されている。このような構成のスイッチトランジスタ１２では、Ｎ型拡散層４４がソースとして機能し、Ｎ型ド拡散層４５がドレインとして機能する。また、Ｐ型拡散層４６が、バックゲート端子として機能する。
バックゲート制御トランジスタ１４も、短絡ＭＯＳトランジスタ５と同様に、横型ＮチャネルＭＯＳＦＥＴとして構成されている。詳細には、Ｎ型エピタキシャル層２３の表面部に、Ｐ型ボディ領域５１が形成されている。Ｐ型ボディ領域５１は、Ｐ型不純物がドープされている半導体領域（即ち、導電型がＰ型である半導体領域）である。Ｐ型ボディ領域５１の表面部には、Ｎ型拡散層５４及びＮ型拡散層５５が形成されている。Ｎ型拡散層５４及びＮ型拡散層５５には、いずれも、Ｎ型不純物が高濃度ドープされている。Ｐ型ボディ領域５１のＮ型拡散層５４とＮ型拡散層５５の間の領域（チャネル領域）を被覆するようにゲート絶縁膜５２が形成され、そのゲート絶縁膜５２の上側表面にゲート電極５３が形成されている。加えて、Ｐ型ボディ領域５１の表面部には、更に、Ｐ型不純物が高濃度ドープされたＰ型拡散層５６が形成されている。このような構成の短絡ＭＯＳトランジスタ５では、Ｎ型拡散層５４がソース端子として機能し、Ｎ型拡散層５５がドレイン端子として機能する。また、Ｐ型拡散層５６が、バックゲート端子として機能する。
図７に図示された構造においても、短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２及びバックゲート制御トランジスタ１４のそれぞれについて、寄生バイポーラトランジスタ５ａ、１２ａ、１４ａが形成されることに留意されたい。即ち、Ｎ型エピタキシャル層２３は、寄生バイポーラトランジスタ５ａ、１２ａ、１４ａのエミッタとして機能し、Ｐ型ボディ領域３１、４１、５１がベースとして機能し、Ｎ型拡散層３５、４５、５５がコレクタとして機能する。
しかしながら、以下に詳細に議論されるように、本実施形態のハイサイドドライバＩＣ１０では、寄生バイポーラトランジスタ５ａ、１２ａ、１４ａは、いずれも、ハイサイドドライバＩＣ１０の動作を阻害しない。即ち、本実施形態のハイサイドドライバＩＣ１０では、出力端子８の電位ＶＯＵＴが電源供給端子７の電位ＶＣＣよりも高くなって短絡ＭＯＳトランジスタ５の寄生バイポーラトランジスタ５ａがオン状態になっても、出力ＭＯＳトランジスタ４のゲートがスイッチトランジスタ１２によって寄生バイポーラトランジスタ５ａから電気的に切り離される。このため、出力端子８の電位ＶＯＵＴが電源供給端子７の電位ＶＣＣよりも高くなっても出力ＭＯＳトランジスタ４をオン状態にすることができる。
以下では、本実施形態のハイサイドドライバＩＣ１０の動作について詳細に説明する。なお、以下では、制御ロジック回路１が、前述の図４のタイミングチャートに示されている波形で制御信号ＳＣＴＲＬを生成する場合のハイサイドドライバＩＣ１０の動作について説明する。
期間Ｔ１：
図４を参照して、期間Ｔ１（時刻ｔ１〜ｔ２）は、ハイサイドドライバＩＣ１０が初期状態にある期間である。期間Ｔ１において、ＤＣモータ１１が停止しており、電源供給端子７の電位ＶＣＣ（即ち、バッテリ９からハイサイドドライバＩＣ１０に供給される電源電圧）が１４Ｖであり、制御信号ＳＣＴＲＬがＬｏｗレベルであるとする。ここで、ＤＣモータ１１が停止している状態では、誘電起電力が発生しないため、出力端子８の電位ＶＯＵＴが接地電位ＧＮＤになる。図８は、期間Ｔ１におけるハイサイドドライバＩＣ１０の動作を示す回路図であり、図９は、期間Ｔ１におけるハイサイドドライバＩＣ１０の状態を示す断面図である。
期間Ｔ１においては、制御信号ＳＣＴＲＬがＬｏｗレベルであり、チャージポンプ２は出力ＭＯＳトランジスタ４のゲートを駆動しない。加えて、インバータ６から出力される制御信号ＳＣＴＲＬの反転信号はＨｉｇｈレベルであるため、短絡ＭＯＳトランジスタ５はオンされる。
また、バックゲート制御回路１５においては、バックゲート制御トランジスタ１４がオフされるため、スイッチトランジスタ１２のバックゲートの電位が、出力端子８の電位ＶＯＵＴ、即ち、接地電位ＧＮＤになる。スイッチトランジスタ１２のソース及びゲートは、短絡ＭＯＳトランジスタ５を介して出力端子８に接続されるから、スイッチトランジスタ１２のソース及びゲートの電位は、出力端子８の電位ＶＯＵＴ、即ち、接地電位ＧＮＤになる。よって、スイッチトランジスタ１２はオンされる。
この結果、出力ＭＯＳトランジスタ４のゲートは、短絡ＭＯＳトランジスタ５及びスイッチトランジスタ１２を介して出力ＭＯＳトランジスタ４のソースに短絡され、出力ＭＯＳトランジスタ４はオフされる。なお、短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２、及び、バックゲート制御トランジスタ１４の寄生バイポーラトランジスタ５ａ、１２ａ、１４ａは、いずれも、オフ状態である。
期間Ｔ２：
図４を参照して、期間Ｔ２（時刻ｔ２〜ｔ４）の開始時刻ｔ２において、制御ロジック回路１により制御信号ＳＣＴＲＬがＬｏｗレベルからＨｉｇｈレベルにプルアップされたとする。図１０は、期間Ｔ２におけるハイサイドドライバＩＣ１０の動作を示す回路図であり、図１１は、期間Ｔ２におけるハイサイドドライバＩＣ１０の状態を示す断面図である。
このとき、チャージポンプ２によって出力ＭＯＳトランジスタ４のゲート電位ＶＧが、電源供給端子７の電位ＶＣＣよりも高い電位（典型的には、２ＶＣＣ）に駆動され、出力ＭＯＳトランジスタ４がオンされる。このとき、出力端子８の電位ＶＯＵＴは、バッテリ９から供給される電源電圧（１４Ｖ）、即ち、電源供給端子７の電位ＶＣＣにプルアップされ、（時刻ｔ３）、バッテリ９からＤＣモータ１１への電力の供給が開始される。また、インバータ６から出力される制御信号ＳＣＴＲＬの反転信号はＬｏｗレベルであるため、短絡ＭＯＳトランジスタ５はオフされる。
また、短絡ＭＯＳトランジスタ５のＰ型ボディ領域３１の電位は、出力端子８の電位ＶＯＵＴ、即ち、電位ＶＣＣになり、且つ、Ｎ型エピタキシャル層２３の電位も電位ＶＣＣであるから、寄生バイポーラトランジスタ５ａはオフされる。Ｐ型ボディ領域３１が、ＮＰＮ型の寄生バイポーラトランジスタ５ａのベース、Ｎ型エピタキシャル層２３がエミッタとして機能することに留意されたい。よって、出力ＭＯＳトランジスタ４のゲート電位が、寄生バイポーラトランジスタ５ａによって低下する問題は起こらない。
また、バックゲート制御回路１５においては、制御信号ＳＣＴＲＬがＨｉｇｈレベルであることに応答してバックゲート制御トランジスタ１４がオンされるため、スイッチトランジスタ１２のバックゲートの電位が接地電位ＧＮＤになる。その一方で、短絡ＭＯＳトランジスタ５及びその寄生バイポーラトランジスタ５ａがいずれもオフされるので、スイッチトランジスタ１２のゲートとソースは、フローティングになる。この結果、スイッチトランジスタ１２はオン状態を維持する。スイッチトランジスタ１２は、ノーマリオンであることに留意されたい。このとき、図１１に図示されているように、スイッチトランジスタ１２、及び、バックゲート制御トランジスタ１４のＰ型ボディ領域４１、５１の電位、即ち、寄生バイポーラトランジスタ１２ａ、１４ａのベースの電位は、いずれも接地電位ＧＮＤであり、寄生バイポーラトランジスタ１２ａ、１４ａも、オフ状態になる。
期間Ｔ３：
その後、図４に示されているように、期間Ｔ３（時刻ｔ４〜ｔ６）の開始時刻ｔ４において、制御信号ＳＣＴＲＬがＨｉｇｈレベルからＬｏｗレベルにプルダウンされたとする。図１２は、期間Ｔ３におけるハイサイドドライバＩＣ１０の動作を示す回路図であり、図１３は、期間Ｔ３におけるハイサイドドライバＩＣ１０の状態を示す断面図である。
制御信号ＳＣＴＲＬがＬｏｗレベルにプルダウンされたことに応答して、チャージポンプ２は出力ＭＯＳトランジスタ４のゲートの駆動を停止する。一方、インバータ６から出力される制御信号ＳＣＴＲＬの反転信号はＨｉｇｈレベルであるため、短絡ＭＯＳトランジスタ５はオンされる。
また、バックゲート制御トランジスタ１４がオフされるため、スイッチトランジスタ１２のバックゲートの電位が、出力端子８の電位ＶＯＵＴになる。また、短絡ＭＯＳトランジスタ５はオンされるので、スイッチトランジスタ１２のソース及びゲートの電位は、出力端子８の電位ＶＯＵＴになる。この結果、スイッチトランジスタ１２はオンされる。このとき、出力ＭＯＳトランジスタ４のゲートは、短絡ＭＯＳトランジスタ５及びスイッチトランジスタ１２を介して出力ＭＯＳトランジスタ４のソースに短絡され、よって、出力ＭＯＳトランジスタ４はオフされる。
ここで、ＤＣモータ１１の回転子が慣性によって回転し続けると、誘導起電力により電機子に電圧が発生し、その電圧が出力端子８に印加される。図４に図示されているように、誘電起電力によって出力端子８の電位ＶＯＵＴが１２Ｖになる場合、図１２、図１３に図示されているように、出力ＭＯＳトランジスタ４のゲート電位ＶＧも１２Ｖになる。
このとき、図１３に図示されているように、短絡ＭＯＳトランジスタ５及びスイッチトランジスタ１２のＰ型ボディ領域３１、４１の電位は、いずれも、出力端子８の電位ＶＯＵＴ（１２Ｖ）であり、バックゲート制御トランジスタ１４のＰ型ボディ領域５１の電位は接地電位ＧＮＤである。よって、寄生バイポーラトランジスタ５ａ、１２ａ、１４ａは、オフ状態になる。
期間Ｔ４：
その後、図４に示されているように、期間Ｔ４（時刻ｔ６〜ｔ８）の開始時刻ｔ６においてバッテリ９の電圧が低下し始め、時刻ｔ７において１０Ｖになったとする。図１４は、時刻ｔ７におけるハイサイドドライバＩＣ１０の動作を示す回路図であり、図１５は、時刻ｔ７におけるハイサイドドライバＩＣ１０の状態を示す断面図である。このとき、制御信号ＳＣＴＲＬはＬｏｗレベルにプルダウンされたままなので、短絡ＭＯＳトランジスタ５及びスイッチトランジスタ１２はオン状態を維持する。よって、出力ＭＯＳトランジスタ４のソースとゲートが短絡され、出力ＭＯＳトランジスタ４もオフ状態に維持される。
その一方で、図１４、図１５に図示されているように、バッテリ９の電圧、即ち、電源供給端子７の電位ＶＣＣが低下することにより、出力端子８の電位ＶＯＵＴの電位が電源供給端子７の電位ＶＣＣとＰＮ接合の順方向電圧ＶＦ（Ｎ型エピタキシャル層２３がシリコンの場合、約０．７Ｖ）の和よりも高くなると、短絡ＭＯＳトランジスタ５とスイッチトランジスタ１２の寄生バイポーラトランジスタ５ａ、１２ａはオン状態になる。短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２のＰ型ボディ領域３１、４１の電位は、出力端子８の電位ＶＯＵＴの電位に一致し、また、Ｎ型エピタキシャル層２３の電位は、電源供給端子７の電位ＶＣＣに一致していることに留意されたい。寄生バイポーラトランジスタ５ａ、１２ａがオン状態になると、Ｐ型ボディ領域３１、４１の電位が、電源供給端子７の電位ＶＣＣとＰＮ接合の順方向電圧ＶＦの和、即ち、１０．７Ｖまで低下し、出力端子８の電位ＶＯＵＴも１０．７Ｖまで低下する。このとき、短絡ＭＯＳトランジスタ５及びスイッチトランジスタ１２がオンされて出力ＭＯＳトランジスタ４のソースとゲートが短絡されるため、出力ＭＯＳトランジスタ４のゲート電位も１０．７Ｖまで低下する。
ただし、制御信号ＳＣＴＲＬがＬｏｗレベルであり、元々、出力ＭＯＳトランジスタ４はオフ状態にあることが期待されているから、寄生バイポーラトランジスタ５ａ、１２ａがオンすることによる影響はない。
期間Ｔ５：
この状態で、図４に示されているように、期間Ｔ５（時刻ｔ８以降）の開始時刻ｔ８において、制御信号ＳＣＴＲＬがＬｏｗレベルからＨｉｇｈレベルにプルアップされたとする。図１６は、期間Ｔ５におけるハイサイドドライバＩＣ１０の動作を示す回路図であり、図１７は、期間Ｔ５におけるハイサイドドライバＩＣ１０の状態を示す断面図である。以下に詳細に議論するように、本実施形態のハイサイドドライバＩＣ１０においては、期間Ｔ５において、スイッチトランジスタ１２がオフされると共に、その寄生バイポーラトランジスタ１２ａがオフされ、出力ＭＯＳトランジスタ４のゲートをチャージポンプ２によって高電位（具体的には、２ＶＣＣ程度の電位）に駆動できることが重要である。
詳細には、制御信号ＳＣＴＲＬがＨｉｇｈレベルにプルアップされたことに応答して、出力ＭＯＳトランジスタ４のゲート電位ＶＧが、チャージポンプ２によって電源供給端子７の電位ＶＣＣよりも高い電位（典型的には、２ＶＣＣ）に駆動される。また、インバータ６から出力される制御信号ＳＣＴＲＬの反転信号はＬｏｗレベルであるため、短絡ＭＯＳトランジスタ５はオフされる。
ただし、短絡ＭＯＳトランジスタ５の寄生バイポーラトランジスタ５ａは、オン状態になる。詳細には、短絡ＭＯＳトランジスタ５のＰ型ボディ領域３１の電位は、出力端子８の電位ＶＯＵＴ（即ち、１２Ｖ）になり、且つ、Ｎ型エピタキシャル層２３の電位は電位ＶＣＣ（即ち１０Ｖ）になるから、寄生バイポーラトランジスタ５ａのベースの電位がエミッタの電位と順方向電圧ＶＦの和よりも高くなる。このため、寄生バイポーラトランジスタ５ａがオンされる。寄生バイポーラトランジスタ５ａがオン状態になると、スイッチトランジスタ１２のソース及びゲートの電位が、電位ＶＣＣ（即ち１０Ｖ）になる。
ここで、本実施形態では、バックゲート制御回路１５においては、制御信号ＳＣＴＲＬがＨｉｇｈレベルであることに応答してバックゲート制御トランジスタ１４がオンされるため、スイッチトランジスタ１２のバックゲート、即ちＰ型ボディ領域４１の電位が接地電位ＧＮＤになる。よって、スイッチトランジスタ１２のＮ型拡散層４４とＰ型ボディ領域４１の間に逆バイアスが印加されることになり、スイッチトランジスタ１２がオフされる。また、スイッチトランジスタ１２の寄生バイポーラトランジスタ１２ａについても、ベースとして機能するＰ型ボディ領域４１の電位が、エミッタとして機能するＮ型エピタキシャル層２３の電位よりも低くなるから、寄生バイポーラトランジスタ１２ａがオフされる。
この結果、短絡ＭＯＳトランジスタ５の寄生バイポーラトランジスタ５ａがオン状態になっても、出力ＭＯＳトランジスタ４のゲートを高電位に駆動することができ、出力ＭＯＳトランジスタ４をオンさせることができるようになる。この結果、出力端子８の電位ＶＯＵＴは、バッテリ９から供給される電源電圧、即ち、電源供給端子７の電位ＶＣＣと同一の電位（１０Ｖ）になる。
なお、出力端子８の電位ＶＯＵＴが、電源供給端子７の電位ＶＣＣと同一の電位（１０Ｖ）になった後は、短絡ＭＯＳトランジスタ５のＰ型ボディ領域３１の電位も電源供給端子７の電位ＶＣＣと同一の電位になり、よって、寄生バイポーラトランジスタ５ａは、オフ状態に戻る。寄生バイポーラトランジスタ５ａがオフ状態になった後でも、出力ＭＯＳトランジスタ４のゲートを高電位に駆動することができることは、変わらないことに留意されたい。
以上に説明されているように、本実施形態のハイサイドドライバＩＣ１０においては、バッテリ９の電圧が低下して電源供給端子７の電位ＶＣＣが出力端子８の電位ＶＯＵＴよりも低くなったときに短絡ＭＯＳトランジスタ５の寄生バイポーラトランジスタ５ａが生じさせ得る問題を回避することができる。詳細には、電源供給端子７の電位ＶＣＣが出力端子８の電位ＶＯＵＴよりも低くなったときに制御信号ＳＣＴＲＬがＨｉｇｈレベルにプルアップされると、バックゲート制御回路１５の動作によってスイッチトランジスタ１２がオフされると共に、その寄生バイポーラトランジスタ１２ａがオフされる。このため、電源供給端子７の電位ＶＣＣの低下によって短絡ＭＯＳトランジスタ５の寄生バイポーラトランジスタ５ａがオンされても、出力ＭＯＳトランジスタ４のゲートが短絡ＭＯＳトランジスタ５から電気的に切り離される。よって、出力ＭＯＳトランジスタ４のゲートを高電位に駆動し、出力ＭＯＳトランジスタ４をオン状態にすることができる。
なお、上記の実施形態では、スイッチトランジスタ１２としてディプレッション型のＮチャネルＭＯＳトランジスタが用いられているが、スイッチトランジスタ１２の代わりに、下記のような条件を満たす他の構造のスイッチ素子を用いても良い：
（１）バッテリ９（即ち、電源）に接続された半導体基板に形成された半導体領域を有している。
（２）当該半導体領域に、短絡ＭＯＳトランジスタ５のドレインに接続された拡散層（不純物が高濃度ドープされた領域）と、出力ＭＯＳトランジスタ４のゲートに接続された拡散層とが形成されている。
（３）該半導体領域の電位をバックゲート制御回路１５によって制御することで、短絡ＭＯＳトランジスタ５のドレインと出力ＭＯＳトランジスタ４のゲートの間を電気的に接続し、又は、切り離すことができる。
図１８は、上記の条件（１）〜（３）を満たす構造のスイッチ素子の他の例を示す断面図である。図１８には、短絡ＭＯＳトランジスタ５のドレインと出力ＭＯＳトランジスタ４のゲートの間に接続されたスイッチトランジスタ（図１８では、符号１２Ａによって参照）としてＪＦＥＴ（junction field effect transistor）が用いられた構造を示している。ＪＦＥＴも、ノーマリオンのトランジスタであることに留意されたい。詳細には、Ｎ型エピタキシャル層２３の表面部に、Ｐ型不純物がドープされたＰ型半導体領域６１が形成され、その内部に、Ｎ型不純物がドープされたＮ型ボディ領域６２が形成されている。Ｎ型ボディ領域６２の表面部には、Ｐ型不純物が高濃度ドープされたＰ型拡散層６３と、Ｎ型不純物が高濃度ドープされたＮ型拡散層６４、６５とが形成されている。このような構成のスイッチトランジスタ１２Ａでは、Ｐ型拡散層６３がゲート端子として機能し、Ｎ型拡散層６４がソース端子として機能し、Ｎ型拡散層６５がドレイン端子として機能する。
図１８の構成においても、負荷抵抗１３とバックゲート制御トランジスタ１４で構成されるバックゲート制御回路１５によってスイッチトランジスタ１２ＡのＮ型拡散層６４の電位、即ち、Ｎ型ボディ領域６２の電位を制御することで、スイッチトランジスタ１２Ａを、上述のスイッチトランジスタ１２と同様に動作させることができる。即ち、詳細には、電源供給端子７の電位ＶＣＣが出力端子８の電位ＶＯＵＴよりも低くなったときに制御信号ＳＣＴＲＬがＨｉｇｈレベルにプルアップされると、バックゲート制御回路１５の動作によってスイッチトランジスタ１２Ａがオフされる。このため、電源供給端子７の電位ＶＣＣの低下によって短絡ＭＯＳトランジスタ５の寄生バイポーラトランジスタ５ａがオンされても、出力ＭＯＳトランジスタ４のゲートが短絡ＭＯＳトランジスタ５から電気的に切り離される。よって、出力ＭＯＳトランジスタ４のゲートを高電位に駆動し、出力ＭＯＳトランジスタ４をオン状態にすることができる。
上述の図７、図９、図１１、図１３、図１５、図１７、図１８では、出力ＭＯＳトランジスタ４、短絡ＭＯＳトランジスタ５、スイッチトランジスタ（１２又は１２Ａ）及びバックゲート制御トランジスタ１４が、モノリシックに（即ち、同一の半導体基板に）集積化されている例を示した。しかし、後に詳細に説明するように、本実施形態の半導体装置は、例えば、出力ＭＯＳトランジスタ４が形成された半導体チップと、スイッチトランジスタ（１２又は１２Ａ）、バックゲート制御トランジスタ１４が集積化された半導体チップとを備える、マルチチップ構成の半導体装置として構成しても良い。
（第２の実施形態）
スイッチトランジスタ１２としてディプレッション型のＮチャネルＭＯＳトランジスタを用いる第１の実施形態のハイサイドドライバＩＣ１０に起こり得る一つの問題は、出力端子８の電位ＶＯＵＴが負電位になると、制御信号ＳＣＴＲＬがＬｏｗレベルであっても出力ＭＯＳトランジスタ４がオンする可能性があることである。制御信号ＳＣＴＲＬがＬｏｗレベルの場合、出力ＭＯＳトランジスタ４はオフ状態であることが期待されることに留意されたい。図１９は、この問題について説明する図である。
ＮチャネルＭＯＳトランジスタであるバックゲート制御トランジスタ１４には、ソースからドレインに順方向電流を流すことができるボディダイオードが形成される。また、スイッチトランジスタ１２においては、バックゲートからソースに順方向電流を流すことができる寄生ダイオードが形成され、また、バックゲートからドレインに順方向電流を流すことができる寄生ダイオードが形成される。このため、出力端子８の電位ＶＯＵＴが−２ＶＦよりも低くなると（ここで、ＶＦは、ダイオードの順方向電圧）、図１９の矢印１８で示された経路、即ち、接地端子１６から、バックゲート制御トランジスタ１４、スイッチトランジスタ１２、短絡ＭＯＳトランジスタ５を通過して出力端子８に到達する経路で電流が流れる。このとき、スイッチトランジスタ１２はオン状態であるから、出力ＭＯＳトランジスタ４のゲートの電位は、スイッチトランジスタ１２のソースの電位、即ち、−２ＶＦになる。
ここで、出力端子８の電位ＶＯＵＴが、−２ＶＦ−ＶＴＨ（ここで、ＶＴＨは、出力ＭＯＳトランジスタ４の閾値電圧）よりも低い場合には、出力ＭＯＳトランジスタ４のソース−ゲート電圧が閾値電圧ＶＴＨよりも高くなり、出力ＭＯＳトランジスタ４がオンしてしまう。第２の実施形態では、このような問題に対処するためのハイサイドドライバＩＣ１０Ａの構成が提示される。
図２０は、第２の実施形態のハイサイドドライバＩＣ１０Ａの構成を示す回路図である。第２の実施形態では、接続ノードＮ１（スイッチトランジスタ１２のバックゲートに接続されたノード）と接地端子１６の間に、バックゲート制御トランジスタ１４と直列にダイオード１７が接続される。ダイオード１７は、接地端子１６から接続ノードＮ１に向かう電流を阻止するように（即ち、接地端子１６から接続ノードＮ１から向かう方向がダイオード１７の逆方向であるように）接続される。より具体的には、図２０の構成では、ダイオード１７のアノードが接続ノードＮ１に接続され、カソードがバックゲート制御トランジスタ１４のドレインに接続されている。
このような構成によれば、図１９に図示されているような、接地端子１６からバックゲート制御トランジスタ１４、スイッチトランジスタ１２、短絡ＭＯＳトランジスタ５を通過して出力端子８に到達する経路で流れる電流を阻止することができる。よって、本実施形態のハイサイドドライバＩＣ１０Ａの構成によれば、出力端子８の電位ＶＯＵＴが負電位である場合に、制御信号ＳＣＴＲＬがＬｏｗレベルであっても出力ＭＯＳトランジスタ４がオンする可能性があるという問題を解消することができる。
なお、バックゲート制御トランジスタ１４とダイオード１７の位置は、交換されても良い。この場合、バックゲート制御トランジスタ１４のドレインが接続ノードＮ１に接続され、ソースがダイオード１７のアノードに接続され、カソードが接地端子１６に接続される。
ダイオード１７は、図２１に図示されているように、出力ＭＯＳトランジスタ４、短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２及びバックゲート制御トランジスタ１４と共に半導体基板２１に集積化されても良い。図２１は、ダイオード１７がハイサイドドライバＩＣ１０Ａが集積化された場合の、好適なダイオード１７の構造を示す断面図である。好適な実施形態では、ダイオード１７は、Ｎ型エピタキシャル層２３の上に形成された絶縁層７１の上に形成された、ポリシリコンのＰＮ接合ダイオードとして形成される。具体的には、ダイオード１７は、Ｐ型半導体領域７２及びＮ型半導体領域７３を含んでいる。Ｐ型半導体領域７２は、Ｐ型不純物が高濃度ドープされたポリシリコンで形成され、Ｎ型半導体領域７３は、Ｎ型不純物が高濃度ドープされたポリシリコンで形成される。このようなダイオード１７の構造は、不所望な寄生素子が形成されない点で好適である。ダイオード１７をＮ型エピタキシャル層２３にＰ型不純物及びＮ型不純物を拡散することで形成すると、不所望な寄生素子が形成される可能性がある。ダイオード１７をポリシリコンのＰＮ接合ダイオードとして形成することで、不所望な寄生素子が形成される懸念を排除することができる。
なお、上記の実施形態では、制御ロジック回路１、チャージポンプ２、ゲート抵抗３、出力ＭＯＳトランジスタ４、短絡ＭＯＳトランジスタ５、インバータ６、電源供給端子７、出力端子８、スイッチトランジスタ１２、負荷抵抗１３、バックゲート制御トランジスタ１４及び（存在する場合には）ダイオード１７が同一の半導体基板に集積化されている例を図示して説明しているがハイサイドドライバＩＣ１０、１０Ａの構成は、このような構成に限定されない。上述の実施形態による利点（即ち、寄生バイポーラトランジスタ５ａによる問題の解消）は、少なくとも、短絡ＭＯＳトランジスタ５とスイッチトランジスタ１２が形成された半導体基板が、出力ＭＯＳトランジスタ４のドレインと共通にバッテリ９（即ち、電源）に接続された構成について得ることができることに留意されたい。
図２２は、第１の実施形態の半導体装置（ハイサイドドライバＩＣ）をマルチチップ構成に変更した構成のハイサイドドライバ１０Ｂの構成の一例を示す回路図である。図２２のハイサイドドライバ１０Ｂは、出力トランジスタチップ２０Ａと、制御回路チップ２０Ｂとを備えている。出力トランジスタチップ２０Ａには、ゲート抵抗３と、出力ＭＯＳトランジスタ４とが集積化されている。出力ＭＯＳトランジスタ４のドレインは、バッテリ９（即ち、電源）に接続された電源供給端子７Ａに接続され、出力ＭＯＳトランジスタ４のソースは、出力端子８に接続されている。制御回路チップ２０Ｂには、制御ロジック回路１、チャージポンプ２、短絡ＭＯＳトランジスタ５、インバータ６、スイッチトランジスタ１２、負荷抵抗１３及びバックゲート制御トランジスタ１４が集積化されている。制御回路チップ２０Ｂは、電源供給端子７Ｂを有しており、電源供給端子７Ｂは、バッテリ９に接続されている。制御回路チップ２０Ｂに集積化された各回路は、バッテリ９から供給される電源電圧、又は、該電源電圧から発生した内部電源電圧の供給を受けて動作する。
図２３は、ハイサイドドライバ１０Ｂの出力トランジスタチップ２０Ａ及び制御回路チップ２０Ｂの構造を部分的に示す断面図である。出力トランジスタチップ２０Ａは、半導体基板２１Ａを備えている。半導体基板２１Ａは、Ｎ＋型基板２２Ａと、そのＮ＋型基板２２Ａの上に形成されたＮ型エピタキシャル層２３Ａとを備えている。Ｎ＋型基板２２Ａは、Ｎ型不純物が高濃度ドープ（heavily doped）された半導体で形成されており、電源供給端子７Ａに接続されている。Ｎ型エピタキシャル層２３Ａは、Ｎ型不純物がドープされた半導体領域であり、そのＮ型エピタキシャル層２３Ａの表面部に、出力ＭＯＳトランジスタ４が形成されている。
制御回路チップ２０Ｂは、半導体基板２１Ｂを備えている。半導体基板２１Ｂは、Ｎ＋型基板２２Ｂと、そのＮ＋型基板２２Ｂの上に形成されたＮ型エピタキシャル層２３Ｂとを備えている。Ｎ＋型基板２２Ｂは、Ｎ型不純物が高濃度ドープ（heavily doped）された半導体で形成されており、電源供給端子７Ｂに接続されている。Ｎ型エピタキシャル層２３Ｂは、Ｎ型不純物がドープされた半導体領域であり、そのＮ型エピタキシャル層２３Ｂの表面部に、短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２及びバックゲート制御トランジスタ１４が形成されている。
一方、図２４は、第２の実施形態の半導体装置（ハイサイドドライバＩＣ）をマルチチップ構成に変更した構成のハイサイドドライバ１０Ｃの構成の一例を示す回路図である。図２４のハイサイドドライバ１０Ｂは、図２２及び図２３に図示された構造の出力トランジスタチップ２０Ａと、制御回路チップ２０Ｃとを備えている。制御回路チップ２０Ｃは、制御回路チップ２０Ｂに、ダイオード１７を追加した構造を有している。
図２５は、ハイサイドドライバ１０Ｃの出力トランジスタチップ２０Ａ及び制御回路チップ２０Ｃの構造を部分的に示す断面図である。図２５の出力トランジスタチップ２０Ａの構造は、図２３に図示されている出力トランジスタチップ２０Ａと同様である。また、制御回路チップ２０Ｃの構造は、Ｎ型エピタキシャル層２３Ｂの上に形成された絶縁層７１の上に、ダイオード１７が形成されている点を除けば、図２４に図示された制御回路チップ２０Ｃの構造と同様である。図２５の構造では、ダイオード１７は、Ｐ型半導体領域７２と：Ｎ型半導体領域７３とを備える、ポリシリコンのＰＮ接合ダイオードとして形成されている。
また、マルチチップ構成が採用される場合には、出力トランジスタチップ２０Ａに設けられる出力トランジスタとして、出力ＭＯＳトランジスタ４の代わりにＩＧＢＴ（insulated gate bipolar transistor）が用いられてもよい。当業者には周知であるように、ＩＧＢＴは、ＭＯＳトランジスタにコレクタ領域を追加的に設けた構造を採用することで電子と正孔の両方をキャリアとして使用可能なデバイスである。したがって、出力トランジスタとして、ＭＯＳトランジスタ４の代わりにＩＧＢＴを用いても、本質的な動作は変わらない。
図２６は、図２３に図示されたハイサイドドライバ１０Ｂにおいて、出力トランジスタチップ２０Ａに設けられる出力トランジスタとして出力ＩＧＢＴ４Ａが用いられる場合の構成を示す断面図である。出力トランジスタチップ２０Ａは、半導体基板８１を備えている。半導体基板８１は、Ｐ型コレクタ領域８２と、Ｎ型ドレイン領域８３（Ｎ型バッファ領域ともいう）と、Ｎ型エピタキシャル層８４とを備えている。Ｐ型コレクタ領域８２は、Ｐ型不純物が高濃度ドープされた半導体で形成されており、Ｎ型ドレイン領域８３は、Ｎ型不純物が高濃度ドープされた半導体で形成されている。Ｐ型コレクタ領域８２は、バッテリ９（即ち、電源）に接続された電源供給端子７Ａに接続されており、コレクタ（第１端子）として機能する。Ｎ型ドレイン領域８３は、Ｐ型コレクタ領域８２の上に形成されており、ドレインとして機能する。Ｎ型エピタキシャル層８４は、Ｎ型不純物がドープされた半導体領域であり、Ｎ型ドレイン領域８３の上に形成されている。なお、Ｎ型ドレイン領域８３は、必ずしも必要というわけではなく、なくても構わない。
Ｎ型エピタキシャル層８４には、複数のＰ型ベース領域８５が形成されており、該Ｐ型ベース領域８５のそれぞれにはＮ型拡散層８６が形成されている。Ｐ型ベース領域８５は、Ｐ型不純物がドープされた半導体領域であり、また、Ｎ型拡散層８６は、Ｎ型不純物が高濃度ドープされた半導体領域である。Ｐ型ベース領域８５の表面部には、更に、Ｐ型不純物が高濃度ドープされたＰ型拡散層８７が形成されている。Ｐ型ベース領域８５は、離間的に設けられており、Ｎ型エピタキシャル層８４は、隣接するＰ型ベース領域８５の間を通って半導体基板８１の表側主面８１ａに到達している。また、Ｐ型拡散層８７及びＮ型拡散層８６は、出力ＩＧＢＴ４Ａのエミッタ（第２端子）として機能し、出力端子８に接続される。
更に、Ｐ型ベース領域８５、及び、Ｎ型エピタキシャル層８４の上面を部分的に被覆するようにゲート絶縁膜８８が形成され、そのゲート絶縁膜８８の上にゲート電極８９が形成される。ゲート電極８９は、Ｐ型ベース領域８５の上面の一部に対向していると共に、Ｎ型エピタキシャル層８４の上面の一部に対向するように設けられている。なお、ゲート絶縁膜８８及びゲート電極８９は、図３等のようなトレンチゲート構造であっても良い。
当業者には周知であるように、ＩＧＢＴは、ＭＯＳトランジスタにコレクタ領域を追加的に設けた構造を採用することで電子と正孔の両方をキャリアとして使用可能なデバイスである。したがって、出力トランジスタチップ２０Ａの出力トランジスタとして、出力ＭＯＳトランジスタ４の代わりに出力ＩＧＢＴ４Ａを用いても、本質的な動作は変わらない。
図２５に図示されたハイサイドドライバ１０Ｂにおいても、出力トランジスタチップ２０Ａに設けられる出力トランジスタとして出力ＩＧＢＴ４Ａが用いてもよい。図２７は、図２５に図示されたハイサイドドライバ１０Ｂの出力トランジスタチップ２０Ａに出力ＩＧＢＴ４Ａを設けた場合のハイサイドドライバ１０Ｂの構成を示す断面図である。図２７に図示されている出力トランジスタチップ２０Ａの出力ＩＧＢＴ４Ａの構造は、図２６に図示されている構造と同一である。
なお、上記の図２２〜図２７には、マルチチップ構造の半導体装置が図示されているが、出力ＭＯＳトランジスタ４、短絡ＭＯＳトランジスタ５、スイッチトランジスタ１２及びそれらを制御する回路群（上記の実施形態では、制御ロジック回路１、チャージポンプ２、ゲート抵抗３、インバータ６、負荷抵抗１３、バックゲート制御トランジスタ１４及び（存在する場合には）ダイオード１７）が同一の半導体基板に集積化される構成は、部品点数を低減するために好適であることに留意されたい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１００ ：ハイサイドドライバ
１００Ａ ：ハイサイドドライバＩＣ
１０１ ：制御ロジック回路
１０２ ：チャージポンプ
１０３ ：ゲート抵抗
１０４ ：出力ＭＯＳトランジスタ
１０５ ：短絡ＭＯＳトランジスタ
１０５ａ ：寄生バイポーラトランジスタ
１０６ ：インバータ
１０７ ：電源供給端子
１０８ ：出力端子
１０９ ：バッテリ
１１０ ：負荷
１１０Ａ ：ＤＣモータ
１１１ ：電機子インダクタンス
１１２ ：電機子抵抗
１１３ ：電圧源
１２１ ：半導体基板
１２２ ：Ｎ＋型基板
１２３ ：Ｎ型エピタキシャル層
１２４ ：Ｐ型ボディ領域
１２５ ：ゲート絶縁膜
１２６ ：ゲート電極
１２７ ：Ｎ型拡散層
１２８ ：Ｐ型拡散層
１３１ ：Ｐ型ボディ領域
１３２ ：ゲート絶縁膜
１３３ ：ゲート電極
１３４、１３５：Ｎ型拡散層
１３５ ：Ｎ型拡散層
１３６ ：Ｐ型拡散層
１０ ：ハイサイドドライバＩＣ
１ ：制御ロジック回路
２ ：チャージポンプ
３ ：ゲート抵抗
４ ：出力ＭＯＳトランジスタ
５ ：短絡ＭＯＳトランジスタ
５ａ ：寄生バイポーラトランジスタ
６ ：インバータ
７、７Ａ、７Ｂ：電源供給端子
８ ：出力端子
９ ：バッテリ
１０、１０Ａ：ハイサイドドライバＩＣ
１０Ｂ、１０Ｃ：ハイサイドドライバ
１１ ：ＤＣモータ
１１ａ ：電機子インダクタンス
１１ｂ ：電機子抵抗
１１ｃ ：電圧源
１２、１２Ａ：スイッチトランジスタ
１２ａ ：寄生バイポーラトランジスタ
１３ ：負荷抵抗
１４ ：バックゲート制御トランジスタ
１５ ：バックゲート制御回路
１６ ：接地端子
１７ ：ダイオード
１８ ：矢印
２１、２１Ａ、２１Ｂ：半導体基板
２２、２２Ａ、２２Ｂ ：Ｎ＋型基板
２３、２３Ａ、２３Ｂ ：Ｎ型エピタキシャル層
２４ ：Ｐ型ボディ領域
２５ ：ゲート絶縁膜
２６ ：ゲート電極
２７ ：Ｎ型拡散層
２８ ：Ｐ型拡散層
３１ ：Ｐ型ボディ領域
３２ ：ゲート絶縁膜
３３ ：ゲート電極
３４、３４：Ｎ型拡散層
３６ ：Ｐ型拡散層
４１ ：Ｐ型ボディ領域
４２ ：ゲート絶縁膜
４３ ：ゲート電極
４４、４５：Ｎ型拡散層
４６ ：Ｐ型拡散層
４７ ：Ｎ型チャネル領域
５１ ：Ｐ型ボディ領域
５２ ：ゲート絶縁膜
５３ ：ゲート電極
５４、５５：Ｎ型拡散層
５６ ：Ｐ型拡散層
６１ ：Ｐ型半導体領域
６２ ：Ｎ型ボディ領域
６３ ：Ｐ型拡散層
６４、６５：Ｎ型拡散層
７１ ：絶縁層
７２ ：Ｐ型半導体領域
７３ ：Ｎ型半導体領域
８１ ：半導体基板
８１ａ ：表側主面
８２ ：Ｐ型コレクタ領域
８３ ：Ｎ型ドレイン領域
８４ ：Ｎ型エピタキシャル層
８５ ：Ｐ型ベース領域
８６ ：Ｎ型拡散層
８７ ：Ｐ型拡散層
８８ ：ゲート絶縁膜
８９ ：ゲート電極

Claims (18)

  1. 電源に接続される第１端子と、負荷に接続される出力端子に接続される第２端子とを有する出力トランジスタと、
    制御信号に応答して前記出力トランジスタのゲートを駆動する駆動回路と、
    ソースが前記出力端子に接続され、前記制御信号に応答して動作する短絡ＭＯＳトランジスタと、
    前記出力トランジスタの制御端子と前記短絡ＭＯＳトランジスタのドレインの間に接続された第１スイッチ素子と、
    制御回路
    とを具備し、
    前記短絡ＭＯＳトランジスタは、前記電源に接続される半導体基板に形成され、
    前記第１スイッチ素子は、
    前記半導体基板に形成された第１半導体領域と、
    前記第１半導体領域に形成され、前記出力トランジスタの制御端子に接続された第１拡散層と、
    前記第１半導体領域に形成され、前記短絡ＭＯＳトランジスタのドレインに接続された第２拡散層
    とを含み、
    前記第１スイッチ素子は、前記第１半導体領域の電位によってオンオフするように形成され、
    前記制御回路は、前記制御信号に応答して前記第１半導体領域の電位を制御するように形成された
    半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第１スイッチ素子は、ディプレッション型のＮチャネルＭＯＳトランジスタとして形成されている
    半導体装置。
  3. 請求項２に記載の半導体装置であって、
    前記第１半導体領域の導電型は、Ｐ型であり、
    前記第１拡散層及び前記第２拡散層の導電型は、Ｎ型であり、
    前記第１スイッチ素子は、更に、前記第１半導体領域の、前記第１拡散層と前記第２拡散層の間の領域に対向するように設けられたゲート電極を有し、
    前記ゲート電極と前記第２拡散層とが前記短絡ＭＯＳトランジスタのドレインに接続された
    半導体装置。
  4. 請求項３に記載の半導体装置であって、
    前記駆動回路は、前記制御信号が第１レベルのときに前記出力トランジスタの制御端子を駆動し、前記制御信号が第２レベルのときに前記出力トランジスタの制御端子の駆動を停止し、
    前記短絡ＭＯＳトランジスタは、前記制御信号が前記第１レベルのときにオフし、前記制御信号が前記第２レベルのときにオンし、
    前記制御回路は、前記制御信号が前記第２レベルのときに前記第１半導体領域の電位を前記出力端子の電位に一致させ、前記制御信号が前記第１レベルのときに前記第１半導体領域を接地電位にする
    半導体装置。
  5. 請求項３に記載の半導体装置であって、
    前記制御回路は、
    前記第１半導体領域に接続された接続ノードと前記出力端子との間に接続された負荷抵抗と、
    前記接続ノードと接地端子の間に接続され、前記制御信号に応答してオンオフする第２スイッチ素子
    とを備える
    半導体装置。
  6. 請求項５に記載の半導体装置であって、
    更に、
    前記接地端子から前記接続ノードに流れる電流を阻止するように、前記接続ノードと前記接地端子の間に前記第２スイッチ素子と直列に接続されたダイオード
    を具備する
    半導体装置。
  7. 請求項６に記載の半導体装置であって、
    前記ダイオードは、
    前記半導体基板の表面に形成された絶縁層の上に形成されたＰ型半導体領域と、
    前記絶縁層の上に形成され、前記Ｐ型半導体領域に接続されたＮ型半導体領域
    とを備える
    半導体装置。
  8. 請求項１に記載の半導体装置であって、
    前記第１スイッチ素子は、ジャンクションＦＥＴとして形成された
    半導体装置。
  9. 請求項８に記載の半導体装置であって、
    前記第１スイッチ素子は、更に、
    前記半導体基板に形成された、導電型がＰ型である第２半導体領域と、
    前記第１半導体領域に形成された第３拡散層
    とを備え、
    前記第１半導体領域は前記第２半導体領域の内部に形成され、且つ、
    前記第１半導体領域の導電型は、Ｎ型であり、
    前記第１拡散層及び前記第３拡散層の導電型はＮ型であり、前記第２拡散層の導電型は、Ｐ型であり、
    前記制御回路は、前記制御信号に応答して前記第３拡散層の電位を制御する
    半導体装置。
  10. 請求項１乃至７のいずれかに記載の半導体装置であって、
    前記半導体基板は、
    前記電源に接続される、Ｎ型不純物が高濃度ドープされたＮ＋型基板と、
    前記Ｎ＋型基板に形成されたＮ型エピタキシャル層
    とを備え、
    前記第１半導体領域が、前記Ｎ型エピタキシャル層の表面部に形成された
    半導体装置。
  11. 電源に接続される第１端子と、負荷に接続される出力端子に接続される第２端子とを有する出力トランジスタと、
    制御信号に応答して前記出力トランジスタの制御端子を駆動する駆動回路と、
    ソースが前記出力端子に接続され、前記制御信号の反転信号がゲートに供給されるＮチャネルＭＯＳトランジスタである短絡ＭＯＳトランジスタと、
    ディプレッション型のＮチャネルＭＯＳトランジスタとして構成されたスイッチトランジスタと、
    制御回路
    とを具備し、
    前記短絡ＭＯＳトランジスタと前記スイッチトランジスタとは、前記電源に接続される半導体基板に集積化され、
    前記スイッチトランジスタのゲートとソースとが前記短絡ＭＯＳトランジスタのドレインに接続され、
    前記スイッチトランジスタのドレインが前記出力トランジスタの制御端子に接続され、
    前記制御回路は、前記制御信号に応答して前記スイッチトランジスタのバックゲートの電位を制御するように形成された
    半導体装置。
  12. 請求項１１に記載の半導体装置であって、
    前記駆動回路は、前記制御信号が第１レベルのときに前記出力トランジスタの制御端子を駆動し、前記制御信号が第２レベルのときに前記出力トランジスタの制御端子の駆動を停止し、
    前記短絡ＭＯＳトランジスタは、前記制御信号が前記第１レベルのときにオフし、前記制御信号が前記第２レベルのときにオンし、
    前記制御回路は、前記制御信号が前記第２レベルのときに前記スイッチトランジスタのバックゲートの電位を前記出力端子の電位に一致させ、前記制御信号が前記第１レベルのときに前記スイッチトランジスタのバックゲートの電位を接地電位にする
    半導体装置。
  13. 請求項１２に記載の半導体装置であって、
    前記制御回路は、
    前記スイッチトランジスタのバックゲートに接続された接続ノードと前記出力端子との間に接続された負荷抵抗と、
    前記接続ノードと接地端子の間に接続され、前記制御信号に応答してオンオフする第２スイッチ素子
    とを備える
    半導体装置。
  14. 請求項１３に記載の半導体装置であって、
    更に、
    前記接地端子から前記接続ノードに流れる電流を阻止するように、前記接続ノードと前記接地端子の間に前記第２スイッチ素子と直列に接続されたダイオード
    を具備する
    半導体装置。
  15. 請求項１乃至１４のいずれかに記載の半導体装置であって、
    前記出力トランジスタは、出力ＭＯＳトランジスタを含み、
    前記第１端子は、前記出力ＭＯＳトランジスタのドレインであり、
    前記第２端子は、前記出力ＭＯＳトランジスタのソースであり、
    前記制御端子は、前記出力ＭＯＳトランジスタのゲートである
    半導体装置。
  16. 請求項１乃至１４のいずれかに記載の半導体装置であって、
    前記出力トランジスタは、ＩＧＢＴ（insulated gate bipolar transistor）を含み、
    前記第１端子は、前記ＩＧＢＴのコレクタであり、
    前記第２端子は、前記ＩＧＢＴのエミッタであり、
    前記制御端子は、前記ＩＧＢＴのゲートである
    半導体装置。
  17. 半導体装置と、
    誘導性負荷
    とを具備し、
    前記半導体装置が、
    電源に接続されるドレインと、前記誘導性負荷に接続される出力端子に接続されるソースとを有する出力トランジスタと、
    制御信号に応答して前記出力トランジスタの制御端子を駆動する駆動回路と、
    ソースが前記出力端子に接続され、前記制御信号に応答して動作する短絡ＭＯＳトランジスタと、
    前記出力トランジスタの制御端子と前記短絡ＭＯＳトランジスタのドレインの間に接続された第１スイッチ素子と、
    制御回路
    とを備え、
    前記短絡ＭＯＳトランジスタは、前記電源に接続される半導体基板に集積化され、
    前記第１スイッチ素子は、
    前記半導体基板に集積化された半導体領域と、
    前記半導体領域に形成され、前記出力トランジスタの制御端子に接続された第１拡散層と、
    前記半導体領域に形成され、前記短絡ＭＯＳトランジスタのドレインに接続された第２拡散層
    とを含み、
    前記第１スイッチ素子は、前記半導体領域の電位によってオンオフするように形成され、
    前記制御回路は、前記制御信号に応答して前記半導体領域の電位を制御するように形成された
    駆動システム。
  18. 請求項１７に記載の駆動システムであって、
    前記誘導性負荷は、ＤＣモータを含む
    駆動システム。
JP2013150647A 2013-07-19 2013-07-19 半導体装置及び駆動システム Active JP6117640B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2013150647A JP6117640B2 (ja) 2013-07-19 2013-07-19 半導体装置及び駆動システム
EP14176312.8A EP2863433B1 (en) 2013-07-19 2014-07-09 Semiconductor device and driving system
US14/327,026 US9124272B2 (en) 2013-07-19 2014-07-09 Semiconductor device and driving system
KR1020140090320A KR20150010634A (ko) 2013-07-19 2014-07-17 반도체 장치 및 구동 시스템
CN201410344683.2A CN104300962B (zh) 2013-07-19 2014-07-18 半导体器件和驱动系统
CN201811344752.4A CN110071717B (zh) 2013-07-19 2014-07-18 半导体器件
US14/806,917 US9564844B2 (en) 2013-07-19 2015-07-23 Semiconductor device and driving system
US15/390,020 US9912329B2 (en) 2013-07-19 2016-12-23 Semiconductor device and driving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013150647A JP6117640B2 (ja) 2013-07-19 2013-07-19 半導体装置及び駆動システム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017056864A Division JP6370952B2 (ja) 2017-03-23 2017-03-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2015023451A JP2015023451A (ja) 2015-02-02
JP6117640B2 true JP6117640B2 (ja) 2017-04-19

Family

ID=51136384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013150647A Active JP6117640B2 (ja) 2013-07-19 2013-07-19 半導体装置及び駆動システム

Country Status (5)

Country Link
US (3) US9124272B2 (ja)
EP (1) EP2863433B1 (ja)
JP (1) JP6117640B2 (ja)
KR (1) KR20150010634A (ja)
CN (2) CN104300962B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6117640B2 (ja) * 2013-07-19 2017-04-19 ルネサスエレクトロニクス株式会社 半導体装置及び駆動システム
US10468917B2 (en) * 2014-03-05 2019-11-05 Ricoh Co., Ltd. Battery charger
JP2017083310A (ja) * 2015-10-28 2017-05-18 エスアイアイ・セミコンダクタ株式会社 半導体装置及び半導体装置の検査方法
US9804617B2 (en) * 2015-11-20 2017-10-31 Texas Instruments Incorporated Detecting an inductor coupled to a power control circuit
CN107404311A (zh) * 2016-12-01 2017-11-28 上海韦玏微电子有限公司 具有自偏置体端的射频开关
DE102016124611A1 (de) * 2016-12-16 2018-06-21 Infineon Technologies Ag Schaltervorrichtung und -verfahren
TWI692203B (zh) * 2017-05-26 2020-04-21 新唐科技股份有限公司 位準轉換電路
CN108075757B (zh) * 2017-12-15 2020-06-09 北京航空航天大学 一种大功率gto的驱动控制电路
JP2019115166A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置
US10432175B2 (en) * 2018-01-10 2019-10-01 Texas Instruments Incorporated Low quiescent current load switch
CN108566185B (zh) * 2018-06-07 2022-04-26 河北新华北集成电路有限公司 一种功率管驱动电路及驱动器
US10394740B1 (en) * 2018-09-10 2019-08-27 Texas Instruments Incorporated Signal line switch arrangement with multiple paths between a charge pump and a transistor control terminal
JP7206728B2 (ja) * 2018-09-18 2023-01-18 富士電機株式会社 半導体装置及び半導体装置の制御方法
US11095282B2 (en) * 2018-12-05 2021-08-17 Texas Instruments Incorporated Methods and apparatus to implement current limit test mode
CN111725857B (zh) 2019-03-21 2022-02-15 东莞新能安科技有限公司 开关驱动电路及电池控制电路
JP7277220B2 (ja) 2019-03-29 2023-05-18 株式会社ジェイテクト 電源回路及び電源装置
CN113396541A (zh) * 2019-08-06 2021-09-14 富士电机株式会社 半导体装置
JP2021034839A (ja) * 2019-08-22 2021-03-01 株式会社オートネットワーク技術研究所 スイッチ装置
JP7352524B2 (ja) * 2020-07-29 2023-09-28 株式会社東芝 ドライバ回路
JP2022133772A (ja) * 2021-03-02 2022-09-14 株式会社東芝 半導体装置
CN113328613B (zh) * 2021-05-31 2022-07-12 深圳能芯半导体有限公司 一种高侧nmos功率管预充电电路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03198421A (ja) 1989-12-26 1991-08-29 Nec Corp 半導体出力回路
JPH05276014A (ja) * 1992-03-30 1993-10-22 Toshiba Corp 半導体集積回路
US5467050A (en) * 1994-01-04 1995-11-14 Texas Instruments Incorporated Dynamic biasing circuit for semiconductor device
US5475329A (en) * 1994-01-04 1995-12-12 Texas Instruments Incorporated Turn-off circuit to provide a discharge path from a first node to a second node
US5592117A (en) * 1995-04-11 1997-01-07 International Rectifier Corporation Integrated MOSgated power semiconductor device with high negative clamp voltage and fail safe operation
JP3036423B2 (ja) * 1996-02-06 2000-04-24 日本電気株式会社 半導体装置
JP4401183B2 (ja) * 2004-02-03 2010-01-20 Ｎｅｃエレクトロニクス株式会社 半導体集積回路
JP4271169B2 (ja) 2004-08-20 2009-06-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7248078B2 (en) 2004-08-20 2007-07-24 Nec Electronics Corporation Semiconductor device
JP4902323B2 (ja) * 2006-11-20 2012-03-21 パナソニック株式会社 半導体スイッチ回路
JP5067786B2 (ja) * 2007-01-12 2012-11-07 ルネサスエレクトロニクス株式会社 電力用半導体装置
US7671638B2 (en) * 2007-06-28 2010-03-02 International Rectifier Corporation Negative N-epi biasing sensing and high side gate driver output spurious turn-on prevention due to N-epi P-sub diode conduction during N-epi negative transient voltage
JP5189929B2 (ja) * 2008-08-19 2013-04-24 ルネサスエレクトロニクス株式会社 半導体スイッチ制御装置
JP5383426B2 (ja) * 2009-10-23 2014-01-08 ルネサスエレクトロニクス株式会社 異常検出時急速放電回路
JP5438470B2 (ja) * 2009-11-05 2014-03-12 ルネサスエレクトロニクス株式会社 電力供給制御回路
JP5438469B2 (ja) * 2009-11-05 2014-03-12 ルネサスエレクトロニクス株式会社 負荷駆動装置
JP5341780B2 (ja) * 2010-01-04 2013-11-13 ルネサスエレクトロニクス株式会社 電力供給制御回路
JP5486396B2 (ja) * 2010-05-11 2014-05-07 ルネサスエレクトロニクス株式会社 負荷駆動回路
JP5759831B2 (ja) * 2010-10-25 2015-08-05 ルネサスエレクトロニクス株式会社 電力用半導体装置及びその動作方法
US8884682B2 (en) * 2011-04-04 2014-11-11 Renesas Electronics Corporation Power semiconductor device
JP6117640B2 (ja) * 2013-07-19 2017-04-19 ルネサスエレクトロニクス株式会社 半導体装置及び駆動システム

Also Published As

Publication number Publication date
EP2863433A2 (en) 2015-04-22
KR20150010634A (ko) 2015-01-28
CN104300962B (zh) 2018-12-07
US9124272B2 (en) 2015-09-01
US20170111038A1 (en) 2017-04-20
JP2015023451A (ja) 2015-02-02
EP2863433B1 (en) 2019-06-19
US20150333674A1 (en) 2015-11-19
US9912329B2 (en) 2018-03-06
CN110071717B (zh) 2023-02-21
US20150022248A1 (en) 2015-01-22
US9564844B2 (en) 2017-02-07
CN104300962A (zh) 2015-01-21
CN110071717A (zh) 2019-07-30
EP2863433A3 (en) 2015-05-20

Similar Documents

Publication Publication Date Title
JP6117640B2 (ja) 半導体装置及び駆動システム
JP5882407B2 (ja) 逆導通ｉｇｂｔおよびゲートドライバ回路を有する電子回路
US9960156B2 (en) Integrated semiconductor device having a level shifter
US9412732B2 (en) Semiconductor device
JPH04343476A (ja) 金属酸化物半導体電界効果型トランジスタ回路
US20060011960A1 (en) Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
US20100078694A1 (en) Semiconductor component having a drift zone and a drift control zone
JPH02122665A (ja) 電源バッテリの極性の反転に対して自己保護されている集積回路
JP4995873B2 (ja) 半導体装置及び電源回路
JP2012009694A (ja) 電力用半導体装置
US9093523B2 (en) Switching element and a diode being connected to a power source and an inductive load
US10192870B2 (en) Semiconductor device
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
US10199452B2 (en) Semiconductor device
US10217765B2 (en) Semiconductor integrated circuit
JP6370952B2 (ja) 半導体装置
EP1139566A1 (en) Semiconductor circuit with insulated gate device and associated control circuitry
JP4945948B2 (ja) 半導体装置
JP2013004988A (ja) スイッチング回路
US20030122149A1 (en) Complex semiconductor device and electric power conversion appratus using it
JP2001068663A (ja) Ｍｏｓサイリスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170323

R150 Certificate of patent or registration of utility model

Ref document number: 6117640

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250