[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6176348B2 - Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus - Google Patents

Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus Download PDF

Info

Publication number
JP6176348B2
JP6176348B2 JP2016050310A JP2016050310A JP6176348B2 JP 6176348 B2 JP6176348 B2 JP 6176348B2 JP 2016050310 A JP2016050310 A JP 2016050310A JP 2016050310 A JP2016050310 A JP 2016050310A JP 6176348 B2 JP6176348 B2 JP 6176348B2
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
region
electrode group
gradation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016050310A
Other languages
Japanese (ja)
Other versions
JP2016118809A (en
Inventor
川上 泰
泰 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2016050310A priority Critical patent/JP6176348B2/en
Publication of JP2016118809A publication Critical patent/JP2016118809A/en
Application granted granted Critical
Publication of JP6176348B2 publication Critical patent/JP6176348B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、電気光学装置における表示品位の低下を抑制する技術に関する。   The present invention relates to a technique for suppressing deterioration in display quality in an electro-optical device.

液晶表示装置において、液晶セル内のイオン性不純物により表示品位が低下する現象が知られている。特許文献1は、イオン性不純物による表示品位の低下を抑制するため、画素領域の周辺の周辺領域において、隣り合う電極間で異なる電圧を印加することを開示している。特許文献2は、イオン性不純物による表示品位の低下を抑制するため、周辺電極の駆動周波数を最適化することを開示している。特許文献3は、イオン性不純物による表示品位の低下を抑制するため、表示領域に画像を表示しない動作モードにおいて、電子見切り領域に不純物イオンを掃き寄せることを開示している。   In a liquid crystal display device, a phenomenon in which display quality is deteriorated by ionic impurities in a liquid crystal cell is known. Patent Document 1 discloses that different voltages are applied between adjacent electrodes in a peripheral region around a pixel region in order to suppress display quality deterioration due to ionic impurities. Patent Document 2 discloses optimizing the driving frequency of the peripheral electrode in order to suppress the deterioration of display quality due to ionic impurities. Patent Document 3 discloses that impurity ions are swept into the electron parting region in an operation mode in which no image is displayed in the display region in order to suppress a reduction in display quality due to ionic impurities.

特開2008−58497号公報JP 2008-58497 A 特開2008−268253号公報JP 2008-268253 A 特開2007−316119号公報JP 2007-316119 A

特許文献1に記載の技術においては、周辺領域の画素に印加する電圧が均一にならないので反射型の装置に適用することは難しかった。特許文献2および3に記載の技術においては、表示領域と周辺領域(電子見切り領域)との電位差が大きくなり、イオン性不純物の移動による表示品位の低下が起こるという問題があった。
本発明は、反射型の装置にも適用可能であり、イオン性不純物の移動に起因する表示品位の低下を抑制する技術を提供する。
In the technique described in Patent Document 1, since the voltage applied to the pixels in the peripheral region is not uniform, it has been difficult to apply to a reflection type device. In the techniques described in Patent Documents 2 and 3, there is a problem that the potential difference between the display region and the peripheral region (electron parting region) becomes large, and the display quality is deteriorated due to the movement of ionic impurities.
The present invention is applicable to a reflection-type device, and provides a technique for suppressing deterioration in display quality due to movement of ionic impurities.

第1基板と、前記第1基板と対向する第2基板と、前記第1基板と前記第2基板との間に挟持された電気光学層と、前記第1基板上において前記電気光学層側の面に設けられ、画像が表示される領域である第1領域に属する第1電極群と、前記第1基板上において前記面に設けられ、前記第1領域の外周に沿って、前記第1領域の外側に設けられた第2領域に属する第2電極群と、前記第1基板上において前記面に設けられ、前記第2領域に対して前記第1領域と反対側に設けられた第3領域に属する第3電極群とを有する電気光学装置の駆動方法であって、前記第1電極群に第1階調に相当する信号が供給され、前記第3電極群に前記第1階調よりも低い第2階調に相当する信号が供給されるとき、前記第2電極群に前記第1階調よりも低く前記第2階調よりも高い第3階調に相当する信号が供給されることを特徴とする電気光学装置の駆動方法。
この駆動方法によれば、第2電極群に第3電極群と同じ階調に相当する信号が供給される場合と比較して、イオン性不純物の移動に起因する表示品位の低下を抑制することができる。
A first substrate; a second substrate facing the first substrate; an electro-optic layer sandwiched between the first substrate and the second substrate; and on the electro-optic layer side on the first substrate A first electrode group belonging to a first region which is provided on the surface and is an area where an image is displayed; and the first region provided on the surface on the first substrate along an outer periphery of the first region. A second electrode group belonging to a second region provided outside and a third region provided on the surface on the first substrate and provided on the opposite side of the first region with respect to the second region A signal corresponding to a first gradation is supplied to the first electrode group, and the third electrode group is supplied with a signal that is higher than the first gradation. When a signal corresponding to a low second gray level is supplied, the second electrode group has a lower level than the first gray level. The driving method of an electro-optical device signal corresponding to the third gray higher than the second gradation, characterized in that it is supplied.
According to this driving method, the deterioration of display quality due to the movement of ionic impurities can be suppressed as compared with the case where a signal corresponding to the same gradation as that of the third electrode group is supplied to the second electrode group. Can do.

好ましい態様において、前記第1領域に表示される画像が動画であり、前記第2階調は、相対階調で0%であり、前記第3階調は、相対階調で0%以上7%以下であってもよい。
この駆動方法によれば、動画を表示するときに、第2電極群に第3電極群と同じ階調に相当する信号が供給される場合と比較して、イオン性不純物の移動に起因する表示品位の低下を抑制することができる。
In a preferred aspect, the image displayed in the first area is a moving image, the second gradation is 0% in relative gradation, and the third gradation is 0% or more and 7% in relative gradation. It may be the following.
According to this driving method, when a moving image is displayed, the display caused by the movement of ionic impurities is compared with the case where a signal corresponding to the same gradation as that of the third electrode group is supplied to the second electrode group. Degradation can be suppressed.

別の好ましい態様において、前記第1階調は、相対階調で100%であり、前記第2階調は、相対階調で0%であり、前記第3階調は、相対階調で7%以上70%以下であってもよい。
この駆動方法によれば、相対階調で100%の画像を表示するときに、第2電極群に第3電極群と同じ階調に相当する信号が供給される場合と比較して、イオン性不純物の移動に起因する表示品位の低下を抑制することができる。
In another preferred aspect, the first gradation is 100% in relative gradation, the second gradation is 0% in relative gradation, and the third gradation is 7 in relative gradation. % Or more and 70% or less.
According to this driving method, when displaying an image of 100% in relative gradation, the ionicity is compared with the case where a signal corresponding to the same gradation as that of the third electrode group is supplied to the second electrode group. Deterioration of display quality due to the movement of impurities can be suppressed.

さらに別の好ましい態様において、前記第1電極群および前記第3電極群に第1階調に相当する信号が供給されるとき、前記第2電極群に前記第1階調に相当する信号が供給されてもよい。
この駆動方法によれば、第1領域と第3領域とを同じ階調にするときに、第2電極群と第3電極群に異なる階調に相当する信号が供給される場合と比較して、イオン性不純物の移動に起因する表示品位の低下を抑制することができる。
In still another preferred aspect, when a signal corresponding to the first gradation is supplied to the first electrode group and the third electrode group, a signal corresponding to the first gradation is supplied to the second electrode group. May be.
According to this driving method, when the first region and the third region are set to the same gradation, compared to the case where signals corresponding to different gradations are supplied to the second electrode group and the third electrode group. In addition, it is possible to suppress deterioration in display quality due to movement of ionic impurities.

また、本発明は、第1基板と、前記第1基板と対向する第2基板と、前記第1基板と前記第2基板との間に挟持された電気光学層と、前記第1基板上において前記電気光学層側の面に設けられ、画像が表示される領域である第1領域に属する第1電極群と、前記第1基板上において前記面に設けられ、前記第1領域の外周に沿って、前記第1領域の外側に設けられた第2領域に属する第2電極群と、前記第1基板上において前記面に設けられ、前記第2領域に対して前記第1領域と反対側に設けられた第3領域に属する第3電極群と、前記第1電極群に第1階調に相当する信号を供給し、前記第3電極群に前記第1階調よりも低い第2階調に相当する信号を供給するとき、前記第2電極群に前記第1階調よりも低く前記第2階調よりも高い第3階調に相当する信号を供給する電極駆動回路とを有する電気光学装置を提供する。
この電気光学装置によれば、第2電極群に第3電極群と同じ階調に相当する信号が供給される場合と比較して、イオン性不純物の移動に起因する表示品位の低下を抑制することができる。
The present invention also provides a first substrate, a second substrate facing the first substrate, an electro-optic layer sandwiched between the first substrate and the second substrate, and the first substrate. A first electrode group belonging to a first region which is provided on the surface of the electro-optic layer and which displays an image, and provided on the surface on the first substrate, along the outer periphery of the first region A second electrode group belonging to a second region provided outside the first region, and provided on the surface on the first substrate, opposite to the first region with respect to the second region. A third electrode group belonging to the provided third region, a signal corresponding to the first gradation is supplied to the first electrode group, and a second gradation lower than the first gradation is supplied to the third electrode group. When a signal corresponding to is supplied to the second electrode group, the second gray level is lower than the first gray level and higher than the second gray level. To provide an electro-optical device and an electrode driving circuit for supplying a signal corresponding to the gray scale.
According to this electro-optical device, compared to the case where a signal corresponding to the same gradation as that of the third electrode group is supplied to the second electrode group, the deterioration of display quality due to the movement of ionic impurities is suppressed. be able to.

さらに、本発明は、上記の電気光学装置を有する電子機器を提供する。
この電子機器によれば、第2電極群に第3電極群と同じ階調に相当する信号が供給される場合と比較して、イオン性不純物の移動に起因する表示品位の低下を抑制することができる。
Furthermore, the present invention provides an electronic apparatus having the above electro-optical device.
According to this electronic apparatus, it is possible to suppress a deterioration in display quality due to the movement of ionic impurities, compared to a case where a signal corresponding to the same gradation as that of the third electrode group is supplied to the second electrode group. Can do.

一実施形態に係る電気光学装置1の構成を示す図。1 is a diagram illustrating a configuration of an electro-optical device 1 according to an embodiment. 液晶パネル100の構造を示す図。FIG. 3 shows a structure of a liquid crystal panel 100. 画素110の等価回路を示す図。FIG. 6 is a diagram illustrating an equivalent circuit of the pixel 110. 電気光学装置1における電極の配置を例示する図。3 is a diagram illustrating an arrangement of electrodes in the electro-optical device 1. FIG. 液晶パネル100の各領域における駆動条件を例示する図。4 is a diagram illustrating drive conditions in each region of the liquid crystal panel 100. FIG. 液晶素子120における電圧−反射率特性を例示する図。FIG. 14 is a diagram illustrating voltage-reflectance characteristics in the liquid crystal element 120. 走査信号Giの波形を例示する図。The figure which illustrates the waveform of scanning signal Gi. サンプリング信号Sの波形を例示する図。The figure which illustrates the waveform of sampling signal S. 液晶パネル100の各領域における階調値を示す模式図。FIG. 3 is a schematic diagram showing gradation values in each region of the liquid crystal panel 100. 比較例に係る液晶パネルの問題点を説明する図。The figure explaining the problem of the liquid crystal panel which concerns on a comparative example. プロジェクター2100の構成を示す図。FIG. 3 shows a configuration of a projector 2100.

1.構成
図1は、一実施形態に係る電気光学装置1の構成を示す図である。電気光学装置1は、例えば、プロジェクターのライトバルブとして用いられる、反射型の電気光学装置である。電気光学装置1は、制御回路2と、メモリー3と、D/A変換回路4と、液晶パネル100とを有する。電気光学装置1には、図示省略した上位装置から、映像データDa、垂直走査信号Vs、水平走査信号Hsおよびドットクロック信号Clkが供給される。電気光学装置1は、垂直走査信号Vs、水平走査信号Hsおよびドットクロック信号Clkに応じたタイミングで、映像データDaに応じた画像を表示する。映像データDaは、例えば8ビットのデジタルデータであり、表示画素の濃淡(階調値)を256階調で示す。最も暗い階調値は「0」であり、最も明るい階調値は「255」である。
1. Configuration FIG. 1 is a diagram illustrating a configuration of an electro-optical device 1 according to an embodiment. The electro-optical device 1 is a reflective electro-optical device used as a light valve of a projector, for example. The electro-optical device 1 includes a control circuit 2, a memory 3, a D / A conversion circuit 4, and a liquid crystal panel 100. The electro-optical device 1 is supplied with video data Da, a vertical scanning signal Vs, a horizontal scanning signal Hs, and a dot clock signal Clk from a host device (not shown). The electro-optical device 1 displays an image corresponding to the video data Da at a timing corresponding to the vertical scanning signal Vs, the horizontal scanning signal Hs, and the dot clock signal Clk. The video data Da is, for example, 8-bit digital data, and indicates the shade (gradation value) of the display pixel in 256 gradations. The darkest gradation value is “0”, and the brightest gradation value is “255”.

液晶パネル100は、m×n個の画素110と、m本の走査線112と、n本のデータ線114と、周辺電極51と、走査線駆動回路130と、データ線駆動回路140と、周辺電極駆動回路150とを有する。走査線112は行方向(x方向)に沿って設けられている。データ線114は、列方向(y方向)に沿って設けられている。走査線112とデータ線114とは、電気的に絶縁されている。画素110は、走査線112とデータ線114との交差に対応して設けられている。   The liquid crystal panel 100 includes m × n pixels 110, m scanning lines 112, n data lines 114, a peripheral electrode 51, a scanning line driving circuit 130, a data line driving circuit 140, and a peripheral line. And an electrode driving circuit 150. The scanning line 112 is provided along the row direction (x direction). The data line 114 is provided along the column direction (y direction). The scanning line 112 and the data line 114 are electrically insulated. The pixel 110 is provided corresponding to the intersection of the scanning line 112 and the data line 114.

図1の例では、画素110は、486行646列に配置されている(m=486、n=646)。このうち、外側の3行および3列の画素110は、表示に寄与しない画素(以下「非有効画素」という)である。非有効画素は、表示に寄与する画素(以下「表示画素」または「有効画素」という)と比較して、電気的な構成に相違はない。表示画素と非有効画素とを区別する必要がないときは、単に画素110という。両者を区別するときは、表示画素を画素110aといい、非有効画素を画素110bという。画素110に含まれる要素についても同様である。走査線112および画素110の行を区別するときは、図1において上から順に、a行、b行、c行、1行、2行、…、480行、d行、e行、f行という。同様に、データ線114および画素110の列を区別するときは、図1において左から順に、a列、b列、c列、1列、2列、…、640列、d列、e列、f列という。周辺電極51は、画素110が配置されている領域の周辺を囲む位置に設けられている。周辺電極51は、走査線112およびデータ線114に接続されていない。   In the example of FIG. 1, the pixels 110 are arranged in 486 rows and 646 columns (m = 486, n = 646). Among these, the pixels 110 in the outer three rows and three columns are pixels that do not contribute to display (hereinafter referred to as “ineffective pixels”). Ineffective pixels have no difference in electrical configuration compared to pixels that contribute to display (hereinafter referred to as “display pixels” or “effective pixels”). When there is no need to distinguish between display pixels and ineffective pixels, they are simply referred to as pixels 110. When distinguishing the two, the display pixel is referred to as a pixel 110a, and the ineffective pixel is referred to as a pixel 110b. The same applies to the elements included in the pixel 110. When the scanning lines 112 and the rows of the pixels 110 are distinguished, they are referred to as a row, b row, c row, 1 row, 2 rows,... 480 row, d row, e row, and f row in order from the top in FIG. . Similarly, when distinguishing the columns of the data lines 114 and the pixels 110, in order from the left in FIG. 1, a column, b column, c column, 1 column, 2 columns,..., 640 column, d column, e column, This is called column f. The peripheral electrode 51 is provided at a position surrounding the periphery of the region where the pixel 110 is disposed. The peripheral electrode 51 is not connected to the scanning line 112 and the data line 114.

走査線駆動回路130は、m本の走査線112の中から一の走査線112を選択するための走査信号を出力する回路である。走査線駆動回路130は、制御回路2から供給される制御信号に従って、走査信号Ga、Gb、Gc、G1、G2、…、G480、Gd、Ge、およびGfを、走査線112に出力する。走査信号は、m本の走査線112の中から一の走査線112を順次排他的に選択するための信号である。走査信号は、選択される走査線112に対しては選択電圧(例えば、H(High)レベルの電圧VH)となり、選択されない走査線112に対しては非選択電圧(例えば、L(Low)レベルの電圧VL)となる信号である。なお、一の走査線112を順次排他的に選択される駆動に代わり、複数の走査線112が同時に選択される、いわゆるMLS(Multiple Line Selection)駆動が用いられてもよい。   The scanning line driving circuit 130 is a circuit that outputs a scanning signal for selecting one scanning line 112 from the m scanning lines 112. The scanning line driving circuit 130 outputs the scanning signals Ga, Gb, Gc, G1, G2,..., G480, Gd, Ge, and Gf to the scanning line 112 in accordance with the control signal supplied from the control circuit 2. The scanning signal is a signal for sequentially and exclusively selecting one scanning line 112 from the m scanning lines 112. The scanning signal becomes a selection voltage (for example, H (High) level voltage VH) for the selected scanning line 112, and a non-selection voltage (for example, L (Low) level) for the scanning line 112 that is not selected. Voltage VL). Note that so-called MLS (Multiple Line Selection) driving in which a plurality of scanning lines 112 are simultaneously selected may be used instead of driving in which one scanning line 112 is sequentially selected exclusively.

データ線駆動回路140は、データ信号Vidに応じた信号を出力する回路である。データ線駆動回路140は、サンプリング信号出力回路142と、スイッチング素子としてn個のTFT144とを有する。第j列のTFT144のゲートは、第j列のサンプリング信号線に接続されている。第j列のTFT144のソースおよびドレインは、信号線146および第j列のデータ線114に接続されている。サンプリング信号出力回路142は、制御回路2から供給される制御信号に応じて、サンプリング信号Sa、Sb、Sc、S1、S2、…、S640、Sd、Se、およびSfを出力する。サンプリング信号は、n本のデータ線114の中から、一のデータ線114を順次排他的に選択するための信号である。サンプリング信号は、選択されるデータ線114に対しては選択電圧(例えばHレベル)となり、選択されないデータ線114に対しては非選択電圧(例えばLレベル)となる信号である。   The data line driving circuit 140 is a circuit that outputs a signal corresponding to the data signal Vid. The data line driving circuit 140 includes a sampling signal output circuit 142 and n TFTs 144 as switching elements. The gate of the TFT 144 in the jth column is connected to the sampling signal line in the jth column. The source and drain of the jth column TFT 144 are connected to the signal line 146 and the jth column data line 114. The sampling signal output circuit 142 outputs sampling signals Sa, Sb, Sc, S1, S2,..., S640, Sd, Se, and Sf in accordance with the control signal supplied from the control circuit 2. The sampling signal is a signal for sequentially and exclusively selecting one data line 114 from the n data lines 114. The sampling signal is a signal that becomes a selection voltage (for example, H level) for a selected data line 114 and a non-selection voltage (for example, L level) for a data line 114 that is not selected.

周辺電極駆動回路150は、制御回路2から供給される制御信号に従って、周辺電極51の電位を制御する回路である。なお後述するように周辺電極51の各電極は電気的に短絡されているが、電極間の配線は図示を省略している。   The peripheral electrode drive circuit 150 is a circuit that controls the potential of the peripheral electrode 51 in accordance with a control signal supplied from the control circuit 2. As will be described later, each electrode of the peripheral electrode 51 is electrically short-circuited, but the wiring between the electrodes is not shown.

図2は、液晶パネル100の構造を示す図である。図2(a)は、液晶パネル100の構造を示す斜視図であり、図2(b)は、図2(a)におけるH−h線で破断した断面図である。液晶パネル100は、素子基板101と、対向基板102と、液晶105とを有する。   FIG. 2 is a diagram illustrating the structure of the liquid crystal panel 100. 2A is a perspective view showing the structure of the liquid crystal panel 100, and FIG. 2B is a cross-sectional view taken along line Hh in FIG. 2A. The liquid crystal panel 100 includes an element substrate 101, a counter substrate 102, and a liquid crystal 105.

素子基板101は、液晶105に電圧を印加するための画素電極118および画素電極118に印加される電圧を制御するためのスイッチング素子を有する基板である。画素電極118およびスイッチング素子は、ガラスまたは石英などの光透過性を有する基板上に形成されている。画素電極118は、光反射性を有する金属(例えばAl(アルミニウム))により形成される。画素電極118は、画素110と一対一に対応してパターニングされている。素子基板101において、対向基板102と対向する面には、液晶105の液晶分子の配向を制御するための配向膜が形成されている(図示略)。素子基板101にあっては、図2(a)においてY方向のサイズが対向基板102よりも長い。素子基板101と対向基板102とは、奥側(h側)が揃えられている。したがって、素子基板101の手前側(H側)の一辺が対向基板102から張り出している。この張り出した領域においてX方向に沿って複数の端子107が設けられている。複数の端子107は、FPC(Flexible Printed Circuits)基板に接続されている。端子107を介して液晶パネル100に各種の信号が供給される。なお、走査線駆動回路130およびデータ線駆動回路140は、図1においては、それぞれ周辺電極51の外側に図示されている、これは、電気的な構成を説明するための模式的な図である。実際には、走査線駆動回路130およびデータ線駆動回路140は、素子基板101を断面視したときに、周辺電極51の下層側(対向基板102とは反対側)に形成されている。   The element substrate 101 is a substrate having a pixel electrode 118 for applying a voltage to the liquid crystal 105 and a switching element for controlling the voltage applied to the pixel electrode 118. The pixel electrode 118 and the switching element are formed on a light-transmitting substrate such as glass or quartz. The pixel electrode 118 is formed of a light reflective metal (for example, Al (aluminum)). The pixel electrode 118 is patterned in one-to-one correspondence with the pixel 110. An alignment film for controlling the alignment of the liquid crystal molecules of the liquid crystal 105 is formed on the surface of the element substrate 101 facing the counter substrate 102 (not shown). In the element substrate 101, the size in the Y direction in FIG. 2A is longer than the counter substrate 102. The element substrate 101 and the counter substrate 102 are aligned on the back side (h side). Accordingly, one side (H side) of the element substrate 101 protrudes from the counter substrate 102. In this protruding area, a plurality of terminals 107 are provided along the X direction. The plurality of terminals 107 are connected to an FPC (Flexible Printed Circuits) substrate. Various signals are supplied to the liquid crystal panel 100 via the terminal 107. Note that the scanning line driving circuit 130 and the data line driving circuit 140 are shown outside the peripheral electrode 51 in FIG. 1, respectively, and this is a schematic diagram for explaining the electrical configuration. . Actually, the scanning line driving circuit 130 and the data line driving circuit 140 are formed on the lower layer side (the side opposite to the counter substrate 102) of the peripheral electrode 51 when the element substrate 101 is viewed in cross section.

対向基板102は、液晶105に電圧を印加するためのコモン電極108(対向電極)を有する基板である。コモン電極108は、ガラスまたは石英などの光透過性を有する基板上に形成されている。コモン電極108は、例えばITO(Indium Tin Oxide、酸化インジウムスズ)などの透明性を有する導電性材料により形成されている。コモン電極108は、すべての画素110について共通の、いわゆるベタ状に形成された電極である。対向基板102において、素子基板101と対向する面には、液晶105の液晶分子の配向を制御するための配向膜が形成されている(図示略)。   The counter substrate 102 is a substrate having a common electrode 108 (counter electrode) for applying a voltage to the liquid crystal 105. The common electrode 108 is formed on a light-transmitting substrate such as glass or quartz. The common electrode 108 is formed of a transparent conductive material such as ITO (Indium Tin Oxide). The common electrode 108 is an electrode formed in a so-called solid shape that is common to all the pixels 110. In the counter substrate 102, an alignment film for controlling the alignment of the liquid crystal molecules of the liquid crystal 105 is formed on the surface facing the element substrate 101 (not shown).

液晶105は、印加される電圧に応じて光学状態が変化する、電気光学層の一例である。素子基板101および対向基板102は、スペーサー(図示省略)を含むシール材90によって一定の間隙を保ちつつ互いに電極形成面が対向するように貼り合わせられている。液晶105は、この間隙に挟持されている。液晶105は、例えばVA(Vertical Alignment)型の液晶である。   The liquid crystal 105 is an example of an electro-optical layer whose optical state changes according to an applied voltage. The element substrate 101 and the counter substrate 102 are bonded to each other with a sealing material 90 including a spacer (not shown) so that the electrode formation surfaces face each other while maintaining a certain gap. The liquid crystal 105 is sandwiched between the gaps. The liquid crystal 105 is, for example, a VA (Vertical Alignment) type liquid crystal.

図3は、画素110の等価回路を示す図である。画素110は、TFT116と、液晶素子120と、補助容量125とを有する。TFT116は、画素電極118に印加される電圧を制御するためのスイッチング素子の一例であり、この例ではnチャネル型のTFTである。第i行第j列の画素110において、TFT116のゲートは第i行の走査線112に接続されている。TFT116のソースは第j列のデータ線114に接続され、ドレインは画素電極118に接続されている。液晶素子120は、画素電極118と、コモン電極108と、液晶105とを有する。液晶素子120は、印加される電圧に応じて光学状態が変化する、電気光学素子の一例である。コモン電極108には、電圧LCcomが印加される。画素電極118には、各画素のデータに応じたデータ電圧が印加される。液晶105には、データ電圧と電圧LCcomとの差に応じた電圧が印加される。この例で液晶105はVA型液晶であるので、液晶素子120は、電圧を印加しない状態では黒色となるノーマリーブラックモードで動作する。補助容量125は、データ電圧を保持するための容量素子であり、液晶素子120に並列に接続されている。補助容量125の一端はTFT116に、他端は共通電位線72に、それぞれ接続されている。共通電位線72はすべての画素110に共通であり、共通電位Vcomが与えられる。この例では、Vcom=LCcomである。   FIG. 3 is a diagram illustrating an equivalent circuit of the pixel 110. The pixel 110 includes a TFT 116, a liquid crystal element 120, and an auxiliary capacitor 125. The TFT 116 is an example of a switching element for controlling a voltage applied to the pixel electrode 118. In this example, the TFT 116 is an n-channel TFT. In the pixel 110 in the i-th row and j-th column, the gate of the TFT 116 is connected to the scanning line 112 in the i-th row. The source of the TFT 116 is connected to the data line 114 in the j-th column, and the drain is connected to the pixel electrode 118. The liquid crystal element 120 includes a pixel electrode 118, a common electrode 108, and a liquid crystal 105. The liquid crystal element 120 is an example of an electro-optical element whose optical state changes according to an applied voltage. A voltage LCcom is applied to the common electrode 108. A data voltage corresponding to the data of each pixel is applied to the pixel electrode 118. A voltage corresponding to the difference between the data voltage and the voltage LCcom is applied to the liquid crystal 105. In this example, since the liquid crystal 105 is a VA type liquid crystal, the liquid crystal element 120 operates in a normally black mode in which black is displayed when no voltage is applied. The auxiliary capacitor 125 is a capacitor element for holding a data voltage, and is connected to the liquid crystal element 120 in parallel. One end of the auxiliary capacitor 125 is connected to the TFT 116, and the other end is connected to the common potential line 72. The common potential line 72 is common to all the pixels 110 and is supplied with a common potential Vcom. In this example, Vcom = LCcom.

再び図1を参照する。制御回路2は、D/A変換回路4、走査線駆動回路130、データ線駆動回路140、および周辺電極駆動回路150を制御するための制御信号を出力する回路である。   Refer to FIG. 1 again. The control circuit 2 is a circuit that outputs a control signal for controlling the D / A conversion circuit 4, the scanning line driving circuit 130, the data line driving circuit 140, and the peripheral electrode driving circuit 150.

メモリー3は、画素110の階調値を示すデータを記憶する装置である。メモリー3は、格納および読出が並列的に実行可能なデュアルポート型のDRAM(Dynamic Random Access Memory)である。メモリー3は、m行n列(この例では、486行646列)の画素110の各々に対応した記憶領域を有する。これらの記憶領域のうち、表示画素に対応する記憶領域には、表示画素に対応した映像データDaが格納される。非有効画素に対応する記憶領域には、表示画素の階調値に応じた階調値のデータが格納される。これらの記憶領域に記憶されているデータは、映像データDaが格納されてから、所定の期間(1フレーム以内の期間)経過した後、液晶パネル100における書込走査に応じて映像データDbとして読み出される。   The memory 3 is a device that stores data indicating the gradation value of the pixel 110. The memory 3 is a dual port DRAM (Dynamic Random Access Memory) that can execute storage and reading in parallel. The memory 3 has a storage area corresponding to each of the pixels 110 of m rows and n columns (in this example, 486 rows and 646 columns). Among these storage areas, video data Da corresponding to the display pixel is stored in the storage area corresponding to the display pixel. The storage area corresponding to the ineffective pixel stores gradation value data corresponding to the gradation value of the display pixel. The data stored in these storage areas is read as video data Db in accordance with the writing scan in the liquid crystal panel 100 after a predetermined period (a period of one frame or less) has elapsed since the video data Da was stored. It is.

D/A変換回路4は、読み出された映像データDbを、極性指示信号Polによって指定された極性のデータ信号Vidに変換する回路である。極性指示信号Polが正極性を示している場合、D/A変換回路4は、映像データDbを、電圧Vcを基準として高電位の電圧に変換する。極性指示信号Polが負極性を示している場合、D/A変換回路4は、映像データDbを、電圧Vcを基準として低電位の電圧に変換する。D/A変換回路4は、変換された電圧を示す信号を、データ信号Vidとして信号線146に出力する。なお、電圧Vcは、データ信号の振幅中心電位である。極性指示信号Polによりデータ信号の極性を反転させている理由は、画素を交流駆動するためである。本実施形態にあっては、フレーム毎にすべての画素を極性反転させる面反転方式が用いられる。   The D / A conversion circuit 4 is a circuit that converts the read video data Db into a data signal Vid having a polarity specified by the polarity instruction signal Pol. When the polarity instruction signal Pol indicates positive polarity, the D / A conversion circuit 4 converts the video data Db into a high potential voltage with reference to the voltage Vc. When the polarity instruction signal Pol indicates negative polarity, the D / A conversion circuit 4 converts the video data Db into a low potential voltage with reference to the voltage Vc. The D / A conversion circuit 4 outputs a signal indicating the converted voltage to the signal line 146 as the data signal Vid. The voltage Vc is the amplitude center potential of the data signal. The reason why the polarity of the data signal is inverted by the polarity instruction signal Pol is to drive the pixel AC. In the present embodiment, a surface inversion method in which the polarity of all pixels is inverted for each frame is used.

図4は、電気光学装置1における電極の配置を例示する図である。図4において四角枠で簡易的に示されているものが画素電極118である。画素電極118は、486行686列のマトリクス状に配置されている。このうち、a〜f行を除いた1〜480行と、a〜f列を除いた1〜640列との交差に対応するものが、画素電極118aであり、a〜f行と、a〜f列との交差に対応するものが、画素電極118bである。この例で、周辺電極51は、画素電極118と同じ形状およびサイズの電極と、これらの電極間を電気的に短絡させるための電極間配線(図示略)とを有する。画素電極118と同じ形状およびサイズを有していることから、周辺電極51を「ダミー画素」という。画素電極118と似た形状を有しているが、周辺電極51においてこれらの電極は短絡されていて個別に制御されることはなく、共通の電位が与えられる。以下の説明において、表示画素(画素110a)が占める領域を「表示領域」または「有効領域」といい、非表示画素(画素110b)が占める領域を「非表示領域」といい、ダミー画素(周辺電極51)が占める領域を「ダミー領域」という。   FIG. 4 is a diagram illustrating an arrangement of electrodes in the electro-optical device 1. In FIG. 4, the pixel electrode 118 is simply indicated by a rectangular frame. The pixel electrodes 118 are arranged in a matrix of 486 rows and 686 columns. Among these, the pixel electrode 118a corresponds to the intersection of 1 to 480 rows excluding the a to f rows and 1 to 640 columns excluding the a to f columns, and the a to f rows and the a to f rows. The pixel electrode 118b corresponds to the intersection with the f column. In this example, the peripheral electrode 51 includes an electrode having the same shape and size as the pixel electrode 118 and an inter-electrode wiring (not shown) for electrically short-circuiting these electrodes. Since the pixel electrode 118 has the same shape and size, the peripheral electrode 51 is referred to as a “dummy pixel”. Although it has a shape similar to that of the pixel electrode 118, these electrodes are short-circuited in the peripheral electrode 51 and are not individually controlled, and a common potential is applied. In the following description, the area occupied by the display pixel (pixel 110a) is referred to as “display area” or “effective area”, the area occupied by the non-display pixel (pixel 110b) is referred to as “non-display area”, and dummy pixels (peripheral areas) A region occupied by the electrode 51) is referred to as a “dummy region”.

2.動作
図5は、駆動時の液晶パネル100の各領域における駆動条件を例示する図である。この例では、「全黒表示」、「全白表示」、および「映像表示」の3つの場合のぞれぞれについて、ダミー領域、非有効領域、および表示領域における反射率を用いて、駆動条件が示されている。「全黒表示」とは、駆動が停止されるまでの間、すべての表示画素が黒に相当する反射率(例えば、相対反射率で0%)となるように駆動されていることをいう。
同様に、「全白表示」とは、駆動が停止されるまでの間、すべての表示画素が白に相当する反射率(例えば、相対反射率で100%)となるように駆動されていることをいう。また、「映像表示」とは、動画や静止画等、任意の画像を表示するように駆動されていることをいう。図5の例では、全黒表示において、表示画素、非有効画素、およびダミー画素の反射率は、すべて0%である。全白表示において、表示画素の反射率は100%であり、非有効画素の反射率は7%以上70%以下であり、ダミー画素の反射率は0%である。
映像表示において、表示画素の反射率は約70%であり、非有効画素の反射率は0%以上7%以下であり、ダミー画素の反射率は0%である。
2. Operation FIG. 5 is a diagram illustrating drive conditions in each region of the liquid crystal panel 100 during driving. In this example, driving is performed using the reflectance in the dummy area, the ineffective area, and the display area for each of the three cases of “full black display”, “full white display”, and “video display”. Conditions are indicated. “Full black display” means that all display pixels are driven to have a reflectance corresponding to black (for example, 0% in relative reflectance) until the driving is stopped.
Similarly, “all white display” means that all display pixels are driven to have a reflectance corresponding to white (for example, 100% in relative reflectance) until the driving is stopped. Say. Further, “video display” refers to being driven to display an arbitrary image such as a moving image or a still image. In the example of FIG. 5, in all black display, the reflectivity of the display pixel, the ineffective pixel, and the dummy pixel is all 0%. In all white display, the reflectance of the display pixel is 100%, the reflectance of the ineffective pixel is 7% or more and 70% or less, and the reflectance of the dummy pixel is 0%.
In video display, the reflectance of display pixels is about 70%, the reflectance of non-effective pixels is 0% or more and 7% or less, and the reflectance of dummy pixels is 0%.

図6は、液晶素子120における電圧−反射率特性(V−R特性)を例示する図である。横軸は液晶素子120に印加される電圧を、縦軸は液晶素子120の相対反射率を示している。相対反射率とは、基準となる反射率(例えば、ある温度、電圧条件における最大反射率)に対する割合をいう。この例で、液晶素子120は、印加電圧が0Vから約2Vの範囲では相対反射率は約0%であり、印加電圧が約2Vを超えると反射率が上昇し、印加電圧が約5Vのときに相対反射率が約100%となる特性を示す。この電圧−反射率特性を有する液晶素子120を用いた場合、図5で例示した駆動条件は、以下のように読み替えられる。全黒表示において、表示画素、非有効画素、およびダミー画素に印加される実効電圧は0Vである。すなわち、これらの画素の画素電極の電位はVcである。電位Vcは、交流駆動の振幅中心の電位であり、TFT116のプッシュダウンおよび光リークを考慮して、共通電位LCcomより若干高位となるように設定されている。以下、電位Vcを基準として電圧+Vdまたは電圧−Vdが画素に印加されることを、「画素の電圧がVc±Vdである」という。特に、Vd=0Vの場合、単にVcと表す。全白表示において、表示画素の電圧はVc±5Vであり、非有効画素の電圧はVc±2.5〜3.6Vであり、ダミー画素の電圧はVcである。映像表示において、表示画素の電圧は平均値でVc±3.6Vであり、非有効画素の電圧はVc±1.5〜2.5Vであり、ダミー画素の電圧はVcである。なお、液晶素子120における電圧−反射率特性は、用いられる液晶材料、用いられるカラーフィルタ、セルギャップ等の条件に応じて変化するので、図5の条件の反射率から印加電圧への読み替えは、液晶素子120の構造に依存する。   FIG. 6 is a diagram illustrating voltage-reflectance characteristics (V-R characteristics) in the liquid crystal element 120. The horizontal axis represents the voltage applied to the liquid crystal element 120, and the vertical axis represents the relative reflectance of the liquid crystal element 120. The relative reflectance refers to a ratio with respect to a reference reflectance (for example, maximum reflectance under a certain temperature and voltage condition). In this example, the liquid crystal element 120 has a relative reflectance of about 0% when the applied voltage is in the range of 0V to about 2V. When the applied voltage exceeds about 2V, the reflectance increases, and when the applied voltage is about 5V. Shows the characteristic that the relative reflectance is about 100%. When the liquid crystal element 120 having this voltage-reflectance characteristic is used, the driving conditions illustrated in FIG. 5 can be read as follows. In the all black display, the effective voltage applied to the display pixel, the ineffective pixel, and the dummy pixel is 0V. That is, the potential of the pixel electrode of these pixels is Vc. The potential Vc is a potential at the center of amplitude of AC driving, and is set to be slightly higher than the common potential LCcom in consideration of pushdown of the TFT 116 and light leakage. Hereinafter, application of the voltage + Vd or the voltage −Vd to the pixel with the potential Vc as a reference is referred to as “the pixel voltage is Vc ± Vd”. In particular, when Vd = 0V, it is simply expressed as Vc. In the all white display, the voltage of the display pixel is Vc ± 5 V, the voltage of the ineffective pixel is Vc ± 2.5 to 3.6 V, and the voltage of the dummy pixel is Vc. In the video display, the voltage of the display pixel is Vc ± 3.6V on average, the voltage of the ineffective pixel is Vc ± 1.5 to 2.5V, and the voltage of the dummy pixel is Vc. In addition, since the voltage-reflectance characteristic in the liquid crystal element 120 changes according to conditions such as the liquid crystal material used, the color filter used, and the cell gap, the reading from the reflectance in the condition of FIG. It depends on the structure of the liquid crystal element 120.

まず、制御回路2は、電気光学装置1が、全黒表示、全白表示、および映像表示のうち、どの表示を行っているか判断する。例えば、上位装置は、全黒表示、全白表示、および映像表示のうちどの表示を行っているかを示す信号を出力する。制御回路2は、上位装置から出力される出力される信号に基づいて、どの表示を行っているか判断する。全黒表示を行っていると判断された場合、制御回路2は、メモリー3のうち、非有効画素に対応する記憶領域に、階調値「0」(反射率約0%相当)を示すデータを書き込む。全白表示を行っていると判断された場合、制御回路2は、メモリー3のうち、非有効画素に対応する記憶領域に、階調値「102」(反射率約40%相当)を示すデータを書き込む。映像表示を行っていると判断された場合、制御回路2は、メモリー3のうち、非有効画素に対応する記憶領域に、階調値「8」(反射率約3%相当)を示すデータを書き込む。メモリー3のうち、表示画素に対応する記憶領域には、上位装置により画像データDaが書き込まれる。なお、これらの階調値はあくまで例示であり、図5に示した条件に適合するのであれば、これら以外の階調値が用いられてもよい。   First, the control circuit 2 determines which display is being performed by the electro-optical device 1 among all black display, all white display, and video display. For example, the host device outputs a signal indicating which display is being performed among all black display, all white display, and video display. The control circuit 2 determines which display is performed based on the output signal output from the host device. When it is determined that all black display is being performed, the control circuit 2 stores data indicating a gradation value “0” (corresponding to a reflectance of about 0%) in the storage area corresponding to the ineffective pixel in the memory 3. Write. When it is determined that all white display is performed, the control circuit 2 stores data indicating the gradation value “102” (corresponding to a reflectance of about 40%) in the storage area corresponding to the ineffective pixel in the memory 3. Write. When it is determined that video display is being performed, the control circuit 2 stores data indicating the gradation value “8” (corresponding to a reflectance of about 3%) in the storage area corresponding to the ineffective pixel in the memory 3. Write. In the memory 3, image data Da is written into a storage area corresponding to the display pixel by the host device. Note that these tone values are merely examples, and other tone values may be used as long as the conditions shown in FIG. 5 are met.

図7は、走査信号Giの波形を例示する図である。図中縦軸は電圧を、横軸は時間を示している。走査信号Giは、水平走査期間(H)ずつ順次遅延して排他的にHレベルになる信号である。Hレベルは電圧VHであり、Lレベルは電圧VLである。本実施形態において、電圧VLは接地電位Gndすなわち電圧0Vである。面反転方式が用いられているので、極性指示信号Polの論理レベルは1フレーム毎に反転している。図7において、第nフレームは、極性指示信号PolがHレベルの期間(すなわち、正極性書込が指定されている期間)であり、第(n+1)フレームは、極性指示信号PolがLレベルである期間(すなわち、負極性書込が指定されている期間)である。   FIG. 7 is a diagram illustrating the waveform of the scanning signal Gi. In the figure, the vertical axis represents voltage and the horizontal axis represents time. The scanning signal Gi is a signal that is sequentially delayed by the horizontal scanning period (H) and exclusively becomes H level. The H level is the voltage VH, and the L level is the voltage VL. In the present embodiment, the voltage VL is the ground potential Gnd, that is, the voltage 0V. Since the surface inversion method is used, the logic level of the polarity instruction signal Pol is inverted every frame. In FIG. 7, the nth frame is a period in which the polarity instruction signal Pol is at the H level (that is, a period in which the positive polarity writing is designated), and the polarity instruction signal Pol is at the L level in the (n + 1) th frame. This is a certain period (that is, a period during which negative polarity writing is designated).

図7には、ダミー画素に供給される信号も示されている。ダミー画素には、中心電位Vcと同じ電位にするための電圧が印加される。対向基板102においてダミー画素と対向する領域にもコモン電極108が形成されているから、ダミー画素の領域において、液晶素子120は、実効値0Vの電圧で駆動される。   FIG. 7 also shows signals supplied to the dummy pixels. A voltage for making the dummy pixel the same potential as the center potential Vc is applied. Since the common electrode 108 is also formed in a region of the counter substrate 102 facing the dummy pixels, the liquid crystal element 120 is driven with a voltage having an effective value of 0 V in the dummy pixel region.

図8は、サンプリング信号Sの波形を例示する図である。サンプリング信号Sjは、ある走査信号GiがHレベルとなる水平走査期間(H)にわたって、順次遅延して排他的にHレベルになる信号である。フレームの始期において、メモリー3から、第a行の映像データDbが、第a、b、c、1、2、…、640、d、e、f列の順番で読み出される。
この例で、第a行の画素110は、すべて非有効画素である。例えば、映像表示時において、メモリー3に記憶されている映像データDbは、全ての列について、階調値「8」を示す。極性指定信号Polが正極性を示していた場合、D/A変換回路4は、正極性のデータ電圧Vidを信号線146に出力する。
FIG. 8 is a diagram illustrating the waveform of the sampling signal S. The sampling signal Sj is a signal that becomes the H level exclusively after being sequentially delayed over the horizontal scanning period (H) in which a certain scanning signal Gi becomes the H level. At the beginning of the frame, the video data Db in the a-th row is read from the memory 3 in the order of columns a, b, c, 1, 2,... 640, d, e, and f.
In this example, the pixels 110 in the a-th row are all ineffective pixels. For example, during video display, the video data Db stored in the memory 3 indicates a gradation value “8” for all columns. When the polarity designation signal Pol indicates positive polarity, the D / A conversion circuit 4 outputs a positive data voltage Vid to the signal line 146.

以下、第i行第j列の画素110の映像データDbを、映像データDb(i,j)と表す。データ信号Vidについても同様である。D/A変換回路4は、映像データDb(a,a)をメモリー3から読み出し、データ信号Vid(a,a)に変換する。D/A変換回路4は、データ信号Vid(a,a)を信号線146に出力する。このとき、サンプリング信号出力回路142は、Hレベルのサンプリング信号Saを出力し、第a列のTFT144をオンさせる。これにより、信号線146に供給されたデータ信号Vid(a,a)は、第a列のデータ線114にサンプリングされる。次に、同様にして、D/A変換回路4は、映像データDb(a,b)をメモリー3から読み出し、データ信号Vid(a,b)に変換する。D/A変換回路4は、データ信号Vid(a,b)を信号線146に出力する。このとき、サンプリング信号出力回路142は、Hレベルのサンプリング信号Sbを出力し、第b列のTFT144をオンさせる(他の列のサンプリング信号SはLレベルとし、TFT144をオフさせる)。以降同様にして、最終的には、データ信号Vid(a,a)〜Vid(a,f)が、第a列〜第f列のデータ線114に、それぞれサンプリングされる。   Hereinafter, the video data Db of the pixel 110 in the i-th row and j-th column is represented as video data Db (i, j). The same applies to the data signal Vid. The D / A conversion circuit 4 reads the video data Db (a, a) from the memory 3 and converts it into a data signal Vid (a, a). The D / A conversion circuit 4 outputs the data signal Vid (a, a) to the signal line 146. At this time, the sampling signal output circuit 142 outputs an H level sampling signal Sa, and turns on the TFT 144 in the a-th column. As a result, the data signal Vid (a, a) supplied to the signal line 146 is sampled on the data line 114 in the a-th column. Next, similarly, the D / A conversion circuit 4 reads the video data Db (a, b) from the memory 3 and converts it into the data signal Vid (a, b). The D / A conversion circuit 4 outputs the data signal Vid (a, b) to the signal line 146. At this time, the sampling signal output circuit 142 outputs the sampling signal Sb at the H level to turn on the TFT 144 in the b-th column (the sampling signal S in the other column is set to the L level and turns off the TFT 144). Thereafter, in the same manner, finally, the data signals Vid (a, a) to Vid (a, f) are sampled on the data lines 114 in the a-th column to the f-th column, respectively.

メモリー3から映像データDb(a,j)が読み出されている期間において、走査線駆動回路130は、Hレベルの走査信号Saを出力し、第a行のTFT116をオンさせる。TFT116がオンすると、データ線114にサンプリングされたデータ信号Vidは、第a行の画素電極118に供給される。第a行の画素110(非有効画素)は、メモリー3に記憶されている階調値に応じた反射率になる。第b行以降も同様である。第1行から第480行までは、表示画素を含んでいる。表示画素については、映像データDaにより示される階調値に応じた反射率になる。   In a period in which the video data Db (a, j) is read from the memory 3, the scanning line driving circuit 130 outputs an H level scanning signal Sa and turns on the TFT 116 in the a-th row. When the TFT 116 is turned on, the data signal Vid sampled on the data line 114 is supplied to the pixel electrode 118 in the a-th row. The pixel 110 (non-effective pixel) in the a-th row has a reflectance corresponding to the gradation value stored in the memory 3. The same applies to the bth and subsequent rows. The first to 480th rows include display pixels. The display pixel has a reflectance corresponding to the gradation value indicated by the video data Da.

以上まとめると、電気光学装置1は、第1基板(素子基板101)と、第1基板と対向する第2基板(対向基板102)と、第1基板と第2基板との間に挟持された電気光学層(液晶105)と、第1基板上において電気光学層側の面に設けられ、画像が表示される領域である第1領域(表示領域)に属する第1電極群(画素電極118a)と、第1基板上において上述の面に設けられ、第1領域の外周に沿って、第1領域の外側に設けられた第2領域(非有効領域)に属する第2電極群(画素電極118b)と、第1基板上において上述の面に設けられ、第2領域に対して第1領域と反対側に設けられた第3領域(ダミー領域)に属する第3電極群(周辺電極51)とを有する。ここで、第1電極群に第1階調に相当する信号が供給され、第3電極群に第1階調よりも低い第2階調に相当する信号が供給されるとき、第2電極群に第1階調よりも低く第2階調よりも高い第3階調に相当する信号が供給される。ここで、「電極群」とは、電気的に分離された複数の電極だけでなく、電気的に接続された複数の電極および単一の電極も含む概念である。   In summary, the electro-optical device 1 is sandwiched between the first substrate (element substrate 101), the second substrate (counter substrate 102) facing the first substrate, and the first substrate and the second substrate. An electro-optical layer (liquid crystal 105) and a first electrode group (pixel electrode 118a) that is provided on the surface on the electro-optical layer side on the first substrate and belongs to a first region (display region) that is a region where an image is displayed. And a second electrode group (pixel electrode 118b) which is provided on the above-described surface on the first substrate and belongs to the second area (ineffective area) provided outside the first area along the outer periphery of the first area. ), And a third electrode group (peripheral electrode 51) belonging to a third region (dummy region) provided on the above-mentioned surface on the first substrate and provided on the opposite side of the second region to the first region; Have Here, when the signal corresponding to the first gradation is supplied to the first electrode group and the signal corresponding to the second gradation lower than the first gradation is supplied to the third electrode group, the second electrode group In addition, a signal corresponding to a third gradation lower than the first gradation and higher than the second gradation is supplied. Here, the “electrode group” is a concept including not only a plurality of electrically separated electrodes but also a plurality of electrically connected electrodes and a single electrode.

映像表示において、第1領域に表示される画像が動画(平均反射率で70%)であり、第2階調は、相対階調(相対反射率)で0%であり、第3階調は、相対階調で0%以上7%以下である。全白表示において、第1階調は、相対階調で100%であり、第2階調は、相対階調で0%であり、第3階調は、相対階調で7%以上70%以下である。全黒表示において、第1電極群および第3電極群に第1階調(反射率0%)に相当する信号が供給されるとき、第2電極群に第1階調に相当する信号が供給される。   In video display, the image displayed in the first area is a moving image (average reflectance is 70%), the second gradation is 0% in relative gradation (relative reflectance), and the third gradation is The relative gradation is 0% or more and 7% or less. In all white display, the first gradation is 100% relative gradation, the second gradation is 0% relative gradation, and the third gradation is 7% to 70% relative gradation. It is as follows. In the all black display, when a signal corresponding to the first gradation (0% reflectance) is supplied to the first electrode group and the third electrode group, a signal corresponding to the first gradation is supplied to the second electrode group. Is done.

図9は、液晶パネル100の各領域における階調値を示す模式図である。図9(A)は全黒表示を、図9(B)は全白表示を、図9(C)は映像表示を、それぞれ示している。
液晶パネル100においては、ダミー領域と表示領域との間に、非有効領域が設けられている。非有効領域は、表示領域の階調値に応じた階調値を有する。
FIG. 9 is a schematic diagram showing gradation values in each region of the liquid crystal panel 100. 9A shows an all-black display, FIG. 9B shows an all-white display, and FIG. 9C shows an image display.
In the liquid crystal panel 100, an ineffective area is provided between the dummy area and the display area. The ineffective area has a gradation value corresponding to the gradation value of the display area.

図10は、比較例に係る液晶パネルの問題点を説明する図である。この例の液晶パネルも、ダミー領域と、非有効領域と、表示領域とを有する。比較例の液晶パネルは、非有効領域は、いわゆる電子見切りである。すなわち、非有効領域のすべての画素は、表示画素の階調値によらず、常に反射率0%(すなわち黒または階調値ゼロ)である。液晶中のイオン性不純物は、基板上の配向膜に形成された配向の方向に移動しやすい性質を持つことが知られている。例えば、表示領域の辺に対して45°の方向に配向が形成されていると、イオン性不純物は45°方向に移動しやすい性質を持つ。例えば、表示領域の左下隅周辺部分(図10の部分A)を考える。表示領域の階調値は反射率100%(すなわち白または階調値255)である。図6の電圧−反射率特性によれば、表示領域の画素に印加される電圧は5Vである。一方で、非有効領域の画素に印加される電圧は0Vである。液晶中の不純物イオンは、この電位差に起因する電界による力を受け、45°方向に移動する。移動したイオン性不純物は、電位障壁すなわち電位差の大きい境界部分に溜まる傾向がある。すなわち、イオン性不純物は、表示領域の左下隅周辺部分(および右上隅周辺部分)に溜まりやすい傾向にあるイオン性不純物の濃度に偏りがあると、例えばイオン性不純物濃度の高い部分の反射率が、イオン性不純物の濃度が低い部分よりも低下する、いわゆる角シミによる表示品位の低下を招く。   FIG. 10 is a diagram for explaining a problem of the liquid crystal panel according to the comparative example. The liquid crystal panel of this example also has a dummy area, an ineffective area, and a display area. In the liquid crystal panel of the comparative example, the ineffective area is a so-called electronic parting. That is, all the pixels in the ineffective area always have a reflectance of 0% (that is, black or a gradation value of zero) regardless of the gradation value of the display pixel. It is known that ionic impurities in liquid crystals have a property of easily moving in the direction of alignment formed in an alignment film on a substrate. For example, if the orientation is formed in the direction of 45 ° with respect to the side of the display region, the ionic impurity has a property of easily moving in the 45 ° direction. For example, consider the lower left corner area (part A in FIG. 10) of the display area. The gradation value of the display area is a reflectance of 100% (that is, white or gradation value 255). According to the voltage-reflectance characteristics of FIG. 6, the voltage applied to the pixels in the display area is 5V. On the other hand, the voltage applied to the pixels in the ineffective area is 0V. Impurity ions in the liquid crystal receive a force due to the electric field due to this potential difference and move in the 45 ° direction. The moved ionic impurities tend to accumulate at the potential barrier, that is, at the boundary portion where the potential difference is large. That is, if the ionic impurities are biased in the concentration of ionic impurities that tend to accumulate in the lower left corner peripheral portion (and the upper right corner peripheral portion) of the display region, for example, the reflectance of a portion having a high ionic impurity concentration is increased. In other words, the display quality is deteriorated due to so-called square spots, which is lower than the portion where the concentration of ionic impurities is low.

これに対して、本実施形態に係る液晶パネル100によれば、表示画素の階調値とダミー画素の階調値とが異なる場合には、非有効領域は、表示画素の階調値とダミー画素の階調値との間の階調値を有している。例えば、前白表示の場合において、表示画素の反射率を100%、非有効画素の反射率を40%に設定したときは、表示画素の電圧は5.0Vであり、非有効画素の電圧は3.1Vである(図6の電圧−反射率特性による)。別の例で、映像表示の場合において、表示画素の反射率を(平均値で)70%、非有効画素の反射率を3%に設定したときは、表示画素の電圧は平均で3.6Vであり、非有効画素の電圧は2.1Vである。これにより、表示領域の左下隅部分(右上隅部分)における電位障壁が低くなり(電位差が小さくなり)、図10の構成と比較してイオン性不純物が溜まりにくくなる。すなわち、図10の構成と比較すると角シミが発生しにくくなり、表示品位が向上する。特に、反射型の液晶パネルにおいては、反射率がほぼゼロの材料を用いることが困難であり、透過型の液晶パネルで用いられるような遮光膜(ブラックマトリクス)を形成することができない。そのため、液晶の光学状態の変化を用いて、ダミー領域における遮光が行われる。したがって、ダミー領域と表示領域とで電位差が生じやすいという問題がある。電気光学装置1によれば、反射型の電気光学装置においても、表示品位の低下を抑制することができる。   On the other hand, according to the liquid crystal panel 100 according to the present embodiment, when the gradation value of the display pixel and the gradation value of the dummy pixel are different, the non-effective area is the same as the gradation value of the display pixel and the dummy value. It has a gradation value between the gradation value of the pixel. For example, in the case of front white display, when the reflectance of the display pixel is set to 100% and the reflectance of the ineffective pixel is set to 40%, the voltage of the display pixel is 5.0 V, and the voltage of the ineffective pixel is 3.1 V (according to the voltage-reflectance characteristics of FIG. 6). In another example, in the case of video display, when the reflectance of the display pixel is set to 70% (average value) and the reflectance of the ineffective pixel is set to 3%, the voltage of the display pixel is 3.6V on average. And the voltage of the ineffective pixel is 2.1V. This lowers the potential barrier (lower potential difference) at the lower left corner (upper right corner) of the display area, and makes it difficult for ionic impurities to accumulate as compared with the configuration of FIG. That is, as compared with the configuration of FIG. 10, corner spots are less likely to occur and display quality is improved. In particular, in a reflective liquid crystal panel, it is difficult to use a material having substantially zero reflectance, and a light-shielding film (black matrix) that is used in a transmissive liquid crystal panel cannot be formed. Therefore, light shielding in the dummy area is performed using a change in the optical state of the liquid crystal. Therefore, there is a problem that a potential difference tends to occur between the dummy area and the display area. According to the electro-optical device 1, it is possible to suppress deterioration in display quality even in a reflective electro-optical device.

3.他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以下、変形例をいくつか説明する。以下の変形例のうち、2つ以上のものが組み合わせて用いられてもよい。
3. Other Embodiments The present invention is not limited to the above-described embodiments, and various modifications can be made. Hereinafter, some modifications will be described. Two or more of the following modifications may be used in combination.

全黒表示、全白表示、および映像表示のうちどの表示が行われているか判断する方法および判断を行う主体は、実施形態で説明したものに限定されない。実施形態においては、制御回路2が、上位装置から出力される信号に基づいて判断を行う例を説明した。別の例で、制御回路2が、メモリー3に記憶されている映像データDaに基づいて判断を行ってもよい。この場合、制御回路2は、メモリー3から映像データDaを読み出し、映像データDaが示す階調値の時間平均を算出する。制御回路2は、階調値の時間平均に応じて、全黒表示、全白表示、および映像表示のうちどの表示が行われているか判断する。別の例で、電気光学装置1の上位装置、例えばCPU(Central Processing Unit)が、この判断を行ってもよい。この場合、CPUは、判断結果に応じて、非有効領域の階調値のデータをメモリー3に書き込む。   The method for determining which display is being performed among all-black display, all-white display, and video display and the subject that performs the determination are not limited to those described in the embodiment. In the embodiment, an example has been described in which the control circuit 2 makes a determination based on a signal output from a host device. In another example, the control circuit 2 may make a determination based on the video data Da stored in the memory 3. In this case, the control circuit 2 reads the video data Da from the memory 3 and calculates the time average of the gradation values indicated by the video data Da. The control circuit 2 determines which display is being performed among all black display, all white display, and video display according to the time average of the gradation values. In another example, a host device of the electro-optical device 1, for example, a CPU (Central Processing Unit) may make this determination. In this case, the CPU writes the gradation value data of the ineffective area in the memory 3 according to the determination result.

全黒表示、全白表示、および映像表示における各画素群の相対階調は、実施形態で説明したものに限定されない。例えば、全黒表示時の相対階調は90%、実施形態で例示した階調値と異なっていてもよい。また、このとき、全ての画素の相対階調が等しく90%である必要はなく、画素全体の平均値として、階調値が90%であってもよい。   The relative gradation of each pixel group in all black display, all white display, and video display is not limited to that described in the embodiment. For example, the relative gradation when displaying all black may be 90%, which may be different from the gradation value exemplified in the embodiment. At this time, the relative gradations of all the pixels need not be equal to 90%, and the gradation value may be 90% as an average value of the entire pixels.

電気光学装置1の構成は、図1に例示したものに限定されない。図1に例示した電気光学装置1の構成要素のうちの一部が省略されてもよい。例えば、液晶パネル100は、周辺電極駆動回路150を有していなくてもよい。この場合、制御回路2が、周辺電極51に信号を供給してもよい。別の例で、素子基板101は、Si(シリコン)等の光透過性を有さない材料で形成された基板の上にスイッチング素子や配線層が形成されたものであってもよい。さらに別の例で、周辺電極51の構造は、図4に例示したものに限定されない。周辺電極51は、画素電極118と同じ形状およびサイズの電極を有していなくてもよい。例えば、周辺電極51は、画素に区分されていない、ダミー領域の全面に均一なベタ電極であってもよい。また、非有効領域およびダミー領域の大きさは、実施形態で説明したものに限定されない。実施形態では、非有効領域が3画素分の大きさを有している例を説明したが、これより大きくても小さくてもよい。ダミー領域についても同様である。   The configuration of the electro-optical device 1 is not limited to that illustrated in FIG. Some of the components of the electro-optical device 1 illustrated in FIG. 1 may be omitted. For example, the liquid crystal panel 100 may not include the peripheral electrode drive circuit 150. In this case, the control circuit 2 may supply a signal to the peripheral electrode 51. In another example, the element substrate 101 may be one in which a switching element or a wiring layer is formed on a substrate formed of a material that does not have optical transparency such as Si (silicon). In still another example, the structure of the peripheral electrode 51 is not limited to that illustrated in FIG. The peripheral electrode 51 may not have an electrode having the same shape and size as the pixel electrode 118. For example, the peripheral electrode 51 may be a solid electrode that is not divided into pixels and is uniform over the entire surface of the dummy region. Further, the sizes of the ineffective area and the dummy area are not limited to those described in the embodiment. In the embodiment, the example in which the non-effective area has a size corresponding to three pixels has been described, but it may be larger or smaller than this. The same applies to the dummy area.

図11は、プロジェクター2100の構成を示す図である。プロジェクター2100は、電気光学装置1を用いた電子機器の一例である。プロジェクター2100は、ランプユニット2102と、3枚のミラー2106と、2枚のダイクロイックミラー2108と、ダイクロイックプリズム2112と、リレーレンズ系2121とを有する。リレーレンズ系2121は、入射レンズ2122と、リレーレンズ2123と、出射レンズ2124と、ライトバルブ100Rと、ライトバルブ100Gと、ライトバルブ100Bとを有する。ランプユニット2102は、ハロゲンランプ等の白色光源を有する。ランプユニット2102から出力された光は、3枚のミラー2106と2枚のダイクロイックミラー2108によって、赤色(R)、緑色(G)、青色(B)の3原色に分離される。分離された光は、それぞれ、ライトバルブ100R、100G、および100Bに導かれる。青色の光は、他の色と比較すると光路が長いので、その損失を防ぐために、リレーレンズ系を介して導かれる。   FIG. 11 is a diagram illustrating a configuration of the projector 2100. The projector 2100 is an example of an electronic device that uses the electro-optical device 1. The projector 2100 includes a lamp unit 2102, three mirrors 2106, two dichroic mirrors 2108, a dichroic prism 2112, and a relay lens system 2121. The relay lens system 2121 includes an incident lens 2122, a relay lens 2123, an exit lens 2124, a light valve 100R, a light valve 100G, and a light valve 100B. The lamp unit 2102 has a white light source such as a halogen lamp. The light output from the lamp unit 2102 is separated into three primary colors of red (R), green (G), and blue (B) by three mirrors 2106 and two dichroic mirrors 2108. The separated lights are guided to the light valves 100R, 100G, and 100B, respectively. Since blue light has a longer optical path than other colors, it is guided through a relay lens system in order to prevent its loss.

プロジェクター2100において、実施形態で説明した電気光学装置1が、赤色、緑色、青色のそれぞれに対応して、計3組設けられている。これらの電気光学装置1には、赤色、緑色、青色のそれぞれに対応する映像データが、上位回路から供給される。ライトバルブ100R、100G、および100Bは、実施形態で説明した液晶パネル100と同様の構成を有しており、それぞれ、赤色、緑色、および青色に対応するデータ信号によって駆動される。ライトバルブ100R、100G、および100Bで変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、ダイクロイックプリズム2112において、赤色および青色の光は90°屈折し、緑色の光は直進する。各色の画像は合成され、スクリーン2120には、投射レンズ2114によってカラー画像が投射される。なお、ライトバルブ100Rおよび100Bの透過像はダイクロイックプリズム2112により反射された後で投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100Rおよび100Bによる水平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転させた像を形成する構成となっている。なお、電子機器は、図11で説明したプロジェクターの他、電子ビューファインダーや、リヤ・プロジェクション型のテレビジョン受像器、ヘッドマウントディスプレイなどであってもよい。   In the projector 2100, the electro-optical device 1 described in the embodiment is provided in a total of three sets corresponding to each of red, green, and blue. The electro-optical device 1 is supplied with video data corresponding to each of red, green, and blue from the upper circuit. The light valves 100R, 100G, and 100B have the same configuration as that of the liquid crystal panel 100 described in the embodiment, and are driven by data signals corresponding to red, green, and blue, respectively. The light modulated by the light valves 100R, 100G, and 100B enters the dichroic prism 2112 from three directions. In the dichroic prism 2112, red and blue light is refracted by 90 °, and green light travels straight. The images of the respective colors are combined, and a color image is projected onto the screen 2120 by the projection lens 2114. The transmitted images of the light valves 100R and 100B are projected after being reflected by the dichroic prism 2112, whereas the transmitted image of the light valve 100G is projected as it is, so the horizontal scanning direction by the light valves 100R and 100B is The image is formed by inverting the left and right in the direction opposite to the horizontal scanning direction by the light valve 100G. The electronic device may be an electronic viewfinder, a rear projection type television receiver, a head mounted display, or the like in addition to the projector described in FIG.

1…電気光学装置、2…制御回路、3…メモリー、4…D/A変換回路、51…周辺電極、72…共通電位線、90…シール材、100…液晶パネル、101…素子基板、102…対向基板、105…液晶、107…端子、108…コモン電極、110…画素、112…走査線、114…データ線、116…TFT、118…画素電極、120…液晶素子、125…補助容量、130…走査線駆動回路、140…データ線駆動回路、142…サンプリング信号出力回路、144…TFT、146…信号線、150…周辺電極駆動回路、2100…プロジェクター、2102…ランプユニット、2106…ミラー、2108…ダイクロイックミラー、2112…ダイクロイックプリズム、2114…投射レンズ、2120…スクリーン、2121…リレーレンズ系、2122…入射レンズ、2123…リレーレンズ、2124…出射レンズ DESCRIPTION OF SYMBOLS 1 ... Electro-optical device, 2 ... Control circuit, 3 ... Memory, 4 ... D / A conversion circuit, 51 ... Peripheral electrode, 72 ... Common electric potential line, 90 ... Sealing material, 100 ... Liquid crystal panel, 101 ... Element substrate, 102 Reference substrate, 105 ... Liquid crystal, 107 ... Terminal, 108 ... Common electrode, 110 ... Pixel, 112 ... Scanning line, 114 ... Data line, 116 ... TFT, 118 ... Pixel electrode, 120 ... Liquid crystal element, 125 ... Auxiliary capacitance, DESCRIPTION OF SYMBOLS 130 ... Scanning line drive circuit, 140 ... Data line drive circuit, 142 ... Sampling signal output circuit, 144 ... TFT, 146 ... Signal line, 150 ... Peripheral electrode drive circuit, 2100 ... Projector, 2102 ... Lamp unit, 2106 ... Mirror, 2108 ... Dichroic mirror, 2112 ... Dichroic prism, 2114 ... Projection lens, 2120 ... Screen, 212 ... relay lens system, 2122 ... entrance lens, 2123 ... relay lens, 2124 ... exit lens

Claims (3)

第1基板と、前記第1基板と対向する第2基板と、前記第1基板と前記第2基板との間に挟持されたノーマリーブラック型の液晶層と、を有する液晶表示装置の駆動方法であって、
前記第1基板は、
前記第1基板の前記液晶層側の面に設けられ、画像が表示される領域である第1領域に属する第1電極群と、
前記第1基板の前記液晶層側の面に設けられ、前記第1領域の外周に沿って、前記第1領域の外側に設けられた第2領域に属する第2電極群と、
前記第1基板の前記液晶層側の面に設けられ、前記第2領域に対して前記第1領域と反対側に設けられた第3領域に属する第3電極群と、を備え、
前記第3電極群は黒表示の階調であり、
前記第1領域に表示すべき入力映像が、全黒画像、全白画像、並びに階調の平均が第1階調である動画のいずれであるか判断し、
前記入力映像が前記動画であると判断された場合、前記第1電極群に前記動画を表示するための信号が供給され、前記第2電極群に相対階調で0%より大きく7%以下に相当する信号が供給され、
前記入力映像が前記全白画像であると判断された場合、前記第1電極群に相対階調が100%に相当する信号が供給され、前記第2電極群に相対階調が7%以上70%以下に相当する信号が供給され、
前記入力映像が前記全黒画像であると判断された場合、前記第1電極群に相対階調が0%に相当する信号が供給され、前記第2電極群に相対階調が0%に相当する信号が供給される
ことを特徴とする液晶表示装置の駆動方法。
A method for driving a liquid crystal display device, comprising: a first substrate; a second substrate facing the first substrate; and a normally black liquid crystal layer sandwiched between the first substrate and the second substrate. Because
The first substrate is
A first electrode group that is provided on a surface of the first substrate on the liquid crystal layer side and that belongs to a first region that is a region where an image is displayed;
A second electrode group provided on a surface of the first substrate on the liquid crystal layer side and belonging to a second region provided outside the first region along an outer periphery of the first region;
A third electrode group provided on a surface of the first substrate on the liquid crystal layer side and belonging to a third region provided on a side opposite to the first region with respect to the second region;
The third electrode group has a gradation of black display,
Determining whether the input video to be displayed in the first region is an all-black image, an all-white image, or a moving image having an average gradation of the first gradation;
When it is determined that the input video is the moving image, a signal for displaying the moving image is supplied to the first electrode group, and the second electrode group has a relative gradation of more than 0% to 7% or less . The corresponding signal is supplied,
When it is determined that the input video is the all-white image, a signal corresponding to a relative gradation of 100% is supplied to the first electrode group, and a relative gradation is 7% or more and 70% to the second electrode group. % Signal is supplied,
When it is determined that the input image is the all black image, a signal corresponding to 0% relative gradation is supplied to the first electrode group, and a relative gradation corresponding to 0% is supplied to the second electrode group. A method for driving a liquid crystal display device, comprising:
第1基板と、
前記第1基板と対向する第2基板と、
前記第1基板と前記第2基板との間に挟持されたノーマリーブラック型の液晶層と、
前記第1基板の前記液晶層側の面に設けられ、画像が表示される領域である第1領域に属する第1電極群と、
前記第1基板の前記液晶層側の面に設けられ、前記第1領域の外周に沿って、前記第1領域の外側に設けられた第2領域に属する第2電極群と、
前記第1基板の前記液晶層側の面に設けられ、前記第2領域に対して前記第1領域と反対側に設けられた第3領域に属する黒表示の階調である第3電極群と、
前記第1領域に表示すべき入力映像が、全黒画像、全白画像、並びに階調の平均が第1階調である動画のいずれであるか判断する判断手段と、
前記入力映像が前記動画であると判断された場合、前記第1電極群に前記動画を表示するための信号を供給し、前記第2電極群に相対階調で0%より大きく7%以下に相当する信号を供給し、
前記入力映像が前記全白画像であると判断された場合、前記第1電極群に相対階調が100%に相当する交流電圧信号を供給し、前記第2電極群に相対階調が7%以上70%以下に相当する信号を供給し、
前記入力映像が前記全黒画像であると判断された場合、前記第1電極群に相対階調が0%に相当する信号を供給し、前記第2電極群に相対階調が0%に相当する信号を供給する電極駆動回路と、
を有する液晶表示装置。
A first substrate;
A second substrate facing the first substrate;
A normally black liquid crystal layer sandwiched between the first substrate and the second substrate;
A first electrode group that is provided on a surface of the first substrate on the liquid crystal layer side and that belongs to a first region that is a region where an image is displayed;
A second electrode group provided on a surface of the first substrate on the liquid crystal layer side and belonging to a second region provided outside the first region along an outer periphery of the first region;
A third electrode group which is provided on a surface of the first substrate on the liquid crystal layer side and which is a gray level of black display belonging to a third region provided on the opposite side of the second region to the first region; ,
Determining means for determining whether the input video to be displayed in the first region is an all-black image, an all-white image, or a moving image whose average gradation is the first gradation;
When it is determined that the input video is the moving image, a signal for displaying the moving image is supplied to the first electrode group, and the second electrode group is set to a relative gradation of more than 0% to 7% or less . Supply the corresponding signal,
When it is determined that the input image is the all-white image, an AC voltage signal corresponding to a relative gradation of 100% is supplied to the first electrode group, and a relative gradation is 7% to the second electrode group. Supply a signal equivalent to 70% or less,
When it is determined that the input video is the all-black image, a signal corresponding to 0% relative gradation is supplied to the first electrode group, and a relative gradation is equivalent to 0% to the second electrode group. An electrode driving circuit for supplying a signal to be
A liquid crystal display device.
請求項に記載の液晶表示装置を有する電子機器。 An electronic apparatus having the liquid crystal display device according to claim 2 .
JP2016050310A 2016-03-14 2016-03-14 Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus Active JP6176348B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016050310A JP6176348B2 (en) 2016-03-14 2016-03-14 Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016050310A JP6176348B2 (en) 2016-03-14 2016-03-14 Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011095997A Division JP5938850B2 (en) 2011-04-22 2011-04-22 Reflective liquid crystal display device driving method, reflective liquid crystal display device, and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2016118809A JP2016118809A (en) 2016-06-30
JP6176348B2 true JP6176348B2 (en) 2017-08-09

Family

ID=56244167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016050310A Active JP6176348B2 (en) 2016-03-14 2016-03-14 Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP6176348B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605799B2 (en) * 1988-05-20 1997-04-30 セイコーエプソン株式会社 Liquid crystal device
JPH04125617A (en) * 1990-09-18 1992-04-27 Fujitsu Ltd Liquid crystal display panel
JP3365233B2 (en) * 1996-12-10 2003-01-08 セイコーエプソン株式会社 Liquid crystal panel and projection display
JP4419603B2 (en) * 2004-02-25 2010-02-24 日本電気株式会社 Driving method of liquid crystal display device

Also Published As

Publication number Publication date
JP2016118809A (en) 2016-06-30

Similar Documents

Publication Publication Date Title
US6930662B2 (en) Liquid crystal display apparatus, image signal correction circuit, and electronic apparatus
JP6488651B2 (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
JP4232819B2 (en) Electro-optical device, driving method, and electronic apparatus
JP2016085401A (en) Electro-optic device, method for controlling electro-optic device, and electronic apparatus
JP2005202159A (en) Electrooptical device and the driving circuit and method for driving the same, and electrooptical equipment
KR100653143B1 (en) Electrooptical apparatus, driving circuit of the same, driving method of the same, and electronic apparatus
JP5217734B2 (en) Electro-optical device, driving method, and electronic apparatus
TWI301255B (en) Image signal correcting circuit, image processing method, electro-optical device and electronic apparatus
JP2012132975A (en) Electro-optic device, method for driving electro-optic device, and electronic apparatus
JP2012181225A (en) Electro-optic device, method for driving electro-optic device, and electronic apparatus
JP3800912B2 (en) Electro-optical device and electronic apparatus
JP5938850B2 (en) Reflective liquid crystal display device driving method, reflective liquid crystal display device, and electronic apparatus
JP5370021B2 (en) Liquid crystal display device, driving method, and electronic apparatus
KR20100091126A (en) Driving circuit, driving method, electro-optical apparatus and electronic apparatus
JP4093270B2 (en) Electro-optical device and electronic apparatus
JP4055767B2 (en) Image signal correction circuit, image signal correction method, electro-optical device, and electronic apparatus
JP6176348B2 (en) Liquid crystal display device driving method, liquid crystal display device, and electronic apparatus
KR100658418B1 (en) Electro-optical device and electronic apparatus
US20040150600A1 (en) Liquid-crystal apparatus, driving method therefor, and electronic unit
JP2010026281A (en) Electrooptical apparatus, driving method and electronic device
JP2012123303A (en) Electro optical device, driving method of the same and electronic apparatus
JP4386608B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP4748143B2 (en) Electro-optical device and electronic apparatus
JP2004233807A (en) Liquid crystal device and its driving method, and electronic equipment
JP5678644B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160407

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6176348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150