[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5931573B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5931573B2
JP5931573B2 JP2012106116A JP2012106116A JP5931573B2 JP 5931573 B2 JP5931573 B2 JP 5931573B2 JP 2012106116 A JP2012106116 A JP 2012106116A JP 2012106116 A JP2012106116 A JP 2012106116A JP 5931573 B2 JP5931573 B2 JP 5931573B2
Authority
JP
Japan
Prior art keywords
film
etching
microcrystalline semiconductor
semiconductor region
microcrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012106116A
Other languages
English (en)
Other versions
JP2012256865A (ja
JP2012256865A5 (ja
Inventor
哲弘 田中
哲弘 田中
慎也 笹川
慎也 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012106116A priority Critical patent/JP5931573B2/ja
Publication of JP2012256865A publication Critical patent/JP2012256865A/ja
Publication of JP2012256865A5 publication Critical patent/JP2012256865A5/ja
Application granted granted Critical
Publication of JP5931573B2 publication Critical patent/JP5931573B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、半導体装置の作製方法、及び表示装置に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、電気光学装置、光電変換装置、半導体回路、及び電子機器は全て半導体装置である。
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体膜を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタのチャネル領域に用いられる半導体膜に、非晶質シリコン、微結晶シリコン及び多結晶シリコンを用いる技術がある。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
また、大型のテレビジョン装置を量産高く作製するため、画素のスイッチングトランジスタとして逆スタガ型の薄膜トランジスタを用いた技術が開示されている（特許文献１参照。）。また、高精細な（画素数の多い）液晶表示装置（例えば、フルハイビジョン（ＦＨＤ）、２ｋ×４ｋ、４ｋ×８ｋ等）を作製するためには、オン電流の高い薄膜トランジスタが必要である。そこで、画素のスイッチングトランジスタとして、非晶質半導体膜をチャネル領域に有する薄膜トランジスタよりオン電流の高い、微結晶シリコン膜をチャネル領域に有する薄膜トランジスタが注目されている。
特開２００９−２１５７１号公報
しかしながら、微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄膜トランジスタと比較して、電界効果移動度は向上するものオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。
また、逆スタガ型の薄膜トランジスタのチャネル領域となる半導体膜において、ゲート電極側の面と反対側の領域（以下、バックチャネル領域という。）の状態によって、薄膜トランジスタのオフ電流が上昇してしまうという問題がある。
そこで、本発明の一態様は、オフ電流を低減した優れた特性を有する薄膜トランジスタを作製することを課題とする。
本発明の一態様は、少なくとも微結晶半導体領域及び非晶質半導体領域が積層する半導体膜を有する逆スタガ型の薄膜トランジスタにおいて、半導体膜上に導電膜と、エッチング保護膜とを積層形成し、エッチング保護膜上にマスクを形成し、エッチング保護膜、導電膜及び非晶質半導体領域の一部をエッチングする第１のエッチング処理の後、マスクを除去する。次に、上記エッチングされたエッチング保護膜をマスクとして、露出した非晶質半導体領域及び微結晶半導体領域の一部をドライエッチングする第２のエッチング処理により、微結晶半導体領域の一部を露出させ、バックチャネル領域を形成する半導体装置の作製方法である。
また、第２のエッチング処理の後、エッチングされた微結晶半導体領域、エッチングされた非晶質半導体領域、及びエッチングされたエッチング保護膜上に絶縁膜を形成し、絶縁膜上にエッチングされた微結晶半導体領域と重畳するバックゲート電極と、ソース電極及びドレイン電極として機能する配線と接続する画素電極を形成する半導体装置の作製方法である。
なお、上記導電膜の表面を含む領域は、チタン、チタン化合物、またはチタン合金で形成されている。このため、ソース電極またはドレイン電極として機能する配線と画素電極とが接しても、電食の発生を低減できるため、配線及び画素電極の接続部におけるコンタクト抵抗を低減することができる。
エッチング保護膜としては、難エッチング材料である金属酸化膜を用いて形成する。難エッチング材料である金属酸化膜の代表例としては、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、及びそれらを含むシリケート（ＨｆＳｉｘＯｙ，ＺｒＳｉｘＯｙ等）、並びにそれらの二以上を含む複合酸化物（Ｈｆ１‐ｘＡｌｘＯｙ，Ｚｒ１‐ｘＡｌｘＯｙ等）がある。
また、上記第１のエッチング処理は、エッチング保護膜及び導電膜をエッチングする条件である。第１のエッチング処理として、エッチングガスとして塩素または塩化物を用いる条件がある。また、上記第２のエッチング処理は、エッチング保護膜より、露出した非晶質半導体領域及び微結晶半導体領域を選択的にエッチングする条件である。第２のエッチング処理として、エッチングガスとしてフッ素、またはフッ化物を用いる条件がある。
本実施の形態に示す薄膜トランジスタは、微結晶半導体領域と、不純物半導体領域の間に、非晶質半導体領域を有する。このため、薄膜トランジスタのオフ電流を低減することができる。また、マスクを用いて、導電膜及びエッチング保護膜をエッチングすると共に、非晶質半導体領域を露出させる第１のエッチング処理の後、マスクを除去する。次に、エッチングされたエッチング保護膜をマスクとして、非晶質半導体領域、及び微結晶半導体膜領域の一部を選択的にエッチングする第２のエッチング処理により、バックチャネル領域を形成する。第２のエッチング処理によって、第１のエッチング処理で生じた非晶質半導体領域表面の残渣物を除去するため、バックチャネル領域である微結晶半導体領域表面の残渣物を低減できる。また、導電膜上の難エッチング材料で形成される金属酸化膜がエッチング保護膜として機能するため、第２のエッチング処理における導電膜の膜減りが低減できる。以上のことから、オフ電流を低減した薄膜トランジスタを作製することができる。また、配線及び画素電極の電食を低減し、配線及び画素電極の接続部において、コンタクト抵抗を低減することができる。
本発明の一態様を適用することで、オフ電流が低く優れた電気特性を有する半導体装置を作製することができる。また、電気特性が優れた半導体装置を、生産性高く作製することができる。
本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する上面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 電子書籍の一例を示す斜視図である。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
（実施の形態１）
本実施の形態では、本発明の一形態である半導体装置に形成される薄膜トランジスタの作製方法について、図１乃至図３を参照して説明する。なお、薄膜トランジスタは、ｐ型よりもｎ型の方がキャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができて好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。
なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
図１（Ａ）に示すように、基板１０１上にゲート電極１０３（第１のゲート電極ともいう。）を形成する。次に、ゲート電極１０３を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に半導体膜１１７を形成する。なお、半導体膜１１７は、微結晶半導体領域１１７ａ、非晶質半導体領域１１７ｂ、及び不純物半導体領域１１７ｃが順に積層されている。次に、ゲート絶縁膜１０５及び半導体膜１１７上に導電膜１２７を形成する。次に、導電膜１２７上に、エッチング保護膜１２８を形成する。次に、導電膜１２７を選択的にエッチングして、ソース電極及びドレイン電極として機能する配線を形成するためのマスク１３０ａ、１３０ｂを形成する。
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス等の金属基板を用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板１０１のサイズに限定はなく、例えばフラットパネルディスプレイの分野でよく使われる第３世代〜第１０世代のガラス基板を用いることができる。
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、Ａｇ−Ｐｄ−Ｃｕ合金、Ａｌ−Ｎｄ合金、Ａｌ−Ｎｉ合金などを用いてもよい。
例えば、ゲート電極１０３の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅−マグネシウム合金膜と銅膜とを積層した二層構造、酸素を含む銅−マンガン合金膜と銅膜とを積層した二層構造、銅−マンガン合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜から半導体膜への金属元素の拡散を防止することができる。
ゲート電極１０３は、基板１０１上に、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて、上記した材料を用いて導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極１０３と、基板１０１との密着性向上を目的として、上記の金属材料の窒化物膜を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電膜を形成し、フォトリソグラフィ工程により形成したマスクを用いて、当該導電膜をエッチングして、ゲート電極１０３を形成する。
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。例えば、基板１０１及びゲート電極１０３の側面のなす角度を、２０度以上６０度以下、好ましくは３５度以上４５度以下とすることが好ましい。これは、後の工程で、ゲート電極１０３上に形成される絶縁膜、半導体膜及び配線が、ゲート電極１０３の段差箇所において切断されないようにするためである。ゲート電極１０３の側面をテーパー形状にするためには、マスクを後退させつつエッチングを行えばよい。
また、ゲート電極１０３を形成する工程により、ゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
ゲート絶縁膜１０５（第１のゲート絶縁膜ともいう。）は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または窒化酸化アルミニウム膜を、単層でまたは積層して形成することができる。
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
なお、ゲート絶縁膜１０５を酸化シリコンまたは酸化窒化シリコン等の酸化絶縁膜により形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜１０５のＣＶＤ法による形成工程において、グロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、１ＧＨｚ以上のマイクロ波の高周波電力を印加することで行われる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、膜厚及び膜質の均一性を高めることができると共に、堆積速度を高めることができる。また、高周波数が１ＧＨｚ以上であるマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。
また、ゲート絶縁膜１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する半導体膜の微結晶半導体領域の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、テトラエトキシシラン（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
半導体膜１１７は、微結晶半導体膜、非晶質半導体膜、及び不純物半導体膜を順に積層形成した後、不純物半導体膜上にマスクを形成し、該マスクを用いて選択的にエッチング処理を行い、微結晶半導体領域１１７ａ、非晶質半導体領域１１７ｂ、及び不純物半導体領域１１７ｃを形成する。
エッチングされて微結晶半導体領域１１７ａとなる微結晶半導体膜は、原料ガスとして、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を５０倍以上６０００倍以下、好ましくは５０倍以上３０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を６７Ｐａ以上５００００Ｐａ以下（０．５Ｔｏｒｒ以上３７０Ｔｏｒｒ以下）、更に好ましくは６７Ｐａ以上１３３３２Ｐａ以下（０．５Ｔｏｒｒ以上１００Ｔｏｒｒ以下）とする条件により、微結晶半導体膜として、微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を形成する。
このときの堆積温度は、室温〜３５０℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。なお、本明細書において、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量は、希釈されてない１００％のシリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量である。このため、シリコンまたはゲルマニウムを含む堆積性気体が希釈されている場合は、シリコンまたはゲルマニウムを含む堆積性気体を１００％として、水素流量を調整すればよい。
微結晶半導体膜は、微結晶半導体で形成される。微結晶半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。このため、微結晶半導体は非晶質半導体領域を有する。微結晶半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な半導体であり、混相粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状または針状の混相粒が基板表面に対して法線方向に成長している。このため、柱状または針状の混相粒の界面には、粒界が形成される場合もある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径をいう。また、混相粒とは、非晶質半導体領域と、単結晶とみなせる微小結晶である結晶子とを含む結晶粒である。
微結晶半導体の代表例である微結晶シリコンは、そのラマンスペクトルのピークが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、ネオン、クリプトン、キセノンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
エッチングされて非晶質半導体領域１１７ｂとなる非晶質半導体膜は、シリコンまたはゲルマニウムを含む堆積性気体を用いたグロー放電プラズマにより形成する。または、シリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を０．１倍以上１０倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を６７Ｐａ以上５００００Ｐａ以下（０．５Ｔｏｒｒ以上３７０Ｔｏｒｒ以下）、更に好ましくは６７Ｐａ以上１３３３２Ｐａ以下（０．５Ｔｏｒｒ以上１００Ｔｏｒｒ以下）とする条件により、非晶質半導体膜として、非晶質シリコン膜、非晶質シリコンゲルマニウム膜、非晶質ゲルマニウム膜等を形成する。
このときの堆積温度は、室温〜３５０℃とすることが好ましく、より好ましくは１５０〜２８０℃とする。なお、上部電極及び下部電極の間隔は、プラズマが発生しうる間隔とすればよい。
エッチングされて不純物半導体領域１１７ｃとなる不純物半導体膜は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより、リンが添加されたアモルファスシリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物半導体膜１１３として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。
なお、シリコンまたはゲルマニウムを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６、ＧｅＨ４、Ｇｅ２Ｈ６等がある。
また、微結晶半導体膜、非晶質半導体膜、及び不純物半導体膜を形成する際のグロー放電のプラズマ生成は、ゲート絶縁膜１０５で列挙した高周波電力を適宜印加することで行われる。
導電膜１２７は、アルミニウム、銅、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等で形成される第１の導電層と、チタン、チタン化合物、若しくはチタン合金等で形成される第２の導電層とを積層して形成する。チタン化合物の一例としては、窒化チタン、酸化チタン等がある。また、第１の導電層の上面及び下面を、チタン、チタン化合物、若しくはチタン合金等で形成される導電層で挟んだ積層構造としてもよい。
後に画素電極と接続する配線となる導電膜１２７を少なくとも第１の導電層及び第２の導電層の積層構造とし、導電膜１２７の上層、即ち表面側の領域を、チタン、チタン化合物、若しくはチタン合金等で形成される第２の導電層とすることで、配線及び画素電極の接続部で、画素電極が第１の導電層と接触することを防止でき、特に、第１の導電層としてアルミニウムを用い、画素電極としてＩＴＯを用いた場合、ＩＴＯとアルミニウムとの間での電食を防ぐことができる。この結果、配線及び画素電極の電食、溶解等によるコンタクト抵抗の上昇を防ぐことができる。
導電膜１２７は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。
エッチング保護膜としては、難エッチング材料である金属酸化膜を用いて形成する。難エッチング材料である金属酸化膜の代表例としては、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウム、及びそれらを含むシリケート（ＨｆＳｉｘＯｙ，ＺｒＳｉｘＯｙ等）、並びにそれらの二以上を含む複合酸化物（Ｈｆ１‐ｘＡｌｘＯｙ，Ｚｒ１‐ｘＡｌｘＯｙ等）がある。エッチング保護膜１２８は、５ｎｍ以上２０ｎｍ以下の厚さで形成することで、後のエッチング保護膜１２８及び導電膜１２７のエッチング工程において、エッチング保護膜１２８を容易にエッチングできるため好ましい。
エッチング保護膜１２８は、ＣＶＤ法またはスパッタリング法を用いて形成する。エッチング保護膜の一例である酸化アルミニウム膜の作製方法の一例としては、ターゲットに酸化アルミニウムを用い、流量２５ｓｃｃｍのアルゴン、及び流量２５ｓｃｃｍの酸素をスパッタリングガスとし、圧力を０．４Ｐａ、電源電力を１５ｋＷ、ターゲット及び基板間隔を６０ｍｍ、基板温度を２５０度とする条件がある。
マスク１３０ａ、１３０ｂは、フォトリソグラフィ工程を用いて形成する。または、スクリーン印刷法、インクジェット法等を用いてマスク１３０ａ、１３０ｂを形成してもよい。
次に、マスク１３０ａ、１３０ｂを用いて導電膜１２７及びエッチング保護膜１２８をエッチングしてソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂ並びにエッチング保護膜１３１ａ、１３１ｂを形成する。次に、半導体膜１１７の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体領域１３３ａ、１３３ｂ、凹部を有する非晶質半導体領域１３２を形成する。当該半導体膜１１７のエッチングにおいては、微結晶半導体領域１１７ａを露出しないように半導体膜１１７をエッチングする必要があり、少なくとも不純物半導体領域１１７ｃをエッチングする。または、不純物半導体領域１１７ｃ及び非晶質半導体領域１１７ｂの途中までエッチングする（図１（Ｂ）参照。）。なお、エッチング保護膜１３１ａ、１３１ｂは、後のエッチング工程において、配線１２９ａ、１２９ｂのエッチング保護膜として機能する。
導電膜１２７及びエッチング保護膜１２８のエッチングは、ドライエッチングまたはウェットエッチングを用いることができる。エッチング条件は、導電膜１２７及びエッチング保護膜１２８をエッチングする条件を適宜用いる。ドライエッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を適宜用いることができる。ドライエッチング条件の一例としては、エッチング速度の早い塩素（Ｃｌ２）または塩化物をエッチングガスとして用いる条件がある。塩化物の一例としては、ＢＣｌ３がある。また、塩素及びＢＣｌ３の一以上を含む混合ガス（ＢＣｌ３及びＯ２の混合ガス、ＢＣｌ３及びＣｌ２の混合ガス、ＢＣｌ３、Ｃｌ２及びＯ２の混合ガス、ＢＣｌ３及びＣ４Ｆ８の混合ガス、Ｃｌ２及び希ガスの混合ガス、Ｃｌ２及びＯ２の混合ガス、Ｃｌ２及びＣＦ４の混合ガス、Ｃｌ２、ＣＦ４及びＯ２の混合ガス、Ｃｌ２及びＨＢｒの混合ガス、Ｃｌ２、ＨＢｒ及びＯ２の混合ガス等）がある。なお、ＢＣｌ３をエッチングガスに用いると、プラズマ中で解離したホウ素及び塩素が金属酸化物の酸素と反応し、ホウ素・酸素・塩素化合物となる。この結果、金属酸化物に含まれる酸素を除去することができる。さらに、塩素及び金属元素が反応して塩化物となる。この結果、金属酸化物に含まれる金属元素が除去され、エッチングが進行する。これらのため、難エッチング材料の金属酸化膜をより容易にエッチングすることができる。ウェットエッチング条件の一例としては、フッ酸、またはフッ酸及び硝酸の混合液をエッチャントとして用いる条件がある。
なお、配線１２９ａ、１２９ｂの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、ソース電極及びドレイン電極とは別に信号線を設けてもよい。
次に、図２（Ａ）に示すように、マスク１３０ａ、１３０ｂを除去する。当該工程においてマスクを除去する溶液の一部が、非晶質半導体領域１３２の表面に残存する場合がある。以下、非晶質半導体領域１３２の表面に残存した、当該マスクを除去する溶液の一部を残渣物という。
次に、配線１２９ａ、１２９ｂ及びエッチング保護膜１３１ａ、１３１ｂをマスクとして、非晶質半導体領域１３２、及び微結晶半導体領域１１７ａの一部をエッチングして、図２（Ｂ）に示すように分離された一対の非晶質半導体領域１３４ａ、１３４ｂと、凹部を有する微結晶半導体領域１３５を形成する。即ち、微結晶半導体領域１３５、一対の非晶質半導体領域１３４ａ、１３４ｂ、及び一対の不純物半導体領域１３３ａ、１３３ｂを有する半導体膜１３６を形成する。
非晶質半導体領域１３２及び微結晶半導体領域１１７ａのエッチングは、ドライエッチングを用いることができる。ドライエッチングにより、エッチング保護膜より非晶質半導体領域１３２及び微結晶半導体領域１１７ａを選択的にエッチングすることができる。ドライエッチング方法については特に限定はなく、ＩＣＰ方式、ＣＣＰ方式、ＥＣＲ方式、ＲＩＥ方式等を適宜用いることができる。エッチング条件は、エッチング保護膜及び配線より、非晶質半導体領域１３２及び微結晶半導体領域１１７ａを選択的にエッチングする条件を適宜用いる。エッチング条件の一例としては、フッ素またはフッ化物をエッチングガスとして用いる条件がある。フッ化物としては、ＮＦ３、ＣＦ４、ＣＨＦ３、及び該フッ化物を一以上含む混合ガス（ＨＢｒ及びＮＦ３の混合ガス、ＣＦ４及びＯ２の混合ガス等）がある。非晶質半導体領域１３２、及び微結晶半導体領域１１７ａのエッチングの一条件としては、流量６０ｓｃｃｍのＢＣｌ３、及び流量２０ｓｃｃｍのＣｌ２をエッチングガスとし、圧力を１．９Ｐａ、ＩＣＰ電力を４５０Ｗ、バイアス電力を１００Ｗとする条件がある。
当該エッチング処理により、半導体膜１３６は、配線１２９ａ、１２９ｂで覆われる領域では微結晶半導体領域１３５、非晶質半導体領域１３４ａ、１３４ｂ、及び不純物半導体領域１３３ａ、１３３ｂが積層され、配線１２９ａ、１２９ｂで覆われず、かつ少なくともゲート電極と重なる領域においては、微結晶半導体領域１３５が露出する形状となる。また、非晶質半導体領域１３２の表面の残渣物を除去できる。
上記工程のように、エッチング工程を２段階とし、１段階目のエッチングで、微結晶半導体領域が露出しない状態までエッチングし、その後マスクを除去する。当該、マスク除去の工程においては、微結晶半導体領域１１７ａが非晶質半導体領域１３２に覆われているため、微結晶半導体領域１１７ａが、残渣物と触れることがない。また、マスクを除去した後、２段階目のエッチングとして、エッチング保護膜１３１ａ、１３１ｂをマスクとして用いて、非晶質半導体領域１３２をエッチングして、微結晶半導体領域１３５を形成する。このため、残渣物は、バックチャネルには残存しない。
微結晶半導体領域及び非晶質半導体領域のエッチング条件の一例としては、フッ素またはフッ化物をエッチングガスとして用いる条件がある。従来のエッチング保護膜を設けない構造において、マスクが除去され、配線１２９ａ、１２９ｂが露出されている状態で微結晶半導体領域及び非晶質半導体領域のエッチングを行うと、配線１２９ａ、１２９ｂの表面に設けられるチタン、チタン化合物、またはチタン合金を有する領域が、フッ素またはフッ化物と反応し、チタン、チタン化合物、またはチタン合金を有する領域がエッチングされてしまう。また、当該チタン、チタン化合物、またはチタン合金と、フッ素またはフッ化物との反応物がバックチャネルに残存すると、当該反応物を介して電流が流れ、オフ電流の上昇の原因となる。しかしながら、本実施の形態においては、配線上にはエッチング保護膜として機能する難エッチング材料で形成される金属酸化膜が形成されているため、２段階目のエッチングにおいて、配線の上層に設けられるチタン、チタン化合物、またはチタン合金がフッ素またはフッ化物と反応せず、エッチングされない。
以上のことから、微結晶半導体領域１３５は、後に形成される薄膜トランジスタのバックゲート側のチャネル領域となるため、当該領域の残渣物を除去することで、バックチャネルに残存した残渣物が原因のリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。また、後に形成される画素電極及び配線の接続部において、チタン、チタン化合物、またはチタン合金で形成される導電層が画素電極と接するため、画素電極の電食を低減することが可能であり、配線及び画素電極のコンタクト抵抗の上昇を防ぐことができる。
次に、微結晶半導体領域１３５及び非晶質半導体領域１３４ａ、１３４ｂの表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理、酸素及び水素の混合ガスによるプラズマ処理等を行ってもよい。
ドライエッチングに続けて水プラズマ処理を行うことで、２段階目のエッチングで残渣が生じても除去できる共に、微結晶半導体領域１３５の欠陥を低減することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁性を高めることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。また、本実施の形態に示す構造とすることで、オフ電流が低く、オン電流及び電界効果移動度が高いシングルゲート型の薄膜トランジスタを生産性高く作製することができる。
次に、半導体膜１３６上に絶縁膜１３７（第２のゲート絶縁膜ともいう。）を形成する。絶縁膜１３７は、ゲート絶縁膜１０５と同様に形成することができる。
次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて絶縁膜１３７に開口部（図示しない。）を形成する。次に、絶縁膜１３７上にバックゲート電極１３９（第２のゲート電極ともいう。）及び画素電極１４１を形成する（図２（Ｃ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。
バックゲート電極１３９及び画素電極１４１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。
また、バックゲート電極１３９及び画素電極１４１は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。バックゲート電極１３９は、シート抵抗が１００００Ω／ｓｑ以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体等がある。
バックゲート電極１３９及び画素電極１４１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて、上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したマスクを用いて上記薄膜をエッチングすることで、形成できる。また、バックゲート電極１３９及び画素電極１４１は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。
次に、薄膜トランジスタの上面図である図３を用いて、バックゲート電極の形状を説明する。
図３（Ａ）に示すように、バックゲート電極１３９は、ゲート電極１０３と平行に形成することができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタの閾値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
また、図３（Ｂ）に示すように、バックゲート電極１３９は、ゲート電極１０３に接続させることができる。即ち、ゲート絶縁膜１０５及び絶縁膜１３７に形成した開口部１５０において、ゲート電極１０３及びバックゲート電極１３９が接続する構造とすることができる。この場合、バックゲート電極１３９に印加する電位と、ゲート電極１０３に印加する電位とは、等しい。この結果、半導体膜において、キャリアが流れる領域、即ちチャネル領域が、微結晶半導体領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
また、図３（Ｃ）に示すように、バックゲート電極１３９は、ゲート電極１０３と接続せず、フローティングでもよい。バックゲート電極１３９に印加せずとも、チャネル領域が、微結晶半導体領域のゲート絶縁膜１０５側、及び絶縁膜１３７側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
さらには、図３（Ｄ）に示すように、バックゲート電極１３９は、絶縁膜１３７を介して配線１２９ａ、１２９ｂと重畳してもよい。ここでは、図３（Ａ）に示す構造のバックゲート電極１３９を用いて示したが、図３（Ｂ）及び図３（Ｃ）に示すバックゲート電極１３９も同様に配線１２９ａ、１２９ｂと重畳してもよい。
本実施の形態に示す薄膜トランジスタは、微結晶半導体領域１３５と、不純物半導体領域１３３ａ、１３３ｂの間に、非晶質半導体領域１３４ａ、１３４ｂを有する。このため、薄膜トランジスタのオフ電流を低減することができる。また、２段階のエッチング処理によりバックチャネル領域を形成するため、バックチャネル領域表面の残渣を低減することが可能であり、薄膜トランジスタのオフ電流を低減することができる。また、配線上にエッチング保護膜として難エッチング材料で形成される金属酸化膜を設けているため、２段階のエッチング工程において、配線の膜減りを低減できる。以上のことから、オフ電流を低減した薄膜トランジスタを作製することができる。また、配線及び画素電極の電食を低減し、配線及び画素電極の接続部において、コンタクト抵抗を低減することができる。
（実施の形態２）
本実施の形態では、実施の形態１と比較して、さらに、オフ電流の低減が可能な薄膜トランジスタの作製方法について、図４を用いて説明する。
実施の形態１と同様に、図１（Ａ）の工程の途中で、図４（Ａ）に示すように、半導体膜１１７を形成する。
次に、マスク１１５を残存させたまま、半導体膜１１７の側面をプラズマ１２３に曝すプラズマ処理を行う。ここでは、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、半導体膜１１７をプラズマ１２３に曝す。酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、ラジカルが発生する。当該ラジカルは半導体膜１１７と反応し、半導体膜１１７の側面に酸化物または窒化物である絶縁領域１２５を形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、ラジカルを発生させてもよい。
また、酸化ガスとして、酸素、オゾン、水蒸気、酸素及び水素の混合気体を用いると、図４（Ｂ）に示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したマスク１１５ａが形成される。このため、当該プラズマ処理により、半導体膜１１７の側面及び上面の一部が酸化し、半導体膜１１７の側面及び上面の一部にも酸化物または窒化物である絶縁領域１２５が形成される。
次に、実施の形態１に示すように、図１（Ａ）乃至図２（Ｃ）と同様の工程を経て、図４（Ｃ）に示すように、ソース電極及びドレイン電極として機能する配線１２９ａ、１２９ｂ、微結晶半導体領域１３５、一対の非晶質半導体領域１３４ａ、１３４ｂ、一対の不純物半導体領域１３３ａ、１３３ｂを有する半導体膜１３６、絶縁膜１３７、及びバックゲート電極１３９を形成することで、デュアルゲート型の薄膜トランジスタを作製することができる。
本実施の形態に示す薄膜トランジスタは、半導体膜１３６及び配線１２９ａ、１２９ｂの間に酸化物または窒化物である絶縁領域１２５を設けることにより、配線１２９ａ、１２９ｂから半導体膜１３６へのホールの注入を抑制することが可能であり、実施の形態１と比較してさらにオフ電流が低い薄膜トランジスタとなる。
（実施の形態３）
本実施の形態では、実施の形態１と比較して、オフ電流を低減しつつオン電流を更に高めることが可能な薄膜トランジスタの作製方法について、図５を用いて説明する。
本実施の形態では、図１（Ａ）において、半導体膜１１７の代わりに、図５に示すような半導体膜１１８を有することを特徴とする。なお、図５は、図１（Ａ）のゲート絶縁膜１０５から不純物半導体領域１１７ｃの間の拡大図である。
半導体膜１１８は、微結晶半導体膜１１８ａ、微結晶半導体領域１１８ｃ及び非晶質半導体領域１１８ｄを有する半導体膜１１８ｂ、並びに不純物半導体領域１１７ｃを有する。半導体膜１１８は、微結晶半導体領域１１８ｃ及び非晶質半導体領域１１８ｄの界面が凹凸状であることを特徴とする。
図５（Ａ）に示すように、微結晶半導体領域１１８ｃ及び非晶質半導体領域１１８ｄの界面は凹凸状であり、凸部はゲート絶縁膜１０５から不純物半導体領域１１７ｃに向かって、先端が狭まる（凸部の先端が鋭角である）凸状（錐形状）である。なお、凸部の形状は、ゲート絶縁膜１０５から不純物半導体領域１１７ｃに向かって幅が広がる凸状（逆錐形状）であってもよい。
微結晶半導体領域１１８ｃが凹凸状であるため、薄膜トランジスタのオン電流を高めることができる。
また、微結晶半導体膜１１８ａ及び半導体膜１１８ｂに含まれる酸素の二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、微結晶半導体膜１１８ａ及び微結晶半導体領域１１８ｃの結晶性を高めることができるため好ましい。また、二次イオン質量分析法によって計測される半導体膜１１８の窒素濃度プロファイルのピーク濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。
非晶質半導体領域１１８ｄは、窒素を有する非晶質半導体で形成される。窒素を有する非晶質半導体に含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。非晶質半導体としては、アモルファスシリコンを用いる。
窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質半導体は、従来の非晶質半導体と比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を含む非晶質半導体は、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため、窒素を含む非晶質半導体を微結晶半導体領域１１８ｃと、不純物半導体領域１１７ｃとの間に設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含む非晶質半導体を設けることで、オン電流と電界効果移動度を高めることが可能である。
なお、窒素を含む非晶質半導体は、低温フォトルミネッセンス分光によるスペクトルのピークが、１．３１ｅＶ以上１．３９ｅＶ以下の範囲にある。なお、微結晶半導体、代表的には微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、窒素を含む非晶質半導体は、微結晶半導体とは異なるものである。
また、非晶質半導体領域１１８ｄの他に、微結晶半導体領域１１８ｃにも、ＮＨ基またはＮＨ２基を有してもよい。
また、図５（Ｂ）に示すように、非晶質半導体領域１１８ｄに、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下の半導体結晶粒１１８ｅを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。
ゲート絶縁膜１０５から不純物半導体領域１１７ｃに向かって、先端が狭まる凸状（錐形状）の微結晶半導体は、微結晶半導体膜１１８ａを結晶核としつつ、結晶成長を抑制する条件で結晶成長させると共に、非晶質半導体を堆積することで、このような構造となる。
半導体膜１１８ｂの作製方法の代表例としては、プラズマＣＶＤ装置の処理室内において、シリコンまたはゲルマニウムを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、ゲート絶縁膜１０５と同様にすることができる。
このとき、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比は、実施の形態１に示す微結晶半導体領域１１７ａとなる微結晶半導体膜と同様の流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、微結晶半導体膜１１８ａの堆積条件よりも、結晶成長を抑制することができる。具体的には、半導体膜１１８ｂの堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、半導体膜１１８ｂにおいて、微結晶半導体領域１１８ｃ、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体で形成される非晶質半導体領域１１８ｄを形成することができる。
ここでは、半導体膜１１８ｂの原料ガスに窒素を含む気体を含ませて、微結晶半導体領域１１８ｃ及び非晶質半導体領域１１８ｄを有する半導体膜１１８ｂを形成したが、他の半導体膜１１８ｂの形成方法として、微結晶半導体膜１１８ａの表面に窒素を含む気体を曝して、微結晶半導体膜１１８ａの表面に窒素を吸着させた後、シリコンまたはゲルマニウムを含む堆積性気体及び水素を原料ガスとして、微結晶半導体領域１１８ｃ及び非晶質半導体領域１１８ｄを有する半導体膜１１８ｂを形成することができる。
または、半導体膜１１８ｂとして、実施の形態１に示す微結晶半導体領域１１７ａとなる微結晶半導体膜の成膜条件を用いて第１の微結晶半導体膜領域を形成した後、上記実施の形態１に示す微結晶半導体領域１１７ａとなる微結晶半導体膜に示す流量比を満たす原料ガスに、さらに窒素を含む気体を用いる条件で第２の微結晶半導体領域及び非晶質半導体領域を形成してもよい。このとき、第１の微結晶半導体領域の成膜条件において、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比を、微結晶半導体領域１１７ａと比較して低くすることで、成膜速度を高めることができる。
半導体膜１１８ｂの微結晶半導体領域１１８ｃは、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、半導体膜１１８ｂの抵抗を下げることが可能である。また、微結晶半導体膜１１８ａと不純物半導体領域１１７ｃとの間に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い、窒素を含む非晶質半導体を有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。
（実施の形態４）
本実施の形態では、実施の形態１に示す微結晶半導体領域１１７ａまたは実施の形態３に示す微結晶半導体膜１１８ａにおいて、結晶性が高く、混相粒が密である微結晶半導体膜の作製方法について、図６を用いて説明する。
図６（Ａ）に示すように、基板１０１上にゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に種結晶１５７を形成する。
種結晶１５７としては、微結晶半導体、代表的には、微結晶シリコン、微結晶シリコンゲルマニウム、微結晶ゲルマニウム等を用いて形成する。種結晶１５７は、複数の混相粒が分散した状態、混相粒が連続した膜の状態、または混相粒及び非晶質半導体領域が連続した膜の状態を含む。このため、種結晶１５７は、混相粒１５７ａが隣接せず、混相粒１５７ａの間に隙間１５７ｂを有するものも含む。さらに、混相粒の粒密度（面内における混相粒の存在割合）が低く、且つ混相粒の結晶性が高いことを特徴とする。
種結晶１５７は、プラズマＣＶＤ装置の処理室内において、混相粒の粒密度が低く、且つ混相粒の結晶性が高くなるような第１の条件を用いて、原料ガスであるシリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合し、グロー放電プラズマにより形成する。ここでは、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を６７Ｐａ以上５００００Ｐａ以下（０．５Ｔｏｒｒ以上３７０Ｔｏｒｒ以下）、更に好ましくは６７Ｐａ以上１３３３２Ｐａ以下（０．５Ｔｏｒｒ以上１００Ｔｏｒｒ以下）とする第１の条件により、種結晶１５７を形成する。第１の条件に示すような、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を高くする条件を用いて形成することで、結晶成長が促進され、種結晶１５７に含まれる混相粒１５７ａの結晶性が高まる。即ち、種結晶１５７に含まれる混相粒１５７ａに含まれる結晶子の大きさが増大する。また、隣り合う混相粒１５７ａの間に隙間１５７ｂができ、混相粒１５７ａの粒密度が低下する。
種結晶１５７を形成する際のグロー放電のプラズマの生成は、ゲート絶縁膜１０５に列挙した高周波電力を適宜印加することで行われる。また、種結晶１５７の堆積温度は、微結晶半導体領域１１７ａとなる微結晶半導体膜に列挙した堆積温度を適宜用いる。
次に、図６（Ｂ）に示すように、種結晶１５７上に第１の微結晶半導体膜１５９を形成する。第１の微結晶半導体膜１５９は、種結晶１５７の隙間を埋めつつ、結晶成長を促す条件で形成することを特徴とする。
第１の微結晶半導体膜１５９は、プラズマＣＶＤ装置の処理室内において、第２の条件により、原料ガスであるシリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合し、グロー放電プラズマにより形成する。ここでは、第２の条件を、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を１００倍以上６０００倍以下、好ましくは１００倍以上３０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を１３３３Ｐａ以上５００００Ｐａ以下（１０Ｔｏｒｒ以上３７０Ｔｏｒｒ以下）、更に好ましくは１３３３Ｐａ以上１３３３２Ｐａ以下（１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下）とする。
上記第２の条件により、第１の微結晶半導体膜１５９として微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を形成する。
第１の微結晶半導体膜１５９を形成する際のグロー放電のプラズマの生成は、ゲート絶縁膜１０５に列挙した高周波電力を適宜印加することで行われる。なお、種結晶１５７及び第１の微結晶半導体膜１５９のグロー放電のプラズマ生成は、同じ条件で行うことでスループットを向上させることができるが、異なっていてもよい。また、種結晶１５７の堆積温度は、微結晶半導体領域１１７ａとなる微結晶半導体膜に列挙した堆積温度を適宜用いる。
第１の微結晶半導体膜１５９は、種結晶１５７の混相粒１５７ａの隙間１５７ｂを埋めつつ、結晶成長を促す第２の条件で形成される。第２の条件を上記条件とすると、処理室内の圧力が高いため、平均自由行程が短く、イオンのエネルギーが低くなり、被覆率が向上すると共に、イオンダメージが低減し、欠陥低減に寄与する。また、シリコンまたはゲルマニウムを含む堆積性気体の希釈比が高く、水素ラジカルの生成量が増加するため、非晶質半導体領域をエッチングしつつ、混相粒１５７ａに含まれる結晶子を核として結晶成長する。この結果、第１の微結晶半導体膜１５９は、非晶質半導体領域に対する結晶領域の割合が増加し、結晶性が高まる。また、堆積中の第１の微結晶半導体膜１５９の欠陥低減に寄与する。
第１の微結晶半導体膜１５９は、種結晶１５７の混相粒１５７ａに含まれる結晶子を核として結晶成長する。また、第１の微結晶半導体膜１５９の混相粒の大きさは、種結晶１５７の混相粒１５７ａの間隔に依存する。このため、種結晶１５７の混相粒１５７ａの粒密度が低いと、混相粒１５７ａの間隔が広がるため、第１の微結晶半導体膜１５９の混相粒の結晶成長距離が伸び、第１の微結晶半導体膜１５９の混相粒の大粒径化が可能である。
次に、図６（Ｃ）に示すように、第１の微結晶半導体膜１５９上に第２の微結晶半導体膜１６１を形成する。第２の微結晶半導体膜１６１は、第１の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ第１の微結晶半導体膜１５９より結晶性の高い微結晶半導体膜を成膜する条件で形成することを特徴とする。
第２の微結晶半導体膜１６１は、プラズマＣＶＤ装置の処理室内において、第３の条件により、原料ガスとしてシリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合し、グロー放電プラズマにより形成する。ここでは、第３の条件は、処理室内の圧力を１３３３Ｐａ以上５００００Ｐａ以下、更に好ましくは１３３３Ｐａ以上１３３３２Ｐａ以下とし、且つ微結晶半導体を堆積する第１の周期と、当該微結晶半導体に含まれる非晶質半導体領域を選択的にエッチングする上記第１の周期より長い第２の周期とを交互に行う条件である。
微結晶半導体を堆積する第１の周期と、当該微結晶半導体に含まれる非晶質半導体領域を選択的にエッチングする上記第１の周期より長い第２の周期とを交互に行うためには、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比を交互に増減すればよく、具体的にはシリコンまたはゲルマニウムを含む堆積性気体または水素の流量を増減すればよい。シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比が低い場合、代表的には堆積性気体の流量に対する水素の流量を１００倍以上２０００倍以下にすることで、微結晶半導体の堆積及び結晶成長が優先的に生じる。一方、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量比が高い場合、代表的にはシランまたはゲルマニウムを含む堆積性気体を０ｓｃｃｍより大０．３ｓｃｃｍ以下とし、水素流量を１０００ｓｃｃｍより高くすることで、微結晶半導体に含まれる非晶質半導体領域のエッチングが優先的に生じる。このとき、水素の流量を一定とし、シリコンまたはゲルマニウムを含む堆積性気体の流量を増減させる場合は、第１の周期と同様の流量の水素を処理室に導入することで、第１の周期及び第２の周期において処理室内の圧力を一定に保つことが可能であるため、第２の微結晶半導体膜の膜質の均一性を高めることができる。なお、処理室の圧力を１３３３Ｐａ以上５００００Ｐａ以下、更に好ましくは１３３３Ｐａ以上１３３３２Ｐａ以下とすることで、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比が高い場合は、微結晶半導体に含まれる結晶子よりも非晶質半導体領域が優先的にエッチングされる。
上記第１の周期及び第２の周期を繰り返すことで、第２の周期では非晶質半導体領域の優先的なエッチングによる結晶子の露出と、第１の周期では露出された結晶子を核とする結晶成長とが交互に起きるため、混相粒の結晶子の大きさが大きくなり、さらには配向面を有する結晶成長が生じる。また、第１の周期よりも第２の周期の方を長くすると、微結晶半導体に含まれる非晶質半導体領域のエッチングが十分に行われるため、第２の微結晶半導体膜に含まれる非晶質半導体量を低減することが可能である。これらの結果、第１の微結晶半導体膜に含まれる混相粒の隙間を広げず、且つ第１の微結晶半導体膜より結晶性の高い第２の微結晶半導体膜を形成することができる。また、第２の微結晶半導体膜１６１の欠陥を低減することができる。
また、第２の周期において、わずかな流量、代表的には０ｓｃｃｍより高く０．３ｓｃｃｍ以下の流量のシリコンまたはゲルマニウムを含む堆積性気体を流すことで、当該堆積性気体から生成されるわずかなラジカル（代表的には、シリルラジカル）が、非晶質半導体領域のエッチングにより露出された結晶子のダングリングボンドに結合するため、結晶性の高い結晶成長が生じる。即ち、エッチングと共に、結晶成長が生じるため、第２の微結晶半導体膜１６１の結晶性がより高くなる。
上記第３の条件により、第２の微結晶半導体膜１６１として微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を形成する。
第２の微結晶半導体膜１６１を形成する際の、グロー放電のプラズマの生成は、ゲート絶縁膜１０５に列挙した高周波電力を適宜印加することで行われる。なお、種結晶１５７、第１の微結晶半導体膜１５９、及び第２の微結晶半導体膜１６１のグロー放電プラズマの生成を同じ条件で行うことで、スループットを向上させることができるが、異なっていてもよい。また、第２の微結晶半導体膜１６１の堆積温度は、微結晶半導体領域１１７ａとなる微結晶半導体膜に列挙した堆積温度を適宜用いる。
なお、処理室内の圧力が１３３３Ｐａ以上５００００Ｐａ以下（１０Ｔｏｒｒ以上３７０Ｔｏｒｒ以下）、更に好ましくは１３３３Ｐａ以上１３３３２Ｐａ以下（１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下）であれば、第１の条件の圧力より第２の条件の圧力が高くともよい。または、第２の条件より第１の条件の圧力が高くともよい。または、第１の条件及び第２の条件の圧力は同じであってもよい。
次に、図６（Ｄ）に示すように、第２の微結晶半導体膜１６１上に第３の微結晶半導体膜１６３を形成する。第３の微結晶半導体膜１６３は、第２の微結晶半導体膜１６１の混相粒の隙間を埋めつつ、結晶成長を促す条件で形成することを特徴とする。
第３の微結晶半導体膜１６３は、プラズマＣＶＤ装置の処理室内において、第４の条件により、原料ガスとしてシリコンまたはゲルマニウムを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、原料ガスに、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合し、グロー放電プラズマにより形成する。なお、第４の条件は、第２の条件と同様である。
上記第４の条件により、第３の微結晶半導体膜１６３として微結晶シリコン膜、微結晶シリコンゲルマニウム膜、微結晶ゲルマニウム膜等を形成する。
第４の条件を上記第２条件と同様とすると、処理室内の圧力が高いため、平均自由行程が短く、イオンのエネルギーが低くなり、被覆率が向上する。また、シリコンまたはゲルマニウムを含む堆積性気体の希釈比が高く、水素ラジカルの生成量が増加するため、非晶質半導体領域をエッチングしつつ、第２の微結晶半導体膜１６１に含まれる結晶子を核として結晶成長する。この結果、第３の微結晶半導体膜１６３は、非晶質半導体領域に対する結晶領域の割合が増加し、結晶性が高まる。また、第２の微結晶半導体膜１６１及び堆積中の第３の微結晶半導体膜１６３の平坦化に寄与する。
以上の工程により、微結晶半導体膜１６４を形成することができる。
ここで、図６（Ｅ）〜図６（Ｈ）に、本実施の形態に示す微結晶半導体膜１６４の成膜概念図を示す。図６（Ｅ）〜図６（Ｈ）は、それぞれ図６（Ａ）〜図６（Ｄ）における堆積状態をイメージした拡大図である。
図６（Ｅ）に示すように、種結晶１５７の堆積工程は、微結晶半導体膜に含まれる混相粒の大きさを大きくするために、種結晶粒子を散在させる工程である。このため、図６（Ｅ）に示すように、種結晶１５７は、種結晶粒子となる混相粒１５７ａが隙間１５７ｂをおいて堆積される。
図６（Ｆ）に示すように、第１の微結晶半導体膜１５９の堆積工程は、種結晶粒子を元に結晶成長させ、隙間の極めて少ない混相粒を有する膜を形成する工程である。このため、混相粒１５７ａを種結晶粒子として結晶成長しながら微結晶半導体１５８が堆積される。なお、第２の条件を用いることで、微結晶半導体１５８は、膜厚方向だけでなく、平面方向にも結晶成長するため、微結晶半導体１５８同士の隙間が埋まり、微結晶半導体１５８が接する。
図６（Ｇ）に示すように、第２の微結晶半導体膜１６１の堆積工程は、微結晶半導体１５８上に更に結晶性の高い微結晶半導体１６０を堆積させる工程である。第２の微結晶半導体膜１６１の堆積工程においては、微結晶半導体の堆積及び結晶成長の工程と、微結晶半導体に含まれる非晶質半導体領域を優先的にエッチングし、微結晶半導体に含まれる結晶子を露出させる工程が交互に行われる。また、処理室の圧力が１３３３Ｐａ以上５００００Ｐａ以下（１０Ｔｏｒｒ以上３７０Ｔｏｒｒ以下）、更に好ましくは１３３３Ｐａ以上１３３３２Ｐａ以下（１０Ｔｏｒｒ以上１００Ｔｏｒｒ以下）であるため、微結晶半導体に含まれる非晶質半導体領域が優先的にエッチングされる。これらのため、露出された結晶子に微結晶半導体が堆積する際、エピタキシャル成長が生じやすい。この結果、第２の微結晶半導体膜１６１の堆積工程においては、微結晶半導体の配向性が高くなり、配向面を有する微結晶半導体１６０が堆積される。
図６（Ｈ）に示すように、第３の微結晶半導体膜１６３の堆積工程は、第２の微結晶半導体膜１６１を元に結晶成長させ、第２の微結晶半導体膜１６１の混相粒の隙間を埋めつつ、第２の微結晶半導体膜１６１の凹凸を低減し、平坦化する工程である。このため、微結晶半導体１６０を種結晶として結晶成長しながら微結晶半導体１６２が堆積される。
なお、第１の条件の圧力が第２の条件の圧力より低いと、基板面内における種結晶１５７の分布の均一性が高まるため好ましい。また、シリコンまたはゲルマニウムを含む堆積性気体に対する水素の流量比において、第１の条件が第２の条件より低いと、第２の条件によって混相粒が密となるように、種結晶１５７の堆積割合が高まるため好ましい。また、第１の微結晶半導体膜１５９の結晶性及び膜密度が高まるため好ましい。
図６（Ｅ）乃至図６（Ｈ）の工程を経ることで、結晶性が高く、混相粒の隙間が極めて少なく、且つ配向面を有する混相粒を有する微結晶半導体膜１６４を形成することができる。なお、微結晶半導体膜１６４に含まれる混相粒は、種結晶１５７、第１の微結晶半導体膜１５９、第２の微結晶半導体膜１６１、及び第３の微結晶半導体膜１６３のそれぞれで堆積した微結晶半導体の場合もある。または、種結晶１５７、第１の微結晶半導体膜１５９、第２の微結晶半導体膜１６１、及び第３の微結晶半導体膜１６３の二以上が結晶成長しながら堆積した微結晶半導体の場合もある。
（実施の形態５）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図７に示す。
図７は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５及び光電変換装置２７０６が組み込まれ、筐体２７０３には表示部２７０７及び光電変換装置２７０８が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図７では表示部２７０５）に文章を表示し、左側の表示部（図７では表示部２７０７）に画像を表示することができる。
また、図７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

Claims (5)

  1. ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に、少なくとも微結晶半導体領域及び非晶質半導体領域が積層する半導体膜を形成し、
    前記半導体膜上に導電膜を形成した後、前記導電膜上にエッチング保護膜を形成し、
    前記エッチング保護膜上にマスクを形成し、前記エッチング保護膜、前記導電膜及び前記非晶質半導体領域の一部をエッチングする第１のエッチング処理により、前記非晶質半導体領域を露出させると共に、ソース電極及びドレイン電極として機能する配線を形成し、
    前記マスクを除去した後、前記露出した非晶質半導体領域及び前記微結晶半導体領域の一部をドライエッチングする第２のエッチング処理により、微結晶半導体領域の一部を露出させ、
    前記エッチング保護膜は、前記第２のエッチング処理において、前記導電膜を保護することを特徴とする半導体装置の作製方法。
  2. 請求項１において、前記エッチング保護膜は、酸化アルミニウム、酸化ジルコニウム、酸化ハフニウムまたは酸化アルミニウム、酸化ジルコニウム、もしくは酸化ハフニウムを含むシリケートまたは酸化アルミニウム、酸化ジルコニウム、もしくは酸化ハフニウムの二以上を含む複合酸化物で形成されることを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、前記導電膜の表面を含む領域は、チタン、チタン化合物、またはチタン合金で形成されることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、前記第１のエッチング処理は、エッチングガスとして塩素または塩化物を用いる条件であることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、前記第２のエッチング処理は、エッチングガスとしてフッ素、またはフッ化物を用いる条件であることを特徴とする半導体装置の作製方法。
JP2012106116A 2011-05-13 2012-05-07 半導体装置の作製方法 Expired - Fee Related JP5931573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012106116A JP5931573B2 (ja) 2011-05-13 2012-05-07 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011108761 2011-05-13
JP2011108761 2011-05-13
JP2012106116A JP5931573B2 (ja) 2011-05-13 2012-05-07 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2012256865A JP2012256865A (ja) 2012-12-27
JP2012256865A5 JP2012256865A5 (ja) 2015-04-30
JP5931573B2 true JP5931573B2 (ja) 2016-06-08

Family

ID=47142124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012106116A Expired - Fee Related JP5931573B2 (ja) 2011-05-13 2012-05-07 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US9159841B2 (ja)
JP (1) JP5931573B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021040823A1 (en) * 2019-08-23 2021-03-04 Tokyo Electron Limited Non-plasma etch of titanium-containing material layers with tunable selectivity to alternate metals and dielectrics

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348227B1 (en) * 1995-03-23 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150111005A (ko) * 2014-03-24 2015-10-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
WO2016166635A1 (ja) * 2015-04-13 2016-10-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW201704831A (zh) * 2015-07-31 2017-02-01 凌巨科技股份有限公司 薄膜電晶體結構

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3412277B2 (ja) * 1994-08-23 2003-06-03 カシオ計算機株式会社 薄膜トランジスタおよびその製造方法
US6649082B2 (en) * 2000-05-26 2003-11-18 Showa Denko K.K. Harm-removing agent and method for rendering halogen-containing gas harmless and uses thereof
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
JP4421103B2 (ja) * 2000-12-27 2010-02-24 東京エレクトロン株式会社 エッチング方法
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法
JPWO2005093695A1 (ja) * 2004-03-26 2008-02-14 パイオニア株式会社 サブピクセル
KR101174429B1 (ko) * 2006-01-24 2012-08-23 삼성전자주식회사 박막 트랜지스터 기판과 그 제조방법 및 이를 포함한 액정표시 장치
US7450295B2 (en) * 2006-03-02 2008-11-11 Qualcomm Mems Technologies, Inc. Methods for producing MEMS with protective coatings using multi-component sacrificial layers
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
JP5331389B2 (ja) 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5525224B2 (ja) * 2008-09-30 2014-06-18 株式会社半導体エネルギー研究所 表示装置
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
US8530897B2 (en) * 2008-12-11 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device including an inverter circuit having a microcrystalline layer
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011040213A1 (en) * 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8748892B2 (en) * 2009-10-09 2014-06-10 Lg Display Co., Ltd. Thin film transistor and method for fabricating the same
US8395156B2 (en) 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US8598586B2 (en) 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
US8383434B2 (en) 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI556317B (zh) * 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
US8679986B2 (en) * 2010-10-14 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021040823A1 (en) * 2019-08-23 2021-03-04 Tokyo Electron Limited Non-plasma etch of titanium-containing material layers with tunable selectivity to alternate metals and dielectrics
US11322350B2 (en) 2019-08-23 2022-05-03 Tokyo Electron Limited Non-plasma etch of titanium-containing material layers with tunable selectivity to alternate metals and dielectrics

Also Published As

Publication number Publication date
US9159841B2 (en) 2015-10-13
US20120289005A1 (en) 2012-11-15
JP2012256865A (ja) 2012-12-27

Similar Documents

Publication Publication Date Title
JP5808589B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5785770B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5700637B2 (ja) トランジスタ
JP5700785B2 (ja) トランジスタ
JP5774410B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5700638B2 (ja) トランジスタ
CN102345115B (zh) 微晶半导体膜的制作方法及半导体装置的制作方法
JP5912569B2 (ja) 微結晶半導体膜の作製方法、及び、半導体装置の作製方法
JP5823821B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5931573B2 (ja) 半導体装置の作製方法
JP5775322B2 (ja) 半導体装置及びその作製方法
US9450139B2 (en) Manufacturing method of semiconductor film, manufacturing method of semiconductor device, and manufacturing method of photoelectric conversion device
JP5709579B2 (ja) 微結晶半導体膜の作製方法
JP5752446B2 (ja) 半導体装置
JP6006948B2 (ja) 微結晶半導体膜、及び半導体装置の作製方法
JP5752447B2 (ja) 半導体装置
JP6153296B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150312

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160427

R150 Certificate of patent or registration of utility model

Ref document number: 5931573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees