[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5924478B2 - 画像処理装置、プロジェクターおよび画像処理方法 - Google Patents

画像処理装置、プロジェクターおよび画像処理方法 Download PDF

Info

Publication number
JP5924478B2
JP5924478B2 JP2011285074A JP2011285074A JP5924478B2 JP 5924478 B2 JP5924478 B2 JP 5924478B2 JP 2011285074 A JP2011285074 A JP 2011285074A JP 2011285074 A JP2011285074 A JP 2011285074A JP 5924478 B2 JP5924478 B2 JP 5924478B2
Authority
JP
Japan
Prior art keywords
value
pixel
gradation
correction
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011285074A
Other languages
English (en)
Other versions
JP2013134400A (ja
Inventor
仁 佐々木
仁 佐々木
飯坂 英仁
英仁 飯坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011285074A priority Critical patent/JP5924478B2/ja
Priority to US13/721,571 priority patent/US9514708B2/en
Publication of JP2013134400A publication Critical patent/JP2013134400A/ja
Application granted granted Critical
Publication of JP5924478B2 publication Critical patent/JP5924478B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10Intensity circuits
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0209Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本発明は、画像処理装置、プロジェクターおよび画像処理方法に関する。
例えば、アクティブマトリックス方式の液晶表示装置等では、ちらつきや劣化を抑制するため、液晶に印加する電圧を正負交互に反転させながら液晶を駆動している。このような液晶では、データ線(信号線、データ信号線、ソース線、ソース電極線)と画素電極との間に存在する寄生容量、各画素電極間の寄生容量、隣接する画素電極に対する信号の漏れ電流等の影響により、駆動対象の画素電極の電位の変化によって他の画素電極の電位も変化してしまう。このため、矩形のパターン等が表示される場合に画素電極の電位の変化が正極性と負極性で異なってしまい、当該矩形の上下で周囲との輝度差が生じることにより、縦方向に線が引かれたようないわゆる縦クロストークが生じることがある。
このようなクロストークの発生を低減させる手法として、特開2005−77508号公報では、画素電極のフレーム内の平均電位が、データ線の電位変化に伴う画素電極の電位変化が生じないと仮定した場合におけるフレーム内の平均電位と一致するように、各画素の画像データを補正する手法が記載されている。
特開2005−77508号公報
しかし、このような一律に補正する手法では、クロストークの発生を適切に低減できない場合がある。具体的には、例えば、液晶パネル等の特性によって、画素の階調ごとの変化が直線的なものでなく、階調によって当該変化がより大きくなったり、より小さくなったりすることにより、一律の補正では当該変化を十分に補正できない場合がある。
本発明にかかるいくつかの態様は、上記課題を解決することにより、クロストークの発生をより適切に低減することが可能な画像処理装置、プロジェクターおよび画像処理方法を提供するものである。
本発明の態様の1つである画像処理装置は、複数の画素によって表示される画像の画像処理装置であって、補正対象画素とデータ線が共通である画素群のうち、第1の規定値以上の階調値を有する第1の画素群に対して第1の演算を行って第1の補正値を求め、第2の規定値以下の階調値を有する第2の画素群に対して前記第1の演算とは重み付けが異なる第2の演算を行って第2の補正値を求める演算部と、前記第1の補正値と、前記第2の補正値とに基づき、前記補正対象画素に関する画像データを補正する補正部と、を含むことを特徴とする。
本発明の態様の1つであるプロジェクターは、前記画像処理装置と、前記補正部によって補正された画像データに基づく画像を投写する投写部と、を含むことを特徴とする。
本発明の態様の1つである画像処理方法は、複数の画素によって表示される画像の処理方法であって、画像処理装置が、補正対象画素とデータ線が共通である画素群のうち、第1の規定値以上の階調値を有する第1の画素群に対して第1の演算を行って第1の補正値を求め、第2の規定値以下の階調値を有する第2の画素群に対して前記第1の演算とは重み付けが異なる第2の演算を行って第2の補正値を求め、前記第1の補正値と、前記第2の補正値とに基づき、前記補正対象画素に関する画像データを補正することを特徴とする。
本発明によれば、画像処理装置等は、クロストーク発生の要因となる画素群の階調値に応じて、重み付けを変えた演算を行って補正対象画素に関する画像データを補正することにより、クロストークの発生をより適切に低減することができる。
また、前記第2の規定値は、前記第1の規定値以下の値であってもよい。これによれば、画像処理装置等は、各画素群の階調値の特性をより適切に反映させた演算を行うことができる。
また、前記複数の画素は、所定の画像処理単位で、基準電圧に対して高位側の正極性電圧と、前記基準電圧に対して低位側の負極性電圧とが交互に印加され、前記演算部は、前記正極性電圧での印加であるか、前記負極性電圧での印加であるかに応じて、前記第1の演算および前記第2の演算の少なくとも一方における符号を調整してもよい。これによれば、画像処理装置等は、極性に応じて符号を調整することにより、補正データを調整することができるため、クロストークの発生をより適切に低減することができる。
また、前記演算部は、前記第1の画素群の階調値に対応した値を積算する第1の積算部と、前記第2の画素群の階調値に対応した値を積算する第2の積算部と、を含んでもよい。これによれば、画像処理装置等は、階調値に応じた積算部を用いることにより、クロストークの発生をより適切に低減することができる。
また、前記演算部は、前記第1の積算部によって積算された値に第1の係数を掛けることによって前記第1の補正値を求める第1の乗算部と、前記第2の積算部によって積算された値に前記第1の係数とは異なる第2の係数を掛けることによって前記第2の補正値を求める第2の乗算部と、を含んでもよい。これによれば、画像処理装置等は、階調値に応じた係数を掛けて補正値を求めることにより、クロストークの発生をより適切に低減することができる。
また、前記第1の積算部は、前記階調値と前記対応した値とが対応付けられた補正データまたは前記階調値の入力に応じて前記対応した値を出力する関数に基づき、前記第1の画素群の階調値に対応した値を積算し、前記第2の積算部は、前記補正データまたは前記関数に基づき、前記第2の画素群の階調値に対応した値を積算してもよい。これによれば、画像処理装置等は、補正データや関数を用いることにより、階調値に対応した値を調整することができ、補正データを調整することができるため、クロストークの発生をより適切に低減することができる。
また、前記階調値は、階調を示す電圧値であってもよい。これによれば、画像処理装置等は、電圧値に基づく演算を行うことにより、例えば、極性反転駆動が行われる場合等において、同一画素であっても、正方向の電位の変化と負方向の電位の変化が異なる場合等にも、適切な補正を行うことができるため、クロストークの発生をより適切に低減することができる。
第1の実施例におけるプロジェクターの機能ブロック図である。 第1の実施例における投写部の構成を示す図である。 第1の実施例におけるプロジェクターの画像処理に関する回路ブロック図である。 第1の実施例における液晶パネルの構成を示す図である。 第1の実施例における液晶パネルの駆動方法を示す図である。 第1の実施例における画像の一例を示す図である。 第1の実施例におけるクロストークが発生した状態の画像の一例を示す図である。 第1の実施例における電位を示す図である。 第1の実施例における画像処理回路の回路ブロック図である。 第1の実施例における画像処理手順を示すフローチャートである。 第1の実施例における(n−1)フレーム目の演算処理手順を示すフローチャートである。 第1の実施例におけるnフレーム目の演算処理手順を示すフローチャートである。 第1の実施例における補正対象画素が正極性での画素ごとの階調値を電圧で示す図である。 第1の実施例における補正対象画素が負極性での画素ごとの階調値を電圧で示す図である。
以下、本発明をプロジェクターに適用した実施例について、図面を参照しつつ説明する。なお、以下に示す実施例は、特許請求の範囲に記載された発明の内容を何ら限定するものではない。また、以下の実施例に示す構成のすべてが、特許請求の範囲に記載された発明の解決手段として必須であるとは限らない。
(第1の実施例)
図1は、第1の実施例におけるプロジェクター100の機能ブロック図である。プロジェクター100は、外部装置から画像信号が入力される信号入力部110と、画像信号に基づく画像データ122等を記憶する記憶部120と、操作指示が入力される操作パネル等である操作部130と、画像データ122に対する画像処理を実行する画像処理部(画像処理装置)140と、操作指示等に応じた制御を行う制御部150と、画像処理後の画像を投写する投写部190を含んで構成されている。
図2は、第1の実施例における投写部190の構成を示す図である。投写部190は、ランプユニット1902、ミラー1904〜1906、ハーフミラーであるダイクロイックミラー1907、1908、リレーレンズ系1921を構成する入射レンズ1922、リレーレンズ1923および出射レンズ1924、3枚の液晶パネル992R(赤)、992G(緑)、992B(青)、クロスダイクロイックプリズム1912、レンズユニット1914等を含んで構成されている。なお、リレーレンズ系1921は、B色の光路が他の原色の光路よりも長いことによる光の損失を防ぐために設けられている。
図2に示すように、プロジェクター100の内部には、ハロゲンランプ等の白色光源で構成されるランプユニット1902が設けられている。ランプユニット1902から射出された投射光は、3枚のミラー1904〜1906および2枚のダイクロイックミラー1907、1908によってR、G、Bの3原色に分離され、各原色に対応する液晶パネル992R、992G、992Bにそれぞれ導かれる。
プロジェクター100は、液晶パネル992R、992G、992Bのそれぞれに対応する液晶ライトバルブが、R、G、Bの各色に対応して3組設けられている。そして、R、G、Bの各色に対応する画像データ122が記憶部120に記憶される。なお、本実施例では、液晶パネルは、バックライトを含まないパネルそのもののことである。
液晶パネル992R、992G、992Bによってそれぞれ変調された光は、クロスダイクロイックプリズム1912に3方向から入射する。そして、クロスダイクロイックプリズム1912において、R色およびB色の光は90度に屈折するのに対し、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン10には、レンズユニット1914によってカラー画像が投写されることになる。
なお、液晶パネル992R、992G、992Bには、ダイクロイックミラー1908等によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。また、液晶パネル992R、992Bの透過光は、クロスダイクロイックプリズム1912によって反射した後に投射されるのに対し、液晶パネル992Gの透過光はそのまま投射される。このため、液晶パネル992R、992Bにおける水平走査方向は、液晶パネル992Gにおける水平走査方向と逆向きになっており、液晶パネル992R、992Bは、左右を反転させた像を表示する構成になっている。
次に、画像処理に関する回路構成等について説明する。図3は、第1の実施例におけるプロジェクター100の画像処理に関する回路ブロック図である。また、図4は、第1の実施例における液晶パネル992の構成を示す図である。また、図5は、第1の実施例における液晶パネル992の駆動方法を示す図である。
制御部150を構成する制御回路950は、画像データ122に基づく垂直同期信号Vsync、水平同期信号Hsync、ドットクロック信号Dckが入力され、極性判定信号Frp等を画像処理回路940に出力し、データ線駆動回路994に対し、水平走査期間の開始タイミングにスタートパルスDxを出力するとともに、ドットクロック信号Dckの供給周期に応じた周期のクロック信号Clxを出力する。また、制御回路950は、走査線駆動回路996に対し、垂直同期信号Vsyncによって規定される垂直走査期間(フレーム期間)の開始タイミングにスタートパルスDyを出力するとともに、水平同期信号Hsyncの供給周期で規定される水平走査期間の2倍の周期を有するクロック信号Clyを出力する。
画像処理部140を構成する画像処理回路940は、画像データ122に基づくデジタル形式の画像信号Videが入力され、制御回路950から極性判定信号Frp等が入力され、これらの信号に基づく補正と信号形式の変換を行ってアナログ形式の画像信号Vidをデータ線駆動回路994に出力する。
液晶パネル992のデータ線を駆動するデータ線駆動回路994、液晶パネル992の走査線を駆動する走査線駆動回路996は、投写部190の一部を構成する。ここで、液晶パネル992の一部(m行、n行、j列、k列の2行2列を示す領域)を示す図4を用いて、液晶パネル992の構成について説明する。液晶パネル992は、貼り合わせられた素子基板と対向基板との間隙に、液晶305が封止された構成となっている。
素子基板のうち、対向基板との対向面には、横方向(X方向)に延びる複数の走査線312が設けられるとともに、縦方向(Y方向)に延びる複数のデータ線314が各走査線312と互いに電気的に絶縁を保つように設けられている。また、素子基板には、走査線312とデータ線314との交差のそれぞれに対応して、nチャネル型のTFT(Thin Film Transistor)316と、矩形形状で透明性を有する画素電極318との組が設けられている。TFT316のゲート電極は走査線312に接続され、TFT316のソース電極はデータ線314に接続され、TFT316のドレイン電極は画素電極318に接続されている。
一方、対向基板のうち、素子基板との対向面には、透明性を有するコモン電極(図示省略)が全面にわたって設けられている。コモン電極には、図示省略した電圧供給回路によって電圧Vcomが印加される。
また、走査線312とデータ線314との交差に対応して、画素電極318とコモン電極とで液晶305を挟持する液晶素子320が設けられている。液晶素子320では、画素電極318およびコモン電極の差電圧が保持されるとともに、両電極間で生じる電界に応じて液晶305の分子の配向状態が変化する。このため、液晶素子320は、透過型であれば、保持した差電圧の実効値に応じた透過率となる。液晶パネル992では、液晶素子320ごとに透過率が変化するので、液晶素子320が液晶パネル992における画素に相当する。なお、走査線312の本数(行数)およびデータ線314の本数(列数)は任意であるが、ここでは、走査線312が120行でデータ線314が160列の構成であるものとする。
この構成において、走査線駆動回路996が、走査線312に選択電圧を印加し、TFT316をオン(導通)させるとともに、データ線駆動回路994が、データ線314およびオン状態のTFT316を介して、画素電極318に対し、階調値に応じた電圧のデータ信号を供給する。これにより、プロジェクター100は、選択電圧を印加した走査線312とデータ信号を供給したデータ線314との交差に対応する液晶素子320に、階調値に応じた電圧を保持させることができる。
なお、走査線312が非選択電圧になると、TFT316がオフ(非導通)状態となるが、このときのオフ抵抗が無限大とはならないので、液晶素子320に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするため、蓄積容量(図示せず)が画素ごとに形成されている。当該蓄積容量の一端は、画素電極318(TFT316のドレイン)に接続される一方、当該蓄積容量の他端は、全画素に渡って容量線(図示せず)に共通接続されている。
また、液晶305に直流成分が印加されることによって劣化することを防止するため、データ信号の電圧は、ビデオ振幅中心電圧(基準電圧)Vcに対して高位側の正極性電圧と低位側の負極性電圧とに一定周期(画像処理単位、例えば、フレーム、フィールド、行、列等)ごとに、交互に切り替えられる。なお、ちらつきの防止等のため、上述した電圧Vcomは、基準電圧Vcよりも若干低い値に設定される。また、電圧は、図示省略した電源の接地電位が電圧ゼロの基準となっている。
本実施形態では、図5に示すように、フレームごとに極性が反転するフレーム反転方式(面反転方式)での実施例について説明する。なお、フレーム反転方式では、同一フレーム期間にわたって全画素に対し同一の書込極性が指定されるとともに、書込極性がフレーム期間ごとに反転する。また、図5に示すように、上述した極性判定信号Frpは、正極性書き込みではハイレベル(1)であり、負極性書き込みではローレベル(0)である。したがって、画像処理回路940は、極性判定信号Frpに基づき、正極性書き込みであるか、負極性書き込みであるかを判定することができる。なお、フィールドごとに極性が反転するフィールド反転方式等に対しても同様に実施可能である。
走査線駆動回路996は、1行目の画素に対応する画像信号Vidが供給される水平走査期間において走査信号G1をハイレベルとし、2行目の画素に対応する画像信号Vidが供給される水平走査期間において走査信号G2をハイレベルとする。3行目以降も同様である。より具体的には、走査線駆動回路996は、図5に示すように、スタートパルスDyをクロック信号Clyに応じて順次シフトさせるとともに、パルス幅をクロック信号Clyの半周期に狭めた走査信号G1、G2等を、それぞれ1行目、2行目等の走査線312に供給する構成となっている。なお、走査信号のハイレベルは、TFT316をオン(導通)状態とさせる選択電圧であり、走査信号のローレベルは、TFT316をオフ(非導通)状態とさせる非選択電圧である。
データ線駆動回路994は、各列の画素に対応する画像信号Vidを、それぞれ各データ線314にサンプリングする。データ線駆動回路994は、スタートパルスDxをクロック信号Clxに応じて順次シフトさせるとともに、パルス幅をクロック信号Clxの半周期に狭めたサンプリング信号を各列に対応して出力し、画像信号Vidを、当該サンプリング信号に応じて、それぞれデータ線314にサンプリングする構成となっている。
次に、液晶パネル992における画像表示のための書込動作について説明する。記憶部(例えば、フレームメモリー等)120から画像信号Videが、1行1列〜1行160列、2行1列〜2行160列の順序で、120行1列〜120行160列まで画像処理回路940に供給される。なお、記憶部120には、少なくとも1フレーム分の画像データ122が記憶される。
ここで、正極性書き込みが指定されるフレーム(nフレーム)において、1行1列〜1行160列の画像信号Videが供給される水平走査期間では、当該画像信号Videが画像処理回路940によって正極性の画像信号Vidに変換されるとともに、画像信号Vidが、データ線駆動回路994によって1〜160列目のデータ線314にデータ信号としてサンプリングされる。一方、走査線駆動回路996によって走査信号G1だけがハイレベルとなるので、1行目のTFT316がオン状態となる。これにより、データ線314にサンプリングされたデータ信号は、オン状態にあるTFT316を介して画素電極318に印加されるので、1行1列〜1行160列の液晶素子320には、それぞれ階調値に応じた正極性電圧が書き込まれることになる。
次に、2行1列〜2行160列の画像信号Videが供給される水平走査期間では、同様に、当該画像信号Videが正極性のデータ信号Vidに変換されるとともに、当該データ信号Vidがデータ線314にサンプリングされる。一方、走査信号G2だけがハイレベルとなるので、2行目のTFT316がオン状態となる。これにより、データ線314にサンプリングされたデータ信号が、画素電極318に印加されるので、2行1列〜2行160列の液晶素子320には、それぞれ階調値に応じた正極性電圧が書き込まれることになる。以下同様の書込動作が3〜120行目に対して実行される。
次の(n+1)フレームにおいては、極性判定信号Frpの反転により、画像信号Videが負極性のデータ信号Vidに変換される以外は同様の書込動作が実行される。これにより、各液晶素子320には、それぞれ階調値に応じた負極性電圧が書き込まれることになる。このような電圧書込によって、液晶パネル992では、画像信号Videに応じたデータ信号が書き込まれて、表示画素によって画像が表示される。
ところで、TFT316では、低電圧でも液晶の配向の乱れが生じる。隣接する画素に対する信号の漏れ電流等や、データ線314の電位の影響によってクロストークが発生する。また、素子基板と対向基板とでは、電極材料や配向膜の厚さ等の相違に基づく特性の非対称性(特性差)が存在する。この特性差も、クロストークに関する影響の一因となる。
図6は、第1の実施例における画像300の一例を示す図である。また、図7は、第1の実施例におけるクロストークが発生した状態の画像301の一例を示す図である。例えば、本来の画像300では、中央に白の矩形が存在し、その周囲は均一のグレーの領域である。このような画像300でクロストークが発生すると、画像301に示すように、画素A部分の領域のように白とグレーの中間の明るさになったり、画素B部分の領域のように周囲のグレーよりも暗い明るさになったりする。なお、図7は、説明をわかりやすくするために極端な例を示している。
図8は、第1の実施例における電位を示す図である。画素Aおよび画素Bの電位は、図8に示す書き込み位置での書き込みが行われてから次の書き込み位置での書き込みが行われるまで保持される。しかし、例えば、図7の一点鎖線で示す部分のデータ線314の電位が図8に示すように変化する場合、画素Aの電位や画素Bの電位は、上記書き込みによって値が保持されている状態であっても、次の画素のデータ設定等によってデータ線314の電位の変動の影響を受けることにより、本来よりも明るい方向に引っ張られたり、暗い方向に引っ張られたりする。例えば、図8では斜線部分が影響を受けることによって変化している部分である。また、上述した特性差により、この引っ張られる度合いが階調や極性によって異なる場合がある。本実施例の画像処理回路940は、階調値に応じた重み付けで補正する度合いを調整するとともに、階調値を示す電圧値を用いた演算を行うことによって、図8の斜線部分をなくすことにより、クロストークの発生を防止する。
次に、このような機能についてより詳細に説明する。図9は、第1の実施例における画像処理回路940の回路ブロック図である。画像処理回路940は、極性判定信号Frp、画像信号Videが入力され、第1の補正値C1と第2の補正値C2を出力する演算回路(演算部)410と、画像信号Videと補正値C1、C2が入力され、画像信号Vidを出力する補正回路(補正部)420を含んで構成されている。
また、演算回路410は、第1の規定値以上の階調値を有する第1の画素群の階調値に対応する値ST1を積算する積算回路(第1の積算部)412と、第1の規定値以下の値である第2の規定値以下の階調値を有する第2の画素群の階調値に対応する値ST2を積算する積算回路(第2の積算部)414と、積算回路412の積算値ST1に基づいて補正値C1を演算する乗算回路(第1の乗算部)416と、積算回路414の積算値ST2に基づいて補正値C2を演算する乗算回路(第2の乗算部)418を含んで構成されている。なお、積算回路412、414は、それぞれST1、ST2を積算するための内部メモリーを有している。また、本実施例では、演算回路410は、階調値の電圧値を対象として演算を行う。
以下、これらの各部を用いた画像処理手順について説明する。図10は、第1の実施例における画像処理手順を示すフローチャートである。また、図11は、第1の実施例における(n−1)フレーム目の演算処理手順を示すフローチャートである。また、図12は、第1の実施例におけるnフレーム目の演算処理手順を示すフローチャートである。積算回路412、414は、例えば、補正対象画素がnフレーム目の画素である場合、(n−1)フレーム目の積算処理(ステップS1)と、nフレーム目の積算処理(ステップS2)を実行し、補正対象画素を補正するための第1の積算値ST1と第2の積算値ST2を求める。
図13は、第1の実施例における補正対象画素が正極性での画素ごとの階調値を電圧で示す図である。また、図14は、第1の実施例における補正対象画素が負極性での画素ごとの階調値を電圧で示す図である。例えば、図6の画像300を表示する場合、図7の一点鎖線で示す列の階調値の電圧は、図13、図14に示す形で変化する。図13、図14に示すように、補正対象画素は、nフレーム目の画素であるものとする。また、本実施例では、第1の規定値=第2の規定値であり(以下、両者を含めて「規定値」と記載する)、階調値が電圧で表現されているため、極性に応じて正負の値をとり、階調値の絶対値と上記規定値が比較されるものとする。例えば、ノーマリーブラック方式の場合、電圧が高いほど液晶の透過率が高く、階調値も大きく、ノーマリーホワイト方式の場合、電圧が高いほど液晶の透過率が低く、階調値も小さいことになる。なお、第1の規定値および第2の規定値は、適用される液晶パネル992の特性や表示方式等によって適宜調整される値である。
また、説明をわかりやすくするため、階調値は単純化している。例えば、ここでは、規定値は絶対値で1.5(図13および図14における太い破線)であるものとする。さらに、補正対象画素と同じ列にあるデータ線314が共通する8つの画素(補正対象画素よりも時間的に前の8つの画素)が上述した画素群を構成する。なお、説明を簡単にするため、1列が8行(8つの画素)で構成されているものとする。すなわち、補正対象画素がnフレーム目の3つ目の画素i3である場合、前回、当該画素に書き込みが行われてから、今回、当該画素に書き込みが行われるまでの1フレーム期間に該当する8つの画素である(n−1)フレーム目の6つの画素i3〜i8と、nフレーム目の2つの画素i1、i2が演算に用いられる画素群になる。
なお、画像処理回路940は、液晶パネル992を構成するすべての画素について階調値の補正を行ってもよいし、実際に表示される画素についてのみ階調値の補正を行ってもよいし、クロストークが目立たない液晶パネル992の周辺部以外の画素についてのみ階調値の補正を行ってもよい。
ここで、図11を用いて(n−1)フレーム目の積算処理(ステップS1)について説明する。演算回路410は、(n−1)フレーム目の6つの画素i3〜i8について、階調値が規定値以上かどうかを判定する(ステップS11)。階調値が規定値以上であれば、対象がST1に決定され、積算回路412が積算を行う(ステップS12)。一方、階調値が規定値未満であれば、対象がST2に決定され、積算回路414が積算を行う(ステップS13)。例えば、図13、図14に示す例では、画素i3〜i6は階調値が絶対値で3であり、規定値1.5以上であるため、積算回路412が積算を行う。これに対し、画素i7、i8は階調値が絶対値で1であり、規定値1.5未満であるため、積算回路414が積算を行う。
また、積算回路412、414は、nフレーム目の極性判定信号Frpが1、すなわち、正極性書き込みであるかどうかを判定する(ステップS14)。積算回路412、414は、正極性書き込みの場合、対象(ST1またはST2)から階調値に応じたLUT(Look Up Table)値(例えば、階調値の画素に与える影響を数値化した、階調値と異なる整数値等)を減算し(ステップS15)、負極性書き込みの場合、対象(ST1またはST2)に階調値に応じたLUT値を加算する(ステップS16)。なお、積算回路412、414は、階調値とLUT値との対応を示すLUTを内部メモリーに記憶しているものとする。また、階調値とLUT値は1対1の対応であってもよいし、多(例えば、範囲指定等)対1の対応であってもよい。多対1の対応であれば、1対1の対応と比べて内部メモリーにおけるLUTの占有量を低減できる。
積算回路412、414は、対象画素に対する積算処理が終了したかどうかを判定し(ステップS17)、終了していなければ、終了するまでステップS11〜S17の処理を繰り返し実行する。
nフレーム目の積算処理(ステップS2)も同様である。演算回路410は、nフレーム目の2つの画素i9、i10について、階調値が規定値以上かどうかを判定する(ステップS21)。階調値が規定値以上であれば、対象がST1に決定され、積算回路412が積算を行う(ステップS22)。一方、階調値が規定値未満であれば、対象がST2に決定され、積算回路414が積算を行う(ステップS23)。例えば、図13、図14に示す例では、nフレーム目の画素i1、i2は階調値が絶対値で1であり、規定値1.5未満であるため、積算回路414が積算を行う。
また、積算回路412、414は、(n+1)フレーム目の極性判定信号Frpが1、すなわち、正極性書き込みであるかどうかを判定する(ステップS24)。積算回路412、414は、正極性書き込みの場合、対象(ST1またはST2)に階調値に応じたLUT値を加算し(ステップS25)、負極性書き込みの場合、対象(ST1またはST2)から階調値に応じたLUT値を減算する(ステップS26)。なお、nフレーム目の画像信号Videの入力時には、nフレーム目の極性判定信号と(n+1)フレーム目の極性判定信号Frpが入力されるものとする。また、本実施例のようにフレーム反転方式の場合、積算回路412、414は、nフレーム目の極性判定信号の逆の極性を(n+1)フレーム目の極性判定信号として処理してもよい。
積算回路412、414は、対象画素に対する積算処理が終了したかどうかを判定し(ステップS27)、終了していなければ、終了するまでステップS21〜S27の処理を繰り返し実行する。
積算回路412は、このようにして求めたST1を内部メモリーに書き出し、積算回路414は、ST2を内部メモリーに書き出す。例えば、図13に示す状態で、階調値がそのまま積算される場合を考える。この場合、(n−1)フレーム目の画素i3〜i6の4画素の階調値が−3(絶対値で3)で規定値1.5以上であり、nフレーム目のFrp=1であるため、ST1=−(−3)×4=12となる。また、この場合、(n−1)フレーム目の画素i7、i8の2画素の階調値が−1(絶対値で1)であり、nフレーム目のFrp=1であるため、ST2=−(−1)×2=2となる。さらに、nフレーム目の画素i1、i2の2画素の階調値の1が規定値1.5未満であり、(n+1)フレーム目のFrp=0であるため、ST2=ST2−(1)×2=2−2=0となる。
乗算回路416は、積算回路412による積算値ST1に係数α1を掛けることにより、第1の補正値C1を求める(ステップS3)。また、乗算回路418は、積算回路414による積算値ST2に係数α2を掛けることにより、第2の補正値C2を求める(ステップS4)。なお、係数α1と係数α2は異なる値であり、適用される液晶パネル992の特性等によって適宜調整される値である。
補正回路420は、補正値C1、C2に基づき、補正対象画素の画像信号Videを補正し、アナログ形式の画像信号Vidに変換する(ステップS5)。より具体的には、例えば、補正回路420は、補正値C1、C2を加算した値を補正対象画素の階調値に加算する。なお、実際には、過補正を防止するため、補正対象画素の階調値は大幅に変化するのではなく、わずかに変化することになる。また、nフレーム目の画素i3の画像処理後は、nフレーム目の次の画素i4について同様の画像処理が実行され、(n+1)フレーム目以降も同様の画像処理が実行される。すなわち、同一の画素に対しても、正極性駆動時と負極性駆動時のそれぞれにおいて、階調値(画素が駆動される電圧値)が補正される。
以上のように、本実施例によれば、プロジェクター100は、クロストーク発生の要因となる画素群の階調値に応じて重み付けを変えた積算、乗算等の演算を行って補正対象画素に関する画像データを補正することにより、クロストークの発生をより低減することができる。また、本実施例によれば、プロジェクター100は、第1の画素群に対して第1の演算を行い、第1の画素群と重複しない第2の画素群に対して第2の演算を行うことにより、各画素群の階調値の特性をより適切に反映させた演算を行うことができる。
また、本実施例によれば、プロジェクター100は、階調値の電圧値を用いて演算を行うことにより、極性反転駆動が行われる場合等において、同一画素であっても、正方向の電位の変化と負方向の電位の変化が異なる場合等にも、適切な補正を行うことができるため、クロストークの発生をより適切に低減することができる。さらに、本実施例によれば、プロジェクター100は、極性に応じて符号を調整することにより、補正データを調整することができるため、クロストークの発生をより適切に低減することができる上、調整後の後処理を実行しやすくなる。
(その他の実施例)
なお、本発明の適用は上述した実施例に限定されず、変形が可能である。例えば、積算回路412、414は、記憶部120に記憶された共通のLUTを用いてもよいし、LUT以外の補正データを用いてもよいし、階調値の入力に応じて対応した値を出力する関数等を用いてもよい。また、積算回路412、414は、LUT値ではなく、対象の画素群の階調値そのものの積算値を乗算回路416、418に出力してもよい。
また、演算回路410による演算手法は上述した実施例の手法に限定されない。例えば、積算回路412、414は、値としてとりうる最大の階調値(例えば、8ビットであれば255)から実際の階調値を減算した値を積算してもよい。これによれば、演算回路410は、例えば、実際の階調値が0の場合、積算値も0になり、乗算回路416、418の乗算結果も0になり、補正が行われないといった事態の発生を防止することができる。また、乗算回路416、418は、上述した係数α1、α2として、補正対象画素の現在の階調値、値としてとりうる最大の階調値から補正対象画素の現在の階調値を減算した値等を用いてもよい。さらに、演算回路410は、極性判定信号Frpに応じた処理(ステップS14〜S16、S24〜S26)を実行しなくてもよい。例えば、積算回路412、414は、積算した階調値をそのまま乗算回路416、418に出力してもよい。
また、積算回路412、414は、補正対象画素と同じフレームの画素と1つ前のフレームの画素を用いているが、補正対象画素と同じフレームの画素と1つ後のフレームの画素を用いてもよいし、補正対象画素と同じフレームの画素のみを用いてもよい。例えば、画像処理部140は、動画像を処理する場合、表示の遅延を防止するため、1つ前のフレームの画素を用いたほうがよいが、静止画像を処理する場合、表示の遅延は問題にならないことが多いため、1つ後のフレームの画素を用いてもよい。また、上述した積算に用いられる画素群を構成する画素の個数は8に限定されず、7以下であってもよいし、9以上であってもよい。さらに、補正対象画素は1つの画素に限定されず、複数の画素で構成される画素ブロック等であってもよい。
また、上述した実施例では、縦クロストークの発生を防止する画像処理方法について説明したが、横方向の横クロストークの発生を防止する場合にも本発明は有効である。例えば、画像処理部140は、補正対象画素と走査線312が共通の画素群の階調値に基づき、画像データ122を補正してもよい。また、上述した実施例は極性反転駆動の例であるが、極性反転駆動でない駆動方法に対しても本発明は有効である。
また、上述した実施例では第1の規定値と第2の規定値が一致しているが、第2の規定値は、第1の規定値未満の値であってもよい。例えば、図13の状態で、第1の規定値が2、第2の規定値が0.5であれば、(n−1)フレーム目の画素i3〜i6が第1の規定値以上という条件に該当して上述した演算に用いられる。しかし、(n−1)フレーム目の画素i7、i8およびnフレーム目の画素i1、i2は、第1の規定値以上という条件、第2の規定値以下という条件のどちらにも該当しないため、上述した演算に用いられない。なお、この場合、図13の状態で、第2の規定値以下という条件に該当する画素は存在していない。すなわち、演算回路410は、補正対象画素とデータ線314が共通である一部の画素の階調値を用いて上述した演算を行ってもよい。
また、第2の規定値は、第1の規定値を超える値であってもよい。例えば、図13の状態で、第1の規定値が0.5、第2の規定値が2であれば、(n−1)フレーム目の画素i3〜i8およびnフレーム目の画素i1、i2が第1の規定値以上という条件に該当して上述した演算に用いられ、(n−1)フレーム目の画素i7、i8およびnフレーム目の画素i1、i2が第2の規定値以下という条件に該当して上述した演算に用いられる。すなわち、演算回路410は、補正対象画素とデータ線314が共通である同一の画素の階調値を重複して用いて上述した演算を行ってもよい。
また、演算回路410は、3つ以上の規定値を基準にした判定を行い、それぞれの条件に該当する積算値等に応じて、それぞれ重み付けを変えて補正値を演算してもよい。また、図13等では階調値を電圧で表しているが、階調値そのものを用いる場合、規定値は絶対値でなく、正の値であればよい。すなわち、演算回路410等は、階調値そのものを用いて上述した演算や規定値との比較を行ってもよい。
また、上述した画像処理装置(画像処理部140)は、プロジェクター100への実装に限定されず、カーナビゲーション装置やデジタルカメラ等に含まれる液晶表示装置、PC(Personal Computer)等に接続される液晶モニター、テレビ、HMD(Head Mounted Display)、スマートフォン、携帯電話等の他の画像表示装置に実装されてもよい。また、プロジェクター100は、液晶プロジェクター(透過型、LCOS等の反射型)に限定されず、例えば、デジタルマイクロミラーデバイスを用いたプロジェクター等であってもよい。また、プロジェクター100は、3板式のプロジェクターに限定されず、単板式のプロジェクターであってもよい。
10 スクリーン、100 プロジェクター、110 信号入力部、120 記憶部、122 画像データ、130 操作部、140 画像処理部(画像処理装置)、150 制御部、190 投写部、300、301 画像、305 液晶、308 コモン電極、312 走査線、314 データ線、316 TFT、318 画素電極、320 液晶素子、410 演算回路(演算部)、412 積算回路(第1の積算部)、414 積算回路(第2の積算部)、416 乗算回路(第1の乗算部)、418 乗算回路(第2の乗算部)、420 補正回路(補正部)、940 画像処理回路、950 制御回路、992 液晶パネル、994 データ線駆動回路、996 走査線駆動回路、1902 ランプユニット、1904〜1906 ミラー、1907、1908 ダイクロイックミラー、1912 クロスダイクロイックプリズム、1914 レンズユニット、1921 リレーレンズ系、1922 入射レンズ、1923 リレーレンズ、1924 出射レンズ

Claims (7)

  1. 複数の画素によって表示される画像の画像処理装置であって、
    順次選択される補正対象画素とデータ線が共通である画素のうち、第1の規定値以上の階調値を有する第1の画素に対して演算を行って第1の補正値を求め、第2の規定値以下の階調値を有する第2の画素に対して演算を行って第2の補正値を求める演算部と、
    前記第1の補正値と前記第2の補正値とを前記補正対象画素の階調値に加算することで、前記補正対象画素に関する画像データを補正する補正部と、を備え、
    前記演算部は、
    前記第1の画素の階調値に対応した値に第1の係数を掛けることによって前記第1の補正値を求める第1の乗算部と、
    前記第2の画素の階調値に対応した値に前記第1の係数とは異なる第2の係数を掛けることによって前記第2の補正値を求める第2の乗算部と、
    を含み、
    前記第2の規定値は、前記第1の規定値以下の値である、
    画像処理装置。
  2. 請求項1に記載の画像処理装置であって、
    前記演算部は、
    1フレーム期間に該当する前記第1の画素の階調値に対応した値を積算する第1の積算部と、
    1フレーム期間に該当する前記第2の画素の階調値に対応した値を積算する第2の積算部と、
    を含み、
    前記第1の乗算部は、前記第1の積算部によって積算された、階調値に対応した値に前記第1の係数を掛けることによって前記第1の補正値を求め、
    前記第2の乗算部は、前記第2の積算部によって積算された、階調値に対応した値に前記第2の係数を掛けることによって前記第2の補正値を求める、
    画像処理装置。
  3. 請求項に記載の画像処理装置であって、
    前記複数の画素は、所定の画像処理単位で、基準電圧に対して高位側の正極性電圧と、前記基準電圧に対して低位側の負極性電圧とが交互に印加され、
    前記第1の積算部は、前記正極性電圧での印加であるか、前記負極性電圧での印加であるかに応じて、前記第1の画素の階調値に対応した値を加算する積算または前記第1の画素の階調値に対応した値を減算する積算のいずれか一方を行
    前記第2の積算部は、前記正極性電圧での印加であるか、前記負極性電圧での印加であるかに応じて、前記第2の画素の階調値に対応した値を加算する積算または前記第2の画素の階調値に対応した値を減算する積算のいずれか一方を行う
    画像処理装置。
  4. 請求項2又は3に記載の画像処理装置であって、
    前記第1の積算部は、前記第1の画素の階調値と当該階調値に対応した値とが対応付けられた補正データまたは前記第1の画素の階調値の入力に応じて当該階調値に対応した値を出力する関数に基づき、前記第1の画素の階調値に対応した値を積算し、
    前記第2の積算部は、前記第2の画素の階調値と当該階調値に対応した値とが対応付けられた補正データまたは前記第2の画素の階調値の入力に応じて当該階調値に対応した値を出力する関数に基づき、前記第2の画素の階調値に対応した値を積算する、
    画像処理装置。
  5. 請求項1〜4のいずれか1項に記載の画像処理装置であって、
    前記階調値は、階調を示す電圧値である、
    画像処理装置。
  6. 請求項1〜5のいずれか1項に記載の画像処理装置と、
    前記補正部によって補正された画像データに基づく画像を投写する投写部と、
    を含むプロジェクター。
  7. 複数の画素によって表示される画像の処理方法であって、
    画像処理装置が、
    順次選択される補正対象画素とデータ線が共通である画素のうち、第1の規定値以上の階調値を有する第1の画素の階調値に対応した値に第1の係数を掛けることによって第1の補正値を求め、
    第2の規定値以下の階調値を有する第2の画素の階調値に対応した値に前記第1の係数とは異なる第2の係数を掛けることによって第2の補正値を求め、
    前記第1の補正値と前記第2の補正値とを前記補正対象画素の階調値に加算することで、前記補正対象画素に関する画像データを補正し、
    前記第2の規定値は、前記第1の規定値以下の値である、
    画像処理方法。
JP2011285074A 2011-12-27 2011-12-27 画像処理装置、プロジェクターおよび画像処理方法 Active JP5924478B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011285074A JP5924478B2 (ja) 2011-12-27 2011-12-27 画像処理装置、プロジェクターおよび画像処理方法
US13/721,571 US9514708B2 (en) 2011-12-27 2012-12-20 Image processing apparatus, projector and image processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011285074A JP5924478B2 (ja) 2011-12-27 2011-12-27 画像処理装置、プロジェクターおよび画像処理方法

Publications (2)

Publication Number Publication Date
JP2013134400A JP2013134400A (ja) 2013-07-08
JP5924478B2 true JP5924478B2 (ja) 2016-05-25

Family

ID=48654089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011285074A Active JP5924478B2 (ja) 2011-12-27 2011-12-27 画像処理装置、プロジェクターおよび画像処理方法

Country Status (2)

Country Link
US (1) US9514708B2 (ja)
JP (1) JP5924478B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5771241B2 (ja) 2013-06-28 2015-08-26 双葉電子工業株式会社 表示駆動装置、表示駆動方法、表示装置
KR102284755B1 (ko) * 2014-10-28 2021-08-03 삼성디스플레이 주식회사 표시 장치 및 표시 제어 장치
WO2016171069A1 (ja) * 2015-04-24 2016-10-27 シャープ株式会社 表示制御装置、液晶表示装置、表示制御プログラム及び記録媒体
US10147388B2 (en) * 2015-04-29 2018-12-04 Rovi Guides, Inc. Systems and methods for enhancing viewing experiences of users
US10003778B2 (en) 2015-04-29 2018-06-19 Rovi Guides, Inc. Systems and methods for augmenting a viewing environment of users
JP6682491B2 (ja) 2017-10-27 2020-04-15 シャープ株式会社 表示制御装置、液晶表示装置およびテレビジョン受像機

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3458851B2 (ja) * 2000-12-01 2003-10-20 セイコーエプソン株式会社 液晶表示装置、画像信号補正回路、画像信号補正方法および電子機器
KR100486715B1 (ko) * 2002-10-09 2005-05-03 삼성전자주식회사 펄스수 변조방식 디지털 디스플레이 패널에서 의사 윤곽감소를 위한 방법 및 장치
JP3873918B2 (ja) * 2003-03-14 2007-01-31 セイコーエプソン株式会社 画像処理装置、画像処理方法、及び画像処理プログラム
EP1460612A3 (en) * 2003-03-19 2006-11-15 Sharp Kabushiki Kaisha Driving method of liquid crystal display apparatus, driving apparatus of liquid crystal display apparatus, and program thereof
JP2005077508A (ja) 2003-08-28 2005-03-24 Optrex Corp 液晶表示装置の駆動方法
JP4816031B2 (ja) * 2005-11-29 2011-11-16 ソニー株式会社 表示装置および表示装置の駆動方法
JP4678344B2 (ja) * 2006-08-07 2011-04-27 セイコーエプソン株式会社 電気光学装置、表示データの処理回路、処理方法および電子機器
JP4301309B2 (ja) * 2007-03-06 2009-07-22 セイコーエプソン株式会社 デバイス制御装置及び画像表示装置
JP5012275B2 (ja) * 2007-07-17 2012-08-29 ソニー株式会社 信号処理装置、及び、信号処理方法
JP2009104055A (ja) * 2007-10-25 2009-05-14 Seiko Epson Corp 駆動装置及び駆動方法、並びに電気光学装置及び電子機器
JP2010039046A (ja) * 2008-08-01 2010-02-18 Samsung Electronics Co Ltd 映像信号処理装置、プログラム、および表示装置
JP5471090B2 (ja) * 2008-09-03 2014-04-16 セイコーエプソン株式会社 集積回路装置及び電子機器
JP5229162B2 (ja) * 2009-09-01 2013-07-03 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5233920B2 (ja) * 2009-09-01 2013-07-10 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器
JP5598014B2 (ja) * 2010-02-22 2014-10-01 セイコーエプソン株式会社 映像処理回路、その処理方法、液晶表示装置および電子機器

Also Published As

Publication number Publication date
US20130162698A1 (en) 2013-06-27
US9514708B2 (en) 2016-12-06
JP2013134400A (ja) 2013-07-08

Similar Documents

Publication Publication Date Title
US7348951B2 (en) Circuit and method for driving electro-optical device, electro-optical device, and electronic apparatus
JP4462234B2 (ja) 電気光学装置及び電子機器
KR101620104B1 (ko) 전기 광학 장치의 구동 장치 및 방법과 전기 광학 장치 및 전자 기기
JP2009104053A (ja) 駆動装置及び駆動方法、並びに電気光学装置及び電子機器
JP5924478B2 (ja) 画像処理装置、プロジェクターおよび画像処理方法
JP2010079151A (ja) 電気光学装置、その駆動方法、および電子機器
US20080024652A1 (en) Electro-optical device, image processing circuit, and electronic device
WO2017134967A1 (ja) 表示装置、電子機器および投射型表示装置
US10121400B2 (en) Video processing circuit, electro-optical device, electronic apparatus, and video processing method
JP2008185993A (ja) 電気光学装置、処理回路、処理方法およびプロジェクタ
JP2012058335A (ja) 電気光学装置および電子機器
KR100686513B1 (ko) 전기 광학 장치, 전기 광학 장치의 신호 처리 회로, 처리방법 및 전자 기기
JP6078946B2 (ja) 電気光学装置および電子機器
JP4479658B2 (ja) 画像信号の補正方法、補正回路、電気光学装置および電子機器
JP2015138149A (ja) 映像処理回路、映像処理方法、電気光学装置及び電子機器
JP4678345B2 (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP2005250382A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP4678344B2 (ja) 電気光学装置、表示データの処理回路、処理方法および電子機器
JP2014170096A (ja) 駆動制御装置、電気光学装置、電子機器および駆動制御方法
JP4103886B2 (ja) 画像信号の補正方法、補正回路、電気光学装置および電子機器
JP2005148386A (ja) 電気光学装置の駆動方法、電気光学装置および電子機器
JP2008046186A (ja) 画像信号処理回路及び方法、電気光学装置、並びに電子機器
JP2010055111A (ja) 電気光学装置及び画像処理装置、並びに電子機器
JP2013073036A (ja) 電気光学装置および電子機器
JP2016173526A (ja) 映像処理回路、電子機器及び映像処理方法

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20140619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160405

R150 Certificate of patent or registration of utility model

Ref document number: 5924478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150