[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5965687B2 - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP5965687B2
JP5965687B2 JP2012066501A JP2012066501A JP5965687B2 JP 5965687 B2 JP5965687 B2 JP 5965687B2 JP 2012066501 A JP2012066501 A JP 2012066501A JP 2012066501 A JP2012066501 A JP 2012066501A JP 5965687 B2 JP5965687 B2 JP 5965687B2
Authority
JP
Japan
Prior art keywords
power semiconductor
lead
semiconductor module
insulating substrate
metal foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012066501A
Other languages
English (en)
Other versions
JP2013197560A (ja
Inventor
舟越　砂穂
砂穂 舟越
克明 齊藤
克明 齊藤
東　克典
克典 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2012066501A priority Critical patent/JP5965687B2/ja
Publication of JP2013197560A publication Critical patent/JP2013197560A/ja
Application granted granted Critical
Publication of JP5965687B2 publication Critical patent/JP5965687B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/427—Cooling by change of state, e.g. use of heat pipes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40491—Connecting portions connected to auxiliary connecting means on the bonding areas being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、パワー半導体モジュールに関する。
パワー半導体モジュールは、電力変換装置等に用いられる半導体装置である。図２０に従来の一般的なパワー半導体モジュールの構成を示す。ここで、半導体チップ１はＩＧＢＴチップを例に取って説明する。図２０において、両面に金属箔を付けた絶縁基板３の一方の側の金属箔は、配線パターン４、５、６を形成しており、半導体チップ１の下側の面にあるコレクタ電極（図示せず）が第１のはんだ２によって配線パターン４に電気的に接続される。半導体チップ１の反対側の面にあるエミッタ電極（図示せず）からは、アルミワイヤ２１で、絶縁基板３上の配線パターン５に電気的に接続される。また、半導体チップ１のエミッタ電極とおなじ側の面にあるゲートパッド（図示せず）は、アルミワイヤ１０によって絶縁基板３上の配線パターン６に電気的に接続される。
絶縁基板３の裏面の金属箔７は、第２のはんだ８によって金属製の放熱ベース板９に固定されている。半導体チップ１が動作することによって発生する熱は、第１のはんだ２、絶縁基板３、第２のはんだ８、放熱ベース板９を介して、ヒートシンク等（図示せず）により放熱される。
また、従来技術として、特許文献１に見られるように、チップを絶縁基板上の配線パターンにはんだ付けして、反対側の電極にヒートスプレッダをはんだ付けし、ヒートスプレッダに銅板を超音波接合することにより、銅板を通じて絶縁基板に放熱する構造が知られている。
特開２００７−１０９８８０号公報
電力変換装置の小型化、高出力化の要求に伴い、パワー半導体モジュールの小型化が求められている。パワー半導体モジュールを小型化すると、半導体チップから空気等の冷却媒体までの熱抵抗が増加するとともに発熱密度が高くなるため、半導体チップのジャンクション温度が上昇する傾向がある。そのため、半導体チップから冷却媒体までの熱抵抗を低減する必要がある。図２０の従来構造では、半導体チップのアルミワイヤが接続されている側からはほとんど放熱されないため、熱抵抗の低減には限界があった。また、特許文献１の構造の場合、チップの両側から放熱されるが、片側は薄い銅板を介して放熱されるため、十分な放熱量を確保できないという問題があった。
本発明は、上記の問題点を考慮してなされたものであり、その目的は、小型で、かつ、熱抵抗が小さなパワー半導体モジュールを提供することにある。
前記目的を達成するために、本発明によるパワー半導体モジュールにおいては、両側に金属箔を固着させた絶縁基板の一方の金属箔に半導体チップの一方の電極を接合し、絶縁基板上の他方の金属箔を放熱ベースに接合するとともに、半導体チップの他方の電極に導電リードの一端を電気的に接続し、導電リードの他端を絶縁基板上の金属箔に接合し、半導体チップ上における導電リードの接合部、並びに導電リードと絶縁基板上の金属箔との接合部を他の部分よりも薄くする。これにより、導電リードによる熱伝導を確保しつつ、導電リードの接合部における熱抵抗を小さく抑えることができる。
なお、好ましくは、半導体チップの他方の電極に金属板を接合し、導電リードの一端を金属板に接合することにより、半導体チップの他方の電極に導電リードの一端を電気的に接続する。また、導電リードに中空部を設け、ヒートパイプを構成しても良い。
本発明によれば、半導体チップが発生した熱は、半導体チップの基板側から放熱されるだけでなく、導電リードを通じて効率的に放熱されるため、パワー半導体モジュールを小型化した場合においても、熱抵抗の小さなパワー半導体モジュールが得られる。
本発明の一実施形態であるパワー半導体モジュールの構成を示す断面図である。 本発明の他の実施形態（第２の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第３の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第４の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第５の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第６の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第７の実施形態）であるパワー半導体モジュールの断面図である。 本発明の第７の実施形態におけるヒートパイプ部分の拡大図である。 本発明の他の実施形態（第８の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第９の実施形態）であるパワー半導体モジュールの断面図である。 本発明の第９の実施形態におけるヒートパイプ部分の拡大図である。 本発明の第９の実施形態におけるヒートパイプ部分の別の構造を示す図である。 本発明の他の実施形態（第１０の実施形態）であるパワー半導体モジュールの断面図である。 本発明の第１０の実施形態におけるヒートパイプ部分の拡大図である。 本発明の第１０の実施形態におけるヒートパイプ部分の別の構造を示す図である。 本発明の他の実施形態（第１１の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第１２の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第１３の実施形態）であるパワー半導体モジュールの断面図である。 本発明の他の実施形態（第１４の実施形態）であるパワー半導体モジュールの断面図である。 従来のパワー半導体モジュールの一般的な構成を示す断面図である。
本発明の実施の形態を以下、図面を用いて説明する。
図１に本発明の一実施形態（第１の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。図１において、絶縁基板３は窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）、アルミナ（Ａｌ2Ｏ3）等のセラミックで造られ、絶縁基板３の表面には、アルミニウムや銅等の金属導体でできた配線パターン４〜６がろう付け等により接合されており、絶縁基板３の裏面にはアルミニウムや銅でできた金属箔７がろう付け等により接合されている。
半導体チップ１には、典型的にはＩＧＢＴ（Insulated Gate Bipolar Transistor）チップとダイオードチップが使われるが、ここでは、ＩＧＢＴチップの接合部分を例に取って説明する。図１において半導体チップ（ＩＧＢＴチップ）１の下側にあるコレクタ電極（図示せず）は、第１のはんだ２によって配線パターン４に接合されている。絶縁基板３の裏面の金属箔７は第２のはんだ８によって銅、ＡｌＳｉＣ等で造られた放熱ベース板９に接合される。図には示していないが、放熱ベース板９の下側にはグリース等を介してヒートシンク等が取り付けられる。また、パワー半導体モジュールの放熱ベース板９より上側の部分は樹脂等で造られたケース１１に収納され、シリコーンゲル等の封止材１２によって封止される。
半導体チップ１の上側にあるゲートパッド（図示せず）は、アルミニウム等のアルミワイヤ１０によって絶縁基板３上の配線パターン６と電気的に接続される。また、半導体チップの上側にあるエミッタ電極（図示せず）には、第３のはんだ１３によって熱拡散金属板１４が取り付けられる。熱拡散金属板１４の材料としては、銅、アルミニウム等を用いる。線膨張係数がシリコンの半導体チップに比較的近いモリブデン、タングステン、銅−インバー−銅複合材等にすることにより、第１のはんだ２に加わるひずみを低減することも可能である。
熱拡散金属板１４の上側には、銅やアルミニウム等の金属導体（導電リード、以下リードと称す）１５の一端が超音波接合により接合される。なお、熱拡散金属板１４にモリブデンやタングステンのような融点が高い金属を使う場合は、超音波接合を可能にするために、熱拡散金属板１４のリード１５側の表面にメッキ等によって銅、ニッケル、銀等の被膜を設ける。リード１５の他端は、超音波接合により絶縁基板３上の配線パターン５に接合される。リード１５は、半導体チップ１と絶縁基板３上の配線パターン５とを電気的に接続するとともに、熱を伝える役割を果たす。リード１５における熱拡散金属板１４との接合部分１５１および配線パターン５との接合部分１５２は、中央部分１５３よりも薄く造られる。
半導体チップ１が動作すると、その電力損失は熱となるため、半導体チップ１の温度が高くなる。そのため、半導体チップの熱を放熱する必要がある。半導体チップ１からの放熱の第１の経路は、第１のはんだ２、配線パターン４、絶縁基板３、金属箔７、第２のはんだ８を通って放熱ベース板９に至る経路である。放熱ベース板９はさらにグリース等（図示せず）を介してヒートシンク等（図示せず）によって冷却される。
本実施形態においては、図２０に示した従来構造にはないもう一つの放熱経路として、第３のはんだ１３、熱拡散金属板１４、リード１５、配線パターン５、絶縁基板３、金属箔７、第２のはんだ８、放熱ベース板９という経路がある。この放熱経路における放熱の効率を良くするためには、リード１５の厚さが厚いほど良い。しかしながら、リードを厚くすると、超音波接合により接合するためには、熱拡散金属板１４や配線パターン５に接合するときの超音波出力を大きくせねばならず、半導体チップ１や絶縁基板３にダメージを与えて損傷させる恐れがある。そこで、リード１５の超音波接合部分１５１、１５２を薄くし、中央部分１５３をこれら超音波接合部分よりも厚くする構造とした。これにより、熱伝導による放熱性能を確保しつつ半導体チップ１や絶縁基板３への超音波接合時のダメージを回避することができるので超音波接合が可能となり、リードの接合部の熱抵抗も小さく保つことができる。したがって、半導体チップ１から冷却媒体までのトータルの熱抵抗を低減することができる。
なお、本実施の形態において、パワー半導体モジュールが図１の向きとして、上側、下側などの言葉によって位置関係を表したが、他の向きにパワー半導体モジュールを取り付けることもあることは言うまでもない。
図２に本発明の他の実施形態（第２の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態において第１の実施形態と異なる部分について以下、説明する。本実施形態においては、半導体チップ１の上側に設けられた熱拡散金属板１４とリード１５とは、第４のはんだ１６によって接合される。また、リード１５と絶縁基板３上の配線パターン５とは、第５のはんだ１７により接合される。リード１５のはんだ接続部分１５１および１５２は薄く、中央部分１５３はこれらはんだ接合部分よりも厚く造られる。特に熱拡散金属板１４として、線膨張係数の値が比較的小さく、半導体チップ１の線膨張係数に近い金属、例えばモリブデン（Ｍｏ）やタングステン（Ｗ）などを使い、リード１５として、熱拡散金属板１４よりも線膨張係数が大きな金属、例えば銅（Ｃｕ）やアルミニウム（Ａｌ）などを使った場合には、はんだ接続部分のリードの厚さを薄くすることにより、第４のはんだ１６のひずみが低減されるので、熱伝導による放熱性能を確保しつつ、はんだ部分の高い信頼性を確保することができる。
図３に本発明の更に他の実施形態（第３の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態において第１の実施形態と異なる部分について以下、説明する。本実施形態においては、第１の実施形態（図１）における熱拡散金属板１４とリード１５とを一体化した熱拡散金属板付リード２０を設けた。熱拡散金属板付リード２０と半導体チップ１とは、はんだ２１によって接合される。熱拡散金属板付リード２０と、絶縁基板３上の配線パターン５とは、超音波接合により接合される。熱拡散金属板付リード２０の超音波接合される部分２０１は、他の部分２０２よりも薄く造られる。熱拡散金属板付リード２０の超音波接合される部分を薄くすることにより、熱伝導による放熱性能を確保しつつ、絶縁基板３への超音波接合時のダメージを回避することができる。また、熱拡散金属板とリードとを一体化することにより、両者を接続することによって生じる熱抵抗成分をなくすことができるので、半導体チップ１から冷却媒体までのトータルの熱抵抗を低減することができる。
図４に本発明の更に他の実施形態（第４の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態は、第３の実施形態に近い構成であるが、熱拡散金属板リード２０と絶縁基板３上の配線パターン５とをはんだ１７によって接合している。熱拡散金属板付リード２０のはんだ接続部分２０１の厚さは他の部分２０２よりも薄く造られる。熱拡散金属板付リード２０のはんだ接続部分の厚さを薄くすることにより、はんだのひずみが低減されるので、熱伝導による放熱性能を確保しつつ、はんだ部分の高い信頼性を得ることができる。
図５に本発明の更に他の実施形態（第５の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態において第１の実施形態と異なる部分について以下、説明する。本実施形態においては、半導体チップ１にリード１５を、直接、超音波接合している。また、リード１５と絶縁基板３上の配線パターン５との接合部も超音波接合をしている。リード１５の超音波接合する部分１５１および１５２は薄く、中央部分１５３は厚く造られる。半導体チップや絶縁基板との接続部分のリードの厚さを中央部分１５３よりも薄くすることにより、超音波接合時における半導体チップや絶縁基板へのダメージを抑えることができ、信頼性を確保しつつ熱抵抗の小さいパワー半導体モジュールが実現される。
図６に本発明の更に他の実施形態（第６の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態において第１の実施形態と異なる部分について以下、説明する。本実施形態においては、半導体チップ１にリード１５をはんだ１８によって接合している。また、リード１５と絶縁基板３上の配線パターン５とは、はんだ１７によって接合している。リード１５のはんだ接続部分１５１および１５２は薄く、中央部分１５３ははんだ接続部分１５１および１５２よりも厚く造られる。はんだ接続部分のリードの厚さを薄くすることにより、特に線膨張係数の差が大きい半導体チップとリードの間のはんだ１８のひずみが低減されるので、熱伝導による放熱性能を確保しつつ、はんだ部分の高い信頼性を得ることができる。
図７に本発明の更に他の実施形態（第７の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態において第１の実施形態と異なる部分について以下、説明する。本実施形態では、第１の実施形態におけるリードにヒートパイプを組み込んだヒートパイプ付リード３０を用いる。図８にヒートパイプ付リード３０の詳細構造を示す。ヒートパイプ付リード３０の中央部分３０３の内部に中空部３１を設け、ここに純水等の作動流体を封入する。中空部３１の周囲部分には、毛細管構造を有するメッシュ等（ウィック）３２を設ける。ヒートパイプ付リード３０の両端部３０１、３０２は平坦な薄い形状にして、この部分には作動流体を入れない。ヒートパイプ付リード３０の端部３０１と半導体チップ１の上部に設けた熱拡散金属板１４とは、超音波接合により接合される。また、ヒートパイプ付リード３０の端部３０２と絶縁基板３上の配線パターン５も超音波接合により接合される。ヒートパイプ付リード３０の両端部を平坦にすることにより、半導体チップ１や配線パターン５とヒートパイプ付リード３０とを容易に超音波接合することが可能となる。
中空部３１の半導体チップ１に近い部分に入った作動流体は半導体チップ１からの熱によって加熱され、蒸発して蒸気になる。蒸気になった作動流体は、中空部３１の絶縁基板に近い部分において冷却されて凝縮する。凝縮した作動流体は、毛細管現象によりウィック３２を伝わって半導体チップ１に近い部分に還流され、ここで再び蒸発する。このように、ヒートパイプにおいては作動流体の相変化を伴った循環によって熱が伝えられる。
上記第７の実施形態によれば、リードにヒートパイプを組み込んだヒートパイプ付リード３０を用いているので、効率よく半導体チップ１の熱を伝えることができる。また、ヒートパイプ付リード３０の両端部３０１、３０２は平坦な薄い形状にすることにより、熱拡散金属板１４や絶縁基板３上の配線パターン５と超音波接合をすることが可能であり、製作性向上や熱抵抗の低減に有効である。
図９に本発明の更に他の実施形態（第８の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態は図７に示した第７の実施形態に近い構成であるが、半導体チップ１の上側に設けられた熱拡散金属板１４とヒートパイプ付リード３０とは、はんだ３３によって接合される。また、ヒートパイプ付リード３０と絶縁基板３上の配線パターン５とは、はんだ３４により接合される。ヒートパイプ付リード３０の両端部３０１、３０２のはんだ付けされる部分は平坦な薄い形状にして、この部分には作動流体を入れない。中央部分３０３は両端部３０１、３０２の厚さ寸法よりも太くして中空部分を設け、そこに作動流体を封入する。特に熱拡散金属板１４として、線膨張係数の値が比較的小さく、半導体チップ１の線膨張係数の値に近い金属を使い、ヒートパイプ付リード３０に線膨張係数が熱拡散金属板１４よりも大きな金属を使った場合には、はんだ接続部分となるヒートパイプ付リード３０の端部３０１（図８参照）の厚さを薄くすることにより、はんだ３３のひずみが低減されるので、ヒートパイプの効果による高い放熱性能を確保しつつ、はんだ部分の高い信頼性を確保することができる。
図１０に本発明の更に他の実施形態（第９の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態においては、第７の実施形態（図７）における熱拡散金属板１４とヒートパイプ付リード３０とを一体化した熱拡散板・ヒートパイプ付リード４０を設けた。
図１１に熱拡散板・ヒートパイプ付リード４０の拡大図を示す。熱拡散板・ヒートパイプ付リード４０と半導体チップ１とは、はんだ２１によって接合される。熱拡散板・ヒートパイプ付リード４０と、絶縁基板３上の配線パターン５とは、超音波接合により接合される。熱拡散板・ヒートパイプ付リード４０の超音波接合される部分４０２は、他の部分４０３よりも薄く造られる。熱拡散板・ヒートパイプ付リード４０の超音波接合される部分を薄くすることにより、熱伝導による放熱性能を確保しつつ、絶縁基板３への超音波接合時のダメージを回避することができる。また、熱拡散金属板とヒートパイプ付リードを一体化することにより、両者を接続することによって生じる熱抵抗をなくすことができる。
図１２に熱拡散板・ヒートパイプ付リードの別な構造の例を示す。この構造では、熱拡散板・ヒートパイプ付リード５０の熱拡散板部分５０１の全体に中空部５１が広がるように設ける。このような構造とすることにより、ヒートパイプが半導体チップ１からの熱を拡散するので、さらに半導体チップ１の温度分布を均一化することができ、熱抵抗が低減される。
図１３に本発明の更に他の実施形態（第１０の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。また、図１４に本実施形態における熱拡散板・ヒートパイプ付リード６０の構造の拡大図を示す。本実施形態は、第９の実施形態に近い構成であるが、熱拡散板・ヒートパイプ付リード６０と絶縁基板３上の配線パターン５とをはんだ３４によって接合している。この構造の熱拡散板・ヒートパイプ付リード６０においては、冷媒封入部の空洞６１を絶縁基板３上の配線パターン５との接続部分６０２にまで拡大している。また、図１５のように、熱拡散板・ヒートパイプ付リード７０の熱拡散板部分７０１の全体に中空部７１が広がるように設けてもよい。本実施形態の構造では、ヒートパイプをリード部全体に設けることができるため、放熱性能を向上することができる。
図１６に本発明の更に他の実施形態（第１１の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態では、半導体チップ１とヒートパイプ付リード３０とを、直接、超音波接合している。また、絶縁基板３上の配線パターン５とヒートパイプ付リード３０との間も超音波接合している。ヒートパイプ付リード３０の両端部３０１、３０２の超音波接合される部分は平坦な薄い形状にして、この部分には作動流体を入れない。ヒートパイプ付リード３０の両端部を平坦にすることにより、半導体チップ１や配線パターン５とヒートパイプ付リード３０とを超音波接合したときに、半導体チップ１や絶縁基板３に大きなダメージを与えることなく接合することが可能である。
図１７に本発明の更に他の実施形態（第１２の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態では、半導体チップ１および絶縁基板３上の配線パターン５と、ヒートパイプ付リード３０とをそれぞれはんだ３５、はんだ３４によって接合している。ヒートパイプ付リード３０の両端部３０１、３０２のはんだ付けされる部分は平坦な薄い形状にして、この部分には作動流体を入れない。ヒートパイプ付リード３０のはんだ接続部分の厚さを薄くすることにより、特に線膨張係数差が大きい半導体チップ１とヒートパイプ付リード３０の間のはんだ３５のひずみが低減されるので、熱伝導による放熱性能を確保しつつ、はんだ部分の高い信頼性を得ることができる。
図１８に本発明の更に他の実施形態（第１３の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態では、半導体チップ１の上部に熱拡散金属板１４を第１のはんだ２によって接続し、熱拡散金属板１４と絶縁基板３上の配線パターン５とは、厚さ１００〜２００μｍ程度の薄い金属（リボン）２２によって接続する。熱拡散金属板１４の材質は銅でもよいが、線膨張係数がシリコンの半導体チップに比較的近いモリブデン、タングステン、銅−インバー−銅複合材などにすることにより、第１のはんだ２のひずみを小さく抑えて信頼性を向上することができる。リボン２２の材質は、アルミニウムまたは銅などである。アルミニウムのリボンを用いる場合は、熱拡散金属板１４のリボン接続面にメッキ等によってニッケルや銀の被膜を設けると良い。銅のリボンを用いる場合は、熱拡散金属板１４が銅以外の材質の場合には、リボン接続面に銀または銅の被膜を設けるようにする。本実施形態によれば、熱拡散金属板１４によって、半導体チップ１の温度分布が均一化されるので、半導体チップから冷却媒体までの熱抵抗を低減することができる。
図１９に本発明の更に他の実施形態（第１４の実施形態）であるパワー半導体モジュールの構成を表す断面図を示す。本実施形態では、半導体チップ１の上部に熱拡散金属板１４を第１のはんだ２によって接続する。熱拡散金属板１４と絶縁基板３上の配線パターン５とは、ワイヤ２１によって電気的に接続する。熱拡散金属板１４の材質は銅でもよいが、線膨張係数がシリコンの半導体チップに比較的近いモリブデン、タングステン、銅−インバー−銅複合材などにすることにより、第１のはんだ２のひずみを小さく抑えて信頼性を向上することができる。ワイヤ２１の材質は、アルミニウムまたは銅である。アルミニウムのワイヤを用いる場合は、熱拡散金属板１４のワイヤ接続面にメッキ等によってニッケルや銀の被膜を設けると良い。銅のワイヤを用いる場合は、熱拡散金属板１４が銅以外の材質の場合には、ワイヤ接続面に銀または銅の被膜を設けるようにする。本実施形態によれば、熱拡散金属板１４によって、半導体チップ１の温度分布が均一化されるので、半導体チップから冷却媒体までの熱抵抗を低減することができる。
１ 半導体チップ
２ 第１のはんだ
３ 絶縁基板
４〜６ 配線パターン
７ 金属箔
８ 第２のはんだ
９ 放熱ベース板
１０ アルミワイヤ
１１ ケース
１２ 封止材
１３ 第３のはんだ
１４ 熱拡散金属板
１５ リード

Claims (13)

  1. 両側に金属箔を固着させた絶縁基板の一方の金属箔に半導体チップの一方の電極を接合し、前記絶縁基板上の他方の金属箔を放熱ベースに接合したパワー半導体モジュールにおいて、
    前記半導体チップの他方の電極に金属板を接合し、前記金属板に導電リードの一端を接合し、前記導電リードの他端を絶縁基板上の金属箔に接合し、前記導電リードの前記金属板との接合部および前記導電リードの前記絶縁基板上の金属箔との接合部を他の部分よりも薄くした
    ことを特徴とするパワー半導体モジュール。
  2. 請求項１記載のパワー半導体モジュールにおいて、
    前記金属板と前記導電リードとの接合、並びに前記絶縁基板上の前記金属箔と前記導電リードとの接合が、超音波接合により行われる
    ことを特徴とするパワー半導体モジュール。
  3. 請求項１記載のパワー半導体モジュールにおいて、
    前記金属板と前記導電リードとの接合、並びに前記絶縁基板上の前記金属箔と前記導電リードとの接合が、はんだ接合により行われる
    ことを特徴とするパワー半導体モジュール。
  4. 両側に金属箔を固着させた絶縁基板の一方の金属箔に半導体チップの一方の電極を接合し、前記絶縁基板上の他方の金属箔を放熱ベースに接合したパワー半導体モジュールにおいて、
    前記半導体チップの他方の電極に金属板と導電リードが一体化したリード付金属板を接合し、前記リード付金属板の他端を絶縁基板上の金属箔に接合し、前記リード付金属板と前記絶縁基板上の金属箔との接合部を前記リード付金属板の他の部分よりも薄くした
    ことを特徴とするパワー半導体モジュール。
  5. 請求項４記載のパワー半導体モジュールにおいて、
    前記リード付金属板は、前記半導体チップの前記他方の電極とはんだ接合され、前記絶縁基板上の前記金属箔と超音波接合される
    ことを特徴とするパワー半導体モジュール。
  6. 請求項４記載のパワー半導体モジュールにおいて、
    前記リード付金属板は、前記半導体チップの前記他方の電極および前記絶縁基板上の前記金属箔と、それぞれはんだ接合される
    ことを特徴とするパワー半導体モジュール。
  7. 両側に金属箔を固着させた絶縁基板の一方の金属箔に半導体チップの一方の電極を接合し、前記絶縁基板上の他方の金属箔を放熱ベースに接合したパワー半導体モジュールにおいて、
    前記半導体チップの他方の電極に導電リードの一端を接合し、前記導電リードの他端を絶縁基板上の金属箔に接合し、前記導電リードの前記半導体チップとの接合部および前記導電リードの絶縁基板上の金属箔との接合部を他の部分よりも薄くした
    ことを特徴とするパワー半導体モジュール。
  8. 請求項７記載のパワー半導体モジュールにおいて、
    前記半導体チップの前記他方の電極に前記導電リードの前記一端が超音波接合され、前記導電リードの前記他端が前記絶縁基板上の前記金属箔に超音波接合される
    ことを特徴とするパワー半導体モジュール。
  9. 請求項７記載のパワー半導体モジュールにおいて、
    前記半導体チップの前記他方の電極に前記導電リードの前記一端がはんだ接合され、前記導電リードの前記他端が前記絶縁基板上の前記金属箔にはんだ接合される
    ことを特徴とするパワー半導体モジュール。
  10. 請求項１乃至３記載のパワー半導体モジュールにおいて、
    前記導電リードの中央部分の他よりも厚い部分の内部に中空部を設け、前記中空部に作動流体を封入してヒートパイプを構成した
    ことを特徴とするパワー半導体モジュール。
  11. 請求項４乃至６記載のパワー半導体モジュールにおいて、
    前記リード付金属板の内部に中空部を設け、前記中空部に作動流体を封入してヒートパイプを構成した
    ことを特徴とするパワー半導体モジュール。
  12. 請求項６記載のパワー半導体モジュールにおいて、
    前記リード付金属板の金属板部分、リードの中央部分および基板との取付部分に跨ってリード付金属板の内部に中空部を設け、前記中空部に作動流体を封入してヒートパイプを構成した
    ことを特徴とするパワー半導体モジュール。
  13. 請求項７乃至９記載のパワー半導体モジュールにおいて、
    前記導体リードの中央部分の他よりも厚い部分の内部に中空部を設け、前記中空部に作動流体を封入してヒートパイプを構成した
    ことを特徴とするパワー半導体モジュール。
JP2012066501A 2012-03-23 2012-03-23 パワー半導体モジュール Active JP5965687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012066501A JP5965687B2 (ja) 2012-03-23 2012-03-23 パワー半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012066501A JP5965687B2 (ja) 2012-03-23 2012-03-23 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2013197560A JP2013197560A (ja) 2013-09-30
JP5965687B2 true JP5965687B2 (ja) 2016-08-10

Family

ID=49396087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012066501A Active JP5965687B2 (ja) 2012-03-23 2012-03-23 パワー半導体モジュール

Country Status (1)

Country Link
JP (1) JP5965687B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015142059A (ja) 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP2015153932A (ja) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 半導体モジュール
DE102015214928A1 (de) 2015-08-05 2017-02-09 Siemens Aktiengesellschaft Bauteilmodul und Leistungsmodul
US10217690B2 (en) 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
JP6565735B2 (ja) * 2016-02-24 2019-08-28 三菱マテリアル株式会社 パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法
DE102016204150A1 (de) * 2016-03-14 2017-09-14 Siemens Aktiengesellschaft Verfahren, Halbleitermodul, Stromrichter und Fahrzeug
CN110379787A (zh) * 2019-07-22 2019-10-25 重庆大学 功率半导体模块结构
FR3112241B1 (fr) * 2020-07-02 2022-08-12 Safran Dispositif de refroidissement mis en œuvre dans une application d’électronique de puissance
DE102022209665B4 (de) * 2022-09-15 2024-08-29 Zf Friedrichshafen Ag Leistungsmodul
WO2024111058A1 (ja) * 2022-11-22 2024-05-30 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4292913B2 (ja) * 2003-08-06 2009-07-08 株式会社デンソー 半導体冷却ユニット
JP4645406B2 (ja) * 2005-10-13 2011-03-09 富士電機システムズ株式会社 半導体装置
JP2008153432A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置およびその製造方法
JP4798020B2 (ja) * 2007-02-26 2011-10-19 富士電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2013197560A (ja) 2013-09-30

Similar Documents

Publication Publication Date Title
JP5965687B2 (ja) パワー半導体モジュール
US11139278B2 (en) Low parasitic inductance power module and double-faced heat-dissipation low parasitic inductance power module
JP4438489B2 (ja) 半導体装置
US8405992B2 (en) Power-electronic arrangement
JP5023604B2 (ja) 半導体装置
JP6217756B2 (ja) 半導体モジュール
JP6199397B2 (ja) 半導体装置およびその製造方法
US11133271B2 (en) Semiconductor device
WO2007145303A1 (ja) 半導体モジュールおよびその製造方法
CN108735692B (zh) 半导体装置
JP2008060172A (ja) 半導体装置
JP4935220B2 (ja) パワーモジュール装置
JP2012079914A (ja) パワーモジュールおよびその製造方法
JP2018133527A (ja) 半導体装置及び半導体装置の製造方法
JP2008258547A (ja) 半導体装置およびその製造方法
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP6003624B2 (ja) 半導体モジュール
JP4146888B2 (ja) 半導体モジュールと半導体モジュールの製造方法
JP2004006603A (ja) 半導体パワーデバイス
JP6448418B2 (ja) 電力用半導体装置
JP2005116702A (ja) パワー半導体モジュール
JP4645406B2 (ja) 半導体装置
JP2013120866A (ja) 半導体装置
JP3972519B2 (ja) パワー半導体モジュール
JP2016174034A (ja) 半導体パワーモジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160704

R150 Certificate of patent or registration of utility model

Ref document number: 5965687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350