JP5958414B2 - Ｄｃｄｃコンバータ及びこのｄｃｄｃコンバータを備えた電源装置 - Google Patents

Description

本発明は、インダクタとコンデンサとの共振を利用した電流共振型コンバータを備えた電源装置に関する。

スイッチング損失が小さく、高効率なＤＣＤＣコンバータとして、特許文献１に開示されているような電流共振型コンバータが知られている。図１７は、一般的なハーフブリッジ構成の電流共振型コンバータを示した回路図である。この回路は、トランスＴ１の一次側にコンデンサＣｒとインダクタＬｒとからなる直列共振部を備えている。Ｌｍは、トランスＴ１の励磁インダクタであり、この励磁インダクタＬｍとンデンサＣｒとの共振は、並列共振になる。トランスＴ１の二次側には、ダイオードＤ３とダイオードＤ４とからなる整流回路が構成されている。ダイオードＤ３とダイオードＤ４のアノードは、トランスＴ１の二次側巻線の両端にそれぞれ接続され、これらのカソードは双方ともコンデンサＣ４の正極側の端子に接続されている。トランスＴ１の二次側巻線はセンタータップを有し、このセンタータップはコンデンサＣ４の負極側の端子に接続されている。コンデンサＣ４に並列に接続された抵抗ＲＬは負荷抵抗である。

図１８は、図１７に示した電流共振型コンバータの各部の電圧波形と電流波形を示している。上から一番目と二番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のゲートに印加される駆動電圧の電圧波形をそれぞれ示し、三番目と四番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のドレイン・ソース間の電圧波形をそれぞれ示している。これらの電圧波形からも分かるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４は、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。

上から五番目と六番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４を流れる電流の電流波形をそれぞれ示し、上から七番目の波形は、コンデンサＣｒとインダクタＬｒを流れる共振電流Ｉｒの電流波形を示し、上から八番目の波形は、コンデンサＣｒの両端の電圧波形を示している。共振電流Ｉｒは、トランジスタ（ＦＥＴ）Ｑ３がオンしているときは、トランジスタ（ＦＥＴ）Ｑ３を流れ、トランジスタ（ＦＥＴ）Ｑ４がオンしているときは、トランジスタ（ＦＥＴ）Ｑ４を流れる。トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４は、それぞれのボディーダイオードを介して電流が流れているときにオンする。このようにスイッチングさせることにより、電圧と電流の重なりが少なくなり、高効率化、低ノイズ化が可能になる。上から九番目と十番目の波形は、ダイオードＤ３を流れる電流の電流波形とダイオードＤ４を流れる電流の電流波形をそれぞれ示している。これらの電流波形からも分かるように、トランジスタ（ＦＥＴ）Ｑ３がオンしているときは、ダイオードＤ３に電流が流れ、トランジスタ（ＦＥＴ）Ｑ４がオンしているときは、ダイオードＤ４に電流が流れる。尚、共振電流Ｉｒには励磁電流Ｉｍが含まれており、共振電流Ｉｒから励磁電流Ｉｍを差し引いた電流（斜線部分）だけがトランスＴ１を介して２次側に供給される。

次に、トランスＴ１の一次側の回路に印加される入力電圧ＶｉｎとランスＴ１の二次側の回路から出力される出力電圧Ｖｏの関係について説明する。図１９は、図１７に示した電流共振型コンバータの基本波周波数に着目した等価回路を示す回路図である。この等価回路で、電圧Ｖｓの振幅は下記の式１で与えられ、電圧Ｖａｃの振幅は下記の式２で与えられ、等価負荷抵抗Ｒａｃは下記の式３で与えられる。但し、ｎは、センタータップにより２つに分割されたそれぞれの二次側巻線の巻数を基準とした一次側巻線の巻数（一次側巻線の巻数：二次側巻線の巻数＝ｎ：１）である（一次側巻線の巻数：二次側巻線の巻数＝ｎ：１）。

この回路において、共振周波数ｆ_０は下記の式４で与えられ、特性インピーダンスＺ_０は下記の式５で与えられ、電圧変換率Ｍ（ｆｓｗ＝ｆ_０のときのＶｏ／Ｖｉｎ（＝Ｖａｃ／Ｖｓ）を基準とした電圧変換率）は下記の式６で与えられる。

尚、式６において、Ｑ、λ及びＦは、下記の式７〜９で与えられる。但し、ｆｓｗはトランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数である。

ここで、式６からも分かるように、スイッチング周波数ｆｓｗと共振周波数ｆ_ｏが等しい（Ｆ＝１）ときは、電圧変換率Ｍは１となり、Ｆが１より大きいときは、Ｆを大きくすると電圧変換率Ｍは小さくなっていく。そして、この電圧変換率Ｍは、Ｑ及びλにも依存している。

このように電流共振型コンバータでは、スイッチング周波数ｆｓｗを変化させることにより、電圧変換率Ｍを変化させることができるので、ＰＦＭ（Pulse Frequency Modulation）制御により出力電圧Ｖｏの調整が行われる。次に、スイッチング周波数ｆｓｗを変化させたときの電圧変換率Ｍの変化を、グラフを参照して説明する。図２０は、λ＝０．２のときのＦと電圧変換率Ｍの関係を示したグラフであり、図２１は、λ＝０．５のときのＦと電圧変換率Ｍの関係を示したグラフである。これらのグラフにおいて、電圧変換率Ｍは、ｆｓｗ＝ｆ_０のときの電圧変換率を１としたときの比率で示されている。また、図２０と図２１には、Ｑ＝０（Ｒａｃ＝∞）、Ｑ＝０．４（Ｒａｃ＝２．５×Ｚ_０）及びＱ＝０．８（Ｒａｃ＝１．２５×Ｚ_０）のときのＦと電圧変換率Ｍの関係がそれぞれ示されている。

図２０で、点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ_０と等しいときに対応する。式６からも分かるように、ｆｓｗ＝ｆ_０（Ｆ＝１）のときは、Ｑの値に関わらず、電圧変換率Ｍは同じ値になる。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを振周波数ｆ_０の０．６倍の周波数（０．６×ｆ_０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ_０の１．６倍の周波数（１．６×ｆ_０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．６〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ_０から１．６×ｆ_０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ_０の０．６倍の周波数（０．６×ｆ_０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ_０の１．６倍の周波数（１．６×ｆ_０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．６〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ_０から１．６×ｆ_０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。Ｑ＝０の曲線とＱ＝０．４の曲線の比較からも分かるように、スイッチング周波数ｆｓｗが同じであっても、等価負荷抵抗Ｒａｃが小さくなるにつれて、つまり、負荷抵抗ＲＬが小さくなるにつれて、電圧変換率Ｍが小さくなる。

図２１においても、図２０と同様に、点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ_０と等しいときに対応する。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを振周波数ｆ_０の０．７倍の周波数（０．７×ｆ_０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ_０の１．６倍の周波数（１．６×ｆ_０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．７〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．７×ｆ_０から１．６×ｆ_０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ_０の０．７倍の周波数（０．７×ｆ_０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ_０の１．６倍の周波数（１．６×ｆ_０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．７〜１．６の間で変化させた場合（スイッチング周波数ｆｓｗを０．７×ｆ_０から１．６×ｆ_０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。図２１においても、図２０と同様に、等価負荷抵抗Ｒａｃが小さくなるにつれて、つまり、負荷抵抗ＲＬが小さくなるにつれて、電圧変換率Ｍが小さくなる。

ここで、λ＝０．２のときのグラフ（図２０）とλ＝０．５のときのグラフ（図２１）の比較、又は式６からも分かるように、Ｆが１より大きい範囲では、電圧変換率Ｍは、λが大きくなるにつれて小さくなる。従って、出力電圧Ｖｏの調整可能範囲の下限を低くしたい場合には、λを大きくすればよい。しかしながら、λを大きくするために、励磁インダクタを小さくすると、励磁インダクタを流れる励磁電流Ｉｍが増加し、トランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４の導通損失及びトランスＴ１の１次側銅損が増加してしまう。このように、図１７に示した電流共振型コンバータ単独では、高効率化と、下限側の出力電圧調整可能範囲の拡大の双方を達成することができない。

次に、降圧コンバータと電流共振型コンバータを直列に接続して構成されたコンバータについて説明する。特許文献２に開示されているように、前段のコンバータ（降圧コンバータ）で出力電圧の制御を行い、後段のコンバータ（ハーフブリッジ構成のコンバータ）を一定の電圧変換率で動作させる技術が一般に知られている。図２２は、この技術を電流共振型コンバータに適用した場合の回路図である。この回路は、力率改善回路１１、降圧コンバータ１２、電流共振型コンバータ１３、第１の制御回路１４、第２の制御回路１５及び指令電圧生成回路１６により構成されている。

力率改善回路１１は、交流電圧を全波整流するダイオードブリッジＢＤ１と、電流波形を電圧波形に相似な正弦波の波形に整形する昇圧チョッパー回路とで構成されている。この昇圧チョッパー回路は、インダクタＬ１、トランジスタ（ＦＥＴ）Ｑ１、ダイオードＤ１及びコンデンサＣ１により構成されている。第１の制御回路１４は、コンデンサＣ１とダイオードＤ１の接続部に生成される電圧Ｖｐが所定の電圧値になるようにトランジスタ（ＦＥＴ）Ｑ１のオンオフを制御する。

降圧コンバータ１２は、トランジスタ（ＦＥＴ）Ｑ２、ダイオードＤ２、インダクタＬ２及びコンデンサＣ２により構成されている。この降圧コンバータ１２は、電圧Ｖｐを降圧して、コンデンサＣ２とインダクタＬ２の接続部の電圧である電圧Ｖｂを生成する。第２の制御回路１５は、電流共振型コンバータ１３から出力される出力電圧Ｖｏを指令電圧生成回路１６から与えられる目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ２のオン期間を制御する。つまり、第２の制御回路１５は、出力電圧Ｖｏと目標電圧Ｖｔｇｔに基づいてトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を調整する。この第２の制御回路１５が行うＰＷＭ（Pulse Width Modulation）制御により出力電圧Ｖｏの調整が行われる。

電流共振型コンバータ１３は、ランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４、コンデンサＣ３、インダクタＬ３、トランスＴ１、ダイオードＤ３、ダイオードＤ４及びコンデンサＣ４により構成されている。この電流共振型コンバータ１３は、所定の電圧変換率で動作する。例えば、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４は、共振周波数ｆ_０でオンオフするように設定される。トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４を共振周波数ｆ_０でオンオフさせた場合、負荷抵抗が変動しても電圧変換率が変化しないため、電流共振型コンバータ１３に入力される電圧Ｖｂは、常に、一定の電圧変換率で変換される。そして、変換された電圧は、出力電圧Ｖｏとして出力される。

このように、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４を、共振周波数ｆ_０でオンオフさせた場合、電流共振型コンバータ１３に入力された電圧Ｖｂは、常に、一定の電圧変換率で変換されるので、降圧コンバータ１２により電流共振型コンバータ１３に入力される電圧Ｖｂが調整されれば、それに応じて出力電圧Ｖｏも調整される。

特開平７−２３６２７１ 特開２００３−１９９３３３

上記のように降圧コンバータ１２と電流共振型コンバータ１３を直列に接続して構成されたコンバータの場合、電流共振型コンバータ１３のλを小さい値に設定することができるため、電流共振型コンバータ１３の効率を高くすることができる。また、電流共振型コンバータ１３に入力される電圧Ｖｂを降圧コンバータ１２によって調整することができるので、出力電圧Ｖｏの調整可能範囲の下限を低くすることもできる。しかしながら、降圧コンバータ１２でのスイッチング損失を低減しなければ、回路全体としての高効率化を図ることができない。

そこで、本発明は、降圧コンバータと電流共振型コンバータを直列に接続して構成されたＤＣＤＣコンバータを備えた電源装置において、降圧コンバータでのスイッチング損失を低減させることを目的とする。

また、本発明は、降圧コンバータと電流共振型コンバータを直列に接続して構成されたＤＣＤＣコンバータを備えた電源装置に好適な制御システムを提供することを目的とする。

本発明に係るＤＣＤＣコンバータは、ＰＷＭ制御によりスイッチング動作の時比率が制御される降圧コンバータがＰＦＭ制御によりスイッチング動作のスイッチング周波数が制御される共振型コンバータの前段又は後段に設けられたＤＣＤＣコンバータであって、前記ＤＣＤＣコンバータの出力電圧と当該出力電圧の目標値に基づいて操作量を生成する操作量生成手段と、前記操作量に第１の定数を乗算した値である第１の算出値に基づいて前記時比率を調整するための第１の指令値を生成する第１の指令値生成手段と、前記操作量から第２の定数を減算した値に第３の定数を乗算し、更に当該乗算により得られた値に第４の定数を加算した値である第２の算出値に基づいて前記スイッチング周波数を調整するための第２の指令値を生成する第２の指令値生成手段とを備え、前記第１の指令値生成手段は、前記第１の算出値を前記ＰＷＭ制御における最大時比率に対応する第１の制限値以下の値に制限するように構成され、当該制限された前記第１の算出値に基づいて前記第１の指令値を生成し、前記第２の定数は、前記第１の制限値を前記第１の定数で除算した値に設定され、前記第３の定数は、前記ＰＦＭ制御における最大スイッチング周波数に基づいて決まる第２の制限値に設定され、前記第２の指令値生成手段は、前記第２の算出値を前記第２の制限値以上の値に制限するように構成され、当該制限された前記第２の算出値に基づいて前記第２の指令値を生成する。

また、本発明に係るＤＣＤＣコンバータにおいては、前記第２の定数が前記第１の制限値を前記第１の定数で除算した値よりも小さい値に設定されてもよい。

また、本発明に係るＤＣＤＣコンバータにおいては、前記第１の制限値が１であることが好ましい。

また、本発明に係る電源装置は、上記ＤＣＤＣコンバータのうちのいずれかのＤＣＤＣコンバータを備える。

本発明に係るＤＣＤＣコンバータよれば、ＤＣＤＣコンバータを構成する降圧コンバータ及び共振型コンバータに対する指令値は、ともにＤＣＤＣコンバータの出力電圧と当該出力電圧の目標値に基づいて生成される操作量から算出される。そして、降圧コンバータの時比率に関する指令値は、操作量が所定の値を超えると１に維持され、共振型コンバータのスイッチング周波数を調整するための周期に関する指令値は、操作量が所定の値に到達するまでは最小周期に維持され、操作量が所定の値を超えると操作量の変化に従って変化する。このような指令値が用いられているため、降圧コンバータには、当該降圧コンバータによる降圧が必要になったときだけ降圧動作を行わせることができる。降圧コンバータに降圧動作を行わせる必要がないとき、つまり、操作量が所定の値を超えているときには降圧コンバータの時比率が１に維持されるので、降圧コンバータでのスイッチング損失を低減させることができる。また、降圧コンバータ及び共振型コンバータに対する指令値が、１つの操作量から生成されるため、降圧コンバータ及び共振型コンバータに対する安定した制御を実現することができる。

本発明に係る電源装置の構成を示した回路図である。 電流共振型コンバータにおけるスイッチング周波数と電圧変換率の関係を示したグラフである。 本発明に係る電源装置の動作を説明するためのタイミングチャートである。 本発明に係る電源装置の制御システム（制御系）を示したブロック線図である。 本発明に係る電源装置の制御システム（制御系）における操作量と指令値の関係を示したグラフである。 本発明に係る電源装置の制御システム（制御系）における操作量と指令値の関係を示したグラフである。 本発明に係る電源装置の制御システム（制御系）を示したブロック線図である。 本発明に係る電源装置の制御システム（制御系）における操作量と指令値の関係を示したグラフである。 トランスＴ１の漏れインダクタを共振インダクタとする場合の等価回路である。 トランスＴ１に直列に接続された外部インダクタを共振インダクタとする場合の等価回路である。 トランスＴ１の漏れインダクタと外部インダクタを共振インダクタする場合の等価回路である。 共振コンデンサの構成を説明するための回路図である。 共振コンデンサの構成を説明するための回路図である。 フルブリッジ構成の電流共振型コンバータ構の成を示した回路図である。 整流回路の構成を示した回路図である。 降圧コンバータと電流共振型コンバータの接続順序を説明するための回路図である。 ハーフブリッジ構成の電流共振型コンバータの構成を示した回路図である。 電流共振型コンバータの動作を説明するためのタイミングチャートである。 電流共振型コンバータの等価回路を示した回路図である。 電流共振型コンバータにおけるスイッチング周波数と電圧変換率の関係を示したグラフである。 電流共振型コンバータにおけるスイッチング周波数と電圧変換率の関係を示したグラフである。 従来の電源装置の構成を示した回路図である。

以下、本発明の電源装置を実施するための形態を、図面を参照して説明する。

図１は、本発明に係る電源装置を示した回路図である。この電源装置は、力率改善回路１、降圧コンバータ２、電流共振型コンバータ３、第１の制御回路４、第２の制御回路５及び指令電圧生成回路６により構成されている。

力率改善回路１は、交流電圧を全波整流するダイオードブリッジＢＤ１と、電流波形を電圧波形に相似な正弦波の波形に整形する昇圧チョッパー回路とで構成されている。この昇圧チョッパー回路は、インダクタＬ１、トランジスタ（ＦＥＴ）Ｑ１、ダイオードＤ１及びコンデンサＣ１により構成されている。第１の制御回路４は、コンデンサＣ１とダイオードＤ１の接続部に生成される電圧Ｖｐが所定の電圧値になるようにトランジスタ（ＦＥＴ）Ｑ１のオンオフを制御する。Ｖｃは、１００Ｖの商用電源であり、電圧Ｖｐは３７０〜３９０Ｖの範囲内の電圧値、例えば、３８０Ｖに設定される。

降圧コンバータ２は、トランジスタ（ＦＥＴ）Ｑ２、ダイオードＤ２、インダクタＬ２及びコンデンサＣ２により構成されている。降圧コンバータ２は、電流共振型コンバータ３のスイッチング周波数ｆｓｗが所定の周波数に到達したときに降圧動作を開始する。降圧コンバータ２が降圧動作を開始すると、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１未満となるため、コンデンサＣ２とインダクタＬ２の接続部の電圧である電圧Ｖｂは、電圧Ｖｐよりも低い電圧値になる。降圧コンバータ２が降圧動作を停止しているときには、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１に維持され（トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持され）、電圧Ｖｂと電圧Ｖｐは同じ電圧値になる。

電流共振型コンバータ３は、トランジスタ（ＦＥＴ）Ｑ３、トランジスタ（ＦＥＴ）Ｑ４、コンデンサＣ３、インダクタＬ３、トランスＴ１、ダイオードＤ３、ダイオードＤ４及びコンデンサＣ４により構成されている。この電流共振型コンバータ３においては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４が、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。このスイッチング動作により、コンデンサＣ３及びインダクタＬ３には共振電流が流れる。そして、電流共振型コンバータ３における電圧変換率は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数を変化させることにより、調整することができる。

第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに一致させるように、降圧コンバータ２の時比率（トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率）と電流共振型コンバータ３のスイッチング周波数ｆｓｗ（トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数）を制御する。この制御を、図面を参照して説明する。尚、以下の説明おいて、直列共振に関わるインダクタＬｒと並列共振に関わるインダクタＬｍによって決まるλ（＝Ｌｒ／Ｌｍ）は、０．２に設定されているものとする。また、共振周波数ｆ_０は、コンデンサＣ３とインダクタＬｒとの直列共振における共振周波数である。

図２及び図３を参照して第１の実施例を説明する。図２は、電流共振型コンバータ３のスイッチング周波数と電圧変換率の関係を示したグラフである。Ｑ（＝Ｚ_０／Ｒａｃ）は、等価負荷抵抗Ｒａｃと特性インピーダンスＺ_０により決まる値である。このグラフで、横軸は共振周波数ｆ_０を基準としたスイッチング周波数ｆｓｗの比率Ｆ（＝ｆｓｗ／ｆ_０）で示されており、縦軸はスイッチング周波数ｆｓｗが共振周波数ｆ_０と等しいときの電圧変換率（Ｖｏ／Ｖｂ）を基準とした電圧変換率Ｍで示されている。従って、ｆｓｗ＝ｆ_０のとき、Ｆ及びＭは共に１になる。

グラフ上の点Ａは、スイッチング周波数ｆｓｗが共振周波数ｆ_０と等しいときに対応する。ｆｓｗ＝ｆ_０（Ｆ＝１）のときは、Ｑの値に関わらず、電圧変換率Ｍは同じ値になる。点Ｂ１は、無負荷状態（Ｑ＝０つまりＲａｃ＝∞）で、スイッチング周波数ｆｓｗを共振周波数ｆ_０の０．６倍の周波数（０．６×ｆ_０）にしたときに対応する。点Ｂ２は、無負荷状態（Ｑ＝０）で、スイッチング周波数ｆｓｗを共振周波数ｆ_０の１．５倍の周波数（１．５×ｆ_０）にしたときに対応する。無負荷状態（Ｑ＝０）で、Ｆを０．６〜１．５の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ_０から１．５×ｆ_０までの間で変化させた場合）、電圧変換率Ｍは、点Ｂ１、点Ａ及び点Ｂ２を通る曲線上で変化する。また、点Ｃ１は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを振周波数ｆ_０の０．６倍の周波数（０．６×ｆ_０）にしたときに対応する。点Ｃ２は、Ｑ＝０．４の状態で、スイッチング周波数ｆｓｗを共振周波数ｆ_０の１．５倍の周波数（１．５×ｆ_０）にしたときに対応する。Ｑ＝０．４の状態で、Ｆを０．６〜１．５の間で変化させた場合（スイッチング周波数ｆｓｗを０．６×ｆ_０から１．５×ｆ_０までの間で変化させた場合）、電圧変換率Ｍは、点Ｃ１、点Ａ及び点Ｃ２を通る曲線上で変化する。

図２のグラフからも分かるように、電流共振型コンバータ３のスイッチング周波数ｆｓｗを共振周波数ｆ_０の０．６倍の周波数である最小周波数ｆｍｉｎ（＝０．６×ｆ_０）から共振周波数ｆ_０の１．５倍の周波数である最大周波数ｆｍａｘ（＝１．５×ｆ_０）までの間で変化させたき、電圧変換率Ｍは、スイッチング周波数ｆｓｗが最小周波数ｆｍｉｎになったときに最大となり、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘになったときに最小になる。また、スイッチング周波数ｆｓｗが共振周波数ｆ_０と異なる場合には、電圧変換率ＭはＱの値に応じて変化する。つまり、電圧変換率Ｍは、等価負荷抵抗Ｒａｃが変動すると、それに応じて変化する。例えば、スイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持した状態で、等価負荷抵抗Ｒａｃが変動し、その結果としてＱが０〜０．４の間で変化すると、電圧変換率Ｍは点Ｂ２と点Ｃ２を結ぶ直線で変化する。尚、図２に示した例では、点Ｂ２に対応する電圧変換率Ｍは、０．９になるように設定されている。

第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔに一致させるように、スイッチング周波数ｆｓｗを最小周波数ｆｍｉｎから最大周波数ｆｍａｘの間で変化させるスイッチング周波数ｆｓｗの制御を行う。ここで、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達するまでは、このスイッチング周波数ｆｓｗの制御により、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように電圧変換率Ｍが調整される。このとき、降圧コンバータ２の時比率は１に維持されている。つまり、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。このようにトランジスタ（ＦＥＴ）Ｑ２がオン状態に維持されているとき、スイッチング損失（トランジスタ（ＦＥＴ）Ｑ２がオンするとき、又はオフするときに生じる損失）、ダイオードＤ２の損失及びインダクタＬ２の鉄損が生じないので、降圧コンバータ２で生じる損失を低く抑えることができる。

一方、電流共振型コンバータ３のスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したとき、第２の制御回路５は、スイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持した状態で、降圧コンバータ２の時比率を調整する。このとき、降圧コンバータ２の時比率は１より小さくなり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。つまり、降圧コンバータ２が降圧動作を開始する。この降圧動作により、電流共振型コンバータ３に入力される電圧Ｖｂが力率改善回路１によって生成される電圧Ｖｐよりも低くなる。このようにして電圧Ｖｂを降下させるのは、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときには、電流共振型コンバータ３の電圧変換率Ｍをこれ以上小さくすることができないためである。電圧変換率Ｍをこれ以上小さくすることができなくなったとき、つまり、スイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときには、次のような制御が行われる。指令電圧生成回路６から与えられる目標電圧Ｖｔｇｔが電流共振型コンバータ３から出力される出力電圧Ｖｏよりも低いときには、第２の制御回路５が降圧コンバータ２の時比率を小さくしていく。降圧コンバータ２の時比率が小さくなっていくと、電流共振型コンバータ３に入力される電圧Ｖｂが降下するため、出力電圧Ｖｏも降下する。第２の制御回路５は、出力電圧Ｖｏが目標電圧Ｖｔｇｔと等しくなるまで、降圧コンバータ２の時比率を小さくしていく。反対に、目標電圧Ｖｔｇｔが出力電圧Ｖｏよりも高いときには、第２の制御回路５が降圧コンバータ２の時比率を大きくしていく。降圧コンバータ２の時比率が大きくなっていくと、電流共振型コンバータ３に入力される電圧Ｖｂが上昇するため、出力電圧Ｖｏも上昇する。第２の制御回路５は、出力電圧Ｖｏが目標電圧Ｖｔｇｔと等しくなるまで、降圧コンバータ２の時比率を大きくしていく。このように、第２の制御回路５は、降圧コンバータ２の時比率を制御することにより、電流共振型コンバータ３に入力される電圧Ｖｂを調整し、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させる。

次に、図３を参照して、降圧コンバータ２と電流共振型コンバータ３の動作を説明する。図３は、降圧コンバータ２のトランジスタ（ＦＥＴ）Ｑ２並びに電流共振型コンバータ３のトランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４のスイッチング動作を説明するためのタイミングチャートである。図３において、上から一番目と二番目の波形は、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のゲートに印加される駆動電圧の電圧波形をそれぞれ示し、上から四番目の波形は、トランジスタ（ＦＥＴ）Ｑ２のゲートに印加される駆動電圧の電圧波形を示している。尚、トランジスタ（ＦＥＴ）Ｑ２〜４は、駆動電圧がハイレベルのときにオンしロウレベルのときにオフする。また、上から三番目に、トランジスタ（ＦＥＴ）Ｑ３及びトランジスタ（ＦＥＴ）Ｑ４がオンオフするスイッチング周波数ｆｓｗの変化が示され、上から五番目に、降圧コンバータ２から出力される電圧Ｖｂと、力率改善回路１から出力される電圧Ｖｐの比（Ｖｂ／Ｖｐ）が示されている。

期間Ｔａにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは上昇していき、トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている。この期間、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるために、スイッチング周波数ｆｓｗを上昇させていく。その結果、電流共振型コンバータ３から出力される出力電圧Ｖｏは、スイッチング周波数ｆｓｗの上昇に応じて降下していく。そして、時点ｔ１でスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達し、期間Ｔｂに移行する。

期間Ｔｂにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは、最大周波数ｆｍａｘに維持される。一方、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１未満となり、トランジスタ（ＦＥＴ）Ｑ２がスイッチング動作を開始する。この期間、第２の制御回路５は、電流共振型コンバータ３のスイッチング周波数ｆｓｗを最大周波数ｆｍａｘに維持しつつ、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を制御する。つまり、等価負荷抵抗Ｒａｃの変化の影響がなければ、第２の制御回路５は、目標電圧Ｖｔｇｔが降下したときにトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を降下させ、目標電圧Ｖｔｇｔが上昇したときにトランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率を上昇させる。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が降下すると、降圧コンバータ２から出力される電圧Ｖｂが降下するため、Ｖｂ／Ｖｐの値が小さくなっていき、出力電圧Ｖｏが降下する。トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が上昇すると、降圧コンバータ２から出力される電圧Ｖｂが上昇するため、Ｖｂ／Ｖｐの値が大きくなっていき、出力電圧Ｖｏが上昇する。そして、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１になると電圧Ｖｐと電圧Ｖｂが等しくなるため、Ｖｂ／Ｖｐの値は１になる。この例では、時点ｔ２で、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率が１になる。そして、この期間は、時点ｔ２で終了し、期間Ｔｃに移行する。

期間Ｔｃにおいては、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗは降下していき、トランジスタ（ＦＥＴ）Ｑ２がオンオフする時比率は１に維持されている（トランジスタ（ＦＥＴ）Ｑ２はオン状態に維持されている）。この期間、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるように、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを制御する。この例では、第２の制御回路５は、電流共振型コンバータ３から出力される出力電圧Ｖｏを目標電圧Ｖｔｇｔに一致させるために、トランジスタ（ＦＥＴ）Ｑ３とトランジスタ（ＦＥＴ）Ｑ４のスイッチング周波数ｆｓｗを降下させていく。このとき、電流共振型コンバータ３から出力される出力電圧Ｖｏは、等価負荷抵抗Ｒａｃの変化の影響がなければ、スイッチング周波数ｆｓｗが降下するにつれて上昇していく。

上述のように、本実施例では、トランジスタ（ＦＥＴ）Ｑ２は、電流共振型コンバータ３のスイッチング周波数ｆｓｗが最大周波数ｆｍａｘに到達したときにだけ、スイッチング動作を開始する。従って、トランジスタ（ＦＥＴ）Ｑ２が、常時、スイッチング動作を行っている場合よりも、降圧コンバータ２における損失を低減することができる。

次に、降圧コンバータ２及び電流共振型コンバータ３のスイッチング動作を制御する制御システム（制御系）を、図面を参照して説明する。図４は、この制御システム（制御系）のブロック線図を示している。このブロック線図に示されているように、この制御システム（制御系）は、減算器２１、ＰＩＤ制御器２２、乗算器２３、制限器２４、減算器２５、乗算器２６、加算器２７及び制限器２８により構成されている。

この制御システム（制御系）おいて、ＰＷＭ制御により時比率Ｄが制御されている降圧コンバータ２に対する指令値（第１の指令値）は、減算器２１、ＰＩＤ制御器２２、乗算器２３及び制限器２４により生成される。一方、ＰＦＭ制御によりスイッチング周波数ｆｓｗが制御されている電流共振型コンバータ３に対する指令値（第２の指令値）は、減算器２１、ＰＩＤ制御器２２、減算器２５、乗算器２６、加算器２７及び制限器２８により生成される。このように、この制御システム（制御系）は、降圧コンバータ２に対する第１の指令値を生成するためのブロックと電流共振型コンバータ３に対する第２の指令値を生成するためのブロックを含んでいる。そして、減算器２１からＰＩＤ制御器２２までは、第１の指令値を生成する側と第２の指令値を生成する側とで共用されている。

つぎに、この制御システム（制御系）を構成する各要素について説明する。減算器２１は、出力電圧Ｖｏの目標値である目標電圧Ｖｔｇｔから出力電圧Ｖｏを減算する。この減算により得られた差分値（Ｖｔｇｔ−Ｖｏ）は、ＰＩＤ制御器２２に入力される。尚、減算器２１は、出力電圧Ｖｏから目標電圧Ｖｔｇｔを減算するような構成であってもよい。

ＰＩＤ制御器２２は、差分値（Ｖｔｇｔ−Ｖｏ）又は差分値（Ｖｏ−Ｖｔｇｔ）に基づいて操作量Ｕを生成する。この操作量Ｕは、比例制御、積分制御及び微分制御の３つを組み合わせた制御に基づいて生成される。ＰＩＤ制御器２２は、比例制御、積分制御及び微分制御のうちのいずれか１つを用いた制御により、又はこれらのうちの２つを組み合わせた制御により、操作量Ｕを生成する制御器に置き換えることもできる。但し、一般的な電源装置においては、比例制御、積分制御及び微分制御の３つの組み合せた制御器、比例制御及び積分制御の２つの組み合せた制御器、又は比例制御及び微分制御の２つの組み合せた制御器を用いることが好ましい。尚、降圧コンバータ２に対する第１の指令値及びと電流共振型コンバータ３に対する第２の指令値は、共にＰＩＤ制御器２２により生成される操作量Ｕに基づいて生成される。

次に、降圧コンバータ２に対する第１の指令値を生成する経路について説明する。乗算器２３には、ＰＩＤ制御器２２により生成された操作量Ｕが入力される。乗算器２３は、操作量Ｕに第１の定数Ｋａを乗算した値（第１の算出値）を出力する。この第１の算出値（Ｕ×Ｋａ）は、制限器２４により、所定の最大時比率Ｄｍａｘが上限になるように制限されたうえで、降圧コンバータ２のＰＷＭ制御における時比率Ｄの指令値として出力される。つまり、第１の算出値（Ｕ×Ｋａ）が最大時比率Ｄｍａｘより小さいときは、第１の算出値（Ｕ×Ｋａ）が時比率Ｄの指令値として出力される。そして、第１の算出値（Ｕ×Ｋａ）が最大時比率Ｄｍａｘと等しいとき、又は最大時比率Ｄｍａｘより大きいときは、最大時比率Ｄｍａｘが時比率Ｄの指令値として出力される。

次に、電流共振型コンバータ３に対する第２の指令値を生成する経路について説明する。減算器２５は、ＰＩＤ制御器２２により生成された操作量Ｕから第２の定数Ａを減算した値（Ｕ−Ａ）を出力する。第２の定数Ａは、例えば、Ｄｍａｘ／Ｋａ（最大時比率Ｄｍａｘを第１の定数Ｋａで除算した値）に設定される。乗算器２６は、減算器２５から出力される値に第３の定数Ｋｂを乗算した値（（Ｕ−Ａ）×Ｋｂ）を出力する。加算器２７は、乗算器２６から出力される値に第４の定数Ｂを加算した値（第２の算出値＝（Ｕ−Ａ）×Ｋｂ＋Ｂ）を出力する。第４の定数は、例えば、ＰＦＭ制御における最大のスイッチング周波数（最大周波数ｆｍａｘ）に対応する周期（最小周期Ｔｍｉｎ＝１／ｆｍａｘ）に設定される。加算器２７から出力される第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）は、制限器２８により、所定の最小周期Ｔｍｉｎが下限になるように制限されたうえで、電流共振型コンバータ３のＰＦＭ制御にける周期Ｔの指令値（つまり、スイッチング周波数ｆｓｗを調整するための指令値）として出力される。つまり、第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）が最小周期Ｔｍｉｎと等しいとき、又は第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）が最小周期Ｔｍｉｎより小さいときは、最小周期Ｔｍｉｎが周期Ｔの指令値として出力される。そして、第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）が最小周期Ｔｍｉｎより大きいときは、第２の算出値（（Ｕ−Ａ）×Ｋｂ＋Ｂ）が周期Ｔの指令値として出力される。

上記のように、電流共振型コンバータ３に対する第２の指令値は、スイッチング周波数ｆｓｗの値としてではなく、スイッチングの周期Ｔの値として生成される。しかし、スイッチング周波数ｆｓｗはスイッチングの周期Ｔの逆数なので、スイッチングの周期Ｔの指令値を生成することにより、間接的に又は実施的にスイッチング周波数ｆｓｗの指令値を生成している。

次に、ＰＩＤ制御器２２により生成された操作量Ｕ、降圧コンバータ２に対する第１の指令値である時比率Ｄ及び電流共振型コンバータ３に対する第２指令値である周期Ｔの関係を、図面を参照して説明する。図５はこれらの関係を示したグラフであり、操作量Ｕが横軸に、時比率Ｄ及び周期Ｔが縦軸に割り当てられている。

時比率Ｄは、最大時比率Ｄｍａｘに到達するまでは、一定の傾きで増加していく。この傾きは、第１の定数Ｋａによって決まる。つまり、操作量Ｕの変化に対する時比率Ｄの変化の度合いは、第１の定数Ｋａを大きくすると大きくなり、第１の定数Ｋａを小さくすると小さくなる。また、時比率Ｄが最大時比率Ｄｍａｘに到達すると、操作量Ｕが増加しても、時比率Ｄは一定値（最大時比率Ｄｍａｘ）に維持される。

周期Ｔは、操作量Ｕが第２の定数Ａに到達するまでは、操作量Ｕが増加しても一定値（最小周期Ｔｍｉｎ）に維持される。操作量Ｕが第２の定数Ａを超えると、周期Ｔは一定の傾きで増加していく。この傾きは、第３の定数Ｋｂによって決まる。つまり、操作量Ｕの変化に対する周期Ｔの変化の度合いは、第３の定数Ｋｂを大きくすると大きくなり、第３の定数Ｋｂを小さくすると小さくなる。また、第３の定数Ｋｂは、操作量Ｕが最大操作量Ｕｍａｘに到達したときに、周期Ｔが最大周期Ｔｍａｘ（最小周波数ｆｍｉｎの逆数）に到達するように設定される。また、第２の定数ＡをＤｍａｘ／Ｋａ（最大時比率Ｄｍａｘを第１の定数Ｋａで除算した値）に設定し、第４の定数Ｂを最小周期Ｔｍｉｎに設定することにより、時比率Ｄが増加から一定値に切り替るときに、周期Ｔが一定値から増加に切り替るようにすることができる。つまり、このように設定すれば、周期Ｔが最小周期Ｔｍｉｎに維持されているときに、時比率Ｄが操作量Ｕの変化に応じて変化し、時比率Ｄが最大時比率Ｄｍａｘに維持されているときに、周期Ｔが操作量Ｕの変化に応じて変化するようにすることができる。

次に、電流共振型コンバータ３のスイッチング周波数ｆｓｗが最大周波数ｆｍａｘより小さいときに、降圧コンバータ２の降圧動作を停止させたい場合の実施例（第２の実施例）を、図６を参照して説明する。降圧コンバータ２は、時比率Ｄが１のときに、降圧動作を停止し、入力電圧を電圧変換することなく出力する。従って、図６に示したよう、最大時比率Ｄｍａｘは１に設定される。また、第２の定数Ａを１／Ｋａに設定することにより、操作量Ｕが１／ＫａからＵｍａｘまでの範囲において、時比率Ｄは１に維持される。一方、電流共振型コンバータ３のスイッチング周波数ｆｓｗを調整するための周期Ｔの指令値は、この範囲において、操作量Ｕの変化に応じて変化する。

また、この設定では、操作量Ｕが０から１／Ｋａまでの範囲において、電流共振型コンバータ３のスイッチング周波数ｆｓｗは最大周波数ｆｍａｘに維持される。一方、降圧コンバータ２の時比率Ｄを調整するための指令値は、この範囲において、操作量Ｕの変化に応じて変化する。

次に、限られた操作量Ｕの範囲において、操作量Ｕの変化に基づいた時比率Ｄの変化及び周期Ｔの変化の双方を許容する場合の実施例（第３の実施例）を、図７及び図８を参照して説明する。図７に示されている第３の実施例の制御システム（制御系）では、最大時比率Ｄｍａｘは１に設定され、第２の定数Ａは０．９／Ｋａに設定される。

このように設定した場合、図７に示したように、時比率Ｄは操作量Ｕが１／Ｋａを超えると１に維持される。一方、周期Ｔは操作量Ｕが０．９／Ｋａを超えると操作量Ｕの変化に基づいた変化を開始する。従って、操作量Ｕが０．９／Ｋａから１／Ｋａまでの範囲においては、時比率Ｄが操作量Ｕの変化に基づいて変化すると共に、周期Ｔも操作量Ｕの変化に基づいて変化する。

次に、電流共振型コンバータの共振回路の構成方法について図面を参照して説明する。この共振回路において、直列共振に関わるインダクタ（直列共振インダクタ）と並列共振に関わるインダクタ（並列共振インダクタ）は、以下のようにして構成される。図９は、直列共振インダクタを、トランスＴ１の漏れインダクタＬｒｐ、Ｌｒｓにより構成した場合を示している。この場合、トランスＴ１を疎結合にし、このトランスＴ１に共振コンデンサを接続することにより共振回路が構成される。このとき、トランスＴ１の結合係数は０．８〜０．９程度に設定される。尚、トランスＴ１の励磁インダクタＬｍは、並列共振インダクタになる。

図１０は、直列共振インダクタを、外部インダクタＬａｄｄにより構成した場合を示している。この場合、トランスＴ１を密結合にし、このトランスＴ１に外部インダクタＬａｄｄと共振コンデンサを接続することにより共振回路が構成される。尚、トランスＴ１の励磁インダクタＬｍは、図１０の場合と同様に、並列共振インダクタになる。

図１１は、直列共振インダクタを、外部インダクタＬａｄｄと漏れインダクタＬｒｐ、Ｌｒｓにより構成した場合を示している。この場合、トランスＴ１を疎結合にし、このトランスＴ１に外部インダクタＬａｄｄと共振コンデンサを接続することにより共振回路が構成される。尚、トランスＴ１の励磁インダクタＬｍは、図１０の場合と同様に、並列共振インダクタになる。

次に、共振回路の共振コンデンサの構成方法について説明する。図１２は、コンデンサＣ１１及びコンデンサＣ１２により、共振コンデンサを構成した場合を示している。この場合、直流電源Ｖｉｎの両端にコンデンサＣ１１とコンデンサＣ１２が直列に接続され、コンデンサＣ１１とコンデンサＣ１２の接続部にトランスＴ１の一次巻線の一端が接続される。

図１３は、コンデンサＣ１３、コンデンサＣ１４及びコンデンサＣ１５により、共振コンデンサを構成した場合を示している。この場合、直流電源Ｖｉｎの両端にコンデンサＣ１４とコンデンサＣ１５が直列に接続され、コンデンサＣ１４とコンデンサＣ１５の接続部とトランスＴ１の一次巻線の一端との間にコンデンサＣ１３が接続される。また、コンデンサＣ１４及びコンデンサＣ１５の過負荷保護のために、これらのコンデンサにダイオードＤ１１及びダイオード１２を並列に接続してもよい。この例では、コンデンサＣ１４と並列にダイオードＤ１１が接続されており、この接続において、ダイオードＤ１１のカソードは直流電源Ｖｉｎの正極側に接続される。また、コンデンサＣ１５と並列にダイオードＤ１２が接続されており、この接続において、ダイオードＤ１２のアノードは直流電源Ｖｉｎの負極側に接続される。尚、このようにダイオードＤ１１及びダイオード１２を接続することにより、出力電圧の垂下を行わせることも可能になる。

また、本実施１から３では、ハーフブリッジ構成の電流共振型コンバータを用いたが、図１４に示したようなフルブリッジ構成の電流共振型コンバータであってもよい。この回路では、直流電源Ｖｉｎの両端にトランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１２が直列に接続され、更に、トランジスタ（ＦＥＴ）Ｑ１３とトランジスタ（ＦＥＴ）Ｑ１４も直流電源Ｖｉｎの両端に直列に接続されている。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１２の接続部は、共振回路を構成するコンデンサＣｒとインダクタＣｒを介してトランスＴ１の一次巻線の一端に接続され、トランジスタ（ＦＥＴ）Ｑ１３とトランジスタ（ＦＥＴ）Ｑ１４の接続部は、トランスＴ１の一次巻線の他端に接続されている。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１４が同時にオンし、トランジスタ（ＦＥＴ）Ｑ１２とトランジスタ（ＦＥＴ）Ｑ１３が同時にオンする。トランジスタ（ＦＥＴ）Ｑ１１とトランジスタ（ＦＥＴ）Ｑ１４の組と、トランジスタ（ＦＥＴ）Ｑ１２とトランジスタ（ＦＥＴ）Ｑ１３の組は、ほぼ５０％の時比率で、デッドタイムを挟んで交互にオンする。

また、トランスＴ１の二次側に設けられる整流回路は、図１５に示したようなダイオードブリッジ１０であってもよい。

上述のように、本発明に係るコンバータの一部をなす電流共振型コンバータには色々な構成があるが、共振電流が流れるスイッチング素子のスイッチング周波数により電圧変換率が調整されるように構成されていれば、その構成は、特に、限定されることはない。従って、電流共振型コンバータは、トランスＴ１の一次巻線又は二次巻線にコンデンサが並列に接続された電流共振型コンバータ（いわゆるＬＣＣコンバータ）であっても、同様に実施することができる。また、降圧コンバータについても、降圧動作をするように構成されていれば、その構成は、特に、限定されることはない。

また、上記の実施例では、降圧コンバータを電流共振型コンバータの前段に接続した場合について説明したが、本発明は、降圧コンバータを電流共振型コンバータの後段に接続した場合にも同様に実施することができる。つまり、図１６に示したように、電流共振型コンバータの出力が降圧コンバータの入力に接続される構成であっても、本発明を同様に実施することができる。尚、このように降圧コンバータを電流共振型コンバータの後段に接続した場合、降圧コンバータから出力される出力電圧を、指令電圧生成回路から与えられる目標電圧に一致させるように、降圧コンバータ及び電流共振型コンバータの動作が制御される。

１ 力率改善回路
２ 降圧コンバータ
３ 電流共振型コンバータ
４ 第１の制御回路
５ 第２の制御回路
６ 指令電圧生成回路
７ 第３の制御回路
８ 第４の制御回路

Claims (4)

1. ＰＷＭ制御によりスイッチング動作の時比率が制御される降圧コンバータがＰＦＭ制御によりスイッチング動作のスイッチング周波数が制御される共振型コンバータの前段又は後段に設けられたＤＣＤＣコンバータであって、
   前記ＤＣＤＣコンバータの出力電圧と当該出力電圧の目標値に基づいて操作量を生成する操作量生成手段と、
   前記操作量に第１の定数を乗算した値である第１の算出値に基づいて前記時比率を調整するための第１の指令値を生成する第１の指令値生成手段と、
   前記操作量から第２の定数を減算した値に第３の定数を乗算し、更に当該乗算により得られた値に第４の定数を加算した値である第２の算出値に基づいて前記スイッチング周波数を調整するための第２の指令値を生成する第２の指令値生成手段とを備え、
   前記第１の指令値生成手段は、前記第１の算出値を前記ＰＷＭ制御における最大時比率に対応する第１の制限値以下の値に制限するように構成され、当該制限された前記第１の算出値に基づいて前記第１の指令値を生成し、
   前記第２の定数は、前記第１の制限値を前記第１の定数で除算した値に設定され、
   前記第３の定数は、前記ＰＦＭ制御における最大スイッチング周波数に基づいて決まる第２の制限値に設定され、
   前記第２の指令値生成手段は、前記第２の算出値を前記第２の制限値以上の値に制限するように構成され、当該制限された前記第２の算出値に基づいて前記第２の指令値を生成するＤＣＤＣコンバータ。
2. 請求項１に記載された前記第２の定数の設定に代えて、前記第２の定数が前記第１の制限値を前記第１の定数で除算した値よりも小さい値に設定された請求項１に記載のＤＣＤＣコンバータ。
3. 前記第１の制限値が１である請求項１又は２に記載のＤＣＤＣコンバータ。
4. 請求項１乃至３のいずれか１項に記載のＤＣＤＣコンバータを備えた電源装置。