[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5951156B2 - 表面実装高周波回路 - Google Patents

表面実装高周波回路 Download PDF

Info

Publication number
JP5951156B2
JP5951156B2 JP2016507321A JP2016507321A JP5951156B2 JP 5951156 B2 JP5951156 B2 JP 5951156B2 JP 2016507321 A JP2016507321 A JP 2016507321A JP 2016507321 A JP2016507321 A JP 2016507321A JP 5951156 B2 JP5951156 B2 JP 5951156B2
Authority
JP
Japan
Prior art keywords
ground
conductor
signal line
ground conductor
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016507321A
Other languages
English (en)
Other versions
JPWO2015145623A1 (ja
Inventor
健 湯浅
健 湯浅
石田　清
清 石田
良洋 塚原
良洋 塚原
浩平 西口
浩平 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5951156B2 publication Critical patent/JP5951156B2/ja
Publication of JPWO2015145623A1 publication Critical patent/JPWO2015145623A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14156—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1451—Function
    • H01L2224/14515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

この発明は、誘電体基板又は半導体基板の回路形成面がプリント基板側に向けて実装されている表面実装高周波回路に関するものである。
以下の特許文献１に開示されている表面実装高周波回路では、回路形成面がプリント基板側に向けられて実装されているチップの上面及び側面をメタライズしており、また、前記チップにおけるプリント基板側との接続部の周囲をメタライズしている。
この表面実装高周波回路では、上記のようなメタライズを施すことで、外部への不要信号の放射を抑圧している。
以下の特許文献２に開示されている表面実装高周波回路では、シールドカバー筐体をチップの外側に配置することで、シールドカバー筐体の外部への不要信号の放射を抑圧している。
特開平１０−１２６７５号公報（図１） 特開２００７−１６５７３９号公報（図１）
従来の表面実装高周波回路は以上のように構成されているので、特許文献１の場合、チップの上面及び側面をメタライズするには、チップを個片化した後にメタライズを施すメタライズプロセスを適用する必要がある。しかし、チップを構成する誘電体又は半導体を作製するウェハプロセスのみではメタライズプロセスが完結しないため、製造工程が複雑化してしまう課題があった。
一方、特許文献２の場合、チップを構成する誘電体又は半導体を作製するウェハプロセスで、シールドカバー筐体をチップの外側に配置することができるが、別途、シールドカバー筐体を用意する必要があるため、部品点数が増えてしまう課題があった。
この発明は上記のような課題を解決するためになされたもので、シールドカバー筐体などの部品を別途用意することなく、ウェハプロセスのみで完結する簡素な作製プロセスで、外部への不要信号の放射を抑圧することができる表面実装高周波回路を得ることを目的とする。
この発明に係る表面実装高周波回路は、第１のグラウンド導体が第１の面に形成され、高周波回路の信号線導体、第２のグラウンド導体及び前記高周波回路が第１の面と対向している第２の面に形成されている第１の基板と、第１の基板における第２の面側に堆積されており、第２のグラウンド導体と電気的に接続される層間接続用グラウンド導体と、信号線導体と電気的に接続される層間接続用信号線導体とが内部に形成されている絶縁層と、層間接続用グラウンド導体と電気的に接続されるグラウンド導体接続部材と、層間接続用信号線導体と電気的に接続される信号線導体接続部材と、グラウンド導体接続部材と電気的に接続される表層グラウンド導体と、信号線導体接続部材と電気的に接続される表層信号線導体とが表層に形成されている第２の基板とを備え、信号線導体接続部材の周りを取り囲むように、グラウンド導体接続部材が複数離散的に配置され、かつ、層間接続用信号線導体の周りを取り囲むように、層間接続用グラウンド導体が複数離散的に配置されているようにしたものである。
この発明によれば、信号線導体接続部材の周りを取り囲むように、複数のグラウンド導体接続部材が離散的に配置され、かつ、層間接続用信号線導体の周りを取り囲むように、複数の層間接続用グラウンド導体が離散的に配置されているように構成したので、シールドカバー筐体などの部品を別途用意することなく、ウェハプロセスのみで完結する簡素な作製プロセスで、外部への不要信号の放射を抑圧することができる効果がある。
この発明の実施の形態１による表面実装高周波回路を示す側面図である。 この発明の実施の形態１による表面実装高周波回路を示す断面図である。 図１の表面実装高周波回路の構造による効果を３次元電磁界シミュレーションで計算した結果を示す説明図である。 この発明の実施の形態２による表面実装高周波回路を示す側面図である。 この発明の実施の形態２による表面実装高周波回路を示す断面図である。 この発明の実施の形態３による表面実装高周波回路を示す側面図である。 この発明の実施の形態３による表面実装高周波回路を示す断面図である。 この発明の実施の形態４による表面実装高周波回路を示す側面図である。 この発明の実施の形態４による表面実装高周波回路を示す断面図である。 この発明の実施の形態５による表面実装高周波回路を示す側面図である。 この発明の実施の形態５による表面実装高周波回路を示す断面図である。
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。
実施の形態１．
図１はこの発明の実施の形態１による表面実装高周波回路を示す側面図である。
図２（ａ）は図１の表面実装高周波回路におけるＡ−Ａ’面での断面図、図２（ｂ）は図１の表面実装高周波回路におけるＢ−Ｂ’面での断面図、図２（ｃ）は図１の表面実装高周波回路におけるＣ−Ｃ’面での断面図である。
なお、図１の側面図は、図２（ａ）の表面実装高周波回路におけるＤ−Ｄ’面での断面図でもある。
この実施の形態１の表面実装高周波回路は、半導体基板１０の回路形成面がプリント基板６０側に向けて実装されている。
図１及び図２において、第１の基板である半導体基板１０は、第１のグラウンド導体であるグラウンド導体１１が上面（第１の面）に形成され、第２のグラウンド導体であるグラウンド導体２１、高周波回路２３の信号線導体２２及び高周波回路２３が下面（第１の面と対向している第２の面）に形成されている。
また、半導体基板１０の内部には上面と下面を貫通する穴が設けられ、その穴にはグラウンド導体１１とグラウンド導体２１を電気的に接続する柱状グラウンド導体１２が設けられている。
半導体基板１０の下層には絶縁層３０が堆積されている。図１の例では、絶縁層３０が３層堆積されている。
絶縁層３０の内部にはグラウンド導体２１と電気的に接続される層間接続用グラウンド導体３１と、信号線導体２２と電気的に接続される層間接続用信号線導体３２とが形成されている。図１の例では、絶縁層３０が３層であるため、２つの層間接続用グラウンド導体３１が電気的に接続された状態で積み重ねられており、また、２つの層間接続用信号線導体３２が電気的に接続された状態で積み重ねられている。
また、絶縁層３０の内部には、信号線導体を含む高周波回路３６が配置されている。
絶縁層３０の下面にはグラウンドパッド４１と信号線パッド４２が設けられている。
グラウンドパッド４１はグラウンド導体３３を介して層間接続用グラウンド導体３１と電気的に接続されており、信号線パッド４２は信号線導体３４を介して層間接続用信号線導体３２と電気的に接続されている。
外部接続用グラウンド導体５１はグラウンドパッド４１と電気的に接続された状態で、グラウンドパッド４１により保持されている。
外部接続用信号線導体５２は信号線パッド４２と電気的に接続された状態で、信号線パッド４２により保持されている。
なお、グラウンド導体３３、グラウンドパッド４１及び外部接続用グラウンド導体５１からグラウンド導体接続部材が構成されている。
また、信号線導体３４、信号線パッド４２及び外部接続用信号線導体５２から信号線導体接続部材が構成されている。
図１の例では、層間接続用グラウンド導体３１は、図１のＡ−Ａ’面側あるいはＡ−Ａ’面反対側から法線方向を見たときに、グラウンドパッド４１と異なる位置に形成されている。
同様に、層間接続用信号線導体３２は、図１のＡ−Ａ’面側あるいはＡ−Ａ’面反対側から法線方向を見たときに、信号線パッド４２と異なる位置に形成されている。
層間接続用信号線導体３２の周りを取り囲むように、複数の層間接続用グラウンド導体３１及び複数の柱状グラウンド導体１２が離散的に配置されている。
また、信号線パッド４２及び外部接続用信号線導体５２の周りを取り囲むように、複数のグラウンドパッド４１及び複数の外部接続用グラウンド導体５１が離散的に配置されている。
この実施の形態１では、複数離散的に配置されている層間接続用グラウンド導体３１の配列が、複数離散的に配置されているグラウンドパッド４１の配列より内側である。
第２の基板であるプリント基板６０は、絶縁層３０の下側に設けられており、表層グラウンド導体であるグラウンドパッド６１と、表層信号線導体である信号線パッド６２とが表層に形成されている。
グラウンドパッド６１は信号線パッド６２の周りを取り囲むように配置されており、外部接続用グラウンド導体５１と電気的に接続されている。
信号線パッド６２は外部接続用信号線導体５２と電気的に接続されている。
プリント基板６０の内層には信号線導体７２とグラウンド導体８１が形成されており、信号線導体７２は柱状信号線導体７４を介して信号線パッド６２と電気的に接続され、グラウンド導体８１は複数の柱状グラウンド導体８３を介してグラウンドパッド６１と電気的に接続されている。
次にウェハプロセスについて説明する。
絶縁層３０における層間接続用グラウンド導体３１と層間接続用信号線導体３２は、ウェハプロセス上で作製される構造であり、１層当り、数ミクロン程度の層厚である絶縁層３０を半導体基板１０の表面に積層した後、層間接続用グラウンド導体３１と層間接続用信号線導体３２を絶縁層３０に貫通させることで形成する。
さらに、表面に絶縁層３０を積層してから、層間接続用グラウンド導体３１と層間接続用信号線導体３２を絶縁層３０に貫通させるという順序を繰り返して作製する。
このプロセスを実行して、絶縁層３０の層数が増加するにつれて、層間接続用グラウンド導体３１と層間接続用信号線導体３２を配置する部分には窪み３５が蓄積される。
したがって、図１のＡ−Ａ’面側あるいはＡ−Ａ’面反対側から法線方向を見たときに、層間接続用グラウンド導体３１をグラウンドパッド４１と同一の位置に配置し、また、層間接続用信号線導体３２を信号線パッド４２と同一の位置に配置すると、窪み３５の影響を受けて、グラウンドパッド４１と信号線パッド４２の平坦性が阻害される。
グラウンドパッド４１と信号線パッド４２の平坦性が阻害された場合、外部接続用グラウンド導体５１及び外部接続用信号線導体５２において、接続不良が発生する可能性が高くなる。
そこで、この実施の形態１では、図１のＡ−Ａ’面側あるいはＡ−Ａ’面反対側から法線方向を見たときに、層間接続用グラウンド導体３１をグラウンドパッド４１と異なる位置に配置するとともに、層間接続用信号線導体３２を信号線パッド４２と異なる位置に配置している。
これにより、グラウンドパッド４１と信号線パッド４２の平坦性を確保することが可能な構造となる。
このとき、層間接続用信号線導体３２の配置層に関しては、層間接続用信号線導体３２の周りを取り囲むように、複数の層間接続用グラウンド導体３１、複数のグラウンド導体２１及び複数の柱状グラウンド導体１２を離散的に配置している。
また、信号線導体３４、信号線パッド４２及び外部接続用信号線導体５２の配置層に関しては、信号線導体３４、信号線パッド４２及び外部接続用信号線導体５２の周りを取り囲むように、複数のグラウンド導体３３、複数のグラウンドパッド４１及び複数の外部接続用グラウンド導体５１を離散的に配置している。
これにより、半導体基板１０の外部に漏洩する不要信号の放射を適切に抑圧することと、ウェハプロセスにより完結する製造簡素化を同時に満たす構造を得ている。
プリント基板６０では、信号線パッド６２、信号線導体７２及び柱状信号線導体７４の周りを取り囲むように、グラウンドパッド６１、グラウンド導体８１及び複数の柱状グラウンド導体８３を配置している。
これにより、半導体基板１０側での不要放射の抑圧効果に加え、プリント基板６０の外部に漏洩する不要信号の放射についても適切に抑圧することが可能になる。
ここで、図３は図１の表面実装高周波回路の構造による効果を３次元電磁界シミュレーションで計算した結果を示す説明図である。
図３では、半導体基板１０の比誘電率を１２．９、絶縁層３０の比誘電率を３．５、外部接続用グラウンド導体５１の間隔を０．７ｍｍ、プリント基板６０の比誘電率を３．７として電磁界シミュレーションを実施して、外部へ漏洩する不要信号の周波数特性を表している。
周波数２０ＧＨｚ以下において、入力信号に対する不要信号の割合が十分に低い−６０ｄＢの値を確保することができており、不要信号の放射の抑圧効果について確認することができる。
以上で明らかなように、この実施の形態１によれば、信号線パッド４２及び外部接続用信号線導体５２の周りを取り囲むように、複数のグラウンドパッド４１及び複数の外部接続用グラウンド導体５１が離散的に配置され、かつ、層間接続用信号線導体３２の周りを取り囲むように、複数の層間接続用グラウンド導体３１及び複数の柱状グラウンド導体１２が離散的に配置されているように構成したので、シールドカバー筐体などの部品を別途用意することなく、ウェハプロセスのみで完結する簡素な作製プロセスで、外部への不要信号の放射を抑圧することができる効果を奏する。
また、この実施の形態１によれば、信号線パッド６２、信号線導体７２及び柱状信号線導体７４の周りを取り囲むように、グラウンドパッド６１、グラウンド導体８１及び複数の柱状グラウンド導体８３が配置されているので、プリント基板６０の外部に漏洩する不要信号の放射についても適切に抑圧することができる効果を奏する。
さらに、この実施の形態１によれば、図１のＡ−Ａ’面側あるいはＡ−Ａ’面反対側から法線方向を見たときに、層間接続用グラウンド導体３１をグラウンドパッド４１と異なる位置に配置するとともに、層間接続用信号線導体３２を信号線パッド４２と異なる位置に配置しているので、グラウンドパッド４１と信号線パッド４２の平坦性を確保して、外部接続用グラウンド導体５１及び外部接続用信号線導体５２での接続不良の発生を防止することができる効果を奏する。
なお、この実施の形態１では、第１の基板が半導体基板１０である例を示したが、第１の基板として、半導体基板１０と同様の構造を有する誘電体基板を適用するようにしてもよい。
また、この実施の形態１では、層間接続用グラウンド導体３１とグラウンドパッド４１が、グラウンド導体３３によって、１対１で接続される例を示したが、隣り合うグラウンドパッド４１同士をグラウンド導体３３によって接続するようにしてもよい。また、層間接続用信号線導体３２の周りを取り囲んでいる全てのグラウンドパッド４１をグラウンド導体３３によって接続するようにしてもよい。
同様に、隣り合う層間接続用グラウンド導体３１同士をグラウンド導体３３によって接続するようにしてもよく、また、層間接続用信号線導体３２の周りを取り囲んでいる全ての層間接続用グラウンド導体３１をグラウンド導体３３によって接続するようにしてもよい。
また、この実施の形態１では、図１のＡ−Ａ’面側あるいはＡ−Ａ’面反対側から法線方向を見たときに、層間接続用グラウンド導体３１と柱状グラウンド導体１２が同一の位置に配置されている例を示したが、図１のＡ−Ａ’面側あるいはＡ−Ａ’面反対側から法線方向を見たときに、層間接続用グラウンド導体３１と柱状グラウンド導体１２が別の位置に配置されていてもよい。
ただし、この場合、層間接続用グラウンド導体３１と柱状グラウンド導体１２は、少なくとも１以上の箇所において、グラウンド導体２１を介して電気的に接続されている必要がある。
実施の形態２．
図４はこの発明の実施の形態２による表面実装高周波回路を示す側面図である。
図５（ａ）は図４の表面実装高周波回路におけるＡ−Ａ’面での断面図、図５（ｂ）は図４の表面実装高周波回路におけるＢ−Ｂ’面での断面図、図５（ｃ）は図４の表面実装高周波回路におけるＣ−Ｃ’面での断面図である。
なお、図４の側面図は、図５（ａ）の表面実装高周波回路におけるＤ−Ｄ’面での断面図でもある。
この実施の形態２の表面実装高周波回路は、上記実施の形態１と同様に、複数離散的に配置されている層間接続用グラウンド導体３１及び柱状グラウンド導体１２の配列が、複数離散的に配置されているグラウンドパッド４１の配列より内側であるが、層間接続用グラウンド導体３１及び柱状グラウンド導体１２の配列が、グラウンドパッド４１の配列と互い違いの位置になるように配置している構造である。
その他の構造については、上記実施の形態１と同様である。
この実施の形態２でも、上記実施の形態１と同様に、層間接続用グラウンド導体３１とグラウンドパッド４１の電気的な接続にグラウンド導体３３が利用される。
グラウンド導体３３を用いて、層間接続用グラウンド導体３１と近接する１つのグラウンドパッド４１と接続されていればよいが、グラウンド導体３３を用いて、２つ以上のグラウンドパッド４１と同時に接続されていてもよい。
また、上記実施の形態１と同様に、層間接続用信号線導体３２の周りを取り囲んでいる全てのグラウンドパッド４１をグラウンド導体３３によって接続するようにしてもよいし、層間接続用信号線導体３２の周りを取り囲んでいる全ての層間接続用グラウンド導体３１をグラウンド導体３３によって接続するようにしてもよい。
この実施の形態２では、図５（ａ）及び図５（ｂ）に示される層間接続用グラウンド導体３１及び柱状グラウンド導体１２で囲まれる領域の内側が高周波回路２３の配置可能エリアとなる。
このため、上記実施の形態１の構造では、高周波回路２３を配置することできない半導体基板１０の四隅付近の領域を回路配置エリアとして利用することができる。その結果、同一チップサイズ、同一のグラウンドパッドピッチの条件において、回路形成エリアの拡大が可能となる。
したがって、この実施の形態２によれば、上記実施の形態１と同様の効果が得られる他に、高周波回路２３の形成エリアを拡大することができる効果が得られる。
実施の形態３．
図６はこの発明の実施の形態３による表面実装高周波回路を示す側面図である。
図７（ａ）は図６の表面実装高周波回路におけるＡ−Ａ’面での断面図、図７（ｂ）は図６の表面実装高周波回路におけるＢ−Ｂ’面での断面図、図７（ｃ）は図６の表面実装高周波回路におけるＣ−Ｃ’面での断面図である。
なお、図６の側面図は、図７（ａ）の表面実装高周波回路におけるＤ−Ｄ’面での断面図でもある。
上記実施の形態１，２の表面実装高周波回路は、複数離散的に配置されている層間接続用グラウンド導体３１及び柱状グラウンド導体１２の配列が、複数離散的に配置されているグラウンドパッド４１の配列より内側である構造の例を示したが、この実施の形態３の表面実装高周波回路は、複数離散的に配置されている層間接続用グラウンド導体３１及び柱状グラウンド導体１２の配列と、複数離散的に配置されているグラウンドパッド４１の配列とが同じ周回上にある構造をなしている。
その他の構造については、上記実施の形態１，２と同様である。
この実施の形態３でも、上記実施の形態１，２と同様に、層間接続用グラウンド導体３１とグラウンドパッド４１の電気的な接続にグラウンド導体３３が利用される。
グラウンド導体３３を用いて、層間接続用グラウンド導体３１と近接する１つのグラウンドパッド４１と接続されていればよいが、グラウンド導体３３を用いて、２つ以上のグラウンドパッド４１と同時に接続されていてもよい。
また、上記実施の形態１，２と同様に、層間接続用信号線導体３２の周りを取り囲んでいる全てのグラウンドパッド４１をグラウンド導体３３によって接続するようにしてもよいし、層間接続用信号線導体３２の周りを取り囲んでいる全ての層間接続用グラウンド導体３１をグラウンド導体３３によって接続するようにしてもよい。
この実施の形態３では、図７（ａ）及び図７（ｂ）に示される層間接続用グラウンド導体３１及び柱状グラウンド導体１２で囲まれる領域の内側が高周波回路２３の配置可能エリアとなる。
このため、上記実施の形態１，２よりも、高周波回路２３の配置領域を拡大することができる。
また、この実施の形態３では、グラウンドパッド４１が配列される周回方向へグラウンド導体３３を配置することで、層間接続用グラウンド導体３１とグラウンドパッド４１の電気的な接続を簡素に実現することが可能になる。
この結果、上記実施の形態１，２では、信号線導体３４が配置される半導体基板１０及び絶縁層３０の内部領域側にグラウンド導体３３を引き伸ばしている構造となっていたが、この実施の形態３では、グラウンド導体３３を引き伸ばす構造が不要になるため、絶縁層３０に形成する引き出し線路や、絶縁層３０に形成する高周波回路３６の配置領域を拡大することが可能になる。
したがって、この実施の形態３によれば、上記実施の形態１と同様の効果が得られる他に、高周波回路２３，３６の形成エリアを拡大することができる効果が得られる。
実施の形態４．
図８はこの発明の実施の形態４による表面実装高周波回路を示す側面図である。
図９（ａ）は図８の表面実装高周波回路におけるＡ−Ａ’面での断面図、図９（ｂ）は図８の表面実装高周波回路におけるＢ−Ｂ’面での断面図、図９（ｃ）は図８の表面実装高周波回路におけるＣ−Ｃ’面での断面図である。
なお、図８の側面図は、図９（ａ）の表面実装高周波回路におけるＤ−Ｄ’面での断面図でもある。
上記実施の形態１，２の表面実装高周波回路は、複数離散的に配置されている層間接続用グラウンド導体３１及び柱状グラウンド導体１２の配列が、複数離散的に配置されているグラウンドパッド４１の配列より内側である構造の例を示したが、この実施の形態３の表面実装高周波回路は、複数離散的に配置されている層間接続用グラウンド導体３１及び柱状グラウンド導体１２の配列が、複数離散的に配置されているグラウンドパッド４１の配列より外側である構造をなしている。
その他の構造については、上記実施の形態１，２と同様である。
この実施の形態４でも、上記実施の形態１〜３と同様に、層間接続用グラウンド導体３１とグラウンドパッド４１の電気的な接続にグラウンド導体３３が利用される。
グラウンド導体３３を用いて、層間接続用グラウンド導体３１と近接する１つのグラウンドパッド４１と接続されていればよいが、グラウンド導体３３を用いて、２つ以上のグラウンドパッド４１と同時に接続されていてもよい。
また、上記実施の形態１〜３と同様に、層間接続用信号線導体３２の周りを取り囲んでいる全てのグラウンドパッド４１をグラウンド導体３３によって接続するようにしてもよいし、層間接続用信号線導体３２の周りを取り囲んでいる全ての層間接続用グラウンド導体３１をグラウンド導体３３によって接続するようにしてもよい。
この実施の形態４では、図９（ａ）及び図９（ｂ）に示される層間接続用グラウンド導体３１及び柱状グラウンド導体１２で囲まれる領域の内側が高周波回路２３の配置可能エリアとなる。
このため、上記実施の形態１〜３よりも、高周波回路２３の配置領域を拡大することができる。
また、この実施の形態４では、上記実施の形態１〜３よりも、絶縁層３０に形成する引き出し線路や、絶縁層３０に形成する高周波回路３６の配置領域を拡大することが可能になる。
したがって、この実施の形態４によれば、上記実施の形態１と同様の効果が得られる他に、高周波回路２３，３６の形成エリアを拡大することができる効果が得られる。
実施の形態５．
図１０はこの発明の実施の形態５による表面実装高周波回路を示す側面図である。
図１１（ａ）は図１０の表面実装高周波回路におけるＡ−Ａ’面での断面図、図１１（ｂ）は図１０の表面実装高周波回路におけるＢ−Ｂ’面での断面図、図１１（ｃ）は図１０の表面実装高周波回路におけるＣ−Ｃ’面での断面図である。
なお、図１０の側面図は、図１１（ａ）の表面実装高周波回路におけるＤ−Ｄ’面での断面図でもある。
この実施の形態５の表面実装高周波回路は、上記実施の形態１の表面実装高周波回路に対して、複数離散的に配置されているグラウンドパッド４１及び層間接続用グラウンド導体３１により囲まれる内側の領域（絶縁層３０、半導体基板１０の中央部付近）に、新たにグラウンドパッド４１、外部接続用グラウンド導体５１、層間接続用グラウンド導体３１、グラウンド導体２１及び柱状グラウンド導体１２からなる内部グラウンド群を追加している構造である。
ここで、新たに追加している内部グラウンド群におけるグラウンドパッド４１及び層間接続用グラウンド導体３１は、グラウンド導体２１を介して電気的に接続されている。また、グラウンドパッド４１は、外部接続用グラウンド導体５１を介してグラウンドパッド６１と電気的に接続されている。
その他の構造については、上記実施の形態１と同様である。
上記実施の形態１では、グラウンドパッド４１、層間接続用グラウンド導体３１及び柱状グラウンド導体１２によって囲まれる内側の領域において固有の共振周波数を有し、この共振周波数付近では、不要な結合や放射を引き起こす関係で回路特性が劣化してしまう可能性がある。
この実施の形態５では、絶縁層３０及び半導体基板１０の中央部付近に、新たにグラウンドパッド４１、層間接続用グラウンド導体３１及び柱状グラウンド導体１２を追加しているので、上記の固有の共振周波数を上昇させることができる。そのため、回路特性の劣化を回避することができるようになり、より高い周波数帯において本表面実装高周波回路の適用が可能になる。
また、上記実施の形態１では、２箇所に設けている信号線パッド４２と層間接続用信号線導体３２における信号線部間の結合が、周波数が高くなるにしたがって大きくなり、回路特性が劣化してしまう可能性がある。
この実施の形態５では、絶縁層３０及び半導体基板１０の中央部付近に、新たにグラウンドパッド４１、層間接続用グラウンド導体３１及び柱状グラウンド導体１２を追加しているので、信号線パッド４２と層間接続用信号線導体３２を電気的に隔離することが可能な構造となっている。
したがって、この実施の形態５では、上記実施の形態１と比べて、表面実装高周波回路の内部における信号線導体間の電磁界結合を低減することができるため、回路特性の劣化を回避することが可能な構造が得られる。
また、この実施の形態５では、絶縁層３０及び半導体基板１０の中央部付近に新たに追加しているグラウンドパッド４１、層間接続用グラウンド導体３１及び柱状グラウンド導体１２を介して、高周波回路２３から発生する熱を放熱させることが可能である。
即ち、この実施の形態５では、グラウンドパッド４１、層間接続用グラウンド導体３１及び柱状グラウンド導体１２を高周波回路２３の発熱部位と近い位置に配置することが可能であるため、上記実施の形態１のように、表面実装高周波回路の周囲に配置しているグラウンド導体から放熱する構造と比べて放熱効果が高くなり、より高い出力の回路を実現することが可能になる。
したがって、この実施の形態５によれば、上記実施の形態１と同様の効果が得られる他に、不要な結合や放射に伴う回路特性の劣化を回避して、より高い周波数帯への適用が可能になるとともに、放熱効果を高める構造を得て、より高い出力の回路を実現することが可能になる効果が得られる。
この実施の形態５では、２箇所の信号線パッド４２、層間接続用信号線導体３２の間にグラウンドパッド４１、層間接続用グラウンド導体３１、柱状グラウンド導体１２を１箇所に配置している構造例を示したが、グラウンド導体は２箇所以上配置してもよく、各々の信号線パッド４２、層間接続用信号線導体３２を取り囲むように上記グラウンド導体を増加させた構造を採用してもよい。
また、新たに追加しているグラウンドパッド４１、層間接続用グラウンド導体３１は、図１に記載しているグラウンドパッド４１、層間接続用グラウンド導体３１及びグラウンド導体３３を介して電気的に接続されていてもよく、信号線パッド４２、層間接続用信号線導体３２の周囲を取り囲むようにグラウンド導体３３を連続的に配置してもよい。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明に係る表面実装高周波回路は、シールドカバー筐体などの部品を別途用意することなく、ウェハプロセスのみで完結する簡素な作製プロセスで、外部への不要信号の放射を抑圧する必要があるものに適している。
１０ 半導体基板（第１の基板）、１１ グラウンド導体（第１のグラウンド導体）、１２ 柱状グラウンド導体、２１ グラウンド導体（第２のグラウンド導体）、２２ 信号線導体、２３ 高周波回路、３０ 絶縁層、３１ 層間接続用グラウンド導体、３２ 層間接続用信号線導体、３３ グラウンド導体（グラウンド導体接続部材）、３４ 信号線導体（信号線導体接続部材）、３５ 窪み、３６ 高周波回路、４１ グラウンドパッド（グラウンド導体接続部材）、４２ 信号線パッド（信号線導体接続部材）、５１ 外部接続用グラウンド導体（グラウンド導体接続部材）、５２ 外部接続用信号線導体（信号線導体接続部材）、６０ プリント基板（第２の基板）、６１ グラウンドパッド（表層グラウンド導体）、６２ 信号線パッド（表層信号線導体）、７２ 信号線導体、７４ 柱状信号線導体、８１ グラウンド導体、８３ 柱状グラウンド導体。

Claims (8)

  1. 第１のグラウンド導体が第１の面に形成され、高周波回路の信号線導体、第２のグラウンド導体及び前記高周波回路が前記第１の面と対向している第２の面に形成されている第１の基板と、
    前記第１の基板における前記第２の面側に堆積されており、前記第２のグラウンド導体と電気的に接続される層間接続用グラウンド導体と、前記信号線導体と電気的に接続される層間接続用信号線導体とが内部に形成されている絶縁層と、
    前記層間接続用グラウンド導体と電気的に接続されるグラウンド導体接続部材と、
    前記層間接続用信号線導体と電気的に接続される信号線導体接続部材と、
    前記グラウンド導体接続部材と電気的に接続される表層グラウンド導体と、前記信号線導体接続部材と電気的に接続される表層信号線導体とが表層に形成されている第２の基板とを備え、
    前記信号線導体接続部材の周りを取り囲むように、前記グラウンド導体接続部材が複数離散的に配置され、かつ、前記層間接続用信号線導体の周りを取り囲むように、前記層間接続用グラウンド導体が複数離散的に配置されていることを特徴とする表面実装高周波回路。
  2. 前記表層信号線導体の周りを取り囲むように、前記表層グラウンド導体が配置されていることを特徴とする請求項１記載の表面実装高周波回路。
  3. 前記第１のグラウンド導体と前記第２のグラウンド導体を電気的に接続する柱状グラウンド導体が前記第１の基板の内部に形成されており、
    前記第１の基板における前記第１の面から法線方向を見たときに、前記柱状グラウンド導体及び前記層間接続用グラウンド導体と、前記グラウンド導体接続部材とが異なる位置に配置されていることを特徴とする請求項１記載の表面実装高周波回路。
  4. 複数離散的に配置されている前記層間接続用グラウンド導体の配列が、複数離散的に配置されている前記グラウンド導体接続部材の配列より内側であることを特徴とする請求項１記載の表面実装高周波回路。
  5. 複数離散的に配置されている前記層間接続用グラウンド導体の配列と、複数離散的に配置されている前記グラウンド導体接続部材の配列とが同じ周回上にあることを特徴とする請求項１記載の表面実装高周波回路。
  6. 複数離散的に配置されている前記層間接続用グラウンド導体の配列が、複数離散的に配置されている前記グラウンド導体接続部材の配列より外側であることを特徴とする請求項１記載の表面実装高周波回路。
  7. 複数離散的に配置されている前記グラウンド導体接続部材及び前記層間接続用グラウンド導体により囲まれる内側の領域に、前記グラウンド導体接続部材、前記層間接続用グラウンド導体、前記第２のグラウンド導体及び前記柱状グラウンド導体からなる内部グラウンド群が更に形成されていることを特徴とする請求項３記載の表面実装高周波回路。
  8. 前記信号線導体接続部材及び前記層間接続用信号線導体からなる内部信号線群を少なくとも２箇所以上に形成し、
    前記内部グラウンド群が、隣接している前記内部信号線群の間に生じる電磁界結合を低減することを特徴とする請求項７記載の表面実装高周波回路。
JP2016507321A 2014-03-26 2014-03-26 表面実装高周波回路 Active JP5951156B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/058585 WO2015145623A1 (ja) 2014-03-26 2014-03-26 表面実装高周波回路

Publications (2)

Publication Number Publication Date
JP5951156B2 true JP5951156B2 (ja) 2016-07-13
JPWO2015145623A1 JPWO2015145623A1 (ja) 2017-04-13

Family

ID=54194220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016507321A Active JP5951156B2 (ja) 2014-03-26 2014-03-26 表面実装高周波回路

Country Status (4)

Country Link
US (1) US9691722B2 (ja)
EP (1) EP3125282B1 (ja)
JP (1) JP5951156B2 (ja)
WO (1) WO2015145623A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676244B (zh) * 2019-10-15 2020-06-16 杭州见闻录科技有限公司 一种芯片封装方法及封装结构
DE102020132641B4 (de) * 2020-12-08 2022-10-27 Infineon Technologies Ag Halbleitervorrichtungen und Verfahren zu deren Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012675A (ja) * 1996-06-21 1998-01-16 Nec Corp シールド付き表面実装部品
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2324649A (en) * 1997-04-16 1998-10-28 Ibm Shielded semiconductor package
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
US7405477B1 (en) * 2005-12-01 2008-07-29 Altera Corporation Ball grid array package-to-board interconnect co-design apparatus
JP4680763B2 (ja) * 2005-12-16 2011-05-11 住友電工デバイス・イノベーション株式会社 電子装置および半導体装置
US8866291B2 (en) * 2012-02-10 2014-10-21 Raytheon Company Flip-chip mounted microstrip monolithic microwave integrated circuits (MMICs)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012675A (ja) * 1996-06-21 1998-01-16 Nec Corp シールド付き表面実装部品
JP2008047773A (ja) * 2006-08-18 2008-02-28 National Institute Of Advanced Industrial & Technology 半導体装置

Also Published As

Publication number Publication date
EP3125282A1 (en) 2017-02-01
EP3125282B1 (en) 2019-01-30
EP3125282A4 (en) 2017-11-22
US9691722B2 (en) 2017-06-27
US20170077049A1 (en) 2017-03-16
JPWO2015145623A1 (ja) 2017-04-13
WO2015145623A1 (ja) 2015-10-01

Similar Documents

Publication Publication Date Title
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
JP6669248B2 (ja) 回路モジュール
US9648794B2 (en) Wiring board and electronic apparatus
WO2016080333A1 (ja) モジュール
JP6168943B2 (ja) Ｅｂｇ構造体、半導体デバイスおよび回路基板
KR20150073350A (ko) 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
JP2015023473A (ja) アンテナ装置
JP2014165424A (ja) 電子回路および電子機器
JP5884922B2 (ja) 積層型電子装置およびその製造方法
JP5951156B2 (ja) 表面実装高周波回路
KR101648113B1 (ko) 반도체 장치
US9019032B2 (en) EBG structure, semiconductor device, and printed circuit board
JP2018088460A (ja) シールド層を有するモジュール
JP2015141959A (ja) 高周波モジュール
JP2011066223A (ja) 回路基板
JP3798978B2 (ja) 多層配線基板
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
JP6346373B2 (ja) 電子機器
US8520354B2 (en) Multilayered board semiconductor device with BGA package
JP6419022B2 (ja) 高周波回路モジュール
JP2017050560A (ja) 高周波モジュール
WO2018034193A1 (ja) 電磁波低減構造
JP2003115704A (ja) 高周波回路
KR20140023587A (ko) 코일 구조 및 이를 구비하는 기판

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20160422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160607

R150 Certificate of patent or registration of utility model

Ref document number: 5951156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250