[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5823353B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents

不揮発性半導体記憶装置の製造方法 Download PDF

Info

Publication number
JP5823353B2
JP5823353B2 JP2012139021A JP2012139021A JP5823353B2 JP 5823353 B2 JP5823353 B2 JP 5823353B2 JP 2012139021 A JP2012139021 A JP 2012139021A JP 2012139021 A JP2012139021 A JP 2012139021A JP 5823353 B2 JP5823353 B2 JP 5823353B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
charge trap
memory cell
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012139021A
Other languages
English (en)
Other versions
JP2014003235A (ja
Inventor
基之 佐藤
基之 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012139021A priority Critical patent/JP5823353B2/ja
Priority to US13/748,101 priority patent/US8803219B2/en
Publication of JP2014003235A publication Critical patent/JP2014003235A/ja
Priority to US14/325,762 priority patent/US20140315378A1/en
Application granted granted Critical
Publication of JP5823353B2 publication Critical patent/JP5823353B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

実施形態は、不揮発性半導体記憶装置の製造方法に関する。
不揮発性半導体記憶装置、例えば、フラッシュメモリの製造方法においては、メモリセル部が一時的にフィン状に加工されるステップが存在する。また、メモリセルの微細化の進行により、このステップにおけるフィン状のメモリセル部のアスペクト比が高くなっており、フィン状のメモリセル部が倒壊するなどの問題が発生している。
そこで、この問題を解決するため、メモリセルの電荷蓄積層を、フローティングゲート層とチャージトラップ層の積層により構成するハイブリッド構造の開発が進められている。ハイブリッド構造は、電荷蓄積層の高さを抑えることができる結果として、製造工程中におけるフィン状のメモリセル部のアスペクト比を低減する技術として注目される。
しかし、ハイブリッド構造を有するメモリセルにおいては、書き込み特性の向上とデータ保持特性の向上を同時に満たすことが難しい。
特開2011-142227号公報 特開2009-290199号公報 特開2011-142246号公報 特開2011-114057号公報
実施形態は、ハイブリッド構造のメモリセルにおいて、書き込み特性の向上とデータ保持特性の向上を図る技術を提案する。
実施形態によれば、半導体層と、前記半導体層上の第１の絶縁層と、前記第１の絶縁層上の電荷蓄積層と、前記電荷蓄積層上の第２の絶縁層と、前記第２の絶縁層上のコントロールゲート電極とを具備し、前記電荷蓄積層は、前記第１の絶縁層上のフローティングゲート層と、前記フローティングゲート層上の界面絶縁層と、前記界面絶縁層上のチャージトラップ層とを備え、前記界面絶縁層の伝導帯下端は、前記チャージトラップ層のトラップ準位よりも高く、前記チャージトラップ層の伝導帯下端よりも低い不揮発性半導体記憶装置の製造方法において、前記界面絶縁層は、第１の条件として、第１及び第２のガスを含む雰囲気中で形成され、前記チャージトラップ層は、第２の条件として、前記第１のガスを含み、前記第２のガスを含まない雰囲気中で形成され、前記界面絶縁層及び前記チャージトラップ層は、同一チャンバー内で前記第１及び第２の条件の切替を行うことにより連続して形成される。
実施例のメモリセルを示す平面図。 図１のＩＩ−ＩＩ線に沿う断面図。 図１のＩＩＩ−ＩＩＩ線に沿う断面図。 実施例のメモリセルのエネルギーバンド図。 比較例のメモリセルのエネルギーバンド図。 書き込み特性を示す特性図。 データ保持特性を示す特性図。 実施例のメモリセルの製造方法を示す断面図。 実施例のメモリセルの製造方法を示す断面図。 界面絶縁層及びチャージトラップ層を連続形成する方法を示す図。 実施例のメモリセルの製造方法を示す断面図。 実施例のメモリセルの製造方法を示す断面図。 実施例のメモリセルの製造方法を示す断面図。 実施例のメモリセルの製造方法を示す断面図。
以下、図面を参照しながら実施形態を説明する。
まず、実施例に係わるメモリセルの前提となるハイブリッド構造について説明する。
ハイブリッド構造のメモリセルの特徴は、電荷蓄積層が、電気的にフローティング状態の導電層を備えるフローティングゲート層と、電荷を局所的にトラップする機能を持つ絶縁層を備えるチャージトラップ層との積層である点にある。
また、ハイブリッド構造では、フローティングゲート層をトンネルバリア層側に配置し、チャージトラップ層をブロック絶縁層側に配置し、フローティングゲート層を、ブロック絶縁層側のチャージトラップ層により多くの電荷を蓄積させるためのバッファ層として機能させる。
さらに、フローティングゲート層とチャージトラップ層の間に、チャージトラップ層に蓄積された電荷をフローティングゲート層にリークさせないための界面絶縁層を配置する点も、ハイブリッド構造の特徴の一つである。
このようなハイブリッド構造は、電荷蓄積層がフローティングゲート層又はチャージトラップ層の単層である構造に比べて、電荷蓄積層の全エリアのうち、ブロック絶縁層に近いエリア内により多くの電荷を蓄積することができるため、電荷蓄積層の高さを低くしても、閾値電圧のばらつきを低減し、十分な読み出しマージンを確保することができる。
また、ハイブリッド構造によれば、例えば、素子分離絶縁層の上面と電荷蓄積層の上面とがほぼ同じであるフラットセル構造において、製造工程中に、メモリセル部が一時的にフィン状に加工されても、そのメモリセル部のアスペクト比を低減することができるため、フィン状のメモリセル部の倒壊を防止することができる。
しかし、コンベンショナルなハイブリッド構造では、書き込み特性の向上とデータ保持特性（リテンション特性）の向上を十分に図ることができない。
そこで、これら特性を十分に向上できない理由を検証したところ、その原因は、フローティングゲート層とチャージトラップ層の間にある界面絶縁層にあることが判明した。
界面絶縁層は、チャージトラップ層に蓄積された電荷がフローティングゲート層に容易に抜けることがないように、その伝導帯下端が、チャージトラップ層の伝導帯下端よりも高くなる材料、例えば、窒化シリコン層（ＳｉＮなど）を備えるのが一般的である。
しかし、この場合、チャージトラップ層に電荷を蓄積させるためには、フローティングゲート層内の電荷を、界面絶縁層のエネルギーバリアを越えて移動させなければならず、結果として、十分な書き込み特性が得られなくなる。
また、界面絶縁層に窒化シリコン層を用いた場合、窒化シリコン層に電荷をトラップする性質があることに起因して、チャージトラップ層に蓄積された電荷がフローティングゲート層に容易に抜けてしまう。これは、界面絶縁層を設けた本来の目的が実現できないことを意味し、結果として、十分な電荷保持特性が得られなくなる。
以下の実施例では、ハイブリッド構造において、書き込み特性の向上と電荷保持特性の向上を図るために必要な界面絶縁層の特性、さらには、その特性を実現するための材料について説明する。
［構造］
図１は、不揮発性半導体記憶装置を構成するメモリセルアレイ内のメモリセルを示している。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。
本例では、素子分離絶縁層１１の上面と電荷蓄積層１４の上面とがほぼ同じであるフラットセル構造について説明するが、メモリセルＭＣの構造は、これに限られない。また、メモリセルＭＣは、二次元構造を有していても、三次元構造を有していても、いずれであっても構わない。
また、メモリセルＭＣは、電荷蓄積層１４内の電荷量に応じて、２値データ（１ビットデータ）を記憶する２値メモリであってもよいし、４値データ（２ビットデータ）以上のデータを記憶する多値メモリであってもよい。
半導体層（例えば、半導体基板）１０は、例えば、シリコン層である。素子分離絶縁層１１は、例えば、ＳＴＩ（Shallow Trench Isolation）であり、第１の方向に並び、第２の方向に延びる。素子分離絶縁層１１は、例えば、酸化シリコン層であり、半導体層１０の第３の方向にある表面上に設けられたトレンチ内に満たされる。
アクティブエリアＡＡは、素子分離絶縁層１１により挟まれた半導体層１０のことである。アクティブエリアＡＡは、素子分離絶縁層１１と同様に、第１の方向に並び、第２の方向に延びる。
アクティブエリアＡＡ内の半導体層１０上には、例えば、直列接続された複数のメモリセルＭＣが配置される。本例では、メモリセルアレイは、ＮＡＮＤ構造を有するが、これに限定されることはない。
複数のメモリセルＭＣは、それぞれ、半導体層１０の表面領域に配置される複数のソース/ドレイン領域１２と、これらソース/ドレイン領域１２間のチャネル領域上に配置されるゲート絶縁層（トンネル絶縁層）１３と、ゲート絶縁層１３上に配置される電荷蓄積層１４と、電荷蓄積層１４上に配置されるブロック絶縁層１５と、ブロック絶縁層１５上に配置されるコントロールゲート電極１６とを備える。
コントロールゲート電極１６は、第１の方向に延び、ワード線ＷＬとして機能する。
本例では、メモリセルＭＣは、ソース/ドレイン領域１２を有するが、これを省略することも可能である。なぜなら、直列接続された複数のメモリセルＭＣ間の距離が狭くなると、いわゆるフリンジ効果により、ソース/ドレイン領域１２がなくても、複数のメモリセルＭＣのチャネル領域を貫通する伝導経路を発生させることができるからである。
電荷蓄積層１４は、ゲート絶縁層１３上に配置されるフローティングゲート層１４ａと、フローティングゲート層１４ａ上に配置される界面絶縁層１４ｂと、界面絶縁層１４ｂ上に配置されるチャージトラップ層１４ｃとを備える。ハイブリッド構造の場合、フローティングゲート層１４ａは、キャリアがチャージトラップ層１４ｃ内に捕獲かつ保持され易くするための補助的な役割を担っている。
ここで、本例では、書き込み特性の向上とデータ保持特性の向上を図るために、界面絶縁層１４ｂは、以下の条件を満たす材料により構成する。
・ 伝導帯下端がチャージトラップ層のトラップ準位よりも高い
・ 伝導帯下端がチャージトラップ層の伝導帯下端よりも低い
・ 電荷トラップ性を有しない
これについては、エネルギーバンドの説明で詳述する。
また、本例では、複数のメモリセルＭＣは、フラットセル構造を有する。即ち、素子分離絶縁層１１の上面と電荷蓄積層１４の上面とがほぼ同じであり、ブロック絶縁層１５の下地がフラットになっている。
フラットセル構造では、素子分離絶縁層１１を形成する前に、メモリセル部が一時的にフィン状に加工され、微細化が進行するにつれてメモリセル部のアスペクト比（Ｈ/Ｗ）が大きくなることが知られている。
しかし、本例によれば、書き込み特性の向上及びデータ保持特性の向上に起因して、電荷蓄積層１４の高さ（第３の方向の幅）を小さくできるため、メモリセル部のアスペクト比の増加を抑制し、製造工程中にフィン状のメモリセル部が倒壊することも防止できる。
これについては、製造方法の説明で詳述する。
ブロック絶縁層１５は、積層構造を有し、第１乃至第３の層を含む。第１の層１５ａは、書き込み時のリークを防止するための高い電位障壁を有する絶縁層であり、例えば、酸化シリコン層（ＳｉＯ２）である。第２の層１５ｂは、メモリセルＭＣのカップリング比を向上させるための高い誘電率を有する絶縁層であり、例えば、酸化ハフニウム層（ＨｆＯ２）である。第３の層１５ｃは、第２の層１５ｂとコントロールゲート電極１６との反応を防止するためのバッファ層であり、例えば、酸化タンタル層（ＴａＯ）である。
本例では、ブロック絶縁層１５は、３層構造を有するが、これに限られない。例えば、ブロック絶縁層１５は、単層であってもよい。また、電荷蓄積層１４とブロック絶縁層１５の間、及び、ブロック絶縁層１５とコントロールゲート電極１６の間の少なくとも１つに、界面層が存在していてもよい。
図４は、実施例のメモリセルのエネルギーバンド図を示している。また、図５は、比較例のメモリセルのエネルギーバンド図を示している。
これらの図において、縦方向がエネルギー、横方向が各層の位置を表している。
実施例及び比較例は、界面絶縁層のバンド構造を除いて、全て同じである。即ち、両者は、前提条件として、半導体層、トンネル絶縁層、フローティングゲート層、チャージトラップ層、ブロック絶縁層及びコントロールゲート電極を、同じ構造及び同じ材料により構成し、界面絶縁層のみを異ならせて、その特性を比較したものである。
比較例では、データ保持特性の向上のため、界面絶縁層の伝導帯下端をチャージトラップ層の伝導帯下端よりも高くする。例えば、チャージトラップ層がＨｆＯ２であるときは、界面絶縁層としては、ＳｉＮを使用する。
これに対し、実施例では、まず、書き込み特性の向上のため、界面絶縁層の伝導帯下端をチャージトラップ層の伝導帯下端よりも低くする。これにより、書き込み時に、フローティングゲート層（例えば、Ｓｉ）からチャージトラップ層に移動するキャリアに対する電位障壁が低減され、書き込み特性が向上する。
また、実施例では、データ保持特性の向上のため、界面絶縁層の伝導帯下端をチャージトラップ層のトラップ準位よりも高くする。即ち、チャージトラップ層に捕獲されているキャリアがフローティングゲート層に抜けることを防止するためには、界面絶縁層の伝導帯下端をチャージトラップ層のトラップ準位よりも高くすれば足り、比較例のように、界面絶縁層の伝導帯下端をチャージトラップ層の伝導帯下端よりも高くする必要はない。
これにより、実施例では、書き込み特性の向上とデータ保持特性の向上とを両立することができる。
尚、このような条件を満たす界面絶縁層の材料としては、例えば、チャージトラップ層がＨｆＯ２であるときは、ＨｆＭｇＯを挙げることができる。即ち、ＨｆＯ２のトラップ準位は、ＨｆＯ２の伝導帯下端から約０．６５ｅＶ下に位置する。ＨｆＭｇＯは、電荷トラップ性を有しないと共に、その伝導帯下端は、ＨｆＯ２の伝導帯下端とトラップ準位の間に存在する。
実施例では、さらに、界面絶縁層とチャージトラップ層との関係を検証する。
まず、製造方法の観点からすれば、界面絶縁層及びチャージトラップ層は、同じ材料を含んでいるのが望ましい。これにより、両者を同一チャンバー内で連続して形成することができるからである。
そこで、そのような観点からチャージトラップ層の検証を行った結果、チャージトラップ層を構成する材料に、アルカリ金属又はランタノイド系材料を添加すると、電荷をトラップする機能が消滅すると共に、伝導帯下端の位置が低下することが判明した。
即ち、そのような材料を界面絶縁層として使用すれば、書き込み特性及びデータ保持特性の向上と共に、製造方法の簡略化による製造コストの低減も実現できる。
しかし、既に説明したように、界面絶縁層の伝導帯下端は、チャージトラップ層のトラップ準位よりも高くなければならない。
界面絶縁層が、チャージトラップ層を構成する材料にアルカリ金属又はランタノイド系材料を添加した材料を備える場合において、界面絶縁層の伝導帯下端がチャージトラップ層のトラップ準位よりも高くなるような材料の組み合わせとしては、現時点で、以下のものを挙げることができる。
・ チャージトラップ層
ＨｆＯ２、ＨｆＳｉＯ、ＺｒＯ２、ＺｒＳｉＯなど
・ 界面絶縁層
［チャージトラップ層を構成する材料にＭｇ（アルカリ金属）を添加した材料］
ＨｆＭｇＯ、ＨｆＭｇＳｉＯ、ＺｒＭｇＯ、ＺｒＭｇＳｉＯなど
［チャージトラップ層を構成する材料にＬａ又はＹ（ランタノイド系材料）を添加した材料］
ＨｆＬａＯ、ＨｆＬａＳｉＯ、ＺｒＬａＯ、ＺｒＬａＳｉＯ、ＨｆＹＯ、ＨｆＹＳｉＯ、ＺｒＹＯ、ＺｒＹＳｉＯなど
但し、チャージトラップ層及び界面絶縁層を構成する材料の組成比は、上述の例に限られない。例えば、チャージトラップ層及び界面絶縁層が安定な状態を維持することを条件に、それらの組成比を適宜変更することは可能である。
図６は、実施例と比較例の書き込み特性を比較する図である。
ここでは、メモリセルの書き込み特性を、書き込み電圧Ｖｐｇｍと閾値電圧の変化量ΔＶｔｈとの関係で表している。
同図によれば、書き込み電圧が同じである場合に、実施例の閾値電圧の変化量が、比較例の閾値電圧の変化量よりも大きくなることが容易に理解できる。
即ち、これは、同じ条件下で書き込みを行ったときに、実施例のメモリセルが、比較例のメモリセルに比べて、より多くの電荷をチャージトラップ層内に捕獲することができることを意味する。
このように、実施例によれば、書き込み特性を向上することができる。
図７は、実施例と比較例のデータ保持特性を比較する図である。
ここでは、メモリセルのデータ保持特性を、書き込み直後の時点からの経過時間Ｔｉｍｅと閾値電圧の変化量ΔＶｔｈとの関係で表している。
同図によれば、書き込み直後のメモリセルの閾値電圧が同じであると仮定した場合に、実施例の閾値電圧の変化量が、比較例の閾値電圧の変化量よりも小さくなることが容易に理解できる。
即ち、これは、書き込み直後に、実施例と比較例のメモリセルを同じ環境下に置いたときに、実施例のメモリセルが、比較例のメモリセルに比べて、より多くの電荷をチャージトラップ層内に保持することができることを意味する。
このように、実施例によれば、データ保持特性を向上することができる。
［製造方法］
図１乃至図３の不揮発性半導体記憶装置の製造方法を説明する。
図８乃至図１４は、図１乃至図３の不揮発性半導体記憶装置の製造方法を示している。
これらの図において、第１、第２及び第３の方向は、図１乃至図３の第１、第２及び第３の方向に対応する。また、第１及び第２の方向は、例えば、半導体基板としての半導体層１０の表面に平行な方向であり、かつ、互いに直交する。第３の方向は、例えば、半導体基板としての半導体層１０の表面に垂直な方向である。
また、第１の方向は、例えば、コントロールゲート電極（ワード線）が延びる方向であり、かつ、メモリセルとしてのセルトランジスタ（FET：Field Effect Transistor）のチャネル幅に平行な方向である。第２の方向は、例えば、ビット線が延びる方向であり、かつ、メモリセルとしてのセルトランジスタのチャネル長に平行な方向である。
さらに、これらの図において、図１乃至図３と同一の要素には同じ符号を付すことにより、図１乃至図３の構造と図８乃至図１４の製造方法の対応関係を明確化する。
まず、図８に示すように、例えば、熱酸化法により、半導体層１０上にゲート絶縁層（例えば、酸化シリコン層）１３を形成する。続けて、例えば、ＣＶＤ法又はＡＬＤ法により、ゲート絶縁層１３上にフローティングゲート層（例えば、導電性ポリシリコン層）１４ａを形成する。
次に、図９に示すように、フローティングゲート層１４ａ上に、界面絶縁層１４ｂ及びチャージトラップ層１４ｃを形成する。
ここで、既に述べたように、例えば、界面絶縁層１４ｂを、チャージトラップ層１４ｃを構成する材料にアルカリ金属及びランタノイド系材料のうちの１つを添加した材料により構成することにより、界面絶縁層１４ｂ及びチャージトラップ層１４ｃを、同一チャンバー内で連続して形成することが可能になる。
例えば、図１０に示すように、界面絶縁層１４ｂは、第１の条件として、第１のガス（Ｈｆ、Ｚｒ、Ｓｉの少なくとも１つを含むガス）、第２のガス（アルカリ金属又はランタノイド系材料のうちの１つを含むガス）及び第３のガス（酸素を含むガス、例えば、Ｈ２Ｏ又はＯ３）を含む雰囲気中で形成される。
また、チャージトラップ層１４ｃは、第２の条件として、第１及び第３のガスを含み、第２のガスを含まない雰囲気中で形成される。
この場合、界面絶縁層１４ｂ及びチャージトラップ層１４ｃは、同一チャンバー内で第１及び第２の条件の切り替えを行うことにより連続して形成することが可能である。
ここで、第１及び第２の条件の切り替えは、界面絶縁層１４ｂの形成後に、第２のガスの供給を止めるだけでよい。
例えば、ＣＶＤ法、ＡＬＤ法又はＰＶＤ法により、第１、第２及び第３のガスを含む雰囲気中で界面絶縁層１４ｂを形成した後、第２のガスのみを止めて、引き続き、チャージトラップ層１４ｃを形成することができる。
尚、界面絶縁層１４ｂ及びチャージトラップ層１４ｃの形成に関しては、それらの厚さを一原子層単位で制御可能な方法を採用するのが望ましい。
次に、図１１に示すように、ＰＥＰ（Photo Engraving Process）により、フローティングゲート層１４ａ、界面絶縁層１４ｂ及びチャージトラップ層１４ｃを備える電荷蓄積層１４上に、レジストパターン２１を形成する。
そして、このレジストパターン２１をマスクにして、ＲＩＥにより、電荷蓄積層１４、ゲート絶縁層１３及び半導体層１０をエッチングする。その結果、複数のメモリセル部の間には、素子分離トレンチＴが形成され、かつ、この素子分離トレンチＴにより形成された複数のメモリセル部は、それぞれ、第１の方向の幅がＷであり、第２の方向に延び、第３の方向の高さがＨであるフィン状となる。
この後、レジストパターン２１は除去される。
尚、本例では、フィン状のメモリセル部のパターニングを、レジストパターン２１をマスクにして行ったが、レジストパターン２１に代えて、ハードマスク層をマスクにしてもよい。
次に、図１２に示すように、例えば、ＣＶＤ法により、素子分離トレンチＴを完全に満たす素子分離絶縁層（例えば、酸化シリコン層）１１を形成する。また、ＣＭＰ（Chemical Mechanical Polishing）により、素子分離絶縁層１１を研磨し、素子分離絶縁層１１を素子分離トレンチＴ内のみに残存させる。
その結果、ＳＴＩ(Shallow Trench Isolation)構造の素子分離絶縁層１１が形成される。
次に、図１３に示すように、例えば、ＣＶＤ法又はＡＬＤ法により、素子分離絶縁層１１上及び電荷蓄積層１４上に、ブロック絶縁層（１５ａ，１５ｂ，１５ｃ）１５を形成する。ブロック絶縁層１５は、フラットな下地上に形成される。即ち、ブロック絶縁層１５は、電荷蓄積層１４の上面のみを覆い、電荷蓄積層の側面を覆わない。この構造は、既に述べたように、フラットセル構造と呼ばれ、メモリセルの第１の方向の幅を狭めて、メモリセルの微細化を図るのに有効である。
また、例えば、ＣＶＤ法又はＡＬＤ法により、ブロック絶縁層１５上にコントロールゲート電極１６を形成する。
次に、図１４に示すように、例えば、ＰＥＰ及びＲＩＥにより、メモリセルのパターニングを行う。
例えば、第１の方向に延びるライン＆スペースパターンのレジストパターンをマスクにして、コントロールゲート電極１６、ブロック絶縁層１５、電荷蓄積層１４及びゲート絶縁層１３を順次エッチングすることにより、第２の方向に互いに分断された複数のメモリセルＭＣを形成する。
尚、コントロールゲート電極１６は、この時点で、第１の方向に延びるワード線ＷＬとなる。
最後に、メモリセルＭＣのコントロールゲート電極１６をマスクにして、イオン注入により、半導体層１０内に不純物を注入すると、ソース/ドレイン領域１２がセルフアラインで形成される。
以上の製造工程により、図１乃至図３の不揮発性半導体記憶装置が完成する。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
ＡＡ： アクティブエリア、 ＷＬ： ワード線、 １０： 半導体層、 １１： 素子分離絶縁層、 １２： ソース/ドレイン領域、 １３：ゲート絶縁層（トンネル絶縁層）、 １４： 電荷蓄積層、 １４ａ： フローティングゲート層、 １４ｂ： 界面絶縁層、 １４ｃ： チャージトラップ層、 １５： ブロック絶縁層、 １６： コントロールゲート電極、 ２１： レジストパターン。

Claims (1)

  1. 半導体層と、前記半導体層上の第１の絶縁層と、前記第１の絶縁層上の電荷蓄積層と、前記電荷蓄積層上の第２の絶縁層と、前記第２の絶縁層上のコントロールゲート電極とを具備し、前記電荷蓄積層は、前記第１の絶縁層上のフローティングゲート層と、前記フローティングゲート層上の界面絶縁層と、前記界面絶縁層上のチャージトラップ層とを備え、前記界面絶縁層の伝導帯下端は、前記チャージトラップ層のトラップ準位よりも高く、前記チャージトラップ層の伝導帯下端よりも低い不揮発性半導体記憶装置の製造方法において、
    前記界面絶縁層は、第１の条件として、第１及び第２のガスを含む雰囲気中で形成され、前記チャージトラップ層は、第２の条件として、前記第１のガスを含み、前記第２のガスを含まない雰囲気中で形成され、
    前記界面絶縁層及び前記チャージトラップ層は、同一チャンバー内で前記第１及び第２の条件の切替を行うことにより連続して形成される
    不揮発性半導体記憶装置の製造方法。
JP2012139021A 2012-06-20 2012-06-20 不揮発性半導体記憶装置の製造方法 Active JP5823353B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012139021A JP5823353B2 (ja) 2012-06-20 2012-06-20 不揮発性半導体記憶装置の製造方法
US13/748,101 US8803219B2 (en) 2012-06-20 2013-01-23 Nonvolatile semiconductor memory device and method of manufacturing
US14/325,762 US20140315378A1 (en) 2012-06-20 2014-07-08 Nonvolatile semiconductor memory device and method of manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012139021A JP5823353B2 (ja) 2012-06-20 2012-06-20 不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014003235A JP2014003235A (ja) 2014-01-09
JP5823353B2 true JP5823353B2 (ja) 2015-11-25

Family

ID=49773689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012139021A Active JP5823353B2 (ja) 2012-06-20 2012-06-20 不揮発性半導体記憶装置の製造方法

Country Status (2)

Country Link
US (2) US8803219B2 (ja)
JP (1) JP5823353B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016058601A (ja) 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP2017163044A (ja) 2016-03-10 2017-09-14 東芝メモリ株式会社 半導体装置およびその製造方法
US9859446B2 (en) 2016-03-11 2018-01-02 Toshiba Memory Corporation Non-volatile semiconductor memory device
WO2018048713A1 (en) 2016-09-06 2018-03-15 Becsis, Llc Electrostatic catalysis

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528858B1 (en) * 2002-01-11 2003-03-04 Advanced Micro Devices, Inc. MOSFETs with differing gate dielectrics and method of formation
US6693321B1 (en) * 2002-05-15 2004-02-17 Advanced Micro Devices, Inc. Replacing layers of an intergate dielectric layer with high-K material for improved scalability
EP1372160B1 (en) * 2002-06-10 2008-05-28 Interuniversitair Microelektronica Centrum (IMEC) Transistors or memory capacitors comprising a composition of HfO2 with enhanced dielectric constant
JP3987418B2 (ja) * 2002-11-15 2007-10-10 株式会社東芝 半導体記憶装置
US7235501B2 (en) * 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7508648B2 (en) * 2005-02-08 2009-03-24 Micron Technology, Inc. Atomic layer deposition of Dy doped HfO2 films as gate dielectrics
US7429767B2 (en) * 2005-09-01 2008-09-30 Micron Technology, Inc. High performance multi-level non-volatile memory device
JP4374037B2 (ja) * 2007-03-28 2009-12-02 株式会社東芝 不揮発性半導体メモリ及びその製造方法
FR2915623B1 (fr) * 2007-04-27 2009-09-18 St Microelectronics Crolles 2 Circuit electronique integre comprenant une portion de couche mince a base d'oxyde d'hafnium.
JP2009076764A (ja) * 2007-09-21 2009-04-09 Toshiba Corp 不揮発性半導体メモリおよびその書き込み方法ならびにその消去方法
JP2009081203A (ja) * 2007-09-25 2009-04-16 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US8068370B2 (en) 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
JP2010034233A (ja) * 2008-07-28 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP5314964B2 (ja) * 2008-08-13 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5537130B2 (ja) 2009-11-25 2014-07-02 株式会社東芝 半導体記憶装置
JP2011142227A (ja) 2010-01-07 2011-07-21 Toshiba Corp 半導体記憶装置
JP2011142246A (ja) 2010-01-08 2011-07-21 Toshiba Corp 半導体記憶装置
JP2012009700A (ja) * 2010-06-25 2012-01-12 Toshiba Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20130341698A1 (en) 2013-12-26
US8803219B2 (en) 2014-08-12
US20140315378A1 (en) 2014-10-23
JP2014003235A (ja) 2014-01-09

Similar Documents

Publication Publication Date Title
JP5823354B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US7812375B2 (en) Non-volatile memory device and method of fabricating the same
US9287283B2 (en) Non-volatile memory device and method for fabricating the same
US10600799B2 (en) Memory device and low breakdown voltage transistor
JP6688698B2 (ja) 半導体装置およびその製造方法
JP2008244485A (ja) 不揮発性メモリ素子及びその製造方法
US20070066014A1 (en) Nonvolatile memory device and method of fabricating the same
JP2019197772A (ja) 半導体装置およびその製造方法
JP2017034073A (ja) 不揮発性半導体記憶装置
JP2019212857A (ja) 半導体装置およびその製造方法
JP5823353B2 (ja) 不揮発性半導体記憶装置の製造方法
KR20080092249A (ko) 반도체 기억 장치의 제조 방법
CN109994542B (zh) 半导体器件及其制造方法
JP2008135715A (ja) 不揮発性メモリ素子及びその製造方法
US10229998B2 (en) Semiconductor device and method of manufacturing the same
JP5319092B2 (ja) 半導体装置およびその製造方法
JP2010225916A (ja) 半導体装置及びその製造方法
US9006812B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US11600709B2 (en) Memory cell and fabricating method of the same
KR101017506B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
JP2010034234A (ja) 半導体装置
JP2009182211A (ja) 半導体装置
JP2006237244A (ja) 半導体記憶装置及びその製造方法
JP2009194344A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150908

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151007

R151 Written notification of patent or utility model registration

Ref document number: 5823353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350