[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5816407B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP5816407B2
JP5816407B2 JP2009236189A JP2009236189A JP5816407B2 JP 5816407 B2 JP5816407 B2 JP 5816407B2 JP 2009236189 A JP2009236189 A JP 2009236189A JP 2009236189 A JP2009236189 A JP 2009236189A JP 5816407 B2 JP5816407 B2 JP 5816407B2
Authority
JP
Japan
Prior art keywords
circuit block
power
level shifter
power supply
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009236189A
Other languages
English (en)
Other versions
JP2010226083A (ja
Inventor
一樹 福岡
一樹 福岡
康人 五十嵐
康人 五十嵐
涼 森
涼 森
義彦 安
義彦 安
敏夫 佐々木
敏夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009236189A priority Critical patent/JP5816407B2/ja
Priority to US12/714,309 priority patent/US8379425B2/en
Publication of JP2010226083A publication Critical patent/JP2010226083A/ja
Priority to US13/748,663 priority patent/US8730703B2/en
Application granted granted Critical
Publication of JP5816407B2 publication Critical patent/JP5816407B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路装置の特性向上技術、特に低消費電力技術に関するものである。
近年、モバイル機器等に用いられるシステムＬＳＩに代表される半導体集積回路装置において、低消費電力化の要求が非常に強くなっている。低消費電力化技術として、たとえば、電源遮断回路技術やＤＶＦＳ(Dynamic Voltage Frequency Scaling)が知られている。
電源遮断回路技術は半導体集積回路装置の内部を複数の回路ブロックに分割したうえで、動作していない回路ブロックの電源を遮断することによって電力消費の原因となるリーク電流を抑制する技術である。
また、ＤＶＦＳは、プロセッサなどの回路ブロックの処理能力要求に応じてその回路ブロックの動作周波数と電圧を動的に可変にする技術である。ここで、複数の回路ブロックにおいて電源電圧が異なる場合には、各コア領域間で信号を送受信する際に信号の電圧レベルを変換するためにレベルシフタ（レベルシフト回路）を挿入する必要がある。
本発明者らは、半導体集積回路装置のさらなる低消費電力化を目指し、上記の電源遮断回路技術とＤＶＦＳの併用について検討を行った。
本発明者らは、ＤＶＦＳによる低消費電力化に加えて、回路ブロックを複数の領域に分割し、その分割された回路ブロック毎に基準電位（接地電位）を有する電源ＶＳＳまたは基準電位よりも高い電圧を有する電源ＶＤＤを電源スイッチを用いて遮断または非遮断（ＯＦＦまたはＯＮ）可能とする技術を検討した。
電源スイッチによって電源ＶＳＳと各回路ブロックを遮断可能にする場合には、ＤＥＥＰ−ＮＷＥＬＬ（深いＮ型ウェル領域、深いＮ型半導体領域）によって、Ｎチャネル型のＭＯＳＦＥＴ等が形成されたＰＷＥＬＬ（Ｐ型ウェル領域、Ｐ型半導体領域）をＰ型半導体基板と分離する必要がある。このＤＥＥＰ−ＮＷＥＬＬがないと、ＰＷＥＬＬ領域とＰ型半導体基板が接触することになり、複数の回路ブロック中に形成されたＰＷＥＬＬがＰ型半導体基板を介して短絡してしまう。
これら各回路ブロックのＰＷＥＬＬ領域には電源ＶＳＳが印加される。ある回路ブロックの電源ＶＳＳを電源スイッチによって遮断しようとしても、他の回路ブロックのＰＷＥＬＬに印加された電源ＶＳＳがＰ型半導体基板を介して当該回路ブロックのＰＷＥＬＬ領域に印加されるため、電源ＶＳＳを遮断することができなくなる。この問題を回避する為に、上記のＤＥＥＰ−ＮＷＥＬＬを形成する必要があるのである。
本発明者らは、上記のＤＥＥＰ−ＮＷＥＬＬを形成した電源遮断技術に加え、複数の回路ブロックにＤＶＦＳを採用することを検討した。これら複数の回路ブロックの電源電圧に差がある場合には、各コア領域間にレベルシフタを挿入する必要があることから、本発明者らは以下の問題があることを見出した。
図２６は、本発明者が検討したＤＥＥＰ−ＮＷＥＬＬによってＰＷＥＬＬをＰ型半導体基板と分離し、レベルシフタを構成するトランジスタを形成した際のレイアウトの一例を示す説明図であり、図２７は図２６のＡ−Ｂ−Ｃ−Ｄの断面図である。
図２６に、レベルシフタを構成するトランジスタ１００およびトランジスタ１０１のレイアウトパターンを示す。
トランジスタ１００は、ＤＥＥＰ−ＮＷＥＬＬ領域１０３内に形成されたＮＷＥＬＬ領域１０４上に形成されており、トランジスタ１０１は、同じＤＥＥＰ−ＮＷＥＬＬ領域１０３内に形成されたＮＷＥＬＬ領域１０９上に形成されている。
この場合、図示するように、トランジスタ１００、およびトランジスタ１０１は、前述したようにＰ型半導体基板１０２上に形成された同一のＤＥＥＰ−ＮＷＥＬＬ領域１０３上に形成されている。
トランジスタ１００が形成されている領域においては、ＤＥＥＰ−ＮＷＥＬＬ領域１０３上にＮＷＥＬＬ領域１０４が形成されており、該ＮＷＥＬＬ領域１０４に、ドレインとして機能するＰ型半導体領域１０５、およびソースとして機能するＰ型半導体領域１０６がそれぞれ形成されている。そして、これらＰ型半導体領域１０５，１０６の上方には、酸化膜１０７を介してゲート１０８が形成されている。
また、トランジスタ１０１が形成されている領域においては、ＤＥＥＰ−ＮＷＥＬＬ領域１０３上にＮＷＥＬＬ領域１０９が形成されている。このＮＷＥＬＬ領域１０９には、ドレインとして機能するＰ型半導体領域１１１、およびソースとして機能するＰ型半導体領域１１０がそれぞれ形成されている。そして、これらＰ型半導体領域１１０，１１１の上方には、酸化膜１１２を介してゲート１１３が形成されている。
このように、レベルシフタを構成するトランジスタ１００，１０１を同じＤＥＥＰ−ＮＷＥＬＬ領域１０３上に配置した場合、図２７に示すように、送信側の電源ＶＤＤと受信側の電源ＶＤＤ２とがＤＥＥＰ−ＮＷＥＬＬ領域１０３を介してショートしてしまう。
このように、本発明者らは、ＤＥＥＰ−ＮＷＥＬＬを形成した電源遮断技術に加え、ＤＶＦＳを併用することによりレベルシフタが必要になると、送信側の電源ＶＤＤと受信側の電源ＶＤＤ２がショートするという問題を見出したのである。
本発明の目的は、電源スイッチによる電源遮断技術とＤＶＦＳによる低消費電力化技術とを共存可能にし、効率的な消費電力の低減を実現することのできる技術を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の一実施例によれば、電源遮断可能な複数の回路ブロックを有し、これらの回路ブロックに供給する動作周波数および電源電圧を動的に変更可能な半導体集積回路装置であって、これら複数の回路ブロック内のレベルシフタを異なるＷＥＬＬ領域にそれぞれ形成することを特徴とする半導体集積回路装置が提供される。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
（１）第１の低消費電力制御と第２の低消費電力制御とを組み合わせて低消費電力制御を行うことができる。
（２）上記（１）により、半導体集積回路装置の低消費電力制御を緻密に行うことができ、消費電力をより低減させることができる。
本発明の実施の形態１による半導体集積回路装置の構成例を示す説明図である。 図１の半導体集積回路装置におけるＤＶＦＳ、および電源遮断による動作モードの一例を示す説明図である。 図１の半導体集積回路装置における回路ブロックに設けられたレベルシフタの構成、およびレイアウトの一例を示す説明図である。 図１の半導体集積回路装置における送信側レベルシフト部、および受信側レベルシフト部の回路例を示す回路図である。 図４のＡ−Ｂ−Ｃ−Ｄで示すデバイスのレイアウト例を示す平面図である。 図５のＡ−Ｂ−Ｃ−Ｄ断面の一例を示す断面図である。 図４の送信側レベルシフト部、および受信側レベルシフト部における配線の接続例を示す説明図である。 図４の送信側レベルシフト部、および受信側レベルシフト部における配線の他の接続例を示す説明図である。 本発明の実施の形態２による回路ブロックに設けられたレベルシフタの構成、およびレイアウトの一例を示す説明図である。 図９のレベルシフタを構成する送信側レベルシフト部、および受信側レベルシフト部の回路例を示す回路図である。 図１０のＡ−Ｂ、Ｃ−Ｄ−Ｅ−Ｆ、Ｇ−Ｈで示すデバイスのレイアウト例を示す平面図である。 図１０のＡ−Ｂ、Ｃ−Ｄ−Ｅ−Ｆ、Ｇ−Ｈ断面の一例を示す断面図である。 本発明の実施の形態３による半導体集積回路装置に設けられたパルスラッチ型シフタ回路の一例を示す説明図である。 図１３のパルスラッチ型シフタ回路に設けられたパルス生成部の一例を示す回路図である。 図１３のパルスラッチ型シフタ回路に設けられたパルスラッチ部の一例を示す回路図である。 図１３のパルスラッチ型シフタ回路の動作例を示すタイミングチャートである。 図１３のパルスラッチ型シフタ回路のレイアウト例を示した説明図である。 本発明の実施の形態４による半導体集積回路装置に設けられたレベルシフタ、および同期化回路の一例を示す説明図である。 図１８の同期化回路による信号の同期化の後、パスセレクタを設けた一例を示す回路図である。 図１９に用いられる受信側レベルシフト部における一例を示す回路図である。 図１９の動作の一例を示す説明図である。 図１９の動作の他の例を示す説明図である。 信号の送り側となる回路ブロックが電源遮断されている際の図１９に示す回路における動作の一例を示す説明図である。 図１９の受信側レベルシフト部における他の例を示す回路図である。 図１８の回路をクロック信号ラインに用いた際の一例を示す説明図である。 本発明者が検討したＤＥＥＰ−ＮＷＥＬＬによってＰＷＥＬＬをＰ型半導体基板と分離し、レベルシフタを構成するトランジスタを形成した際のレイアウトの一例を示す説明図である。 図２６のＡ−Ｂ−Ｃ−Ｄ断面の一例を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
（実施の形態１）
図１は、本発明の実施の形態１による半導体集積回路装置の構成例を示す説明図、図２は、図１の半導体集積回路装置におけるＤＶＦＳ、および電源遮断による動作モードの一例を示す説明図、図３は、図１の半導体集積回路装置における回路ブロックに設けられたレベルシフタの構成、およびレイアウトの一例を示す説明図、図４は、図１の半導体集積回路装置における送信側レベルシフト部、および受信側レベルシフト部の回路例を示す回路図、図５は、図４のＡ−Ｂ−Ｃ−Ｄで示すデバイスのレイアウト例を示す平面図、図６は、図５のＡ−Ｂ−Ｃ−Ｄ断面の一例を示す断面図、図７は、図４の送信側レベルシフト部、および受信側レベルシフト部における配線の接続例を示す説明図、図８は、図４の送信側レベルシフト部、および受信側レベルシフト部における配線の他の接続例を示す説明図である。
本実施の形態１において、半導体集積回路装置１には、図１に示すように、複数の回路ブロック２〜４が設けられている。回路ブロック２（第１の回路ブロック）は、電源ＶＤＤが供給される領域である。
また、回路ブロック３，４（第２の回路ブロック）は、ＤＶＦＳ（第２の低消費電力制御）によって電源電圧が動的に可変にされる電源ＶＤＤ２が供給される領域である。
可変電圧である電源ＶＤＤ２は、図３に示す回路ブロック１８に設けられたＰＭＵ(Power Management Unit)５によって制御される。この回路ブロック１８には電源ＶＤＤが供給されており、電源スイッチ部は設けられていない。回路ブロック１８は電源遮断が行われない領域いわゆる常時ＯＮ領域である。
電源スイッチ制御部、および周波数／電源制御部を構成するＰＭＵ５は、半導体集積回路装置１に接続される周波数／電源制御部を構成する電源ＩＣ６に対し電圧変更命令（制御信号）を与え、該電源ＩＣ６は、その命令に基づいて、任意の電源ＶＤＤ２を生成する。なお、この電源ＩＣ６は、図１のように半導体集積回路装置１の外部に設けられるものに限られず、半導体集積回路装置１内に設けてもよい。
回路ブロック２，３，４には、それぞれＮチャネルＭＯＳトランジスタを並列接続して構成した電源スイッチ部７（第１の電源スイッチ部），８（第２の電源スイッチ部），９（第２の電源スイッチ部）が接続されている。これら電源スイッチ部を構成するＮチャネルＭＯＳトランジスタのゲート絶縁膜は、他の領域で使用されるＭＯＳトランジスタのゲート絶縁膜よりも厚く形成されており、ゲート絶縁膜の耐圧を高めることができる構造となっている。
電源スイッチ部７は、回路ブロック２と電源ＶＳＳとの間に接続されており、この接続ノードが仮想電源ＶＳＳＭ１となる。電源スイッチ部８は、回路ブロック３と電源ＶＳＳとの間に接続されており、この接続ノードが仮想電源ＶＳＳＭ２となる。
また、電源スイッチ部９は、回路ブロック４と電源ＶＳＳとの間に接続されており、この接続ノードが、仮想電源ＶＳＳＭ３となる（後述の図４参照）。
電源スイッチ部７〜９には、電源スイッチコントローラ１０〜１２（ＰＳＷＣ、電源スイッチ制御部）がそれぞれ接続されている。電源スイッチ部７〜９は、電源スイッチコントローラ１０〜１２によって、ＯＮ／ＯＦＦ制御がそれぞれ行われる。それにより、回路ブロック２〜４は、電源遮断（第１の低消費電力制御、第１の電力制御状態）がそれぞれ独立して行われる。
電源スイッチコントローラ１０〜１２は、ＰＭＵ５から出力される命令を受けて、電源スイッチ部７〜９に制御信号を出力し、電源スイッチ部７〜９を制御する。ここで、電源スイッチ部７〜９を構成するトランジスタのゲート絶縁膜は、コア領域で用いられるＮチャネルＭＯＳトランジスタのゲート絶縁膜と同一の膜厚でもよい。但し、この場合は電源スイッチコントローラ１０〜１２の電源がＶＤＤとなる。
また、回路ブロック２〜４には、レベルシフタ１３〜１５がそれぞれ設けられている。これらレベルシフタ１３〜１５は、回路ブロック２と回路ブロック３との間、または回路ブロック２と回路ブロック４との間で信号を送受信する際に信号の電圧レベルを変換する回路である。
その他に、半導体集積回路装置１には、各Ｉ／Ｏ端子毎にレベルシフタ１６が設けられている。レベルシフタ１６は、外部から入出力される信号の電圧レベルを変換（電源ＶＣＣ振幅から電源ＶＤＤ振幅）して、各Ｉ／Ｏ部に入出力する。これらＩ／Ｏ部は、たとえば、外部供給される電源ＶＣＣＱ、および電源ＶＳＳＱによって動作を行う。
また、半導体集積回路装置１には、ＰＭＵ５から電源ＩＣ６に対して出力される制御信号の信号電圧レベルを変換するレベルシフタ１７、およびＰＭＵ５から電源スイッチコントローラ１０〜１２に出力される命令の電圧レベルを変換するレベルシフタ１７ａが設けられている。
図２は、ＤＶＦＳ、および電源スイッチ部７〜９での電源遮断による動作モードの一例を示す説明図である。
半導体集積回路装置１には、図２（ａ）に示すように、動作モードとして「オーバドライブ」モード、「標準」モード、および「アンダドライブ」モードがあり、スタンバイモードとして、「クロックストップ」モード、「遮断１」モードおよび「遮断２」モードがある。
また、図２（ｂ）は、各モードにおける電源ＶＤＤ２の電圧レベル、仮想基準電源ＶＳＳＭの電圧レベル、および動作クロックの周波数値をそれぞれグラフ化したものである。
まず、動作モードにおいて、「オーバドライブ」モードでは、電源ＶＤＤ２は、例えば通常の電圧値である１．２Ｖ程度から１．３Ｖ程度に上げられ、動作クロック信号の周波数は、例えば８００ＭＨｚ程度となる。このモードの場合、消費電力と動作周波数がともに最大となる。
また、「標準」モードでは、電源ＶＤＤ２の電圧が例えば１．２Ｖ程度、動作クロック信号の周波数は例えば６００ＭＨｚ程度となる。
「アンダドライブ」モードは、電源ＶＤＤ２の電圧が例えば１．０Ｖ程度まで下げられ、動作クロック信号の周波数は、例えば２００ＭＨｚ程度と小さくなる。このモードにおいて消費電力、ならびに動作周波数が各動作モードのなかで最も小さくなる。
このように、高い周波数で動作させる必要がある場合は、クロック信号の周波数、および電源ＶＤＤの電圧レベルを上げ、一方、低い周波数で動作させる場合は、クロック信号の周波数、ならびに電源ＶＤＤの電圧レベルを下げる。
これによって、動作時の消費電力を効率的に低減することができる。
続いて、スタンバイモードにおいて、「クロックストップ」モードでは、クロック信号がストップ状態となり、例えば１．２Ｖ程度の電圧の電源ＶＤＤ２が供給され、電源スイッチ部８，９による電源遮断は行われない状態となる。
また、「遮断１」モードでは、同様に、クロック信号がストップ状態となり、例えば１．２Ｖ程度の電圧の電源ＶＤＤ２が供給されているが、電源スイッチ部８，９による電源遮断が行われる状態となる。
さらに、「遮断２」モードにおいては、クロック信号がストップ状態となり、電源ＶＤＤ２の電圧が例えば１．０Ｖ程度まで下げられ、電源スイッチ部８，９による電源遮断が行われる状態となる。
スタンバイモードにおいては、クロック信号を停止するのみでは、リーク電流が問題となる。電源スイッチ部８，９による電源遮断を行い、スタンバイ時に電源遮断を行うことによって、クロック信号を停止する「クロックストップ」モードよりも、スタンバイ電流をより下げることができる。このとき、電源電圧を下げることによって、よりスタンバイ電流の削減効果があり、「遮断２」モードでは、電源ＶＤＤ２の電圧レベルを下げているので、リーク電流削減の効果をより大きくすることができる。
図３は、回路ブロック２に設けられたレベルシフタ１３、および回路ブロック３に設けられたレベルシフタ１４の構成とレイアウトの一例を示す説明図である。
回路ブロック２に設けられたレベルシフタ１３は、送信側レベルシフト部１３ａ（第１の送信側レベルシフタ）と受信側レベルシフト部１３ｂ（第１の受信側レベルシフタ）とから構成されている。同様に、回路ブロック３に設けられたレベルシフタ１４は、送信側レベルシフト部１４ａ（第２の送信側レベルシフタ）と受信側レベルシフト部１４ｂ（第２の受信側レベルシフタ）とから構成されている。
回路ブロック２から出力される信号は、送信側レベルシフト部１３ａにより差動信号に変換されて受信側レベルシフト部１４ｂに出力される。回路ブロック３から出力される信号は、送信側レベルシフト部１４ａにより差動信号に変換されて受信側レベルシフト部１３ｂに出力される。
受信側レベルシフト部１３ｂは、入力された差動信号を電源ＶＤＤの振幅にレベル変換し、受信側レベルシフト部１４ｂは、入力された差動信号を電源ＶＤＤ２の振幅にレベル変換する。なお、図３では示していないが、回路ブロック４においても、送信側レベルシフト部、および受信側レベルシフト部がそれぞれ設けられた構成となっている。
また、回路ブロック２、ならびに電源ＶＤＤが供給される常時ＯＮ領域である回路ブロック１８は、図３に示すように、ＷＥＬＬ分離領域であるＤＥＥＰ−ＮＷＥＬＬ領域１９に形成されている。回路ブロック３，４は、電源ＶＤＤ２が供給されるＤＥＥＰ−ＮＷＥＬＬ領域２０に形成されている。これらのＤＥＥＰ−ＮＷＥＬＬ領域１９および２０はそれぞれ独立して配置されている。
図４は、送信側レベルシフト部１３ａ、および受信側レベルシフト部１４ｂの回路構成の一例を示す回路図である。レベルシフタは、異なる２種の電源電圧を変換する回路である。電源ＶＤＤは送信側のレベルシフタに使用され、電源ＶＤＤ２は受信側のレベルシフタおよび後段の出力バッファリング部に使用される。このような構成の回路が１つのセルとして構成される。
送信側レベルシフト部１３ａは、トランジスタＴ１〜Ｔ４から構成されており、受信側レベルシフト部１４ｂは、トランジスタＴ６，Ｔ７，Ｔ９〜Ｔ１４から構成されている。また、トランジスタＴ５は、電源スイッチ部７を構成するトランジスタであり、トランジスタＴ８は、電源スイッチ部８を構成するトランジスタである。
トランジスタＴ１，Ｔ３は、ＰチャネルＭＯＳからなり、トランジスタＴ２，Ｔ４，Ｔ５は、ＮチャネルＭＯＳからなる。また、トランジスタＴ６，Ｔ９，Ｔ１０，Ｔ１１，Ｔ１３は、ＰチャネルＭＯＳからなり、トランジスタＴ７，Ｔ８，Ｔ１２，Ｔ１４は、ＮチャネルＭＯＳからなる。
トランジスタＴ１，Ｔ２は、電源ＶＤＤと仮想電源ＶＳＳＭ１との間に直列接続されたインバータ構成となっており、該インバータの入力部に回路ブロック２から出力される信号が入力されるように接続されている。
また、トランジスタＴ３，Ｔ４も、電源ＶＤＤと仮想電源ＶＳＳＭ１との間に直列接続されたインバータ構成となっており、トランジスタＴ１，Ｔ２によって構成されるインバータの出力部が、トランジスタＴ３，Ｔ４で構成されるインバータの入力部に接続されている。
トランジスタＴ５の一方の接続部（ドレイン）には、仮想電源ＶＳＳＭ１が接続されており、該トランジスタＴ５の他方の接続部（ソース）には、電源ＶＳＳが接続されている。
トランジスタＴ９，Ｔ１０の一方の接続部（ソース）には、電源ＶＤＤ２が接続されており、該トランジスタＴ９の他方の接続部（ドレイン）と仮想電源ＶＳＳＭ２との間には、トランジスタＴ６，Ｔ７が直列接続されてインバータを構成している。
同様に、該トランジスタＴ１０の他方の接続部（ドレイン）と仮想電源ＶＳＳＭ２との間には、トランジスタＴ１１，Ｔ１２が直列接続されてインバータを構成している。トランジスタＴ８の一方の接続部（ドレイン）には、仮想電源ＶＳＳＭ２が接続されており、該トランジスタＴ８の他方の接続部（ソース）には、電源ＶＳＳが接続されている。
さらに、トランジスタＴ１３，Ｔ１４は、電源ＶＤＤ２と仮想電源ＶＳＳＭ２との間に直列接続されたインバータ構成となっている。
トランジスタＴ１０のゲートには、トランジスタＴ６，Ｔ７で構成されるインバータの出力部が接続されており、トランジスタＴ９のゲートには、トランジスタＴ１１，Ｔ１２で構成されるインバータの出力部が接続されている。
トランジスタＴ６，Ｔ７で構成されるインバータの入力部には、トランジスタＴ３，Ｔ４で構成されるインバータから出力される信号が、ならびにトランジスタＴ１１，Ｔ１２で構成されるインバータの入力部には、トランジスタＴ１，Ｔ２で構成されるインバータから出力される信号が差動信号としてそれぞれ入力されるように接続されている。
また、トランジスタＴ６，Ｔ７で構成されるインバータの出力部には、トランジスタＴ１３，Ｔ１４で構成されるインバータの入力部が接続されており、該インバータの出力部が受信側レベルシフト部１４ｂの出力部となる。
図５は、図４のＡ−Ｂ−Ｃ−Ｄで示すデバイスのレイアウトの一例を示す平面図である。
まず、図５の左側に示す送信側レベルシフト部１３ａにおいて、左上方には、トランジスタＴ３がレイアウトされており、その下方には、トランジスタＴ４がレイアウトされている。
そして、トランジスタＴ４の右側には、電源スイッチ部７を構成するトランジスタＴ５がレイアウトされている。
図５の右側に示す受信側レベルシフト部１４ｂにおいては、左下方に電源スイッチ部８を構成するトランジスタＴ８がレイアウトされており、その右側には、トランジスタＴ７がレイアウトされ、該トランジスタＴ７の上方には、トランジスタＴ６がレイアウトされている。
この場合、図５に示すように、トランジスタＴ３は、ＤＥＥＰ−ＮＷＥＬＬ領域１９上に形成されたＮＷＥＬＬ領域２１に形成されている。他のトランジスタＴ４，Ｔ５は、ＤＥＥＰ−ＮＷＥＬＬ領域１９上に形成されたＰＷＥＬＬ領域２２ａ、およびＰＷＥＬＬ領域２２に形成されている。
また、トランジスタＴ６は、ＤＥＥＰ−ＮＷＥＬＬ領域１９とは異なるＤＥＥＰ−ＮＷＥＬＬ領域２０上に形成されたＮＷＥＬＬ領域２３に形成されている。他のトランジスタＴ７，Ｔ８は、ＤＥＥＰ−ＮＷＥＬＬ領域２０上に形成されたＰＷＥＬＬ領域２４ａ、およびＰＷＥＬＬ領域２４に形成されている。
図６は、図５のＡ−Ｂ−Ｃ−Ｄの断面の一例を示す図である。
Ｐ型半導体基板２５には、図６の左側、および右側に独立したＤＥＥＰ−ＮＷＥＬＬ領域１９とＤＥＥＰ−ＮＷＥＬＬ領域２０とがそれぞれ形成されている。ＤＥＥＰ−ＮＷＥＬＬ領域１９の上方には、左から右にかけて、ＮＷＥＬＬ領域２１の間にＰＷＥＬＬ領域２２ａとＰＷＥＬＬ領域２２とが形成されている。
ＮＷＥＬＬ領域２１内に形成されたＰ型半導体領域２６およびＰ型半導体領域２７は、それぞれトランジスタＴ３のソースおよびドレインとして機能する。Ｐ型半導体領域２６，２７の上方には、酸化膜２８を介してゲート２９が形成されている。
ＰＷＥＬＬ領域２２ａ内に形成されたＮ型半導体領域３０およびＮ型半導体領域３１は、それぞれトランジスタＴ４のドレインおよびソースとして機能する。そして、Ｎ型半導体領域３０，３１の上方には、酸化膜３２を介してゲート３３が形成されている。
ＰＷＥＬＬ領域２２内に形成されたＮ型半導体領域３４，３５は、それぞれトランジスタＴ５のソースおよびドレインとして機能する。Ｎ型半導体領域３４，３５の上方には、酸化膜３６を介してゲート３７が形成されている。
ＰＷＥＬＬ領域２４内に形成されたＮ型半導体領域３８，３９は、それぞれトランジスタＴ８のソースおよびドレインとして機能する。Ｎ型半導体領域３８，３９の上方には、酸化膜４０を介してゲート４１が形成されている。
ＰＷＥＬＬ領域２４ａ内に形成されたＮ型半導体領域４２，４３は、それぞれトランジスタＴ７のソースおよびドレインとして機能する。Ｎ型半導体領域４２，４３の上方には、酸化膜４４を介してゲート４５が形成されている。
ＮＷＥＬＬ領域２３内に形成されたＰ型半導体領域４７，４６は、それぞれトランジスタＴ６のソースおよびドレインとして機能する。Ｐ型半導体領域４６，４７の上方には、酸化膜４８を介してゲート４９が形成されている。
このように、ＤＥＥＰ−ＮＷＥＬＬ領域１９とＤＥＥＰ−ＮＷＥＬＬ領域２０とが分離し独立して形成されていることによって、電圧レベルの異なる電源ＶＤＤと電源ＶＤＤ２とがＤＥＥＰ−ＮＷＥＬＬ領域を介して短絡することを防止することができる。
また、各ＤＥＥＰ−ＮＷＥＬＬ領域上では、送信側レベルシフト部と受信側レベルシフト部がそれぞれ１電源のみを持つ構成となるので、他のスタンダードセルと同様に配置することが可能となり、レイアウトの自由度が高く、スタンダードセルとの親和性を良好にすることができる。
図７は、送信側レベルシフト部１３ａおよび受信側レベルシフト部１４ｂ（または受信側レベルシフト部１３ｂ、および送信側レベルシフト部１４ａ）間の接続配線の一例を示す説明図である。
送信側レベルシフト部１３ａと受信側レベルシフト部１４ｂとの接続配線は、図７に示すように、差動信号となるＴｒｕｅ配線５０、Ｂａｒ配線５１、ならびに電源ＶＤＤ供給用（または電源ＶＳＳ供給用）の電源配線５２からなる。
この場合、Ｔｒｕｅ配線５０、ならびにＢａｒ配線５１は、略等長配線になるように形成されている（貫通電流値が半導体集積回路装置１に影響しない程度の値となる程度で遅延を許容する範囲で略等長となることが望ましい）。
これにより、差動信号の遅延時間などを大幅に低減することができ、受信側レベルシフト部１４ｂの貫通電流などを軽減することができる。
さらに、Ｔｒｕｅ配線５０、およびＢａｒ配線５１の間に電源配線５２を配線するシールド構造とすることによって、Ｔｒｕｅ配線５０とＢａｒ配線５１とのクロスカップルによるクロストークノイズなどを軽減することができる。
図８は、送信側レベルシフト部１４ａおよび受信側レベルシフト部１４ｂの配置の他の例を示す説明図である。
図７では、Ｔｒｕｅ配線５０とＢａｒ配線５１とによって電源ＶＤＤ供給用（または電源ＶＳＳ供給用）の電源配線５２を挟むように配線したが、図８に示すように、Ｔｒｕｅ配線５０とＢａｒ配線５１との間に電源ＶＤＤ供給用の電源配線５２と電源ＶＳＳ供給用の配線５３との２本の電源用配線を配線するようにしてもよい。
本実施の形態１においては、図５、図６に示すように、ＤＥＥＰ−ＮＷＥＬＬ領域１９とＤＥＥＰ−ＮＷＥＬＬ領域２０とを独立して形成し、送信側レベルシフト部１３ａと受信側レベルシフト部１４ｂとをそれぞれＤＥＥＰ−ＮＷＥＬＬ領域１９とＤＥＥＰ−ＮＷＥＬＬ領域２０内に配置することが大きな特徴の一つとなっている。前述したように、本発明者らが検討した図２７の構造においては、ＤＥＥＰ−ＮＷＥＬＬ領域１０３を介しての電源ＶＤＤとＶＤＤ２の短絡が問題となる。これに対し、本実施の形態１においては、ＤＥＥＰ−ＮＷＥＬＬ領域１９とＤＥＥＰ−ＮＷＥＬＬ領域２０とを分離し独立して形成することによって、電源ＶＤＤとＶＤＤ２の短絡を防いでいる。
ＤＥＥＰ−ＮＷＥＬＬ領域を分割して複数個所に形成すると、各ＤＥＥＰ−ＮＷＥＬＬ領域間のスペースを確保する必要があるために、単一のＤＥＥＰ−ＮＷＥＬＬ領域を形成する場合に比べて平面積が拡大し、チップ平面積の拡大につながってしまう。よって、通常はＤＥＥＰ−ＮＷＥＬＬ領域を分割することは欠点があると考えられるが、本発明者らは電源ＶＤＤと電源ＶＤＤ２の短絡という課題を発見したことにより、敢えてＤＥＥＰ−ＮＷＥＬＬ領域１９とＤＥＥＰ−ＮＷＥＬＬ領域２０を分離して独立して形成したのである。これによって、電源遮断技術に加えＤＶＦＳを併用することを初めて可能にしたのである。
（実施の形態２）
図９は、本発明の実施の形態２による回路ブロックに設けられたレベルシフタの構成、およびレイアウトの一例を示す説明図、図１０は、図９のレベルシフタを構成する送信側レベルシフト部、および受信側レベルシフト部の回路例を示す回路図、図１１は、図１０のＡ−Ｂ、Ｃ−Ｄ−Ｅ−Ｆ、Ｇ−Ｈで示すデバイスのレイアウト例を示す平面図、図１２は、図１０のＡ−Ｂ、Ｃ−Ｄ−Ｅ−Ｆ、Ｇ−Ｈ断面の一例を示す断面図である。
本実施の形態２においては、送信側レベルシフト部１３ａ、および受信側レベルシフト部１４ｂを、図９に示すように、ＤＥＥＰ−ＮＷＥＬＬ領域１９とＤＥＥＰ−ＮＷＥＬＬ領域２０との間に存在するＰ型半導体基板２５の常時ＯＮ領域に形成する。
なお、図９では、常時ＯＮ領域である回路ブロック１８をＤＥＥＰ−ＮＷＥＬＬ領域１９に形成した例について示しているが、該回路ブロック１８は、ＤＥＥＰ−ＮＷＥＬＬ領域１９以外の領域に形成するようにしてもよい。
図１０は、送信側レベルシフト部１３ａ、および受信側レベルシフト部１４ｂの回路構成の一例を示す回路図である。
送信側レベルシフト部１３ａは、図４と同様に、トランジスタＴ１〜Ｔ４から構成されている。受信側レベルシフト部１４ｂも、図４と同様に、トランジスタＴ６，Ｔ７，Ｔ９〜Ｔ１４から構成されている。
送信側レベルシフト部１３ａにおいて、前記実施の形態１の図４と異なるところは、トランジスタＴ５が、回路ブロック２の仮想電源ＶＳＳＭ１と電源ＶＳＳとの間に接続され、トランジスタＴ２，Ｔ４の他方の接続部が電源ＶＳＳに接続されている点である。
同様に、受信側レベルシフト部１４ｂでも、トランジスタＴ８が、回路ブロック３の仮想電源ＶＳＳＭ２と電源ＶＳＳとの間に接続され、トランジスタＴ７，Ｔ１２，Ｔ１４の他方の接続部が電源ＶＳＳに接続されている点が異なっている。また、その他の接続構成については、図４と同様であるので、説明は省略する。
図１１は、図１０のＡ−Ｂ、Ｃ−Ｄ−Ｅ−Ｆ、Ｇ−Ｈで示すデバイスのレイアウト例を示す平面図である。
図１１の左側には、ＤＥＥＰ−ＮＷＥＬＬ領域１９上に形成されたＰＷＥＬＬ領域２２にトランジスタＴ５が形成されている。このＰＷＥＬＬ領域２２は、ＮＷＥＬＬ領域２１に囲まれるように形成されている。
トランジスタＴ５の右側には、トランジスタＴ４が、Ｐ型半導体基板２５（図１２）上に形成されており、該トランジスタＴ４の上方には、ＮＷＥＬＬ領域２１ａ上にトランジスタＴ３が形成されている。
トランジスタＴ３の右側には、ＮＷＥＬＬ領域２３ａ上にトランジスタＴ６が形成されており、該トランジスタＴ６の下方には、トランジスタＴ７がＰ型半導体基板２５上に形成されている。
また、トランジスタＴ８は、ＤＥＥＰ−ＮＷＥＬＬ領域２０上に形成されたＰＷＥＬＬ領域２４に形成されている。ＰＷＥＬＬ領域２４は、ＮＷＥＬＬ領域２３に囲まれるように形成されている。
図１２は、図１０のＡ−Ｂ、Ｃ−Ｄ−Ｅ−Ｆ、Ｇ−Ｈ断面の一例を示す断面図である。
トランジスタＴ５においては、Ｐ型半導体基板２５にＤＥＥＰ−ＮＷＥＬＬ領域１９が形成されており、該ＤＥＥＰ−ＮＷＥＬＬ領域１９の上部には、ＰＷＥＬＬ領域２２が形成されている。
ＰＷＥＬＬ領域２２には、ドレインとして機能するＮ型半導体領域５４、およびソースとして機能するＮ型半導体領域５５がそれぞれ形成されており、これらＮ型半導体領域５４，５５の上方には、酸化膜５６を介してゲート５７が形成されている。
トランジスタＴ４は、Ｐ型半導体基板２５にドレインとして機能するＮ型半導体領域５９、およびソースとして機能するＮ型半導体領域５８がそれぞれ形成されており、これらＮ型半導体領域５８，５９の上方には、酸化膜６０を介してゲート６１が形成されている。
トランジスタＴ３は、Ｐ型半導体基板２５上部にＮＷＥＬＬ領域２１ａが形成されており、該ＮＷＥＬＬ領域２１ａにドレインとして機能するＰ型半導体領域６２、およびソースとして機能するＰ型半導体領域６３がそれぞれ形成されており、Ｐ型半導体領域６２，６３の上方には、酸化膜６４を介してゲート６５が形成されている。
トランジスタＴ６も同様に、Ｐ型半導体基板２５上部にＮＷＥＬＬ領域２３ａが形成されており、該ＮＷＥＬＬ領域２３ａには、ドレインとして機能するＰ型半導体領域６７、およびソースとして機能するＰ型半導体領域６６がそれぞれ形成されている。
そして、Ｐ型半導体領域６６，６７の上方には、酸化膜６８を介してゲート６９が形成されている。また、トランジスタＴ７，Ｔ８についても、トランジスタＴ４，Ｔ５と同様の構成となっている。
それにより、本実施の形態２においては、送信側レベルシフト部１３ａ、および受信側レベルシフト部１４ｂの下部にＤＥＥＰ−ＮＷＥＬＬ領域がないため、電源ＶＤＤと電源ＶＤＤ２との短絡がなく、電源ＶＳＳ遮断による消費電力の制御とＤＶＦＳとの共存を可能にすることができる。
（実施の形態３）
図１３は、本発明の実施の形態３による半導体集積回路装置に設けられたパルスラッチ型シフタ回路の一例を示す説明図、図１４は、図１３のパルスラッチ型シフタ回路に設けられたパルス生成部の一例を示す回路図、図１５は、図１３のパルスラッチ型シフタ回路に設けられたパルスラッチ部の一例を示す回路図、図１６は、図１３のパルスラッチ型シフタ回路の動作例を示すタイミングチャート、図１７は、図１３のパルスラッチ型シフタ回路のレイアウト例を示した説明図である。
本実施の形態３では、前記実施の形態１，２に示した送信側レベルシフト部１３ａ、および受信側レベルシフト部１４ｂの代わりとして、図１３に示すように、パルスラッチ型シフタ回路７０，７４を用いた場合について説明する。
パルスラッチ型シフタ回路７０は、たとえば、回路ブロック２に設けられており、電源ＶＤＤ２の振幅の信号を電源ＶＤＤの振幅の信号に変換してラッチする。パルスラッチ型シフタ回路７４は、たとえば、回路ブロック３に設けられており、電源ＶＤＤの振幅の信号を電源ＶＤＤ２の振幅の信号に変換してラッチする。
パルスラッチ型シフタ回路７０は、ドライバ７１、パルス生成部７２、および複数のパルスラッチ部７３から構成されている。また、パルスラッチ型シフタ回路７４の構成についても、パルスラッチ型シフタ回路７０と同様の構成となっている。
パルスラッチ部７３は、受信側のみでレベルシフト動作が可能である。回路ブロック２に設けられるパルスラッチ型シフタ回路７０は、ＤＥＥＰ−ＮＷＥＬＬ領域１９に形成されている。回路ブロック３（，４）に設けられるパルスラッチ型シフタ回路７４は、ＤＥＥＰ−ＮＷＥＬＬ領域２０に形成されている。
パルス生成部７２は、図１４に示すように、論理積回路ＡＮＤ、インバータＩｖ１〜Ｉｖ３、および否定論理積回路ＮＡＮＤから構成されている。論理積回路ＡＮＤの一方の入力部には、ドライバ７１を介して出力されるクロック信号φが入力されるように接続されており、該論理積回路ＡＮＤの他方の入力部には、不定防止信号が入力されるように接続されている。
論理積回路ＡＮＤの出力部には、直列接続されたインバータＩｖ１〜Ｉｖ３が接続されている。インバータＩｖ３の出力部には、否定論理積回路ＮＡＮＤの一方の入力部が接続されており、否定論理積回路ＮＡＮＤの他方の入力部には、論理積回路ＡＮＤの出力部が接続されている。
そして、否定論理積回路ＮＡＮＤの出力部が、パルス生成部７２の出力となる。パルス生成部７２は、インバータにより遅延によるワンショットパルスＰ１（Ｐ２）を生成する。
また、パルスラッチ部７３は、図１５に示すように、ＰチャネルＭＯＳからなるトランジスタＴｒ１，Ｔｒ２、およびＮチャネルＭＯＳからなるトランジスタＴｒ３，Ｔｒ４が電源ＶＤＤと基準電位との間に直列接続された構成からなるレベル変換部７３ａと、インバータＩｖ４，Ｉｖ５からなるラッチ部７３ｂとから構成されている。
トランジスタＴｒ２，Ｔｒ３のゲートには、入力信号が入力されるように接続されており、トランジスタＴｒ４のゲートには、パルス生成部７２が発生したワンショットパルスＰ１が入力され、トランジスタＴｒ１のゲートには、ワンショットパルスＰ１の反転信号である反転ワンショットパルス／Ｐ１が入力されるように接続されている。
このパルスラッチ部７３においては、送信側の回路ブロックが電源遮断されている場合、入力が不定となるためにクロック信号ＣＫがＬｏレベルとなる。
図１６は、パルスラッチ型シフタ回路７０におけるタイミングチャートである。
図１６においては、クロック信号φ１、パルス生成部７２から出力されるパルス信号Ｐ１、パルスラッチ部７３に入力される信号Ｄ２、およびパルスラッチ部７３から出力される信号Ｄ１の信号タイミングをそれぞれ示している。
回路ブロック３からＨｉｇｈ信号が出力された後、パルス生成部７２が発生したワンショットパルスＰ１、および反転ワンショットパルス／Ｐ１が、トランジスタＴｒ４，Ｔｒ１のゲートにそれぞれ入力されることによって、電圧レベルが変換されたＬｏ信号が、レベル変換部７３ａから出力される。
レベル変換部７３ａから出力されたＬｏｗ信号は、ラッチ部７３ｂによってラッチされた後、反転信号のＨｉｇｈ信号となって回路ブロック２の入力信号となる信号Ｄ１として該ラッチ部７３ｂから出力される。
なお、回路ブロック３からＬｏｗ信号が出力された際には、レベル変換部７３ａによってレベル変換されたＨｉｇｈ信号が出力される。
図１７は、パルスラッチ型シフタ回路７０、およびパルスラッチ型シフタ回路７４のレイアウトの一例を示したものである。図示するように、パルスラッチ型シフタ回路７０，７４は、１電源の供給のみで供給されるので、ＤＥＥＰ−ＮＷＥＬＬ領域での電源短絡が発生せず、該ＤＥＥＰ−ＮＷＥＬＬ領域であれば、自由にレイアウトが可能である。
それにより、本実施の形態３では、パルスラッチ型シフタ回路７０、およびパルスラッチ型シフタ回路７４を用いた構成とすることにより、受信側の論理機能ブロックにのみに配置することによってレベルシフト動作が可能となり、電源ＶＤＤと電源ＶＤＤ２との短絡を防止することができる。
（実施の形態４）
図１８は、本発明の実施の形態４による半導体集積回路装置に設けられたレベルシフタ、および同期化回路の一例を示す説明図、図１９は、図１８の同期化回路による信号の同期化の後、パスセレクタを設けた一例を示す回路図、図２０は、図１９に用いられる受信側レベルシフト部における一例を示す回路図、図２１は、図１９の動作の一例を示す説明図、図２２は、図１９の動作の他の例を示す説明図、図２３は、信号の送り側となる回路ブロックが電源遮断されている際の図１９に示す回路における動作の一例を示す説明図、図２４は、図１９の受信側レベルシフト部における他の例を示す回路図、図２５は、図１８の回路をクロック信号ラインに用いた際の一例を示す説明図である。
本実施の形態４においては、図１８に示すように、送信側レベルシフト部１３ａから出力された信号を受信側レベルシフト部１４ｂで受信し、該受信側レベルシフト部１４ｂから出力されたレベル変換後の信号に対して同期化回路７５によって、クロック信号ＣＫＢによって同期化して出力する例を示している。
電源ＶＤＤと電源ＶＤＤ２とでは、電圧レベルが異なるためにクロック信号のレイテンシがずれてしまうために上記の同期化回路７５による同期化が必要となる。この場合、同期化回路７５は、受信側レベルシフト部１４ｂの後段に設けられ、ＤＥＥＰ−ＮＷＥＬＬ領域２０（図３）に形成される。
また、図１９は、図１８の同期化回路７５による信号の同期化の後、パスセレクタ７６を設けた一例を示す回路図である。
パスセレクタ７６は、電源ＶＤＤと電源ＶＤＤ２とが同じ電圧レベルの際に、回路ブロック２から出力される信号を、送信側レベルシフト部１３ａ、ならびに受信側レベルシフト部１４ｂを介さずに回路ブロック３の論理部に入力するようにするセレクタ回路である。
パスセレクタ７６は、インバータＩｖ６，Ｉｖ７、およびトランジスタＴｒ５〜Ｔｒ１２から構成されている。トランジスタＴｒ５〜Ｔｒ８は、電源ＶＤＤ２と電源ＶＳＳとの間に直列接続されている。
同様に、トランジスタＴｒ９〜Ｔｒ１２においても、電源ＶＤＤ２と電源ＶＳＳとの間に直列接続されている。トランジスタＴｒ５，Ｔｒ６，Ｔｒ９，Ｔｒ１０は、ＰチャネルＭＯＳからなり、トランジスタＴｒ７，Ｔｒ８，Ｔｒ１１，Ｔｒ１２は、ＮチャネルＭＯＳからなる。
インバータＩｖ６の入力部、およびトランジスタＴｒ８，Ｔｒ９のゲートには、電圧設定用レジスタなどから出力されるセレクト信号ＰＡＳＳＳＥＬが入力される。
トランジスタＴｒ６，Ｔｒ７のゲートには、同期化回路７５の出力部が接続されており、トランジスタＴｒ５，Ｔｒ１２のゲートには、インバータＩｖ６の出力部がそれぞれ接続されている。
また、トランジスタＴｒ１０，Ｔｒ１１のゲートには、回路ブロック２から出力される信号が入力されるように接続されている。トランジスタＴｒ６とトランジスタＴｒ７との接続部、およびトランジスタＴｒ１０とトランジスタＴｒ１１との接続部には、インバータＩｖ７の入力部が接続されている。該インバータＩｖ７の出力部は、パスセレクタ７６の出力部となり、回路ブロック３の論理部に接続されている。
図２０は、図１９に用いられる受信側レベルシフト部１４ｂの一例を示す回路図である。
図２０に示すように、受信側レベルシフト部１４ｂは、たとえば、ＰＭＵ５から出力される出力イネーブル信号が入力される出力イネーブル端子Ｅを備えている。受信側レベルシフト部１４ｂは、前記実施の形態２の図１０の構成に、トランジスタＴ１５，Ｔ１６が新たに設けられた構成となっている。
トランジスタＴ１５は、ＮチャネルＭＯＳからなり、トランジスタＴ１６は、ＰチャネルＭＯＳからなる。トランジスタＴ１５の一方の接続部には、トランジスタＴ７とトランジスタＴ１２との接続部が接続されており、該トランジスタＴ１５の他方の接続部には、電源ＶＳＳが接続されている。
トランジスタＴ１６の一方の接続部には、電源ＶＤＤ２が接続されており、該トランジスタＴ１６の他方の接続部には、トランジスタＴ６とトランジスタＴ７との接続部がそれぞれ接続されている。
また、トランジスタＴ１５のゲート、およびトランジスタＴ１６のゲートには、出力イネーブル信号が入力される。出力イネーブル端子ＥにＬｏｗレベル信号を入力することによって、受信側レベルシフト部１４ｂの出力がＬｏｗレベルに固定される。すなわちレベルシフト部１４ｂがディスエーブル状態となる。その他の接続構成については、図１０と同様であるので、説明は省略する。
電圧設定用レジスタなどから出力されるセレクト信号ＰＡＳＳＳＥＬは、電源ＶＤＤと電源ＶＤＤ２とが同じ電圧レベルの場合には、Ｌｏｗ信号となるように設定される。この時、図２１に示すように、トランジスタＴｒ９，Ｔｒ１２がＯＮとなり、回路ブロック２から出力される信号（ノードＡの信号）は、トランジスタＴｒ９〜Ｔｒ１２、およびインバータＩｖ７を介して出力される。
このとき、受信側レベルシフト部１４ｂの出力イネーブル信号端子Ｅには、Ｌｏｗレベルの信号を入力し、受信側レベルシフト部１４ｂの出力を固定する。ここで、電源ＶＤＤとＶＤＤ２が同じ電圧であるためノードＡの信号の振幅（トランジスタＴｒ１０とＴｒ１１のゲート電圧）の最大値は電源ＶＤＤ２の電圧と等しくなる。よって、トランジスタＴｒ９，Ｔｒ１２が、導通状態である時でも、インバータを構成するトランジスタＴｒ１０とＴｒ１１が共に導通状態となることはないためＴｒ９〜Ｔｒ１２に貫通電流は流れない。
また、電源ＶＤＤと電源ＶＤＤ２とが同じ電圧レベルの場合には、信号の同期化が不要となるため、同期化回路７５に入力されるクロック信号は停止される。
一方、電源ＶＤＤと電源ＶＤＤ２とが異なる電圧レベルの場合には、セレクト信号ＰＡＳＳＳＥＬがＨｉｇｈ信号となるように設定される。これにより、図２２に示すように、トランジスタＴｒ５，Ｔｒ８がＯＮとなり、回路ブロック２から出力される。
信号は、送信側レベルシフト部１３ａ、受信側レベルシフト部１４ｂ、同期化回路７５、トランジスタＴｒ５〜Ｔｒ８、およびインバータＩｖ７を介して出力されることになる。
ここでは、トランジスタＴｒ９，Ｔｒ１２をＯＦＦとするため、図２２のｎｅｔＡが電源ＶＤＤ振幅であっても貫通電流は流れない。
図２３は、信号の送り側となる回路ブロック２が電源遮断されている際の一例を示す説明図である。
信号の送り側となる回路ブロック２が電源遮断された場合、送信側レベルシフト部１３ａのＴｒｕｅ配線とＢａｒ配線との信号、および図２３のノードＡが不定となる。
このとき、出力イネーブル信号端子ＥにＬｏｗレベルの信号を入力し、セレクト信号ＰＡＳＳＳＥＬをＨｉｇｈレベルとすることにより、受信側レベルシフト部１４ｂは、Ｌｏｗ信号固定となり、トランジスタＴｒ９，Ｔｒ１２がそれぞれＯＦＦとなるので、ｎｅｔＡが電源ＶＤＤ振幅となっても貫通電流が流れない。
また、図２３では、受信側の回路ブロック３に設けられたパスセレクタ７６によって、不定電位の処理を行っていたが、たとえば、図２４に示したように、常時ＯＮ領域である回路ブロック１８などに不定電位処理回路７７を設けて、不定電位の処理を行うようにしてもよい。
不定電位処理回路７７は、図示するように、インバータＩｖ８、ならびにトランジスタＴ１７〜Ｔ２０から構成されている。トランジスタＴ１７，Ｔ１８は、ＰチャネルＭＯＳからなり、トランジスタＴ１９，Ｔ２０は、ＮチャネルＭＯＳからなる。
インバータＩｖ８の入力部には、回路ブロック２が電源遮断された際にＰＭＵ５から出力される電源遮断信号ＳＴＯＰが入力されるように接続されており、該インバータＩｖ８の出力部には、トランジスタＴ１７のゲート、およびトランジスタＴ２０のゲートがそれぞれ接続されている。
トランジスタＴ１７〜Ｔ１９は、電源ＶＤＤと電源ＶＳＳとの間に直列接続されており、トランジスタＴ１８とトランジスタＴ１９との接続部には、トランジスタＴ２０の一方の接続部が接続されている。トランジスタＴ２０の他方の接続部には、電源ＶＳＳが接続されている。
さらに、トランジスタＴ１８とトランジスタＴ１９との接続部には、パスセレクタ７６のトランジスタＴｒ１０，Ｔｒ１１のゲートが接続されている。
回路ブロック２が電源遮断された際、Ｌｏｗレベルの電源遮断信号ＳＴＯＰが不定電位処理回路７７に入力される。それにより、不定電位処理回路７７からは、Ｌｏレベルに固定された信号が出力され、トランジスタＴｒ９，Ｔｒ１２もＯＦＦとなるので貫通電流を防止することができる。
また、本発明は、信号ラインだけではなく、たとえば、図２５に示すように、クロック信号ＣＫＡなどのクロックラインに適用することも可能である。
この場合、図２５の構成は、図１９と同様であり、送受信される信号がクロック信号ＣＫＡである点が異なる。また、動作についても、図１９と同様であり、電源ＶＤＤと電源ＶＤＤ２とが同じ電圧レベルの場合には、電圧レベルの変換が不要となるのでセレクト信号ＰＡＳＳＳＥＬがＬｏｗレベルとなり、送信側レベルシフト部１３ａ、および受信側レベルシフト部１４ｂを介さないパスが選択される。
また、電源ＶＤＤと電源ＶＤＤ２とが異なる電圧レベルの場合には、セレクト信号ＰＡＳＳＳＥＬがＨｉｇｈレベルとなり、送信側レベルシフト部１３ａ、および受信側レベルシフト部１４ｂを介するパスが選択される。
これによって、送信側レベルシフト部１３ａ、受信側レベルシフト部１４ｂ、ならびに同期化回路７５を通ることによるクロック信号のレイテンシの増加を防止することができる。
それにより、本実施の形態４では、信号を送受信する際の遅延などを小さくすることができるので、半導体集積回路装置１の信頼性を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ 半導体集積回路装置
２ 回路ブロック
３ 回路ブロック
４ 回路ブロック
７ 電源スイッチ部
８ 電源スイッチ部
９ 電源スイッチ部
１０，１１，１２ 電源スイッチコントローラ
１３ レベルシフタ
１３ａ 送信側レベルシフト部
１３ｂ 受信側レベルシフト部
１４ レベルシフタ
１４ａ 送信側レベルシフト部
１４ｂ 受信側レベルシフト部
１５ レベルシフタ
１６ レベルシフタ
１６ Ｐ型半導体領域
１７ レベルシフタ
１７ａ レベルシフタ
１８ 回路ブロック
１９ ＤＥＥＰ−ＮＷＥＬＬ領域
２０ ＤＥＥＰ−ＮＷＥＬＬ領域
２１ ＮＷＥＬＬ領域
２１ａ ＮＷＥＬＬ領域
２２ ＰＷＥＬＬ領域
２２ａ ＰＷＥＬＬ領域
２３ ＮＷＥＬＬ領域
２３ａ ＮＷＥＬＬ領域
２４ ＰＷＥＬＬ領域
２４ａ ＰＷＥＬＬ領域
２５ Ｐ型半導体基板
２６ Ｐ型半導体領域
２７ Ｐ型半導体領域
２８ 酸化膜
２９ ゲート
３０ Ｎ型半導体領域
３１ Ｎ型半導体領域
３２ 酸化膜
３３ ゲート
３４ Ｎ型半導体領域
３５ Ｎ型半導体領域
３６ 酸化膜
３７ ゲート
３８ Ｎ型半導体領域
３９ Ｎ型半導体領域
４０ 酸化膜
４１ ゲート
４２ Ｎ型半導体領域
４３ Ｎ型半導体領域
４４ 酸化膜
４５ ゲート
４６ Ｐ型半導体領域
４７ Ｐ型半導体領域
４８ 酸化膜
４９ ゲート
５０ Ｔｒｕｅ配線
５１ Ｂａｒ配線
５２ 電源配線
５３ 配線
５４ Ｎ型半導体領域
５５ Ｎ型半導体領域
５６ 酸化膜
５７ ゲート
５８ Ｎ型半導体領域
５９ Ｎ型半導体領域
６０ 酸化膜
６１ ゲート
６２ Ｐ型半導体領域
６３ Ｐ型半導体領域
６４ 酸化膜
６５ ゲート
６６ Ｐ型半導体領域
６７ Ｐ型半導体領域
６８ 酸化膜
６９ ゲート
７０ パルスラッチ型シフタ回路
７１ ドライバ
７２ パルス生成部
７３ パルスラッチ部
７３ａ レベル変換部
７３ｂ ラッチ部
７４ パルスラッチ型シフタ回路
７５ 同期化回路
７６ パスセレクタ
７７ 不定電位処理回路
Ｔ１〜Ｔ２０ トランジスタ
ＡＮＤ 論理積回路
Ｉｖ１〜Ｉｖ８ インバータ
ＮＡＮＤ 否定論理積回路
Ｔｒ１〜Ｔｒ１２ トランジスタ
１００，１０１ トランジスタ
１０２ Ｐ型半導体基板
１０３ ＤＥＥＰ−ＮＷＥＬＬ領域
１０４ ＮＷＥＬＬ領域
１０５ Ｐ型半導体領域
１０６ Ｐ型半導体領域
１０７ 酸化膜
１０８ ゲート
１０９ ＮＷＥＬＬ領域
１１０ Ｐ型半導体領域
１１１ Ｐ型半導体領域
１１２ 酸化膜
１１３ ゲート

Claims (4)

  1. 第１の低消費電力制御の対象となる第１の回路ブロックと、
    前記第１の低消費電力制御、および第２の低消費電力制御の対象となる第２の回路ブロックと、
    電源スイッチ制御部と、
    前記第１の回路ブロックに電源を供給する第１の電源線と、
    前記第２の回路ブロックに電源を供給する第２の電源線と、
    前記電源スイッチ制御部から出力された制御信号に基づいて、前記第１の電源線に供給される基準電位を遮断し、前記第１の低消費電力制御を行う第１の電源スイッチ部と、
    前記電源スイッチ制御部から出力された制御信号に基づいて、前記第２の電源線に供給される基準電位を遮断し、前記第１の低消費電力制御を行う第２の電源スイッチ部と、
    前記第２の回路ブロックに供給する動作周波数、およびコア電圧を動的に変更して前記第２の低消費電力制御を行う周波数／電源制御部とを備え、
    前記第１の回路ブロックは、
    前記第１の電源スイッチ部に含まれる第１の電源スイッチを介して、前記第１の電源線から電源が供給される第１の送信側レベルシフタと、
    前記第１の電源スイッチ部に含まれる第２の電源スイッチを介して、前記第１の電源線から電源が供給される第１の受信側レベルシフタとを備え、
    前記第２の回路ブロックは、
    前記第２の電源スイッチ部に含まれる第３の電源スイッチを介して、前記第２の電源線から電源が供給される第２の送信側レベルシフタと、
    前記第２の電源スイッチ部に含まれる第４の電源スイッチを介して、前記第２の電源線から電源が供給される第２の受信側レベルシフタとを備え、
    前記第１の電源スイッチ部は前記基準電位と前記第１の電源線との間に接続され、
    前記第２の電源スイッチ部は前記基準電位と前記第２の電源線との間に接続され、
    前記第１の送信側レベルシフタによって、
    前記第１の回路ブロックから出力される信号は送信され、
    前記第１の受信側レベルシフタによって、
    前記第２の回路ブロックから送信された信号は、前記第１の回路ブロックに用いられる電源振幅の電圧レベルに変換されて前記第１の回路ブロックにて受信され、
    前記第２の送信側レベルシフタによって、
    前記第２の回路ブロックから出力される信号は送信され、
    前記第２の受信側レベルシフタによって、
    前記第１の回路ブロックから送信された信号は、前記第２の回路ブロックに用いられる電源振幅の電圧レベルに変換されて前記第２の回路ブロックにて受信され、
    前記第１の回路ブロック、前記第１の電源スイッチ部、前記第１の送信側レベルシフタ、および前記第１の受信側レベルシフタと、前記第２の回路ブロック、前記第２の電源スイッチ部、前記第２の送信側レベルシフタ、および前記第２の受信側レベルシフタとは、半導体基板上に形成された異なるＷＥＬＬ分離領域にそれぞれ形成されていることを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置において、
    信号を受信する前記第１、および前記第２の回路ブロックは、同期化回路を備え、
    前記同期化回路は、
    前記第１、および前記第２の受信側レベルシフタにそれぞれ接続され、前記第１、および前記第２の受信側レベルシフタから出力された信号を任意のクロック信号に同期化させて出力することを特徴とする半導体集積回路装置。
  3. 請求項２記載の半導体集積回路装置において、
    信号を受信する前記第１、および前記第２の回路ブロックは、パスセレクタを備え、
    前記パスセレクタは、
    前記第１の回路ブロックと前記第２の回路ブロックとの動作電圧が同じ場合に、前記周波数／電源制御部から出力されるセレクト信号に基づいて、前記第１の回路ブロック、または前記第２の回路ブロックから出力される信号を、前記第１の送信側レベルシフタ、前記第２の送信側レベルシフタ、前記第１の受信側レベルシフタ、および前記第２の受信側レベルシフタを介さずに、前記第２の回路ブロック、または前記第１の回路ブロックにそれぞれ入力されるように経路選択し、前記第１の回路ブロックと前記第２の回路ブロックとの動作電圧が異なる場合には、前記周波数／電源制御部から出力されるセレクト信号に基づいて、前記第１の回路ブロックから出力される信号を、前記第１の送信側レベルシフタ、および前記第２の受信側レベルシフタを介して、前記第２の回路ブロックに入力し、前記第２の回路ブロックから出力される信号を、前記第２の送信側レベルシフタ、および前記第１の受信側レベルシフタを介して、前記第１の回路ブロックに入力するように経路選択することを特徴とする半導体集積回路装置。
  4. 請求項１〜３のいずれか１項に記載の半導体集積回路装置において、
    前記第１の送信側レベルシフタは、前記第１の回路ブロックから出力される信号を差動信号として出力し、
    前記第２の送信側レベルシフタは、前記第２の回路ブロックから出力される信号を差動信号として出力し、
    前記第１の受信側レベルシフタは、受信した差動信号を前記第１の回路ブロックに用いられる電源振幅の信号に変換して出力し、
    前記第２の受信側レベルシフタは、受信した差動信号を前記第２の回路ブロックに用いられる電源振幅の信号に変換して出力し、
    前記第１の送信側レベルシフタと前記第２の受信側レベルシフタとが接続される差動信号用配線、および前記第２の送信側レベルシフタと前記第１の受信側レベルシフタとが接続される差動信号用配線は、電源電圧用配線、または基準電位用配線の少なくともいずれか一方の電源配線を間に挟んでそれぞれ配線されていることを特徴とする半導体集積回路装置。
JP2009236189A 2009-02-27 2009-10-13 半導体集積回路装置 Expired - Fee Related JP5816407B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009236189A JP5816407B2 (ja) 2009-02-27 2009-10-13 半導体集積回路装置
US12/714,309 US8379425B2 (en) 2009-02-27 2010-02-26 Semiconductor integrated circuit device
US13/748,663 US8730703B2 (en) 2009-02-27 2013-01-24 Semiconductor integrated circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009045780 2009-02-27
JP2009045780 2009-02-27
JP2009236189A JP5816407B2 (ja) 2009-02-27 2009-10-13 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2010226083A JP2010226083A (ja) 2010-10-07
JP5816407B2 true JP5816407B2 (ja) 2015-11-18

Family

ID=42666755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009236189A Expired - Fee Related JP5816407B2 (ja) 2009-02-27 2009-10-13 半導体集積回路装置

Country Status (2)

Country Link
US (2) US8379425B2 (ja)
JP (1) JP5816407B2 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8782654B2 (en) 2004-03-13 2014-07-15 Adaptive Computing Enterprises, Inc. Co-allocating a reservation spanning different compute resources types
US9558042B2 (en) 2004-03-13 2017-01-31 Iii Holdings 12, Llc System and method providing object messages in a compute environment
US20070266388A1 (en) 2004-06-18 2007-11-15 Cluster Resources, Inc. System and method for providing advanced reservations in a compute environment
US8176490B1 (en) 2004-08-20 2012-05-08 Adaptive Computing Enterprises, Inc. System and method of interfacing a workload manager and scheduler with an identity manager
US8271980B2 (en) 2004-11-08 2012-09-18 Adaptive Computing Enterprises, Inc. System and method of providing system jobs within a compute environment
US9075657B2 (en) 2005-04-07 2015-07-07 Adaptive Computing Enterprises, Inc. On-demand access to compute resources
US8863143B2 (en) 2006-03-16 2014-10-14 Adaptive Computing Enterprises, Inc. System and method for managing a hybrid compute environment
US9231886B2 (en) 2005-03-16 2016-01-05 Adaptive Computing Enterprises, Inc. Simple integration of an on-demand compute environment
EP2360588B1 (en) 2005-03-16 2017-10-04 III Holdings 12, LLC Automatic workload transfer to an on-demand center
US8041773B2 (en) 2007-09-24 2011-10-18 The Research Foundation Of State University Of New York Automatic clustering for self-organizing grids
US9054990B2 (en) 2009-10-30 2015-06-09 Iii Holdings 2, Llc System and method for data center security enhancements leveraging server SOCs or server fabrics
US9876735B2 (en) 2009-10-30 2018-01-23 Iii Holdings 2, Llc Performance and power optimized computer system architectures and methods leveraging power optimized tree fabric interconnect
US20130107444A1 (en) 2011-10-28 2013-05-02 Calxeda, Inc. System and method for flexible storage and networking provisioning in large scalable processor installations
US20110103391A1 (en) 2009-10-30 2011-05-05 Smooth-Stone, Inc. C/O Barry Evans System and method for high-performance, low-power data center interconnect fabric
US9077654B2 (en) 2009-10-30 2015-07-07 Iii Holdings 2, Llc System and method for data center security enhancements leveraging managed server SOCs
US9465771B2 (en) 2009-09-24 2016-10-11 Iii Holdings 2, Llc Server on a chip and node cards comprising one or more of same
US8599863B2 (en) 2009-10-30 2013-12-03 Calxeda, Inc. System and method for using a multi-protocol fabric module across a distributed server interconnect fabric
US11720290B2 (en) 2009-10-30 2023-08-08 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes
US9680770B2 (en) 2009-10-30 2017-06-13 Iii Holdings 2, Llc System and method for using a multi-protocol fabric module across a distributed server interconnect fabric
US9648102B1 (en) 2012-12-27 2017-05-09 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes
US9311269B2 (en) 2009-10-30 2016-04-12 Iii Holdings 2, Llc Network proxy for high-performance, low-power data center interconnect fabric
US10877695B2 (en) 2009-10-30 2020-12-29 Iii Holdings 2, Llc Memcached server functionality in a cluster of data processing nodes
US8634256B2 (en) * 2011-03-31 2014-01-21 Apple Inc. Multi-mode interface circuit
JP5774922B2 (ja) 2011-07-01 2015-09-09 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9092594B2 (en) 2011-10-31 2015-07-28 Iii Holdings 2, Llc Node card management in a modular and large scalable server system
KR101991682B1 (ko) * 2012-08-29 2019-06-21 삼성전자 주식회사 Ｄｖｆｓ 제어 방법 및 이를 이용한 시스템-온 칩
US9673786B2 (en) * 2013-04-12 2017-06-06 Qualcomm Incorporated Flip-flop with reduced retention voltage
US20150028940A1 (en) * 2013-07-26 2015-01-29 Mediatek Inc. Integrated circuit having at least one functional circuit block operating in multi-source power domain and related system with power management
EP2849218B1 (en) * 2013-09-16 2016-02-03 ST-Ericsson SA Integrated circuit of CMOS type comprising first and second circuit parts
US9570979B2 (en) * 2014-04-17 2017-02-14 Infineon Technologies Austria Ag Voltage regulator with power stage sleep modes
JP6645280B2 (ja) * 2016-03-14 2020-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法
CN107038305B (zh) * 2017-04-14 2020-06-16 上海华虹宏力半导体制造有限公司 半导体集成电路及其寄生二极管参数的提取方法
US10261563B1 (en) * 2017-12-12 2019-04-16 Apple Inc. Hybrid power switch
GB2575439A (en) * 2018-07-04 2020-01-15 Rohm Powervation Ltd A level shifter
US12073876B2 (en) * 2022-08-19 2024-08-27 Synopsys, Inc. Memory clock level-shifting buffer with extended range

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585764A (en) * 1995-06-13 1996-12-17 Advanced Micro Devices, Inc. High-speed voltage controlled oscillator which is insensitive to changes in power supply voltage
JPH09148914A (ja) 1995-11-21 1997-06-06 Sony Corp レベル変換回路
US20020001213A1 (en) * 1999-05-24 2002-01-03 Philips Electronics North America Corporation Integrated circuit (ic) switching power converter
JP3878431B2 (ja) 2000-06-16 2007-02-07 株式会社ルネサステクノロジ 半導体集積回路装置
JP3532153B2 (ja) * 2000-12-22 2004-05-31 沖電気工業株式会社 レベルシフタ制御回路
US7174543B2 (en) * 2001-08-29 2007-02-06 Analog Devices, Inc. High-speed program tracing
JP3657235B2 (ja) * 2002-03-25 2005-06-08 Ｎｅｃマイクロシステム株式会社 レベルシフタ回路及び該レベルシフタ回路を備えた半導体装置
JP2005079221A (ja) 2003-08-29 2005-03-24 Renesas Technology Corp 半導体装置
US7085943B2 (en) * 2003-09-26 2006-08-01 Freescale Semiconductor, Inc. Method and circuitry for controlling supply voltage in a data processing system
US20050134355A1 (en) * 2003-12-18 2005-06-23 Masato Maede Level shift circuit
JP4060282B2 (ja) 2004-03-22 2008-03-12 三菱電機株式会社 レベル変換回路、およびレベル変換機能付シリアル／パラレル変換回路
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
JP2006303753A (ja) 2005-04-19 2006-11-02 Renesas Technology Corp 半導体集積回路装置
JP4892904B2 (ja) 2005-09-14 2012-03-07 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100806284B1 (ko) * 2005-12-08 2008-02-22 한국전자통신연구원 동적 전압 스케일링을 적용한 고효율 프로세서
JP4602443B2 (ja) * 2008-08-18 2010-12-22 ルネサスエレクトロニクス株式会社 半導体集積回路

Also Published As

Publication number Publication date
US20130135036A1 (en) 2013-05-30
US20100219800A1 (en) 2010-09-02
US8730703B2 (en) 2014-05-20
JP2010226083A (ja) 2010-10-07
US8379425B2 (en) 2013-02-19

Similar Documents

Publication Publication Date Title
JP5816407B2 (ja) 半導体集積回路装置
US6262599B1 (en) Level shifting CMOS I/O buffer
US7425845B2 (en) Semiconductor integrated circuit
KR19990044040A (ko) 다중 로직 패밀리 호환성 출력 드라이버
CN110663182A (zh) 具有支持广电压供应范围的并联电压阈值架构的电路
KR20110099072A (ko) 고속 조건부 백 바이어스 가상 접지 복구 회로
US20080238399A1 (en) Buffer Circuit Having Multiplexed Voltage Level Translation
US20060226874A1 (en) Interface circuit including voltage level shifter
JP2006237388A (ja) 半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路
JP3719671B2 (ja) レベルシフタ回路
JP2001244804A (ja) レベルコンバータ回路
JP5627691B2 (ja) 準安定性強化格納回路のための装置および関連する方法
CN105099428B (zh) 微处理器装置、集成电路以及选择基底偏压的方法
JP2006060311A (ja) 半導体集積回路
US6873189B2 (en) I/O buffer circuit
JP2004336123A (ja) 半導体集積回路
US7218145B2 (en) Level conversion circuit
JP2002300025A (ja) レベルシフト回路
JP2008070375A (ja) 半導体集積回路
US20100102851A1 (en) P-Type Source Bias Virtual Ground Restoration Apparatus
US6741100B2 (en) Semiconductor integrated circuit capable of high-speed circuit operation
JP4776355B2 (ja) 半導体チップおよび半導体装置
US8587370B2 (en) Semiconductor device reducing leakage current of transistor
CN117200785A (zh) 一种上下沿对称的或非门电路
JP5202691B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140512

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150928

R150 Certificate of patent or registration of utility model

Ref document number: 5816407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees