[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5809396B2 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置 Download PDF

Info

Publication number
JP5809396B2
JP5809396B2 JP2010144164A JP2010144164A JP5809396B2 JP 5809396 B2 JP5809396 B2 JP 5809396B2 JP 2010144164 A JP2010144164 A JP 2010144164A JP 2010144164 A JP2010144164 A JP 2010144164A JP 5809396 B2 JP5809396 B2 JP 5809396B2
Authority
JP
Japan
Prior art keywords
upper electrode
dielectric
substrate
plasma
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010144164A
Other languages
English (en)
Other versions
JP2012009624A (ja
Inventor
和田　暢弘
暢弘 和田
小林　真
真 小林
辻本　宏
宏 辻本
純 田村
純 田村
護 直井
護 直井
淳 大藪
淳 大藪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010144164A priority Critical patent/JP5809396B2/ja
Priority to US13/167,574 priority patent/US8592319B2/en
Priority to KR1020110061214A priority patent/KR101756853B1/ko
Priority to CN201410521359.3A priority patent/CN104282523B/zh
Priority to CN201110175740.5A priority patent/CN102299067B/zh
Priority to TW100122278A priority patent/TWI497585B/zh
Publication of JP2012009624A publication Critical patent/JP2012009624A/ja
Priority to US14/060,964 priority patent/US9524847B2/en
Application granted granted Critical
Publication of JP5809396B2 publication Critical patent/JP5809396B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement or ion-optical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本発明は、一の処理室内で処理条件を変更して基板に対して複数のプラズマ処理を施す基板処理方法及び基板処理装置に関する。
半導体ウエハをはじめとする基板に対して配線加工等を施す際には、基板に対して微細な加工処理を施す必要があり、プラズマを利用した基板処理方法が広く適用されている。
近年、基板の大面積化に伴い、反応性イオンエッチング（Reaction Ion Etching）処理方法を適用した基板処理方法において、基板表面におけるエッチングレートの均一化を図るため種々の工夫がなされており、上部電極と下部電極とを備えた基板処理装置のチャンバ内構造において、上部電極に誘電体を埋め込んで、電極平面における電圧の不均一性を補償する方法が提案されている（例えば、特許文献１参照）。
一方、基板としての、例えば半導体ウエハ（以下、単に「ウエハ」という。）を調製するためには、一のウエハに対して複数のプラズマ処理を施す必要があり、近年、一の処理室（チャンバ）内で、処理条件を順次変更して複数のプラズマ処理を実行する、いわゆる１チャンバ複数処理が要求されるようになった。
そこで、このような要求を実現するために、上部電極と下部電極とを備えた基板処理装置のチャンバ内構造において、上部電極及び下部電極の一方を他方に対して移動可能な構造とし、上部電極と下部電極との間隔であるギャップを変動させることによって上部電極及び下部電極の間の電界強度を変化させて複数の処理条件を作り出す基板処理装置が提案されるようになった。
特表２００７−５０５４５０号公報
しかしながら、上部電極及び下部電極の一方を他方に対して移動可能な構造とし基板処理装置においては、チャンバを開放することなく処理条件を変更することができるものの、上部電極及び下部電極に挟まれた処理空間の周辺部においてプラズマの拡散が起きるため、該処理空間におけるプラズマの均一な密度分布の実現が困難であり、その結果、基板に均一なプラズマ処理を施しつつ、一チャンバ複数処理を実現するのは困難であるという問題がある。
本発明の目的は、基板に均一なプラズマ処理を施しつつ、一チャンバ複数処理を実現することができる基板処理方法及び基板処理装置を提供することにある。
上記目的を達成するために、請求項１記載の基板処理方法は、プラズマを用いて基板にエッチング処理を施す基板処理方法において、前記基板を収容する収容室と、該収容室内に配置され前記基板を載置する下部電極と、該下部電極に対向配置された上部電極と、前記下部電極に接続された高周波電源と、前記上部電極及び前記下部電極の間の処理空間と、前記上部電極と電気的に接続された接地とを有し、前記上部電極及び前記下部電極の一方を他方に対して移動可能とした基板処理装置において前記基板におけるエッチングレートを変化させる基板処理方法であって、前記上部電極の少なくとも一部に厚さが１０ｍｍ〜１５ｍｍの石英板からなる誘電体を前記下部電極に載置された基板に対向するように埋め込んで、前記処理空間に生じるプラズマ及び前記接地の間の電位差を、前記プラズマ及び前記誘電体の間の電位差、並びに、前記誘電体及び前記接地の間の電位差に分割し、さらに、前記上部電極と前記下部電極との間隔を変動させることを特徴とする。
請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、前記上部電極は平板状の電極であり、前記誘電体は、前記上部電極の平面方向に沿って設けられていることを特徴とする。
請求項３記載の基板処理方法は、請求項２記載の基板処理方法において、前記誘電体は、前記上部電極に載置された基板の中央部に対向する部分のみに設けられていることを特徴とする。
請求項４記載の基板処理方法は、請求項２記載の基板処理方法において、前記誘電体は、中心部に貫通孔を有する円板状を呈しており、前記貫通孔が、前記上部電極に載置された基板の中央部に対向するように前記上部電極に埋め込まれていることを特徴とする。
請求項５記載の基板処理方法は、請求項１乃至４のいずれか１項に記載の基板処理方法において、前記上部電極と前記下部電極との間隔を小さくして前記エッチングレートを大きくすることを特徴とする。
上記目的を達成するために、請求項６記載の基板処理装置は、請求項１乃至５のいずれか１項に記載の基板処理方法に適用される基板処理装置であって、基板を収容する収容室と、該収容室内に配置され前記基板を載置する下部電極と、該下部電極に対向配置された上部電極と、前記下部電極に接続された高周波電源と、前記上部電極及び前記下部電極の間の処理空間と、前記上部電極と電気的に接続された接地とを有し、前記上部電極及び前記下部電極の一方を他方に対して移動可能とし、且つ前記上部電極の少なくとも一部に厚さが１０ｍｍ〜１５ｍｍの石英板からなる誘電体が前記下部電極に載置された基板に対向するように埋め込まれていることを特徴とする。
請求項７記載の基板処理装置は、請求項６記載の基板処理装置において、前記上部電極は平板状の電極であり、前記誘電体は、前記上部電極の平面方向に沿って設けられていることを特徴とする。
本発明によれば、上部電極の少なくとも一部に誘電体を埋め込んで、処理空間に生じるプラズマ及び接地の間の電位差を、プラズマ及び誘電体の間の電位差、並びに、誘電体及び接地の間の電位差に分割するので、誘電体が埋め込まれた部分及びプラズマの間の電位差と、誘電体が埋め込まれていない部分及びプラズマの間の電位差とを異ならせることができ、もって、処理空間におけるプラズマ密度を部位に応じて制御することができ、これにより、処理空間におけるプラズマの均一な密度分布を実現することができる。その結果、基板に均一なプラズマ処理を施すことができる。さらに、上部電極と下部電極との間隔を変動させるので、上部電極及び下部電極の間のプラズマ密度を変化させて複数の処理条件を作り出すことができ、もって、一チャンバ複数処理を実現することができる。すなわち、基板に均一なプラズマ処理を施しつつ、一チャンバ複数処理を実現することができる。また、上部電極の少なくとも一部に埋め込まれ且つ石英板からなる誘電体の厚さが１０ｍｍ〜１５ｍｍであり、誘電体が厚いため、上部電極と下部電極との間隔を変動させたときのＥ／Ｒのギャップ依存性を大きくし、Ｅ／Ｒの制御幅を拡大することができる。
本発明の実施の形態に係る基板処理装置の概略構成を示す断面図である。 本実施の形態における実験例１の結果を示す図である。 本実施の形態における実験例２の結果を示す図である。 実験例３で用いられた上部電極の構造を概略的に示す図であり、図４（Ａ）は比較例１であり、図４（Ｂ）は実施例１であり、図４（Ｃ）は実施例２である。 図４における比較例１、実施例１及び実施例２の上部電極を用いて行ったプラズマエッチング処理におけるＥ／Ｒのウエハの面内における均一性の測定結果を示すグラフである。 本実施の形態に係る基板処理装置の第１の変形例を示す図である。 本実施の形態に係る基板処理装置の第２の変形例を示す図である。 本実施の形態に係る基板処理装置の第３の変形例を示す図である。
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
図１は、本発明の実施の形態に係る基板処理装置の概略構成を示す断面図である。この基板処理装置は、ウエハＷに所定のプラズマエッチング処理を施すものである。
図１において、基板処理装置１０は、直径が、例えば、３００ｍｍのウエハＷを収容する円筒形状のチャンバ１１（処理室）を有し、該チャンバ１１内部の図中下方にはウエハＷを載置する円板形状のサセプタ１２（下部電極）が配置されており、チャンバ１１の図中上端は開閉自在な円板状の蓋部１３によって覆われている。
チャンバ１１内部はＴＭＰ（Turbo Molecular Pump）及びＤＰ（Dry Pump）（ともに図示省略）等によって減圧され、また、チャンバ１１内部の圧力はＡＰＣバルブ（図示省略）によって制御される。
サセプタ１２には第１の高周波電源１４が第１の整合器１５を介して接続され、且つ第２の高周波電源１６が第２の整合器１７を介して接続されており、第１の高周波電源１４は比較的低い周波数、例えば、１３ＭＨｚの高周波電力であるバイアス電力をサセプタ１２に印加し、第２の高周波電源１６は比較的高い周波数、例えば、４０ＭＨｚの高周波電力であるプラズマ生成電力をサセプタ１２に印加する。そして、サセプタ１２はチャンバ１１内部の処理空間ＰＳにプラズマ生成電力を印加する。
サセプタ１２の上部には、静電電極１８を内部に有する静電チャック１９が配置されている。静電チャック１９は円板状のセラミックス部材で構成され、静電電極１８には直流電源２０が接続されている。静電電極１８に正の直流電圧が印加されると、ウエハＷにおける静電チャック１９側の面（以下、「裏面」という。）には負の電位が生じて静電電極１８及びウエハＷの裏面の間に電界が生じ、該電界に起因するクーロン力又はジョンソン・ラーベック力により、ウエハＷは静電チャック１９に吸着保持される。
また、サセプタ１２には、吸着保持されたウエハＷを囲うように、リング状部材であるフォーカスリング２１が載置される。フォーカスリング２１は、導電体、例えば、ウエハＷを構成する材料と同じ単結晶シリコンによって構成される。フォーカスリング２１は導電体からなるので、プラズマの分布域をウエハＷ上だけでなく該フォーカスリング２１上まで拡大してウエハＷの周縁部上におけるプラズマの密度を該ウエハＷの中央部上におけるプラズマの密度と同程度に維持するように作用する。これにより、ウエハＷの全面に施されるプラズマエッチング処理の均一性を維持することができる。
サセプタ１２の図中上部には、サセプタ１２と対向するようにシャワーヘッド２２が配置されている。シャワーヘッド２２は、多数のガス孔２３を有する導電性の上部電極２４と、該上部電極２４に埋め込まれた、例えば石英からなる誘電体２６と、上部電極２４及び誘電体２６を着脱可能に釣支するクーリングプレート２５と、該クーリングプレート２５をさらに釣支する支持部材としてのシャフト２８とを有する。誘電体２６には上部電極２４のガス孔２３と連通するガス孔２７が設けられている。上部電極２４は電気的に接地されており、チャンバ１１内部に印加されるプラズマ生成電力に対する接地電極として機能する。また、上部電極２４の外径はチャンバ１１の内径とほぼ等しく、上部電極２４はチャンバ１１内部に遊合するように配置される。さらに、上部電極２４は後述するベローズ３２や蓋部１３、チャンバ１１の壁部を介して接地３６と電気的に接続される。
シャフト２８は蓋部１３を貫通し、該シャフト２８の上部は基板処理装置１０の上方に配置されたリフト機構（図示省略）に接続される。該リフト機構はシャフト２８を図中上下方向に移動させるが、このとき、上部電極２４を備えたシャワーヘッド２２がチャンバ１１内部においてピストンのように上下動する。これにより、シャワーヘッド２２及びサセプタ１２の間の空間の厚さであるギャップＧ（以下、単に「ギャップＧ」という。）を調整することができる。シャワーヘッド２２の図中上下方向に関する移動量の最大値は、例えば、７０ｍｍである。
シャワーヘッド２２は、シャフト２８を図中上下方向に貫通するガス流路３１、バッファ室２９やガス孔２３、２７からなる処理ガス導入系と、該処理ガス導入系に外部より処理ガスを供給するためのガス供給元（図示省略）に接続されるガス供給管３３とを有する。また、上下動する電極としてのシャワーヘッド２２を釣支するシャフト部分２８の外周部には、同心状に、真空遮断機能を備えたベローズ３２が配設されている。
円筒状のベローズ３２の図中上方の一端は蓋部１３の下面に接合されており、図中下方の一端はシャワーヘッド２２のクーリングプレート２５の上面に接合されている。これによって、シャフト２８が蓋部１３を貫通する貫通部において蓋部１３に対する電極の変位を吸収し、シャフト２８周辺の雰囲気とチャンバ１１内部とがシールされ、チャンバ１１内部と大気との隔絶状態が保持される。なお、図１中において、最も下降した場合のシャワーヘッド２２を実線で示し、最も上昇した場合のシャワーヘッド２２を破線で示した。
このような構成の基板処理装置１０では、ガス供給管３３からバッファ室２９へ供給された処理ガスが上部電極２４のガス孔２３及び誘電体２６のガス孔２７を介してチャンバ１１内部へ導入され、導入された処理ガスは、第２の高周波電源１６からサセプタ１２を介してチャンバ１１内部へ印加されたプラズマ生成用電力によって励起されてプラズマとなる。プラズマ中の正イオンは、第１の高周波電源１４がサセプタ１２に印加するバイアス用電力によってウエハＷに向けて引き込まれ、ウエハＷにプラズマエッチング処理を施す。
基板処理装置１０の各構成部材の動作は、基板処理装置１０が備える制御部（図示省略）のＣＰＵがプラズマエッチング処理に対応するプログラムに応じて制御する。
ところで、上部電極２４及びサセプタ１２の一方を他方に対して移動可能とした基板処理装置であって、上部電極２４に誘電体２６が埋め込まれていない装置、すなわち、上述した従来の基板処理装置では、サセプタ１２に印加されたプラズマ生成電力によってサセプタ１２近傍に生じる一様な電界により、プラズマが励起されて密度が高まり、且つ、上部電極２４近傍には、プラズマ及び上部電極２４の電位差によって生じる一様な電界により、プラズマが励起されて密度が高まり、その結果、処理空間ＰＳにおけるプラズマ密度が高まる。
しかしながら、処理空間ＰＳの周辺部では該処理空間ＰＳの周辺へのプラズマ拡散によってプラズマ密度が低下し、その結果、処理空間ＰＳにおいてプラズマの均一な密度分布の実現が困難である。これに対して、ギャップＧを狭くすることでプラズマ拡散を或る程度、抑制することはできるが、やはり、プラズマの密度分布の不均一を解消するには至らない。すなわち、従来の基板処理装置において、ウエハに均一なプラズマ処理を施しつつ、一チャンバ複数処理を実現するのは困難である。
本発明者は、このような状況に鑑み、サセプタ１２にプラズマ生成用電力とバイアス用電力とを印加する基板処理装置において、ウエハに均一なプラズマ処理を施しつつ、一チャンバ複数処理を実現することができる基板処理方法及び基板処理装置を確立するために鋭意研究した結果、図１に示したように、上部電極２４をサセプタ１２に対して移動可能とすると共に、電気的に接地された上部電極２４におけるサセプタ１２との対向面に誘電体２６を埋め込むことにより、処理空間ＰＳにおけるプラズマの均一な密度分布を実現するとともに、複数の処理条件を作り出すことができることを見出し、本発明に到達した。
以下、本発明の基板処理方法の原理について詳細に説明する。
図１において、誘電体２６は下記式（１）で示されるように、その厚さ、比誘電率に応じた電気的容量を有する。
Ｃ＝ε×Ｓ／ｄ ‥‥‥ （１）
ここで、Ｃは電気的容量（静電容量）、εは比誘電率、Ｓは絶縁性部材（ギャップＧ又は誘電体２６）の表面積、ｄは絶縁性部材の厚さを示す。
キャパシタＣとしての誘電体２６が上部電極２４に埋め込まれた部分では、処理空間ＰＳ及び接地３６の間にキャパシタＣが挿入されたことになるので、処理空間ＰＳのプラズマ及び接地３６の間の電位差を、当該プラズマ及び上部電極２４（誘電体２６）の間の電位差、並びに、キャパシタＣとしての誘電体２６及び接地３６の間の電位差に分割することができる。したがって、プラズマ及び上部電極２４の間の電位差を小さくすることができ、プラズマ密度を低下させることができる。
一方、誘電体２６が上部電極２４に埋め込まれていない部分では、処理空間ＰＳのプラズマ及び接地３６の間の電位差が分割されないため、プラズマ及び上部電極２４の間の電位差が小さくなることはなく、プラズマ密度を或る程度高いまま維持できる。
すなわち、上部電極２４において、プラズマが拡散する処理空間ＰＳの周辺部に対向する部分には誘電体２６を埋め込まず、処理空間ＰＳの中央部に対向する部分に誘電体２６を埋め込むことにより、処理空間ＰＳの周辺部におけるプラズマ密度を高めつつ、処理空間ＰＳの中央部におけるプラズマ密度を低下させることができ、もって、処理空間ＰＳにおけるプラズマの均一な密度分布を実現することができる。
さらに、ギャップＧを狭めることにより、サセプタ１２近傍のプラズマ密度の高い領域と、上部電極２４近傍のプラズマ密度の高い領域とを近接させて処理空間ＰＳにおけるプラズマ密度を高めたり、ギャップＧを広げることにより、サセプタ１２近傍のプラズマ密度の高い領域と、上部電極２４近傍のプラズマ密度の高い領域とを離間させて処理空間ＰＳにおけるプラズマ密度を低下させたりすることにより、プラズマの均一な密度分布を実現しながら、複数の処理条件を作り出すことができる。
すなわち、本発明においては、上部電極２４に誘電体２６を部分的に埋め込んでウエハＷの上部（処理空間ＰＳ）のプラズマ密度を低下させることと、上部電極２４とサセプタ１２との間のギャップＧを変化させることによる相乗作用によって、ウエハＷに均一なプラズマ処理を施しつつ、一チャンバ複数処理を実現する。なお、このとき、上部電極２４とサセプタ１２とを近付けてギャップＧを小さくすると、サセプタ１２近傍のプラズマ密度の高い領域と、上部電極２４近傍のプラズマ密度の高い領域とが近接するため、処理空間ＰＳのプラズマ密度が増大してウエハＷにおけるエッチングレート（Ｅ／Ｒ）が向上する。
以下に、上述の本発明の基板処理方法の原理を確認するために行った実験例について説明する。
実験例１
上部電極２４に誘電体２６として石英板を埋め込んだ図１の装置において、石英板の厚さを３．４ｍｍ、１０ｍｍ、１５ｍｍで変化させ、それぞれチャンバ内圧力を６０ｍＴｏｒｒ（７．９８Ｐａ）、サセプタ１２に印加するプラズマ生成用電力を４００Ｗ、バイアス用電力を１０００Ｗとし、処理ガスとしてＣ４Ｆ８：４５ｓｃｃｍ、Ａｒ：１０００ｓｃｃｍ、Ｏ２：３０ｓｃｃｍの混合ガスを用い、サセプタ１２の温度を２０℃、上部電極２４の温度を６０℃としてサセプタ１２に載置したウエハＷにプラズマエッチング処理を施した場合におけるウエハＷにおけるＥ／Ｒのギャップ依存性を求め、結果を図２に示した。図２中、縦軸はＥ／Ｒ、横軸はウエハＷの中心部からの距離を示す。また、（Ａ）は、石英板の厚さが３．４ｍｍの場合、（Ｂ）は、石英板の厚さが１０ｍｍの場合、（Ｃ）は、石英板の厚さが１５ｍｍの場合を示す。なお、ギャップＧは、２２ｍｍから８０ｍｍの範囲で変動させた。各グラフ中の「Ｇａｐ３０」、「Ｇａｐ５０」、「Ｇａｐ８０」・・・等は、上部電極２４とサセプタ１２との間のギャップＧを変化させた場合における各ギャップＧを「ｍｍ」単位で示したものである。
図２において、このプラズマエッチング処理は、ウエハＷの中央部におけるＥ／Ｒが周辺部におけるＥ／Ｒとほぼ同様の大きさのプラズマエッチング処理であり、ギャップＧを変動させることによってＥ／Ｒが感度よく変化すること、並びに石英板の厚さを厚くするほどＥ／Ｒのギャップ依存性が大きくなることが分かった。
特に、石英板の厚さを厚くするほどＥ／Ｒのギャップ依存性が大きくなるのは、以下の理由によると考えられる。
石英板の厚さが厚いときは、誘電体２６の静電容量ＣＢが小さくなり、誘電体２６及び接地３６の間の電位差が大きくなるので、相対的に、処理空間ＰＳのプラズマ及び上部電極２４（誘電体２６）の間の電位差が小さくなる。その結果、プラズマ及び上部電極２４の間の電界強度が弱まり、プラズマ密度が低下する。ここで、ギャップＧが狭められると、サセプタ１２近傍のプラズマ密度の高い領域と、上部電極２４近傍のプラズマ密度の高い領域とを近接するので、プラズマ密度が上昇する。すなわち、石英板の厚さが厚いときは、ギャップＧの変動時におけるプラズマ密度の変化代が大きくなる。したがって、Ｅ／Ｒのギャップ依存性も大きくなる。
一方、石英版の厚さが薄いときは、誘電体２６の静電容量ＣＢが大きくなり、誘電体２６及び接地３６の間の電位差が小さくなるので、相対的に、処理空間ＰＳのプラズマ及び上部電極２４（誘電体２６）の間の電位差が大きくなる。その結果、プラズマ及び上部電極２４の間の電界強度は弱まらず、プラズマ密度も低下しない。ここで、ギャップＧを狭めてサセプタ１２近傍のプラズマ密度の高い領域と、上部電極２４近傍のプラズマ密度の高い領域とを近接させても、近接前からプラズマ密度は高いので、プラズマ密度は余り変化しない。したがって、Ｅ／Ｒのギャップ依存性は小さくなる。
また、実験例１の結果から、Ｅ／Ｒのギャップ依存性を大きくする観点、すなわち、Ｅ／Ｒの制御幅を拡大する観点より、石英板の厚さは厚い方が好ましく、具体的には、１０ｍｍ以上、好ましくは１５ｍｍ程度であるのがよい。
実験例２
上部電極２４に誘電体２６として石英板を埋め込んだ図１の装置において、石英板の厚さを３．４ｍｍ、１０ｍｍ、１５ｍｍで変化させ、それぞれチャンバ内圧力を８０ｍＴｏｒｒ（１．０６×１０Ｐａ）、サセプタ１２に印加するプラズマ生成用電力を５００Ｗ、バイアス用電力を１０００Ｗとし、処理ガスとしてＣＦ４：２５０ｓｃｃｍ、Ａｒ：２００ｓｃｃｍの混合ガスを用い、サセプタ１２の温度を２０℃、上部電極２４の温度を６０℃としてサセプタ１２に載置したウエハＷにプラズマエッチング処理を施した場合におけるウエハＷにおけるＥ／Ｒのギャップ依存性を求め、結果を図３に示した。図３中、縦軸はＥ／Ｒ、横軸はウエハＷの中心部からの距離を示す。また、（Ａ）は、石英板の厚さが３．４ｍｍの場合、（Ｂ）は、石英板の厚さが１０ｍｍの場合、（Ｃ）は、石英板の厚さが１５ｍｍの場合を示す。なお、ギャップＧは、２２ｍｍから８０ｍｍの範囲で変動させた。各グラフ中の「Ｇａｐ３０」、「Ｇａｐ５０」、「Ｇａｐ８０」・・・等は、図２と同様、上部電極２４とサセプタ１２との間のギャップＧを変化させた場合における各ギャップＧを「ｍｍ」単位で示したものである。
図３において、このプラズマエッチング処理は、ウエハＷの中央部のＥ／Ｒが周辺部のＥ／Ｒよりも大きくなるプラズマエッチング処理であり、ここでも、ギャップＧを変動させることによってＥ／Ｒが感度よく変化すること、並びに石英板の厚さを厚くするほどＥ／Ｒのギャップ依存性が大きくなることが分かった。
本実施の形態によれば、上部電極２４に誘電体２６を部分的に埋め込んで処理空間ＰＳのプラズマ及び接地３６の間の電位差を、当該プラズマ及び上部電極２４の間の電位差、並びに、キャパシタＣとしての誘電体２６及び接地３６の間の電位差に分割すると共に、上部電極２４をサセプタ１２に対して移動可能としてそのギャップＧを変動させることによって処理空間ＰＳにおけるプラズマ密度を変化させるので、ウエハＷに均一なプラズマ処理を施しつつ、一チャンバ複数処理を実現することができる。
また、本実施の形態によれば、チャンバを開放することなく、ギャップＧを変動させるだけで、処理条件を変更することができるので、複数の処理からなるプラズマ処理において高い処理効率を確保することができる。
図２及び図３において、誘電体２６の厚さを厚くすればするほどギャップＧの変動幅に対するＥ／Ｒの制御幅を広げることができるが、誘電体には、処理空間ＰＳに処理ガスを供給するためのガス孔２７を設ける必要があり、通常０．５ｍｍφのガス孔を多数穿つためにその厚さには製造上の制約があり、誘電体２６の厚さは、例えば最大１５ｍｍ程度である。
実験例３
上部電極として以下の３つの仕様を準備した。
まず、誘電体２６が埋め込まれず、アルミ材３７のみからなり、処理空間ＰＳに面する部分が薄膜のイットリア３８によって覆われる仕様（比較例１）（図４（Ａ））を準備した。
また、上部電極にφ３６０ｍｍの円板状の誘電体２６を中央部に埋め込み、該誘電体２６の周りを環状のアルミ材３９で囲い、該アルミ材３９の処理空間ＰＳに面する部分が薄膜のイットリア４０によって覆われる仕様（実施例１）（図４（Ｂ））を準備した。この仕様では誘電体２６の処理空間ＰＳに面する部分と、アルミ材３９の処理空間ＰＳに面する部分とが同じ高さに設定された。すなわち、本仕様では上部電極の処理空間ＰＳに面する部分が平面で構成された。
さらに、上部電極にφ３６０ｍｍの円板状の誘電体２６を中央部に埋め込み、該誘電体２６の周りを環状のアルミ材４１で囲い、該アルミ材４１の処理空間ＰＳに面する部分が薄膜のイットリア４２によって覆われる仕様（実施例２）（図４（Ｃ））を準備した。この仕様ではアルミ材４１の処理空間ＰＳに面する部分が、誘電体２６の処理空間ＰＳに面する部分よりも処理空間ＰＳに向けて突出している。すなわち、本仕様では上部電極の処理空間ＰＳに面する部分において、周辺部が処理空間ＰＳに向けて突出している。
基板処理装置１０において、上記比較例１、実施例１及び実施例２をそれぞれ用いて、プラズマエッチング処理によってウエハＷにおける酸化珪素の膜をエッチングしてφ２５０ｎｍのホールを形成し、このときのＥ／ＲのウエハＷの面内における均一性を測定した。プラズマエッチング処理の条件としては、チャンバ１１内部の圧力を４０ｍＴｏｒｒ、（５．３３Ｐａ）、サセプタ１２に印加するプラズマ生成用電力を２７００Ｗ、バイアス用電力を３０００Ｗとし、処理ガスとしてＣ４Ｆ６：３０ｓｃｃｍ、Ａｒ：１１００ｓｃｃｍ、Ｏ２：３０ｓｃｃｍの混合ガスを用い、ＲＤＣを５０とし、サセプタ１２の温度を２０℃、上部電極の温度を６０℃、チャンバ１１の側壁の温度を６０℃とした。また、ギャップＧを２２ｍｍ、２５ｍｍ、３０ｍｍ、３５ｍｍのそれぞれに設定した。
図５は、比較例１、実施例１及び実施例２の上部電極を用いて行ったプラズマエッチング処理におけるＥ／Ｒのウエハの面内における均一性の測定結果を示すグラフである。図５において、「◆」は比較例１を示し、「■」は実施例１を示し、「▲」は実施例２を示す。
図５に示すように、比較例１の均一性よりも実施例１及び実施例２の均一性の方がよいことが分かった。これは、上部電極において、処理空間ＰＳの中央部に対向する部分に誘電体２６を埋め込むことにより、処理空間ＰＳの周辺部におけるプラズマ密度を高めつつ、処理空間ＰＳの中央部におけるプラズマ密度を低下させることができ、もって、処理空間ＰＳにおけるプラズマの均一な密度分布を実現することができたためと考えられた。
また、比較例１、実施例１及び実施例２のそれぞれにおいて、ギャップＧを狭めるほど、均一性が向上することが分かった。これは、ギャップＧを狭めるほど、上部電極表面に発生するシースによるプラズマの閉じ込め効果が増大してプラズマの拡散が抑制され、結果として、処理空間ＰＳの周辺部のプラズマ密度がさほど低下しなくなるためと考えられた。
さらに、実施例１の均一性よりも実施例２の均一性の方がよいことが分かった。これは、実施例２においてアルミ材４１の処理空間ＰＳに面する部分が、誘電体２６の処理空間ＰＳに面する部分よりも処理空間ＰＳに向けて突出しているため、上部電極表面に発生するシースが上部電極の周辺部において中央部よりも処理空間ＰＳへ突出し、シースによるプラズマの閉じ込め効果がより増大するためと考えられた。
本実施の形態において、上部電極２４は、平板状の電極であり、誘電体２６は、上部電極２４の平面方向に沿って部分的に設けることができる。例えば、上部電極２４に載置されたウエハＷの中央部に対向する部分のみに誘電体２６を埋め込んでもよい。
図６は、本実施の形態に係る基板処理装置の第１の変形例を示す図である。
図６において、上部電極２４ａに載置されたウエハＷの中央部に対向する部分のみに誘電体２６ａが埋め込まれており、誘電体２６ａが埋め込まれた部分において、処理空間ＰＳのプラズマ及び接地３６の間の電位差が、当該プラズマ及び誘電体２６ａの間の電位差、並びに、キャパシタＣとしての誘電体２６ａ及び接地３６の間の電位差に分割されるので、処理空間ＰＳにおけるウエハＷの中央部に対向する部分のプラズマ密度を低下させることができる。これにより、ギャップＧを変動させたときのウエハＷの中央部に対向する部分のプラズマ密度の変化代を大きくすることができ、もって、ウエハＷの中央部におけるＥ／Ｒの制御幅を、ウエハＷの周縁部におけるＥ／Ｒの制御幅よりも大きくすることができる。その結果、ギャップＧを変動させることによってウエハＷの中央部におけるＥ／Ｒを積極的に制御して、例えばウエハＷにおけるＥ／Ｒの面内均一性を高めることができる。
図７は、本実施の形態に係る基板処理装置の第２の変形例を示す図である。
図７において、上部電極２４ｂに載置されたＷの中心部以外の周辺部に対向する部分に誘電体２６ｂが埋め込まれており、環状の誘電体２６ｂの中央部には上部電極の一部が嵌合している。この場合、誘電体２６ｂが埋め込まれた部分において、処理空間ＰＳのプラズマ及び接地３６の間の電位差が、当該プラズマ及び誘電体２６ｂの間の電位差、並びに、キャパシタＣとしての誘電体２６ｂ及び接地３６の間の電位差に分割されるので、処理空間ＰＳにおけるウエハＷの周辺部に対向する部分のプラズマ密度を低下させることができる。これにより、ギャップＧを変動させたときのウエハＷの周辺部に対向する部分のプラズマ密度の変化代を大きくすることができ、もって、ギャップＧの変動に基づくウエハＷの周辺部におけるＥ／Ｒの制御幅を、ウエハＷの中央部におけるＥ／Ｒの制御幅よりも大きくすることができる。その結果、ギャップＧを変動させることによってウエハＷの周辺部におけるＥ／Ｒを積極的に制御することができる。
図８は、本実施の形態に係る基板処理装置の第３の変形例を示す図であり、上部電極、該上部電極に埋め込まれた環状の誘電体、サセプタ、及びサセプタに載置されたウエハＷを模試的に示した図である。
図８において、上部電極２４ｃに載置されたＷの中心部以外の周辺部に対向する部分に誘電体２６ｃが埋め込まれており、環状の誘電体２６ｃの中央部は空間部３５となっている。この場合も、上述の第２の変形例と同様、ギャップＧの変動に基づくウエハＷの周辺部におけるＥ／Ｒの制御幅を、ウエハＷの中央部におけるＥ／Ｒの制御幅よりも大きくすることができる。
本実施の形態において、上部電極２４に埋め込む誘電体２６は、上部電極２４の構成材料である、例えばＳｉＣ又はＳｉとは誘電率の異なる材料からなる。すなわち、誘電体２６の構成材料としては、例えば石英、イットリア（Ｙ２Ｏ３）、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）等の金属酸化物、窒化アルミニウム（ＡｌＮ）等の金属窒化物、この他、窒化ホウ素（ＢＮ）や炭化硅素（ＳｉＣ）のうちのいずれかが好適に使用される。
本実施の形態において、上部電極２４に誘電体２６を埋め込む代わりに当該部分に空間部を設けても同様の効果を得ることができる。この場合、空間部は誘電体として機能する。
本実施の形態において、直接最適処理条件を見つけ出すことは容易ではないので、まず、処理目的に応じて最適処理条件が得られそうな条件でプラズマエッチング処理を実行し、次いで、その処理条件及び処理結果に基づいて、より最適プロセス条件に近づくような各種処理条件を見つけることが好ましい。
本実施の形態において、ウエハＷにおけるＥ／Ｒの面内均一性を向上させる場合を中心に説明したが、本発明は、ウエハＷにおける任意の部分のＥ／Ｒを高める場合又は低くする場合にも適用することができる。
また、本実施の形態において、上部電極２４をサセプタ１２に対して移動可能としたが、サセプタ１２を上部電極２４に対して移動可能にすることもできる。
以上、本発明について、実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。
また、上述した実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）を含むＦＰＤ（Ｆｌａｔ Ｐａｎｅｌ Ｄｉｓｐｌａｙ）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。
１０ 基板処理装置
１１ 処理室
１２ サセプタ（下部電極）
２２ シャワーヘッド
２３、２７ ガス孔
２４ 上部電極
２６ 誘電体
３２ ベローズ
Ｗ ウエハ
Ｇ ギャップ

Claims (7)

  1. プラズマを用いて基板にエッチング処理を施す基板処理方法において、
    前記基板を収容する収容室と、該収容室内に配置され前記基板を載置する下部電極と、該下部電極に対向配置された上部電極と、前記下部電極に接続された高周波電源と、前記上部電極及び前記下部電極の間の処理空間と、前記上部電極と電気的に接続された接地とを有し、前記上部電極及び前記下部電極の一方を他方に対して移動可能とした基板処理装置において前記基板におけるエッチングレートを変化させる基板処理方法であって、
    前記上部電極の少なくとも一部に厚さが１０ｍｍ〜１５ｍｍの石英板からなる誘電体を前記下部電極に載置された基板に対向するように埋め込んで、前記処理空間に生じるプラズマ及び前記接地の間の電位差を、前記プラズマ及び前記誘電体の間の電位差、並びに、前記誘電体及び前記接地の間の電位差に分割し、
    さらに、前記上部電極と前記下部電極との間隔を変動させることを特徴とする基板処理方法。
  2. 前記上部電極は平板状の電極であり、前記誘電体は、前記上部電極の平面方向に沿って設けられていることを特徴とする請求項１記載の基板処理方法。
  3. 前記誘電体は、前記上部電極に載置された基板の中央部に対向する部分のみに設けられていることを特徴とする請求項２記載の基板処理方法。
  4. 前記誘電体は、中心部に貫通孔を有する円板状を呈しており、前記貫通孔が、前記上部電極に載置された基板の中央部に対向するように前記上部電極に埋め込まれていることを特徴とする請求項２記載の基板処理方法。
  5. 前記上部電極と前記下部電極との間隔を小さくして前記エッチングレートを大きくすることを特徴とする請求項１乃至４のいずれか１項に記載の基板処理方法。
  6. 請求項１乃至５のいずれか１項に記載の基板処理方法に適用される基板処理装置であって、
    基板を収容する収容室と、該収容室内に配置され前記基板を載置する下部電極と、該下部電極に対向配置された上部電極と、前記下部電極に接続された高周波電源と、前記上部電極及び前記下部電極の間の処理空間と、前記上部電極と電気的に接続された接地とを有し、前記上部電極及び前記下部電極の一方を他方に対して移動可能とし、且つ前記上部電極の少なくとも一部に厚さが１０ｍｍ〜１５ｍｍの石英板からなる誘電体が前記下部電極に載置された基板に対向するように埋め込まれていることを特徴とする基板処理装置。
  7. 前記上部電極は平板状の電極であり、前記誘電体は、前記上部電極の平面方向に沿って設けられていることを特徴とする請求項６記載の基板処理装置。
JP2010144164A 2010-06-24 2010-06-24 基板処理方法及び基板処理装置 Active JP5809396B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2010144164A JP5809396B2 (ja) 2010-06-24 2010-06-24 基板処理方法及び基板処理装置
KR1020110061214A KR101756853B1 (ko) 2010-06-24 2011-06-23 기판 처리 방법 및 기판 처리 장치
US13/167,574 US8592319B2 (en) 2010-06-24 2011-06-23 Substrate processing method and substrate processing apparatus
CN201110175740.5A CN102299067B (zh) 2010-06-24 2011-06-24 基板处理方法
CN201410521359.3A CN104282523B (zh) 2010-06-24 2011-06-24 基板处理装置
TW100122278A TWI497585B (zh) 2010-06-24 2011-06-24 基板處理方法及基板處理裝置
US14/060,964 US9524847B2 (en) 2010-06-24 2013-10-23 Substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010144164A JP5809396B2 (ja) 2010-06-24 2010-06-24 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2012009624A JP2012009624A (ja) 2012-01-12
JP5809396B2 true JP5809396B2 (ja) 2015-11-10

Family

ID=45352948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010144164A Active JP5809396B2 (ja) 2010-06-24 2010-06-24 基板処理方法及び基板処理装置

Country Status (5)

Country Link
US (2) US8592319B2 (ja)
JP (1) JP5809396B2 (ja)
KR (1) KR101756853B1 (ja)
CN (2) CN102299067B (ja)
TW (1) TWI497585B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130115418A1 (en) * 2011-11-03 2013-05-09 Coorstek, Inc. Multilayer rare-earth oxide coatings and methods of making
JP2013247161A (ja) * 2012-05-23 2013-12-09 Ulvac Japan Ltd ドライエッチング装置
KR102004587B1 (ko) * 2013-02-21 2019-07-26 가부시키가이샤 이아스 기판의 에칭장치 및 기판의 분석방법
US9293303B2 (en) * 2013-08-30 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Low contamination chamber for surface activation
KR101800321B1 (ko) * 2016-04-18 2017-11-22 최상준 건식 에칭장치
JP6932070B2 (ja) * 2017-11-29 2021-09-08 東京エレクトロン株式会社 フォーカスリング及び半導体製造装置
KR20200131432A (ko) * 2019-05-14 2020-11-24 삼성전자주식회사 샤워 헤드 어셈블리 및 이를 갖는 플라즈마 처리 장치
CN112309807B (zh) * 2019-08-02 2022-12-30 中微半导体设备(上海)股份有限公司 等离子体刻蚀设备
KR102439099B1 (ko) 2020-03-19 2022-09-02 매그나칩 반도체 유한회사 반도체 다이 형성 및 칩-온-플라스틱 패키징 방법
JP7572126B2 (ja) 2021-04-21 2024-10-23 東京エレクトロン株式会社 プラズマ処理装置用の電極及びプラズマ処理装置
JPWO2023281286A1 (ja) * 2021-07-08 2023-01-12

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61119684A (ja) * 1984-11-14 1986-06-06 Ulvac Corp スパツタエツチング装置
JPH01244619A (ja) * 1988-03-25 1989-09-29 Mitsubishi Electric Corp プラズマドライエッチング方法
JPH03203317A (ja) * 1989-12-29 1991-09-05 Matsushita Electric Ind Co Ltd プラズマ処理装置
JPH08250488A (ja) * 1995-01-13 1996-09-27 Seiko Epson Corp プラズマ処理装置及びその方法
WO1996031997A1 (fr) * 1995-04-07 1996-10-10 Seiko Epson Corporation Equipement de traitement de surface
KR100748798B1 (ko) * 1999-05-06 2007-08-13 동경 엘렉트론 주식회사 플라즈마 에칭 장치
US6228438B1 (en) * 1999-08-10 2001-05-08 Unakis Balzers Aktiengesellschaft Plasma reactor for the treatment of large size substrates
MY120869A (en) * 2000-01-26 2005-11-30 Matsushita Electric Ind Co Ltd Plasma treatment apparatus and method
JP2004165674A (ja) * 2000-01-26 2004-06-10 Matsushita Electric Ind Co Ltd ワークのプラズマ処理装置およびワークのプラズマ処理方法
JP4454781B2 (ja) * 2000-04-18 2010-04-21 東京エレクトロン株式会社 プラズマ処理装置
JP2003007682A (ja) * 2001-06-25 2003-01-10 Matsushita Electric Ind Co Ltd プラズマ処理装置用の電極部材
JP4047616B2 (ja) * 2002-04-03 2008-02-13 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP4472372B2 (ja) * 2003-02-03 2010-06-02 株式会社オクテック プラズマ処理装置及びプラズマ処理装置用の電極板
CN100553400C (zh) * 2003-05-14 2009-10-21 积水化学工业株式会社 制造等离子处理设备的方法
CN1323751C (zh) * 2003-05-27 2007-07-04 松下电工株式会社 等离子体处理装置、生成等离子体反应容器的制造方法及等离子体处理方法
KR101202151B1 (ko) 2003-09-10 2012-11-15 외를리콘 솔라 아게, 트뤼프바흐 직사각형 대면적 기판 처리용 고주파 플라즈마 반응기의전압 불균일성 보상 방법
JP4642528B2 (ja) * 2005-03-31 2011-03-02 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
JP4654738B2 (ja) * 2005-04-05 2011-03-23 パナソニック株式会社 プラズマ処理装置
US7943007B2 (en) * 2007-01-26 2011-05-17 Lam Research Corporation Configurable bevel etcher
JP5294669B2 (ja) * 2008-03-25 2013-09-18 東京エレクトロン株式会社 プラズマ処理装置

Also Published As

Publication number Publication date
CN102299067B (zh) 2014-11-05
US20110318934A1 (en) 2011-12-29
US20140048210A1 (en) 2014-02-20
CN104282523A (zh) 2015-01-14
CN104282523B (zh) 2017-04-12
TW201216357A (en) 2012-04-16
KR20110140102A (ko) 2011-12-30
CN102299067A (zh) 2011-12-28
US9524847B2 (en) 2016-12-20
US8592319B2 (en) 2013-11-26
KR101756853B1 (ko) 2017-07-11
TWI497585B (zh) 2015-08-21
JP2012009624A (ja) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5809396B2 (ja) 基板処理方法及び基板処理装置
JP5597456B2 (ja) 誘電体の厚さ設定方法、及び電極に設けられた誘電体を備える基板処理装置
KR100900585B1 (ko) 포커스링 및 플라즈마 처리 장치
JP5759718B2 (ja) プラズマ処理装置
JP4877747B2 (ja) プラズマエッチング方法
US10103011B2 (en) Plasma processing method and plasma processing apparatus
KR102569911B1 (ko) 포커스 링 및 기판 처리 장치
KR101720670B1 (ko) 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체
JP2012004160A (ja) 基板処理方法及び基板処理装置
JP2007250967A (ja) プラズマ処理装置および方法とフォーカスリング
JP2008103403A (ja) 基板載置台及びプラズマ処理装置
JP2009239014A (ja) 電極構造及び基板処理装置
JP4869610B2 (ja) 基板保持部材及び基板処理装置
JP2007123796A (ja) プラズマ処理室用構造物、プラズマ処理室、及びプラズマ処理装置
TW202004899A (zh) 蝕刻裝置、及蝕刻方法
US20070224817A1 (en) Plasma processing apparatus, plasma processing method, and storage medium
KR20170132096A (ko) 플라즈마 처리 방법
KR101828082B1 (ko) 표면 평탄화 방법
JP5923245B2 (ja) 基板除去方法及び記憶媒体
JP4885585B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
TWI767002B (zh) 蝕刻方法及蝕刻裝置
TW202427542A (zh) 靜電卡盤單元及具備該靜電卡盤單元的電漿蝕刻裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150911

R150 Certificate of patent or registration of utility model

Ref document number: 5809396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250