JP5858350B2 - 装置、方法およびシステム - Google Patents
装置、方法およびシステム Download PDFInfo
- Publication number
- JP5858350B2 JP5858350B2 JP2014530638A JP2014530638A JP5858350B2 JP 5858350 B2 JP5858350 B2 JP 5858350B2 JP 2014530638 A JP2014530638 A JP 2014530638A JP 2014530638 A JP2014530638 A JP 2014530638A JP 5858350 B2 JP5858350 B2 JP 5858350B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- dielectric film
- storage structure
- directly coupled
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000003860 storage Methods 0.000 claims description 91
- 239000004020 conductor Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 28
- 239000003989 dielectric material Substances 0.000 claims description 25
- 229920000642 polymer Polymers 0.000 claims description 18
- 150000004770 chalcogenides Chemical class 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 12
- -1 polytetrafluoroethylene Polymers 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 8
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 8
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 8
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 8
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 8
- 229920000636 poly(norbornene) polymer Polymers 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims 4
- 229910008482 TiSiN Inorganic materials 0.000 claims 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 claims 1
- 229920000682 polycarbomethylsilane Polymers 0.000 claims 1
- 229910052718 tin Inorganic materials 0.000 claims 1
- 239000000919 ceramic Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000000059 patterning Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000003574 free electron Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000005387 chalcogenide glass Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052752 metalloid Inorganic materials 0.000 description 1
- 150000002738 metalloids Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
- H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/861—Thermal details
- H10N70/8616—Thermal insulation means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
本開示の実施形態は、包括的には、集積回路の分野、より詳細には、相変化メモリ（ＰＣＭ）装置としても知られる抵抗変化メモリ装置における断熱を増進する技術及び構成に関する。
現在、相変化メモリ（ＰＣＭ）装置は、ワード線とビット線との間に配置される１つ又は複数のメモリセルを含み得る。１つ又は複数のメモリセルは、カルコゲナイド材料をワード線及びビット線に結合させる導電性材料を含み得る。包括的には、導電性材料は、ＰＣＭ装置で発生する熱に対する断熱を提供せず、これにより、ＰＣＭ装置の書込効率が低下し得る。例えば、カルコゲナイド材料で発生した熱が導電性材料を通って伝搬することが許容されると、ＰＣＭ装置をプログラムするために、より大きいプログラミング電流を使用することが必要となり、それにより、ＰＣＭ装置における書込効率の低減を生じ得る。
以下の詳細な説明と添付図面の組合せにより、実施形態は容易に理解されるであろう。この説明を容易にするため、同様の参照数字は同様の構造要素を示す。添付図面の各図において、実施形態は、限定としてではなく、例示として示されている。
本開示の実施形態は、相変化メモリ（ＰＣＭ）装置としても知られる抵抗変化メモリ装置における断熱を増進する技術及び構成を提供する。以下の詳細な説明において、全体を通して同様の数字が同様の部分を示し、本開示の主題が実施され得る実施形態が例として示される、本明細書の一部を成す添付図面が参照される。本開示の範囲から逸脱することなく、他の実施形態が実用化され、構造的又は論理的変更が為され得ることが理解されるべきである。したがって、以下の詳細な説明は、限定的な意味には理解されるべきものではなく、実施形態の範囲は、添付の特許請求の範囲及びその均等物により規定される。
種々の動作が、請求される主題を理解する上で最も役立つ態様で、更に複数の個別の動作として説明される。しかし、説明の順序は、これらの動作が必ず順序に依存することを示唆すると解釈されるべきではない。
本開示の目的では、「Ａ及び／又はＢ」は、「Ａ」、「Ｂ」又は「Ａ及びＢ」を意味する。本開示の目的では、「Ａ、Ｂ及び／又はＣ」は、「Ａ」、「Ｂ」、「Ｃ」、「Ａ及びＢ」、「Ａ及びＣ」、「Ｂ及びＣ」又は「Ａ、Ｂ及びＣ」を意味する。
説明は、上／下等の視点に基づく説明を使用する場合がある。このような説明は、ただ議論を容易化するために使用されるのであり、本明細書に記載の実施形態の応用を何らかの特定の方向に限定することは意図されない。
説明では、それぞれが、同じ実施形態、又は異なる実施形態の１つ若しくは複数に言及したものであり得る「一実施形態において」又は「実施形態において」の用語が使用され得る。さらに、本開示の実施形態に関して使用される「備える（comprising）」、「含む（including）」、「有する（having）」等の用語は、同義である。「結合される」という用語は、直接の接続、間接の接続又は間接の通信を指すものであり得る。
本明細書で使用される場合、「モジュール」という用語は、特定用途向け集積回路（ＡＳＩＣ）、電気回路、１つ若しくは複数のソフトウェアプログラム又はファームウェアプログラムを実行するプロセッサ（共用、専用又はグループ）及び／又はメモリ（共用、専用又はグループ）、組合せ論理回路及び／又は記述した機能を提供する他の適切な要素を指すものであり、又は、これらの一部であり、又は、これらを含み得る。
図１は、いくつかの実施形態に従う相変化メモリ（ＰＣＭ）装置１００の例示的な断面を概略的に示す。ＰＣＭ装置１００は、ワード線１０２（「列相互接続」としても知られる）とビット線１０４（「行相互接続」としても知られる）との間でワード線１０２とビット線１０４との交差部に配置されるセル１０１を含む。例えば、図示の実施形態では、ワード線１０２は、紙面の左から右に延び、ビット線１０４は、紙面の手前から奧に延びる。ＰＣＭ装置１００は、ワード線１０２と平行な方向に延びる複数のワード線、ビット線１０４と平行な方向に延びる複数のビット線及びビット線とワード線と交差部に配置されるセル１０１と類似の複数のセルを有し得る。
セル１０１は、ワード線１０２とビット線１０４との間の電気経路の一部である。例えば、読取／書込動作の間にワード線１０２及びビット線１０４を用いてセル１０１に電流が印加され得る。セル１０１は、一般に、電流により発生する熱の印加により結晶状態とアモルファス状態の間で切り替わるカルコゲナイド材料（例えば、ガラス）等の相変化材料を含む。相変化材料の状態（例えば、結晶／アモルファス）は、セル１０１の論理値（例えば、１又は０）に対応し得る。
図示の実施形態では、セル１０１は、第１の構造部１００ａ及び第２の構造部１００ｂを含む。いくつかの実施形態において、第１の構造部１００ａはメモリ又はストレージ要素を含み、第２の構造部１００ｂはスイッチ要素を含む。他の実施形態において、第１の構造部１００ａがスイッチ要素を含み、第２の構造部１００ｂがメモリ又はストレージ要素を含む。
第１の構造部１００ａは、図示のように結合される第１のスイッチ又はストレージ（ＳＯＳ）構造部１０８、第１の下部電極１０６及び第１の上部電極１１０を含む。第２の構造部１００ｂは、図示のように結合される第２のＳＯＳ構造部１１４、第２の下部電極１１２及び第２の上部電極１１６を含む。すなわち、第１のＳＯＳ構造部１０８は、スイッチ要素又はストレージ要素である場合があり、第２のＳＯＳ構造部１１４は、スイッチ要素又はストレージ要素である場合がある。一般に、第１のＳＯＳ構造部１０８がストレージ要素であれば、第２のＳＯＳ構造部１１４はスイッチ要素であり、第２のＳＯＳ構造部１１４がストレージ要素であれば、第１のＳＯＳ構造部１０８はスイッチ要素である。いくつかの実施形態において、第１のＳＯＳ構造部１０８は、カルコゲナイドガラス等のＰＣＭ材料から構成され得るストレージ要素であり、第２のＳＯＳ構造部１１４は、カルコゲナイド合金から構成され得るスイッチ要素である。他の実施形態において、第１のＳＯＳ構造部１０８は、カルコゲナイド合金から構成され得るスイッチ要素であり、第２のＳＯＳ構造部１１４は、カルコゲナイドガラス等のＰＣＭ材料から構成され得るストレージ要素である。スイッチ要素は、例えば、ダイオード、オボニック閾値スイッチ（ＯＴＳ）、バイポーラ接合トランジスタ（ＢＪＴ）又は金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み得る。メモリ又はストレージ要素及びスイッチの双方を有するメモリセルを有する装置は、相変化メモリアンドスイッチ（ＰＣＭＳ）装置と称され得る。
電極１０６、１１０、１１２及び１１６は、導電性材料から構成される。例えば、電極１０６、１１０、１１２及び１１６は、タングステン等の金属、窒化チタン（ＴｉＮ）又は窒化ケイ素チタン（ＴｉＳｉＮ）等のサーメット、シリコン（Ｓｉ）又はゲルマニウム（Ｇｅ）等のドープされた半導体、及び／又は、アモルファス及び結晶質カーボンを含むカーボン等の半金属を含み得る。種々の実施形態において、電極１０６、１１０、１１２及び１１６のための材料は、ウィーデマン−フランツ定数に従う。
電極１０６、１１０、１１２及び１１６のそれぞれは、異なる材料又は同一の材料（例えば、同一の化学組成）から構成され得る。いくつかの実施形態において、第１の構造部１００ａの第１の上部電極１１０及び第２の構造部１００ｂの第２の下部電極１１２は、同一の材料から構成され、第１のＳＯＳ構造部１０８と第２のＳＯＳ構造部１１４の間の単一電極構造部１１１を提供する同一の堆積操作の間に形成される。
電極１０６、１１０、１１２及び１１６は、ＳＯＳ構造部１０８、１１４をワード線１０２及びビット線１０４に電気的に結合させる。ワード線１０２及びビット線１０４を通してセル１０１に電流が印加されると、ＳＯＳ構造部１０８、１１４内に、又はＳＯＳ構造部１０８、１１４に隣接して熱が発生し得る。種々の実施形態によると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、電流がセル１０１を通って流れることをなおも許容しつつ、ＳＯＳ構造部１０８、１１４の断熱を増進させる誘電体フィルム（例えば、図２Ａ〜図２Ｉの誘電体フィルム１１８）を含む。第１の構造部１００ａ及び／又は第２の構造部１００ｂにおける誘電体フィルムの種々の構成が、図２Ａ〜図２Ｉに示され、図２Ａ〜図２Ｉとの関連で説明される。
図２Ａ〜図２Ｉは、いくつかの実施形態に従う誘電体フィルム１１８を含むＰＣＭ装置（例えば、図１のＰＣＭ装置１００）の部分（例えば、第１の構造部１００ａ及び／又は第２の構造部１００ｂ）のいくつかの例示的な構造を概略的に示す。図１及び図２Ａ〜図２Ｉを参照すると、誘電体フィルム１１８は、セル１０１の断熱を増進させることができ、それにより、セルのジュール発熱効率の増大を生じ、これが、ＰＣＭ装置１００のプログラム電流を低減させ得る。誘電体フィルム１１８は、ポリマー及びセラミックス又はその組合せを含む種々の材料を含み得る。
一実施形態において、誘電体フィルム１１８は、ポリマーを含む。ポリマーは、導通のための自由電子が存在せず、ポリマーの分子間の弱い２次的結合（例えば、ファンデルワールス力）が分子から他の分子へのフォノンの移動を困難にし得るため、断熱性であり得る。いくつかの実施形態において、誘電体フィルム１１８は、スピンオンプロセスを用いて基板（例えば、ウェハ）にスピンオンされ得る、例えば、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン及び／又はエポキシ系フォトレジスト（例えば、Microchem社のＳＵ−８ ２０００）等のような低誘電率材料を含み得る。他の実施形態において、誘電体フィルム１１８は、スピンオンプロセスを用いて基板にスピンオンされ得る水素シルセスキオキサン及び／又はメチルシルセスキオキサン等のようなシリコン系材料を含み得る。
別の実施形態において、誘電体フィルム１１８はセラミックスを含む。セラミックスは、フォノンの伝搬を促進するイオン結合及び共有結合の結果、ポリマーよりも高い熱伝導性であり得る。また、セラミックスは、ポリマーに対して熱伝導を増大させ得る可動電子又はイオンをポリマーより多く有し得る。セラミックスは、自由電子を有する金属と比較してより低い自由電子濃度を有し得る。いくつかの場合において、セラミックスは、自由電子を全く有さない場合がある。自由電子は、一般的に、材料の熱伝導性を増加させる。このように、セラミックスは、金属、サーメット又は他の導電性材料よりも高い断熱性であり得る。いくつかの実施形態において、誘電体フィルムは、例えば、酸化ケイ素（ＳｉＯ２）、酸化チタン（ＴｉＯ２）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化タングステン（ＷＯ）、酸化タンタル（Ｔａ２Ｏ５）及び／又は窒化ケイ素（ＳｉＮ）等、またこれらの材料の化学量論的変種（例えば、Ｓｉ３Ｎ４）を含むようなセラミックスを含む。セラミックスは、化学気相成長法（ＣＶＤ）、原子層堆積法（ＡＬＤ）、物理気相成長法（ＰＶＤ）、スパッタリング又は他の適切な方法を用いて堆積され得る。
種々の実施形態によると、誘電体フィルム１１８は、誘電体フィルム１１８を通る直接トンネリングによる電子移送を許容する厚みを有し得る。すなわち、誘電体フィルム１１８は、ワード線１０２とビット線１０４との間の電気経路の一部である。いくつかの実施形態において、誘電体フィルム１１８は、ワード線１０２又はビット線１０４と第１のＳＯＳ構造部１０８又は第２のＳＯＳ構造部１１４との間の電気経路の一部である。
誘電体フィルム１１８がポリマーを含む一実施形態において、誘電体フィルム１１８の厚みは、２ｎｍ以下であり得る。誘電体フィルム１１８がセラミックスを含む一実施形態において、誘電体フィルム１１８の厚みは１ｎｍ以下であり得る。他の実施形態において、他の厚みが使用され得る。
図１及び図２Ａを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、第１の上部電極１１０及び／又は第２の上部電極１１６と直接結合される誘電体フィルム１１８を含む。図示の実施形態からわかるように、上部電極１１０又は１１６の第１の面は、ＳＯＳ構造部１０８又は１１４と直接結合し、誘電体フィルム１１８は、第１の面に対向して配置される、上部電極１１０又は１１６の第２の面と直接結合される。
誘電体フィルム１１８が第１の構造部１００ａの一部である一実施形態において、誘電体フィルム１１８は、ＰＣＭ装置１００の第２の構造部１００ｂの第２の下部電極１１２と直接結合し、又は、単一電極構造部１１１が使用される場合には、ＰＣＭ装置１００の第２のＳＯＳ構造部１１４と直接結合し得る。誘電体フィルム１１８が第２の構造部１００ｂの一部である一実施形態において、誘電体フィルム１１８は、ＰＣＭ装置１００のビット線１０４と直接結合し得る。
図１及び図２Ｂを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、第１の下部電極１０６及び／又は第２の下部電極１１２と直接結合される誘電体フィルム１１８を含む。図示の実施形態からわかるように、下部電極１０６又は１１２の第１の面は、ＳＯＳ構造部１０８又は１１４と直接結合し、誘電体フィルム１１８は、第１の面に対向して配置される、下部電極１０６又は１１２の第２の面と直接結合される。
誘電体フィルム１１８が第１の構造部１００ａの一部である一実施形態において、誘電体フィルム１１８は、ＰＣＭ装置１００のワード線１０２と直接結合し得る。誘電体フィルム１１８が第２の構造部１００ｂの一部である一実施形態において、誘電体フィルム１１８は、ＰＣＭ装置１００の第１の上部電極１１０と直接結合し、又は、単一電極構造部１１１が使用される場合には、ＰＣＭ装置１００の第１のＳＯＳ構造部１０８と直接結合し得る。
図１及び図２Ｃを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、上部電極１１０又は１１６及び下部電極１０６又は１１２と直接結合される誘電体フィルム１１８を含む。図２Ｃの誘電体フィルム１１８は、図２Ａ及び図２Ｂとの関連で説明される実施形態に従う図１のＰＣＭ装置１００の要素と結合し得る。
図１及び図２Ｄを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、図示のように、ＳＯＳ構造部１０８又は１１４の第１の面と直接結合される誘電体フィルム１１８を含む。下部電極１０６又は１１２は、第１の面に対向して配置される、ＳＯＳ構造部１０８又は１１４の第２の面と直接結合し得る。
誘電体フィルム１１８が第１の構造部１００ａの一部である一実施形態において、誘電体フィルム１１８は、ＰＣＭ装置１００の第２の下部電極１１２と直接結合し得る。誘電体フィルム１１８が第２の構造部１００ｂの一部である一実施形態において、誘電体フィルム１１８は、ＰＣＭ装置１００のビット線１０４と直接結合し得る。
図１及び図２Ｅを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、図示のように、ＳＯＳ構造部１０８又は１１４の面と直接結合される誘電体フィルム１１８を含む。上部電極１１０又は１１６は、ＳＯＳ構造部１０８又は１１４の対向面と直接結合し得る。
誘電体フィルム１１８が第１の構造部１００ａの一部である一実施形態において、誘電体フィルム１１８は、ＰＣＭ装置１００のワード線１０２と直接結合し得る。誘電体フィルム１１８が第２の構造部１００ｂの一部である一実施形態において、誘電体フィルム１１８は、ＰＣＭ装置１００の第１の上部電極１１０と直接結合し得る。
図１及び図２Ｆを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、図示のように、ＳＯＳ構造部１０８又は１１４の対向面と直接結合される誘電体フィルム１１８を含み得る。誘電体フィルム１１８が第１の構造部１００ａの一部である一実施形態において、第１のＳＯＳ構造部１０８の下部の誘電体フィルム１１８は、ＰＣＭ装置１００のワード線１０２に直接結合することができ、第１のＳＯＳ構造部１０８の上部の誘電体フィルム１１８は、ＰＣＭ装置１００の第２の下部電極１１２と直接結合し得る。誘電体フィルム１１８が第２の構造部１００ｂの一部である一実施形態において、第１のＳＯＳ構造部１０８の下部の誘電体フィルム１１８は、ＰＣＭ装置１００の第１の上部電極１１０と直接結合することができ、第１のＳＯＳ構造部１０８の上部の誘電体フィルム１１８は、ビット線１０４と直接結合し得る。
図１及び図２Ｇを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、上部電極１１０又は１１６と直接結合される誘電体フィルム１１８を含む。誘電体フィルム１１８は、図示のように、上部電極１１０又は１１６の一部と上部電極１１０又は１１６の別の一部の間に配置される。一実施形態において、導電性材料が上部電極１１０又は１１６を形成するようにＳＯＳ構造部１０８又は１１４上に堆積された後に、誘電体フィルム１１８を形成するように誘電体材料が堆積される。誘電体フィルム１１８の堆積に続き、上部電極１１０又は１１６内の誘電体フィルム１１８を被包するよう、導電性材料が誘電体フィルム１１８上に堆積され得る。
誘電体フィルム１１８が第１の構造部１００ａの一部である一実施形態において、第１の下部電極１０６は、ＰＣＭ装置１００のワード線１０２と直接結合することができ、第１の上部電極１１０は、ＰＣＭ装置１００の第２の下部電極１１２と直接結合し得る。誘電体フィルム１１８が第２の構造部１００ｂの一部である一実施形態において、第２の下部電極１１２は、ＰＣＭ装置１００の第１の上部電極１１０と直接結合し、第２の上部電極１１６は、ＰＣＭ装置１００のビット線１０４と直接結合し得る。
図１及び図２Ｈを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、下部電極１０６又は１１２と直接結合される誘電体フィルム１１８を含む。誘電体フィルム１１８は、図示のように、下部電極１０６又は１１２の一部と下部電極１０６又は１１２の別の一部の間に配置される。
誘電体フィルム１１８が第１の構造部１００ａの一部である一実施形態において、第１の下部電極１０６又は１１２は、ＰＣＭ装置１００のワード線１０２と直接結合することができ、第１の上部電極１１０は、ＰＣＭ装置１００の第２の下部電極１１２と直接結合し得る。誘電体フィルム１１８が第２の構造部１００ｂの一部である一実施形態において、第２の下部電極１１２は、ＰＣＭ装置１００の第１の上部電極１１０と直接結合し、第２の上部電極１１６は、ＰＣＭ装置１００のビット線１０４と直接結合し得る。
図１及び図２Ｉを参照すると、第１の構造部１００ａ及び／又は第２の構造部１００ｂは、図示のように、下部電極１０６又は１１２及び上部電極１１０又は１１６内に配置される誘電体フィルム１１８を含む。図２Ｉに示される構成は、図２Ｇ及び図２Ｈとの関連で説明した実施形態と調和し得る。
いくつかの実施形態において、図２Ａ〜図２Ｉに示す構成の任意の適切な組合せが図１のＰＣＭ装置１００で使用され得る。例えば、２つよりも多い誘電体フィルムが第１の構造部１００ａ又は第２の構造部１００ｂに使用され得る。別の実施形態において、電極が図２Ｄ〜図２Ｆの誘電体フィルム１１８と直接結合されるように、電極が形成され得る。他の組合せが本開示の範囲に包含され得る。
図３は、いくつかの実施形態に従うＰＣＭ装置（例えば、図１のＰＣＭ装置１００）の一部を作製する方法３００のフローダイアグラムである。方法３００は、３０２において、ＰＣＭ装置のＳＯＳ構造部（例えば、図１のＳＯＳ構造部１０８又は１１４）を形成することと、３０４において、導電性材料から構成される電極（例えば、図１の電極１０６、１１０、１１２又は１１６）を形成することと、３０６において、誘電体材料から構成される誘電体フィルム（例えば、図２Ａ〜図２Ｉの誘電体フィルム１１８）を形成することと、３０８において、ワード線（例えば、図１のワード線１０２）又はビット線（例えば、図１のビット線１０４）を形成することを含む。
ＳＯＳ構造部は、ＰＣＭ材料（例えば、カルコゲナイドガラス）を堆積する堆積方法及びＳＯＳ構造部を規定するエッチング及び／又はリソグラフィー等のパターニング方法を含む任意の適切な方法を用いて３０２で形成され得る。電極は、導電性材料を堆積する堆積方法及び電極を規定するエッチング及び／又はリソグラフィー等のパターニング方法を含む任意の適切な方法を用いて３０４で形成され得る。いくつかの実施形態において、電極を規定するパターニング方法は、ＳＯＳ構造部を規定するために使用されるパターニング方法と共用される操作（shared operation）であり得る。
誘電体フィルムは、ポリマー材料のためのスピンオンプロセス等の堆積方法及び／又はセラミックス材料のためのＣＶＤ、ＡＬＤ、ＰＶＤ又はスパッタリング方法を含む任意の適切な方法を用いて３０６で形成され得る。エッチング／リソグラフィー等のパターニング方法は、誘電体フィルムを薄膜化（thin）し、又は、画定するために使用され得る。いくつかの実施形態において、電極及び／又はＳＯＳ構造部を規定するパターニング方法は、誘電体フィルムを規定するパターニング方法と共用される操作であり得る。
ワード線又はビット線は、導電性材料を堆積する堆積方法及びワード線又はビット線を規定するエッチング及び／又はリソグラフィー等のパターニング方法を含む任意の適切な方法を用いて３０８で形成され得る。方法３００の操作は、提示されている順序で実施されない場合がある。説明した操作は、説明した実施形態と異なる順序で実施され得る。追加的な実施形態では、種々の追加的な操作が実施される場合があり、及び／又は、説明した操作が省略され得る。
一実施形態において、図１のＰＣＭ装置１００を作製する方法は、ワード線（例えば、図１のワード線１０２）を形成することと、ワード線上に電極（例えば、図１の第１の下部電極１０６）を形成することと、電極上にＳＯＳ構造部（例えば、図１の第１のＳＯＳ構造部１０８）を形成することと、ＳＯＳ構造部上に別の電極（例えば、図１の第１の上部電極１１０）を形成することと、別の電極上に更に別の電極（例えば、図１の第２の下部電極１１２）を形成することと、更に別の電極上に別のＳＯＳ構造部（例えば、図１の第２のＳＯＳ構造部１１４）を形成することと、別のＳＯＳ構造部上に更にまた別の電極（例えば、図１の第２の上部電極１１６）を形成することと、更にまた別の電極上にビット線（例えば、図１のビット線１０４）を形成することを含む。この方法は、上記操作の少なくとも２つの間で少なくとも１つの誘電体フィルムを形成することを更に含む。例えば、誘電体フィルムは、図２Ａ〜図２Ｉに関連して説明した任意の構成と調和するＰＣＭ装置を形成するように、堆積され得る。
製造物が開示される。いくつかの実施形態において、製造物は、例えば、図４の不揮発性メモリ（ＮＶＭ）／ストレージ４１６等の非一時的ストレージを含む。製造物は、この製造物に記憶された、プロセッサにより実行されたときに、図３の方法３００の動作又は本明細書で開示された他の技術を実行させる指示を有し得る。
本開示の実施形態は、所望のように構成するよう、任意の適切なハードウェア及び／又はソフトウェアを用いてシステムとして実施され得る。図４は、いくつかの実施形態に従って本明細書で説明したＰＣＭ装置を含み得る例示的なシステムを概略的に示す。一実施形態において、システム４００は、１つ又は複数のプロセッサ４０４、プロセッサ４０４の少なくとも１つに接続されたシステム制御モジュール４０８、システム制御モジュール４０８に接続されたシステムメモリ４１２、システム制御モジュール４０８に接続された不揮発メモリ（ＮＶＭ）／ストレージ４１６、及びシステム制御モジュール４０８に接続された１つ又は複数の通信インターフェース４２０を含む。
一実施形態のためのシステム制御モジュール４０８は、プロセッサ４０４の少なくとも１つ、及び／又は、システム制御モジュール４０８と通信する任意の適切な装置又は要素への任意の適切なインターフェースを提供する任意の適切なインターフェースコントローラーを含み得る。
システム制御モジュール４０８は、システムメモリ４１２へのインターフェースを提供するメモリコントローラーモジュール４１０を含み得る。メモリコントローラーモジュール４１０は、ハードウェアモジュール、ソフトウェアモジュール及び／又はファームウェアモジュールであり得る。
システムメモリ４１２は、例えば、システム４００のためのデータ及び／又は指示をロード又は記憶するために使用され得る。一実施形態のためのシステムメモリ４１２は、例えば、適切なＤＲＡＭ等の任意の適切な揮発性メモリを含み得る。
一実施形態のためのシステム制御モジュール４０８は、ＮＶＭ／ストレージ４１６及び通信インターフェース（複数の場合もある）４２０へのインターフェースを提供するための１つ又は複数の入／出力（Ｉ／Ｏ）コントローラーを含み得る。
ＮＶＭ／ストレージ４１６は、例えば、データ及び／又は指示を記憶するために使用され得る。ＮＶＭ／ストレージ４１６は、例えば、ＰＣＭ又はフラッシュメモリ等の任意の適切な不揮発性メモリを含むことができ、及び／又は、例えば、１つ若しくは複数のハードディスクドライブ（ＨＤＤ）、１つ若しくは複数のコンパクトディスク（ＣＤ）ドライブ、及び／又は、１つ若しくは複数のデジタル多目的ディスク（ＤＶＤ）ドライブ等の任意の適切な不揮発性ストレージ装置（複数の場合もある）を含み得る。種々の実施形態によると、ＮＶＭ／ストレージ４１６は、本明細書に説明したＰＣＭ装置１００を含む。
ＮＶＭ／ストレージ４１６は、システム４００がインストールされた装置の物理的な部分であるストレージリソースを含む場合があり、又は、ＮＶＭ／ストレージ４１６は、この装置の一部である必要は無いが、この装置からアクセスされ得る。例えば、ＮＶＭ／ストレージ４１６は、通信インターフェース（複数の場合もある）４２０を介してネットワーク上でアクセスされ得る。
通信インターフェース（複数の場合もある）４２０は、１つ若しくは複数の有線又は無線ネットワーク上で、及び／又は、任意の他の適切な装置と通信するためのシステム４００のためのインターフェースを提供し得る。
一実施形態については、プロセッサ４０４の少なくとも１つは、例えば、メモリコントローラーモジュール４１０の１つ若しくは複数のシステム制御モジュール４０８のコントローラーのためのロジックとともにパッケージ化され得る。一実施形態については、プロセッサ４０４の少なくとも１つは、システムインパッケージ（ＳｉＰ）を形成するように、システム制御モジュール４０８の１つ又は複数のコントローラーのためのロジックとともにパッケージ化され得る。一実施形態については、プロセッサ４０４の少なくとも１つが、システム制御モジュール４０８の１つ又は複数のコントローラーのためのロジックと同じダイに集積され得る。一実施形態については、プロセッサ４０４の少なくとも１つが、システムオンチップ（ＳｏＣ）を形成するように、１つ又は複数のシステム制御モジュール４０８の１つ又は複数のコントローラーのためのロジックと同じダイに集積され得る。
種々の実施形態において、システム４００は、これらに限定されないが、サーバー、ワークステーション、デスクトップコンピューター装置又は携帯型コンピューティング装置（例えば、ラップトップ型コンピューティング装置、手持ち型コンピューティング装置、ハンドセット、タブレット、スマートフォン、ノートブック等）であり得る。種々の実施形態において、システム４００は、より多くの構成要素若しくはより少ない構成要素及び／又は異なる構造を有し得る。
説明の目的で本明細書に或る特定の実施形態を図示し、記述したが、同じ目的を達成するよう計算された多様な代替的及び／又は均等な実施形態又は実施態様が、本開示の範囲から逸脱することなく図示及び説明された実施形態を置換し得る。本願は、本明細書に記載の実施形態の任意の適用（adaptation）又は変形を包含することが意図される。したがって、本明細書に記載の実施形態は、特許請求の範囲及びその均等物のみにより限定されることが明示的に意図される。
なお、本願明細書に記載の実施形態によれば、以下の構成もまた開示される。
［項目１］
カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部と、
導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する電極と、
誘電体材料を有し、前記第１の面に対向して配置される、前記電極の第２の面と直接結合される誘電体フィルムと、
を備える、装置。
［項目２］
前記電極は、第１の導電性材料を有する第１の電極であり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、該装置は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を更に備える、項目１に記載の装置。
［項目３］
第３の導電性材料を有する第３の電極を更に備え、該第３の電極は、前記誘電体フィルムが前記第１の電極と該第３の電極との間に配置されるように、前記誘電体フィルムと直接結合される、項目２に記載の装置。
［項目４］
前記第２の導電性材料及び前記第３の導電性材料は同一の材料である、項目３に記載の装置。
［項目５］
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、該装置は、
第２の誘電体材料を有し、前記第２の電極と直接結合される第２の誘電体フィルムを更に備える、項目３または４に記載の装置。
［項目６］
第４の導電性材料を有する第４の電極を更に備え、該第４の電極は、前記第２の誘電体フィルムが前記第２の電極と該第４の電極との間に配置されるように、前記第２の誘電体フィルムと直接結合される、項目５に記載の装置。
［項目７］
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、前記ストレージ構造部は、前記第１の電極と直接結合される第１の面を含み、該装置は、
第２の誘電体材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の誘電体フィルムを更に備える、項目１から６のいずれか一項に記載の装置。
［項目８］
前記誘電体フィルムは、酸化ケイ素（ＳｉＯ ２ ）、酸化チタン（ＴｉＯ ２ ）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｌ ２ Ｏ ３ ）、酸化タングステン（ＷＯ）、酸化タンタル（Ｔａ ２ Ｏ ５ ）及び窒化ケイ素（ＳｉＮ）からなる群から選択されるセラミックスを含み、
前記誘電体フィルムは２ｎｍ以下の厚みを有する、項目１から７のいずれか一項に記載の装置。
［項目９］
前記誘電体フィルムは、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含み、
前記誘電体フィルムは１ｎｍ以下の厚みを有する、項目１から８のいずれか一項に記載の装置。
［項目１０］
前記電極はタングステン、ＴｉＮ、ＴｉＳｉＮ、ドープされたシリコン、ドープされたゲルマニウム又はカーボンを含む、項目１から９のいずれか一項に記載の装置。
［項目１１］
ワード線又はビット線を更に備え、前記電極は前記ストレージ構造部と前記ワード線又は前記ビット線との間に介在する構造部であり、前記誘電体フィルムは前記ワード線又は前記ビット線と前記ストレージ構造部との間の電気経路の一部である、項目１から１０のいずれか一項に記載の装置。
［項目１２］
カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部を形成することと、
導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する電極を形成することと、
誘電体材料を有し、前記第１の面に対向して配置される、前記電極の第２の面と直接結合される誘電体フィルムを形成することと、
を含む、方法。
［項目１３］
前記電極は、第１の導電性材料を有する第１の電極であり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、該方法は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を形成することを更に含む、項目１２に記載の方法。
［項目１４］
第３の導電性材料を有する第３の電極を形成することであって、前記第３の電極は、前記誘電体フィルムが前記第１の電極と該第３の電極との間に配置されるように前記誘電体フィルムと直接結合されることを更に含む、項目１３に記載の方法。
［項目１５］
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を含み、該方法は、
第２の誘電体材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の誘電体フィルムを形成することを更に含む、項目１２から１４のいずれか一項に記載の方法。
［項目１６］
前記誘電体フィルムを形成することは、
セラミックス又はポリマーを堆積して前記誘電体フィルムを形成することを含み、前記誘電体フィルムは２ｎｍ以下の厚みを有する、項目１２から１５のいずれか一項に記載の方法。
［項目１７］
ワード線又はビット線を形成することであって、前記電極は前記ストレージ構造部と前記ワード線又は前記ビット線との間に介在する構造部であり、前記誘電体フィルムは、前記ワード線又は前記ビット線と前記ストレージ構造部との間の電気経路の一部であることを更に含む、項目１２から１６のいずれか一項に記載の方法。
［項目１８］
システムであって、
プロセッサと、
前記プロセッサに接続された相変化メモリ装置と、
を備え、前記相変化メモリ装置は、
カルコゲナイド材料を有するストレージ構造部と、
導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する電極と、
誘電体材料を有し、前記第１の面に対向して配置される、前記電極の第２の面と直接結合される誘電体フィルムと、
を備える、システム。
［項目１９］
前記電極は、第１の導電性材料を有する第１の電極であり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、前記相変化メモリ装置は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を更に備える、項目１８に記載のシステム。
［項目２０］
該システムが手持ち型コンピューティング装置、タブレット又はスマートフォンであり、
前記相変化メモリ装置は、相変化メモリアンドスイッチ装置（ＰＣＭＳ装置）であり、
前記ストレージ構造部は前記相変化メモリアンドスイッチ装置のストレージ要素である、項目１８または１９に記載のシステム。
なお、本願明細書に記載の実施形態によれば、以下の構成もまた開示される。
［項目１］
カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部と、
導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する電極と、
誘電体材料を有し、前記第１の面に対向して配置される、前記電極の第２の面と直接結合される誘電体フィルムと、
を備える、装置。
［項目２］
前記電極は、第１の導電性材料を有する第１の電極であり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、該装置は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を更に備える、項目１に記載の装置。
［項目３］
第３の導電性材料を有する第３の電極を更に備え、該第３の電極は、前記誘電体フィルムが前記第１の電極と該第３の電極との間に配置されるように、前記誘電体フィルムと直接結合される、項目２に記載の装置。
［項目４］
前記第２の導電性材料及び前記第３の導電性材料は同一の材料である、項目３に記載の装置。
［項目５］
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、該装置は、
第２の誘電体材料を有し、前記第２の電極と直接結合される第２の誘電体フィルムを更に備える、項目３または４に記載の装置。
［項目６］
第４の導電性材料を有する第４の電極を更に備え、該第４の電極は、前記第２の誘電体フィルムが前記第２の電極と該第４の電極との間に配置されるように、前記第２の誘電体フィルムと直接結合される、項目５に記載の装置。
［項目７］
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、前記ストレージ構造部は、前記第１の電極と直接結合される第１の面を含み、該装置は、
第２の誘電体材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の誘電体フィルムを更に備える、項目１から６のいずれか一項に記載の装置。
［項目８］
前記誘電体フィルムは、酸化ケイ素（ＳｉＯ ２ ）、酸化チタン（ＴｉＯ ２ ）、酸化マグネシウム（ＭｇＯ）、酸化アルミニウム（Ａｌ ２ Ｏ ３ ）、酸化タングステン（ＷＯ）、酸化タンタル（Ｔａ ２ Ｏ ５ ）及び窒化ケイ素（ＳｉＮ）からなる群から選択されるセラミックスを含み、
前記誘電体フィルムは２ｎｍ以下の厚みを有する、項目１から７のいずれか一項に記載の装置。
［項目９］
前記誘電体フィルムは、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含み、
前記誘電体フィルムは１ｎｍ以下の厚みを有する、項目１から８のいずれか一項に記載の装置。
［項目１０］
前記電極はタングステン、ＴｉＮ、ＴｉＳｉＮ、ドープされたシリコン、ドープされたゲルマニウム又はカーボンを含む、項目１から９のいずれか一項に記載の装置。
［項目１１］
ワード線又はビット線を更に備え、前記電極は前記ストレージ構造部と前記ワード線又は前記ビット線との間に介在する構造部であり、前記誘電体フィルムは前記ワード線又は前記ビット線と前記ストレージ構造部との間の電気経路の一部である、項目１から１０のいずれか一項に記載の装置。
［項目１２］
カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部を形成することと、
導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する電極を形成することと、
誘電体材料を有し、前記第１の面に対向して配置される、前記電極の第２の面と直接結合される誘電体フィルムを形成することと、
を含む、方法。
［項目１３］
前記電極は、第１の導電性材料を有する第１の電極であり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、該方法は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を形成することを更に含む、項目１２に記載の方法。
［項目１４］
第３の導電性材料を有する第３の電極を形成することであって、前記第３の電極は、前記誘電体フィルムが前記第１の電極と該第３の電極との間に配置されるように前記誘電体フィルムと直接結合されることを更に含む、項目１３に記載の方法。
［項目１５］
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を含み、該方法は、
第２の誘電体材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の誘電体フィルムを形成することを更に含む、項目１２から１４のいずれか一項に記載の方法。
［項目１６］
前記誘電体フィルムを形成することは、
セラミックス又はポリマーを堆積して前記誘電体フィルムを形成することを含み、前記誘電体フィルムは２ｎｍ以下の厚みを有する、項目１２から１５のいずれか一項に記載の方法。
［項目１７］
ワード線又はビット線を形成することであって、前記電極は前記ストレージ構造部と前記ワード線又は前記ビット線との間に介在する構造部であり、前記誘電体フィルムは、前記ワード線又は前記ビット線と前記ストレージ構造部との間の電気経路の一部であることを更に含む、項目１２から１６のいずれか一項に記載の方法。
［項目１８］
システムであって、
プロセッサと、
前記プロセッサに接続された相変化メモリ装置と、
を備え、前記相変化メモリ装置は、
カルコゲナイド材料を有するストレージ構造部と、
導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する電極と、
誘電体材料を有し、前記第１の面に対向して配置される、前記電極の第２の面と直接結合される誘電体フィルムと、
を備える、システム。
［項目１９］
前記電極は、第１の導電性材料を有する第１の電極であり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、前記相変化メモリ装置は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を更に備える、項目１８に記載のシステム。
［項目２０］
該システムが手持ち型コンピューティング装置、タブレット又はスマートフォンであり、
前記相変化メモリ装置は、相変化メモリアンドスイッチ装置（ＰＣＭＳ装置）であり、
前記ストレージ構造部は前記相変化メモリアンドスイッチ装置のストレージ要素である、項目１８または１９に記載のシステム。
Claims (20)
- カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部と、
第１の導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する第１の電極と、
誘電体材料を有し、前記第１の面に対向して配置される、前記第１の電極の第２の面と直接結合される誘電体フィルムと、
理論値に対応させて、１つの前記ストレージ構造部の前記カルコゲナイド材料における相変化の状態を選択するための一組のワード線及びビット線と
を備え、
前記誘電体フィルムは、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含み、
前記ストレージ構造部、前記第１の電極及び前記誘電体フィルムは、前記一組のワード線及びビット線の間に設けられる、装置。 - 前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、該装置は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を更に備え、前記第２の電極は、前記一組のワード線及びビット線の間に設けられる、請求項１に記載の装置。 - 第３の導電性材料を有する第３の電極を更に備え、該第３の電極は、前記誘電体フィルムが前記第１の電極と該第３の電極との間に配置されるように、前記誘電体フィルムと直接結合され、前記第３の電極は、前記一組のワード線及びビット線の間に設けられる、請求項２に記載の装置。
- 前記第２の導電性材料及び前記第３の導電性材料は同一の材料である、請求項３に記載の装置。
- カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部と、
第１の導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する第１の電極と、
誘電体材料を有し、前記第１の面に対向して配置される、前記第１の電極の第２の面と直接結合される誘電体フィルムと、
を備え、
前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を更に備え、
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、
第２の誘電体材料を有し、前記第２の電極と直接結合される第２の誘電体フィルムを更に備え、前記第１の誘電体材料および前記第２の誘電体材料は、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含む、装置。 - 第４の導電性材料を有する第４の電極を更に備え、該第４の電極は、前記第２の誘電体フィルムが前記第２の電極と該第４の電極との間に配置されるように、前記第２の誘電体フィルムと直接結合される、請求項５に記載の装置。
- カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部と、
第１の導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する第１の電極と、
誘電体材料を有し、前記第１の面に対向して配置される、前記第１の電極の第２の面と直接結合される誘電体フィルムと、
を備え、
前記誘電体フィルムは、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含み、
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、前記ストレージ構造部は、前記第１の電極と直接結合される第１の面を含み、
第２の誘電体材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の誘電体フィルムを更に備える、装置。 - 前記誘電体フィルムは２ｎｍ以下の厚みを有する、請求項１から７のいずれか一項に記載の装置。
- 前記第１の電極はタングステン、ＴｉＮ、ＴｉＳｉＮ、ドープされたシリコン、ドープされたゲルマニウム又はカーボンを含む、請求項１から８のいずれか一項に記載の装置。
- ワード線又はビット線を更に備え、前記第１の電極は前記ストレージ構造部と前記ワード線又は前記ビット線との間に介在する構造部であり、前記誘電体フィルムは前記ワード線又は前記ビット線と前記ストレージ構造部との間の電気経路の一部である、請求項５または６に記載の装置。
- カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部を形成することと、
第１の導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する第１の電極を形成することと、
誘電体材料を有し、前記第１の面に対向して配置される、前記第１の電極の第２の面と直接結合される誘電体フィルムを形成することと、
理論値に対応させて、１つの前記ストレージ構造部の前記カルコゲナイド材料における相変化の状態を選択するための一組のワード線及びビット線を形成することと
を含み、
前記誘電体フィルムを形成することは、
ポリマーを堆積して前記誘電体フィルムを形成することを含み、
前記誘電体フィルムは、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含み、
前記ストレージ構造部、前記第１の電極及び前記誘電体フィルムは、前記一組のワード線及びビット線の間に設けられる、方法。 - 前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、該方法は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を形成することを更に含み、前記第２の電極は、前記一組のワード線及びビット線の間に設けられる、請求項１１に記載の方法。 - 第３の導電性材料を有する第３の電極を形成することであって、前記第３の電極は、前記誘電体フィルムが前記第１の電極と該第３の電極との間に配置されるように前記誘電体フィルムと直接結合されることを更に含み、前記第３の電極は、前記一組のワード線及びビット線の間に設けられる、請求項１２に記載の方法。
- カルコゲナイド材料を有する、相変化メモリ装置のストレージ構造部を形成することと、
第１の導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する第１の電極を形成することと、
誘電体材料を有し、前記第１の面に対向して配置される、前記第１の電極の第２の面と直接結合される誘電体フィルムを形成することと、
を含み、
前記誘電体フィルムを形成することは、
ポリマーを堆積して前記誘電体フィルムを形成することを含み、
前記誘電体フィルムは、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含み、
前記誘電体フィルムは、第１の誘電体材料を有する第１の誘電体フィルムであり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を含み、
第２の誘電体材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の誘電体フィルムを形成することを更に含む、方法。 - 前記誘電体フィルムは２ｎｍ以下の厚みを有する、請求項１１から１４のいずれか一項に記載の方法。
- 前記第１の電極は前記ストレージ構造部と前記ワード線又は前記ビット線との間に介在する構造部であり、前記誘電体フィルムは、前記ワード線又は前記ビット線と前記ストレージ構造部との間の電気経路の一部である、請求項１１から１３のいずれか一項に記載の方法。
- システムであって、
プロセッサと、
前記プロセッサに接続された相変化メモリ装置と、
を備え、前記相変化メモリ装置は、
カルコゲナイド材料を有するストレージ構造部と、
導電性材料を有し、前記ストレージ構造部と直接結合される第１の面を有する電極と、
誘電体材料を有し、前記第１の面に対向して配置される、前記電極の第２の面と直接結合される誘電体フィルムと、
理論値に対応させて、１つの前記ストレージ構造部の前記カルコゲナイド材料における相変化の状態を選択するための一組のワード線及びビット線と
を備え、
前記誘電体フィルムは、ポリイミド、ポリノルボルネン、ベンゾシクロブテン、ポリテトラフルオロエチレン、水素シルセスキオキサン及びメチルシルセスキオキサンからなる群から選択されるポリマーを含み、
前記ストレージ構造部、前記電極及び前記誘電体フィルムは、前記一組のワード線及びビット線の間に設けられる、システム。 - 前記電極は、第１の導電性材料を有する第１の電極であり、前記ストレージ構造部は、前記第１の電極に直接結合される第１の面を有し、前記相変化メモリ装置は、
第２の導電性材料を有し、前記ストレージ構造部の前記第１の面に対向して配置される、前記ストレージ構造部の第２の面と直接結合される第２の電極を更に備える、請求項１７に記載のシステム。 - 該システムが手持ち型コンピューティング装置、タブレット又はスマートフォンであり、
前記相変化メモリ装置は、相変化メモリアンドスイッチ装置（ＰＣＭＳ装置）であり、
前記ストレージ構造部は前記相変化メモリアンドスイッチ装置のストレージ要素である、請求項１７または１８に記載のシステム。 - 第３の導電性材料を有する第３の電極を更に備え、該第３の電極は、前記誘電体フィルムが前記電極と該第３の電極との間に配置されるように、前記誘電体フィルムと直接結合される、請求項１７から１９のいずれか一項に記載のシステム。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2011/051600 WO2013039496A1 (en) | 2011-09-14 | 2011-09-14 | Electrodes for resistance change memory devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014530491A JP2014530491A (ja) | 2014-11-17 |
| JP5858350B2 true JP5858350B2 (ja) | 2016-02-10 |
Family
ID=47883573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014530638A Expired - Fee Related JP5858350B2 (ja) | 2011-09-14 | 2011-09-14 | 装置、方法およびシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US9287498B2 (ja) |
| JP (1) | JP5858350B2 (ja) |
| KR (2) | KR101699713B1 (ja) |
| TW (1) | TWI479708B (ja) |
| WO (1) | WO2013039496A1 (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8530875B1 (en) | 2010-05-06 | 2013-09-10 | Micron Technology, Inc. | Phase change memory including ovonic threshold switch with layered electrode and methods for forming same |
| US8486743B2 (en) | 2011-03-23 | 2013-07-16 | Micron Technology, Inc. | Methods of forming memory cells |
| US8994489B2 (en) | 2011-10-19 | 2015-03-31 | Micron Technology, Inc. | Fuses, and methods of forming and using fuses |
| US8723155B2 (en) | 2011-11-17 | 2014-05-13 | Micron Technology, Inc. | Memory cells and integrated devices |
| US9252188B2 (en) | 2011-11-17 | 2016-02-02 | Micron Technology, Inc. | Methods of forming memory cells |
| US8546231B2 (en) | 2011-11-17 | 2013-10-01 | Micron Technology, Inc. | Memory arrays and methods of forming memory cells |
| US9136307B2 (en) * | 2012-02-09 | 2015-09-15 | Micron Technology, Inc. | Memory cells and memory cell formation methods using sealing material |
| US8765555B2 (en) | 2012-04-30 | 2014-07-01 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| US9136467B2 (en) | 2012-04-30 | 2015-09-15 | Micron Technology, Inc. | Phase change memory cells and methods of forming phase change memory cells |
| JP2014033041A (ja) * | 2012-08-02 | 2014-02-20 | Tokyo Electron Ltd | スイッチ素子およびそれを用いたクロスバー型メモリアレイ |
| KR20140071813A (ko) * | 2012-12-04 | 2014-06-12 | 삼성전자주식회사 | 파이버 상에 형성된 저항성 메모리 소자 및 그 제종 방법 |
| US8921821B2 (en) * | 2013-01-10 | 2014-12-30 | Micron Technology, Inc. | Memory cells |
| US9553262B2 (en) | 2013-02-07 | 2017-01-24 | Micron Technology, Inc. | Arrays of memory cells and methods of forming an array of memory cells |
| US9166158B2 (en) * | 2013-02-25 | 2015-10-20 | Micron Technology, Inc. | Apparatuses including electrodes having a conductive barrier material and methods of forming same |
| US10084016B2 (en) | 2013-11-21 | 2018-09-25 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
| US9397143B2 (en) * | 2013-12-20 | 2016-07-19 | Intel Corporation | Liner for phase change memory (PCM) array and associated techniques and configurations |
| JP6151650B2 (ja) * | 2014-01-17 | 2017-06-21 | ソニーセミコンダクタソリューションズ株式会社 | 記憶装置 |
| US9881971B2 (en) | 2014-04-01 | 2018-01-30 | Micron Technology, Inc. | Memory arrays |
| US9362494B2 (en) | 2014-06-02 | 2016-06-07 | Micron Technology, Inc. | Array of cross point memory cells and methods of forming an array of cross point memory cells |
| US9343506B2 (en) | 2014-06-04 | 2016-05-17 | Micron Technology, Inc. | Memory arrays with polygonal memory cells having specific sidewall orientations |
| US9716225B2 (en) | 2014-09-03 | 2017-07-25 | Micron Technology, Inc. | Memory cells including dielectric materials, memory devices including the memory cells, and methods of forming same |
| US11133461B2 (en) | 2014-09-26 | 2021-09-28 | Intel Corporation | Laminate diffusion barriers and related devices and methods |
| US20170316822A1 (en) * | 2014-09-30 | 2017-11-02 | Sony Semiconductor Solutions Corporation | Switch device and storage unit |
| US9559146B2 (en) * | 2014-12-23 | 2017-01-31 | Intel Corporation | Phase-change memory cell implant for dummy array leakage reduction |
| US9634245B2 (en) | 2015-01-09 | 2017-04-25 | Micron Technology, Inc. | Structures incorporating and methods of forming metal lines including carbon |
| US10403680B2 (en) | 2015-03-31 | 2019-09-03 | Sony Semiconductor Solutions Corporation | Switch device and storage unit |
| US10529777B2 (en) | 2015-03-31 | 2020-01-07 | Sony Semiconductor Solutions Corporation | Switch device and storage unit |
| US20170062714A1 (en) * | 2015-08-31 | 2017-03-02 | Intel Corporation | Thermally regulated electronic devices, systems, and associated methods |
| KR102395193B1 (ko) * | 2015-10-27 | 2022-05-06 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
| KR102578481B1 (ko) | 2016-03-15 | 2023-09-14 | 삼성전자주식회사 | 반도체 메모리 소자 및 이의 제조방법 |
| KR102495000B1 (ko) | 2016-03-18 | 2023-02-02 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| US10008665B1 (en) | 2016-12-27 | 2018-06-26 | Intel Corporation | Doping of selector and storage materials of a memory cell |
| KR20180107806A (ko) | 2017-03-22 | 2018-10-04 | 삼성전자주식회사 | 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법 |
| WO2018203459A1 (ja) * | 2017-05-01 | 2018-11-08 | ソニーセミコンダクタソリューションズ株式会社 | 選択素子および記憶装置 |
| US10672833B2 (en) | 2017-07-26 | 2020-06-02 | Micron Technology, Inc. | Semiconductor devices including a passive material between memory cells and conductive access lines, and related electronic devices |
| US10147876B1 (en) | 2017-08-31 | 2018-12-04 | Sandisk Technologies Llc | Phase change memory electrode with multiple thermal interfaces |
| US20210050512A1 (en) * | 2018-05-31 | 2021-02-18 | Intel Corporation | Phase change memory structures and devices |
| US10892406B2 (en) | 2018-06-04 | 2021-01-12 | Intel Corporation | Phase change memory structures and devices |
| KR102557911B1 (ko) * | 2018-08-31 | 2023-07-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20200041031A (ko) | 2018-10-11 | 2020-04-21 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| JP7255853B2 (ja) * | 2019-03-27 | 2023-04-11 | ナノブリッジ・セミコンダクター株式会社 | 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法 |
| JP2021005611A (ja) * | 2019-06-26 | 2021-01-14 | ソニーセミコンダクタソリューションズ株式会社 | 選択素子、メモリセル、および、記憶装置 |
| US11832537B2 (en) * | 2019-10-08 | 2023-11-28 | Eugenus, Inc. | Titanium silicon nitride barrier layer |
| KR20210081783A (ko) * | 2019-12-24 | 2021-07-02 | 삼성전자주식회사 | 가변 저항 메모리 장치 |
| US11271155B2 (en) | 2020-03-10 | 2022-03-08 | International Business Machines Corporation | Suppressing oxidation of silicon germanium selenium arsenide material |
| KR20220099230A (ko) * | 2021-01-06 | 2022-07-13 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| KR20220116810A (ko) | 2021-02-15 | 2022-08-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
| KR20220139747A (ko) | 2021-04-08 | 2022-10-17 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| KR20220140257A (ko) | 2021-04-09 | 2022-10-18 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| US20240113196A1 (en) * | 2022-09-26 | 2024-04-04 | Nanya Technology Corporation | Semiconductor device with contact structure and method for fabricating the same |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825046A (en) * | 1996-10-28 | 1998-10-20 | Energy Conversion Devices, Inc. | Composite memory material comprising a mixture of phase-change memory material and dielectric material |
| US6667900B2 (en) | 2001-12-28 | 2003-12-23 | Ovonyx, Inc. | Method and apparatus to operate a memory cell |
| US7116593B2 (en) | 2002-02-01 | 2006-10-03 | Hitachi, Ltd. | Storage device |
| JP2003229538A (ja) | 2002-02-05 | 2003-08-15 | Matsushita Electric Ind Co Ltd | 不揮発メモリとその製造方法 |
| KR100448893B1 (ko) * | 2002-08-23 | 2004-09-16 | 삼성전자주식회사 | 상전이 기억 소자 구조 및 그 제조 방법 |
| US7589343B2 (en) | 2002-12-13 | 2009-09-15 | Intel Corporation | Memory and access device and method therefor |
| US20050158950A1 (en) * | 2002-12-19 | 2005-07-21 | Matrix Semiconductor, Inc. | Non-volatile memory cell comprising a dielectric layer and a phase change material in series |
| US20060249753A1 (en) * | 2005-05-09 | 2006-11-09 | Matrix Semiconductor, Inc. | High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes |
| US7800932B2 (en) * | 2005-09-28 | 2010-09-21 | Sandisk 3D Llc | Memory cell comprising switchable semiconductor memory element with trimmable resistance |
| US7755934B2 (en) * | 2003-03-18 | 2010-07-13 | Kabushiki Kaisha Toshiba | Resistance change memory device |
| US7499315B2 (en) | 2003-06-11 | 2009-03-03 | Ovonyx, Inc. | Programmable matrix array with chalcogenide material |
| JP2005051122A (ja) | 2003-07-30 | 2005-02-24 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| JP2005063624A (ja) | 2003-08-20 | 2005-03-10 | Toshiba Corp | スタティック型半導体記憶装置 |
| KR100505709B1 (ko) | 2003-09-08 | 2005-08-03 | 삼성전자주식회사 | 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치 |
| DE60333199D1 (de) | 2003-11-12 | 2010-08-12 | St Microelectronics Srl | Phasenänderungsspeicher mit Überspannungsschutz und Schutzverfahren für Phasenänderungsspeicher mit Überspannungsschutz |
| KR100564602B1 (ko) | 2003-12-30 | 2006-03-29 | 삼성전자주식회사 | 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로 |
| US20050275106A1 (en) * | 2004-06-14 | 2005-12-15 | Fricke Peter J | Electronic isolation device |
| US7359231B2 (en) | 2004-06-30 | 2008-04-15 | Intel Corporation | Providing current for phase change memories |
| US7687830B2 (en) | 2004-09-17 | 2010-03-30 | Ovonyx, Inc. | Phase change memory with ovonic threshold switch |
| US8022382B2 (en) * | 2005-03-11 | 2011-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase change memory devices with reduced programming current |
| US7495944B2 (en) | 2005-03-30 | 2009-02-24 | Ovonyx, Inc. | Reading phase change memories |
| US8036013B2 (en) | 2005-03-30 | 2011-10-11 | Ovonyx, Inc. | Using higher current to read a triggered phase change memory |
| JP2006352082A (ja) * | 2005-05-19 | 2006-12-28 | Renesas Technology Corp | 半導体記憶装置及びその製造方法 |
| US7332735B2 (en) | 2005-08-02 | 2008-02-19 | Micron Technology, Inc. | Phase change memory cell and method of formation |
| EP1764837B1 (en) * | 2005-09-14 | 2009-08-05 | STMicroelectronics S.r.l. | Method of manufacturing a phase change memory device having a uniform heater height |
| US7449710B2 (en) * | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
| US7741638B2 (en) * | 2005-11-23 | 2010-06-22 | Hewlett-Packard Development Company, L.P. | Control layer for a nanoscale electronic switching device |
| US7423901B2 (en) | 2006-03-03 | 2008-09-09 | Marvell World Trade, Ltd. | Calibration system for writing and reading multiple states into phase change memory |
| JP4699932B2 (ja) * | 2006-04-13 | 2011-06-15 | パナソニック株式会社 | 抵抗変化素子とそれを用いた抵抗変化型メモリならびにその製造方法 |
| JP4437297B2 (ja) | 2006-06-22 | 2010-03-24 | エルピーダメモリ株式会社 | 半導体記憶装置及び半導体記憶装置の製造方法 |
| EP1883113B1 (en) | 2006-07-27 | 2010-03-10 | STMicroelectronics S.r.l. | Phase change memory device |
| KR100781550B1 (ko) | 2006-11-08 | 2007-12-03 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 파이어링 방법 |
| US7502277B2 (en) | 2006-11-15 | 2009-03-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Word-line driver design for pseudo two-port memories |
| US8067762B2 (en) | 2006-11-16 | 2011-11-29 | Macronix International Co., Ltd. | Resistance random access memory structure for enhanced retention |
| US7619237B2 (en) * | 2007-02-21 | 2009-11-17 | Macronix International Co., Ltd. | Programmable resistive memory cell with self-forming gap |
| US8487450B2 (en) | 2007-05-01 | 2013-07-16 | Micron Technology, Inc. | Semiconductor constructions comprising vertically-stacked memory units that include diodes utilizing at least two different dielectric materials, and electronic systems |
| US8987702B2 (en) * | 2007-05-01 | 2015-03-24 | Micron Technology, Inc. | Selectively conducting devices, diode constructions, constructions, and diode forming methods |
| US7577023B2 (en) | 2007-05-04 | 2009-08-18 | Qimonda North America Corp. | Memory including write circuit for providing multiple reset pulses |
| US7787291B2 (en) | 2007-09-26 | 2010-08-31 | Intel Corporation | Programming a multilevel phase change memory cell |
| US7964861B2 (en) | 2007-11-06 | 2011-06-21 | Ovonyx, Inc. | Method and apparatus for reducing programmed volume of phase change memory |
| US7804083B2 (en) * | 2007-11-14 | 2010-09-28 | Macronix International Co., Ltd. | Phase change memory cell including a thermal protect bottom electrode and manufacturing methods |
| JP5151439B2 (ja) | 2007-12-12 | 2013-02-27 | ソニー株式会社 | 記憶装置および情報再記録方法 |
| US7560721B1 (en) | 2008-02-21 | 2009-07-14 | International Business Machines Corporation | Phase change material with filament electrode |
| US7821810B2 (en) | 2008-03-14 | 2010-10-26 | Micron Technology, Inc. | Phase change memory adaptive programming |
| KR20090123244A (ko) | 2008-05-27 | 2009-12-02 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 쓰기 방법 |
| KR20090126587A (ko) | 2008-06-04 | 2009-12-09 | 삼성전자주식회사 | 상 변화 메모리 장치 및 그것의 읽기 방법 |
| US8130538B2 (en) | 2009-01-15 | 2012-03-06 | Altera Corporation | Non-volatile memory circuit including voltage divider with phase change memory devices |
| US8193522B2 (en) * | 2009-04-09 | 2012-06-05 | Qualcomm Incorporated | Diamond type quad-resistor cells of PRAM |
| WO2010140210A1 (ja) * | 2009-06-01 | 2010-12-09 | 株式会社日立製作所 | 半導体記憶装置およびその製造方法 |
| JP5150576B2 (ja) | 2009-07-23 | 2013-02-20 | 株式会社東芝 | 抵抗変化メモリのテスト装置、方法および抵抗変化メモリ装置 |
| US8289762B2 (en) | 2009-10-30 | 2012-10-16 | Intel Corporation | Double-pulse write for phase change memory |
| KR20110060978A (ko) | 2009-12-01 | 2011-06-09 | 권태경 | 공군정비사 예비역 풀을 사용한 전시용 폐항공기, 전투기 이동및 정비활용방안 |
-
2011
- 2011-09-14 JP JP2014530638A patent/JP5858350B2/ja not_active Expired - Fee Related
- 2011-09-14 WO PCT/US2011/051600 patent/WO2013039496A1/en active Application Filing
- 2011-09-14 KR KR1020157031495A patent/KR101699713B1/ko active IP Right Grant
- 2011-09-14 US US13/993,302 patent/US9287498B2/en active Active
- 2011-09-14 KR KR1020147006805A patent/KR20140053325A/ko active Application Filing
-
2012
- 2012-09-05 TW TW101132362A patent/TWI479708B/zh active
-
2016
- 2016-02-02 US US15/013,517 patent/US9698344B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201332173A (zh) | 2013-08-01 |
| TWI479708B (zh) | 2015-04-01 |
| KR101699713B1 (ko) | 2017-01-26 |
| KR20150129060A (ko) | 2015-11-18 |
| US9698344B2 (en) | 2017-07-04 |
| JP2014530491A (ja) | 2014-11-17 |
| US9287498B2 (en) | 2016-03-15 |
| US20160149127A1 (en) | 2016-05-26 |
| US20130256624A1 (en) | 2013-10-03 |
| KR20140053325A (ko) | 2014-05-07 |
| WO2013039496A1 (en) | 2013-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5858350B2 (ja) | 装置、方法およびシステム | |
| CN101689602B (zh) | 具有界面粘合加热层的可变电阻存储器装置、使用所述装置的系统及形成所述装置的方法 | |
| JP6307157B2 (ja) | 相変化メモリセル、ソリッドステートメモリ、及びそれらの製造方法 | |
| CN107004765B (zh) | 用于相变存储器元件的阻挡膜技术与构造 | |
| US10600844B2 (en) | Memory structures having reduced via resistance | |
| US7876605B2 (en) | Phase change memory, phase change memory assembly, phase change memory cell, 2D phase change memory cell array, 3D phase change memory cell array and electronic component | |
| TWI338392B (en) | Phase-change memory element and method for fabricating the same | |
| JP5270100B2 (ja) | 相変化メモリ・デバイスのための電極、電極を形成する方法、および相変化メモリ・デバイス | |
| US10249680B2 (en) | Thermal management of selector | |
| TW201126781A (en) | Programmable metalization cell with ion buffer layer | |
| TWI729991B (zh) | 經熱調節的電子裝置 | |
| TW202006941A (zh) | 相變化記憶體結構 | |
| US8563960B2 (en) | Phase change random access memory and method for manufacturing the same | |
| US8298938B2 (en) | Phase change memory cell structures and methods | |
| Song et al. | Effects of liner thickness on the reliability of AgTe/TiO 2-based threshold switching devices | |
| US9548450B2 (en) | Devices containing metal chalcogenides | |
| TWI291745B (en) | Lateral phase change memory with spacer electrodes and method of manufacturing the same | |
| TW201106467A (en) | Shallow trench type quadri-cell of phase-change random access memory (PRAM) | |
| WO2022143461A1 (zh) | 一种相变存储器单元及其制备方法 | |
| WO2012097565A1 (zh) | 相变存储单元及其制作方法 | |
| KR20130087196A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| JP5940924B2 (ja) | 低電力で動作する半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151020 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20151119 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5858350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |