JP5856392B2

JP5856392B2 - 固体撮像装置およびカメラ

Info

Publication number: JP5856392B2
Application number: JP2011126705A
Authority: JP
Inventors: 岩根　正晃; 正晃岩根
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-06-06
Filing date: 2011-06-06
Publication date: 2016-02-09
Anticipated expiration: 2031-06-06
Also published as: US9001249B2; US20120307100A1; JP2012253691A

Description

本発明は、固体撮像装置およびそれを搭載したカメラに関する。

ＣＭＯＳ型固体撮像装置は、複数の画素ユニットが二次元状に配列された画素アレイを有する。画素アレイは、複数の列信号線を有する。ＣＭＯＳ型固体撮像装置では、各画素ユニットは、少なくとも１つの光電変換素子と、光電変換素子に蓄積された電荷に応じた信号を列信号線に出力する増幅トランジスタとを有する。ここで、画素ユニットが複数の光電変換素子を含む場合には、該複数の光電変換素子によって１つの増幅トランジスタが共有されうる。ＣＭＯＳ型固体撮像装置は、更に、列信号線を流れる電流の大きさを規定する電流源を含み、この電流源と画素ユニットの増幅トランジスタとによってソースフォロア回路が構成され、このソースフォロア回路によって列信号線に画素の信号が出力される。

特開２００３−０３２５４８号公報

固体撮像装置では、画素数の増加にともなって画素アレイの列信号線およびこれに接続されている電流源の数も増加し、これによって消費電力が増加している。

本発明は、消費電力の低減に有利な技術を提供するものである。

本発明の１つの側面は、複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置に係り、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、カスコード接続された第１トランジスタおよび第２トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、第１電圧ラインと第２電圧ラインとの間に配置された第１電流源と、を備え、前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、前記第１バイアス回路は、前記カスコード電流源が動作状態であるとき及び前記カスコード電流源が非動作状態であるときにおける前記第１トランジスタの電流駆動能力が同じになるように前記第１ノードの電圧を決定し、前記第１バイアス回路は、前記第１電流源と前記第２電圧ラインとの間に配置された第３トランジスタと、前記第１電流源と前記第３トランジスタとの間に配置された第４トランジスタと、を含み、前記第３トランジスタのゲートおよび前記第１ノードが前記第１電流源と前記第４トランジスタとの間のノードに接続され、前記第４トランジスタのゲートには、前記カスコード電流源が動作状態にされるときに充電される保持容量によって、前記第４トランジスタがオンする電圧が提供され、前記第２バイアス回路は、前記カスコード電流源が動作状態であるときの前記第２トランジスタの電流駆動能力よりも前記カスコード電流源が非動作状態であるときの前記第２トランジスタの電流駆動能力が小さくなるように前記第２ノードの電圧を決定する。

本発明によれば、消費電力の低減に有利な技術が提供される。

本発明の第１実施形態の固体撮像装置の構成を示す図。本発明の第１実施形態の固体撮像装置の動作を示すタイミングチャート。本発明の第２実施形態の固体撮像装置の構成を示す図。本発明の第３実施形態の固体撮像装置の構成を示す図。本発明の第４実施形態の固体撮像装置の構成を示す図。本発明の第５実施形態の固体撮像装置の構成を示す図。本発明の第６実施形態の固体撮像装置の構成を示す図。

図１を参照しながら本発明の第１実施形態の固体撮像装置１００について説明する。固体撮像装置１００は、複数の画素ユニットＰＵが二次元状に配列された画素アレイ１を有する。画素アレイ１は、複数の列信号線Ｖ（図１ではＶ１〜Ｖ３）を有する。各画素ユニットＰＵは、少なくとも１つの光電変換素子Ｄ（図１ではＤ１１〜Ｄ３３)と、光電変換素子Ｄで生じた電荷に応じた信号を列信号線Ｖに出力する増幅トランジスタＭ３（図１ではＭ３１１〜Ｍ３３３）とを有する。ここで、図１では、各画素ユニットＰＵが１つの光電変換素子Ｄのみを含むが、各画素ユニットＰＵが複数の光電変換素子Ｄを含む場合には、該複数の光電変換素子ＰＵによって１つの増幅トランジスタＭ３が共有されうる。１つの画素は、１つの光電変換素子Ｄを含んで構成され、１つの画素ユニットＰＵが複数の光電変換素子Ｄを含む場合には、１つの画素ユニットＰＵが複数の画素を含む。

各画素ユニットＰＵは、光電変換素子Ｄで光電変換によって発生し蓄積された電荷を増幅トランジスタＭ３のゲートが接続されたノード（該ノードは、フローティングディフュージョンあるいは電荷電圧変換部と呼ばれる。）に転送する転送トランジスタＭ１（図１ではＭ１１１〜Ｍ１３３）を含みうる。転送トランジスタＭ１による電荷の転送動作は、垂直走査回路２によって制御される。具体的には、転送信号ＰＴＸ（図１はＰＴＸ１〜ＰＴＸ３）がアクティブレベルになることによって転送トランジスタＭ１は電荷を増幅トランジスタＭ３のゲートに転送する。

各画素ユニットＰＵはまた、増幅トランジスタＭ３のゲートの電圧を所定電圧にリセットするリセットトランジスタＭ２（図１ではＭ２１１〜Ｍ２３３）を含みうる。リセットトランジスタＭ２によるリセット動作は、垂直走査回路２によって制御される。具体的には、リセット信号ＰＲＥＳ（図１はＰＲＥＳ１〜ＰＲＥＳ３）がアクティブレベルになることによってリセットトランジスタＭ２は増幅トランジスタＭ３のゲートの電圧をリセットする。

各画素ユニットＰＵは、読み出しの対象行の画素を含む画素ユニットＰＵを選択するための選択トランジスタＭ４（図１ではＭ４１１〜Ｍ４３３）を含みうる。読み出し対象行を含む画素ユニットＰＵの選択トランジスタＭ４は、垂直走査回路２によって制御される。具体的には、選択信号ＰＳＥＬ（図１ではＰＳＥＬ１〜３）がアクティブレベルになることによって、それに対応する画素ユニットＰＵの選択トランジスタＭ４がオンして、それに対応する画素ユニットＰＵの増幅トランジスタＭ３によって列信号線Ｖが駆動される。画素ユニットＰＵの選択は、リセットトランジスタＭ２によってリセットされる増幅トランジスタＭ３のゲートの電圧によって選択することもでき、この場合には選択トランジスタＭ４は不要である。具体的には、増幅トランジスタＭ３がオンする電圧にそのゲートの電圧をリセットすることによってそれが属する画素ユニットＰＵを選択状態にすることができる。また、増幅トランジスタＭ３がオフする電圧にそのゲートの電圧をリセットすることによってそれが属する画素ユニットＰＵを非選択状態にすることができる。

固体撮像装置１００は、更に、各列信号線Ｖについて、列信号線Ｖを流れる電流の大きさを規定するカスコード電流源３と、画素ユニットＰＵから列信号線Ｖに出力される信号を読み出す読み出し回路(列アンプ）６とを備えている。各カスコード電流源３は、それに対応する列信号線Ｖに接続された画素ユニットＰＵの増幅トランジスタＭ３に電流を供給する。各カスコード電流源３は、カスコード接続された第１トランジスタＭ３１および第２トランジスタＭ３２を含む。第１トランジスタＭ３１および第２トランジスタＭ３２は、カスコード電流源３が動作状態であるときは飽和領域で動作しうる。後段の読み出し回路６との関係では、第１トランジスタＭ３１および第２トランジスタＭ３２は、読み出し回路６を動作させる読み出し状態において飽和領域で動作しうる。ここで、カスコード電流源３が動作状態であるときとは、カスコード電流源３が画素ユニットＰＵの増幅トランジスタＭ３に対して当該増幅トランジスタＭ３が飽和領域で動作する電流を供給している状態である。カスコード電流源３が非動作状態であるときとは、動作状態における電流よりも小さい電流をカスコード電流源３が増幅トランジスタＭ３に供給している状態である。カスコード電流源３が非動作状態であるときとは、より好ましくは、カスコード電流源３が増幅トランジスタＭ３に供給する電流の大きさがゼロの状態である。以下では、「動作状態」とは、カスコード電流源３が動作状態であることを意味し、「非動作状態」とは、カスコード電流源３が非動作状態であることを意味するものとする。カスコード電流源３は、それを通して流れる電流の大きさの変動が小さい点で優れている。画素ユニットＰＵの増幅トランジスタＭ３とそれに対応するカスコード電流源３とによってフローティングディフュージョンの電圧に応じた信号を列信号線Ｖに出力するためのソースフォロア回路が構成されている。

固体撮像装置１００は、更に、第１トランジスタＭ３１のゲートに接続された第１ノードＮ１の電圧を決定する第１バイアス回路４と、第２トランジスタＭ３２のゲートに接続された第２ノードＮ２の電圧を決定する第２バイアス回路５とを備えている。第１バイアス回路４は、動作状態での第１トランジスタＭ３１の電流駆動能力と非動作状態での第１トランジスタＭ３１の電流駆動能力とが同じになるように第１ノードＮ１のゲート電圧を決定する。換言すると、第１バイアス回路４は、動作状態および非動作状態の双方において、第１ノードＮ１の電圧を同一の大きさに設定しうる。電流駆動能力は、トランジスタのソース・ドレイン間に流すことができる電流の大きさであって、当該トランジスタのゲートの電圧に依存する能力である。

第２バイアス回路５は、動作状態での第２トランジスタＭ３２の電流駆動能力よりも非動作状態での第２トランジスタＭ３２の電流駆動能力が小さくなるように第２ノードＮ２の電圧を決定する。図１に示す例では、非動作状態において、ノードＮ２の電圧は、第２トランジスタＭ３２をオフさせる電圧（接地電圧）に設定される。しかし、これは、動作状態における第２トランジスタＭ３２の電流駆動能力よりも非動作状態における第２トランジスタＭ３２の電流駆動能力を小さくする制御の一例に過ぎない。たとえば、非動作状態では、第２トランジスタＭ３２が線形領域で動作するようにノードＮ２の電圧が設定されてもよい。この実施形態では、カスコード電流源３が動作状態であるときに、読み出し回路６も動作し、読み出し状態となる。カスコード電流源３を動作状態にするときは、不図示のコントローラから提供されるパワーセーブ信号ＰＳＡＶＥがインアクティブ（ここではローレベル）となる。一方、カスコード電流源３が非動作状態であるときは、読み出し回路６も非読み出し状態であり、パワーセーブ信号ＰＳＡＶＥがアクティブ（ここではハイレベル）となる。

第１実施形態によれば、動作状態での第２トランジスタＭ３２の電流駆動能力よりも非動作状態での第２トランジスタＭ３２の電流駆動能力を小さくする。これにより、動作状態において列信号線Ｖ（カスコード電流源３）を流れる電流よりも非動作状態において列信号線Ｖを流れる電流を小さくすることができる。したがって、非動作状態における消費電力を低減することができる。

固体撮像装置１００は、電源ライン（第１電圧ライン）と接地ライン（第２電圧ライン）との間に配置された第１電流源４３を備えている。第１バイアス回路４は、第１電流源４３と接地ライン（第２電圧ライン）との間に配置された第３トランジスタＭ４１と、第１電流源４３と第３トランジスタＭ４１のドレインとの間に配置された第４トランジスタＭ４２とを含みうる。第３トランジスタＭ４１のゲートおよび第１ノードＮ１は、第１電流源４３と第４トランジスタＭ４２との間のノードに接続されうる。第４トランジスタＭ４２のゲートには、第４トランジスタＭ４２がオンする電圧が提供されうる。第１バイアス回路４は、第４トランジスタＭ４２のゲートが接続された第３ノードＮ３に与える電圧を保持する保持容量Ｃ１を含みうる。第２バイアス回路５は、動作状態において第２ノードＮ２と第３ノードＮ３とを接続することによって保持容量Ｃ１を充電し、非動作状態において第２ノードＮ２と第３ノードＮ３とを切断する第５トランジスタＭ５６を含みうる。

第２バイアス回路５は、動作状態において第２ノードＮ２の電圧を設定する第２ソースフォロア回路ＳＦ２を含みうる。第２ソースフォロア回路ＳＦ２は、負荷回路として、例えば、動作状態において第５トランジスタＭ５６を介して第２ノードＮ２の電圧がゲートに印加されるトランジスタＭ５５を含みうる。ここで、動作状態においては、第５トランジスタＭ５５は、ダイオード接続されたトランジスタとして機能する。第２バイアス回路５はまた、動作状態における第２トランジスタＭ３２の電流駆動能力よりも非動作状態における第２トランジスタＭ３２の電流駆動能力が小さくなるように第２ノードＮ２の電圧を設定する回路として、トランジスタＭ５３を含みうる。

固体撮像装置１００はまた、ラインメモリ７と、水平走査回路８と、出力アンプ９とを備えている。ラインメモリ７は、読み出し回路６によって読み出された信号を保持する。水平走査回路８は、列を選択する列選択信号Ｓ（図１ではＳ１〜Ｓ３）を発生する。出力アンプ９は、ラインメモリ７に保持された信号を出力アンプ９による列選択にしたがって順に出力する。

以下、図２を参照しながら図１に示す固体撮像装置１００の具体的な動作を例示的に説明する。時刻ｔ０において、垂直走査回路２により選択信号ＰＳＥＬ１がローレベルからハイレベルに駆動され、選択トランジスタＭ４１１、Ｍ４２１、Ｍ４３１がオン状態（導通状態）になり、画素アレイ１の第１行の画素を含む画素ユニットＰＵが選択される。このとき、パワーセーブ信号ＰＳＡＶＥは、ハイレベル（非動作状態）からローレベル（動作状態）に切り替わる。これにより、ＮＭＯＳトランジスタＭ５３はオン状態（導通状態）からオフ状態（非導通状態）になり、ＮＭＯＳトランジスタＭ５４、Ｍ５６はオフ状態からオン状態になる。

その結果、第２電流源５３からの電流が流れるソース接地ＮＭＯＳトランジスタＭ５１のドレイン電圧が上昇する。このとき、ＮＭＯＳトランジスタＭ５１のゲート電圧（第２ノードＮ２の電圧）が第２電流源５３とＮＭＯＳトランジスタＭ５１との間に配置されたＮＭＯＳトランジスタＭ５４のゲート電圧より低い。したがって、ＮＭＯＳトランジスタＭ５１のドレイン電圧が急激に上昇する。その結果、第２ソースフォロア回路ＳＦ２を構成するＮＭＯＳトランジスタＭ５２のゲート電圧が急激に上昇する。ＮＭＯＳトランジスタＭ５２は、ダイオード接続されたＮＭＯＳトランジスタＭ５５を負荷として大電流を第２ノードＮ２に流し、これによって急激に第２ノードＮ２の電位が上昇する。

第２ノードＮ２の電圧が上昇することによってＮＭＯＳトランジスタＭ５１のゲート電圧が上昇し、ＮＭＯＳトランジスタＭ５１のドレイン電圧が低下する。これにより、ＮＭＯＳトランジスタＭ５２が流す電流が小さくなる。このようにして、第２ノードＮ２の電圧が負帰還によってある電圧に落ち着く。以上の動作により、カスコード電流源３は、非動作状態から動作状態に高速に復帰することができる。このとき、第２ノードＮ２の電圧が上昇しすぎると、ＮＭＯＳトランジスタＭ５１のドレイン電圧が低下し、ＮＭＯＳトランジスタＭ５２のソース電圧つまり第２ノードＮ２の電圧を低下させる方向への負帰還がかかる。

第１バイアス回路４において、第４トランジスタＭ４２のゲート電圧、即ち第３ノードＮ３の電圧は、動作状態において第５トランジスタＭ５６がオンすることによって、動作状態における第２ノードＮ２の電圧に設定される。そして、この第３ノードＮ３の電圧は、保持容量Ｃ１によって保持される。第３トランジスタ（ＮＭＯＳトランジスタ）Ｍ４１のゲートは、第３トランジスタＭ４１と直列に接続された第４トランジスタ（ＮＭＯＳトランジスタ）Ｍ４２のソースに接続されている。よって、第１ノードＮ１の電圧は、動作状態における第１ノードＮ１の電圧、および、第３トランジスタＭ４１および第４トランジスタＭ４２の特性によって定まる。

時刻ｔ０以前は、パワーセーブ信号がハイであり、非動作状態である。この非動作状態においても、前述のように第４トランジスタＭ４２のゲート電圧が動作状態における第２ノードＮ２の電圧に保持されている。その結果、第１ノードＮ１の電圧も動作状態における電圧に維持される。よって、時刻ｔ０で動作状態に以降したときに、カスコード電流源３を動作状態に高速に復帰させることができる。ここで、カスコード電流源３のノイズを減らすために、第３トランジスタＭ４１および第１トランジスタＭ３１のゲート電極の面積を大きくすることが好ましい。これは、第１ノードＮ１の寄生容量を増大させ、非動作状態における第１ノードＮ１の電圧を動作状態における第１ノードＮ１の電圧と同じ電圧に維持するために効果的である。

時刻ｔ１において、垂直走査回路２によりリセット信号ＰＲＥＳ１がハイレベルからローレベルに駆動され、リセットトランジスタＭ２１１、Ｍ２２１、Ｍ２３１がオン状態になる。その結果、増幅トランジスタＭ３１１、Ｍ３２１、Ｍ３３１のゲートが接続されたノード、即ちフローティングディフュージョンがフローティング状態となり、リセット信号Ｎを読み出せる状態になる。この状態で、増幅トランジスタＭ３１１、Ｍ３２１、Ｍ３３１とカスコード電流源３とで構成されるソースフォロア回路により増幅されたフローティングディフュージョンの電圧、即ちリセット信号Ｎが列信号線Ｖ１、Ｖ２、Ｖ３に出力される。このリセット信号Ｎは、読み出し回路６を構成する増幅回路の入力容量Ｃｉｎに書き込まれ、これによりリセット動作が終わる。

次に、時刻ｔ２において、垂直走査回路２により転送信号ＰＴＸ１がローレベルからハイレベルに駆動され、転送トランジスタＭ１１１、Ｍ１２１、Ｍ１３１がオン状態になる。その結果、光電変換素子Ｄ１１、２１、３１に蓄積されていた電荷（電子）がフローティングディフュージョンに転送される。これにより、フローティングディフュージョンの電圧が変化（低下）する。そして、増幅トランジスタＭ３１１、Ｍ３２１、Ｍ３３１とカスコード電流源３とで構成されるソースフォロア回路により増幅されたフローティングディフュージョンの電圧、即ち光信号Ｓが列信号線Ｖ１、Ｖ２、Ｖ３に出力される。この光信号Ｓからリセット信号Ｎが減算された信号が、読み出し回路を構成する増幅回路のフィードバック容量Ｃｆ１、Ｃｆ２、Ｃｆ３に書き込まれる。次に、時刻ｔ３において、垂直走査回路２により転送信号ＰＴＸ１がハイレベルからローレベルに駆動され、光電変換素子Ｄ１１、２１、３１からフローティングディフュージョンへの電荷の転送が終了する。

次に、時刻ｔ４において、光信号Ｓからリセット信号Ｎを減じた信号、即ち相関２重サンプリング（ＣＤＳ）された信号（Ｓ−Ｎ）が列アンプ６のフィードバック容量Ｃｆ１、Ｃｆ２、Ｃｆ３へ書き込まれる動作が終了する。読み出し回路６からは、信号（Ｓ−Ｎ）が出力され、これがラインメモリ７に書き込まれる。時刻ｔ４ではラインメモリ７への書き込み動作が終了するので、パワーセーブ信号ＰＳＡＶＥがローレベルからハイレベルに駆動され、カスコード電流源３は、非動作状態における電流駆動能力に変更される。パワーセーブ信号ＰＳＡＶＥがハイレベルになることによって、ＮＭＯＳトランジスタＭ５３はオン状態になり、ＮＭＯＳトランジスタＭ５４、Ｍ５６はオフ状態になる。その結果、第２ノードＮ２が接地電圧まで低下し、カスコード電流源３の第２トランジスタＭ３２がオフし、カスコード電流源３が非動作状態になる。このとき、パワーセーブ信号ＰＳＡＶＥがハイレベルであるのでＮＭＯＳトランジスタＭ５６がオフしており、保持容量Ｃ１により、第１バイアス回路４の第４トランジスタＭ４２のゲートの電圧は、動作状態における第２ノードＮ２の電圧に保持されている。よって、カスコード電流源３を非動作状態における電流駆動能力から動作状態に高速に復帰させることができる。

時刻ｔ５において、水平走査回路８により列選択信号Ｓ１が所定時間だけハイレベルに駆動され、ラインメモリ７に書き込まれていた第１列の信号（Ｓ−Ｎ）が水平転送され、出力アンプ９から固体撮像装置１００の外部に出力される。同様に、時刻ｔ６において、水平走査回路８により列選択信号Ｓ２が所定時間だけハイレベルに駆動され、ラインメモリ７に書き込まれていた第２列の信号（Ｓ−Ｎ）が水平転送され、出力アンプ９から固体撮像装置１００の外部に出力される。同様に、時刻ｔ７において、水平走査回路８により列選択信号Ｓ３が所定時間だけハイレベルに駆動され、ラインメモリ７に書き込まれていた第３列の信号（Ｓ−Ｎ）が水平転送され、出力アンプ９から固体撮像装置１００の外部に出力される。このような動作がラインメモリ７に書き込まれていた最終列の信号が出力されるまで繰り返される。

時刻ｔ８において、垂直走査回路２により選択信号ＰＳＥＬ２がローレベルからハイレベルに駆動され、選択トランジスタＭ４１２、Ｍ４２２、Ｍ４３２がオン状態（導通状態）になり、画素アレイ１の第２行の画素ユニットＰＵ（図１では画素）が選択される。第２行についてのその後の動作は、および第３行以降の動作は、第１行の動作と同様である。

以上のように、第１実施形態によれば、動作状態におけるカスコード電流源３の電流駆動能力よりも非動作状態におけるカスコード電流源３の電流駆動能力が小さくされる。これにより、動作状態に列信号線Ｖ（カスコード電流源３）を流れる電流よりも非動作状態に列信号線Ｖを流れる電流を小さくすることができる。したがって、非動作状態における消費電力を低減することができる。

また、第１実施形態において、カスコード電流源３のノイズを低減するために、第３トランジスタＭ４１および第１トランジスタＭ３１のゲート電極の面積を大きくすることが好ましい。この場合において、非動作状態において第１ノードＮ１の電圧が動作状態における第１ノードＮ１と同じ電圧に維持されることは、動作状態への復帰を高速化するために有利である。動作状態への復帰の高速化は、固体撮像装置１００から１画面分の信号の読み出しを高速に行うために有利である。

また、第１実施形態によれば、第１ノードＮ１と第２ノードＮ２とが独立しているので、第２バイアス回路５の寄生容量などを介した電位変動がカスコード電流源３を構成する第３トランジスタＭ３１のゲート電圧に影響を与えにくい。これは、列信号線Ｖ１、Ｖ２、Ｖ３を流れる電流を一定に維持するために有利である。

図３を参照しながら本発明の第２実施形態の固体撮像装置１０１について説明する。なお、第２実施形態として特に言及しない事項は、第１実施形態に従いうる。第２実施形態では、第１実施形態における第２ソースフォロア回路ＳＦ２における負荷回路（ＮＭＯＳトランジスタＭ５５）が抵抗素子Ｒ５で置き換えられている。このような構成においても第１実施形態と同様の効果が得られる。

図４を参照しながら本発明の第３実施形態の固体撮像装置１０２について説明する。なお、第３実施形態として特に言及しない事項は、第１実施形態に従いうる。第３実施形態では、第１実施形態における第２ソースフォロア回路ＳＦ２における負荷回路（ＮＭＯＳトランジスタＭ５５）が、ゲートが第１ノードＮ１に接続されたＮＭＯＳトランジスタＭ５７で置き換えられている。このような構成においても第１実施形態と同様の効果が得られる。ＮＭＯＳトランジスタＭ５７は、定電流源として機能する。

図５を参照しながら本発明の第４実施形態の固体撮像装置について説明する。なお、第４実施形態として特に言及しない事項は、第１乃至第３実施形態のいずれかに従いうる。第４実施形態は、第１乃至第３実施形態における第１バイアス回路４、第２バイアス回路５によって駆動される第１ノードＮ１、第２ノードＮ２の電圧によって、読み出し回路（列アンプ）６を構成する差動増幅回路の電流源を制御するものである。読み出し回路６においても、電流源をカスコード電流源とした方が定電流の変動が少なく、スミアやリニアリティを確保す上で有利である。そこで、読み出し回路６の電流源として、ＮＭＯＳトランジスタＭ６１およびＮＭＯＳトランジスタＭ６２をカスコード接続したカスコード電流源を使用する。そして、前述の第１バイアス回路４、第２バイアス回路５によって第１ノードＮ１、第２ノードＮ２の電圧によってＮＭＯＳトランジスタＭ６１、ＮＭＯＳトランジスタＭ６２のゲートを駆動する。第４実施形態は、読み出し回路６における消費電力を低減しつつ画素アレイ１から高速に信号を読み出すために有利である。

図６を参照しながら本発明の第５実施形態の固体撮像装置１０５について説明する。なお、第５実施形態として特に言及しない事項は、第１乃至実施形態のいずれかに従いうる。第５実施形態における第１バイアス回路４および第２バイアス回路５は、第４実施形態に適用されてもよい。第５実施形態では、第２バイアス回路５は、動作状態における第２トランジスタＭ３２の電流駆動能力よりも非動作状態での第２トランジスタＭ３２の電流駆動能力が小さくなるように第２ノードＮ２の電圧を決定する。ここで、第２バイアス回路５は、非動作状態においても第２トランジスタＭ３２の電流駆動能力をゼロにはしない。

非動作状態では、パワーセーブ信号ＰＳＡＶＥがハイレベルになり、ＮＭＯＳトランジスタＭ５９がオン状態になり、ＮＭＯＳトランジスタＭ５８、Ｍ５９によってＮＭＯＳトランジスタＭ５２のゲート電圧が決定される。そして、非動作状態における第２ノードＮ２の電圧は、動作状態における第２ノードＮ２の電圧よりも低くなるが、カスコード電流源３の第２トランジスタＭ３２がオフする電圧にはならない。その結果、カスコード電流源３の第２トランジスタＭ３２によって列信号線Ｖ１、Ｖ２、Ｖ３の電流の大きさが規定される。つまり、カスコード電流源３の第２トランジスタＭ３２は線形領域で動作し、列信号線Ｖ１、Ｖ２、Ｖ３を流れる電流は、第１トランジスタＭ３１ではなく、第２トランジスタＭ３２によって規定される。例えば、非動作状態において列信号線Ｖ１、Ｖ２、Ｖ３を流れる電流は、動作状態において列信号線Ｖ１、Ｖ２、Ｖ３を流れる電流１／２以下に低減される。

第５実施形態によれば、非動作状態から動作状態への復帰を更に高速化することができる。

図７を参照しながら本発明の第６実施形態の固体撮像装置１０６について説明する。第１実施形態では、光電変換素子Ｄにおいて電荷として電子を蓄積するための構成が例示されている。第６実施形態では、光電変換素子ＳＤにおいて電荷として正孔を蓄積するように第１実施形態を変更するとともに、それに応じて他の構成も変更されている。画素アレイ１は、第１実施形態における光電変換素子Ｄが正孔蓄積型の光電変換素子で置き換えられている。また、第１実施形態では、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４がＮＭＯＳトランジスタで構成されているが、第６実施形態では、トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４がＰＭＯＳトランジスタで構成されている。

カスコード電流源３、第１バイアス回路４および第２バイアス回路５を構成するトランジスタ（インバータなどのＣＭＯＳ回路を構成するトランジスタを除く）もＮＭＯＳトランジスタからＰＭＯＳトランジスタに変更されている。第１実施形態におけるＮＭＯＳトランジスタに対応する第６実施形態におけるＰＭＯＳトランジスタは、符号の末尾に”ｐ”が付されている。

固体撮像装置１０６は、接地ライン（第１電圧ライン）と電源ライン（第２電圧ライン）との間に配置された第１電流源４３を備えている。第１バイアス回路４は、第１電流源４３と電源ライン（第２電圧ライン）との間に配置された第３トランジスタＭ４１ｐと、第１電流源４３と第３トランジスタＭ４１ｐのドレインとの間に配置された第４トランジスタＭ４２ｐとを含みうる。第３トランジスタＭ４１ｐのゲートおよび第１ノードＮ１は、第１電流源４３と第４トランジスタＭ４２ｐとの間のノードに接続されうる。第４トランジスタＭ４２ｐのゲートには、第４トランジスタＭ４２ｐがオンする電圧が提供されうる。第１バイアス回路４は、第４トランジスタＭ４２ｐのゲートが接続された第３ノードＮ３に与える電圧を保持する保持容量Ｃ１を含みうる。第２バイアス回路５は、動作状態では第２ノードＮ２と第３ノードＮ３とを接続することによって保持容量Ｃ１を充電し、非動作状態では第２ノードＮ２と第３ノードＮ３とを切断する第５トランジスタＭ５６ｐを含みうる。

第２バイアス回路５は、動作状態において第２ノードＮ２の電圧を設定する第２ソースフォロア回路ＳＦ２を含みうる。第２ソースフォロア回路ＳＦ２は、負荷回路として、例えば、動作状態においてＰＭＯＳトランジスタ（第５トランジスタ）Ｍ５６ｐを介して第２ノードＮ２の電圧がゲートに印加されるＰＭＯＳトランジスタＭ５５ｐを含みうる。ここで、動作状態では、ＰＭＯＳトランジスタＭ５５ｐは、ダイオード接続されたトランジスタとして機能する。第２バイアス回路５はまた、動作状態での第２トランジスタＭ３２ｐの電流駆動能力よりも非動作状態での第２トランジスタＭ３２ｐの電流駆動能力が小さくなるように第２ノードＮ２の電圧を設定する回路として、ＰＭＯＳトランジスタＭ５３ｐを含みうる。

パワーセーブ信号ＰＳＡＶＥがハイレベル（非動作状態）からローレベル（動作状態）に切り替わると、ＰＭＯＳトランジスタＭ５３ｐはオン状態からオフ状態になり、ＰＭＯＳトランジスタＭ５４ｐ、Ｍ５６ｐはオフ状態からオン状態になる。その結果、第２電流源５３への電流が流れるソース接地ＰＭＯＳトランジスタＭ５１ｐのドレイン電圧が低下する。このとき、ＰＭＯＳトランジスタＭ５１ｐのゲート電圧（第２ノードＮ２の電圧）は、第２電流源５３とＰＭＯＳトランジスタＭ５１ｐとの間に配置されたＰＭＯＳトランジスタＭ５４ｐのゲート電圧より高い。したがって、ＰＭＯＳトランジスタＭ５１ｐのドレイン電圧が急激に低下する。その結果、第２ソースフォロア回路ＳＦ２を構成するＰＭＯＳトランジスタＭ５２ｐのゲート電圧が急激に低下する。ＰＭＯＳトランジスタＭ５２ｐは、ダイオード接続されたＰＭＯＳトランジスタＭ５５ｐを負荷として大電流を第２ノードＮ２に流し、これによって急激に第２ノードＮ２の電位が低下する。

第２ノードＮ２の電圧が低下することによって、ＰＭＯＳトランジスタＭ５１ｐのゲート電圧が低下し、ＰＭＯＳトランジスタＭ５１ｐのドレイン電圧が上昇する。これにより、ＰＭＯＳトランジスタＭ５２ｐが流す電流が小さくなる。このようにして、第２ノードＮ２の電圧が負帰還によってある電圧に落ち着く。以上の動作により、カスコード電流源３は、非動作状態から動作状態に高速に復帰することができる。

第１バイアス回路４において、第４トランジスタＭ４２ｐのゲート電圧、即ち第３ノードＮ３の電圧は、動作状態においてＰＭＯＳトランジスタＭ５６ｐがオンすることによって、動作状態における第２ノードＮ２の電圧に設定される。この第３ノードＮ３の電圧は、保持容量Ｃ１によって保持される。第３トランジスタ（ＰＭＯＳトランジスタ）Ｍ４１ｐのゲートは、第３トランジスタＭ４１ｐと直列に接続された第４トランジスタ（ＰＭＯＳトランジスタ）Ｍ４２ｐのソースに接続されている。よって、第１ノードＮ１の電圧は、動作状態における第１ノードＮ１の電圧、第３トランジスタＭ４１ｐおよび第４トランジスタＭ４２ｐの特性によって定まる。

以下、上記の各実施形態に係る固体撮像装置の応用例として、該固体撮像装置が組み込まれたカメラについて例示的に説明する。カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。カメラは、上記の実施形態として例示された本発明に係る固体撮像装置と、該固体撮像装置から出力される信号を処理する処理部とを含む。該処理部は、例えば、Ａ／Ｄ変換器、および、該Ａ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。

Claims

複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、
カスコード接続された第１トランジスタおよび第２トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、
前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、
前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、
第１電圧ラインと第２電圧ラインとの間に配置された第１電流源と、を備え、
前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、
前記第１バイアス回路は、前記カスコード電流源が動作状態であるとき及び前記カスコード電流源が非動作状態であるときにおける前記第１トランジスタの電流駆動能力が同じになるように前記第１ノードの電圧を決定し、
前記第１バイアス回路は、
前記第１電流源と前記第２電圧ラインとの間に配置された第３トランジスタと、
前記第１電流源と前記第３トランジスタとの間に配置された第４トランジスタと、を含み、
前記第３トランジスタのゲートおよび前記第１ノードが前記第１電流源と前記第４トランジスタとの間のノードに接続され、前記第４トランジスタのゲートには、前記カスコード電流源が動作状態にされるときに充電される保持容量によって、前記第４トランジスタがオンする電圧が提供され、
前記第２バイアス回路は、前記カスコード電流源が動作状態であるときの前記第２トランジスタの電流駆動能力よりも前記カスコード電流源が非動作状態であるときの前記第２トランジスタの電流駆動能力が小さくなるように前記第２ノードの電圧を決定する、
ことを特徴とする固体撮像装置。
複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、
カスコード接続された第１トランジスタおよび第２トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、
前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、
前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、
第１電圧ラインと第２電圧ラインとの間に配置された第１電流源と、を備え、
前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、
前記第１バイアス回路は、前記カスコード電流源が動作状態であるとき及び前記カスコード電流源が非動作状態であるときにおける前記第１トランジスタの電流駆動能力が同じになるように前記第１ノードの電圧を決定し、
前記第２バイアス回路は、前記カスコード電流源が動作状態であるときの前記第２トランジスタの電流駆動能力よりも前記カスコード電流源が非動作状態であるときの前記第２トランジスタの電流駆動能力が小さくなるように前記第２ノードの電圧を決定し、
前記第１バイアス回路は、
前記第１電流源と前記第２電圧ラインとの間に配置された第３トランジスタと、
前記第１電流源と前記第３トランジスタとの間に配置された第４トランジスタと、
前記第４トランジスタのゲートが接続された第３ノードに与える電圧を保持する保持容量と、を含み、
前記第３トランジスタのゲートおよび前記第１ノードが前記第１電流源と前記第４トランジスタとの間のノードに接続され、前記第４トランジスタのゲートには、前記第４トランジスタがオンする電圧が提供され、
前記第２バイアス回路は、前記動作状態において前記第２ノードと前記第３ノードとを接続することによって前記保持容量を充電し、前記非動作状態において前記第２ノードと前記第３ノードとを切断する第５トランジスタを含む、
ことを特徴とする固体撮像装置。
複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、
カスコード接続された第１トランジスタおよび第２トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、
前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、
前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、を備え、
前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、
前記第１バイアス回路は、前記カスコード電流源が動作状態であるとき及び前記カスコード電流源が非動作状態であるときにおける前記第１トランジスタの電流駆動能力が同じになるように前記第１ノードの電圧を決定し、
前記第２バイアス回路は、
前記動作状態において前記第２ノードの電圧を設定する第２ソースフォロア回路と、
前記動作状態における前記第２トランジスタの電流駆動能力よりも前記非動作状態における前記第２トランジスタの電流駆動能力が小さくなるように、前記第２ノードの電圧を設定する回路と、を含む、
ことを特徴とする固体撮像装置。
前記第２ソースフォロア回路は、負荷回路として、前記動作状態における前記第２ノードの電圧がゲートに印加されるトランジスタを含む、
ことを特徴とする請求項３に記載の固体撮像装置。
前記第２ソースフォロア回路は、負荷回路として抵抗素子を含む、
ことを特徴とする請求項３に記載の固体撮像装置。
前記第２ソースフォロア回路は、負荷回路として定電流源を含む、
ことを特徴とする請求項３に記載の固体撮像装置。
前記第２トランジスタは、前記動作状態における飽和領域で動作する、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
前記第１トランジスタおよび前記第２トランジスタは、ＮＭＯＳトランジスタである、
ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
前記第１トランジスタおよび前記第２トランジスタは、ＰＭＯＳトランジスタである、
ことを特徴とする請求項１乃至７のいずれか１項に記載の固体撮像装置。
複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、
カスコード接続された第１トランジスタおよび第２トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、
前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、
前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、
第１電圧ラインと第２電圧ラインとの間に配置された第１電流源と、を備え、
前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、
前記第１バイアス回路は、前記カスコード電流源が動作状態であるときと前記カスコード電流源が非動作状態であるときとにおいて前記第１ノードの電圧を同一の大きさに設定し、
前記第１バイアス回路は、
前記第１電流源と前記第２電圧ラインとの間に配置された第３トランジスタと、
前記第１電流源と前記第３トランジスタとの間に配置された第４トランジスタと、を含み、
前記第３トランジスタのゲートおよび前記第１ノードが前記第１電流源と前記第４トランジスタとの間のノードに接続され、前記第４トランジスタのゲートには、前記カスコード電流源が動作状態にされるときに充電される保持容量によって、前記第４トランジスタがオンする電圧が提供され、
前記第２バイアス回路は、前記カスコード電流源が動作状態であるときは前記第２トランジスタが飽和領域で動作し、前記カスコード電流源が非動作状態であるときは前記第２トランジスタがオフするか線形領域で動作するように前記第２ノードの電圧を設定する、
ことを特徴とする固体撮像装置。
複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、
カスコード接続された第１トランジスタおよび第２トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、
前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、
前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、
第１電圧ラインと第２電圧ラインとの間に配置された第１電流源と、を備え、
前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、前記第１バイアス回路は、前記カスコード電流源が動作状態であるときと前記カスコード電流源が非動作状態であるときとにおいて前記第１ノードの電圧を同一の大きさに設定し、
前記第２バイアス回路は、前記カスコード電流源が動作状態であるときは前記第２トランジスタが飽和領域で動作し、前記カスコード電流源が非動作状態であるときは前記第２トランジスタがオフするか線形領域で動作するように前記第２ノードの電圧を設定し、
前記第１バイアス回路は、
前記第１電流源と前記第２電圧ラインとの間に配置された第３トランジスタと、
前記第１電流源と前記第３トランジスタとの間に配置された第４トランジスタと、
前記第４トランジスタのゲートが接続された第３ノードに与える電圧を保持する保持容量と、を含み、
前記第３トランジスタのゲートおよび前記第１ノードが前記第１電流源と前記第４トランジスタとの間のノードに接続され、前記第４トランジスタのゲートには、前記第４トランジスタがオンする電圧が提供され、
前記第２バイアス回路は、前記動作状態において前記第２ノードと前記第３ノードとを接続することによって前記保持容量を充電し、前記非動作状態において前記第２ノードと前記第３ノードとを切断する第５トランジスタを含む、
ことを特徴とする固体撮像装置。
複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子で生じた電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、
カスコード接続された第１トランジスタおよび第２トランジスタを含み、前記増幅トランジスタに電流を供給するカスコード電流源と、
前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、
前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、を備え、
前記増幅トランジスタと前記カスコード電流源とによってソースフォロア回路が構成され、
前記第１バイアス回路は、前記カスコード電流源が動作状態であるときと前記カスコード電流源が非動作状態であるときとにおいて前記第１ノードの電圧を同一の大きさに設定し、
前記第２バイアス回路は、
前記カスコード電流源が動作状態であるときは前記第２トランジスタが飽和領域で動作するように前記第２ノードの電圧を設定する第２ソースフォロア回路と、
前記カスコード電流源が非動作状態であるときは前記第２トランジスタがオフするか線形領域で動作するように前記第２ノードの電圧を設定する回路と、を含む、
ことを特徴とする固体撮像装置。
複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子に蓄積された電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、
カスコード接続された第１トランジスタおよび第２トランジスタを含むカスコード電流源を有する差動増幅回路を含み、前記画素アレイから前記列信号線に出力される信号を読み出す読み出し回路と、
前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、
前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、を備え、
前記第１バイアス回路は、前記読み出し回路を動作させる読み出し状態における前記第１トランジスタの電流駆動能力と前記読み出し回路を動作させない非読み出し状態における前記第１トランジスタの電流駆動能力とが同じになるように前記第１ノードの電圧を決定し、
前記第２バイアス回路は、前記読み出し状態における前記第２トランジスタの電流駆動能力よりも前記非読み出し状態における前記第２トランジスタの電流駆動能力が小さくなるように前記第２ノードの電圧を決定する、
ことを特徴とする固体撮像装置。
複数の画素ユニットが二次元状に配列された画素アレイを有する固体撮像装置であって、前記画素アレイは、複数の列信号線を有し、各画素ユニットは、少なくとも１つの光電変換素子と、前記光電変換素子に蓄積された電荷に応じた信号を前記列信号線に出力する増幅トランジスタとを有し、前記固体撮像装置は、
カスコード接続された第１トランジスタおよび第２トランジスタを含むカスコード電流源を有する差動増幅回路を含み、前記画素アレイから前記列信号線に出力される信号を読み出す読み出し回路と、
前記第１トランジスタのゲートに接続された第１ノードの電圧を決定する第１バイアス回路と、
前記第２トランジスタのゲートに接続された第２ノードの電圧を決定する第２バイアス回路と、を備え、
前記第１バイアス回路は、前記読み出し回路を動作させる読み出し状態と前記読み出し回路を動作させない非読み出し状態とにおいて前記第１ノードの電圧を同一の大きさに設定し、
前記第２バイアス回路は、前記読み出し状態では前記第２トランジスタが飽和領域で動作し、前記非読み出し状態では前記第２トランジスタがオフするか線形領域で動作するように前記第２ノードの電圧を設定する、
ことを特徴とする固体撮像装置。
請求項１乃至１４のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理する処理部と、
を備えることを特徴とするカメラ。