JP5849735B2 - 駆動対象スイッチング素子の駆動装置 - Google Patents

Description

本発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれか一方から他方へと切り替えるべく前記他方とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する際に用いられて且つ、前記開閉制御端子に接続される充電経路を備える駆動対象スイッチング素子の駆動装置に関する。

この種の駆動装置としては、たとえば下記特許文献１に見られるように、駆動対象スイッチング素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）をオフ操作すべく、ゲートから正の電荷を放電するに際し、コレクタ電流の減少が検出されることでスイッチング速度を低下させるものも提案されている。詳しくは、抵抗値の相違する２つの放電経路を有し、コレクタ電流の減少が検出されることをトリガとして、抵抗値の低い放電経路を開状態とするとともに、抵抗値の高い放電経路を閉状態とする。これにより、コレクタ電流の減少速度を低下させることができ、ひいてはスイッチング損失を抑制しつつもサージ電圧を低減することができる。

特許第３３３９３１１号公報

ところで、上記コレクタ電流の減少速度を低下させる機能に異常が生じる場合、スイッチング素子の温度が過度に上昇したり、スイッチング素子に過度に高い電圧が印加されたりするおそれがある。すなわち、スイッチング素子のオフ操作開始直後からコレクタ電流の減少速度が小さくなる異常が生じる場合には、スイッチング損失が増加し、ひいてはスイッチング素子の温度が過度に高くなるおそれがある。また、コレクタ電流の減少速度が低下しない場合には、サージ電圧が大きくなり、ひいてはスイッチング素子に過度に高い電圧が印加されるおそれがある。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれか一方から他方へと切り替えるべく前記他方とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する際に用いられて且つ、前記開閉制御端子に接続される充電経路を備える新たな駆動対象スイッチング素子の駆動装置を提供することにある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

第１の発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれか一方から他方へと切り替えるべく前記他方とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する際に用いられて且つ、前記開閉制御端子に接続される充電経路を備え、前記充電経路は、プリドライブ用スイッチング素子（Ｐｄｃ１，Ｐｄｃ２，Ｐｄｄ１，Ｐｄｄ２）および抵抗体（Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２）の直列接続体であり、前記プリドライブ用スイッチング素子および抵抗体の接続点の電位を入力信号として入力する入力手段（４０，４２，４４，４６,４７，５
８，６０）と、前記入力信号に基づき、前記駆動対象スイッチング素子の駆動に関する異常の有無を診断する診断手段（３２）と、を備えることを特徴とする。

上記接続点の電位は、プリドライブ用スイッチング素子のスイッチング状態に応じて定まり、異常時には、正常時のものと相違すると考えられる。上記発明では、この点に鑑み、異常の有無を診断する。

なお、本発明にかかる以下の代表的な実施形態に関する概念については、代表的な実施形態の後の「その他の実施形態」の欄に説明してある。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかるドライブユニットの処理を示すタイムチャート。 同実施形態にかかる異常診断処理の手順を示す流れ図。 同実施形態にかかる異常診断処理の手順を示す流れ図。 同実施形態にかかる異常診断処理の手順を示す流れ図。 同実施形態にかかるフェールセーフ処理を示す図。 第２の実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかる異常診断処理の手順を示す流れ図。 第３の実施形態にかかる異常診断の実行判断の処理手順を示す流れ図。 第４の実施形態にかかるアクティブゲート制御の実行判断処理の手順を示す流れ図。 第５の実施形態にかかるドライブユニットの回路構成を示す回路図。 同実施形態にかかる異常診断処理の手順を示す流れ図。 第６の実施形態にかかるドライブユニットの回路構成を示す回路図。

＜第１の実施形態＞
以下、本発明にかかる駆動対象スイッチング素子の駆動装置を車載主機としての回転機に接続される電力変換回路の駆動装置に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機としての回転機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶ、昇圧コンバータＣＮＶおよび電源用開閉手段（リレーＳＭＲ）を介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＮＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ￥＃が逆並列に接続されている。

制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶや昇圧コンバータＣＮＶを操作する。詳しくは、昇圧コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＮＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ￥ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ￥ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。

ここで、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、基準電位が相違するものである。すなわち、たとえば高電圧バッテリ１２の正極電位および負極電位の中央値を車体電位として且つ低電圧バッテリ１６の負極電位を車体電位とする等、高電圧バッテリ１２の負極電位と低電圧バッテリ１６の負極電位とが互いに相違する設定となっている。そして、これら両システム間での信号の授受は、例えばフォトカプラ等の絶縁通信手段を備えるインターフェース１４を介して行われる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０の端子Ｔ１には、たとえば低電圧バッテリ１６からフライバックコンバータを介して供給される電力を利用した電源の電圧Ｖｏｍが印加されている。端子Ｔ１は、ＰチャネルＭＯＳ電界効果トランジスタ（充電用スイッチング素子Ｐｄｃ１）を介して端子Ｔ２に接続され、端子Ｔ２は、抵抗体Ｒｃ１を介してスイッチング素子Ｓ￥＃の開閉制御端子（ゲート）に接続されている。また、端子Ｔ１は、ＰチャネルＭＯＳ電界効果トランジスタ（充電用スイッチング素子Ｐｄｃ２）を介して端子Ｔ３に接続され、端子Ｔ３は、抵抗体Ｒｃ２を介してスイッチング素子Ｓ￥＃のゲートに接続されている。ここで、抵抗体Ｒｃ１の抵抗値ｒ１は、抵抗体Ｒｃ２の抵抗値ｒ２よりも大きい値とされている。

上記スイッチング素子Ｓ￥＃のゲートは、抵抗体Ｒｄ１を介して端子Ｔ４に接続され、端子Ｔ４は、ＮチャネルＭＯＳ電界効果トランジスタ（放電用スイッチング素子Ｐｄｄ１）を介してスイッチング素子Ｓ￥＃の開閉対象とする流通経路（コレクタおよびエミッタ間）の一方の端部（エミッタ）に接続されている。また、スイッチング素子Ｓ￥＃のゲートは、抵抗体Ｒｄ２を介して端子Ｔ５に接続され、端子Ｔ５は、ＮチャネルＭＯＳ電界効果トランジスタ（放電用スイッチング素子Ｐｄｄ２）を介してスイッチング素子Ｓ￥＃の開閉対象とする流通経路の一方の端部（エミッタ）に接続されている。ここで、抵抗体Ｒｄ１の抵抗値ｒ３は、抵抗体Ｒｄ２の抵抗値ｒ４よりも大きい値とされている。

上記充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２や放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２は、駆動対象としてのスイッチング素子Ｓ￥＃を駆動するためのプリドライブ用スイッチング素子である。それらは、駆動制御部２２によって操作される。

充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２や、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２には、電位固定用抵抗体２４，２６，２８，３０が並列接続されている。本実施形態では、これらの抵抗値を全て同一の抵抗値ｒ０としている。これらは、抵抗体Ｒｃ１，Ｒｃ２、Ｒｄ１，Ｒｄ２の抵抗値ｒ１〜ｒ４と比較して十分に大きい値とされている。これは、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２のオフ状態時における電圧Ｖｏｍの電源およびゲート間の充電電流や、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２のオフ状態時におけるゲートおよびエミッタ間の放電電流をゼロとみなすことを可能とするための設定である。

上記スイッチング素子Ｓ￥＃は、その開閉する流通経路（コレクタおよびエミッタ間の電気経路）に流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。そして、センス端子Ｓｔは、センス抵抗３４を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によってセンス抵抗３４に電圧降下が生じるため、センス抵抗３４による電圧降下量（センス電圧Ｖｓｅ）を、スイッチング素子Ｓ￥＃のコレクタ電流の検出信号とすることができる。

一方、上記スイッチング素子Ｓ￥＃のゲートは、ソフト遮断用抵抗体３６およびソフト遮断用スイッチング素子Ｓｓｆを介して、スイッチング素子Ｓ￥＃の流通経路の一方の端部（エミッタ）に接続されている。ここで、ソフト遮断用抵抗体３６の抵抗値は、抵抗体Ｒｄ１，Ｒｄ２の抵抗値ｒ３，ｒ４よりも大きい値に設定されている。これは、ソフト遮断用抵抗体３６やソフト遮断用スイッチング素子Ｓｓｆを備える電気経路を、通常時における正の電荷の放電経路と比較して抵抗値の大きい経路とするためのものである。

そして、駆動制御部２２では、端子Ｔ８を介して入力されるセンス電圧Ｖｓｅに基づき、スイッチング素子Ｓ￥＃を流れる電流量が許容上限値を超えると判断される場合、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２や、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２をオフして且つ、端子Ｔ１０を介してソフト遮断用スイッチング素子Ｓｓｆをオン操作する。これにより、スイッチング素子Ｓ￥＃に過度に大きい電流が流れる状況下、通常時よりも低いスイッチング速度でオフ状態への切替制御を行なうことができ、ひいてはサージ電圧を抑制することができる。

なお、上記センス電圧Ｖｓｅは、異常診断部３２にも取り込まれる。異常診断部３２では、許容上限値を超えると判断される場合、ドライブＩＣ２０から低電圧システム（制御装置１８）にフェール信号ＦＬを出力する。

上記ドライブユニットＤＵは、さらに、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を短絡するためのＮチャネルＭＯＳ型電界効果トランジスタ（オフ保持用スイッチング素子Ｓｏｋ）を備えている。オフ保持用スイッチング素子Ｓｏｋは、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を低抵抗にて接続すべく、スイッチング素子Ｓ￥＃に極力近接して設けられている。そして、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子Ｓｏｋを備える経路のインピーダンスは、抵抗体Ｒｄ１，Ｒｄ２を備える経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号ｇ￥＃に応じてスイッチング素子Ｓ￥＃がオフ状態とされている際、スイッチング素子Ｓ￥＃の流通経路の端部（コレクタおよびエミッタ）とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Ｓ￥＃が誤ってオン状態となることを回避するためのものである。

上記オフ保持用スイッチング素子Ｓｏｋのゲートは、端子Ｔ９を介して、ドライブＩＣ２０内の駆動制御部２２に接続されている。駆動制御部２２では、端子Ｔ９を介して取り込まれるスイッチング素子Ｓ￥＃の流通経路の一方の端部（エミッタ）および開閉制御端子（ゲート）間の電位差（ゲート電圧Ｖｇｅ）をモニタし、ゲート電圧Ｖｇｅがオフ保持開始電圧Ｖｇｔｈとなることで、オフ保持用スイッチング素子Ｓｏｋをオン操作する処理を行う。なお、オフ保持用スイッチング素子Ｓｏｋは、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２の双方がオフ状態とされることでオフ操作される。

ドライブＩＣ２０は、さらに、端子Ｔ１１を介して感温ダイオードＳＤによって検出される温度Ｔｊを取り込む。ここで、感温ダイオードＳＤは、スイッチング素子Ｓ￥＃の温度を検出する手段である。

本実施形態では、スイッチング素子Ｓ￥＃をオン状態とするための電荷をゲートに充電する経路として、充電用スイッチング素子Ｐｄｃ１を備える経路と、充電用スイッチング素子Ｐｄｃ２を備える経路との一対の経路を備える。これにより、スイッチング素子Ｓ￥＃のオフ状態からオン状態への切り替え期間において、充電経路の線形素子の抵抗値を変更することができ、ひいてはアクティブゲート制御を実行することができる。

同様に、スイッチング素子Ｓ￥＃をオフ状態とするための電荷をゲートに充電する経路（正の電荷の放電経路）として、放電用スイッチング素子Ｐｄｄ１を備える経路と、放電用スイッチング素子Ｐｄｄ２を備える経路との一対の経路を備える。これにより、スイッチング素子Ｓ￥＃のオン状態からオフ状態への切り替え期間において、オフとするための電荷の充電経路の線形素子の抵抗値を変更することができ、ひいてはアクティブゲート制御を実行することができる。

ところで、アクティブゲート制御を実行する場合には、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２や放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２のスイッチング状態の切り替えタイミングが重要となる。これは、アクティブゲート制御を実行しない場合と比較して切り替えタイミングに高い精度が要求されるためである。ここで、アクティブゲート制御において、切り替えタイミングに高い精度が要求されるのは、スイッチング状態の切り替え期間という極短時間の間におけるタイミング調整が要求されるためである。

こうした実情に鑑み、本実施形態では、上記異常診断部３２に、コンパレータ４０〜４６の比較信号ＣＭｃ１，ＣＭｃ２，ＣＭｄ１，ＣＭｄ２を入力する。コンパレータ４０は、充電用スイッチング素子Ｐｄｃ１と抵抗体Ｒｃ１との接続点の電位ｎｃ１と基準電位との大小の比較結果を比較信号ＣＭｃ１として異常診断部３２に出力する。コンパレータ４２は、充電用スイッチング素子Ｐｄｃ２と抵抗体Ｒｃ２との接続点の電位ｎｃ２と基準電位との大小の比較結果を比較信号ＣＭｃ２として異常診断部３２に出力する。コンパレータ４４は、放電用スイッチング素子Ｐｄｄ１と抵抗体Ｒｄ１との接続点の電位ｎｄ１と基準電位との大小の比較結果を比較信号ＣＭｄ１として異常診断部３２に出力する。コンパレータ４６は、放電用スイッチング素子Ｐｄｄ２と抵抗体Ｒｄ２との接続点の電位ｎｄ２と基準電位との大小の比較結果を比較信号ＣＭｄ２として異常診断部３２に出力する。

図３に、スイッチング素子Ｓ￥＃の正常駆動時の比較信号ＣＭｃ１，ＣＭｃ２，ＣＭｄ１，ＣＭｄ２の推移を、以下の推移とともに示す。すなわち、操作信号ｇ￥＃、ゲート電圧Ｖｇｅ、センス電圧Ｖｓｅ、アクティブゲート制御による切り替えタイミング（ＡＣＧ）の推移や、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２、オフ保持用スイッチング素子Ｓｏｋのオン・オフとともに示す。

図示されるように、操作信号ｇ￥＃がオン操作指令に切り替わることで、充電用スイッチング素子Ｐｄｃ１がオン操作される。そして、ゲート電圧Ｖｇｅが上昇することで閾値電圧を超え、コレクタ電流が流れ始めた後、コレクタ電流の上昇速度が略ゼロとなるタイミング以降において、アクティブゲート制御による充電経路の線形素子の抵抗値の切り替えタイミング（ＡＣＧ：Ｌ→Ｈ）となる。これにより、充電用スイッチング素子Ｐｄｃ２がオン操作される。このため、充電経路の線形素子の抵抗値は、抵抗値ｒ１から、「ｒ１・ｒ２／（ｒ１＋ｒ２）」に低減される。このため、オン状態への切り替え期間において、まず、抵抗値ｒ１によってスイッチング素子Ｓ￥＃のコレクタ電流の増加速度を制限することでサージ電圧を抑制する。そしてその後、抵抗値の切り替えによって、スイッチング素子Ｓ￥＃のオン抵抗の低下速度を大きくすることでスイッチング損失の低減を図る。

一方、操作信号ｇ￥＃がオフ操作指令に切り替わることで、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２をオフ操作し、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２をオン操作する。これにより、スイッチング素子Ｓ￥＃のゲートの正の電荷が放電されるため、ゲート電圧Ｖｇｅが低下する。そして、ゲート電圧Ｖｇｅの低下速度が一旦低下するミラー期間においてコレクタ電流が減少し始めるものの、この際、センス電圧Ｖｓｅは上昇する。すなわち、スイッチング状態の切り替え期間において、センス電圧Ｖｓｅとコレクタ電流との相関が一時的に崩れる現象が見られる。

ここで、センス電圧Ｖｓｅが上昇してピークとなるタイミングは、スイッチング素子Ｓ￥＃の流通経路の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）が上昇する過程でピークとなるタイミングと同期していることが発明者らによって見出されている。本実施形態では、この点に鑑み、センス電圧Ｖｓｅがピークへと上昇するタイミングにおいて、スイッチング素子Ｓ￥＃のゲートの正の電荷の放電経路を、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２を備える経路から放電用スイッチング素子Ｐｄｄ１のみを備える経路に切り替える。詳しくは、センス電圧Ｖｓｅがアクティブゲート用閾値電圧Ｖｓｔｈ以上となるタイミングにおいて、放電用スイッチング素子Ｐｄｄ２をオフ操作する。これにより、スイッチング損失を極力低減しつつもサージを好適に抑制することができる。

すなわち、スイッチング損失を低減する上では、ゲートの放電速度は大きいほどよい。これに対し、サージを抑制する上では、ゲートの放電速度は小さいほどよいものの、スイッチング素子Ｓ￥＃を流れる電流の変化に起因した寄生インダクタの起電圧がある程度大きくなったとしても、スイッチング素子Ｓ￥＃の流通経路の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）がコンバータＣＮＶの出力電圧以下の領域にあっては、スイッチング素子Ｓ￥＃に過度に高い電圧が印加されることはない。このため、理想的には、コレクタエミッタ間電圧がコンバータＣＮＶの出力電圧となることでゲートの放電経路の抵抗値を大きくすることが望ましい。一方、コレクタエミッタ間電圧がコンバータＣＮＶの出力電圧となるタイミングとセンス電圧Ｖｓｅがピークへと上昇するタイミングとの一対のタイミングについて、それらは近似している。このため、本実施形態ではセンス電圧Ｖｓｅの上昇タイミングを利用して放電経路の抵抗値を切り替える。

そして、ゲート電圧Ｖｇｅがオフ保持用閾値電圧Ｖｇ０以下となることで、オフ保持用スイッチング素子Ｓｏｋをオン操作する。

こうした一連の処理において、充電用スイッチング素子Ｐｄｃ１がオン操作されるに伴って、充電用スイッチング素子Ｐｄｃ１と抵抗体Ｒｃ１との接続点の電位ｎｃ１が持ち上がるため、比較信号ＣＭｃ１が論理Ｌに反転する。また、アクティブゲート制御により充電用スイッチング素子Ｐｄｃ２がオン操作されるに伴って、充電用スイッチング素子Ｐｄｃ２と抵抗体Ｒｃ２との接続点の電位ｎｃ２が持ち上がるため、比較信号ＣＭｃ２が論理Ｌに反転する。これに対し、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２がオン操作されるに伴って、放電用スイッチング素子Ｐｄｄ１と抵抗体Ｒｄ１との接続点の電位ｎｄ１や、放電用スイッチング素子Ｐｄｄ２と抵抗体Ｒｄ２との接続点の電位ｎｄ２が低下するため、比較信号ＣＭｄ１，ＣＭｄ２が論理Ｈに反転する。また、アクティブゲート制御により放電用スイッチング素子Ｐｄｄ２がオフ操作されるに伴って、放電用スイッチング素子Ｐｄｄ２と抵抗体Ｒｃ２との接続点の電位ｎｄ２が持ち上がるため、比較信号ＣＭｄ２が論理Ｌに反転する。

以下、図４〜図６を用いて、異常診断部３２の行なう異常診断処理について説明する。

図４に示す一連の処理では、まずステップＳ１０において、操作信号ｇ￥＃がオフ操作指令からオン操作指令に切り替わったか否かを判断する。そしてステップＳ１０において肯定判断される場合、ステップＳ１２において、放電用スイッチング素子Ｐｄｄ１をオフ操作し、充電用スイッチング素子Ｐｄｃ１をオン操作する。

続くステップＳ１４においては、比較信号ＣＭｃ１が論理Ｈから論理Ｌに反転するか否かを判断する。詳しくは、操作信号ｇ￥＃のオン操作指令への切り替えからの経過時間Ｔが閾値時間Ｔｔｈに達する以前に論理Ｌに反転するか否かを判断する。この処理は、充電用スイッチング素子Ｐｄｃ１のオープン異常の有無を診断するためのものである。すなわち、充電用スイッチング素子Ｐｄｃ１がオン状態に切り替わることで、充電用スイッチング素子Ｐｄｃ１および抵抗体Ｒｄ１の接続点の電位ｎｄ１が持ち上がるはずであるため、比較信号ＣＭｃ１が論理Ｌに反転しない場合には、充電用スイッチング素子Ｐｄｃ１のオープン異常と考えられる（ステップＳ１６）。なお、閾値時間Ｔｔｈは、正常時において、充電用スイッチング素子Ｐｄｃ１がオン状態に切り替わるまでに要する時間の上限値以上であって且つ極力短い時間に設定される。こうした設定によれば、充電用スイッチング素子Ｐｄｃ１のオン操作指令に対して実際にオン状態へと切り替えられるまでに要する時間が過度に長くなる異常についても、オープン異常とみなして診断することができる。

これに対し、ステップＳ１４において、論理Ｌに反転したと判断される場合、ステップＳ１８において、アクティブゲート制御による切り替えタイミング（ＡＣＧ：Ｌ→Ｈ）であるか否かを判断する。そして、切り替えタイミングとなることで、ステップＳ２０において、充電用スイッチング素子Ｐｄｃ２をオン操作する。続くステップＳ２２においては、比較信号ＣＭｃ２が論理Ｈから論理Ｌに反転したか否かを判断する。詳しくは、充電用スイッチング素子Ｐｄｃ２のオン操作指令への切り替えからの経過時間Ｔが閾値時間Ｔｔｈに達する以前に論理Ｌに反転するか否かを判断する。この処理は、充電用スイッチング素子Ｐｄｃ２のオープン異常の有無を診断するためのものである。すなわち、充電用スイッチング素子Ｐｄｃ２がオン状態に切り替わることで、充電用スイッチング素子Ｐｄｃ２および抵抗体Ｒｄ２の接続点の電位ｎｄ２が持ち上がるはずであるため、比較信号ＣＭｃ２が論理Ｌに反転しない場合には、充電用スイッチング素子Ｐｄｃ２のオープン異常と考えられる（ステップＳ２４）。なお、閾値時間Ｔｔｈは、正常時において、充電用スイッチング素子Ｐｄｃ２がオン状態に切り替わるまでに要する時間の上限値以上であって且つ極力短い時間に設定される。こうした設定によれば、充電用スイッチング素子Ｐｄｃ２のオン操作指令に対して実際にオン状態へと切り替えられるまでに要する時間が過度に長くなる異常についても、オープン異常とみなして診断することができる。

ステップＳ２２において肯定判断される場合、ステップＳ２６において、比較信号ＣＭｄ１が論理Ｌであるか否かを判断する。この処理は、放電用スイッチング素子Ｐｄｄ１のショート異常や抵抗体Ｒｄ１のオープン異常の有無を診断するためのものである。すなわち、スイッチング素子Ｓ￥＃がオン状態である場合、ゲート電圧Ｖｇｅが電圧Ｖｏｍまで上昇するため、放電用スイッチング素子Ｐｄｄ１および抵抗体Ｒｄ１の接続点の電位ｎｄ１が電圧Ｖｏｍ程度まで持ち上がる。詳しくは、この際、電位ｎｄ１は、「Ｖｏｍ・ｒ０／（ｒ０＋ｒ３）」となるのであるが、抵抗値ｒ０と比較して抵抗値ｒ３が無視できるほど小さいため、この電位を、電圧Ｖｏｍとみなすことができる。このため、比較信号ＣＭｄ１が論理Ｌとならないなら、電位ｎｄ１が低下する異常が生じているため、放電用スイッチング素子Ｐｄｄ１のショート異常または抵抗体Ｒｄ１のオープン異常であると考えられる（ステップＳ２８）。

一方、ステップＳ２６において肯定判断される場合、ステップＳ３０において、比較信号ＣＭｄ２が論理Ｌであるか否かを判断する。この処理は、放電用スイッチング素子Ｐｄｄ２のショート異常や抵抗体Ｒｄ２のオープン異常の有無を診断するためのものである。すなわち、スイッチング素子Ｓ￥＃がオン状態である場合、ゲート電圧Ｖｇｅが電圧Ｖｏｍまで上昇するため、放電用スイッチング素子Ｐｄｄ２および抵抗体Ｒｄ２の接続点の電位ｎｄ２が電圧Ｖｏｍ程度まで持ち上がる。詳しくは、この際、電位ｎｄ２は、「Ｖｏｍ・ｒ０／（ｒ０＋ｒ４）」となるのであるが、抵抗値ｒ０と比較して抵抗値ｒ４が無視できるほど小さいため、この電位を、電圧Ｖｏｍとみなすことができる。このため、比較信号ＣＭｄ２が論理Ｌとならないなら、電位ｎｄ２が低下する異常が生じているため、放電用スイッチング素子Ｐｄｄ２のショート異常または抵抗体Ｒｄ２のオープン異常であると考えられる（ステップＳ３２）。

一方、図５に示す一連の処理では、まずステップＳ４０において、操作信号ｇ￥＃がオン操作指令からオフ操作指令に切り替わったか否かを判断する。そしてステップＳ４０において肯定判断される場合、ステップＳ４２において、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２をオフ操作し、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２をオン操作する。

続くステップＳ４４においては、比較信号ＣＭｄ１が論理Ｌから論理Ｈに反転するか否かを判断する。詳しくは、操作信号ｇ￥＃のオフ操作指令への切り替えからの経過時間Ｔが閾値時間Ｔｔｈに達する以前に論理Ｈに反転するか否かを判断する。この処理は、放電用スイッチング素子Ｐｄｄ１のオープン異常の有無を診断するためのものである。すなわち、放電用スイッチング素子Ｐｄｄ１がオン状態に切り替わることで、放電用スイッチング素子Ｐｄｄ１および抵抗体Ｒｄ１の接続点の電位ｎｄ１が低下するはずであるため、比較信号ＣＭｃ１が論理Ｈに反転しない場合には、放電用スイッチング素子Ｐｄｄ１のオープン異常と考えられる（ステップＳ４６）。

また、ステップＳ４８においては、比較信号ＣＭｄ２が論理Ｌから論理Ｈに反転するか否かを判断する。詳しくは、操作信号ｇ￥＃のオフ操作指令への切り替えからの経過時間Ｔが閾値時間Ｔｔｈに達する以前に論理Ｈに反転するか否かを判断する。この処理は、放電用スイッチング素子Ｐｄｄ２のオープン異常の有無を診断するためのものである。すなわち、放電用スイッチング素子Ｐｄｄ２がオン状態に切り替わることで、放電用スイッチング素子Ｐｄｄ２および抵抗体Ｒｄ２の接続点の電位ｎｄ２が低下するはずであるため、比較信号ＣＭｃ２が論理Ｈに反転しない場合には、放電用スイッチング素子Ｐｄｄ２のオープン異常と考えられる（ステップＳ５０）。

なお、閾値時間Ｔｔｈは、正常時において、充電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２がオン状態に切り替わるまでに要する時間の上限値以上であって且つ極力短い時間に設定される。こうした設定によれば、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２のオン操作指令に対して実際にオン状態へと切り替えられるまでに要する時間が過度に長くなる異常についても、オープン異常とみなして診断することができる。

上記ステップＳ４８において肯定判断される場合、ステップＳ５２において、アクティブゲート制御による切り替えタイミング（ＡＣＧ：Ｌ→Ｈ）であるか否かを判断する。そして、切り替えタイミングとなることで、ステップＳ５４において、放電用スイッチング素子Ｐｄｄ２をオフ操作する。そして、ゲート電圧Ｖｇｅがオフ保持用閾値電圧Ｖｇ０以下まで低下するまで待機し（ステップＳ５６）、ステップＳ５８において、オフ保持用スイッチング素子Ｓｏｋをオン操作する。

その後、ステップＳ６０において、比較信号ＣＭｃ１が論理Ｈであるか否かを判断する。この処理は、充電用スイッチング素子Ｐｄｃ１のショート異常や抵抗体Ｒｃ１のオープン異常の有無を診断するためのものである。すなわち、スイッチング素子Ｓ￥＃がオフ状態である場合、ゲート電圧ＶｇｅがほぼゼロＶまで低下しているため、充電用スイッチング素子Ｐｄｃ１および抵抗体Ｒｃ１の接続点の電位ｎｃ１がゼロＶ程度まで低下する。詳しくは、この際、電位ｎｃ１は、「Ｖｏｍ・ｒ１／（ｒ０＋ｒ１）」となるのであるが、抵抗値ｒ０と比較して抵抗値ｒ１が無視できるほど小さいため、この電位を、ゼロとみなすことができる。このため、比較信号ＣＭｃ１が論理Ｈとならないなら、電位ｎｃ１が上昇する異常が生じているため、充電用スイッチング素子Ｐｄｃ１のショート異常または抵抗体Ｒｃ１のオープン異常であると考えられる（ステップＳ６２）。

そして、ステップＳ６０において肯定判断される場合、ステップＳ６４において、比較信号ＣＭｃ２が論理Ｈであるか否かを判断する。この処理は、充電用スイッチング素子Ｐｄｃ２のショート異常や抵抗体Ｒｃ２のオープン異常の有無を診断するためのものである。すなわち、スイッチング素子Ｓ￥＃がオフ状態である場合、ゲート電圧ＶｇｅがほぼゼロＶま低下しているため、充電用スイッチング素子Ｐｄｃ２および抵抗体Ｒｃ２の接続点の電位ｎｃ２がゼロＶ程度まで低下する。詳しくは、この際、電位ｎｃ２は、「Ｖｏｍ・ｒ２／（ｒ０＋ｒ２）」となるのであるが、抵抗値ｒ０と比較して抵抗値ｒ２が無視できるほど小さいため、この電位を、ゼロとみなすことができる。このため、比較信号ＣＭｃ２が論理Ｈとならないなら、電位ｎｃ２が上昇する異常が生じているため、充電用スイッチング素子Ｐｄｃ２のショート異常または抵抗体Ｒｃ２のオープン異常であると考えられる（ステップＳ６６）。

図６に示す処理は、先の図４のステップＳ２８，Ｓ３２や、図５のステップＳ６２，Ｓ６６の処理において診断された異常が、ショート異常であるかオープン異常であるかを識別するためのものである。

すなわち、ステップＳ７０においては、先の図４のステップＳ２８，Ｓ３２や、図５のステップＳ６２，Ｓ６６の処理において異常がある旨診断されたか否かを判断する。そしてステップＳ７０において肯定判断される場合、ステップＳ７２において、ゲート電圧Ｖｇｅが下限電圧ＶｔｈＬ以上であって且つ上限電圧ＶｔｈＨ以下であるか否かを判断する。この処理は、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２や放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２のショート異常であるか、抵抗体Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２のオープン異常であるかを識別するためのものである。

すなわち、抵抗体Ｒｃ１，Ｒｃ２のオープン異常の場合、先の図５のステップＳ６０，Ｓ６４の時点において、電位ｎｃ１，ｎｃ２が電圧Ｖｏｍにプルアップされる。これに対し、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２のショート異常である場合、先の図５のステップＳ６０，Ｓ６４の時点において、電位ｎｃ１，ｎｃ２が充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２と抵抗体Ｒｃ１，Ｒｃ２とによって電圧Ｖｏｍを分圧した値となる。また、抵抗体Ｒｄ１，Ｒｄ２のオープン異常の場合、先の図４のステップＳ２６，Ｓ３０の時点において、電位ｎｄ１，ｎｄ２が電位固定用抵抗体２８，３０によってゼロＶにプルダウンされる。これに対し、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２のショート異常である場合、先の図４のステップＳ２６，Ｓ３０の時点において、電位ｎｄ１，ｎｄ２が放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２と抵抗体Ｒｄ１，Ｒｄ２とによって電圧Ｖｏｍを分圧した値となる。

なお、下限電圧ＶｔｈＬは、ゼロよりも大きい値とし、上限電圧ＶｔｈＨは、電圧Ｖｏｍよりも低い電圧とする。

上記ステップＳ７２において肯定判断される場合、ステップＳ７４においてショート異常であると判断し、否定判断される場合、ステップＳ７６においてオープン異常であると判断する。

こうして異常の種類が特定されると、異常に応じて図７に示すフェールセーフ処理を行なう。

すなわち、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２や放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２のショート異常である旨診断される場合、モータジェネレータ１０を正常に駆動できないと判断し、インバータＩＮＶやコンバータＣＮＶの駆動を停止させる。これは、異常診断部３２から制御装置１８にフェール信号ＦＬを出力することで、制御装置１８によって実行される。

また、充電用スイッチング素子Ｐｄｃ１や抵抗体Ｒｃ１のオープン異常時においては、充電用スイッチング素子Ｐｄｃ２のみを用いてスイッチング素子Ｓ￥＃のオン状態への切り替え処理を行なう。この際、コンバータＣＮＶを操作することで、インバータＩＮＶの入力電圧ＶＨを制限する処理と、モータジェネレータ１０のトルクＴｒｑを制限する処理との一対の処理について、それらの少なくとも一方を行なう。これは、スイッチング素子Ｓ￥＃に印加される電圧が過度に大きくなることがないようにするためのものである。

すなわち、正常時において、コレクタ電流の増加速度が略ゼロとなるまでその増加速度を抵抗体Ｒｄ１で制限していたものを、このフェールセーフ処理においては、抵抗体Ｒｄ２で制限するしかなくなるため、コレクタ電流の増加速度が大きくなりやすい。これに対し、インバータＩＮＶの入力電圧ＶＨを制限するなら、コレクタ電流の増加速度が大きくなることに起因したサージ電圧の増加を補償することができ、ひいてはスイッチング素子Ｓ￥＃に印加される電圧を制限することができる。すなわち、スイッチング素子Ｓ￥＃のオフ状態への切り替えに伴って過渡的に印加される電圧は、オフ状態が継続される際に印加される電圧（インバータＩＮＶの入力電圧ＶＨ）とサージ電圧との和となる。このため、コンバータＣＮＶの操作によって入力電圧ＶＨを制限することで、スイッチング素子Ｓ￥＃ｎに印加される電圧が過度に大きくなる事態を回避することができる。また、トルクＴｒｑを制限するなら、スイッチング素子Ｓ￥＃を流れる電流が小さくなることから、コレクタ電流の増加速度を制限することができ、ひいてはサージ電圧を抑制することができる。

また、充電用スイッチング素子Ｐｄｃ２や抵抗体Ｒｃ２のオープン異常時においては、充電用スイッチング素子Ｐｄｃ１のみを用いてスイッチング素子Ｓ￥＃のオン状態への切り替え処理を行なう。この場合、スイッチング素子Ｓ￥＃のスイッチング損失が正常時よりも大きくなることから、スイッチング素子Ｓ￥＃の温度が過度に上昇するおそれがある。このため、異常診断部３２では、感温ダイオードＳＤによって検出される温度Ｔｊが閾値温度以上となる場合、フェール信号ＦＬを制御装置１８に出力することが望ましい。

一方、放電用スイッチング素子Ｐｄｄ１や抵抗体Ｒｄ１のオープン異常時においては、放電用スイッチング素子Ｐｄｄ２のみを用いてスイッチング素子Ｓ￥＃のオフ状態への切り替え処理を行なう。この際、コンバータＣＮＶを操作することで、インバータＩＮＶの入力電圧ＶＨを制限する処理と、モータジェネレータ１０のトルクＴｒｑを制限する処理との一対の処理について、それらの少なくとも一方を行なう。

また、放電用スイッチング素子Ｐｄｄ２や抵抗体Ｒｄ２のオープン異常時においては、放電用スイッチング素子Ｐｄｄ１のみを用いてスイッチング素子Ｓ￥＃のオフ状態への切り替え処理を行なう。この場合、スイッチング素子Ｓ￥＃のスイッチング損失が正常時よりも大きくなることから、スイッチング素子Ｓ￥＃の温度が過度に上昇するおそれがある。このため、異常診断部３２では、感温ダイオードＳＤによって検出される温度Ｔｊが閾値温度以上となる場合、フェール信号ＦＬを制御装置１８に出力することが望ましい。

以上説明した本実施形態によって奏することのできるいくつかの効果を以下に記載する。

（１）プリドライブ用スイッチング素子（Ｐｄｃ１，Ｐｄｃ２，Ｐｄｄ１，Ｐｄｄ２）のスイッチング状態の切り替えが指令される状況下、一定時間（閾値時間Ｔｔｈ）以内に切り替えがなされない場合に異常がある旨診断した（図４；Ｓ１４，Ｓ２２，図５；Ｓ４４，Ｓ４８）。これにより、切り替え指令に対して実際の切り替えに要する時間が過度に長くなる異常を診断することができる。

（２）電位固定用抵抗体２４，２６，２８，３０を備えた。これにより、抵抗体Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２のオープン異常に際して、電位ｎｃ１，ｎｃ２，ｎｄ１，ｎｄ２を固定することができ、ひいては診断（Ｓ２８，Ｓ３２，Ｓ６２，Ｓ６６）の精度を向上させることができる。

（３）プリドライブ用スイッチング素子（Ｐｄｃ１，Ｐｄｃ２，Ｐｄｄ１，Ｐｄｄ２）のショート異常と抵抗体（Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２）のオープン異常とを識別する処理を行った（図６）。これにより、スイッチング素子Ｓ￥＃の駆動を継続できる異常と継続できない異常とを識別することができ、ひいてはスイッチング素子Ｓ￥＃を極力駆動することが可能となる。

（４）第１充電経路を構成するプリドライブ用スイッチング素子（Ｐｄｃ１，Ｐｄｄ１）および抵抗体（Ｒｃ１，Ｒｄ１）と、第２充電経路を構成するプリドライブ用スイッチング素子（Ｐｄｃ２，Ｐｄｄ２）および抵抗体（Ｒｃ２，Ｒｄ２）とのいずれに異常が生じているかを識別した。これにより、フェールセーフ処理を適切に行なうことができる（図７）。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図８に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図８において、先の図２に示した部材に対応するものについては、便宜上同一の符号を付している。また、図８では、特にスイッチング素子Ｓ￥＃をオフ状態とする電荷の充電経路（正の電荷の放電経路）の異常の有無の診断処理のみについて記載している。

図示されるように、本実施形態では、電位ｎｄ１，ｎｄ２の電位差を差動増幅する差動増幅回路４７を備えている。そして差動増幅回路４７の出力信号（差信号Δｎｄ）が、コンパレータ５０〜５６に取り込まれる。コンパレータ５０〜５６は、互いに相違する基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２，Ｖｒｅｆ３，Ｖｒｅｆ４と差信号Δｎｄとの大小を比較するものである。ここでは、「Ｖｒｅｆ１＜Ｖｒｅｆ２＜０」、「Ｖｒｅｆ２＜Ｖｒｅｆ３＜Ｖｒｅｆ４」としている。また、基準電圧Ｖｒｅｆ３は、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２の双方がオン状態である場合、差信号Δｎｄよりも大きい値となるように設定されている。ちなみに、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２の双方がオン状態である場合、放電用スイッチング素子Ｐｄｄ１のオン抵抗よりも放電用スイッチング素子Ｐｄｄ２のオン抵抗の方が大きくなる。このため、電位ｎｄ１よりも電位ｎｄ２の方が高くなり、差信号Δｎｄは正となる。なお、コンパレータ５０〜５６の比較信号ＣＭ１〜ＣＭ４は、異常診断部３２に取り込まれる。

図９に、本実施形態にかかる異常診断部３２の処理の手順を示す。

この一連の処理では、まずステップＳ８０において、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２の双方のオン操作指令が出されているか否かを判断する。この処理は、たとえば駆動制御部２２の動作状態に関する信号を取得することで行なうことができる。ステップＳ８０において肯定判断される場合、ステップＳ８２において、比較信号ＣＭ１が論理Ｈであって且つ比較信号ＣＭ２が論理Ｌであるか否かを判断する。この処理は、抵抗体Ｒｄ１のショート異常や放電用スイッチング素子Ｐｄｄ１のオープン異常の有無を診断するためのものである。すなわち、抵抗体Ｒｄ１がショートしたり、放電用スイッチング素子Ｐｄｄ１のオープン異常が生じたりする場合、電位ｎｄ１がゲート電圧Ｖｇｅ程度まで引き上げられるため、電位ｎｄ１が電位ｎｄ２よりも高くなり、差信号Δｎｄが負となる。この現象を捉えることができるように、基準電圧Ｖｒｅｆ２を設定しておくことで、比較信号ＣＭ２が論理Ｌとなることに基づき、抵抗体Ｒｄ１がショートする異常や放電用スイッチング素子Ｐｄｄ１のオープン異常である旨診断することができる（ステップＳ８４）。

一方、ステップＳ８６においては、比較信号ＣＭ１，ＣＭ２の双方が論理Ｌであるか否かを判断する。この処理は、抵抗体Ｒｄ２のオープン異常や放電用スイッチング素子Ｐｄｄ２のショート異常の有無を判断するためのものである。すなわち、抵抗体Ｒｄ２のオープン異常が生じたり、放電用スイッチング素子Ｐｄｄ２のショート異常が生じたりする場合、電位ｎｄ２が０Ｖ付近まで引き下げられるため、電位ｎｄ１が電位ｎｄ２よりも高くなり、差信号Δｎｄが負となる。特に、このときの差信号Δｎｄの絶対値は、抵抗体Ｒｄ１のショート異常や放電用スイッチング素子Ｐｄｄ１のオープン異常の場合よりも大きくなる。この現象を捉えることができるように、基準電圧Ｖｒｅｆ１を設定しておくことで、比較信号ＣＭ１が論理Ｌとなることに基づき、抵抗体Ｒｄ２のオープン異常や放電用スイッチング素子Ｐｄｄ２のショート異常が生じた旨診断することができる（ステップＳ８８）。

また、ステップＳ９０では、比較信号ＣＭ３が論理Ｈであって且つ比較信号ＣＭ４が論理Ｌであるか否かを判断する。この処理は、抵抗体Ｒｄ１のオープン異常や放電用スイッチング素子Ｐｄｄ１のショート異常の有無を診断するためのものである。すなわち、抵抗体Ｒｄ１のオープン異常や放電用スイッチング素子Ｐｄｄ１のショート異常が生じる場合、電位ｎｄ１がゼロＶ程度まで引き下げられるため、電位ｎｄ２が電位ｎｄ１を上回る度合いが正常時よりも大きくなる。この現象を捉えることができるように、基準電圧Ｖｒｅｆ３を設定しておくことで、比較信号ＣＭ３が論理Ｈとなることに基づき、抵抗体Ｒｄ１のオープン異常や放電用スイッチング素子Ｐｄｄ１のショート異常である旨診断することができる（ステップＳ９２）。

さらに、ステップＳ９４において、比較信号ＣＭ３，ＣＭ４の双方が論理Ｈであるか否かを判断する。この処理は、抵抗体Ｒｄ２のショート異常や放電用スイッチング素子Ｐｄｄ２のオープン異常の有無を診断するためのものである。すなわち、抵抗体Ｒｄ２がショートしたり、放電用スイッチング素子Ｐｄｄ２のオープン異常が生じたりする場合、電位ｎｄ２がゲート電圧Ｖｇｅ程度まで引き上げられるため、電位ｎｄ２が電位ｎｄ１を上回る度合いが正常時よりも大きくなる。特に、この際の差信号Δｎｄは、ゲート電圧Ｖｇｅの低下が小さい期間においては、抵抗体Ｒｄ１のオープン異常や放電用スイッチング素子Ｐｄｄ１のショート異常が生じたときよりも大きくなる。この現象を捉えることができるように、基準電圧Ｖｒｅｆ４を設定しておくことで、比較信号ＣＭ４が論理Ｈとなることに基づき、抵抗体Ｒｄ２のショート異常や放電用スイッチング素子Ｐｄｄ２のオープン異常である旨診断することができる（ステップＳ９６）。

なお、上記ステップＳ８８，Ｓ９２の診断がなされる場合、上記第１の実施形態の要領で、ショート異常であるか否かを識別すればよい。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、異常の有無の診断処理を行なう期間を図１０に示す態様にて制限する。図１０に示す処理は、ドライブＩＣ２０において実行される。

この一連の処理では、まずステップＳ１００において、車両の走行許可スイッチがオン状態に切り替わったか否かを判断する。ここで、走行許可スイッチは、ユーザが車両の走行許可の意思表示をする際にオンとなるスイッチである。走行許可スイッチとしては、ユーザによる機械的な操作がなされるものに限らず、たとえばユーザが携帯し、車両に近づくことでオンとなる無線通信機器であってもよい。走行許可スイッチがオンとなったか否かは、制御装置１８からドライブユニットＤＵに通知するようにすればよい。

そしてステップＳ１００において肯定判断される場合、ステップＳ１０２において、診断処理を実行する。そして、診断処理が完了すると、ステップＳ１０４において、高電圧バッテリ１２をコンバータＣＮＶと接続すべくリレーＳＭＲを閉状態に切り替える。これにより、高電圧バッテリ１２からモータジェネレータ１０に電力を供給することが可能となり、モータジェネレータ１０の起動が可能となる。

なお、上記ステップＳ１０４の処理が完了する場合や、ステップＳ１００において否定判断される場合には、この一連の処理を一旦終了する。

このように、本実施形態ではモータジェネレータ１０の起動前に異常の有無を診断することができるため、正常であることが確認された後にモータジェネレータ１０を起動することができる。
＜第４の実施形態＞
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、モータジェネレータ１０に対するトルク指令値Ｔｒｑ＊が低い場合やインバータＩＮＶの入力電圧ＶＨが低い場合には、アクティブゲート制御を停止する。ここでトルクについての条件は、トルク指令値Ｔｒｑ＊が小さい場合、スイッチング素子Ｓ￥＃を流れる電流が小さくなるため、スイッチング状態の切り替え速度が大きくても、サージ電圧が過度に大きくならないことに鑑みたものである。また、入力電圧ＶＨについての条件は、入力電圧ＶＨが低い場合、スイッチング素子Ｓ￥＃に印加される耐圧が過度に大きくならないことに鑑みたものである。アクティブゲート制御を行なわない場合、スイッチング素子Ｓ￥＃をオン状態に切り替えるに際しては、充電用スイッチング素子Ｐｄｃ１，Ｐｄｃ２の双方をオン状態とし、オフ状態に切り替えるに際しては、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２の双方をオン状態とする。

こうした設定を前提とした場合、モータジェネレータ１０の起動から所定期間内に、先の図４および図５に示した診断を行なうことができない可能性がある。そこで本実施形態では、走行許可スイッチがオン状態に切り替えられた直後の所定期間については、トルク指令値Ｔｒｑ＊や入力電圧ＶＨの値にかかわらず、アクティブゲート制御を行なうようにする。

図１１に、本実施形態にかかるアクティブゲート制御の実行の有無を示す処理の手順を示す。この処理は、制御装置１８によってたとえば所定周期でくり返し実行される。

この一連の処理では、まずステップＳ１１０において、走行許可スイッチがオン状態に切り替えられたから所定期間内であることと、トルク指令値Ｔｒｑ＊が閾値Ｔｒｑｔｈ以上であることとの論理和が真であるか否かを判断する。この処理は、アクティブゲート制御の実行条件が成立したか否かを判断するためのものである。ここで閾値Ｔｒｑｔｈは、入力電圧ＶＨが高いほど小さい値に設定される。これは、入力電圧ＶＨが高いほどスイッチング素子Ｓ￥＃の耐圧を許容上限値以下とするうえで許容されるサージ電圧が低くなることに鑑みたものである。

ステップＳ１１０において肯定判断される場合、アクティブゲート制御を実行し（ステップＳ１１２）、否定判断される場合、アクティブゲート制御を停止する（ステップＳ１１４）。なお、これらアクティブゲート制御の実行の有無は、制御装置１８からドライブユニットＤＵに指令信号として伝達されるようにすればよい。

以上説明した本実施形態によれば、モータジェネレータ１０の起動に際してはアクティブゲート制御を強制的に実行することで、異常の有無の診断を早期且つ確実に行なうことができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１２に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１２において、先の図２に示した部材に対応するものについては、便宜上同一の符号を付している。また、図１２では、特にスイッチング素子Ｓ￥＃をオフ状態とする電荷の充電経路（正の電荷の放電経路）の異常の有無の診断処理のみについて記載している。

本実施形態では、電位ｎｄ１と電位ｎｄ２との大小を直接比較する直接比較手段（コンパレータ５８）と、電位ｎｄ１を規定電圧によってオフセット補正したものと電位ｎｄ２との大小を比較するオフセット比較手段（コンパレータ６０）とを備える。ここで、オフセット補正は、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２の双方がオン状態となる場合において、オフセット補正された電位と電位ｎｄ２との大小関係を、電位ｎｄ１，ｎｄ２の大小関係とは逆とするためのものである。

図１３に、本実施形態にかかる異常診断部３２の処理の手順を示す。

この一連の処理では、まずステップＳ１２０において、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２の双方のオン操作指令がなされているか否かを判断する。そして、なされている場合、ステップＳ１２２において、比較信号ＣＭ１，ＣＭ２の双方が論理Ｌであるか否かを判断する。この処理は、抵抗体Ｒｄ２のオープン異常、放電用スイッチング素子Ｐｄｄ２のショート異常、抵抗体Ｒｄ１のショート異常、および放電用スイッチング素子Ｐｄｄ１のオープン異常のいずれかが生じたか否かを判断するためのものである（ステップＳ１２４）。

すなわち、正常時においては、放電用スイッチング素子Ｐｄｄ１に流れる電流の方が放電用スイッチング素子Ｐｄｄ２に流れる電流よりも少ないため、電位ｎｄ１の方が電位ｎｄ２よりも低い。このため、比較信号ＣＭ１が論理Ｈ、比較信号ＣＭ２が論理Ｌとなるはずである。これに対し、比較信号ＣＭ１が論理Ｌであることは、電位ｎｄ２が低くなる異常、または電位ｎｄ１が高くなる異常が生じていると考えられる。ここで、抵抗体Ｒｄ２のオープン異常時においては、電位ｎｄ２がスイッチング素子Ｓ￥＃のエミッタ電位に引き下げられる。また、放電用スイッチング素子Ｐｄｄ２のショート異常時においては、電位ｎｄ２がスイッチング素子Ｓ￥＃のエミッタ電位程度まで引き下げられる。また、抵抗体Ｒｄ１のショート異常時においては、電位ｎｄ１がゲート電圧Ｖｇｅ程度まで引き上げられる。また、放電用スイッチング素子Ｐｄｄ１のオープン異常時においては、電位ｎｄ１がゲート電圧Ｖｇｅまで引き上げられる。

これに対し、上記ステップＳ１２２において否定判断される場合、ステップＳ１２６において、比較信号ＣＭ１，ＣＭ２の双方が論理Ｈであるか否かを判断する。この処理は、抵抗体Ｒｄ２のショート異常、放電用スイッチング素子Ｐｄｄ２のオープン異常、抵抗体Ｒｄ１のオープン異常、および放電用スイッチング素子Ｐｄｄ１のショート異常のいずれかが生じているか否かを判断するためのものである（ステップＳ１２８）。

上述したように、正常時においては、比較信号ＣＭ１が論理Ｈ、比較信号ＣＭ２が論理Ｌとなるはずである。これに対し、比較信号ＣＭ２が論理Ｈであることは、電位ｎｄ２が高くなる異常、または電位ｎｄ１が低くなる異常が生じていると考えられる。ここで、抵抗体Ｒｄ２のショート異常時においては、電位ｎｄ２がゲート電圧Ｖｇｅ程度まで引き上げられる。また、放電用スイッチング素子Ｐｄｄ２のオープン異常時においては、電位ｎｄ２がゲート電圧Ｖｇｅまで引き上げられる。また、抵抗体Ｒｄ１のオープン異常時においては、電位ｎｄ１がスイッチング素子Ｓ￥＃のエミッタ電位まで引き下げられる。また、放電用スイッチング素子Ｐｄｄ１のショート異常時においては、電位ｎｄ１がスイッチング素子Ｓ￥＃のエミッタ電位程度まで引き下げられる。

なお、上記ステップＳ１２４，Ｓ１２８の診断結果によっては、先の図７のフェールセーフ処理を行なうには情報が不十分である。このため、本実施形態では、異常があると診断されることで、インバータＩＮＶやコンバータＣＮＶの駆動を停止する。なお、車両走行中においても、車両が内燃機関のみによっても走行可能なハイブリッド車であるならこうした対処が可能である。
＜第６の実施形態＞
以下、第６の実施形態について、先の第５の実施形態との相違点を中心に図面を参照しつつ説明する。

図１４に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１４において、先の図１２に示した部材に対応するものについては、便宜上同一の符号を付している。また、図１４では、特にスイッチング素子Ｓ￥＃をオフ状態とする電荷の充電経路（正の電荷の放電経路）の異常の有無の診断処理のみについて記載している。

本実施形態では、電位ｎｄ１と電位ｎｄ２との大小を直接比較する直接比較手段（コンパレータ５８）のみ備える。

この場合、放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２の双方のオン操作指令がなされている状況下、正常時には比較信号ＣＭ１が論理Ｈとなる。これに対し、比較信号ＣＭ１が論理Ｌであるなら、電位ｎｄ１が高くなる異常か、電位ｎｄ２が低くなる異常が生じていることとなる。これらは、先の図１３のステップＳ１２４，Ｓ１２８で対象となる異常が生じている際に生じる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「充電経路について」
たとえば、放電用スイッチング素子Ｐｄｄ１とスイッチング素子Ｓ￥＃のエミッタとの間に抵抗体Ｒｄ１を備えてもよい。この場合であっても、放電用スイッチング素子Ｐｄｄ１および抵抗体Ｒｄ１の接続点の電位に基づき、放電用スイッチング素子Ｐｄｄ１や抵抗体Ｒｄ１の異常の有無を診断することができる。なお、この場合であっても、放電用スイッチング素子Ｐｄｄ１に並列に電位固定用抵抗体２８を接続することは有効である。

また、充電経路としては、第１充電経路および第２充電経路の一対の経路からなるものに限らず、１つの充電経路のものや３つ以上の充電経路のものであってもよい。

たとえば、抵抗体Ｒｃ１の電圧降下量を一定値に制御すべく充電用スイッチング素子Ｐｄｃ１のゲート電圧を操作し、抵抗体Ｒｃ２の電圧降下量を一定値に制御すべく充電用スイッチング素子Ｐｄｃ２のゲート電圧を操作してもよい。こうした操作によれば、ゲート電圧Ｖｇｅが電圧Ｖｏｍに近づくまでは、第１充電経路や第２充電経路を流れる電流を一定値に制御することができる。

「変更手段について」
たとえば、上記第１の実施形態（図３）において、放電用スイッチング素子Ｐｄｄ２をオン状態とした後、放電用スイッチング素子Ｐｄｄ２をオフ操作し、その後、放電用スイッチング素子Ｐｄｄ１をオン操作してもよい。

「入力手段について」
プリドライブ用スイッチング素子および抵抗体の接続点の電位（電位ｎｃ１，ｎｃ２，ｎｄ１，ｎｄ２）を入力信号とする入力手段としては、コンパレータ４０〜４６，５８，６０や差動増幅回路４７に限らない。たとえば、コンパレータ４０〜４６，５８，６０や差動増幅回路４７の機能をソフトウェア処理手段によって実現する場合、入力手段を、電位ｎｃ１，ｎｃ２，ｎｄ１，ｎｄ２が入力されるアナログデジタル変換器等としてもよい。

「プリドライブ用スイッチング素子のスイッチング状態の切替指示の認識について」
上記第１の実施形態（図４）等では、操作信号ｇ￥＃の指令の切り替わりや、アクティブゲート制御の実行判定信号（ステップＳ１８）等に基づき、切替指令を認識したが、これに限らない。たとえば、プリドライブ用スイッチング素子のゲート電圧に基づき切替指令を認識してもよい。

「識別手段について」
１．充電経路の識別
上記第２の実施形態（図８）において、たとえば放電用スイッチング素子Ｐｄｄ１のみオン操作する期間における差信号Δｎｄに基づき診断を行ってもよい。この場合であっても、閾値を複数設定することで、放電用スイッチング素子Ｐｄｄ２のショート異常または抵抗体Ｒｄ２のオープン異常と、放電用スイッチング素子Ｐｄｄ１のショート異常または抵抗体Ｒｄ１のオープン異常と、放電用スイッチング素子Ｐｄｄ２のオープン異常または抵抗体Ｒｄ１のショート異常とを、識別することはできる。

上記第１の実施形態（図２）や上記第２の実施形態（図８）に例示したものに限らない。たとえば上記第６の実施形態（図１４）に例示するように、直接比較手段（コンパレータ４８）を用いるものであってもよい。この場合であっても、たとえば放電用スイッチング素子Ｐｄｄ１のみオン操作する期間において、コンパレータ４８の比較信号ＣＭ１が論理Ｌとなる場合に、放電用スイッチング素子Ｐｄｄ２のショート異常または抵抗体Ｒｄ２のオープン異常と診断することはできる。また、第５の実施形態（図１２）に例示するように、直接比較手段（コンパレータ４８）とオフセット比較手段（コンパレータ５０）とを用いるものであってもよい。この場合であっても、たとえばオフセット補正値の設定によっては、放電用スイッチング素子Ｐｄｄ１のみオン操作する期間において、コンパレータ５０の比較信号ＣＭ２が論理Ｈとなる場合に、放電用スイッチング素子Ｐｄｄ１のショート異常または抵抗体Ｒｄ１のオープン異常と診断することはできる。
２．プリドライブ用スイッチング素子と抵抗体との識別
上記第１の実施形態（図２）の構成を前提とするものに限らない。たとえば、上記第２の実施形態（図８）において、プリドライブ用スイッチング素子（放電用スイッチング素子Ｐｄｄ１，Ｐｄｄ２）の双方のオフ操作時のゲート電圧Ｖｇｅに基づき、放電用スイッチング素子Ｐｄｄ１のショート異常と抵抗体Ｒｄ１のオープン異常との識別を行ってもよい。

「電位固定用抵抗体について」
上記第２の実施形態（図８）において、電位固定用抵抗体２４，２６，２８，３０を削除しても、上記第２の実施形態の診断に差し支えない。

「差信号に基づく診断処理について」
上記第２の実施形態（図８）において、比較信号ＣＭ１〜ＣＭ４のいずれもが異常時に論理「Ｌ」となるようにして且つ、それらの論理積信号を異常診断部３２に入力するようにしてもよい。この場合であっても、論理積信号に基づき異常診断部３２において異常の有無を診断することはできる。

なお、異常箇所の識別を行なう処理についても上記第２の実施形態において例示したものに限らないことについては、「識別手段について」の欄に記載したとおりである。

「オフセット補正手段について」
上記第５の実施形態（図１２）では、電位ｎｄ１を正の電圧でオフセット補正したが、これに限らない。たとえば、電位ｎｄ２を負の電圧でオフセット補正してもよい。これによっても、直接比較手段（コンパレータ４８）とオフセット比較手段（コンパレータ５０）とで、正常時の大小比較結果を相違させることができる。

「フェールセーフ手段について」
上記第１の実施形態（図７）では、第２充電経路（充電用スイッチング素子Ｐｄｃ２および抵抗体Ｒｃ２、放電用スイッチング素子Ｐｄｄ２および抵抗体Ｒｄ２）に異常が生じる場合、トルク制限や電圧制限をしたが、これに限らない。たとえば、抵抗体Ｒｃ１の抵抗値ｒ１と抵抗体Ｒｃ２の抵抗値ｒ２とを同一としたり、抵抗体Ｒｄ１の抵抗値ｒ３と抵抗体Ｒｄ２の抵抗値ｒ４とを同一としたりする場合、第１充電経路と第２充電経路とで抵抗値に相違が生じない。このため、上記制限も不要となる。

異常箇所に応じてフェールセーフ処理を変更すること自体必須ではないことについては、上記第５の実施形態において例示したとおりである。ただし、異常が検出される場合、モータジェネレータ１０の駆動を禁止して且つ異常がある旨報知する処理を行なうことが望ましい。

「停止手段について」
ショート異常時にのみ適用されるものに限らないことについては、「フェールセーフ手段について」の欄に記載したとおりである。

「アクティブゲート制御の停止条件（所定の条件）について」
上記第４の実施形態（図１１）においては、トルク指令値Ｔｒｑ＊が閾値Ｔｒｑｔｈ以上であることを条件にアクティブゲート制御を実行し、閾値Ｔｒｑｔｈを電圧ＶＨに応じて可変設定したがこれに限らない。たとえば、閾値Ｔｒｑｔｈを固定値としてもよく、またたとえば、電圧ＶＨが規定値未満である場合にアクティブゲート制御を禁止してもよい。

「電源用開閉手段について」
リレーＳＭＲを高電圧バッテリ１２の正極側および負極側のいずれか一方に限って備えてもよい。

「貯蔵手段について」
高電圧バッテリ１２に限らない。たとえば、燃料電池であってもよい。

「駆動対象スイッチング素子について」
ＩＧＢＴに限らず、たとえばＮチャネルＭＯＳ電界効果トランジスタであってもよい。もっともこれに限らず、たとえばＰチャネルＭＯＳ電界効果トランジスタであってもよい。ただし、この場合、開閉する流通経路の一方の端部（ソース）に対する開閉制御端子（ゲート）の電位差をマイナスとすることでオン状態となるものであるため、オフ操作に際して、ゲートに正の電荷を充電することとなる。

「電力変換回路について」
コンバータＣＮＶを備えず、直流交流変換回路（インバータＩＮＶ）のみとしてもよい。また、インバータＩＮＶとしては、車載主機としての回転機に接続されるものに限らず、たとえば車載空調装置のコンプレッサに内蔵される回転機に接続されるものであってもよい。また、インバータＩＮＶを備えるものに限らず、たとえば高電圧バッテリ１２の電圧を降圧して低電圧バッテリ１６に出力する降圧コンバータを備えるものであってもよい。

１０…モータジェネレータ（回転機の一実施形態）、１２…高電圧バッテリ（貯蔵手段の一実施形態）、Ｐｄｄ１，Ｐｄｄ２…放電用スイッチング素子、Ｒｄ１，Ｒｄ２…抵抗体。

Claims (21)

1. 電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれか一方から他方へと切り替えるべく前記他方とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する際に用いられて且つ、前記開閉制御端子に接続される充電経路を備え、
   前記充電経路は、プリドライブ用スイッチング素子（Ｐｄｃ１，Ｐｄｃ２，Ｐｄｄ１，Ｐｄｄ２）および抵抗体（Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２）の直列接続体であり、
   前記プリドライブ用スイッチング素子および抵抗体の接続点の電位を入力信号として入力する入力手段（４０，４２，４４，４６,４７，５８，６０）と、
   前記入力信号に基づき、前記プリドライブ用スイッチング素子および前記抵抗体のオープン異常またはショート異常の有無を診断する診断手段（３２）と、
   を備えることを特徴とする駆動対象スイッチング素子の駆動装置。
2. 電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれか一方から他方へと切り替えるべく前記他方とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する際に用いられて且つ、前記開閉制御端子に接続される充電経路を備え、
   前記充電経路は、プリドライブ用スイッチング素子（Ｐｄｃ１，Ｐｄｃ２，Ｐｄｄ１，Ｐｄｄ２）および抵抗体（Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２）の直列接続体であり、
   前記プリドライブ用スイッチング素子および抵抗体の接続点の電位を入力信号として入力する入力手段（４０，４２，４４，４６,４７，５８，６０）と、
   前記入力信号に基づき、前記プリドライブ用スイッチング素子のショート異常または前記抵抗体のオープン異常の有無を診断する診断手段（３２）と、
   を備えることを特徴とする駆動対象スイッチング素子の駆動装置。
3. 前記充電経路は、第１充電経路（Ｐｄｃ１，Ｐｄｄ１）および該第１充電経路とは別の第２充電経路（Ｐｄｃ２，Ｐｄｄ２）を備え、
   前記第１充電経路および前記第２充電経路のそれぞれは、プリドライブ用スイッチング素子および抵抗体の直列接続体であり、
   前記他方の状態への切替に際して前記充電経路の少なくとも一部を閉状態とした後、前記第１充電経路および前記第２充電経路のうち閉状態となるものを変更すべく前記プリドライブ用スイッチング素子を操作する変更手段を備え、
   前記入力手段は、前記第１充電経路および前記第２充電経路のそれぞれを構成する前記プリドライブ用スイッチング素子および抵抗体の接続点について、それらの電位を入力信号として入力するものであり、
   前記診断手段は、前記第１充電経路および前記第２充電経路のそれぞれの前記入力信号に基づき、前記異常の有無を診断することを特徴とする請求項１または２記載の駆動対象スイッチング素子の駆動装置。
4. 前記診断手段は、前記第１充電経路および前記第２充電経路のそれぞれの前記入力信号に基づき、前記第１充電経路および前記第２充電経路のいずれに異常があるかを識別する識別手段を備えることを特徴とする請求項３記載の駆動対象スイッチング素子の駆動装置。
5. 前記診断手段は、前記一方の状態が指令されているときにおける前記入力信号に基づき前記充電経路の異常の有無を診断する機能を備え、
   前記プリドライブ用スイッチング素子に並列接続される抵抗体である電位固定用抵抗体（２４，２６，２８，３０）を備えることを特徴とする請求項１〜４のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
6. 前記駆動対象スイッチング素子は、その開閉対象とする流通経路の一方の端部と前記開閉制御端子との間の電位差（Ｖｇｅ）に応じてオン・オフされるものであり、
   前記診断手段は、前記入力信号に加えて、前記電位差の検出値に基づき、前記抵抗体および前記プリドライブ用スイッチング素子のいずれに異常があるかを識別する識別手段を備えることを特徴とする請求項１〜５のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
7. 前記診断手段は、前記第１充電経路に関する前記入力信号と前記第２充電経路に関する前記入力信号との差信号（Δｎｄ）に基づき、前記診断を行なうことを特徴とする請求項３記載の駆動対象スイッチング素子の駆動装置。
8. 前記診断手段は、前記差信号と閾値との大小比較に基づき前記診断を行なうことを特徴とする請求項７記載の駆動対象スイッチング素子の駆動装置。
9. 前記診断手段は、前記第１充電経路に関する前記入力信号と前記第２充電経路に関する前記入力信号との大小比較を行なう直接比較手段（５８）を備え、該直接比較手段の比較結果に基づき、前記診断を行なうことを特徴とする請求項３記載の駆動対象スイッチング素子の駆動装置。
10. 前記第１充電経路の閉状態時における抵抗値と、前記第２充電経路の閉状態時における抵抗値とは互いに相違しており、
    前記診断手段は、前記第１充電経路に関する前記入力信号および前記第２充電経路に関する前記入力信号の一対の入力信号について、それらのいずれか一方をオフセット補正したものといずれか他方との大小比較を行なうオフセット比較手段（６０）を備え、
    前記直接比較手段および前記オフセット比較手段の比較結果に基づき、前記診断を行なうことを特徴とする請求項９記載の駆動対象スイッチング素子の駆動装置。
11. 前記第１充電経路の閉状態時における抵抗値は、前記第２充電経路の閉状態時における抵抗値よりも大きく、
    前記診断手段によって、前記第１充電経路を構成するプリドライブ用スイッチング素子のオープン異常、または前記第１充電経路を構成する抵抗体の異常がある旨診断される場合、前記駆動対象スイッチング素子を流れる電流量、および前記駆動対象スイッチング素子のオフ状態が継続される場合にその流通経路の両端に印加される電圧の少なくとも一方を制限する制限処理、および前記第２充電経路を用いて前記他方の状態への切替処理を行なうフェールセーフ手段を備えることを特徴とする請求項３記載の駆動対象スイッチング素子の駆動装置。
12. 前記第１充電経路の閉状態時における抵抗値は、前記第２充電経路の閉状態時における抵抗値よりも大きく、
    前記診断手段によって、前記第２充電経路を構成するプリドライブ用スイッチング素子のオープン異常、または前記第２充電経路を構成する抵抗体の異常がある旨診断される場合、前記第１充電経路を用いて前記他方の状態への切替処理を行なうフェールセーフ手段を備えることを特徴とする請求項３または１１記載の駆動対象スイッチング素子の駆動装置。
13. 前記診断手段によって、前記第１充電経路を構成するプリドライブ用スイッチング素子および前記第２充電経路を構成するプリドライブ用スイッチング素子の少なくとも一方にショート異常がある旨診断される場合、前記駆動対象スイッチング素子の駆動を停止する停止手段を備えることを特徴とする請求項３，１１または１２記載の駆動対象スイッチング素子の駆動装置。
14. 電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれか一方から他方へと切り替えるべく前記他方とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する際に用いられて且つ、前記開閉制御端子に接続される第１充電経路（Ｐｄｃ１，Ｐｄｄ１）および該第１充電経路とは別の第２充電経路（Ｐｄｃ２，Ｐｄｄ２）であって、プリドライブ用スイッチング素子および抵抗体の直列接続体からなる前記第１充電経路及び前記第２充電経路と、
    前記他方の状態への切替に際して前記充電経路の少なくとも一部を閉状態とした後、前記第１充電経路および前記第２充電経路のうち閉状態となるものを変更すべく前記プリドライブ用スイッチング素子を操作する変更手段と、
    前記第１充電経路および前記第２充電経路のそれぞれを構成する前記プリドライブ用スイッチング素子および抵抗体の接続点について、それらの電位を入力信号として入力する入力手段（４０，４２，４４，４６,４７，５８，６０）と、
    前記第１充電経路および前記第２充電経路のそれぞれの前記入力信号に基づき、異常の有無を診断する診断手段（３２）と、
    を備え、
    前記診断手段は、前記第１充電経路に関する前記入力信号と前記第２充電経路に関する前記入力信号との差信号（Δｎｄ）に基づき、前記診断を行なうことを特徴とする駆動対象スイッチング素子の駆動装置。
15. 前記診断手段は、前記差信号と閾値との大小比較に基づき前記診断を行なうことを特徴とする請求項１４記載の駆動対象スイッチング素子の駆動装置。
16. 電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれか一方から他方へと切り替えるべく前記他方とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する際に用いられて且つ、前記開閉制御端子に接続される第１充電経路（Ｐｄｃ１，Ｐｄｄ１）および該第１充電経路とは別の第２充電経路（Ｐｄｃ２，Ｐｄｄ２）であって、プリドライブ用スイッチング素子および抵抗体の直列接続体からなる前記第１充電経路及び前記第２充電経路と、
    前記他方の状態への切替に際して前記充電経路の少なくとも一部を閉状態とした後、前記第１充電経路および前記第２充電経路のうち閉状態となるものを変更すべく前記プリドライブ用スイッチング素子を操作する変更手段と、
    前記第１充電経路および前記第２充電経路のそれぞれを構成する前記プリドライブ用スイッチング素子および抵抗体の接続点について、それらの電位を入力信号として入力する入力手段（４０，４２，４４，４６,４７，５８，６０）と、
    前記第１充電経路および前記第２充電経路のそれぞれの前記入力信号に基づき、異常の有無を診断する診断手段（３２）と、
    を備え、
    前記診断手段は、前記第１充電経路に関する前記入力信号と前記第２充電経路に関する前記入力信号との大小比較を行なう直接比較手段（５８）を備え、該直接比較手段の比較結果に基づき、前記診断を行なうことを特徴とする駆動対象スイッチング素子の駆動装置。
17. 前記第１充電経路の閉状態時における抵抗値と、前記第２充電経路の閉状態時における抵抗値とは互いに相違しており、
    前記診断手段は、前記第１充電経路に関する前記入力信号および前記第２充電経路に関する前記入力信号の一対の入力信号について、それらのいずれか一方をオフセット補正したものといずれか他方との大小比較を行なうオフセット比較手段（６０）を備え、
    前記直接比較手段および前記オフセット比較手段の比較結果に基づき、前記診断を行なうことを特徴とする請求項１６記載の駆動対象スイッチング素子の駆動装置。
18. 前記駆動対象スイッチング素子は、車載主機としての回転機（１０）と、該回転機に供給するための電気エネルギを貯蔵する貯蔵手段（１２）との間に設けられる電力変換回路（ＩＮＶ，ＣＮＶ）を構成するものであり、
    前記変更手段による変更は、前記回転機を駆動すべく前記駆動対象スイッチング素子をオン・オフする状況下において所定の条件が成立する場合に停止されるものであり、
    前記診断手段は、前記電力変換回路の駆動開始に際して、前記所定の条件が成立しているかいないかにかかわらず、前記変更手段による変更処理を行わせつつ前記診断を行なうことを特徴とする請求項３，４，７〜１７のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
19. 前記駆動対象スイッチング素子は、車載主機としての回転機と、該回転機に供給するための電気エネルギを貯蔵する貯蔵手段との間に設けられる電力変換回路を構成するものであり、
    前記貯蔵手段および前記電力変換回路間には、それらの間を電気的に開閉する電源用開閉手段（ＳＭＲ）が備えられ、
    前記診断手段は、前記電源用開閉手段が閉状態とされるのに先立って前記診断を行なうことを特徴とする請求項１〜１８のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
20. 前記診断手段は、前記プリドライブ用スイッチング素子のスイッチング状態の切替が指示される状況下、一定時間以内に切り替えがなされない場合に前記駆動対象スイッチング素子の駆動に関する異常がある旨診断することを特徴とする請求項１〜１９のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
21. 電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれか一方から他方へと切り替えるべく前記他方とするための電荷を前記駆動対象スイッチング素子の開閉制御端子に充電する際に用いられて且つ、前記開閉制御端子に接続される充電経路を備え、
    前記充電経路は、プリドライブ用スイッチング素子（Ｐｄｃ１，Ｐｄｃ２，Ｐｄｄ１，Ｐｄｄ２）および抵抗体（Ｒｃ１，Ｒｃ２，Ｒｄ１，Ｒｄ２）の直列接続体であり、
    前記プリドライブ用スイッチング素子および抵抗体の接続点の電位を入力信号として入力する入力手段（４０，４２，４４，４６,４７，５８，６０）と、
    前記入力信号に基づき、前記駆動対象スイッチング素子の駆動に関する異常の有無を診断する診断手段（３２）と、
    を備え、
    前記駆動対象スイッチング素子は、その開閉対象とする流通経路の一方の端部と前記開閉制御端子との間の電位差（Ｖｇｅ）に応じてオン・オフされるものであり、
    前記診断手段は、前記入力信号に加えて、前記電位差の検出値に基づき、前記抵抗体および前記プリドライブ用スイッチング素子のいずれに異常があるかを識別する識別手段を備えることを特徴とする駆動対象スイッチング素子の駆動装置。

Images