[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5845775B2 - 薄膜個片の接合方法 - Google Patents

薄膜個片の接合方法 Download PDF

Info

Publication number
JP5845775B2
JP5845775B2 JP2011209773A JP2011209773A JP5845775B2 JP 5845775 B2 JP5845775 B2 JP 5845775B2 JP 2011209773 A JP2011209773 A JP 2011209773A JP 2011209773 A JP2011209773 A JP 2011209773A JP 5845775 B2 JP5845775 B2 JP 5845775B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
film pieces
support layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011209773A
Other languages
English (en)
Other versions
JP2013073959A (ja
Inventor
章 古谷
章 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011209773A priority Critical patent/JP5845775B2/ja
Priority to US13/627,150 priority patent/US8778112B2/en
Publication of JP2013073959A publication Critical patent/JP2013073959A/ja
Application granted granted Critical
Publication of JP5845775B2 publication Critical patent/JP5845775B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/16—Processes, not specifically provided for elsewhere, for producing decorative surface effects for applying transfer pictures or the like
    • B44C1/165—Processes, not specifically provided for elsewhere, for producing decorative surface effects for applying transfer pictures or the like for decalcomanias; sheet material therefor
    • B44C1/17—Dry transfer
    • B44C1/1733—Decalcomanias applied under pressure only, e.g. provided with a pressure sensitive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00—Moulds or cores; Details thereof or accessories therefor
    • B29C33/44—Moulds or cores; Details thereof or accessories therefor with means for, or specially constructed to facilitate, the removal of articles, e.g. of undercut articles
    • B29C33/52—Moulds or cores; Details thereof or accessories therefor with means for, or specially constructed to facilitate, the removal of articles, e.g. of undercut articles soluble or fusible
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B44—DECORATIVE ARTS
    • B44C—PRODUCING DECORATIVE EFFECTS; MOSAICS; TARSIA WORK; PAPERHANGING
    • B44C1/00—Processes, not specifically provided for elsewhere, for producing decorative surface effects
    • B44C1/16—Processes, not specifically provided for elsewhere, for producing decorative surface effects for applying transfer pictures or the like
    • B44C1/165—Processes, not specifically provided for elsewhere, for producing decorative surface effects for applying transfer pictures or the like for decalcomanias; sheet material therefor
    • B44C1/175—Transfer using solvent
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/12—Bonding of a preformed macromolecular material to the same or other solid material such as metal, glass, leather, e.g. using adhesives
    • C08J5/122—Bonding of a preformed macromolecular material to the same or other solid material such as metal, glass, leather, e.g. using adhesives using low molecular chemically inert solvents, swelling or softening agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H01L2924/0464—14th Group
    • H01L2924/04642—SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1111—Using solvent during delaminating [e.g., water dissolving adhesive at bonding face during delamination, etc.]
    • Y10T156/1116—Using specified organic delamination solvent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Die Bonding (AREA)
  • Micromachines (AREA)

Description

本発明は、薄膜個片の接合方法に関し、例えば、複数の薄膜個片を基板に接合する薄膜個片の接合方法に関する。
半導体素子等を基板に接合する技術が開発されている。例えば、非特許文献１には、ＩｎＧａＡｓＰ／ＩｎＰをシリコン（Ｓｉ）基板に接合する技術が記載されている。半導体素子等を基板に接合する方法として、基板に複数の薄膜個片を接合する技術が知られている
イーシーオーシー ２００９、２０−２４ セプテンバー、２００９、ウィーン、オーストリア（ECOC 2009, 20-24September, 2009, Vienna, Austria）
複数の薄膜個片を基板に接合するには、例えば、複数の薄膜個片の上面を仮固定層等を介し仮の基板に固定し、薄膜個片の下面を基板に接合する方法を用いる。この場合、薄膜個片の膜厚が薄いため、仮固定層が厚いと、薄膜個片の下面（接合面）が仮固定層により汚染されてしまう可能性がある。一方、仮固定層が薄いと、薄膜個片が仮固定層から脱離してしまう可能性がある。
本発明は、上記課題に鑑みなされたものであり、薄膜個片の接合面の汚染および薄膜個片の支持層からの脱離を抑制することを目的とする。
本発明は、複数の薄膜個片の上面上にそれぞれ支持層を形成する工程と、第１基板の下面に設けられた仮固定層が前記複数の薄膜個片の上面および側面の少なくとも一部に接するように前記複数の薄膜個片を前記仮固定層を介し前記第１基板に仮固定する工程と、前記複数の薄膜個片の下面を第２基板に接合する工程と、前記支持層および前記仮固定層の少なくとも一方を除去することにより、前記第１基板を前記複数の薄膜個片から剥離する工程と、を含むことを特徴とする薄膜個片の接合方法である。本発明によれば、薄膜個片の接合面の汚染および薄膜個片の支持層からの脱離を抑制することができる。
上記構成において、前記複数の薄膜個片の少なくとも一つは膜厚が他の薄膜個片と異なる構成とすることができる。
上記構成において、前記複数の薄膜個片を前記仮固定層を介し前記第１基板に仮固定する工程の前に、前記複数の薄膜個片を第３基板上に配列させる工程を含む構成とすることができる。
上記構成において、前記第３基板の上面の凹凸は、前記第２基板の上面の凹凸に対応している構成とすることができる。
上記構成において、前記支持層を形成する工程は、第４基板上に配列された前記複数の薄膜個片の少なくとも一つ上に第１支持層を形成する工程と、前記第１支持層上に、前記第１支持層より粘性の高い第２支持層を形成する工程を含む構成とすることができる。
上記構成において、前記複数の薄膜個片の少なくとも１つは、オーバーハング部を有する構成とすることができる。
本発明によれば、薄膜個片の接合面の汚染および薄膜個片の支持層からの脱離を抑制することができる。
図１（ａ）から図１（ｃ）は、比較例に係る薄膜個片の接合方法を示す断面図である。 図２（ａ）から図２（ｃ）は、実施例１に係る薄膜個片の接合方法を示す断面図（その１）である。 図３（ａ）および図３（ｂ）は、実施例１に係る薄膜個片の接合方法を示す断面図（その２）である。 図４（ａ）および図４（ｂ）は、実施例１の変形例を示す断面図である。 図５（ａ）から図５（ｃ）は、薄膜個片上に支持層を形成する方法を示す断面図（その１）である。 図６（ａ）から図６（ｃ）は、薄膜個片上に支持層を形成する方法を示す断面図（その２）である。
まず、仮固定層を用いた複数の薄膜個片の接合方法について説明する。図１（ａ）から図１（ｃ）は、比較例に係る薄膜個片の接合方法を示す断面図である。図１（ａ）に示すように、基板３０上に、複数の薄膜個片１０ａから１０ｄを配列させる。例えば、薄膜個片１０ａから１０ｄは膜厚および下面の面積が異なる。また、薄膜個片１０ｄには、オーバーハング部１２が設けられている。このオーバーハング部１２は、トランジスタのゲート電極の形状を反映したものである。このような構造を有する基板３０の表面に対して、下面に仮固定層４０が設けられた基板５０を押圧する。これにより。薄膜個片１０ａから１０ｄが仮固定層４０に埋め込まれる。この後、紫外線を照射することにより、仮固定層４０を硬化させる。
図１（ｂ）に示すように、複数の薄膜個片１０ａから１０ｄを基板３０から剥がし、基板６０に接合させる（矢印参照）。接合の方法としては、薄膜個片１０ａから１０ｄの下面および基板６０の上面に真空槽中でＡｒイオンを照射して、これらの面を活性化する。その後、薄膜個片１０ａから１０ｄと基板６０とを接合する方法がある。また、薄膜個片１０ａから１０ｄと基板６０とを圧接したまま熱処理を加える方法がある。このように、接合の方法は、適宜採用することができる。図１（ｃ）のように、仮固定層４０を溶媒に溶解させることにより、基板５０を複数の薄膜個片１０ａから１０ｄから剥離する（矢印参照）。以上により、基板６０上に薄膜個片１０ａから１０ｄを接合することができる。
図１（ａ）のように、複数の薄膜個片１０ａから１０ｄは、ピンセット等で取り扱いが難しい程度の厚さである。例えば、複数の薄膜個片１０ａから１０ｄのうち少なくとも１つの膜厚は数μｍから数１００μｍである。このため、仮固定層４０を用い、複数の薄膜個片１０ａから１０ｄを仮固定するためには、仮固定層４０の下面と基板３０とのギャップＧ１を狭くすることになる。このため、仮固定層４０の成分により薄膜個片１０ａから１０ｄの下面が汚染されてしまう可能性がある。一方、ギャップＧ１を大きくすると、薄くて上面の面積が小さい薄膜個片１０ｃは、仮固定層４０に接する面積が小さくなってしまう。このため、薄膜個片１０ｃが仮固定層４０から脱離してしまう可能性がある。さらに、薄膜個片１０ｄのように、オーバーハング部１２を有する場合、オーバーハング部１２下に空洞４２が形成される可能性がある。空洞４２が形成された場合、その後接合のため真空槽で真空に引いたり熱処理を加えたりする際に、空洞４２が破裂する可能性がある。
以下の実施例においては、上記問題を解決するため、複数の薄膜個片１０ａから１０ｄの上面に支持層を設ける。
図２（ａ）から図３（ｂ）は、実施例１に係る薄膜個片の接合方法を示す断面図である。図２（ａ）のように、例えばサファイア基板等の基板３０（第３基板）上に複数の薄膜個片１０ａから１０ｄを配列する。複数の薄膜個片１０ａから１０ｄは、基板３０の上面に置かれているだけでもよいし、基板３０に吸着されていてもよい。複数の薄膜個片１０ａから１０ｄを基板３０に吸着させる方法としては、例えば真空吸着または静電吸着がある。各薄膜個片１０ａから１０ｄの上面には支持層２０が形成されている。支持層２０は少なくとも最も厚い薄膜個片より厚いことが好ましい。支持層２０の膜厚は例えば数μｍから数１００μｍとすることができる。薄膜個片１０ａから１０ｄに形成する支持層２０は全て同じ膜厚である必要はなく、適宜、薄膜個片により異なる膜厚をとることもできる。支持層２０としては、例えばフォトレジストを用いることができる。支持層２０の形成方法については後述する。
図２（ｂ）に示すように、例えばサファイア基板等の基板５０（第１基板）の下面に紫外線硬化接着剤等の仮固定層４０を塗布する。仮固定層４０の厚さは、支持層２０の膜厚等に応じて適宜設定することができる。例えば２０μｍとすることができる。基板５０を支持層２０に押圧する（矢印参照）。これにより、支持層２０の一部が仮固定層４０に埋もれる。これにより、支持層２０の上面の全面及び側面の少なくとも一部が仮固定層４０に接する。基板５０を介し紫外線を照射することにより、仮固定層４０を硬化させる。これにより、仮固定層４０を介し複数の薄膜個片１０ａから１０ｄが基板３０に仮固定される。仮固定層４０として、例えば熱可塑性の樹脂を用いてもよい。しかしながら、仮固定層４０として紫外線硬化接着剤を用いることにより、基板３０の押圧および仮固定をいずれも室温で行なうことができる。
図２（ｃ）に示すように、基板３０を剥離する。複数の薄膜個片１０ａから１０ｄが基板３０上に固定されていない場合は、基板３０を外すだけでよい。また、複数の薄膜個片１０ａから１０ｄが基板３０上に吸着されている場合は、吸着力を開放すればよい。
図３（ａ）に示すように、複数の薄膜個片１０ａから１０ｄの下面を例えばＳｉＣ基板である基板６０（第２基板）の上面に接合させる。接合方法としては、例えば表面活性化接合法（surface
activation bonding）を用いることができる。例えば、超高真空中において、薄膜個片１０ａから１０ｄの下面と基板６０の上面とにＡｒイオン等を照射する。これにより、表面が活性化する。薄膜個片１０ａから１０ｄの下面と基板６０の上面とを常温において密着させることにより、薄膜個片１０ａから１０ｄと基板６０とが接合する。接合の方法しては、薄膜個片１０ａから１０ｄと基板６０とを圧接したまま熱処理を加える方法等、適宜採用することができる。
図３（ｂ）のように、基板５０および６０を支持層２０が可溶な溶媒に湿潤させる。例えば、支持層２０がフォトレジストの場合、溶媒としてアセトン等の有機溶媒を用いることができる。仮固定層４０が複数の薄膜個片１０ａから１０ｅまで達していないため、支持層２０が溶解することにより、基板５０を複数の薄膜個片１０ａから１０ｄから剥離することができる。基板５０の複数の薄膜個片からの剥離は、支持層２０および仮固定層４０の少なくとも一方を除去することにより行なうことができる。以上により、基板６０に複数の薄膜個片１０ａから１０ｄを接合させることができる。
実施例１によれば、図２（ｂ）のように、複数の薄膜個片１０ａから１０ｄの上面上に支持層２０が形成されている。仮固定層４０が、複数の支持層２０の上面および側面の少なくとも一部に接するように複数の薄膜個片１０ａから１０ｄを仮固定する。これにより、仮固定層４０の下面と基板３０とのギャップＧ２を大きくできる。よって、仮固定層４０の成分により複数の薄膜個片１０ａから１０ｄの下面が汚染されることを抑制できる。薄くて上面の面積が小さい薄膜個片１０ｃにおいても、仮固定層４０に接する支持層２０の側面の高さＨを大きくできる。このため、支持層２０が仮固定層４０に接触する面積を大きくできる。よって、複数の薄膜個片１０ｃが仮固定層４０から脱離することを抑制できる。

複数の薄膜個片１０ａから１０ｄは全て同じ大きさでもよい。しかしながら、複数の薄膜個片の少なくとも一つは膜厚が他の薄膜個片と異なる場合、図１（ａ）から図１（ｄ）に示した比較例のように、薄膜個片１０ａから１０ｄが仮固定層４０に埋め込まれる深さが異なってしまう。このため、仮固定層４０を全ての薄膜個片１０ａから１０ｄに合った深さに埋め込むことが難しい。一方、実施例１によれば、支持層２０を仮固定層４０に埋め込むため、全ての薄膜個片１０ａから１０ｄを十分に仮固定することができる。
また、複数の薄膜個片の少なくとも１つがオーバーハング部１２を有する場合、比較例においては、図１（ａ）のように、薄膜個片１０ｄのオーバーハング部１２の下に空洞４２が形成される場合がある。一方、実施例１によれば、支持層２０により、オーバーハング部１２の下を埋め込むことにより、仮固定層４０を用い薄膜個片１０ｄのオーバーハング部１２の下に空洞が形成されることを抑制することができる。
また、実施例１においては、図２（ａ）のように、複数の薄膜個片１０ａを仮固定層４０を介し基板５０に仮固定する工程の前に、複数の薄膜個片１０ａから１０ｄを基板３０上に配列させる。これにより、複数の薄膜個片１０ａから１０ｄの仮面を同一平面上に配置することができる。よって、図３（ａ）のように、基板６０に複数の薄膜個片１０ａから１０ｄを接合する際に、複数の薄膜個片１０ａから１０ｄと基板６０を隙間無く接合させることができる。
図４（ａ）および図４（ｂ）は、実施例１の変形例を示す断面図である。図４（ａ）に示すように、凹凸のある基板３０ａ上に複数の薄膜個片１０ａから１０ｄを配列させる。その後、実施例１の図２（ｂ）から図２（ｃ）の工程を行なう。図４（ｂ）に示すように、基板３０ａの凹凸に対応する凹凸を有する基板６０ａに複数の薄膜個片１０ａから１０ｄを接合させる。その後、図３（ｂ）の工程を行なう。
このように、基板３０ａの上面の凹凸は、基板６０ａの上面の凹凸に対応していることが好ましい。これにより、複数の薄膜個片１０ａから１０ｄと基板６０ａとを隙間無く接合させることができる。
図５（ａ）から図６（ｃ）は、薄膜個片上に支持層を形成する方法を示す断面図である。薄膜個片として薄膜個片１０ｄを例に説明する。図５（ａ）に示すように、例えばＧａＡｓ基板である基板７０（第４基板）上に例えばＡｌＡｓからなる犠牲層７２を挟み半導体デバイスを形成する。半導体デバイスが薄膜個片１０ｄに対応する。半導体デバイスは、例えばIII−Ｖ族化合物半導体を用いた半導体デバイスである。各半導体デバイス間は基板７０までのエッチングにより分離されている。
図５（ｂ）に示すように、基板７０上にフォトレジストを塗布する。例えば、フォトレジストは、粘性の低い液体状のものを滴下し基板７０の表面に湿潤したのちスピンコートする方法により塗布する。これにより、フォトレジストからなる塗布層が薄膜個片１０ｄ上に形成される。その後プリベークする。これにより、塗布層から第１支持層２２が形成される。フォトレジストは粘性が低いため、オーバーハング部１２の下が空洞になることを抑制できる。
図５（ｃ）に示すように、フォトマスクを用い露光、現像することにより、半導体デバイス（すなわち薄膜個片）毎に第１支持層２２を残存させる。このとき、第１支持層２２の幅は、半導体デバイスと同じ幅でもよいが、図５（ｃ）のように、半導体デバイスよりやや小さくてもよい。なお、第１支持層２２は、フォトレジスト以外の樹脂でもよく、エッチング等により分離してもよい。
図６（ａ）に示すように、第１支持層２２上にフィルム状のレジストを貼り付ける。図６（ｂ）に示すように、フォトマスクを用い露光、現像することにより、第１支持層２２毎に第２支持層２４を残存させる。第２支持層２４の幅は、第１支持層２２と同じ幅でもよいが、図６（ｂ）のように、第１支持層２２と異なっていてもよい。第２支持層２４は、フォトレジスト以外の樹脂でもよく、エッチング等により分離してもよい。第１支持層２２と第２支持層２４とから支持層２０が形成される。
図６（ｃ）に示すように、基板７０を希釈フッ酸中に浸す。ＡｌＡｓからなる犠牲層が選択的に溶解する。これにより、上面に支持層２０が形成された薄膜個片１０ｄが個片化される。図６（ｃ）のように、基板７０から薄膜個片を剥離する方法として、犠牲層をエッチングする方法がある。この方法以外にも、基板を選択的にエッチングする方法、基板を研削研磨する方法等を用いることもできる。
オーバーハング部１２がない場合または第１支持層２２で十分な厚さを確保できる場合には、第２支持層２４を形成せず第１支持層２２を支持層２０とすることもできる。
しかしながら、支持層２０を形成する工程は、基板７０上に配列された複数の薄膜個片の少なくとも一つ上に塗布された塗布層から第１支持層２２を形成する工程と、第１支持層２２上に、塗布層より粘性の高い第２支持層２４を形成する工程を含むことが好ましい。粘性の低い塗布層を塗布することにより第１支持層２２を形成する。これにより、薄膜個片となるデバイスを埋め込み易くなる。粘性の高い第２支持層２４を用いることにより支持層２０を厚く形成することができる。
実施例においては、薄膜個片の例としてIII-Ｖ族化合物半導体デバイスをＳｉＣ基板上に接合する例を説明したが、その他デバイスまたは部品を所望の基板に接合することができる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ａ−１０ｄ 薄膜個片
２０ 支持層
２２ 第１支持層
２４ 第２支持層
３０ 基板（第３基板）
４０ 仮固定層
５０ 基板（第１基板）
６０ 基板（第２基板）
７０ 基板（第４基板）

Claims (5)

  1. 複数の薄膜個片の上面上にそれぞれ支持層を形成する工程と、
    第１基板の下面に設けられた仮固定層が前記支持層の上面および側面の少なくとも一部に接するように前記複数の薄膜個片を前記支持層および前記仮固定層を介し前記第１基板に仮固定する工程と、
    前記複数の薄膜個片の下面を第２基板に接合する工程と、
    前記支持層および前記仮固定層の少なくとも一方を除去することにより、前記第１基板を前記複数の薄膜個片から剥離する工程と、
    を含み、
    前記複数の薄膜個片の少なくとも一つは膜厚が他の薄膜個片と異なり、
    前記仮固定する工程において、前記仮固定層は、前記支持層の側面の少なくとも一部と接し、前記複数の薄膜個片のいずれとも接しないことを特徴とする薄膜個片の接合方法。
  2. 前記複数の薄膜個片を前記支持層および前記仮固定層を介し前記第１基板に仮固定する工程の前に、前記複数の薄膜個片を第３基板上に配列させる工程を含むことを特徴とする請求項１に記載の薄膜個片の接合方法。
  3. 複数の薄膜個片の上面上にそれぞれ支持層を形成する工程と、
    第１基板の下面に設けられた仮固定層が前記支持層の上面および側面の少なくとも一部に接するように前記複数の薄膜個片を前記支持層および前記仮固定層を介し前記第１基板に仮固定する工程と、
    前記複数の薄膜個片の下面を第２基板に接合する工程と、
    前記支持層および前記仮固定層の少なくとも一方を除去することにより、前記第１基板を前記複数の薄膜個片から剥離する工程と、
    前記複数の薄膜個片を前記支持層および前記仮固定層を介し前記第１基板に仮固定する工程の前に、前記複数の薄膜個片を第３基板上に配列させる工程と、
    を含み、
    前記第３基板の上面の凹凸は、前記第２基板の上面の凹凸に対応していることを特徴とする薄膜個片の接合方法。
  4. 複数の薄膜個片の上面上にそれぞれ支持層を形成する工程と、
    第１基板の下面に設けられた仮固定層が前記支持層の上面および側面の少なくとも一部に接するように前記複数の薄膜個片を前記支持層および前記仮固定層を介し前記第１基板に仮固定する工程と、
    前記複数の薄膜個片の下面を第２基板に接合する工程と、
    前記支持層および前記仮固定層の少なくとも一方を除去することにより、前記第１基板を前記複数の薄膜個片から剥離する工程と、
    を含み、
    前記支持層を形成する工程は、第４基板上に配列された前記複数の薄膜個片の少なくとも一つ上に塗布された塗布層から第１支持層を形成する工程と、前記第１支持層上に、前記塗布層より粘性の高い第２支持層を形成する工程を含むことを特徴とする薄膜個片の接合方法。
  5. 前記複数の薄膜個片の少なくとも１つは、オーバーハング部を有することを特徴とする請求項１から４のいずれか一項に記載の薄膜個片の接合方法。
JP2011209773A 2011-09-26 2011-09-26 薄膜個片の接合方法 Expired - Fee Related JP5845775B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011209773A JP5845775B2 (ja) 2011-09-26 2011-09-26 薄膜個片の接合方法
US13/627,150 US8778112B2 (en) 2011-09-26 2012-09-26 Method for bonding thin film piece

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011209773A JP5845775B2 (ja) 2011-09-26 2011-09-26 薄膜個片の接合方法

Publications (2)

Publication Number Publication Date
JP2013073959A JP2013073959A (ja) 2013-04-22
JP5845775B2 true JP5845775B2 (ja) 2016-01-20

Family

ID=47909932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011209773A Expired - Fee Related JP5845775B2 (ja) 2011-09-26 2011-09-26 薄膜個片の接合方法

Country Status (2)

Country Link
US (1) US8778112B2 (ja)
JP (1) JP5845775B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5845775B2 (ja) * 2011-09-26 2016-01-20 住友電気工業株式会社 薄膜個片の接合方法
WO2016022528A1 (en) * 2014-08-05 2016-02-11 Uniqarta, Inc. Setting up ultra-small or ultra-thin discrete components for easy assembly
JP7056436B2 (ja) * 2018-07-24 2022-04-19 住友電気工業株式会社 光半導体素子の製造方法、サセプタおよびその製造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4081282A (en) * 1975-11-03 1978-03-28 Seal Incorporated Dry transfer image systems with non-light sensitive frangible layer
EP0015100B1 (en) * 1979-02-26 1983-08-17 National Research Development Corporation Method of incorporating a distributed microwave circuit element in a microwave integrated circuit
US4439506A (en) * 1981-05-28 1984-03-27 Ricoh Co., Ltd. Multilayer electrophotographic element containing a trisazo charge carrier generating substance and an anthracene or divinyl benzene charge carrier transfer substance
US4992353A (en) * 1989-03-27 1991-02-12 Polaroid Corporation Image-receiving element for adhesively bondable diffusion transfer photograph
US5171650A (en) * 1990-10-04 1992-12-15 Graphics Technology International, Inc. Ablation-transfer imaging/recording
ES2172528T3 (es) * 1992-11-18 2002-10-01 Pgi Graphics Imaging Llc Produccion por encargo de peliculas de formacion de imagenes por transferencia de ablacion por laser.
US20010044013A1 (en) * 1994-03-04 2001-11-22 Mcdonough Neil Thin film transferrable electric components
US6296732B1 (en) * 1995-06-07 2001-10-02 Avery Dennison Corporation Extrusion process for protective coatings for outdoor siding panels and the like
EP0900150B9 (en) * 1996-03-13 2004-02-04 Foto-Wear, Inc. Application to fabric of heat-activated transfers
USRE38466E1 (en) * 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
WO1999040760A1 (en) * 1998-02-06 1999-08-12 Flexcon Company Inc. Thin film transferable electric components
DE19834367A1 (de) * 1998-07-30 2000-02-03 Meto International Gmbh Bandmaterial, Sicherungselement und Verfahren zur Herstellung eines Sicherungselements für die elektronische Artikelsicherung
US6192964B1 (en) * 1998-11-27 2001-02-27 Angelo Cianci Louver laminated with a very thin film
WO2000041893A1 (en) * 1999-01-15 2000-07-20 3M Innovative Properties Company Thermal transfer element and process for forming organic electroluminescent devices
US6108201A (en) * 1999-02-22 2000-08-22 Tilton; Charles L Fluid control apparatus and method for spray cooling
US6104610A (en) * 1999-07-29 2000-08-15 Tilton; Charles L. EMI shielding fluid control apparatus
EP1455394B1 (en) * 2001-07-24 2018-04-11 Samsung Electronics Co., Ltd. Transfer method
DE10226114A1 (de) * 2001-12-21 2003-07-03 Giesecke & Devrient Gmbh Sicherheitselement für Sicherheitspapiere und Wertdokumente
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
US6864295B2 (en) * 2002-07-23 2005-03-08 Asahi Kasei Chemicals Corporation Gas-generating, pressure-sensitive adhesive composition
US6913985B2 (en) * 2003-06-20 2005-07-05 Oki Data Corporation Method of manufacturing a semiconductor device
JP4488702B2 (ja) * 2003-07-30 2010-06-23 株式会社沖データ 半導体装置の製造方法
US20070069393A1 (en) * 2003-07-24 2007-03-29 Toshiyuki Asahi Wiring board embedded with spherical semiconductor element
US20050104634A1 (en) * 2003-11-19 2005-05-19 Minoru Fujishima Frequency divider, PLL circuit and semiconductor integrated circuit
JP4158714B2 (ja) * 2004-02-06 2008-10-01 松下電器産業株式会社 電子部品実装済基板の製造方法
DE102004016596B4 (de) * 2004-04-03 2006-07-27 Ovd Kinegram Ag Sicherheitselement in Form eines mehrschichtigen Folienkörpers und Verfahren zur Herstellung eines Sicherheitselements
JP4396472B2 (ja) * 2004-10-06 2010-01-13 パナソニック株式会社 薄膜状素子の転写方法
WO2008091532A1 (en) * 2007-01-19 2008-07-31 Panacos Pharmaceuticals, Inc. Salts of 3-o-(3',3'-dimethylsuccinyl)betulinic acid and solid state forms thereof
DE102007052174A1 (de) * 2007-10-30 2009-05-07 Ovd Kinegram Ag Folienelement zur Sicherung eines Gegenstandes
DE102007052176B3 (de) * 2007-10-30 2009-02-05 Ovd Kinegram Ag Sicherheitsdokument sowie Verfahren zu seiner Herstellung
DE102007061828A1 (de) * 2007-12-20 2009-06-25 Giesecke & Devrient Gmbh Sicherheitselement und Verfahren zu seiner Herstellung
US7873309B2 (en) * 2008-01-24 2011-01-18 Xerox Corporation Addressable actuators for a digital development system
JP2010192541A (ja) * 2009-02-16 2010-09-02 Sony Corp 樹脂封止金型及び樹脂封止方法
WO2011123285A1 (en) * 2010-03-29 2011-10-06 Semprius, Inc. Selective transfer of active components
JP5740939B2 (ja) * 2010-11-29 2015-07-01 住友電気工業株式会社 半導体装置の製造方法
JP2012206501A (ja) * 2011-03-16 2012-10-25 Panasonic Corp インモールド成形品、インモールド成形用フィルム、およびインモールド成形品の製造方法
US20120287674A1 (en) * 2011-05-13 2012-11-15 Flex Lighting Ii, Llc Illumination device comprising oriented coupling lightguides
US8889485B2 (en) * 2011-06-08 2014-11-18 Semprius, Inc. Methods for surface attachment of flipped active componenets
JP5845775B2 (ja) * 2011-09-26 2016-01-20 住友電気工業株式会社 薄膜個片の接合方法

Also Published As

Publication number Publication date
US8778112B2 (en) 2014-07-15
US20130075023A1 (en) 2013-03-28
JP2013073959A (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
JP4591378B2 (ja) 半導体装置の製造方法
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
JP2010062269A (ja) ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
CA2709626A1 (en) Method and apparatus for removing a reversibly mounted device wafer from a carrier substrate
JP2011159955A (ja) 最小化された応力を備えたヘテロ構造を製造するためのプロセス
JP5090789B2 (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
EP1788621A3 (en) Method for manufacturing bonded substrate and bonded substrate manufactured by the method
JP6140194B2 (ja) 製品基板をキャリア基板に一時的に接合する方法
US20140113452A1 (en) Wafer edge trimming method
JP2007266191A (ja) ウェハ処理方法
CN103302572B (zh) 板状物的磨削方法
JP5921473B2 (ja) 半導体装置の製造方法
JP5845775B2 (ja) 薄膜個片の接合方法
KR20150070178A (ko) 분자 접착에 의한 접합 방법
JP2009152493A (ja) 半導体装置の製造方法
JP7016445B2 (ja) 半導体素子の製造方法
TW201638257A (zh) 被加工物的切割加工方法
JP6698337B2 (ja) 半導体ウェハの保持方法及び半導体デバイスの製造方法
JP2010153645A5 (ja)
US9824912B2 (en) Method of transforming an electronic device
CN109411359B (zh) 用于处理半导体装置结构的方法和设备
TWI700738B (zh) 用於塗覆一產品基板之方法與裝置
JP6043675B2 (ja) ウェーハの加工方法
US20230377935A1 (en) Temporary bonding method
CN110767612B (zh) 贴合结构与贴合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151109

R150 Certificate of patent or registration of utility model

Ref document number: 5845775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees