[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5843475B2 - 固体撮像装置および固体撮像装置の製造方法 - Google Patents

固体撮像装置および固体撮像装置の製造方法 Download PDF

Info

Publication number
JP5843475B2
JP5843475B2 JP2011105415A JP2011105415A JP5843475B2 JP 5843475 B2 JP5843475 B2 JP 5843475B2 JP 2011105415 A JP2011105415 A JP 2011105415A JP 2011105415 A JP2011105415 A JP 2011105415A JP 5843475 B2 JP5843475 B2 JP 5843475B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
pad
wiring
imaging device
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011105415A
Other languages
English (en)
Other versions
JP2012033878A (ja
Inventor
小林　昌弘
昌弘 小林
下津佐　峰生
峰生 下津佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011105415A priority Critical patent/JP5843475B2/ja
Priority to US13/807,107 priority patent/US8947566B2/en
Priority to PCT/JP2011/003566 priority patent/WO2012001915A1/en
Publication of JP2012033878A publication Critical patent/JP2012033878A/ja
Priority to US14/577,985 priority patent/US9209220B2/en
Priority to US14/933,994 priority patent/US9508775B2/en
Application granted granted Critical
Publication of JP5843475B2 publication Critical patent/JP5843475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、固体撮像装置に関する発明であり、特にパッド部に関する発明である。
デジタルスチルカメラやカムコーダなどに用いられるＣＣＤ型や増幅型の固体撮像装置においては、高精細の画像を得るためにその画素の微細化が求められている。しかし、画素を微細にすればするほど、画素に含まれる光を検出するための光電変換素子の受光面積が小さくなり、感度が低下してしまう。
特許文献１には、増幅型であるＣＭＯＳ型の固体撮像装置において、光電変換素子の受光面積を確保するため、光電変換素子と転送トランジスタを配した第１基板と、他の回路を配した第２基板とを接合して固体撮像装置を形成する構成が開示されている。特許文献１の固体撮像装置においては、第２基板を貫通した接続部がパッド（入出力パッド）と接続し、第２基板の裏面側からパッドの接続を行っている。このパッドは、第２基板を研磨して第２接続部を露出した後、第２基板の裏面に形成されている。
また、特許文献２には、画像センサと第１の導電エリアを備える第１基板と、集積回路と第２の導電エリアを備える第２基板とを接合する電子部品の製造方法が開示されている。第１基板と第２基板とを接合した後に、第１の導電エリアと第２の導電エリアを露出させ、さらに導電層を堆積して第１の導電エリアと第２の導電エリアの電気的接続を形成すること開示されている。第１の導電エリアあるいは導電層が、パッド（外部接続パッド）として用いられている。
特開２００６−１９１０８１号公報 特表２０１０−５１４１７７号公報
特許文献１のような構成では、パッドと第１基板とを結ぶ電気経路が長くなってしまう。その結果、接続抵抗の増大によって性能が低下したり、パッドと第１基板との接続の信頼性が低下したりする可能性がある。特許文献２のような構成では、パッドと第２の導電エリアとの接続の信頼性が低くなってしまう。
また、特許文献１の製造方法においては、接続部と第２基板とを分離するためのライナを設ける工程、第２基板を研磨する工程、及び入出力パッドを形成する工程が必要となり、工程が複雑となってしまう。特許文献２の製造方法においては、第１の導電エリアと第２の導電エリアのそれぞれに対して深さの異なる開口を設ける工程が必要になり、工程が複雑となってしまう。
そこで本発明においては、パッドと回路との接続の信頼性が高い固体撮像装置を提供することを目的とする。また、パッドと回路との接続を容易に形成可能な固体撮像装置の製造方法を提供することを目的とする。
本発明の第１の固体撮像装置は、第１トランジスタおよび光電変換素子が配された第１半導体基板と、第２トランジスタが配された第２半導体基板と、を有し、前記第１半導体基板の前記第１トランジスタが配された面と前記第２半導体基板の前記第２トランジスタが配された面とが対向するように、前記第１半導体基板および前記第２半導体基板が配置された固体撮像装置において、前記第１半導体基板と前記第２半導体基板との間に配された配線構造と、外部端子が接続されるパッドと、を備え、前記パッドは前記配線構造に含まれる配線と同じ層に配されており、前記パッドが前記第２半導体基板に配された回路に前記配線構造のうちで前記パッドと前記第２半導体基板との間にて前記パッドに重なる部分を介して接続するように、前記パッドが前記配線構造の前記部分に接しており、前記第１半導体基板は前記外部端子を前記パッドに接続するための開口を有しており、前記第１半導体基板の厚みは前記第２半導体基板の厚みよりも小さいことを特徴とする。
また、本発明の第２の固体撮像装置は、第１トランジスタおよび光電変換素子が配された第１半導体基板と、第２トランジスタが配された第２半導体基板と、を有し、前記第１半導体基板の前記第１トランジスタが配された面と前記第２半導体基板の前記第２トランジスタが配された面とが対向するように、前記第１半導体基板および前記第２半導体基板が配置された固体撮像装置において、前記第１半導体基板と前記第２半導体基板との間に配された配線構造と、外部端子が接続されるパッドと、を備え、前記パッドは前記配線構造に含まれる配線と同じ層に配されており、前記パッドが前記第１半導体基板に配された回路に前記配線構造のうちで前記パッドと前記第１半導体基板との間にて前記パッドに重なる部分を介して接続するように、前記パッドが前記配線構造の前記部分に接しており、前記第２半導体基板は前記外部端子を前記パッドに接続するための開口を有していることを特徴とする。
本発明の固体撮像装置の製造方法は、光電変換素子が配された第１半導体基板、及び、前記第１半導体基板の上に配された第１配線構造を有する第１部材と、トランジスタが配された第２半導体基板、及び、前記第２半導体基板の上に配された第２配線構造を有する第２部材と、を、前記第１半導体基板と前記第２半導体基板との間に、前記第１配線構造と前記第２配線構造と外部端子と接続されるパッドとが位置するように接合する工程と、前記接合する工程の後に、前記第１半導体基板の厚みを前記第２半導体基板の厚みよりも小さくする工程と、前記第１半導体基板の厚みを小さくする工程の後に、前記第１半導体基板の上にマイクロレンズ層を形成する工程と、前記マイクロレンズ層を形成する工程の後に、前記第１半導体基板の一部を除去して前記パッドを前記第１半導体基板の側に露出させる工程と、を有し、前記接合する工程の前に、前記パッドは前記第１配線構造に含まれる第１の配線または前記第２配線構造に含まれる第２の配線に接続されており、前記露出させる工程の前に、前記パッドは前記第２半導体基板に配された回路に接続されていることを特徴とする。
本発明によって、パッドと回路との接続の信頼性が高い固体撮像装置が提供可能である。また、本発明によって、パッドと回路との接続を容易に形成可能となる。
実施例１における固体撮像装置の断面模式図である。 実施例１における固体撮像装置の平面模式図である。 実施例１における固体撮像装置の回路図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例１における固体撮像装置の製造方法を説明する断面模式図である。 実施例２における固体撮像装置の断面模式図である。 実施例３における固体撮像装置の断面模式図、及びその製造方法を説明する断面模式図である。 実施例４における固体撮像装置の断面模式図である。
本発明の固体撮像装置は、光電変換素子が表面に配された第１半導体基板と、光電変換素子の電荷に基づく信号を生成するための回路の少なくとも一部が表面に配された第２半導体基板と、を有している。そして、第１半導体基板の表面と第２半導体基板の表面とが対向するように配置されている。第１半導体基板と第２半導体基板との間には配線構造が配されている。固体撮像装置は、外部端子が接続されるパッドを有しており、パッドの第１面に外部端子が接続される。
第１の固体撮像装置では、パッドの第１面は第１半導体基板の表面を含み当該表面に平行な仮想平面と第２半導体基板の表面との間に位置し、第１面とは反対側の面である第２面は第１面と第２半導体基板の表面との間に位置している。パッドが、第２半導体基板に配された周辺回路に配線構造を介して接続するように、パッドの第２面が配線構造に接続されている。
第２の固体撮像装置では、周辺回路の一部が第１半導体基板に配されている。そして、パッドの第１面は、第１半導体基板の表面と、第２半導体基板の表面を含み当該表面に平行な仮想平面との間に位置し、第１面とは反対側の面である第２面は第１面と第１半導体基板の表面との間に位置している。パッドが、第１半導体基板に配された周辺回路の一部に配線構造を介して接続するように、パッドの第２面が配線構造に接続され、第１半導体基板に配された周辺回路の一部は、第２半導体基板に配された周辺回路の一部に配線構造を介して接続されている。
このような構成によれば、パッドと周辺回路との接続の信頼性が高い固体撮像装置が提供可能である。
また、本発明の固体撮像装置の製造方法は、第１部材と第２部材とを張り合せる工程を有する。第１部材は、光電変換素子が表面に配された第１半導体基板、及び第１半導体基板の表面の上に配された第１配線構造を有する。第２部材は、光電変換素子の電荷に基づく信号を生成するための周辺回路の少なくとも一部が表面に配された第２基板及び第２半導体基板の表面の上に配された第２配線構造を有する。張り合せる工程は、第１配線構造と第２配線構造とを接続するように行われる。張り合せる工程の後に、第１半導体基板を第１半導体基板の裏面側から薄くする工程を有する。張り合せる工程の前に、第１配線構造又は第２配線構造には、外部端子と接続されるパッドが接続されており、薄くする工程の後に、第１半導体基板側にパッドを露出させる工程を有する。
このような製造方法によって、パッドと周辺回路との接続の形成を容易にすることが可能となる。
以下、本発明について図面を用いて詳細に説明を行う。上述した第１の固体撮像装置に関しては、実施例１〜３を用いて説明し、第２の固体撮像装置に関しては実施例４を用いて説明する。なお、実施例の説明において、第１基板の主面及び第２基板の主面とは基板の表面である。各基板に対して、該主面（表面）の反対側の面が、第１基板の裏面及び第２基板の裏面である。また、各基板において上方向は裏面から主面（表面）に向かう方向とし、下方向及び深さ方向は基板の主面（表面）から裏面に向かう方向とする。固体撮像装置としては、図面の表示方向に合せて第１基板が第２基板の上に配置されているものとし、第２基板から第１基板に向かう方向を上、第１基板から第２基板に向かう方向を下とする場合もある。
（実施例１）
本発明の実施例１について、図１から図６を用いて説明する。
まず、図３を用いて実施例１の固体撮像装置の回路を説明する。本実施例では、信号電荷が、例えば電子の場合について説明を行う。図３の固体撮像装置は、複数の光電変換素子が配列した画素部３０１を有する。また、画素部３０１からの信号を読み出す読み出し回路や、画素部３０１及び読み出し回路の駆動のための制御回路や、読み出した信号を処理する信号処理回路を含む周辺回路を有する周辺回路部３０２を有する。
画素部３０１は、光電変換素子３０３と、転送トランジスタ３０４と、増幅トランジスタ３０６と、リセットトランジスタ３０７が複数配置されている。少なくとも１つの光電変換素子３０３を含む構成を画素とする。本実施例の１つの画素は、光電変換素子３０３と、転送トランジスタ３０４と、増幅トランジスタ３０６と、リセットトランジスタ３０７を含む。光電変換素子３０３のアノードは接地している。転送トランジスタ３０４のソースは光電変換素子３０３のカソードと接続しており、転送トランジスタ３０４のドレイン領域は増幅トランジスタ３０６のゲート電極と接続している。この増幅トランジスタ３０６のゲート電極と同一のノードをノード３０５とする。リセットトランジスタはノード３０５に接続し、ノード３０５の電位を任意の電位（例えば、リセット電位）に設定する。ここで、増幅トランジスタ３０６はソースフォロア回路の一部であり、ノード３０５の電位に応じた信号を信号線ＲＬに出力する。ノード３０５はフローティングディフュージョンとも称される場合がある。転送トランジスタ３０４と、増幅トランジスタ３０６と、リセットトランジスタ３０７を含む回路が画素回路である。
周辺回路部３０２は、画素部３０１以外の領域を示している。周辺回路部３０２は、読み出し回路や制御回路を含む周辺回路が配置されている。周辺回路は、画素部３０１のトランジスタのゲート電極へ制御信号を供給するための制御回路である垂直走査回路ＶＳＲを有する。また、周辺回路は、画素部３０１から出力された信号を保持し、増幅や加算やＡＤ変換などの信号処理を行う読み出し回路ＲＣを有する。また、周辺回路は、読み出し回路ＲＣから信号を順次出力するタイミングを制御する制御回路である水平走査回路ＨＳＲを有する。
ここで、実施例１の固体撮像装置は２つの部材が張り合わされることによって構成されている。２つの部材とは、第１の基板１０１を有する第１部材３０８と第２の基板１２１を有する第２部材３０９である。第１基板１０１には画素部３０１の光電変換素子３０３と、転送トランジスタ３０４とが配されており、第２基板１２１には画素部３０１の増幅トランジスタ３０６と、リセットトランジスタ３０７と、周辺回路部３０２とが配されている。第２部材３０９の周辺回路部３０２から第１部材３０８の転送トランジスタ３０４のゲート電極への制御信号は、接続部３１０を介して供給される。接続部３１０の構成については後述する。第１部材３０８の光電変換素子３０３にて生じた信号は、転送トランジスタ３０４のドレイン領域、即ちノード３０５に読み出される。ノード３０５は、第１部材３０８に配された構成と第２部材３０９に配された構成とを含む。
このような構成によって、従来の１つの部材（即ち１つの基板）に画素部を全て配置する場合に比べて、光電変換素子３０３の面積を大きくすることが可能となり感度の向上させることが可能となる。また、従来の１つの部材（即ち１つの基板）に画素部を全て配置する場合に比べて、光電変換素子の面積を同一とするならば、光電変換素子３０３を多く設けることが可能となり、多画素化が可能となる。なお、第１基板には少なくとも光電変換素子が配置されていればよく、第１基板に増幅トランジスタ３０６が配置されていてもよい。また、転送トランジスタを設けず、光電変換素子と増幅トランジスタのゲート電極とが接続する構成であってもよい。本発明は、第１基板に配置される素子は任意に選定可能であり、画素回路の構成も任意に選択可能である。
このような固体撮像装置の具体的な平面レイアウトを、図２の固体撮像装置の平面模式図を用いて説明する。図２（Ａ）は第１部材３０８、即ち第１基板（１０１）における平面レイアウトを示し、図２（Ｂ）は第２部材３０９、即ち第２基板（１２１）の平面レイアウトを示している。
図２（Ａ）において、第１部材３０８には、複数の光電変換素子が配列した画素部３０１Ａと、パッド３１３が配されたパッド部３１２Ａ、とが配されている。画素部３０１Ａには、図３における光電変換素子３０３と転送トランジスタ３０４と接続部３１０、３１１とが複数配されている。また、パッド部３１２Ａには、パッド３１３と平面的に同一位置に第２部材３０９との接続のための接続部３１４Ａが配されている。パッド３１３には外部端子が接続される。外部端子の一例としては、ワイヤボンディング法によってパッド３１３に接続されるボンディングワイヤが挙げられる。パッド３１３は固体撮像装置に複数配置されており、光電変換素子で生じた電荷に基づく信号（画像信号）を出力するパッド（出力パッド）や、外部から供給される周辺回路を駆動するための電圧などが入力されるパッド（入力パッド）が含まれる。
次に、図２（Ｂ）において、第２部材３０９には、画素部３０１Ｂと周辺回路部３０２とパッド部３１２Ｂとが配されている。画素部３０１Ｂには画素回路の一部が配されており、図３における増幅トランジスタ３０６とリセットトランジスタ３０７と接続部３１０と接続部３１１とが複数配置されている。周辺回路部３０２には周辺回路の一部が配されており、水平走査回路ＨＳＲ、垂直走査回路ＶＳＲ、読み出し回路ＲＣとが配されている。パッド部３１２Ｂは、保護ダイオード回路３１５を有している。パッド部３１２Ｂには、保護ダイオード回路３１５と平面的に同一位置に第１部材３０８との接続のための接続部３１４Ｂが配されている。保護ダイオード回路３１５と接続部３１４Ｂとは平面的に同一位置に配置されていなくてもよい。保護ダイオード回路３１５は周辺回路と接続されている。具体的には、保護ダイオード回路３１５は、図２（Ｂ）に示す様に複数個設けられており、各パッド３１３に接続された保護ダイオード回路３１５は、それぞれ垂直走査回路ＶＳＲ、水平走査回路ＨＳＥ、あるいは読み出し回路ＲＣに接続されている。以上のように、第２基板１２１には、画素部３０１に配された画素回路と、周辺回路部３０２に配された周辺回路と、パッド部３１２Ｂに配された保護ダイオード回路とが設けられている。これらの回路は半導体集積回路であり、トランジスタやダイオード、抵抗素子や容量素子等を含む多数の半導体素子で構成されている。半導体素子で構成される集積回路を動作させることにより、光電変換素子３０３の電荷（信号電荷）に基づく信号が生成される。
そして、図２（Ａ）及び図２（Ｂ）に示した平面レイアウトを有する第１部材３０８と第２部材３０９とが張り合わされて本実施例の固体撮像装置を構成している。具体的には、画素部３０１Ａと画素部３０１Ｂとが重なるように配置される。そして、接続部３１４Ａと接続部３１４Ｂとが接続し、第１部材の接続部３１０、接続部３１１と第２部材の接続部３１０、接続部３１１とが接続する。なお、図２では、第２部材３０９の周辺回路部３０２Ｂに対応する第１部材３０８の領域を周辺回路部３０２Ａで示している。周辺回路部３０２Ａには走査回路の一部、即ち周辺回路の一部を配置してもよい。
次に、図２及び図３に示した固体撮像装置の断面模式図を、図１を用いて説明する。図１では図２、図３と同一の構成には同一の符号を付し、説明を省略する。
第１部材３０８は、第１配線構造１４９と第１基板１０１とを有する。第１基板１０１は例えばシリコン半導体基板であり、主面１０２と裏面１０３とを有する。第１基板の主面１０２にはトランジスタが配置されている。第１配線構造１４９は、層間絶縁膜１０４〜１０６と、ゲート電極や配線を含むゲート電極層１０７と、複数の配線を含む配線層１０９、１１１と、複数のコンタクトあるいはビアを含むコンタクト層１０８、１１０とを有する。ここで第１配線構造１４９に含まれる層間絶縁膜、配線層及びコンタクト層の層数は任意に設定可能である。本実施例では、配線層の層数は２である。なお、第１配線構造１４９の配線層１１１は、接続部を含む。
第１部材３０８の画素部３０１において、第１基板１０１には、光電変換素子を構成するｎ型半導体領域１１２と、転送トランジスタのドレインであるｎ型半導体領域１１４と、素子分離構造１１９とが配されている。転送トランジスタはｎ型半導体領域１１２とｎ型半導体領域１１４と、ゲート電極層１０７に含まれるゲート電極１１３とで構成される。ここで、ｎ型半導体領域１１２で蓄積された電荷は、ゲート電極１１３によって、ｎ型半導体領域１１４に転送される。ｎ型半導体領域１１４に転送された電荷に基づく電位はコンタクト層１０８のコンタクト、配線層１０９の配線、コンタクト層１１０のビア、配線層１１１の配線を介して、第２部材３０９へと伝達される。この配線層１１１の配線は、接続部３１１を構成する。なお、光電変換素子は更にｐ型半導体領域を有する埋込みフォトダイオードであってもよく、フォトゲートであってもよく、適宜変更可能である。
画素部３０１の第１基板１０１の裏面１０３側には、平坦化層１１５、複数のカラーフィルタを含むカラーフィルタ層１１６、平坦化層１１７、複数のマイクロレンズを含むマイクロレンズ層１１８がこの順に配置されている。図１において、複数のカラーフィルタ及び複数のマイクロレンズはそれぞれが１つの光電変換素子に対応して、すなわち画素毎に配置されているが、複数画素に対して１つずつ設けられていてもよい。本実施例の固体撮像装置は、このマイクロレンズ層１１８側から光が入射し光電変換素子が受光する、所謂、裏面照射型の固体撮像装置である。
第１部材３０８のパッド部３１２には、パッド３１３と、外部端子と接続させるためのパッド３１３を露出する開口１００とが配されている。本実施例では、入力パッドとしてパッド３１３を例に挙げ説明する。パッド３１３は導電膜であり、第１面３１３１と、第１面の反対側の面である第２面３１３２を有している。パッド３１３の第１面３１３１は第１基板１０１側に露出しており、この第１面３１３１に外部端子が接続される。また、パッド３１３から入力された電圧を第２部材３０９に伝達する接続部３１４Ａが配置されている。接続部３１４Ａは、パッド３１３と平面的に同一位置に配されている。なお、第１部材３０８において、第２部材３０９の周辺回路部３０２に対応する領域には、図１に示したように任意の回路素子１２０を設けている。
第２部材３０９は、第２配線構造１５０と第２基板１２１とを有する。第２基板１２１は例えばシリコン半導体基板であり、主面１２２と裏面１２３とを有する。第２基板の主面１２２にはトランジスタが配置される。第２配線構造１５０は、層間絶縁膜１２４〜１２７と、ゲート電極や配線を含むゲート電極層１２８と、複数の配線を含む配線層１３０、１３２、１３４と、複数のコンタクトあるいはビアを含むコンタクト層１２９、１３１、１３３とを有する。ここで第２配線構造１５０に含まれる層間絶縁膜、配線層及びコンタクト層の層数は任意に設定可能である。本実施例では、第２配線構造１５０の配線層の層数は３であり、第１配線構造１４９よりも配線層が多い。なお、配線層１３４は、接続部を含む。
第２部材３０９の画素部３０１において、第２基板１２１には、画素回路の増幅トランジスタを構成するウエル１３５と、増幅トランジスタのソース・ドレイン領域を構成するｎ型半導体領域１３８と、素子分離構造１３６とが配されている。増幅トランジスタは、ウエル１３５に配され、ゲート電極層１２８に含まれるゲート電極１３７と、ソース・ドレイン領域を構成するｎ型半導体領域１３８とで構成される。ここで、第１部材３０８の接続部３１１と増幅トランジスタのゲート電極１３７とは、配線層１３４の配線、コンタクト層１３３のビア、配線層１３２の配線、コンタクト層１３１のビア、配線層１３０の配線、コンタクト層１２９のコンタクトとを介して接続される。ここで、図３のノード３０５は、図１のｎ型半導体領域１１４と、配線層１０９、１１１、１３４、１３２、１３０の配線と、コンタクト層１０８、１１０、１３３、１３１、１２９のコンタクトあるいはビアと、ゲート電極１３７と、から構成される。画素部３０１の他の回路（例えば、リセットトランジスタ）は不図示である。
次に、第２部材３０９の周辺回路部３０２には、水平走査回路や垂直走査回路等の制御回路や読み出し回路を含む周辺回路の少なくとも一部が配置されている。図１では、周辺回路に含まれる任意の回路におけるｎ型のトランジスタとｐ型のトランジスタを示している。ゲート電極層１２８に含まれるゲート電極１４０と、ｎ型のソース・ドレイン領域１４１とからなるｎ型トランジスタがｐ型のウエル１３９に配置されている。そして、ゲート電極層１２８に含まれるゲート電極１４３と、ｐ型のソース・ドレイン領域を構成するｐ型半導体領域１４４と、を有するｐ型トランジスタがｎ型のウエル１４２に配置されている。
そして、第２部材３０９のパッド部３１２には、第１部材３０８のパッド３１３からの信号を入力するための保護ダイオード回路３１５と、第１部材３０８と接続するための接続部３１４Ｂとが配置されている。接続部３１４Ｂは、保護ダイオード回路３１５と平面的に同一位置に配されている。本実施例の保護ダイオード回路３１５には、半導体領域から構成される２つのダイオード１４５、１４６と、ゲート電極層１２８からなる２つの抵抗１４７、１４８とが含まれている。
抵抗１４７は保護ダイオード回路３１５の入力であり、抵抗１４８は保護ダイオードの出力である。保護ダイオード回路３１５は以下のような構成をしている。パッド３１３と抵抗１４７の一端が接続しており、抵抗１４７の他端がダイオード１４５のアノード、ダイオード１４６のカソード、及び抵抗１４８の一端と、配線層１３０を介して接続している。そして、抵抗１４８の他端が後段の周辺回路部３０２（例えば垂直走査回路ＶＳＲや水平走査回路ＨＳＲ）の回路素子３２０と接続する構成となっている。つまり、配線層１３０に代表されるノードにおいて、抵抗１４７の他端、ダイオード１４５のアノード、ダイオード１４６のカソード、及び抵抗１４８の一端が接続している。ダイオード１４５のカソードは不図示の配線によって所定の電圧ＶＤＤに接続され、ダイオード１４６のアノードは不図示の配線によって所定の電圧と異なる電圧ＶＳＳに接続される。ここで、電圧の関係はＶＤＤ＞入力電圧＞ＶＳＳである。また、ＶＳＳはＶＤＤよりも低い電圧であればよく、基準電圧ＧＮＤであってもよい。このような保護ダイオード回路を設けることで、例えばパッド３１３に、ＶＤＤとダイオード１４５における順方向の電圧降下の和よりも大きな電圧が入力された場合には、ダイオード１４５に順方向バイアスがかかり、ノードからＶＤＤへ電流が流れる。そのため後段の回路へは、ＶＤＤとダイオード１４５における順方向の電圧降下の和よりも大きな電圧が印加されることを防ぐことが可能となる。また、パッドにＶＳＳとダイオード１４６における順方向の電圧の差よりも小さな電圧が入力された場合には、ダイオード１４６に順方向バイアスがかかり、ＶＳＳからノードへ電流が流れる。そのため後段の回路へは、ＶＳＳと第２ダイオード１４６における順方向の電圧の差よりも小さな電圧が印加されることを防ぐことが可能となる。なお、抵抗１４７、１４８は入力された電圧を電圧降下させ、後段へ印加される電圧の絶対値を小さくさせる効果がある。
本実施例で示した保護ダイオード回路３１５は一例であり、本実施例に限定されることなく、一般に使用される構成の保護ダイオード回路が適用可能である。例えば、上記保護ダイオード回路３１５は入力電圧がＶＤＤ＞入力電圧＞ＶＳＳである場合に有効であるが、ＶＤＤ＜入力電圧や入力電圧＜ＶＳＳに対応した保護ダイオード回路を必要に応じて設けてもよい。この場合、保護ダイオード回路に用いられるダイオードは１つのみであってもよい。ここでは、入力パッドを例に挙げたが、出力パッドにも同様に、保護ダイオード回路３１５を接続することができる。その場合には、抵抗１４８を保護ダイオード回路３１５の入力として、抵抗１４７を保護ダイオード回路３１５の出力として用い、抵抗１４８の他端を前段の周辺回路部３０２（例えば読み出し回路ＲＣ）の回路素子３２０と接続する構成とすることができる。また、保護ダイオード回路を画素回路とパッドと間の電気経路に配してもよい。出力パッドに接続した保護ダイオード回路３１５は、固体撮像装置内部で異常信号が生じた場合に、この異常信号が装置外部のへ出力されることも抑制できるであろう。保護ダイオード回路３１５のような保護回路は、パッド３１３からの外来ノイズの混入を低減することが可能となる。また、誤入力やサージ電圧に対して、後段の回路を保護することが可能となる。外来ノイズの原因としては、上述したように、誤入力、電圧サージ等が挙げられる。特に静電気放電（ＥＳＤ：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）によって生じる電圧サージから周辺回路を保護する上では、保護ダイオード回路３１５を第２基板１２１に配することは非常に有意義である。静電気放電による電圧サージは、入力パッドと出力パッドの区別なく混入する可能性が高いことから、保護ダイオード回路は入力パッドと出力パッドの双方にそれぞれ対応して配置されことが望ましい。なお、外来ノイズの混入を低減するために配される保護回路の例として、保護ダイオード回路を例にあげたが、ダイオードを用いた保護回路に限定されることなく、トランジスタを用いた保護回路でも同様の効果を得ることができる。なお、保護ダイオード回路３１５を省略して、入力パッドを周辺回路や画素回路に接続したり、出力パッドを周辺回路に接続したりしてもよい。しかしながら、電気的信頼性を向上する点では、入力パッド及び／又は出力パッドと周辺回路部３０２との間には保護回路を設けることが望ましい。また、保護回路を画素回路とパッドと間の電気経路の途中に配してもよい。
そして、本実施例の固体撮像装置においては、第１基板１０１の主面１０２と第２基板１２１の主面１２２とが、第１配線構造１４９及び第２配線構造１５０を介して向かい合う向きに配置されている（対向配置）。つまり、第１基板１０１、第１配線構造１４９、第２配線構造１５０、第２基板１２１の順に配置されている。第１配線構造１４９の上面と、第２配線構造１５０の上面とが、接合面Ｘにおいて張り合わされている。つまり、第１部材３０８と第２部材３０９とが接合面Ｘにて接合されている。接合面Ｘは、第１配線構造１４９の上面と第２配線構造１５０の上面とで構成される。その結果、第１配線構造１４９と第２配線構造１５０とが一体となって、第１基板１０１と第２基板１２１の間の配線構造１５１を成している。配線構造１５１は、配線層１０９、１１１、１３０、１３２、１３４の５つの配線層を有することになる。なお、第１配線構造１４９と第２配線構造１５０の張り合わせには、間にマイクロボンディングなどの接続部材を利用してもよく、また金属接合を利用してもよい。かかる接合は、接続部３１１および接続部３１４で達成される。
そして、外部と信号のやりとりを行うための固体撮像装置のパッド３１３が第２部材３０９の主面１２２である第２基板１２１の表面の上部に配置され、第１部材３０８側に開口１００が設けられている。
つまりパッド３１３の第１面３１３１及び第２面３１３２はともに、主面１２２よりも第１基板１０１側に位置している。ここで、第１基板１０１の主面１０２を拡張して仮想平面１０２０を考える。仮想平面１０２０は、主面１０２を仮想的に延長した面であり、主面１０２に平行で主面１０２を含んでいる。そのため、図１において仮想平面１０２０は開口１００を横切る。パッド３１３は第２基板１２１の主面１２２と仮想平面１０２０との間に位置している。詳細には、パッド３１３の第１面３１３１は仮想平面１０２０と第２面３１３２との間に位置しており、パッド３１３の第２面３１３２は第１面３１３１と第２基板１２１の主面との間に位置している。本実施例では、パッド３１３は５つの配線層のうち、仮想平面１０２０側から数えて１番目の配線層１０９と同じ層に配されている。
このように、パッド３１３が第２基板１２１の主面１２２と仮想平面１０２０との間に位置している構成によって、パッド３１３と第２基板１２１との距離を、第１基板１０１と第２基板１２１との距離未満にすることができる。その結果、パッド３１３と周辺回路との間の電気経路を短くすることができる。その結果、入力及び／又は出力における信号の遅延や損失を低減することができる。第１基板１０１と第２基板１２１との距離（間隔）は、現実的には１μｍ以上１０μｍ以下の範囲である。パッド３１３と第２基板１２１との距離が５μｍ以下であれば、電気経路は十分に短いといえる。第１基板１０１と第２基板１２１との距離（間隔）は１．５μ〜３．０μｍが好適であり、その場合には、パッド３１３から保護ダイオード回路３１５までの電気経路を数μｍ以下、さらにはサブミクロンオーダーとすることができる。
また、第２部材３０９には開口を設ける必要がないため、第２部材３０９の周辺回路部への水分の浸入を低減することが可能となる。本実施例では、第１部材３０８のパッド部３１２Ａの近傍に配置される素子の数は、第２部材３０９のパッド部３１２Ｂの近傍に配置される素子の数より少なくすることが容易である。そして、第１部材３０８のパッド部に近接して配置される素子は、第２部材３０９のパッド部に近接して配置される素子よりも距離を離すことが可能となる。よって、パッドのための開口１００からの水分が素子へ与える影響をより低減することが可能である。また、外部端子が第１部材３０８の裏面側に配置されることにより、パッド３１３への接続が容易となり、接続不良が低減される。
パッド部３１２においては、パッド３１３は、第１配線構造１４９のコンタクト層１１０と配線層１１１（接続部３１４Ａ）を介し、さらに、第２配線構造１５０の配線層１３４（接続部３１４Ｂ）とコンタクト層１３３、配線層１３２、コンタクト層１３１、配線層１３０、コンタクト層１２９、ゲート電極層１２８を介して、保護ダイオード回路３１５に接続される。このようにして、パッド３１３の第２面３１３２は配線構造１５１に接続されている。このような構成によって、パッド３１３が第２基板１２１の主面１２２と仮想平面１０２０との間に位置し、パッド３１３の第２面３１３２から電気経路が形成されることで、パッド３１３と保護ダイオード回路３１５との間の電気経路を短くすることができる。その結果、パッド３１３と周辺回路との間の電気経路も短くすることができる。
上述したように、パッド部３１２Ｂには、保護ダイオード回路３１５と平面的に同一位置に第１部材との接続のための接続部３１４Ｂが配されている。さらに、パッド部３１２Ａには、パッド３１３と平面的に同一位置に第２部材３０９との接続のための接続部３１４Ａが配されている。接続部３１４Ａと接続部３１４Ｂが接続されることにより、保護ダイオード回路３１５とパッド３１３も平面的に同一位置に配されることから、保護ダイオード回路３１５とパッド３１３は互いに重なる。そのため、保護ダイオード回路３１５とパッド３１３を最短の電気経路で接続することが可能になる。
なお、保護ダイオード回路３１５を省略する場合には、パッド３１３と重なる位置に周辺回路部３０２や回路素子３２０を配置して、パッド３１３とこれらを配線構造１５１を介して接続すると良い。
また、本実施例では、パッド３１３はコンタクト層１３３の複数のビアと接続されている。このように、配線構造１５１と外力の加わりやすいパッド３１３との接続が複数の箇所でなされることにより、配線構造１５１に加わる力が分散されるので、第２基板１０や配線構造１５１への衝撃が緩和される。また、仮にいずれかのビアとの接続が損なわれても、パッド３１３と配線構造１５１との接続が維持される可能性が高くなるため信頼性が向上する。
次に、本実施例の固体撮像装置の製造方法を、図４〜６を用いて説明する。図４は第１部材３０８の製造工程を示す断面模式図であり、図５は第２部材３０９の製造工程を示す断面模式図であり、図６は第１部材３０８と第２部材３０９とを接合した後の製造工程を示す断面模式図である。
図１の第１部材３０８の製造工程を、図４を用いて説明する。図４においては、後に図１の第１部材３０８になる構成を３０８’とし、図１の画素部３０１、周辺回路部３０２、パッド部３１２、周辺回路の一部である回路素子１２０になる部分を３０４’、３０２’、３１２’、１２０’としている。
まず、半導体基板を準備し、半導体基板に素子を形成する。主面４０２と裏面４０３を有する厚みＤ３の半導体基板４０１を用意する。半導体基板４０１は例えばシリコン半導体基板である。半導体基板４０１に、素子分離構造１１９を形成する。素子分離構造１１９は、シリコン酸化膜などの絶縁体を含み、例えばＬＯＣＯＳやＳＴＩ構造を有する。そして、半導体基板４０１に任意の導電型のウエル（不図示）を形成する。その後、光電変換素子やトランジスタを構成するｎ型半導体領域１１２、１１４、及びｐ型半導体領域（不図示）を形成する。また、転送トランジスタのゲート電極１１３を含むゲート電極を含むゲート電極層１０７を形成する。ゲート電極層は例えば、ポリシリコン層の堆積及びパターニングによって形成され、ゲート電極のみではなく配線をも含みうる。ここで、ゲート電極、素子分離及び半導体領域の形成方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図４（Ａ）の構成が得られる。
次に、半導体基板４０１の主面４０２上に配線構造を形成する。配線構造は、層間絶縁膜１０４’、１０５、１０６と、コンタクト層１０８、１１０と、配線層１０９、１１１と、を有する。ここで、層間絶縁膜１０４’は、後に図１の層間絶縁膜１０４となる。層間絶縁膜１０４’はゲート電極層１０７を覆い、コンタクト層１０８は層間絶縁膜１０４’に配され、配線層１０９及びパッド３１３は層間絶縁膜１０４’上に配されている。また、層間絶縁膜１０５は配線層１０９を覆い、コンタクト層１１０は層間絶縁膜１０５に配され、配線層１１１は層間絶縁膜１０５上に配され、層間絶縁膜１０６は層間絶縁膜１０５上に配され且つ配線層１１１の配線が露出するような開口を有する。配線構造の上面は、層間絶縁膜１０６の上面及び配線層１１１の上面により形成される。
ここで、層間絶縁膜はシリコン酸化膜である。しかし、層間絶縁膜は、シリコン窒化膜、あるいは有機樹脂等で形成されてもよい。配線層はアルミニウムを主成分とする配線や銅を主成分とする配線からなる。コンタクトは例えばタングステンで形成され、ビアはタングステン、あるいは銅を主成分とする配線と一体に形成されうる。ここで、配線層１１１は接続部３１４Ａ及び３１１Ａを含み、銅を主成分とする配線から構成される。また、配線層１０９は、アルミニウムを主成分とする配線から構成される。パッド３１３は配線層１０９と同じ層に配されており、アルミニウムを主成分とする。これら配線層、コンタクト層、層間絶縁膜、パッド３１３の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図４（Ｂ）の構成が得られる。図４（Ｂ）において、符号１０４’、１０５、１０６、１０８〜１１１は後に図１における第１配線構造１４９となる。また、接続部３１１Ａは後に接続部３１１を構成する。
次に、図１の第２部材３０９の製造工程を、図５を用いて説明する。図５においては、後に図１の第２部材３０９となる構成を３０９’とし、図１の画素部３０１、周辺回路部３０２、パッド部３１２、保護ダイオード回路３１５になる部分を３０４’、３０２’、３１２’、３１５’としている。
まず、半導体基板を準備し、半導体基板に素子を形成する。主面４０５と裏面４０６を有する厚みＤ４の半導体基板４０４を用意する。そして、半導体基板４０４にＬＯＣＯＳやＳＴＩ構造を用いて素子分離構造１３６を形成する。また、半導体基板４０４にｐ型のウエル１３５、１３９やｎ型のウエル１４２を形成する。その後、トランジスタを構成するソース・ドレイン領域となりうるｎ型半導体領域１３８、１４１、及びｐ型半導体領域１４４や、ダイオードを構成する半導体領域を形成する。そして、トランジスタのゲート電極１３７、１４０、１４３及び配線（抵抗）を含むゲート電極層１２８をポリシリコン層の堆積及びパターニングによって形成する。ここで、ゲート電極、素子分離及び半導体領域の形成方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図５（Ａ）の構成が得られる。
次に、半導体基板４０４の主面４０５上に配線構造を形成する。配線構造は、層間絶縁膜１２４〜１２７と、コンタクト層１２９、１３１、１３３と、配線層１３０、１３２、１３４とを有する。層間絶縁膜１２４はゲート電極層１２８を覆い、コンタクト層１２９は層間絶縁膜１２４に配され、配線層１３０は層間絶縁膜１２４上に配されている。また、層間絶縁膜１２５は配線層１３０を覆い、コンタクト層１３１は層間絶縁膜１２５に配され、配線層１３２は層間絶縁膜１２５上に配され、層間絶縁膜１２６は配線層１３２を覆い層間絶縁膜１２５上に配される。そして、コンタクト層１３３は層間絶縁膜１２６に配され、配線層１３４は層間絶縁膜１２６上に配され、層間絶縁膜１２７は層間絶縁膜１２６上に配され、且つ配線層１３４の配線を露出する開口を有する。配線構造の上面は、層間絶縁膜１２７の上面及び配線層１３４の上面により形成される。
ここで、層間絶縁膜はシリコン酸化膜である。シリコン窒化膜、あるいは有機樹脂等で形成されていてもよい。配線層はアルミニウムを主成分とする配線や銅を主成分とする配線からなる。ここで、配線層１３４は接続部３１４Ｂ及び３１１Ｂを含み、銅を主成分とする配線から構成される。これら配線層、コンタクト層、層間絶縁膜の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。以上によって、図５（Ｂ）の構成が得られる。図５（Ｂ）において、符号１２４〜１２７、１２９〜１３４等は後に図１における第１配線構造１５０となる。また、接続部３１１Ｂは後に接続部３１１を構成する。
このような図４（Ｂ）及び図５（Ｂ）に示した第１部材３０８’と第２部材３０９’とを、互いの半導体基板の主面４０２及び主面４０５とが向かい合うように張り合わせる。つまり、第１部材３０８’の配線構造の最上面と第２部材３０９’の配線構造の最上面とが接合される。ここで、接続部３１１Ａ、３１１Ｂ及び接続部３１４Ａ及び３１４Ｂは銅を主成分とする配線から構成されているため、張り合わせの際は銅の金属接合によって行うことが可能である。
第１部材３０８’と第２部材３０９’とが接合された後に、第１部材３０８’の半導体基板４０１の裏面４０３側から半導体基板４０１を薄くして、半導体基板４０１を薄膜化する。薄膜化は、ＣＭＰ（化学的機械研磨）やエッチングによって行うことが可能である。そして、半導体基板４０１は半導体基板４０７となり、厚みがＤ３からＤ１（Ｄ１＜Ｄ３）となる（図６（Ａ））。このように半導体基板４０１を薄膜化し半導体基板４０７とすることで、後に入射光が光電変換素子に効率良く入射することを可能にする。また、この時、半導体基板４０７の厚みＤ１＜半導体基板４０４の厚みＤ４となる。
次に、半導体基板４０７の裏面４０８に、樹脂からなる平坦化層４０９、カラーフィルタ層４１０、樹脂からなる平坦化層４１１、マイクロレンズ層４１２をこの順に形成する。これら平坦化層、カラーフィルタ層、マイクロレンズ層の製造方法については、一般的な半導体プロセスで形成可能であり、詳細な説明は省略する。ここでマイクロレンズ層はパッド部となる３１２’の領域まで形成されていてもよい。以上の工程によって、図６（Ｂ）の構成が得られる。
そして、パッド３１３を露出するための開口１００を形成する。ここでは、フォトリソグラフィ技術を用いてマイクロレンズ層４１２の上に任意の開口を有するフォトレジストマスクを設ける。そして、ドライエッチング技術を用いて、マイクロレンズ層４１２、平坦化層４１１、カラーフィルタ層４１０、平坦化層４０９、半導体基板４０７及び層間絶縁膜１０４’を除去し、開口１００を形成して、この開口１００からパッド３１３を露出させる。
そして、マイクロレンズ層１１８、平坦化層１１７、１１５、カラーフィルタ層１１６、第１基板１０１及び層間絶縁膜１０４が形成される。以上のようにして、図１の構成となる。なお、図６（Ｂ）の半導体基板４０４、主面４０５、裏面４０６、厚さＤ４は、図１の第２基板１２１、主面１２２、裏面１２３、厚さＤ２と対応している。
ここで、厚さＤ４とＤ２とは変化がないが、半導体基板４０４の薄膜化を行い厚さＤ２＜Ｄ４となるようにしてもよい。薄膜化によって、工程が増えるが固体撮像装置としての小型化が可能となる。
以上のように、パッドを露出させるためのエッチングを薄膜化された半導体基板４０７の裏面４０８側から行うことで、パッド形成のエッチングに要する時間を短縮することが可能となる。また、パッド３１３は配線層１０９の配線と同一工程で形成可能であり、工数が削減可能である。そして、パッド３１３は本実施例のように外部端子との接続抵抗を低減するためにアルミニウムを主成分とする金属からなることが好ましい。なお、エッチングの際には、パッド３１３がエッチングストッパとしても機能することが可能である。
本発明は本実施例の製造方法において説明した工程に限定されるものではなく、工程順が変更されていてもよい。また、第１部材３０８と第２部材３０９の製造順番については適宜設定可能である。更には、第１部材３０８と第２部材３０９とを購入し、張り合わせて形成することも可能である。なお、半導体基板４０１、４０２にはＳＯＩ基板を適用することも可能である。
（実施例２）
本発明の実施例２について、図７を用いて説明する。図７（Ａ）及び図７（Ｂ）は固体撮像装置の断面模式図であり、それぞれ図１に対応する図面である。図７において図１と同様の要素については同一の符号を付し、説明を省略する。
本実施例において、実施例１と異なる構成は、図７（Ａ）における開口７００及びパッド７０１と、図７（Ｂ）における開口７０２及びパッド７０１である。本実施例では、実施例１よりも深い開口７００及び開口７０２を有し、実施例１よりも第２部材３０９の主面１２２に近接したパッド７０１を有する。このようにパッドは第２部材３０９の主面１２２よりも第１部材３０８側であって、仮想平面１０２０と主面１２２との間に配されていればどのような位置に配置されていてもよい。しかし、本実施形態のようにこのようにパッドが第２部材３０９に近接して配置されることで、実施例１に比べてパッド７０１から保護ダイオード回路３１５までの接続抵抗を低減することが可能となる。本実施例では、配線構造１５１の配線層は実施例１と同様に５層であるが、パッド７０１は５つの配線層のうち、仮想平面１０２０側から数えて３番目の配線層１３４と同じ層に配されている。このように、仮想平面１０２０側の配線層（配線層１０９、１１１）よりも仮想平面１０２０から離れた配線層（配線層１３４、１３２、１３０）にパッド７０１を配することが好ましい。すなわち、配線層数Ｎが奇数の場合には、仮想平面１０２０側から数えて（Ｎ＋１）／２〜Ｎ番目の配線層と同じ層にパッド７０１を配することが好ましい。配線層数Ｎが偶数の場合には、仮想平面１０２０側から数えて１＋（Ｎ／２）〜Ｎ番目の配線層と同じ層にパッド３１３を配することが好ましい。また、図７（Ｂ）においては、実施例１の開口１００、図７（Ａ）の開口７００とは開口７０２の形状が異なる。図７（Ｂ）に示すように第１部材３０８のパッド部より外側に位置する不要な層間絶縁膜や半導体基板は除去してしまってもよい。また、予め作製する第１部材３０８を第２部材３０９よりも小さくしておいたり、第１部材３０８と第２部材３０９の端面をずらしておいたりすることで、開口７０２を設けるために第１部材３０８エッチングする工程の一部または全部を省略することもできる。開口７０２は装置端部に向かって開口しているが、パッド部への水分等の侵入を抑制する上では、図７（Ａ）のように、開口７００が第１基板１０１で囲まれた空間となるように、第１基板１０１に貫通穴を設けることが好ましい。
なお、パッド７０１は第２部材３０９の配線層１３４と同一の層に配されている。ここで、同一の層とは、同一工程で形成される、あるいは主面からの高さが同一である場合である。パッド７０１は配線層１３４と同じ層に含まれ、同一工程で形成される。そのため、配線層１３４はアルミニウムを主成分とする配線であることが好ましい。本実施例においては、実施例１と同様に銅を主成分とする配線としたが、パッド７０１と同じ層であることから配線層１３４はアルミニウムを主成分とする配線である方がより好ましい。この場合には接続部３１１はマイクロバンプ等で接合されていてもよい。
（第３の実施例）
本発明の実施例３について、図８を用いて説明する。図８（Ｃ）は本実施例の固体撮像装置の断面模式図であり図１に対応する図面である。また、図８（Ａ）及び図８（Ｂ）は本実施例の固体撮像装置の製造方法を説明するための断面模式図であり、図６に対応する図面である。図８において図１及び図６と同様の構成については同一の符号を付し、説明を省略する。
本実施例において実施例１と異なる構成は、図８（Ｃ）における開口８１１、保護膜８０６の構成である。本実施例の保護膜８０６は開口８１１を有する第１基板１０１の側壁（側面）を覆っている。さらに保護膜８０６は側壁から延在して、パッド３１３の第１面３１３１の周縁を覆っている。このような保護膜８０６を有することで、開口８１１から装置内部への水分の浸入を低減することが可能となる。また、パッド３１３との接続をとるための外部端子が第１基板１０１などの導電体に接触するとリークが生じてしまう。保護膜８０６は外部端子が導電体と接触することを防ぎ、リークの発生を抑制する。更に、本実施例の保護膜８０６は画素部３０１の光電変換部の入射面（即ち第１基板１０１の裏面１０３）上にも配置されており、反射防止膜としても機能可能である。なお、保護膜８０６を有することによって、開口の構成が実施例１とは異なる構成になっている。また、平坦化層８０７、カラーフィルタ層８０８、平坦化層８０９、マイクロレンズ層８１０の構成も実施例１とは異なる構成に変化しうる。
本実施例の製造方法について、図８（Ａ）及び図８（Ｂ）を用いて説明する。実施例１の図６（Ａ）までは同様の方法であるので、説明を省略する。図６（Ａ）の半導体基板４０７に開口８００をフォトリソグラフィ及びエッチング技術によって形成し、第１基板１０１を形成する。開口８００はパッド３１３が露出するように形成される。その後、保護膜となりうるシリコン窒化膜８０１をプラズマＣＶＤ法などの手法によって、開口８００の側面を覆い、第１基板１０１の裏面１０３を覆うように形成し、図８（Ａ）の構成を得る。
その後、シリコン窒化膜８０１を覆うように、平坦化層８０２、カラーフィルタ層８０３、平坦化層８０４、マイクロレンズ層８０５をこの順に形成する。各材料及び製造方法は実施例１と同様である。そして、開口８１１を形成する。開口８１１は、シリコン窒化膜８０１、平坦化層８０２、カラーフィルタ層８０３、平坦化層８０４、マイクロレンズ層８０５を貫通し、保護膜８０６がパッド３１３の第１面３１３１の周縁のみを覆うようにパッド３１３の第１面３１３１の一部を露出させる。ここで、シリコン窒化膜８０１、平坦化層８０２、カラーフィルタ層８０３、平坦化層８０４、マイクロレンズ層８０５は、それぞれ保護膜８０６、平坦化層８０７、カラーフィルタ層８０８、平坦化層８０９、マイクロレンズ層８１０となる。そして、図８（Ｃ）に示す固体撮像装置が製造される。
（第４の実施例）
本発明の実施例３について、図９を用いて説明する。図９は本実施例の固体撮像装置の断面模式図であり図１に対応する図面である。図９において図１及び図６と同様の構成については同一の符号を付し、説明を省略する。
本実施例において実施例１とは、開口９００が第１基板１０１ではなく第２基板１２１に設けられている点と、保護ダイオード回路３１５が第２基板１２１でなく第１基板１０１に配されている点が異なる。以下、これらの点について説明する。
外部と信号のやりとりを行うための固体撮像装置のパッド３１３が第１部材３０８の主面１０２である第１基板１０１の表面の下部に配置され、第２部材３０９側に開口９００が設けられている。パッド３１３は第１面３１３１と、第１面３１３１の反対側の面である第２面３１３２を有している。パッド３１３の第１面３１３１は第２基板１２１側に露出しており、この第１面３１３１に外部端子が接続される。つまりパッド３１３の第１面３１３１及び第２面３１３２はともに、主面１０２よりも第２基板１２１側に位置している。ここで、第２基板１２１の主面１２２を拡張して仮想平面１２２０を考える。仮想平面１２２０は、主面１２２を仮想的に延長した面であり、主面１２２に平行で主面１２２を含んでいる。そのため、図９において仮想平面１２２０は開口９００を横切る。パッド３１３は第１基板１０１の主面１２２と仮想平面１２２０との間に位置している。詳細には、パッド３１３の第１面３１３１は仮想平面１２２０と第２面３１３２との間に位置しており、パッド３１３の第２面３１３２は第１面３１３１と第１基板１０１の主面１０２との間に位置している。本実施例では、パッド３１３は５つの配線層のうち、仮想平面１２２０側から数えて１番目の配線層１３０と同じ層に配されている。配線層１３０は、アルミニウムを主成分とする配線から構成され、パッド３１３もアルミニウムを主成分とする。なお、配線層１１１は接続部３１４Ａ及び接続部３１１を、配線層１３４は接続部３１４Ｂおよび接続部３１１をそれぞれ含み、各々は銅を主成分とする配線から構成される。
実施例２と同様に、仮想平面１２２０側の配線層（配線層１３０、１３２）よりも仮想平面１２２０から離れた配線層（配線層１３４、１１１、１０９）にパッド３１３を配することで、接続抵抗を小さくすることも可能である。しかしながら、本実施例でも、第１基板１０１の厚みＤ１＜第２基板１２１の厚みＤ２となっている。パッド３１３の第１面３１３１と第１基板１０１の裏面１０３との距離が極端に小さくなるとパッド部３１２の機械的強度が低下する。そのため、仮想平面１２２０側の配線層（配線層１３０、１３２）と同じ層にパッド３１３を配して、パッド３１３の第１面３１３１と第１基板１０１の裏面１０３との距離を十分に確保することが好ましい。
保護ダイオード回路３１５は第１部材３０８のパッド部３１２に配されている。また、周辺回路部３０２には周辺回路の或る一部を成す回路素子３２０が第１基板１０１に配されており、回路素子３２０は配線構造１５１を介して第２基板１２１に配された、周辺回路の別の一部に接続されている。両基板に配された周辺回路を接続する配線層は接続部を含む配線層１１１と配線層１３４を、少なくとも含む。パッド部３１２においては、パッド３１３は、第２配線構造１５０のコンタクト層１３１と配線層１３２、コンタクト層１３３配線層１３４（接続部３１４Ｂ）を介し、さらに、第１配線構造１４９の配線層１１１（接続部３１４Ａ）とコンタクト層１１０、配線層１０９、コンタクト層１０８、ゲート電極層１０７を介して、保護ダイオード回路３１５に接続されている。パッド３１３の第２面３１３２は、コンタクト層１３１と複数の箇所で接続されている。このように、半導体集積回路の一部である保護ダイオード回路３１５が第１基板１０１に設けられている場合には、パッド３１３が主面１０２と仮想平面１２２０との間に位置して第２面３１３２から電気経路を設ける構成を採用することができる。この構成によって、パッド３１３と保護ダイオード回路３１５、さらにはパッド３１３と周辺回路との間の電気経路を短くすることができる。本実施例においても、パッド３１３と第１基板１０１との距離は５μｍ以下とすることが好ましい。
なお、本実施例においては、保護ダイオード回路３１５から周辺回路の一部である回路素子３２０に接続され、回路素子３２０が、配線構造１５１と、を介して第２基板１２１に配された周辺回路の別の一部に接続されている。しかし、保護ダイオード回路３１５と接続さるのは周辺回路の回路素子３２０に限らない。例えば、保護ダイオード回路３１５を第１基板１０１に配された画素回路（例えば転送トランジスタ）へ接続して、当該画素回路と第２基板１２１に配された周辺回路とを配線構造１５１を介して接続してもよい。また、保護ダイオード回路３１５を、第１基板１０１に配された周辺回路を経由せずに、第２基板１２１に配された周辺回路へ直接、配線構造１５１を介して接続してもよい。また、本実施例の固体撮像装置では外部端子として実施例１と同様にボンディングワイヤを用いることができるが、フリップチップボンディングを用いることもできる。第２基板１２１の裏面１２３に外部端子を配することにより、外部端子の劣化や損傷、あるいはパッド周辺からの水分の侵入を抑制することができる。
開口９００は第２基板１２１および第２配線構造１５０の一部をエッチングすることによって形成することができる。なお、本実施例でも、実施例２で説明した図７（Ｂ）と同様に、第２基板１２１の端部を除去してもよいし、実施例３と同様に、保護膜を設けることもできる。
以上、述べてきたように、本実施例の固体撮像装置によれば、パッドと回路との接続の信頼性が高い固体撮像装置が提供可能である。
以下、上記の各実施形態に係る固体撮像装置の応用例として、固体撮像装置が組み込まれた撮像システムについて例示的に説明する。撮像システムには、撮影を主目的とするカメラなどの装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータ、携帯端末）も含まれる。例えば、カメラは、本発明に係る固体撮像装置と、固体撮像装置から出力される信号を処理する処理部とを含む。この処理部とは、例えば、Ａ／Ｄ変換器、及びＡ／Ｄ変換器から出力されるデジタルデータを処理するプロセッサを含みうる。処理部へは、固体撮像装置のパッドに接続されたボンディングワイヤ等の外部端子を介して、処理する信号が入力される。
以上述べてきたように、 本発明の固体撮像装置によれば、パッドと回路との接続の信頼性が高い固体撮像装置が提供可能である。また、本発明によって、パッドと回路との接続を容易にすることが可能である。
なお、本発明は明細書記載の構成に限定されるものではなく、導電型や回路も逆導電型にするなど変更可能である。また、接続部は配線層の配線からなる構成を説明したが、ビアやマイクロバンプであってもよく、導通が確保可能な構成であればよい。また、各実施例の構成を適宜組み合わせることも可能である。
３０１ 画素部
３０２ 周辺回路部
３０８ 第１部材
３０９ 第２部材
１４９ 第１配線構造
１５０ 第２配線構造
３１２ パッド部
３１３ パッド
１０１ 第１基板
１２１ 第２基板
１００ 開口
Ｘ接続面

Claims (29)

  1. 第１トランジスタおよび光電変換素子が配された第１半導体基板と、
    第２トランジスタが配された第２半導体基板と、を有し、
    前記第１半導体基板の前記第１トランジスタが配された面と前記第２半導体基板の前記第２トランジスタが配された面とが対向するように、前記第１半導体基板および前記第２半導体基板が配置された固体撮像装置において、
    前記第１半導体基板と前記第２半導体基板との間に配された配線構造と、
    外部端子が接続されるパッドと、を備え、
    前記パッドは前記配線構造に含まれる配線と同じ層に配されており、
    前記パッドが前記第２半導体基板に配された回路に前記配線構造のうちで前記パッドと前記第２半導体基板との間にて前記パッドに重なる部分を介して接続するように、前記パッドが前記配線構造の前記部分に接しており、
    前記第１半導体基板は前記外部端子を前記パッドに接続するための開口を有しており、前記第１半導体基板の厚みは前記第２半導体基板の厚みよりも小さいことを特徴とする固体撮像装置。
  2. 第１トランジスタおよび光電変換素子が配された第１半導体基板と、
    第２トランジスタが配された第２半導体基板と、を有し、
    前記第１半導体基板の前記第１トランジスタが配された面と前記第２半導体基板の前記第２トランジスタが配された面とが対向するように、前記第１半導体基板および前記第２半導体基板が配置された固体撮像装置において、
    前記第１半導体基板と前記第２半導体基板との間に配された配線構造と、
    外部端子が接続されるパッドと、を備え、
    前記パッドは前記配線構造に含まれる配線と同じ層に配されており、
    前記パッドが前記第１半導体基板に配された回路に前記配線構造のうちで前記パッドと前記第１半導体基板との間にて前記パッドに重なる部分を介して接続するように、前記パッドが前記配線構造の前記部分に接しており、
    前記第２半導体基板は前記外部端子を前記パッドに接続するための開口を有していることを特徴とする固体撮像装置。
  3. 前記配線構造の前記部分はコンタクトあるいはビアを含むコンタクト層を含み、
    前記パッドは、前記コンタクト層に接していることを特徴とする請求項１または２に記載の固体撮像装置。
  4. 前記パッドは、前記コンタクト層の複数のビアに接していることを特徴とする請求項３に記載の固体撮像装置。
  5. 前記パッドが前記部分を介して接続された前記回路は、前記第１半導体基板および前記第２半導体基板のうち前記パッドに対して前記開口とは反対側に位置する半導体基板において、前記パッドと平面的に重なる領域に位置することを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
  6. 前記パッドが前記部分を介して接続された前記回路は、保護ダイオード回路であることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
  7. 前記パッドが配された前記層と前記第２半導体基板との間には複数の配線層が配されていることを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
  8. 前記パッドが配された前記層と前記第１半導体基板との間には複数の配線層が配されていることを特徴とする請求項７に記載の固体撮像装置。
  9. 前記パッドと同じ層に配されている前記配線の主成分が前記パッドの主成分と同じであり、前記配線構造は銅を主成分とする配線を含むことを特徴とする請求項７または８に記載の固体撮像装置。
  10. 前記パッドはアルミニウムを主成分とすることを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
  11. 前記第１半導体基板には、前記光電変換素子の電荷を転送するための転送トランジスタが配されていること、及び／又は、
    前記第２半導体基板には、前記光電変換素子の電荷に基づく信号を出力するための増幅トランジスタが配されていることを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置。
  12. 前記第１半導体基板に配された回路が、前記配線構造を介して、前記パッドが前記部分を介して接続された前記回路とは別の、前記第２半導体基板に配された回路に接続されていることを特徴とする請求項１に記載の固体撮像装置。
  13. 前記パッドの第１の部分は前記第１半導体基板および前記第２半導体基板に重なっており、前記パッドの第２の部分が前記開口に重なっていることを特徴とする請求項１乃至１２のいずれか１項に記載の固体撮像装置。
  14. 前記開口に面する前記第１半導体基板の側面、及び、前記第１半導体基板の前記第１トランジスタが配された前記面とは反対側の面を覆う膜を備えることを特徴とする請求項１に記載の固体撮像装置。
  15. 請求項１乃至１４のいずれか１項に記載の固体撮像装置と、
    前記パッドから出力された信号を処理する処理部とを有する撮像システム。
  16. 光電変換素子が配された第１半導体基板、及び、前記第１半導体基板の上に配された第１配線構造を有する第１部材と、トランジスタが配された第２半導体基板、及び、前記第２半導体基板の上に配された第２配線構造を有する第２部材と、を、前記第１半導体基板と前記第２半導体基板との間に、前記第１配線構造と前記第２配線構造と外部端子と接続されるパッドとが位置するように接合する工程と、
    前記接合する工程の後に、前記第１半導体基板の厚みを前記第２半導体基板の厚みよりも小さくする工程と、
    前記第１半導体基板の厚みを小さくする工程の後に、前記第１半導体基板の上にマイクロレンズ層を形成する工程と、
    前記マイクロレンズ層を形成する工程の後に、前記第１半導体基板の一部を除去して前記パッドを前記第１半導体基板の側に露出させる工程と、を有し、
    前記接合する工程の前に、前記パッドは前記第１配線構造に含まれる第１の配線または前記第２配線構造に含まれる第２の配線に接続されており、
    前記露出させる工程の前に、前記パッドは前記第２半導体基板に配された回路に接続されていることを特徴とする固体撮像装置の製造方法。
  17. 前記露出させる工程では、前記第１半導体基板にドライエッチングを行い前記第１半導体基板の一部を除去することを特徴とする請求項１６に記載の固体撮像装置の製造方法。
  18. 前記第２半導体基板の厚みを小さくする工程を有することを特徴とする請求項１６あるいは１７に記載の固体撮像装置の製造方法。
  19. 前記パッドは前記第１配線構造の配線または前記第２配線構造の配線と同じ層に配されていることを特徴とする請求項１６乃至１８のいずれか１項に記載の固体撮像装置の製造方法。
  20. 前記パッドはアルミニウムを主成分とすることを特徴とする請求項１６乃至１９のいずれか１項に記載の固体撮像装置の製造方法。
  21. 前記パッドと同じ層に配されている前記配線の主成分が前記パッドの主成分と同じであり、前記第２配線構造は銅を主成分とする配線を含むことを特徴とする請求項１９または２０に記載の固体撮像装置の製造方法。
  22. 前記第１半導体基板の厚みを小さくする工程の前に、前記パッドは前記第２半導体基板に配された前記回路に接続されていることを特徴とする請求項１６乃至２１のいずれか１項に記載の固体撮像装置の製造方法。
  23. 前記接合する工程の前に、前記パッドは前記第２の配線に接続されていることを特徴とする請求項１６乃至２２のいずれか１項に記載の固体撮像装置の製造方法。
  24. 前記接合する工程の前に、前記パッドは前記第１の配線に接続されていることを特徴とする請求項１６乃至２２のいずれか１項に記載の固体撮像装置の製造方法。
  25. 前記露出させる工程の前に、前記第１の配線とは別の、前記第１配線構造に含まれる第３の配線が、前記第２の配線とは別の、前記第２配線構造に含まれる第４の配線に接続していることを特徴とする請求項１６乃至２４のいずれか１項に記載の固体撮像装置の製造方法。
  26. 前記第１半導体基板の厚みを小さくする工程の前に、前記第１配線とは別の、前記第１配線構造に含まれる第３の配線が、前記第２配線とは別の、前記第２配線構造に含まれる第４の配線に接続していることを特徴とする請求項１６乃至２５のいずれか１項に記載の固体撮像装置の製造方法。
  27. 前記回路は保護ダイオード回路であることを特徴とする請求項１６乃至２６のいずれか１項に記載の固体撮像装置の製造方法。
  28. 前記第１半導体基板には、前記光電変換素子の電荷を転送するための転送トランジスタが配されており、前記第２半導体基板には信号処理回路が配されていることを特徴とする請求項１６乃至２７のいずれか１項に記載の固体撮像装置の製造方法。
  29. 前記第１半導体基板には、前記光電変換素子の電荷に基づく信号を出力するための増幅トランジスタが配されていることを特徴とする請求項１６乃至２８のいずれか１項に記載の固体撮像装置の製造方法。
JP2011105415A 2010-06-30 2011-05-10 固体撮像装置および固体撮像装置の製造方法 Active JP5843475B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011105415A JP5843475B2 (ja) 2010-06-30 2011-05-10 固体撮像装置および固体撮像装置の製造方法
US13/807,107 US8947566B2 (en) 2010-06-30 2011-06-22 Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus
PCT/JP2011/003566 WO2012001915A1 (en) 2010-06-30 2011-06-22 Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus
US14/577,985 US9209220B2 (en) 2010-06-30 2014-12-19 Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus
US14/933,994 US9508775B2 (en) 2010-06-30 2015-11-05 Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010149483 2010-06-30
JP2010149483 2010-06-30
JP2011105415A JP5843475B2 (ja) 2010-06-30 2011-05-10 固体撮像装置および固体撮像装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015226855A Division JP6173410B2 (ja) 2010-06-30 2015-11-19 固体撮像装置および固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012033878A JP2012033878A (ja) 2012-02-16
JP5843475B2 true JP5843475B2 (ja) 2016-01-13

Family

ID=45401659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011105415A Active JP5843475B2 (ja) 2010-06-30 2011-05-10 固体撮像装置および固体撮像装置の製造方法

Country Status (3)

Country Link
US (3) US8947566B2 (ja)
JP (1) JP5843475B2 (ja)
WO (1) WO2012001915A1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP6173410B2 (ja) * 2010-06-30 2017-08-02 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
US8872293B2 (en) * 2011-02-15 2014-10-28 Sony Corporation Solid-state imaging device and method of manufacturing the same and electronic apparatus
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP6124502B2 (ja) * 2012-02-29 2017-05-10 キヤノン株式会社 固体撮像装置およびその製造方法
KR101932662B1 (ko) * 2012-03-16 2018-12-26 삼성전자 주식회사 이미지 센서
JP6012262B2 (ja) 2012-05-31 2016-10-25 キヤノン株式会社 半導体装置の製造方法
WO2014002367A1 (ja) 2012-06-25 2014-01-03 パナソニック株式会社 固体撮像装置
JP5862507B2 (ja) 2012-08-07 2016-02-16 株式会社デンソー 蓄冷熱交換器
US8796805B2 (en) * 2012-09-05 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
US8866250B2 (en) * 2012-09-05 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple metal film stack in BSI chips
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP5939184B2 (ja) * 2013-03-22 2016-06-22 ソニー株式会社 半導体装置の製造方法
JP6292049B2 (ja) * 2013-09-02 2018-03-14 ソニー株式会社 半導体装置およびその製造方法
JP6299406B2 (ja) * 2013-12-19 2018-03-28 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP2015135839A (ja) * 2014-01-16 2015-07-27 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
KR102177702B1 (ko) 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US9536920B2 (en) 2014-03-28 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked image sensor having a barrier layer
KR102256719B1 (ko) 2014-05-12 2021-05-28 삼성전자주식회사 반도체 패키지 및 그 제조 방법
WO2016117124A1 (ja) 2015-01-23 2016-07-28 オリンパス株式会社 撮像装置および内視鏡
JP2016219660A (ja) * 2015-05-22 2016-12-22 ソニー株式会社 半導体装置、製造方法、固体撮像素子、および電子機器
US10014333B2 (en) * 2015-08-26 2018-07-03 Semiconductor Components Industries, Llc Back-side illuminated pixels with interconnect layers
JP6907944B2 (ja) 2016-01-18 2021-07-21 ソニーグループ株式会社 固体撮像素子及び電子機器
US10109666B2 (en) * 2016-04-13 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for backside illuminated (BSI) image sensors
KR102576210B1 (ko) * 2016-07-05 2023-09-08 삼성전자주식회사 반도체 장치
US10431614B2 (en) * 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
JP2018133392A (ja) * 2017-02-14 2018-08-23 キヤノン株式会社 光電変換装置
WO2018163236A1 (ja) * 2017-03-06 2018-09-13 オリンパス株式会社 半導体装置および半導体装置の製造方法
JP2018148183A (ja) * 2017-03-09 2018-09-20 株式会社東芝 光検出器および放射線検出器
JP6746547B2 (ja) * 2017-09-12 2020-08-26 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP7102119B2 (ja) * 2017-09-29 2022-07-19 キヤノン株式会社 半導体装置および機器
JP6701149B2 (ja) * 2017-10-25 2020-05-27 キヤノン株式会社 撮像装置およびカメラ
JP7158846B2 (ja) * 2017-11-30 2022-10-24 キヤノン株式会社 半導体装置および機器
US10784172B2 (en) * 2017-12-29 2020-09-22 Texas Instruments Incorporated Testing solid state devices before completing manufacture
US10615198B1 (en) * 2018-01-11 2020-04-07 Apple Inc. Isolation structures in film-based image sensors
US10868203B1 (en) 2018-04-25 2020-12-15 Apple Inc. Film-based image sensor with planarized contacts
GB2576497B (en) * 2018-08-13 2021-02-03 X Fab Semiconductor Foundries Gmbh A semiconductor structure
CN109830563B (zh) * 2019-02-26 2022-07-19 京东方科技集团股份有限公司 探测面板及其制作方法
JP7321724B2 (ja) 2019-03-05 2023-08-07 キヤノン株式会社 半導体装置および機器
TWI853040B (zh) * 2019-06-26 2024-08-21 日商索尼半導體解決方案公司 半導體裝置及攝像裝置
JP7034997B2 (ja) * 2019-09-26 2022-03-14 キヤノン株式会社 半導体デバイスおよび装置の製造方法
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
WO2021090569A1 (ja) * 2019-11-06 2021-05-14 ソニーセミコンダクタソリューションズ株式会社 受光装置および測距装置
US20210242152A1 (en) * 2020-02-05 2021-08-05 Invensas Bonding Technologies, Inc. Selective alteration of interconnect pads for direct bonding
US11652127B2 (en) * 2020-04-17 2023-05-16 Taiwan Semiconductor Manufacturing Company Limited Image sensor device and methods of forming the same
JP2020129688A (ja) * 2020-05-01 2020-08-27 キヤノン株式会社 撮像装置
US11233088B2 (en) * 2020-06-12 2022-01-25 Omnivision Technologies, Inc. Metal routing in image sensor using hybrid bonding
DE112021005454T5 (de) * 2020-10-16 2023-07-27 Sony Semiconductor Solutions Corporation Halbleiterelement, halbleitervorrichtung und verfahren zur herstellung eines halbleiterelements
KR20220087227A (ko) * 2020-12-17 2022-06-24 삼성전자주식회사 이미지 센서
US20240153982A1 (en) * 2021-03-11 2024-05-09 Sony Semiconductor Solutions Corporation Semiconductor device and imaging device
WO2023131997A1 (ja) * 2022-01-05 2023-07-13 キヤノン株式会社 光電変換装置、光電変換システム、および移動体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031538A (ja) * 1989-05-29 1991-01-08 Sony Corp 半導体装置
US6927432B2 (en) 2003-08-13 2005-08-09 Motorola, Inc. Vertically integrated photosensor for CMOS imagers
JP4432502B2 (ja) * 2004-01-20 2010-03-17 ソニー株式会社 半導体装置
JP4482874B2 (ja) * 2004-07-02 2010-06-16 株式会社ニコン 投影光学系、露光装置、および露光方法
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
KR100782463B1 (ko) * 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
WO2008072750A1 (en) * 2006-12-11 2008-06-19 Fujifilm Corporation Solid-state image pickup device
JP5422914B2 (ja) * 2008-05-12 2014-02-19 ソニー株式会社 固体撮像装置の製造方法
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5685898B2 (ja) * 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP5853351B2 (ja) 2010-03-25 2016-02-09 ソニー株式会社 半導体装置、半導体装置の製造方法、及び電子機器
JP5843475B2 (ja) * 2010-06-30 2016-01-13 キヤノン株式会社 固体撮像装置および固体撮像装置の製造方法
JP5696513B2 (ja) * 2011-02-08 2015-04-08 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法

Also Published As

Publication number Publication date
US9209220B2 (en) 2015-12-08
US8947566B2 (en) 2015-02-03
US9508775B2 (en) 2016-11-29
WO2012001915A1 (en) 2012-01-05
JP2012033878A (ja) 2012-02-16
US20160056189A1 (en) 2016-02-25
US20130105924A1 (en) 2013-05-02
US20150118782A1 (en) 2015-04-30

Similar Documents

Publication Publication Date Title
JP5843475B2 (ja) 固体撮像装置および固体撮像装置の製造方法
US11102440B2 (en) Solid-state imaging device and imaging system
JP5553693B2 (ja) 固体撮像装置及び撮像システム
JP5451547B2 (ja) 固体撮像装置
JP5517800B2 (ja) 固体撮像装置用の部材および固体撮像装置の製造方法
US8987648B2 (en) Solid-state imaging apparatus having a sealing portion to reduce water invasion into the plurality of pixels and the peripheral circuit in a first member and a second member and method for manufacturing the solid-state imaging apparatus
JP7309670B2 (ja) 固体撮像装置
JP2023055816A (ja) 固体撮像装置および固体撮像装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151020

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R151 Written notification of patent or utility model registration

Ref document number: 5843475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151