[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5730732B2 - 積層セラミックコンデンサー及びその製造方法 - Google Patents

積層セラミックコンデンサー及びその製造方法 Download PDF

Info

Publication number
JP5730732B2
JP5730732B2 JP2011210488A JP2011210488A JP5730732B2 JP 5730732 B2 JP5730732 B2 JP 5730732B2 JP 2011210488 A JP2011210488 A JP 2011210488A JP 2011210488 A JP2011210488 A JP 2011210488A JP 5730732 B2 JP5730732 B2 JP 5730732B2
Authority
JP
Japan
Prior art keywords
binder
internal electrode
electrode pattern
ceramic capacitor
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011210488A
Other languages
English (en)
Other versions
JP2012195555A (ja
Inventor
キム・ヒュン・ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012195555A publication Critical patent/JP2012195555A/ja
Application granted granted Critical
Publication of JP5730732B2 publication Critical patent/JP5730732B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、積層セラミックコンデンサー及びその製造方法に関し、より詳細には、内部電極パターンのショート又は短絡を防止して信頼度の高い積層セラミックコンデンサーを製造する方法及びその製造方法による積層セラミックコンデンサーに関する。
コンデンサーは、電気を貯蔵できる素子であって、基本的に二つの電極を対向させて電圧をかけると各電極に電気が蓄積されるものである。直流電圧を印加した場合は、電気が蓄積されながらコンデンサー内部に電流が流れるが、蓄積が完了すると、電流が流れないようになる。一方、交流電圧を印加した場合は、電極の極性が交流に変わりながら交流電流が流れ続けるようになる。
このようなコンデンサーは、電極間に備えられる絶縁体の種類に応じて、アルミニウムで電極を構成し、当該アルミニウム電極間に薄い酸化膜を備えるアルミニウム電解コンデンサー、電極材料としてタンタルを用いるタンタルコンデンサー、電極間にチタン酸バリウム等の高誘電率の誘電体を用いるセラミックコンデンサー、電極間に備えられる誘電体として高誘電率系セラミックを多層構造に用いる積層セラミックコンデンサー(Multi Layer Ceramic Condenser、MLCC)、電極間に備えられる誘電体としてポリスチレンフィルムを用いるフィルムコンデンサー等の多様な種類に分けることができる。
これらのうち、積層セラミックコンデンサーは、温度特性及び周波数特性に優れ且つ小型に具現できるという長所があり、近年では高周波回路等の多様な分野で広く応用されている。
従来技術に係る積層セラミックコンデンサーによると、複数の誘電体シートが積層されて積層体を形成し、当該積層体の外部に互いに異なる極性を有する外部電極が形成され、当該積層体の内部に交互に積層された内部電極が上記外部電極のそれぞれに電気的に連結することができる。
近年、電子製品の小型化及び高集積化に伴い、積層セラミックコンデンサーにおいても、小型化及び高集積化のための研究が多く行われている。特に、積層セラミックコンデンサーの場合、高容量化及び小型化のために誘電体層を薄層化して高積層化し、且つ内部電極の連結性を向上させようとする多様な試みが行われている。
特に、容量を高めるために、誘電体層の内部における内部電極パターンの面積の確保のための多様な試みが行われている。誘電体層を占める内部電極パターンの面積が広くなるほど、チップ容量確保の側面においては有利であるが、マージン(margin)部の厚さが薄くなって内部電極パターンがショート又は短絡される問題点が多く発生している。
本発明の目的は、内部電極パターンの容量を確保できる最大限の有効面積(coverage)を確保し、且つ内部電極パターンのショート又は短絡を防止できる積層セラミックコンデンサー及びその製造方法を提供することである。
本発明の一実施形態による積層セラミックコンデンサーの製造方法は、第1のセラミックパウダーと第1のバインダーとを含む複数の誘電体層を設ける段階と、当該複数の誘電体層に導電性パウダーと第2のバインダーとを含む電極ペーストを塗布して当該誘電体層のそれぞれ異なる面に引き出される複数の第1の内部電極パターン及び第2の内部電極パターンを形成する段階と、上記複数の誘電体層を積層して積層本体を形成する段階と、当該積層本体の少なくとも一面に、第2のセラミックパウダー及び上記第1のバインダー又は上記第2のバインダーとの相溶性がない溶剤を含むセラミックスラリーを塗布してマージン部を形成する段階とを含む。
上記第1の内部電極パターン又は第2の内部電極パターンは、上記誘電体層の少なくとも一面を覆うように塗布されてマージン部と接するように形成されることができる。
上記マージン部は、上記第1の内部電極パターン及び第2の内部電極パターンが全て露出される面を覆うように形成されることができる。
上記第1のバインダー又は上記第2のバインダーは、極性バインダーであることができる。
上記第1のバインダー又は上記第2のバインダーは、エチルセルロース及びポリビニルブチラールからなる群から選択された一つ以上であることができる。
上記溶剤は、無極性溶剤であることができる。
上記溶剤は、パラピン(paraffin)系炭化水素を含むことができる。
上記積層セラミックコンデンサーの製造方法は、上記第1の内部電極パターン及び第2の内部電極パターンのいずれか一つが引き出された面に、それぞれ第1の外部電極及び第2の外部電極を形成する段階をさらに含むことができる。
本発明の他の実施形態による積層セラミックコンデンサーは、第1のセラミックパウダーと第1のバインダーとを含む複数の誘電体層が積層された積層本体と、当該複数の誘電体層に、導電性パウダーと第2のバインダーとを含み当該複数の誘電体層のそれぞれ異なる面に引き出されるように形成された複数の第1の内部電極パターン及び第2の内部電極パターンと、上記積層本体の少なくとも一面に形成され、第2のセラミックパウダー、及び上記第1のバインダー又は上記第2のバインダーとの相溶性がない溶剤を含むマージン部とを含む。
上記マージン部は、上記第2のセラミックパウダーと上記溶剤とを含むセラミックスラリーを塗布して形成することができる。
上記第1の内部電極パターン又は上記第2の内部電極パターンは、上記誘電体層の少なくとも一面を覆うように塗布されて、上記マージン部と接するように形成することができる。
上記マージン部は、第1の内部電極パターン及び第2の内部電極パターンが全て露出する面を覆うように形成することができる。
上記第1のバインダー又は上記第2のバインダーは、極性バインダーとすることができる。
上記第1のバインダー又は上記第2のバインダーは、エチルセルロース及びポリビニルブチラールからなる群から選択された一つ以上とすることができる。
上記溶剤は、無極性溶剤とすることができる。
上記溶剤は、パラピン系炭化水素を含むことができる。
本発明の一実施形態によると、積層セラミックコンデンサーの内部電極パターンとマージン部を形成する上で、互いに反応性の低い物質を用いることで、シートアタック(sheet attack)現象を除去することができる。
また、内部電極パターンがマージン部と接する面で短絡される現象を防止することができるため、積層セラミックコンデンサーの不良率を低くし、製品の信頼度を向上させることができる。
本発明の一実施形態による積層セラミックコンデンサーの斜視図である。 図1のA−A’線に沿う断面図である。 図1のB−B’線に沿う断面図である。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。しかしながら、本発明の実施形態は、多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。
また、本発明の実施形態は、当業界における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズ等は、より明確な説明のために誇張されることがある。なお、図上において同一の構成と機能を有する構成要素は、同一の参照符号を付して示す。
以下、図1から図3を参照して本発明の一実施形態による積層セラミックコンデンサーについて説明する。
図1は、本発明の一実施形態による積層セラミックコンデンサーの斜視図であり、図2は、図1のA−A’線に沿う断面図であり、図3は、図1のB−B’線に沿う断面図である。
本発明の一実施形態による積層セラミックコンデンサーは、複数の誘電体層100が積層された積層本体20と、当該積層本体20の両側面に形成された第1の外部電極10a及び第2の外部電極10bとを含む。
図2を参照すると、上記積層本体20は、複数の誘電体層100と、当該誘電体層100の内部に形成された複数の第1の内部電極パターン201、203、205及び第2の内部電極パターン202、204、206とを含む。
上記複数の誘電体層100は、高誘電率を有するセラミックグリーンシートで形成され、以後、積層及び焼成過程を経て当該複数の誘電体層100が積層された積層本体を形成することができる。
上記複数の誘電体層100は、第1のセラミックパウダーと第1のバインダーとを含むものであり、これに制限されるものではないが、基材上にセラミックスラリーを塗布することで形成されることができる。
上記第1のセラミックパウダーは、高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム(SrTiO )系材料等が用いられ、好ましくは、チタン酸バリウム(BaTiO)パウダーを用いることができる。
上記第1のバインダーは、上記第1のセラミックパウダーをセラミックスラリーに分散させるためのものであり、当該第1のセラミックパウダーをセラミックスラリーに分散させてシート状に塗布することで誘電体層を形成することができる。
上記第1の外部電極10a及び第2の外部電極10bは、電気伝導性に優れた物質とすることができ、積層セラミックコンデンサーの内部に形成された第1の内部電極パターン201、203、205及び第2の内部電極パターン202、204、206、又は本発明の他の実施形態による多様なパターンと外部素子とを電気的に連結する役割をすることができる。
上記第1の外部電極10aと第2の外部電極10bは、互いに異なる極に帯電させることができ、これにより、当該第1の外部電極10aに連結される第1の内部電極パターン201、203、205と当該第2の外部電極10bに連結される第2の内部電極パターン202、204、206も互いに異なる極に帯電させることができる。
上記第1の外部電極10a及び第2の外部電極10bは、導電性物質からなることができ、これに制限されるものではないが、Ni、Ag又はPd等の導電性金属からなることができる。
上記第1の内部電極パターン201、203、205と第2の内部電極パターン202、204、206とは対向するように形成され、互いに異なる極に帯電されてコンデンサーの容量を具現することができる。
特に、上記第1の内部電極パターン201、203、205と第2の内部電極パターン202、204、206とのオーバーラップ(overlap)面積を広げて高容量のコンデンサーを具現することができる。
図2及び図3では、本発明の一実施形態による第1の内部電極パターン201、203、205及び第2の内部電極パターン202、204、206をそれぞれ3つの層で示しているが、これに制限されず、高容量の具現のために、例えば、誘電体層を500層以上に高く積層することで、高容量の積層セラミックコンデンサーを具現することができる。
本発明の一実施形態によると、上記第1の内部電極パターン201、203、205と第2の内部電極パターン202、204、206は、オーバーラップ面積を最大限確保するために、誘電体層の一面以上を覆うように形成することができる。
図2及び図3を参照すると、上記第1の内部電極パターン201、203、205は、各誘電体層100の第1の外部電極10aと接する面を覆うように形成され、当該第1の外部電極10aが形成される面に隣接する両側面の一部を覆うように形成することができる。
また、上記第2の内部電極パターン202、204、206も、第2の外部電極10bと接する面を覆うように形成され、当該第2の外部電極10bが形成される面に隣接する両側面の一部を覆うように形成することができる。
これにより、上記第1の内部電極パターン201、203、205は、反対の極性を有する第2の外部電極10bとの絶縁性を維持するために、所定の距離だけ離隔された領域を除いた全領域を覆うように形成することができる。
同様に、上記第2の内部電極パターン202、204、206も、反対の極性を有する第1の外部電極10aとの絶縁性を維持するために、所定の距離だけ離隔された領域を除いた全領域を覆うように形成することができる。
これにより、本発明の一実施形態によると、上記第1の内部電極パターン201、203、205及び第2の内部電極パターン202、204、206は、誘電体層で最大限の面積を確保し、第1の内部電極パターン201、203、205と第2の内部電極パターン202、204、206との最大限のオーバーラップ面積を確保することができる。
本発明の一実施形態によると、上記第1の内部電極パターン201、203、205及び第2の内部電極パターン202、204、206は、導電性パウダーと第2のバインダーとを含む内部電極ペーストを誘電体層に塗布して形成することができる。
上記導電性パウダーは、内部電極パターンに電気伝導性を与えるためのものであり、電気伝導性に優れた物質とすることができ、これに制限されるものではないが、Ni、Ag及びPdからなる群から選択された一つ以上を用いることができる。
上記第1のバインダー及び第2のバインダーは、内部電極ペーストの内部で導電性パウダーを分散させるためのものである。上記内部電極ペーストは、これに制限されるものではないが、スクリーン印刷法等の印刷法で誘電体層上に印刷することができる。
本発明の一実施形態によると、上記第1のバインダー及び第2のバインダーとしては、極性バインダーを用いることができ、これに制限されるものではないが、エチルセルロース、ポリビニルブチラール及びこれらの混合物を用いることができる。
また、本発明の一実施形態によると、上記第1の内部電極パターン201、203、205と第2の内部電極パターン202、204、206が全て露出する第1の外部電極及び第2の外部電極に隣接する両側面には、マージン部150a、150bを形成することができる。
上記マージン部150a、150bは、上記第1の内部電極パターン201、203、205と第2の内部電極パターン202、204、206が全て露出する側面に形成され、複数の内部電極パターンが外部に露出して破壊又は損傷されることを防止することができる。
本発明の一実施形態によると、上記マージン部150a、150bは、第2のセラミックパウダーと溶剤とを含むことができる。
上記第2のセラミックパウダーは、上記第1のセラミックパウダーと類似の物質であることができ、高い誘電率を有する物質が用いられる。上記第2のセラミックパウダーとしては、これに制限されるものではないが、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料等を用い、好ましくは、チタン酸バリウムパウダーを用いることができる。
上記溶剤は、上記第2のセラミックパウダーを分散させるためのものであり、本発明の一実施形態によると、当該第2のセラミックパウダーと溶剤とを含むセラミックスラリー状に製作して、マージン部が形成されるべき側面に塗布することでマージン部を形成することができる。
本発明の一実施形態によると、上記溶剤は、スラリーの内部にセラミックパウダーを分散させるためのものであり、無極性溶剤が用いられることができる。
本発明の一実施形態によると、上記溶剤としては、第1のバインダー又は第2のバインダーとの相溶性がない物質を用いることができる。上記第1のバインダー又は第2のバインダーとしては極性バインダーを用いるのに対し、上記溶剤としては無極性溶剤を用いることができる。
これにより、上記第1のバインダーを含む誘電体層及び第2のバインダーを含む内部電極パターンと、上記マージン部との反応を防止することができる。
なお、上記溶剤と、上記第1のバインダー又は第2のバインダーとの相溶性がない場合、マージン部と誘電体層及び内部電極パターン間のシートアタック(sheet attack)現象を防止することができる。
しかしながら、上記第1のバインダーと上記溶剤との相溶性がある場合は、誘電体層に含まれた当該第1のバインダーと当該溶剤とが反応して、当該第1のバインダーと共にセラミックパウダーが流れ出るため、内部電極パターンをショートさせる現象が発生することがある。
また、上記第2のバインダーと上記溶剤との相溶性がある場合は、内部電極パターンに含まれた当該第2のバインダーとマージン部に含まれた当該溶剤とが反応して、内部電極パターンに含まれた導電性粒子が、当該第2のバインダーと共にマージン部に流れ出るため、隣接する内部電極パターンと短絡する現象が発生することがある。
しかしながら、本発明の一実施形態によると、上記マージン部に含まれた溶剤と、上記内部電極パターン又は誘電体層に含まれた第1のバインダー又は第2のバインダーとは、互いに相溶性がない物質からなるため、当該内部電極パターン又は誘電体層と、当該マージン部との反応によって粒子が抜ける現象を防止することができる。これにより、上記内部電極パターンがショート又は短絡されるシートアタック現象を防止することができる。
本発明の一実施形態によると、上記溶剤は、パラピン系炭化水素を含む物質からなることができる。上記溶剤としては、これに制限されるものではないが、上記第1のバインダー又は第2のバインダーとの相溶性が小さい多様な物質を用いることができる。
本発明の一実施形態によると、内部電極パターン間のオーバーラップ面積を最大限確保して、高容量の積層セラミックコンデンサーを具現し、且つ耐久性が強く積層本体に影響を与えないマージン部を形成して、内部電極パターンのシートアタック現象を防止し、信頼性の高い積層セラミックコンデンサーを製造することができる。
以下、本発明の一実施形態による積層セラミックコンデンサーの製造方法について説明する。
本発明の一実施形態による積層セラミックコンデンサーの製造方法は、第1のセラミックパウダーと第1のバインダーとを含む複数の誘電体層を設ける段階と、当該複数の誘電体層に導電性パウダーと第2のバインダーとを含む電極ペーストを塗布して当該誘電体層のそれぞれ異なる面に引き出される複数の第1の内部電極パターン及び第2の内部電極パターンを形成する段階と、上記複数の誘電体層を積層して積層本体を形成する段階と、当該積層本体の少なくとも一面に、第2のセラミックパウダー及び上記第1のバインダー又は第2のバインダーとの相溶性がない溶剤を含むセラミックスラリーを塗布してマージン部を形成する段階とを含む。
上記積層セラミックコンデンサーを製造するために、まず、複数の誘電体層を設ける。
上記複数の誘電体層は、第1のセラミックパウダーと第1のバインダーとを含む物質を含む第1のセラミックスラリーを塗布することで形成することができる。
上記第1のセラミックスラリーは、セラミックグリーンシート状に塗布され、複数のセラミックグリーンシートを積層及び焼成することで複数の誘電体層が積層された積層本体を形成することができる。
上記複数の誘電体層に導電性パウダーと第2のバインダーとを含む電極ペーストを塗布して、内部電極パターンを形成することができる。上記内部電極パターンは、上記誘電体層のそれぞれ異なる面に引き出されるように形成され、本発明の一実施形態によると、上記積層本体の対向する面に引き出された第1の内部電極パターンと第2の内部電極パターンとを含むことができる。
上記第1の内部電極パターン及び第2の内部電極パターンが印刷された複数の誘電体層を、当該第1の内部電極パターンと第2の内部電極パターンとがずれるように積層して積層本体を形成することができる。
本発明の一実施形態によると、積層本体の少なくとも一面に、第2のセラミックパウダーと、第1のバインダー又は第2のバインダーとの相溶性がない溶剤とを含む第2のセラミックスラリーを塗布してマージン部を形成することができる。
上記マージン部は、上記第2のセラミックパウダーと、第1のバインダー又は第2のバインダーとの相溶性がない溶剤とを含む第2のセラミックスラリーを塗布することで形成されることができる。
上記塗布されるセラミックスラリーの量又は回数に応じて、上記マージン部の厚さを調節することができる。
本発明の一実施形態によると、上記溶剤としては、上記第1のバインダー又は第2のバインダーとの相溶性がない物質を用いることができる。これにより、上記マージン部と、誘電体層又は内部電極パターンとが互いに反応して、第1のセラミックパウダー又は導電性物質が、第1のバインダー又は第2のバインダーと共に上記マージン部に流出する現象を防止することができる。
即ち、上記第1のセラミックパウダーと第1のバインダーが、上記マージン部の溶剤と反応して、当該第1のセラミックパウダーが当該マージン部に流出して内部電極パターンがショートする現象を防止することができる。 また、上記導電性物質と第2のバインダーが、上記マージン部の溶剤と反応して、当該導電性物質が当該マージン部に流出して隣接する内部電極パターンが短絡する現象を防止することができる。
これにより、薄層化された内部電極パターンの短絡又はショート現象及び積層セラミックコンデンサーの不良を防止し、信頼度を高めることができる。
本発明の一実施形態によると、上記第1の内部電極パターン又は第2の内部電極パターンは、上記誘電体層の少なくとも一面を覆うように塗布されて上記マージン部と接するように形成されることができる。
上記第1の内部電極パターン又は第2の内部電極パターンは、上記誘電体層の少なくとも一面を覆うように形成され、反対の極性を有する外部電極との絶縁性を維持するために、当該反対の極性を有する外部電極から所定の絶縁距離だけ離隔された領域を除いた全領域を覆うように形成されることができる。
これにより、上記誘電体層の内部で内部電極パターンの最大限の面積を確保し、第1の内部電極パターンと第2の内部電極パターンとのオーバーラップ面積を最大限確保して、高容量を具現することができる。
本発明の一実施形態によると、上記のように、上記第1の内部電極パターンと第2の内部電極パターンが、上記誘電体層の一面以上を覆うように形成されても、互いに異なる極性を有する当該第1の内部電極パターンと第2の内部電極パターンが全て露出する面を覆うようにマージン部を形成することができる。
これにより、内部電極パターンの面積を最大限確保し、且つ当該内部電極パターンが外部に露出して損傷及び破壊されることを防止することができる。
本発明の一実施形態によると、上記第1のバインダー又は第2のバインダーとしては極性バインダーを用い、上記溶剤としては無極性溶剤を用いることができる。
これにより、上記第1のバインダー又は第2のバインダーと上記溶剤とが互いに反応する現象を防止することができる。
より具体的には、上記第1のバインダー又は第2のバインダーとしては、エチルセルロース(ethyl cellulose)及びポリビニルブチラール(polyvinyl butyral)からなる群から選択された一つ以上を用いることができ、これに制限されるものではなく、当業界における公知の多様な極性バインダーを用いることができる。
また、上記溶剤は、パラピン系炭化水素を含むことができる。上記溶剤としては、これに制限されるものではなく、当業界における公知の多様な無極性溶剤を用いることができる。
本発明の一実施形態によれば、上記第1のバインダー又は第2のバインダーを含む誘電体層と内部電極パターンが、上記溶剤を含むマージン部と反応することを防止することで、当該内部電極パターンの短絡又はショート現象を防止することができる。
上記積層本体に上記マージン部を形成した後、当該積層本体の第1の内部電極パターン及び第2の内部電極パターンのいずれか一つが引き出された面に、それぞれ第1の外部電極及び第2の外部電極を形成する段階をさらに含むことができる。
本発明の一実施形態による積層セラミックコンデンサーの製造方法によると、内部電極パターンの連結性を確保し、当該内部電極パターンのショート現象を防止することで、信頼性の高い積層セラミックコンデンサーを製造することができる。
また、安定的なマージン部を形成することで、第1の内部電極パターンと第2の内部電極パターンとのオーバーラップ面積を最大限確保して、信頼度が高く、且つ高容量の積層セラミックコンデンサーを提供することができる。

Claims (12)

  1. 第1のセラミックパウダーと第1のバインダーとを含む複数の誘電体層を設ける段階と、
    前記複数の誘電体層に導電性パウダーと第2のバインダーとを含む電極ペーストを塗布して、当該誘電体層のそれぞれ異なる面に引き出される複数の第1の内部電極パターン及び第2の内部電極パターンを形成する段階と、
    前記複数の誘電体層を積層して積層本体を形成する段階と、
    前記積層本体の少なくとも一面に、第2のセラミックパウダー及び溶剤を含むセラミックスラリーを塗布してマージン部を形成する段階と、
    を含み、
    前記第1のバインダー及び前記第2のバインダーは、極性バインダーであ
    前記溶剤は、前記第1のバインダー及び前記第2のバインダーとの相溶性がない無極性溶剤である、積層セラミックコンデンサーの製造方法。
  2. 前記第1の内部電極パターン又は前記第2の内部電極パターンは、前記誘電体層の少なくとも一面を覆うように塗布されてマージン部と接するように形成される、請求項1に記載の積層セラミックコンデンサーの製造方法。
  3. 前記マージン部は、前記第1の内部電極パターン及び第2の内部電極パターンが全て露出する面を覆うように形成される、請求項1に記載の積層セラミックコンデンサーの製造方法。
  4. 前記第1のバインダー又は前記第2のバインダーは、エチルセルロース及びポリビニルブチラールからなる群から選択された一つ以上である、請求項1に記載の積層セラミックコンデンサーの製造方法。
  5. 前記溶剤は、パラピン(paraffin)系炭化水素を含む、請求項1に記載の積層セラミックコンデンサーの製造方法。
  6. 前記第1の内部電極パターン及び第2の内部電極パターンのいずれか一つが引き出された面に、第1の外部電極又は第2の外部電極を形成する段階をさらに含む、請求項1に記載の積層セラミックコンデンサーの製造方法。
  7. 第1のセラミックパウダーと第1のバインダーとを含む複数の誘電体層が積層された積層本体と、
    前記複数の誘電体層に導電性パウダーと第2のバインダーとを含み、当該複数の誘電体層のそれぞれ異なる面に引き出されるように形成された複数の第1の内部電極パターン及び第2の内部電極パターンと、
    前記積層本体の少なくとも一面に形成され、第2のセラミックパウダーと、溶剤とを含むマージン部と、
    を含み、
    前記第1のバインダー及び前記第2のバインダーは、極性バインダーであ
    前記溶剤は、前記第1のバインダー及び前記第2のバインダーとの相溶性がない無極性溶剤である、積層セラミックコンデンサー。
  8. 前記マージン部は、前記第2のセラミックパウダーと前記溶剤とを含むセラミックスラリーが塗布されて形成される、請求項7に記載の積層セラミックコンデンサー。
  9. 前記第1の内部電極パターン又は前記第2の内部電極パターンは、前記誘電体層の少なくとも一面を覆うように塗布されて、前記マージン部と接するように形成される、請求項7に記載の積層セラミックコンデンサー。
  10. 前記マージン部は、前記第1の内部電極パターン及び第2の内部電極パターンが全て露出する面を覆うように形成される、請求項7に記載の積層セラミックコンデンサー。
  11. 前記第1のバインダー又は前記第2のバインダーは、エチルセルロース及びポリビニルブチラールからなる群から選択された一つ以上である、請求項7に記載の積層セラミックコンデンサー。
  12. 前記溶剤は、パラピン系炭化水素を含む、請求項7に記載の積層セラミックコンデンサー。
JP2011210488A 2011-03-14 2011-09-27 積層セラミックコンデンサー及びその製造方法 Active JP5730732B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110022179A KR101141361B1 (ko) 2011-03-14 2011-03-14 적층형 세라믹 콘덴서 및 그 제조방법
KR10-2011-0022179 2011-03-14

Publications (2)

Publication Number Publication Date
JP2012195555A JP2012195555A (ja) 2012-10-11
JP5730732B2 true JP5730732B2 (ja) 2015-06-10

Family

ID=46271334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011210488A Active JP5730732B2 (ja) 2011-03-14 2011-09-27 積層セラミックコンデンサー及びその製造方法

Country Status (3)

Country Link
US (1) US20120236460A1 (ja)
JP (1) JP5730732B2 (ja)
KR (1) KR101141361B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462759B1 (ko) * 2013-01-29 2014-12-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101496815B1 (ko) * 2013-04-30 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101499726B1 (ko) * 2014-01-24 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101548879B1 (ko) 2014-09-18 2015-08-31 삼성전기주식회사 칩 부품 및 이의 실장 기판
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6436921B2 (ja) 2015-03-30 2018-12-12 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
KR102202485B1 (ko) * 2015-08-26 2021-01-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6496271B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US11094462B2 (en) * 2018-10-22 2021-08-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4771520A (en) 1985-04-25 1988-09-20 Murata Manufacturing Co., Ltd. Method of producing laminated ceramic capacitors
JPH03108306A (ja) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH05205967A (ja) * 1992-01-24 1993-08-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JPH07240340A (ja) * 1994-02-28 1995-09-12 Sumitomo Metal Mining Co Ltd 積層セラミックコンデンサー内部電極用ペースト
JP4726107B2 (ja) 2001-10-11 2011-07-20 日立金属株式会社 積層型電子部品の製造方法
JP4238575B2 (ja) * 2002-12-19 2009-03-18 住友金属鉱山株式会社 積層セラミックコンデンサ内部電極用導電性ペースト
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP4650794B2 (ja) * 2005-07-01 2011-03-16 昭栄化学工業株式会社 積層電子部品用導体ペーストおよびそれを用いた積層電子部品
JP4746526B2 (ja) * 2006-12-05 2011-08-10 積水化学工業株式会社 導電ペースト
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
JP4978518B2 (ja) 2007-03-30 2012-07-18 Tdk株式会社 積層セラミック電子部品の製造方法
JP5332475B2 (ja) * 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5304159B2 (ja) * 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法

Also Published As

Publication number Publication date
US20120236460A1 (en) 2012-09-20
JP2012195555A (ja) 2012-10-11
KR101141361B1 (ko) 2012-05-03

Similar Documents

Publication Publication Date Title
JP5730732B2 (ja) 積層セラミックコンデンサー及びその製造方法
US9679697B2 (en) Method for manufacturing multilayer ceramic condenser
CN103971930B (zh) 多层陶瓷电容器及其制造方法
US8508915B2 (en) Multilayer ceramic condenser and method of manufacturing the same
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101939083B1 (ko) 적층형 커패시터 및 그 제조방법
CN113035569A (zh) 多层陶瓷电容器及其制造方法
JP2020035992A (ja) 積層セラミックキャパシタ及びその製造方法
JP2020027931A (ja) 積層セラミックキャパシタ及びその製造方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
US9595392B2 (en) Multilayer ceramic condenser and method of manufacturing the same
JP7302859B2 (ja) キャパシタ部品
KR20200027864A (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
KR102345117B1 (ko) 적층형 커패시터
KR102118495B1 (ko) 적층형 커패시터
KR20230054078A (ko) 적층형 커패시터
KR20200027865A (ko) 적층형 커패시터
JP2009266991A (ja) 積層コンデンサ
JP2020027929A (ja) 積層セラミックキャパシタ及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130510

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130515

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130612

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130924

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140204

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150408

R150 Certificate of patent or registration of utility model

Ref document number: 5730732

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250