JP5726434B2 - 半導体光検出素子 - Google Patents

Description

本発明は、半導体光検出素子に関する。

半導体光検出素子として、第１の不純物濃度を有する半導体層と、前記半導体層上に成長し且つ前記第１の不純物濃度よりも低い第２の不純物濃度を有するエピタキシャル半導体層と、を有するシリコン基板を備えたものが知られている（例えば、特許文献１に記載された「従来の技術」参照）。

特開平０４−２４２９８０号公報

シリコン基板を用いた半導体光検出素子では、一般に、シリコン基板の厚みを大きく設定することにより、長波長側での分光感度特性を高めることは可能である。しかしながら、シリコン基板の厚みを十分に大きく設定した場合でも（例えば、１．５ｍｍ程度）、１１００ｎｍといった近赤外の波長帯域において、十分な分光感度特性を得ることは困難であった。また、シリコン基板が厚いと、半導体光検出素子自体が大型化するだけでなく、暗電流が増加するといった新たな問題点が生じる懼れもある。また、シリコン基板が厚いことにより、応答速度が遅くなるといった問題点も生じる懼れがある。

本発明は、シリコン基板を用いた半導体光検出素子であって、近赤外を含む波長帯域に実用上十分な感度特性を有する半導体光検出素子を提供することを目的とする。

本発明に係る半導体光検出素子は、第１の不純物濃度を有する半導体層と、半導体層上に成長し且つ第１の不純物濃度よりも低い第２の不純物濃度を有するエピタキシャル半導体層と、を有するシリコン基板と、エピタキシャル半導体層の表面上に設けられた導体と、を備え、エピタキシャル半導体層には、光感応領域が形成されており、半導体層における少なくとも光感応領域に対向する表面には、不規則な凹凸が形成され、不規則な凹凸は、光学的に露出していることを特徴とする。

本発明に係る半導体光検出素子では、半導体層における少なくとも光感応領域に対向する表面に不規則な凹凸が形成されているために、半導体光検出素子に入射した光は不規則な凹凸が形成された表面にて反射、散乱、又は拡散されて、シリコン基板内を長い距離進む。これにより、半導体光検出素子に入射した光は、その大部分が半導体光検出素子（シリコン基板）を透過することなく、シリコン基板で吸収されて、電荷を発生させる。したがって、上記半導体光検出素子では、半導体光検出素子に入射した光の走行距離が長くなり、光が吸収される距離も長くなるため、近赤外の波長帯域での感度特性が向上する。

また、シリコン基板は、エピタキシャル半導体層よりも高い不純物濃度を有する半導体層を有するため、半導体層の表面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、上記半導体層は、当該半導体層の表面付近で光により発生したキャリアが当該表面でトラップされるのを抑制する。このため、光により発生した電荷は、光感応領域へ効率的に移動し、半導体光検出素子の光検出感度を向上することができる。

好ましくは、導体として、エピタキシャル半導体層の表面上に設けられたフォトゲート電極と、エピタキシャル半導体層の表面上においてフォトゲート電極に隣接して設けられた第１及び第２ゲート電極と、を備えると共に、エピタキシャル半導体層に形成された、フォトゲート電極直下の領域から第１及び第２ゲート電極直下に流れ込む電荷をそれぞれ読み出すための第１及び第２半導体領域と、を更に備え、不規則な凹凸は、半導体層における少なくともフォトゲート電極直下の領域に対向する表面に形成されている。この場合、電荷振り分け方法の距離画像センサとして機能する半導体光検出素子において、近赤外の波長帯域での感度特性を向上することができる。

好ましくは、エピタキシャル半導体層には、光感応領域として、入射光強度に応じた量の電荷を発生するフォトダイオードが形成されており、不規則な凹凸は、半導体層における少なくともフォトダイオードに対向する表面に形成されている。この場合、フォトダイオードを構成する半導体光検出素子において、近赤外の波長帯域での感度特性を向上することができる。

好ましくは、ゲート端子に入力している電荷の量に応じた電圧値を出力する増幅用トランジスタと、フォトダイオードで発生した電荷を増幅用トランジスタのゲート端子へ転送する転送用トランジスタと、増幅用トランジスタのゲート端子の電荷を放電する放電用トランジスタと、増幅用トランジスタから出力される電圧値を選択的に出力する選択用トランジスタと、を更に備えている。この場合、アクティブピクセル方式の半導体光検出素子を実現することができる。

好ましくは、エピタキシャル半導体層は、半導体層との界面でｐｎ接合を構成するとともに、被検出光の入射によって生じたキャリアをアバランシェ増倍させる複数の増倍領域を有し、導体として、２つの端部を有し、増倍領域ごとに設けられ、一方の端部を介してエピタキシャル半導体層と電気的に接続されると共に他方の端部を介して信号導線に接続される複数の抵抗を含んでおり、不規則な凹凸は、半導体層における少なくとも各増倍領域に対向する表面に形成されている。この場合、ｐｎ接合は、半導体層と当該半導体層上に形成されたエピタキシャル半導体層とによって構成されている。また、増倍領域はｐｎ接合が実現されているエピタキシャル半導体層に形成され、各増倍領域はこのエピタキシャル半導体層にある。したがって、半導体光検出素子は、ガイガーモードで動作させたときにエッジブレークダウンが発生するｐｎ接合の端部（エッジ）を有さず、ガードリングを設ける必要がない。そのため、上記半導体光検出素子はその開口率を高くすることが可能となる。そして、フォトダイオードアレイを構成する半導体光検出素子において、近赤外の波長帯域での感度特性を向上することができる。

好ましくは、エピタキシャル半導体層は、光の入射によって生じたキャリアをアバランシェ増倍させる複数の増倍領域を有し、エピタキシャル半導体層中に、エピタキシャル半導体層との界面でｐｎ接合を構成する半導体領域が増倍領域に対応して形成され、導体として、２つの端部を有し、エピタキシャル半導体層中の半導体領域ごとに設けられ、一方の端部を介してエピタキシャル半導体層中の半導体領域と電気的に接続されると共に他方の端部を介して信号導線に接続される複数の抵抗を含んでおり、不規則な凹凸は、半導体層における少なくとも各半導体領域に対向する表面に形成されている。
この場合、ｐｎ接合は、エピタキシャル半導体層と当該半導体層中に形成された半導体領域とによって構成されている。また、増倍領域はｐｎ接合が実現されているエピタキシャル半導体層に形成され、各増倍領域はこのエピタキシャル半導体層にある。したがって、半導体光検出素子は、ガイガーモードで動作させたときにエッジブレークダウンが発生するｐｎ接合の端部（エッジ）を有さず、ガードリングを設ける必要がない。そのため、上記半導体光検出素子はその開口率を高くすることが可能となる。そして、フォトダイオードアレイを構成する半導体光検出素子において、近赤外の波長帯域での感度特性を向上することができる。

本発明によれば、シリコン基板を用いた半導体光検出素子であって、近赤外を含む波長帯域に実用上十分な感度特性を有する半導体光検出素子を提供することができる。

第１実施形態に係る半導体光検出素子の断面構成を示す図である。 第１実施形態における、半導体基板の製造過程を説明する図である。 第１実施形態における、半導体基板の製造過程を説明する図である。 第１実施形態における、半導体基板の製造過程を説明する図である。 第１実施形態における、半導体基板の製造過程を説明する図である。 第１実施形態における、半導体基板の製造過程を説明する図である。 第１実施形態における、半導体基板の製造過程を説明する図である。 半導体基板に形成された不規則な凹凸を観察したＳＥＭ画像である。 第１実施形態における、不規則な凹凸の有無による分光感度特性の違いを説明するための図である。 第２実施形態に係る半導体光検出素子の回路図である。 第２実施形態に係る半導体光検出素子の断面構成を示す図である。 第３実施形態に係る半導体光検出素子を概略的に示す平面図である。 図１２におけるXIII−XIII線に沿った断面構成を示す図である。 各光検出チャンネルと信号導線及び抵抗との接続関係を概略的に説明するための図である。 図１３に示した実施形態の層構造の変形例に係る半導体光検出素子の断面構成を概略的に示す図である。

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。

（第１実施形態）
図１及び図２を参照して、第１実施形態に係る半導体光検出素子１Ａの構成について説明する。図１は、第１実施形態に係る半導体光検出素子の断面構成を示す図である。第１実施形態に係る半導体光検出素子１Ａは、電荷振り分け方法の距離画像センサとして機能する。

半導体光検出素子（距離画像センサ）１Ａは、半導体基板２と、フォトゲート電極ＰＧと、第１及び第２ゲート電極ＴＸ１，ＴＸ２（転送電極）と、第１及び第２半導体領域ＦＤ１，ＦＤ２（蓄積領域）と、を備えている。半導体基板２は、光入射面２ＢＫと、光入射面２ＢＫと対向する、すなわち光入射面２ＢＫとは逆側の表面２ＦＴを有している。半導体基板２の表面２ＦＴ側には、絶縁層２Ｅが形成されている。本例の半導体基板２はシリコン（Ｓｉ）からなり、絶縁層２ＥはＳｉＯ_２からなる。

半導体基板２は、表面２ＦＴ側に、低不純物濃度のｐ型（第２導電型）のエピタキシャル半導体層２０を有し、光入射面２ＢＫ側に、半導体層２１を有している。半導体層２１は、エピタキシャル半導体層２０よりも高い不純物濃度を有し、本例では、ｐ型の半導体領域である。光入射面２ＢＫは半導体層２１の表面であり、表面２ＦＴはエピタキシャル半導体層２０の表面である。半導体基板２は、後述するように、エピ基板やＳＯＩエピ基板を用いて構成することができる。

フォトゲート電極ＰＧは、表面２ＦＴ上に絶縁層２Ｅを介して設けられている。第１及び第２ゲート電極ＴＸ１，ＴＸ２は、表面２ＦＴ上において絶縁層２Ｅを介してフォトゲート電極ＰＧに隣接して設けられている。第１及び第２半導体領域ＦＤ１，ＦＤ２は、各ゲート電極ＴＸ１，ＴＸ２の直下の領域に流れ込む電荷を蓄積する。

フォトゲート電極ＰＧは、平面視で矩形状を呈している。フォトゲート電極ＰＧは、互いに対向する第１及び第２辺を有する平面形状を呈している。半導体基板２におけるフォトゲート電極ＰＧに対応する領域（フォトゲート電極ＰＧの直下の領域）は、入射光に応じて電荷が発生する光感応領域として機能する。フォトゲート電極ＰＧはポリシリコンからなるが、他の材料を用いてもよい。

第１半導体領域ＦＤ１は、フォトゲート電極ＰＧの第１辺側において当該第１辺に沿って配置されている。第２半導体領域ＦＤ２は、フォトゲート電極ＰＧの第２辺側において当該第２辺に沿って配置されている。第１半導体領域ＦＤ１と第２半導体領域ＦＤ２とは、第１及び第２辺の対向方向（以下、単に「対向方向」と称することもある）で、フォトゲート電極ＰＧを挟んで対向している。第１及び第２半導体領域ＦＤ１，ＦＤ２は、平面視で矩形状を呈している。第１及び第２半導体領域ＦＤ１，ＦＤ２は高不純物濃度のｎ型（第１導電型）半導体からなる領域であり、フローティング・ディフュージョン領域である。

第１ゲート電極ＴＸ１は、フォトゲート電極ＰＧと第１半導体領域ＦＤ１との間に設けられている。第２ゲート電極ＴＸ２は、フォトゲート電極ＰＧと第２半導体領域ＦＤ２との間に設けられている。第１及び第２ゲート電極ＴＸ１，ＴＸ２は、平面視で矩形状を呈している。第１及び第２ゲート電極ＴＸ１，ＴＸ２はポリシリコンからなるが、これらは他の材料を用いてもよい。

各半導体領域の厚さ／不純物濃度／比抵抗は以下の通りである。
・エピタキシャル半導体層２０：厚さ５〜１０μｍ／不純物濃度１×１０^１２〜１０^１５ｃｍ^−３／比抵抗１０〜１０００Ω・ｃｍ
・半導体層２１：厚さ２〜１０μｍ／比抵抗１０〜２０ｍΩ・ｃｍ
・第１及び第２半導体領域ＦＤ１，ＦＤ２：厚さ０．１〜０．４μｍ／不純物濃度１×１０^１８〜１０^２０ｃｍ^−３

絶縁層２Ｅには、第１及び第２半導体領域ＦＤ１，ＦＤ２の表面を露出させるためのコンタクトホールが設けられている。絶縁層２Ｅ上には、フォトゲート電極ＰＧ並びに第１及び第２ゲート電極ＴＸ１，ＴＸ２を覆うように、絶縁層２Ｆが形成されており、絶縁層２Ｆには、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、並びに、第１及び第２半導体領域ＦＤ１，ＦＤ２の表面を露出させるためのコンタクトホールが設けられている。各コンタクトホール内には、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、並びに、第１及び第２半導体領域ＦＤ１，ＦＤ２に接続されたコンタクト電極１１がそれぞれ配置されている。絶縁層２Ｆ上には、各コンタクト電極１１に接続されたパッド電極１３がそれぞれ配置されている。半導体光検出素子１Ａでは、導体として、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、コンタクト電極１１、及びパッド電極１３等を備えている。

第１及び第２ゲート電極ＴＸ１，ＴＸ２に、ハイレベルの信号（正電位）を与えると、第１及び第２ゲート電極ＴＸ１，ＴＸ２により構成されるゲートが開放し、負の電荷（電子）は、第１及び第２ゲート電極ＴＸ１，ＴＸ２の方向に引き込まれ、第１及び第２半導体領域ＦＤ１，ＦＤ２によって形成されるポテンシャル井戸内に蓄積される。ｎ型の半導体は、正にイオン化したドナーを含んでおり、正のポテンシャルを有し、電子を引き付ける。第１及び第２ゲート電極ＴＸ１，ＴＸ２に、ローレベル（グランド電位）を与えると、第１及び第２ゲート電極ＴＸ１，ＴＸ２により構成されるゲートが閉じ、半導体基板２で発生した電荷は、第１及び第２半導体領域ＦＤ１，ＦＤ２内には引き込まれない。

半導体光検出素子１Ａでは、投光用の光の入射に応答して半導体深部で発生した電荷を、光入射面２ＢＫとは逆側の電荷発生位置近傍に設けられたポテンシャル井戸に引き込み、高速で正確な測距を可能としている。

ところで、半導体基板２は、以下のようにして形成することができる。

まず、図２に示されるように、母材となる半導体基板ＳＢ１を用意する。半導体基板ＳＢ１は、エピタキシャル半導体層２０及び半導体層２１を有するシリコン基板であり、半導体層２１上にエピタキシャル半導体層２０を成長（エピタキシャル成長）させた基板（いわゆる、エピ基板）である。半導体基板ＳＢ１における半導体層２１の厚みは、半導体光検出素子１Ａにおける半導体層２１の厚みよりも厚く設定されている。半導体基板ＳＢ１における半導体層２１の厚みは、例えば、４００〜７００μｍに設定される。

次に、図３に示されるように、用意した半導体基板ＳＢ１に、上述した第１及び第２半導体領域ＦＤ１，ＦＤ２、絶縁層２Ｅ，２Ｆ、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、コンタクト電極１１、及びパッド電極１３を形成する。第１及び第２半導体領域ＦＤ１，ＦＤ２、絶縁層２Ｅ，２Ｆ、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、コンタクト電極１１、及びパッド電極１３の形成方法は、既知であるのため、ここでの説明を省略する。

次に、図４に示されるように、第１及び第２半導体領域ＦＤ１，ＦＤ２、絶縁層２Ｅ，２Ｆ、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、コンタクト電極１１、及びパッド電極１３が形成された半導体基板ＳＢ１を薄化する。ここでは、半導体層２１を薄化することにより、半導体基板ＳＢ１を薄化する。半導体層２１の薄化は、エッチング処理又は研磨等により行うことができる。

また、半導体基板２は、以下のようにしても形成することができる。

まず、図５に示されるように、母材となる半導体基板ＳＢ２を用意する。半導体基板ＳＢ２は、いわゆるＳＯＩ(Silicon on Insulator)基板を用い、このＳＯＩ基板にエピタキシャル半導体層２０を成長（エピタキシャル成長）させた基板（いわゆる、ＳＯＩエピ基板）である。ＳＯＩ基板は、Ｓｉ結晶からなる支持基板ＳＳの表面を酸化させることにより、支持基板ＳＳの表面上に酸化シリコン（ＳｉＯ_２）からなる絶縁層ＩＳを形成した後に、半導体層２１となる半導体基板２１’を貼り合わせた後、半導体基板２１’が所望の厚みになるように薄化することにより、得られる。支持基板ＳＳの厚みは、例えば、４００〜７００μｍに設定される。絶縁層ＩＳは、例えば、０．３〜０．７μｍに設定される。半導体基板２１’の厚みは、半導体層２１の厚みと同じであり、２〜１０μｍに設定される。

次に、図６に示されるように、用意した半導体基板ＳＢ２に、上述した第１及び第２半導体領域ＦＤ１，ＦＤ２、絶縁層２Ｅ，２Ｆ、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、コンタクト電極１１、及びパッド電極１３を形成する。第１及び第２半導体領域ＦＤ１，ＦＤ２、絶縁層２Ｅ，２Ｆ、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、コンタクト電極１１、及びパッド電極１３の形成方法は、既知であるのため、ここでの説明を省略する。

次に、図７に示されるように、第１及び第２半導体領域ＦＤ１，ＦＤ２、絶縁層２Ｅ，２Ｆ、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、コンタクト電極１１、及びパッド電極１３が形成された半導体基板ＳＢ２を薄化する。ここでは、支持基板ＳＳ及び絶縁層ＩＳを除去することにより、半導体基板ＳＢ２を薄化する。これにより、半導体基板２１’（半導体層２１）が露出することとなる。支持基板ＳＳ及び絶縁層ＩＳの除去は、エッチング処理又は研磨等により行うことができる。支持基板ＳＳに絶縁層ＩＳを介して半導体基板２１’を貼り合わせたＳＯＩ基板にエピタキシャル半導体層２０を成長させた基板を用いる場合、薄化のためのプロセスコントロールが容易となる。

半導体基板２の光入射面２ＢＫ（半導体層２１の表面）には、不規則な凹凸２２が形成されている。光入射面２ＢＫは光学的に露出している。光入射面２ＢＫが光学的に露出しているとは、光入射面２ＢＫが空気などの雰囲気ガスと接しているのみならず、光入射面２ＢＫ上に光学的に透明な膜が形成されている場合も含む。不規則な凹凸２２は、各フォトゲート電極ＰＧ直下の領域に対向している領域のみに形成されていてもよい。

不規則な凹凸２２は、半導体層２１を薄化した後に、半導体基板２の光入射面２ＢＫ側、すなわち半導体層２１の表面側にパルスレーザ光を照射することにより、形成される。例えば、半導体基板２をガス導入部及びガス排出部を有するチャンバ内に配置し、チャンバの外側に配置されたパルスレーザ発生装置からパルスレーザ光を半導体基板２に照射する。チャンバ内には、不活性ガス（例えば、窒素ガスやアルゴンガスなど）をガス導入部から導入してガス排出部から排出することにより、不活性ガス流が形成される。これにより、パルスレーザ光を照射した際に生じる塵などが不活性ガス流によりチャンバ外に排出され、半導体基板２への加工屑や塵などの付着を防ぐことができる。

本実施形態では、パルスレーザ発生装置としてピコ秒〜フェムト秒パルスレーザ発生装置を用い、光入射面２ＢＫの全面にわたってピコ秒〜フェムト秒パルスレーザ光を照射している。光入射面２ＢＫはピコ秒〜フェムト秒パルスレーザ光に荒らされ、図８に示されるように、不規則な凹凸２２が光入射面２ＢＫの全面に形成される。不規則な凹凸２２は、光入射面２ＢＫ（表面２ＦＴ）に直交する方向に対して交差する面を有している。凹凸２２の高低差は、例えば０．５〜１０μｍ程度であり、凹凸２２における凸部の間隔は０．５〜１０μｍ程度である。ピコ秒〜フェムト秒パルスレーザ光のパルス時間幅は例えば５０ｆｓ〜２ｐｓ程度であり、強度は例えば４〜１６ＧＷ程度であり、パルスエネルギーは例えば２００〜８００μＪ／ｐｕｌｓｅ程度である。より一般的には、ピーク強度は、３×１０^１１〜２．５×１０^１３（Ｗ／ｃｍ^２）、フルエンスは、０．１〜１．３（Ｊ／ｃｍ^２）程度である。図８は、光入射面２ＢＫに形成された不規則な凹凸２２を観察したＳＥＭ画像である。

半導体光検出素子１Ａでは、光入射面２ＢＫに不規則な凹凸２２が形成されている。このため、半導体基板２の光入射面２ＢＫ側から半導体基板２に入射した光は、凹凸２２にて散乱、拡散、又は反射されて、半導体基板２内を長い距離進む。

通常、Ｓｉの屈折率ｎ＝３．５に対して、空気の屈折率ｎ＝１．０である。光入射面に垂直な方向から光が入射した場合、シリコン基板内で吸収されなかった光は、光入射面の裏面にて反射する光成分とシリコン基板を透過する光成分に分かれる。シリコン基板を透過した光は、感度には寄与しない。光入射面の裏面にて反射した光成分は、シリコン基板内で吸収されれば、光電流となり、吸収されなかった光成分は、光入射面において、光入射面の裏面に到達した光成分と同様に、反射又は透過する。

半導体光検出素子１Ａでは、光入射面（光入射面２ＢＫ）に垂直な方向から光が入射した場合、光入射面２ＢＫに形成された不規則な凹凸２２にて、散乱又は拡散されて様々な方向に進む。そして、表面２ＦＴに到達すると、表面２ＦＴからの出射方向に対して１６．６°以上の角度にて到達した光成分は、表面２ＦＴにて全反射される。半導体基板２内を進む光成分は、凹凸２２での拡散等により様々な方向に進むため、表面２ＦＴにて全反射する可能性は極めて高い。

表面２ＦＴにて全反射された光成分は、半導体基板２内を再び進む。そして、不規則な凹凸２２に到達すると、凹凸２２からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸２２にて全反射される。凹凸２２は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は半導体基板２内を様々な方向に進む。

表面２ＦＴや光入射面２ＢＫ（不規則な凹凸２２）にて全反射した光成分は、異なる面での全反射を繰り返すことにより、その走行距離が更に長くなる。このように、半導体光検出素子１Ａに入射した光は、半導体基板２の内部を長い距離進むうちに、半導体基板２で吸収され、電荷を生じさせる。したがって、半導体光検出素子１Ａに入射した光は、その大部分が半導体光検出素子１Ａを透過することなく、走行距離が長くされて、半導体基板２で吸収されることとなる。したがって、半導体光検出素子１Ａでは、近赤外の波長帯域での感度特性が向上する。

光入射面２ＢＫに規則的な凹凸を形成した場合、表面２ＦＴに到達する光成分は、凹凸にて拡散されているものの、一様な方向に進むため、表面２ＦＴに到達した光成分が全反射する可能性は低くなる。このため、表面２ＦＴ、更には光入射面２ＢＫにて透過する光成分が増加し、半導体光検出素子１Ａに入射した光の走行距離は短くなってしまう。このため、近赤外の波長帯域での感度特性を向上することは困難となる。

半導体光検出素子１Ａでは、半導体基板２が光入射面２ＢＫ側に半導体層２１を有している。これにより、光入射面２ＢＫ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、半導体層２１は、アキュムレーション層として機能し、光入射面２ＢＫ付近で光により発生した電荷が当該光入射面２ＢＫでトラップされるのを抑制する。このため、光により発生した電荷は、フォトゲート電極ＰＧ直下の領域へ効率的に移動し、半導体光検出素子１Ａの光検出感度を更に向上することができる。

半導体光検出素子１Ａにおいて、不規則な凹凸２２が形成された構造と不規則な凹凸２２が形成されていない構造との分光感度特性の違いを表すと、図９のようになることが推測される。このように、半導体光検出素子１Ａの近赤外領域の光検出感度を向上することができる。図９は、不規則な凹凸の有無による分光感度特性の違いを説明するための図である。図９では、不規則な凹凸２２が形成された構造の分光感度特性が実線で示され、不規則な凹凸２２が形成されていない構造の分光感度特性が破線で示されている。

（第２実施形態）
図１０及び図１１を参照して、第２実施形態に係る半導体光検出素子１Ｂの構成について説明する。図１０は、第２実施形態に係る半導体光検出素子の回路図である。第２実施形態に係る半導体光検出素子１Ｂは、アクティブピクセル方式の半導体光検出素子（固体撮像装置）として機能する。

半導体光検出素子１Ｂは、１次元又は２次元に配列された複数の受光部を有している。各受光部は、図１０に示されるように、入射光強度に応じた量の電荷を発生するフォトダイオードＰＤ、ゲート端子に入力している電荷の量に応じた電圧値を出力する増幅用トランジスタＴ_１、フォトダイオードＰＤで発生した電荷を増幅用トランジスタＴ_１のゲート端子へ転送する為の転送用トランジスタＴ_２、増幅用トランジスタＴ_１のゲート端子の電荷を放電する為の放電用トランジスタＴ_３、及び、増幅用トランジスタＴ_１から出力される電圧値を外部の配線Ｌへ出力する為の選択用トランジスタＴ_４を含む。図１０において一点鎖線で囲まれた領域が上記受光部に相当する。

フォトダイオードＰＤは、そのアノード端子が接地電位とされている。増幅用トランジスタＴ_１は、そのドレイン端子がバイアス電位とされている。転送用トランジスタＴ_２は、そのドレイン端子が増幅用トランジスタＴ_１のゲート端子に接続され、そのソース端子がフォトダイオードＰＤのカソード端子に接続されている。放電用トランジスタＴ_３は、そのソース端子が増幅用トランジスタＴ_１のゲート端子に接続され、そのドレイン端子がバイアス電位とされている。選択用トランジスタＴ_４は、そのソース端子が増幅用トランジスタＴ_１のソース端子と接続され、そのドレイン端子が配線Ｌと接続されている。配線Ｌには定電流源が接続される。増幅用トランジスタＴ_１および選択用トランジスタＴ_４は、ソースフォロワ回路を構成している。

転送用トランジスタＴ_２は、そのゲート端子に転送制御信号Ｓ_transを入力し、その転送制御信号Ｓ_transがハイレベルであるときに、フォトダイオードＰＤで発生した電荷を増幅用トランジスタＴ_１のゲート端子へ転送する。放電用トランジスタＴ_３は、そのゲート端子に放電制御信号Ｓ_resetを入力し、その放電制御信号Ｓ_resetがハイレベルであるときに、増幅用トランジスタＴ_１のゲート端子の電荷を放電し、同時に転送制御信号Ｓ_transがハイレベルであるときにはフォトダイオードＰＤをリセットする。選択用トランジスタＴ_４は、そのゲート端子に行選択制御信号Ｓ_addressを入力し、その行選択制御信号Ｓ_addressがハイレベルであるときに、増幅用トランジスタＴ_１から出力される電圧値を外部の配線Ｌへ出力する。

このように構成される各受光部は、転送制御信号Ｓ_transがローレベルであって放電制御信号Ｓ_resetがハイレベルとなることで、増幅用トランジスタＴ_１のゲート端子の電荷が放電され、行選択制御信号Ｓ_addressがハイレベルであれば、その初期化状態にある増幅用トランジスタＴ_１から出力される電圧値（暗信号成分）が選択用トランジスタＴ_４を経て配線Ｌに出力される。一方、放電制御信号Ｓ_resetがローレベルであって、転送制御信号Ｓ_transおよび行選択制御信号Ｓ_addressそれぞれがハイレベルであれば、フォトダイオードＰＤで発生した電荷は増幅用トランジスタＴ_１のゲート端子に入力して、その電荷の量に応じて増幅用トランジスタＴ_１から出力される電圧値（明信号成分）が選択用トランジスタＴ_４を経て配線Ｌに出力される。

転送制御信号Ｓ_trans、放電制御信号Ｓ_reset、及び行選択制御信号Ｓ_addressそれぞれは、不図示の制御回路から出力され配線を経て受光部に入力する。各受光部の選択用トランジスタＴ_４から配線Ｌに出力された電圧値（暗信号成分、明信号成分）は不図示の信号処理回路に入力し、この信号処理回路において差電圧値（＝明信号成分−暗信号成分）が求められて出力される。

図１１は、第２実施形態に係る半導体光検出素子の断面構成を示す図である。図１１には、図１０中のフォトダイオードＰＤ及び転送用トランジスタＴ_２について示されており、他のトランジスタＴ_１，Ｔ_３，Ｔ_４を含む回路及び各種配線ついては、その図示が省略されている。

半導体基板３は、光入射面３ＦＴ側に、低不純物濃度のｐ型のエピタキシャル半導体層３０を有し、裏面３ＢＫ側に、半導体層３１を有している。半導体層３１は、エピタキシャル半導体層３０よりも高い不純物濃度を有し、本例では、ｐ型の半導体領域である。光入射面３ＦＴはエピタキシャル半導体層３０の表面であり、裏面３ＢＫは半導体層３１の表面である。半導体基板３は、第１実施形態と同様に、エピ基板やＳＯＩエピ基板を用いて構成することができる。半導体基板３の光入射面３ＦＴ側には、各受光部が配列されている。本例の半導体基板３は、シリコン（Ｓｉ）からなるシリコン基板である。

各受光部は、エピタキシャル半導体層３０の所定領域に形成されたｎ⁻型の第１半導体領域３３と、第１半導体領域３３及びその周囲の上に形成されたｐ^＋型の第２半導体領域３４と、第１半導体領域３３に対して間隔を置いて形成されたｎ^＋型の第３半導体領域３５と、半導体基板３上であって第１半導体領域３３と第３半導体領域３５との間に絶縁膜３６を介して設けられたゲート電極３７と、を備えている。第１半導体領域３３は、不純物濃度が比較的低いｎ型の領域である。第２半導体領域３４は、不純物濃度が比較的高いｐ型の領域である。第３半導体領域３５は、不純物濃度が比較的高いｎ型の領域である。

本実施形態では、「不純物濃度が比較的高い」とは例えば不純物濃度が１×１０^１６ｃｍ^−３程度以上のことであって、「＋」を導電型に付けて示し、「不純物濃度が比較的低い」とは不純物濃度が１×１０^１５ｃｍ^−３程度以下であって「−」を導電型に付けて示すものとする。ｎ型不純物としてはアンチモン（Ｓｂ）や砒素（Ａｓ）などがあり、ｐ型不純物としては硼素（Ｂ）などがある。

各半導体領域の厚さ／不純物濃度／比抵抗は以下の通りである。
・エピタキシャル半導体層３０：厚さ５〜１０μｍ／不純物濃度１×１０^１２〜１０^１５ｃｍ^−３／比抵抗１０〜１０００Ω・ｃｍ
・半導体層３１：厚さ２〜１０μｍ／比抵抗１０〜２０Ω・ｃｍ
・第１半導体領域３３：厚さ０．５〜３μｍ／不純物濃度１×１０^１５〜１０^１７ｃｍ^−３
・第２半導体領域３４：厚さ０．１〜０．３μｍ／不純物濃度１×１０^１７〜１０^２０ｃｍ^−３
・第３半導体領域３５：厚さ０．１〜０．５μｍ／不純物濃度１×１０^１７〜１０^２０ｃｍ^−３

各受光部において、エピタキシャル半導体層３０、第１半導体領域３３、及び第２半導体領域３４は、埋込型の上記フォトダイオードＰＤを構成している。また、エピタキシャル半導体層２０、第１半導体領域３３、第３半導体領域３５、及びゲート電極３７は、電界効果型の転送用トランジスタＴ_２を構成している。すなわち、ゲート電極３７は転送用トランジスタＴ_２のゲート端子に相当し、第１半導体領域３３は転送用トランジスタＴ_２のソース端子に相当し、第３半導体領域３５は転送用トランジスタＴ_２のドレイン端子に相当する。ゲート電極３７は、絶縁膜３６を介して、エピタキシャル半導体層２０の表面側に配置されている。半導体光検出素子１Ｂでは、導体として、ゲート電極３７、トランジスタＴ_１，Ｔ_３，Ｔ_４を構成するための電極、及び各種配線等を備えている。

第３半導体領域３５（転送用トランジスタＴ_２のドレイン端子）に接続される配線は、画素回路（他のトランジスタＴ_１，Ｔ_３，Ｔ_４）と接続される。また、ゲート電極３７（転送用トランジスタＴ_２のゲート端子）に接続される配線は、不図示の制御回路と接続される。

半導体基板３の裏面３ＢＫ（半導体層３１の表面）には、不規則な凹凸２２が形成されている。裏面３ＢＫは光学的に露出している。裏面３ＢＫが光学的に露出しているとは、裏面３ＢＫが空気などの雰囲気ガスと接しているのみならず、裏面３ＢＫ上に光学的に透明な膜が形成されている場合も含む。不規則な凹凸２２は、上述したように、半導体層３１の表面側にパルスレーザ光を照射することにより、形成される。不規則な凹凸２２は、各フォトダイオードＰＤに対向している領域のみに形成されていてもよい。

半導体光検出素子１Ｂでは、裏面３ＢＫに不規則な凹凸２２が形成されているために、半導体基板３の光入射面３ＦＴ側から半導体基板３に入射した光は、半導体基板３内を進み、凹凸２２にて反射、散乱、又は拡散されて、半導体基板３内を長い距離進む。光入射面３ＦＴに垂直な方向から光が入射した場合、裏面３ＢＫに形成された不規則な凹凸２２に到達すると、凹凸２２からの出射方向に対して１６．６°以上の角度にて到達した光成分は、凹凸２２にて全反射される。凹凸２２は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、半導体基板３内部で吸収される光成分もあれば、光入射面３ＦＴに到達する光成分もある。

光入射面３ＦＴに到達する光成分は、凹凸２２での拡散により様々な方向に進むため、光入射面３ＦＴに到達した光成分が光入射面３ＦＴにて全反射する可能性は極めて高い。光入射面３ＦＴにて全反射した光成分は、異なる面での全反射を繰り返し、その走行距離が更に長くなる。このように、半導体光検出素子１Ｂに入射した光は、半導体基板３の内部を長い距離進むうちに、半導体基板３で吸収され、光電流として検出されることとなる。

このように、半導体光検出素子１Ｂに入射した光は、その大部分が半導体光検出素子１Ｂを透過することなく、走行距離が長くされて、半導体基板３で吸収されることとなる。したがって、半導体光検出素子１Ｂでは、近赤外の波長帯域での感度特性が向上する。

半導体光検出素子１Ｂでは、半導体層３１により、裏面３ＢＫ側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、半導体層３１は、アキュムレーション層として機能し、裏面３ＢＫ付近で光により発生した電荷が当該裏面３ＢＫでトラップされるのを抑制する。このため、光により発生した電荷は、フォトダイオードＰＤ（受光部）へ効率的に移動し、半導体光検出素子１Ｂの光検出感度を更に向上することができる。

（第３実施形態）
図１２及び図１３を参照して、第３実施形態に係る半導体光検出素子１Ｃの構成について説明する。図１２は、第３実施形態に係る半導体光検出素子を概略的に示す平面図である。図１３は、図１２に示した半導体光検出素子のXIII−XIII線に沿った断面構成を示す図である。第３実施形態に係る半導体光検出素子１Ｃは、フォトダイオードアレイとして機能する。

半導体光検出素子１Ｃは、基板４２上に複数の半導体層及び絶縁層が積層されてなる。図１２に示すように半導体光検出素子１Ｃは、被検出光を入射させる複数の光検出チャンネルＣＨがマトリクス状（本実施形態では４×４）に形成されてなるフォトンカウンティング用マルチチャンネルアバランシェフォトダイオードアレイである。半導体光検出素子１Ｃの上面側には、信号導線４３、抵抗４４、及び電極パッド４５が設けられている。基板４２は、例えば一辺が１ｍｍ程度の正方形状である。各光検出チャンネルＣＨは、例えば、正方形状である。

信号導線４３は、各光検出チャンネルＣＨから出力された信号を運ぶ読み出し部４３ａと、各抵抗４４と読み出し部４３ａとを接続する接続部４３ｂと、各光検出チャンネルＣＨの外周を囲むように配線されるチャンネル外周部４３ｃとからなる。読み出し部４３ａは、当該読み出し部４３ａを挟んで隣接する２つの列に配置された光検出チャンネルＣＨそれぞれと接続されており、その一端において電極パッド４５と接続されている。また、本実施形態ではフォトダイオードが４×４のマトリクス状に配置されているため、半導体光検出素子１Ｃ上には２本の読み出し部４３ａが配線されており、これらは電極パッド４５に対して双方とも接続される。信号導線４３は、例えばアルミニウム（Ａｌ）からなる。

抵抗４４は、一方の端部４４ａ及びチャンネル外周部４３ｃを介して光検出チャンネルＣＨごとに設けられており、他方の端部４４ｂ及び接続部４３ｂを介して読み出し部４３ａに接続される。同一の読み出し部４３ａに接続される複数（本実施形態では８つ）の抵抗４４は、当該読み出し部４３ａに対して接続される。抵抗４４は、例えばポリシリコン（Ｐｏｌｙ−Ｓｉ）からなる。

次に、図１３を参照して半導体光検出素子１Ｃの断面構成について説明する。図１３に示すように、半導体光検出素子１Ｃは、導電型がｎ型（第１導電型）の半導体層を有する基板４２と、基板４２上に形成された導電型がｐ型（第２導電型）のｐ⁻型半導体層５３、とｐ⁻型半導体層５３上に形成された導電型がｐ型のｐ^＋型半導体領域５４と、保護膜５６と、ｐ⁻型半導体層５３に形成された導電型がｎ型（第１導電型）の分離部６０と、保護膜５６上に形成された上記の信号導線４３及び抵抗４４とを備える。被検出光は、図１３の上面側から又は下面側から入射される。半導体光検出素子１Ｃでは、導体として、信号導線４３及び抵抗４４等を備えている。

基板４２は、基板部材ＳＭと、基板部材ＳＭ上に形成された絶縁層５１と、絶縁層５１上に形成されたｎ^＋型半導体層５２とを有する。基板部材ＳＭは、Ｓｉ（シリコン）からなる。絶縁層５１は、例えばＳｉＯ_２（酸化シリコン）からなる。ｎ^＋型半導体層５２は、Ｓｉからなり、不純物濃度が高い導電型がｎ型の半導体層である。ｎ^＋型半導体層５２の厚さは、例えば１μｍ〜１２μｍである。

ｐ⁻型半導体層５３は、不純物濃度が低く且つ導電型がｐ型であるエピタキシャル半導体層である。ｐ⁻型半導体層５３は、基板４２との界面でｐｎ接合を構成する。ｐ⁻型半導体層５３は、被検出光の入射によって生じたキャリアをアバランシェ増倍する増倍領域ＡＭを各光検出チャンネルＣＨに対応して複数有する。ｐ⁻型半導体層５３の厚さは、例えば３μｍ〜５μｍである。ｐ⁻型半導体層５３は、Ｓｉからなる。したがって、ｎ^＋型半導体層５２とｐ⁻型半導体層５３とは、半導体基板（シリコン基板）を構成している。

ｐ^＋型半導体領域５４は、各光検出チャンネルＣＨの増倍領域ＡＭに対応して、ｐ⁻型半導体層５３上に形成されている。すなわち、半導体層の積層方向（以下、単に積層方向という）でｐ^＋型半導体領域５４の下方に位置するｐ⁻型半導体層５３の基板４２との界面近傍の領域が増倍領域ＡＭである。ｐ^＋型半導体領域５４は、Ｓｉからなる。

分離部６０は、複数の光検出チャンネルＣＨの間に形成され、各光検出チャンネルＣＨを分離する。すなわち、分離部６０は、各光検出チャンネルＣＨと１対１に対応してｐ⁻型半導体層５３に増倍領域ＡＭが形成されるように形成される。分離部６０は、各増倍領域ＡＭの周囲を完全に囲うように基板４２上において２次元格子状に形成される。分離部６０は、積層方向でｐ⁻型半導体層５３の上面側から下面側まで貫通して形成されている。分離部６０の不純物は例えばＰからなり、不純物濃度が高い導電型がｎ型の半導体層である。分離部６０を拡散により形成すると、長い熱処理時間が必要となるため、ｎ^＋型半導体層５２の不純物がエピタキシャル半導体層へ拡散して、ｐｎ接合の界面がせり上がることが考えられる。このせり上がり防止のため、分離部６０にあたる領域の中央付近をトレンチエッチングした後、不純物の拡散を行って分離部６０を形成してもよい。詳細は他の実施形態で説明するが、このトレンチ溝には、光検出チャンネルが吸収する波長帯域の光を吸収、又は反射する物質で埋めることによる遮光部を形成して、なだれ増倍による発光が隣接する光検出チャンネルに影響を及ぼして生じるクロストークを防止することもできる。

ｐ⁻型半導体層５３、ｐ^＋型半導体領域５４、及び分離部６０は、半導体光検出素子１Ｃの上面側において平面を形成し、これらの上には保護膜５６が形成されている。保護膜５６は、例えばＳｉＯ_２からなる絶縁層によって形成される。

保護膜５６上には、信号導線４３及び抵抗４４が形成されている。信号導線４３の読み出し部４３ａ及び抵抗４４は、分離部６０の上方に形成されている。

なお、信号導線４３がアノードとして機能し、カソードとして、図示は省略するが基板４２の下面側（絶縁層５１を有していない側）の全面に透明電極層（例えばＩＴＯ（Indium Tin Oxide）からなる層）を備えていてもよい。あるいは、カソードとして、電極部を表面側に引き出されるように形成してもよい。

ここで、図１４を参照して、各光検出チャンネルＣＨと信号導線４３及び抵抗４４との接続関係を説明する。図１４は、各光検出チャンネルと信号導線及び抵抗との接続関係を概略的に説明するための図である。

図１４に示されるように、各光検出チャンネルＣＨのｐ^＋型半導体領域５４と信号導線４３（チャンネル外周部４３ｃ）とは直接接続されている。これにより、信号導線４３（チャンネル外周部４３ｃ）とｐ⁻型半導体層５３とは電気的に接続される。また、ｐ⁻型半導体層５３と抵抗４４の一端部４４ａとは、信号導線４３（チャンネル外周部４３ｃ）を介して接続され、抵抗４４は他の一端部４４ｂがそれぞれ接続部４３ｂを介して読み出し部４３ａに対して接続される。

基板４２は、複数の光検出チャンネルＣＨが形成された領域が基板部材ＳＭ側から薄化されて、基板部材ＳＭにおける複数の光検出チャンネルＣＨが形成された領域に対応する部分が除去されている。薄化された領域の周囲には、基板部材ＳＭが枠部として存在している。なお、上記枠部も除去され、基板４２は、全領域が薄化された、すなわち基板部材ＳＭ全体が除去された構成を有していてもよい。基板部材ＳＭの除去は、エッチング（例えば、ドライエッチングなど）や、研磨などにより行うことができる。ドライエッチングにより基板部材ＳＭを除去する場合、絶縁層５１はエッチングストップ層としても機能する。基板部材ＳＭが除去されることにより露出する絶縁層５１は、後述するようにして除去される。

ｎ^＋型半導体層５２の表面には、複数の光検出チャンネルＣＨが形成された領域全体にわたって、不規則な凹凸２２が形成されている。ｎ^＋型半導体層５２の表面における不規則な凹凸２２形成された領域は、光学的に露出している。ｎ^＋型半導体層５２の表面が光学的に露出しているとは、ｎ^＋型半導体層５２の表面が空気などの雰囲気ガスと接しているのみならず、ｎ^＋型半導体層５２の表面上に光学的に透明な膜が形成されている場合も含む。不規則な凹凸２２は、各光検出チャンネルＣＨに対向している領域のみに形成されていてもよい。不規則な凹凸２２は、基板部材ＳＭが除去されることにより露出している絶縁層５１に、上述した実施形態と同様に、パルスレーザ光を照射することにより形成される。

半導体光検出素子１Ｃをフォトンカウンティングに用いる場合、ガイガーモードと呼ばれる動作条件下で動作させる。ガイガーモード動作時には、各光検出チャンネルＣＨにブレークダウン電圧よりも高い逆電圧（例えば５０Ｖ以上）が印加される。この状態で上面側から各光検出チャンネルＣＨに被検出光が入射すると、被検出光が各光検出チャンネルＣＨにおいて吸収されてキャリアが発生する。発生したキャリアは各光検出チャンネルＣＨ内の電界に従って加速しながら移動し、各増倍領域ＡＭで増倍される。そして、増倍されたキャリアは抵抗４４を介して信号導線４３により外部へと取り出され、その出力信号の波高値に基づいて検出される。フォトンを検出したチャンネルからは何れも同量の出力が得られるので、全チャンネルからの総出力を検出することで半導体光検出素子１Ｃのうちのいくつの光検出チャンネルＣＨから出力があったかがカウントされる。したがって、半導体光検出素子１Ｃでは、被検出光の一回の照射によって、フォトンカウンティングがなされる。

ところで、半導体光検出素子１Ｃでは、ｎ^＋型半導体層５２の表面に不規則な凹凸２２が形成されているために、半導体光検出素子１Ｃに入射した光は不規則な凹凸２２にて反射、散乱、又は拡散されて、半導体光検出素子１Ｃ内を長い距離進む。

例えば、半導体光検出素子１Ｃを表面入射型フォトダイオードアレイとして用い、保護膜５６側から半導体光検出素子１Ｃに光が入射した場合、ｎ^＋型半導体層５２の表面に形成された不規則な凹凸２２に到達すると、不規則な凹凸２２からの出射方向に対して１６．６°以上の角度にて到達した光成分は、不規則な凹凸２２にて全反射される。不規則な凹凸２２は、不規則に形成されていることから、出射方向に対して様々な角度を有しており、全反射した光成分は様々な方向に拡散する。このため、全反射した光成分は、各光検出チャンネルＣＨで吸収される光成分もあれば、保護膜５６側の表面やｎ^＋型半導体層５２の側面に到達する光成分もある。

保護膜５６側の表面やｎ^＋型半導体層５２の側面に到達する光成分は、不規則な凹凸２２での拡散により様々な方向に進むため、保護膜５６側の表面やｎ^＋型半導体層５２の側面に到達した光成分が保護膜５６側の表面やｎ^＋型半導体層５２の側面にて全反射する可能性は極めて高い。保護膜５６側の表面やｎ^＋型半導体層５２の側面にて全反射した光成分は、異なる面での全反射を繰り返し、その走行距離が更に長くなる。このように、半導体光検出素子１Ｃに入射した光は、半導体光検出素子１Ｃの内部を長い距離進むうちに、各光検出チャンネルＣＨで吸収され、光電流として検出されることとなる。

半導体光検出素子１Ｃを裏面入射型フォトダイオードアレイとして用い、ｎ^＋型半導体層５２の表面側から半導体光検出素子１Ｃに光が入射した場合、入射した光は、不規則な凹凸２２により散乱され、半導体光検出素子１Ｃ内を様々な方向に進む。保護膜５６側の表面やｎ^＋型半導体層５２の側面に到達する光成分は、不規則な凹凸２２での拡散により様々な方向に進むため、保護膜５６側の表面やｎ^＋型半導体層５２の側面に到達した光成分が各面にて全反射する可能性は極めて高い。保護膜５６側の表面やｎ^＋型半導体層５２の側面にて全反射した光成分は、異なる面での全反射や不規則な凹凸２２での反射、散乱、又は拡散を繰り返し、その走行距離が更に長くなる。このように、半導体光検出素子１Ｃに入射した光は不規則な凹凸２２にて反射、散乱、又は拡散されて、半導体光検出素子１Ｃ内を長い距離進み、各光検出チャンネルＣＨで吸収され、光電流として検出されることとなる。

このように、半導体光検出素子１Ｃに入射した光は、その大部分が半導体光検出素子１Ｃを透過することなく、走行距離が長くされて、各光検出チャンネルＣＨで吸収されることとなる。したがって、半導体光検出素子１Ｃでは、近赤外の波長帯域での分光感度特性が向上する。

第３実施形態では、ｎ^＋型半導体層５２の表面に不規則な凹凸２２が形成されている。このため、不規則な凹凸２２が形成された上記表面側で光によらずに発生する不要キャリアが再結合され、暗電流を低減できる。また、ｎ^＋型半導体層５２は、アキュムレーション層として機能し、ｎ^＋型半導体層５２の上記表面付近で光により発生したキャリアが該表面でトラップされるのを抑制する。このため、光により発生したキャリアは、増倍領域ＡＭへ効率的に移動し、半導体光検出素子１Ｃの光検出感度を向上することができる。

第３実施形態では、ｎ^＋型半導体層５２における複数の光検出チャンネルＣＨの間に対応する表面も、不規則な凹凸２２が形成されていると共に、光学的に露出している。このため、複数の光検出チャンネルＣＨの間に入射した光も、不規則な凹凸２２にて反射、散乱、又は拡散されて、いずれかの光検出チャンネルＣＨで吸収される。したがって、光検出チャンネルＣＨの間において検出感度が低下することはなく、半導体光検出素子１Ｃの光検出感度がより一層向上する。ところで、第３実施形態では、複数の光検出チャンネルＣＨが形成されているが、各光検出チャンネルＣＨは光の入射位置を検出するものでは無く、出力として各光検出チャンネルＣＨの出力の和をとる。このため、各光検出チャンネルＣＨ間のクロストークは問題にならず、入射した光はいずれかの光検出チャンネルＣＨで検出されればよい。

第３実施形態では、半導体光検出素子１Ｃでは、ｐｎ接合は、基板４２のｎ^＋型半導体層５２と当該基板４２のｎ^＋型半導体層５２上に形成されたエピタキシャル半導体層であるｐ⁻型半導体層５３とによって構成されている。増倍領域ＡＭはｐｎ接合が実現されているｐ⁻型半導体層５３に形成され、各増倍領域ＡＭの各光検出チャンネルＣＨへの対応は光検出チャンネルＣＨ間に形成された分離部６０によって実現されている。ｐｎ接合面は、ｎ^＋型半導体層５２とｐ⁻型半導体層５３との界面と、分離部６０とｐ⁻型半導体層５３との界面とから構成されており、高濃度不純物領域が凸となり電界が高くなる領域が存在しなくなっている。したがって、半導体光検出素子１Ｃは、ガイガーモードで動作させたときにエッジブレークダウンが発生するｐｎ接合の端部（エッジ）を有さない。そのため、半導体光検出素子１Ｃでは各光検出チャンネルＣＨのｐｎ接合に対してガードリングを設ける必要がない。これにより、半導体光検出素子１Ｃはその開口率を格段に高くすることが可能となる。

開口率を高くすることで、半導体光検出素子１Ｃでは検出効率を大きくすることも可能となる。各光検出チャンネルＣＨ間は分離部６０によって分離されているため、クロストークを良好に抑制することが可能となる。

ガイガーモードで動作させ、フォトンが入射された光検出チャンネルと入射しないチャンネルとの間で電圧差が大きくなった場合にも、光検出チャンネルＣＨ間には分離部６０が形成されているため、十分にチャンネル間を分離することができる。

半導体光検出素子１Ｃでは、信号導線４３の読み出し部４３ａが分離部６０の上方に形成されている。そのため、信号導線４３が増倍領域ＡＭ上方、すなわち光検出面上を横切ることが抑制されるため、開口率はより一層向上される。さらに、暗電流の抑制にも効果的であると考えられる。また、半導体光検出素子１Ｃでは、抵抗４４も分離部６０の上方に形成されているため、開口率はさらにより一層向上される。

ｎ型の半導体基板を用い、その上にｐ型のエピタキシャル半導体層を形成した場合、ｎ型の半導体基板で発生したホールの一部が遅れて増倍領域に入りアフターパルスとなってしまうという問題が発生することを本願発明者はアフターパルスの波長依存性から見出した。こうした問題に対し、半導体光検出素子１Ｃでは、複数の光検出チャンネルＣＨが形成された領域において、基板部材ＳＭが除去されているので、アフターパルスを抑制することが可能となる。

続いて、図１５を参照して、第３実施形態に係る半導体光検出素子１Ｃの変形例の構成について説明する。図１５は図１３に示した実施形態の層構造の変形例に係るフォトダイオードアレイの断面構成を概略的に示す図である。変形例における基本的な平面構成と接続関係は、図１２に示したものと同一である。

上述のように、図１５に示された構造では、図１３のｐ型半導体層５３に代えて、ｎ型半導体層Ｒ５３を用いている。この場合、ｐｎ接合は、低濃度のｎ型半導体層Ｒ５３とｐ型半導体領域５４との界面に形成され、ｐｎ接合から空乏層がｎ型半導体層Ｒ５３に向けて広がり、空乏層に対応して増倍領域ＡＭがｐｎ接合界面からｎ型半導体層Ｒ５３に向かって形成されている。他の構造と作用は、上述のものと同一である。

変形例に係る半導体光検出素子１Ｃは、被検出光を入射させる複数の光検出チャンネルＣＨがｎ型半導体層５２を有するｎ型の基板４２に形成されてなる。被検出光を入射させる複数の光検出チャンネルＣＨが、第１導電型のｎ^＋型である半導体層５２（Ｓ）を有する基板に形成されてなるフォトダイオードアレイであって、基板４２と、基板４２の第１導電型の半導体層５２上に形成され、被検出光の入射によって生じたキャリアをアバランシェ増倍させる複数の増倍領域ＡＭを当該各増倍領域ＡＭと各光検出チャンネルとが互いに対応するように有する第１導電型のｎ⁻型であるエピタキシャル半導体層Ｒ５３と、第１導電型のエピタキシャル半導体層Ｒ５３中に形成され、当該エピタキシャル半導体層Ｒ５３との界面でｐｎ接合を構成する第２導電型のｐ^＋型である半導体領域５４と、２つの端部を有し、光検出チャンネルＣＨごとに設けられ、一方の端部４４ａを介してエピタキシャル半導体層Ｒ５３中の第２導電型の半導体領域５４と電気的に接続されると共に他方の端部４４ｂを介して信号導線４３に接続される複数の抵抗４４とを備えている。

抵抗４４は、図１２に示したように、一方の端部４４ａ及びチャンネル外周部４３ｃを介して光検出チャンネルＣＨごとに設けられており、他方の端部４４ｂ及び接続部４３ｂを介して読み出し部４３ａに接続される。同一の読み出し部４３ａに接続される複数の抵抗４４は、当該読み出し部４３ａに対して接続される。

変形例に係る半導体光検出素子１Ｃでは、ｐｎ接合は、基板上の第１導電型のエピタキシャル半導体層Ｒ５３と当該エピタキシャル半導体層Ｒ５３中に形成された第２導電型の半導体領域５４とによって構成されている。また、増倍領域ＡＭはｐｎ接合が実現されているエピタキシャル半導体層Ｒ５３に形成され、各光検出チャンネルに対応する増倍領域ＡＭはこのエピタキシャル半導体層Ｒ５３にある。

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

本実施形態に係る半導体光検出素子１Ａ〜１Ｃにおけるｐ型及びｎ型の各導電型を上述したものとは逆になるよう入れ替えてもよい。

フォトゲート電極ＰＧの形状は、矩形に限られることなく、特開２００９−２７６２４３号公報に記載された環状であってもよい。

不規則な凹凸２２が形成されている面に、凹凸の高低差よりも薄く且つ光学的に透明な膜を、λ／（４ｎ）の厚さで形成してもよい。この光学的に透明な膜は、例えば、可視光に対する反射防止膜として機能する。「ｎ」は、光学的に透明な膜の屈折率である。

１Ａ〜１Ｃ…半導体光検出素子、２…半導体基板、２ＢＫ…光入射面、２ＦＴ…表面、３…半導体基板、３ＢＫ…裏面、３ＦＴ…光入射面、２０…エピタキシャル半導体層、２１…半導体層、２２…不規則な凹凸、３０…エピタキシャル半導体層、３１…半導体層、３３…第１半導体領域、３４…第２半導体領域、３５…第３半導体領域、３６…絶縁膜、３７…ゲート電極、４２…基板、５２…ｎ^＋型半導体層、５３…ｐ⁻型半導体層、５４…ｐ^＋型半導体領域、ＡＭ…増倍領域、ＦＤ１…第１半導体領域、ＦＤ２…第２半導体領域、ＰＤ…フォトダイオード、ＰＧ…フォトゲート電極、Ｒ５３…エピタキシャル半導体層、Ｔ_１…増幅用トランジスタ、Ｔ_２…転送用トランジスタ、Ｔ_３…放電用トランジスタ、Ｔ_４…選択用トランジスタ、ＴＸ１…第１ゲート電極、ＴＸ２…第２ゲート電極。

Claims (6)

1. 第１の不純物濃度を有する半導体層と、前記半導体層上に成長し且つ前記第１の不純物濃度よりも低い第２の不純物濃度を有するエピタキシャル半導体層と、を有するシリコン基板と、
   前記エピタキシャル半導体層の表面上に設けられた導体と、を備え、
   前記エピタキシャル半導体層には、光感応領域が形成されており、
   前記エピタキシャル半導体層よりも高い不純物濃度を有する前記半導体層における少なくとも前記光感応領域に対向する表面には、不規則な凹凸がパルスレーザ光の照射により形成され、
   前記不規則な凹凸は、光学的に露出し、
   前記シリコン基板に入射した光が、パルスレーザ光の照射により形成された前記不規則な凹凸にて反射、散乱、又は拡散されて、前記シリコン基板内を進むことを特徴とする半導体光検出素子。
2. 前記導体として、前記エピタキシャル半導体層の表面上に設けられたフォトゲート電極と、前記エピタキシャル半導体層の前記表面上において前記フォトゲート電極に隣接して設けられた第１及び第２ゲート電極と、を備えると共に、
   前記エピタキシャル半導体層に形成された、前記フォトゲート電極直下の領域から前記第１及び第２ゲート電極直下に流れ込む電荷をそれぞれ読み出すための第１及び第２半導体領域と、を更に備え、
   前記不規則な凹凸は、前記半導体層における少なくとも前記フォトゲート電極直下の領域に対向する表面に形成されていることを特徴とする請求項１に記載の半導体光検出素子。
3. 前記エピタキシャル半導体層には、前記光感応領域として、入射光強度に応じた量の電荷を発生するフォトダイオードが形成されており、
   前記不規則な凹凸は、前記半導体層における少なくとも前記フォトダイオードに対向する表面に形成されていることを特徴とする請求項１に記載の半導体光検出素子。
4. ゲート端子に入力している電荷の量に応じた電圧値を出力する増幅用トランジスタと、
   前記フォトダイオードで発生した電荷を前記増幅用トランジスタのゲート端子へ転送する転送用トランジスタと、
   前記増幅用トランジスタのゲート端子の電荷を放電する放電用トランジスタと、
   前記増幅用トランジスタから出力される電圧値を選択的に出力する選択用トランジスタと、を更に備えていることを特徴とする請求項３に記載の半導体光検出素子。
5. 前記エピタキシャル半導体層は、前記半導体層との界面でｐｎ接合を構成するとともに、被検出光の入射によって生じたキャリアをアバランシェ増倍させる複数の増倍領域を有し、
   前記導体として、２つの端部を有し、前記増倍領域ごとに設けられ、一方の前記端部を介して前記エピタキシャル半導体層と電気的に接続されると共に他方の前記端部を介して信号導線に接続される複数の抵抗を含んでおり、
   前記不規則な凹凸は、前記半導体層における少なくとも前記各増倍領域に対向する表面に形成されていることを特徴とする請求項１に記載の半導体光検出素子。
6. 前記エピタキシャル半導体層は、光の入射によって生じたキャリアをアバランシェ増倍させる複数の増倍領域を有し、
   前記エピタキシャル半導体層中に、前記エピタキシャル半導体層との界面でｐｎ接合を構成する半導体領域が前記増倍領域に対応して形成され、
   前記導体として、２つの端部を有し、前記エピタキシャル半導体層中の前記半導体領域ごとに設けられ、一方の前記端部を介して前記エピタキシャル半導体層中の前記半導体領域と電気的に接続されると共に他方の前記端部を介して信号導線に接続される複数の抵抗を含んでおり、
   前記不規則な凹凸は、前記半導体層における少なくとも前記各半導体領域に対向する表面に形成されていることを特徴とする請求項１に記載の半導体光検出素子。