JP5726349B2 - Power module - Google Patents
Power module Download PDFInfo
- Publication number
- JP5726349B2 JP5726349B2 JP2014088830A JP2014088830A JP5726349B2 JP 5726349 B2 JP5726349 B2 JP 5726349B2 JP 2014088830 A JP2014088830 A JP 2014088830A JP 2014088830 A JP2014088830 A JP 2014088830A JP 5726349 B2 JP5726349 B2 JP 5726349B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- main
- voltage
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 81
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000010410 layer Substances 0.000 description 17
- 238000004088 simulation Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
Description
本発明は産業・民生機器のモータ制御などに使用されるパワーモジュールに関する。 The present invention relates to a power module used for motor control of industrial / consumer equipment.
IGBT(Insulated Gate Bipolar Transistor)やパワーMOSFET(Metal-Oxide Semiconductor Field-Effect Transistor)などの電力用スイッチング半導体装置では、過電流検出のために、電力用スイッチング半導体装置を、主電流が流れるメイン素子と、主電流の一部が流れるように構成した電流センス素子とで構成し、電流センス素子の出力端子(センスエミッタ)から出力されるセンス電流を抵抗(電流検出抵抗)で電圧に変換して検出電圧とし、検出電圧を所定の基準電圧と比較することで、検出電圧が正常か異常(過電流レベル)かを判定する方式が採用されている。 In power switching semiconductor devices such as IGBTs (Insulated Gate Bipolar Transistors) and power MOSFETs (Metal-Oxide Semiconductor Field-Effect Transistors), a power switching semiconductor device is connected to a main element through which a main current flows for overcurrent detection. Sense current output from the output terminal (sense emitter) of the current sense element is converted into a voltage by a resistor (current detection resistor) and detected. A method is adopted that determines whether the detected voltage is normal or abnormal (overcurrent level) by comparing the detected voltage with a predetermined reference voltage.
ここで、電流センス素子は、コレクタ(ドレイン)はメイン素子と共通でありながら、主電流に対して、一定の分流比でセンス電流が流れるように、メイン素子のエミッタ(ソース)の面積に対して、所定の面積比でエミッタ(ソース)の面積が設定された構成を有している。 Here, the current sense element has a collector (drain) in common with the main element, but with respect to the area of the emitter (source) of the main element so that the sense current flows with a constant shunt ratio with respect to the main current. Thus, the emitter (source) area is set at a predetermined area ratio.
例えば、メイン素子に対する電流センス素子のエミッタ面積比が1/10000の場合、電流センス素子にはメイン素子の1/10000の電流が流れ、比較的抵抗値の小さい抵抗で、電流検出を行うことができる。 For example, when the emitter area ratio of the current sense element to the main element is 1/10000, a current of 1/10000 of the main element flows through the current sense element, and current detection can be performed with a relatively small resistance. it can.
ここで、電流センス素子に電流検出抵抗を接続すると、メイン素子と電流センス素子のゲートにかかる電圧に差が生じ、電流分流比が変動する。この分流比は、電流検出抵抗が大きい場合、変動が大きくなるため、小さな抵抗値での検出が必要となる。 Here, when a current detection resistor is connected to the current sense element, a difference occurs in the voltage applied to the gate of the main element and the current sense element, and the current shunt ratio varies. Since the fluctuation of the shunt ratio increases when the current detection resistance is large, detection with a small resistance value is required.
しかし、小さな抵抗値で検出を行うと、過電流判定のためのしきい値電圧(基準電圧)が小さくなり、 誤動作(誤検出)の要因となっていた。 However, if detection is performed with a small resistance value, the threshold voltage (reference voltage) for determining overcurrent becomes small, causing malfunction (false detection).
特許文献1の図1には、センス電流を抵抗で直接に検出するのではなく、センス電流をNチャネルMOSトランジスタで構成されたカレントミラー回路で受け、カレントミラー回路で得られるミラー電流(電流I4)をカレントミラー回路の電源(電圧V3)に接続された電流検出抵抗(抵抗R1)で電圧に変換して検出電圧(電圧V1)とする構成が開示されている。 In FIG. 1 of Patent Document 1, a sense current is not directly detected by a resistor, but a sense current is received by a current mirror circuit composed of an N-channel MOS transistor, and a mirror current (current I4) obtained by the current mirror circuit is shown. ) Is converted into a voltage by a current detection resistor (resistor R1) connected to the power supply (voltage V3) of the current mirror circuit to be a detection voltage (voltage V1).
この構成では、検出電圧V1は、V1=V3−(I4×R1)となり、検出電圧V1は電源の電圧V3に依存するため、電圧V3の変動により検出電圧V1が変動し、電流検出精度が低下する可能性があった。 In this configuration, the detection voltage V1 is V1 = V3− (I4 × R1), and the detection voltage V1 depends on the voltage V3 of the power supply. Therefore, the detection voltage V1 varies due to the variation of the voltage V3, and the current detection accuracy decreases. There was a possibility.
同様の問題は、センス電流を受けてミラー電流を作るカレントミラー回路と、ミラー電流として基準電流を作るカレントミラー回路とを組み合わせ、センス電流のミラー電流と、基準電流との大小関係により、過電流の有無を判断する特許文献2(図1、図2)においても発生する。この場合も、カレントミラー回路の電源電圧が変動すればミラー電流が変動するので、電流検出精度が低下する可能性があった。 A similar problem is the combination of a current mirror circuit that receives a sense current to generate a mirror current and a current mirror circuit that generates a reference current as the mirror current, and the overcurrent depends on the magnitude relationship between the mirror current of the sense current and the reference current. This also occurs in Patent Document 2 (FIGS. 1 and 2) that determines whether or not there is any. Also in this case, if the power supply voltage of the current mirror circuit fluctuates, the mirror current fluctuates, which may reduce the current detection accuracy.
以上説明したように、電力用スイッチング半導体装置の過電流検出のための従来の構成では、センス電流を抵抗で検出する場合には、電流検出抵抗を大きくすると変動が大きくなり、電流検出抵抗を小さくすると、誤検出がおきやすいという問題があり、また、センス電流をカレントミラー回路を用いて検出する場合には、電源の変動の影響を受けて電流検出精度が低下するという問題があった。 As described above, in the conventional configuration for detecting the overcurrent of the power switching semiconductor device, when the sense current is detected by the resistor, the fluctuation increases as the current detection resistor is increased, and the current detection resistor is decreased. Then, there is a problem that erroneous detection is likely to occur, and when the sense current is detected using a current mirror circuit, there is a problem that current detection accuracy decreases due to the influence of power supply fluctuation.
本発明は上記のような問題点を解消するためになされたもので、センス電流を抵抗で検出する場合であっても、カレントミラー回路を用いて検出する場合であっても、誤検出や電流検出精度の低下を起こさないパワーモジュールを提供することを目的とする。 The present invention has been made to solve the above-described problems. Whether the sense current is detected by a resistor or detected using a current mirror circuit, erroneous detection or current It is an object to provide a power module that does not cause a decrease in detection accuracy.
本発明に係るパワーモジュールの態様は、主電流が流れるメイン素子と、前記主電流の一部が流れるように構成された電流センス素子とを有し、前記電流センス素子の出力端子からセンス電流が出力される電力用スイッチング半導体装置と、前記電流センス素子の前記出力端子に第1の主電極が接続された第1のトランジスタと、前記第1のトランジスタの第2の主電極に一方端が接続され、他方端が共通接続部に接続された電流検出抵抗とを有し、前記第1のトランジスタの制御電極が前記メイン素子の出力端の電位に接続された電流検出回路と、前記電流検出抵抗によって発生する前記共通接続部を基準とした電位差を電流検出電圧として検出し、所定の閾値電圧との比較を行い、両者の大小関係によって前記電力用スイッチング半導体装置に過電流が流れているか否かを判定する過電流判定回路と、前記電力用スイッチング半導体装置の制御電極に与えられる制御信号を生成するドライブ回路とを備え、前記第1のトランジスタは、バイポーラトランジスタまたはMOSFETであり、前記第1の主電極は、前記第1のトランジスタが前記バイポーラトランジスタである場合はエミッタ電極であり、前記第1のトランジスタがMOSFETである場合はソース電極であり、前記第2の主電極は、前記第1のトランジスタが前記バイポーラトランジスタである場合はコレクタ電極であり、前記第1のトランジスタがMOSFETである場合はドレイン電極である。
An aspect of the power module according to the present invention includes a main element through which a main current flows and a current sense element configured to allow a part of the main current to flow, and a sense current is output from an output terminal of the current sense element. An output power switching semiconductor device, a first transistor having a first main electrode connected to the output terminal of the current sensing element, and one end connected to a second main electrode of the first transistor A current detection resistor having the other end connected to a common connection, and a control electrode of the first transistor connected to the potential of the output end of the main element, and the current detection resistor Is detected as a current detection voltage, and is compared with a predetermined threshold voltage, and the power switching semiconductor is determined by the magnitude relationship between the two. An overcurrent determination circuit that determines whether or not an overcurrent flows in the device, and a drive circuit that generates a control signal applied to a control electrode of the power switching semiconductor device, wherein the first transistor is bipolar The first main electrode is an emitter electrode when the first transistor is a bipolar transistor; the first main electrode is a source electrode when the first transistor is a MOSFET; The second main electrode is a collector electrode when the first transistor is the bipolar transistor, and a drain electrode when the first transistor is a MOSFET.
本発明に係るパワーモジュールの態様によれば、電力用スイッチング半導体装置のオン電圧が低い場合、電流センス素子に電流検出抵抗を接続すると、メイン素子と電流センス素子の制御電極にかかる電圧に差が生じ、電流分流比が変動する。この結果、正確なセンス電流が得られなくなるが、電流センス素子の出力端子には第1のトランジスタが接続されるので、電流センス素子の出力端子での電圧変動は、第1のトランジスタのオン抵抗である、例えば0.7V程度に抑えられる。この結果、メイン素子と電流センス素子の制御電極にかかる電圧の電圧差が0.7V程度に抑えられて安定し、センス電流の検出精度が向上する。メイン素子と電流センス素子の制御電極にかかる電圧の電圧差が0.7V程度に抑えられるので、メイン素子と電流センス素子とで電流分流比が変動することを考慮する必要がなく、電流検出抵抗の抵抗値を任意に設定できるので、電流検出抵抗の抵抗値を大きくすることで、誤検出を防ぐことができる。 According to the aspect of the power module according to the present invention, when the on-voltage of the power switching semiconductor device is low, when a current detection resistor is connected to the current sense element, there is a difference in the voltage applied to the control electrode of the main element and the current sense element. And current shunt ratio fluctuates. As a result, an accurate sense current cannot be obtained. However, since the first transistor is connected to the output terminal of the current sense element, voltage fluctuation at the output terminal of the current sense element is caused by the on-resistance of the first transistor. For example, it is suppressed to about 0.7V. As a result, the voltage difference between the voltage applied to the control electrode of the main element and the current sense element is suppressed to about 0.7 V and stabilized, and the detection accuracy of the sense current is improved. Since the voltage difference between the voltage applied to the control electrode of the main element and the current sense element is suppressed to about 0.7 V, there is no need to consider that the current shunt ratio fluctuates between the main element and the current sense element. Since the resistance value of the current detection resistor can be set arbitrarily, erroneous detection can be prevented by increasing the resistance value of the current detection resistor.
以下では、電力用スイッチング半導体装置としてIGBTを例に挙げて説明するが、MOSFEやバイポーラトランジスタなどその他の電力用スイッチング半導体装置についても本発明を適用可能である。また、電力用スイッチング半導体装置の導電型はNチャネル型であるものとして説明するが、Pチャネル型であっても良いことは言うまでもない。 Hereinafter, an IGBT will be described as an example of a power switching semiconductor device, but the present invention can also be applied to other power switching semiconductor devices such as MOSFE and bipolar transistors. In addition, although the conductive type of the power switching semiconductor device is described as being an N channel type, it goes without saying that it may be a P channel type.
<実施の形態1>
<装置構成>
図1は本発明に係る実施の形態1のパワーモジュール100の構成を示す回路図である。図1に示すように、パワーモジュール100においては、IGBT1のゲート−エミッタ間に供給する電圧(ゲート電圧)を制御することによってIGBT1をオン状態またはオフ状態に駆動する駆動制御回路10を備えている。
<Embodiment 1>
<Device configuration>
FIG. 1 is a circuit diagram showing a configuration of a
駆動制御回路10は、直流電源V1を駆動電源としたドライブ回路C1と、過電流判定回路C2と、電流検出回路C3とを有している。
The
IGBT1には、コレクタCおよびエミッタE間に逆並列にフリーホイールダイオード2が接続されている。フリーホイールダイオード2には、IGBT1がオフ状態のときに主回路からの還流電流が流れる。
A
図1に示すパワーモジュール100においては、IGBT1のコレクタCには主電源電位VCCが与えられ、エミッタEは接地されて接地電位GND(第1の基準電位)が与えられる。そして、IGBT1のゲートGにはドライブ回路C1のドライバDRの出力が制御信号として与えられる。
In the
ドライバDRは、直流電源V1を駆動電源とし、直流電源V1の負電極は駆動制御回路10の共通接続部BPに接続されて駆動制御回路10の基準電位を与える構成となっており、ドライバDRの2つの入力部は、直流電源V1の正電極および共通接続部BPにそれぞれ接続されている。
The driver DR uses the DC power supply V1 as a drive power supply, and the negative electrode of the DC power supply V1 is connected to the common connection portion BP of the
IGBT1は、過電流検出のために、主電流が流れるメイン素子と、主電流の一部が流れるように構成した電流センス素子とを有し、電流センス素子の出力端子(センスエミッタ)からセンス電流が出力される構成となっている。 The IGBT 1 has a main element through which a main current flows and a current sense element configured to allow a part of the main current to flow for detection of an overcurrent. A sense current is output from an output terminal (sense emitter) of the current sense element. Is output.
電流センス素子は、コレクタ(ドレイン)はメイン素子と共通でありながら、主電流に対して、一定の分流比でセンス電流が流れるように、メイン素子のエミッタ(ソース)の面積に対して、所定の面積比でエミッタ(ソース)の面積が設定されている。 The current sensing element has a collector (drain) common to the main element, but a predetermined current ratio with respect to the area of the emitter (source) of the main element so that a sense current flows at a constant shunt ratio with respect to the main current. The area of the emitter (source) is set by the area ratio.
電流検出回路C3は、IGBT1のセンスエミッタSEにエミッタが接続され、ベースが接地されたPNPトランジスタQ5と、PNPトランジスタQ5のコレクタに一方端が接続され、他方端が共通接続部BPに接続された電流検出抵抗SRとを有している。なお、電流検出抵抗SRによって発生する共通接続部BPを基準とした電位差を電流検出電圧Vsとする。 The current detection circuit C3 has an emitter connected to the sense emitter SE of the IGBT 1, a PNP transistor Q5 whose base is grounded, a collector connected to the collector of the PNP transistor Q5, and another end connected to the common connection BP. And a current detection resistor SR. A potential difference based on the common connection portion BP generated by the current detection resistor SR is defined as a current detection voltage Vs.
過電流判定回路C2は、共通接続部BPの電位を基準電位とし、電源電位Vcによって動作するコンパレータCPを有し、コンパレータCPの一方の入力は、PNPトランジスタQ5のコレクタと電流検出抵抗SRの一方端との接続ノードNDに接続され、コンパレータCPの一方の入力は、任意の閾値電圧を供給する直流電源V3の正電極に接続され、直流電源V3の負電極は共通接続部BPに接続されている。 The overcurrent determination circuit C2 includes a comparator CP that operates based on the power supply potential Vc with the potential of the common connection BP as a reference potential. One input of the comparator CP is one of the collector of the PNP transistor Q5 and the current detection resistor SR. One input of the comparator CP is connected to the positive electrode of the DC power supply V3 that supplies an arbitrary threshold voltage, and the negative electrode of the DC power supply V3 is connected to the common connection portion BP. Yes.
なお、コンパレータCPでは、電流検出電圧Vsと閾値電圧との比較を行い、両者の大小関係によってIGBT1に過電流が流れているかの判定を行い、その結果はドライブ回路C1に与えられてドライバDRの制御に使用される。そして、電流検出電圧Vsが過電流レベルを示す場合は、IGBT1をオフするなどの制御を行うが、本発明とは関係が薄いのでこれ以上の説明は省略する。 Note that the comparator CP compares the current detection voltage Vs with the threshold voltage, determines whether an overcurrent is flowing through the IGBT 1 based on the magnitude relationship between the two, and the result is given to the drive circuit C1 to provide the driver DR Used for control. When the current detection voltage Vs indicates an overcurrent level, control such as turning off the IGBT 1 is performed. However, since it is not related to the present invention, further explanation is omitted.
また、ドライブ回路C1に含まれる直流電源V2の正電極は接地され、負電極は、共通接続部BPに接続されている。なお、直流電源V2の正電極はIGBT1のエミッタEとともに接地される。なお、PNPトランジスタQ5の代わりに、PチャネルMOSFETトランジスタを用いることも可能である。その場合は、IGBT1以外のトランジスタも、MOSFETで構成する。 Further, the positive electrode of the DC power source V2 included in the drive circuit C1 is grounded, and the negative electrode is connected to the common connection portion BP. The positive electrode of the DC power supply V2 is grounded together with the emitter E of the IGBT1. Note that a P-channel MOSFET transistor can be used instead of the PNP transistor Q5. In that case, transistors other than the IGBT 1 are also formed of MOSFETs.
<装置動作>
次に、パワーモジュール100の電流検出動作について説明する。パワーモジュール100においては、駆動制御回路10が独自の共通接続部BPを有しており、これに直流電源V2から負バイアスを印加することでドライブ回路基準電位(第2の基準電位)としている。そして、直流電源V1は、ドライブ回路基準電位を基準としてドライバDRを駆動するので、IGBT1のゲートには、制御信号として正バイアスおよび負バイアスが印加される構成となっている。なお、直流電源V2は負電位を設定するので、電位設定手段と呼称する場合もある。
<Device operation>
Next, the current detection operation of the
このように、IGBT1のゲートに、正バイアスおよび負バイアスが印加される場合のパワーモジュール100における電流検出動作のシミュレーション結果を図3に示す。なお、図2は、当該シミュレーションを行うための電流検出回路C3およびドライブ回路C1の構成要素を特定してシミュレーション条件を設定した図である。なお、図2において、図1と同じ構成には同じ符号を付し、重複する説明は省略する。
FIG. 3 shows a simulation result of the current detection operation in the
図2において、IGBT1は、メイン素子MTと電流センス素子STとに分けられ、メイン素子MTのゲート−エミッタ間電圧(ゲート電圧)をVge、コレクタ−エミッタ間電圧をVceとして表している。また、IGBT1全体に流れる電流を主電流Icとし、電流センス素子STに流れる電流をセンス電流Isとして表している。また、PNPトランジスタQ5に流れる電流を電流Ieとして表している。 In FIG. 2, the IGBT 1 is divided into a main element MT and a current sensing element ST, and the gate-emitter voltage (gate voltage) of the main element MT is represented as Vge and the collector-emitter voltage is represented as Vce. Further, the current flowing through the entire IGBT 1 is represented as a main current Ic, and the current flowing through the current sense element ST is represented as a sense current Is. Further, the current flowing through the PNP transistor Q5 is represented as a current Ie.
ドライブ回路C1において、ドライバDRは、直流電源V1の正電極にコレクタが接続され、エミッタが抵抗R1を介して電流センス素子STのゲートに接続されたNPNトランジスタQ1と、コレクタが共通接続部BPに接続され、エミッタが抵抗R2を介して電流センス素子STのゲートに接続されたPNPトランジスタQ2と、NPNトランジスタQ1およびPNPトランジスタQ2のベースに、0Vから20Vの高さのパルス信号を与えるパルス信号源VPとを有している。パルス信号源VPは、共通接続部BPに接続されて、ドライブ回路基準電位を基準としている。なお、抵抗R1は、IGBT1のオン時のスイッチングスピードを設定する抵抗であり、抵抗R2は、IGBT1のオフ時のスイッチングスピードを設定する抵抗である。 In the drive circuit C1, the driver DR includes an NPN transistor Q1 having a collector connected to the positive electrode of the DC power supply V1, an emitter connected to the gate of the current sensing element ST via the resistor R1, and a collector connected to the common connection BP. A PNP transistor Q2 having an emitter connected to the gate of the current sensing element ST via a resistor R2, and a pulse signal source for applying a pulse signal having a height of 0V to 20V to the bases of the NPN transistor Q1 and the PNP transistor Q2 VP. The pulse signal source VP is connected to the common connection portion BP and uses the drive circuit reference potential as a reference. The resistor R1 is a resistor that sets a switching speed when the IGBT 1 is on, and the resistor R2 is a resistor that sets a switching speed when the IGBT 1 is off.
また、直流電源V1は、電位Bとして20Vを発生させる電源であり、直流電源V2は、電位Aとして−5Vを発生させる電源である。また、主電源電位VCCは200Vに設定される。 The DC power source V1 is a power source that generates 20V as the potential B, and the DC power source V2 is a power source that generates −5V as the potential A. The main power supply potential VCC is set to 200V.
また、IGBT1のコレクタと、主電源PWの正電極との間の負荷のインダクタンスL1は500μHに設定され、電流検出抵抗SRの抵抗値は12Ωに設定されている。 Further, the inductance L1 of the load between the collector of the IGBT 1 and the positive electrode of the main power supply PW is set to 500 μH, and the resistance value of the current detection resistor SR is set to 12Ω.
図2に示したシミュレーション条件でシミュレーションを行った結果について、ゲート電圧Vgeの波形を図3の(a)部に、コレクタ−エミッタ間電圧Vceおよび主電流Icの波形を図3の(b)部に、センス電流Isの波形を図3の(c)部に、PNPトランジスタQ5に流れる電流Ieの波形を図3の(d)部に、電流検出電圧Vsの波形を図3の(e)部に示す。 As for the result of the simulation performed under the simulation conditions shown in FIG. 2, the waveform of the gate voltage Vge is shown in FIG. 3A, and the waveform of the collector-emitter voltage Vce and the main current Ic is shown in FIG. FIG. 3C shows the waveform of the sense current Is, FIG. 3D shows the waveform of the current Ie flowing through the PNP transistor Q5, and FIG. 3E shows the waveform of the current detection voltage Vs. Shown in
図3の(a)部に示されるパルス信号であるゲート電圧Vgeの立ち上がりおよび立ち下がりに応じて、IGBT1がオン、オフし、IGBT1がオンすることで、図3の(b)部に示されるように主電流Icが流れ、同時に図3の(c)部に示されるようにセンス電流Isが流れる。このセンス電流Isと同じように、図3の(d)部に示されるようにPNPトランジスタQ5に電流Ieが流れ、それに応じて図3の(e)部に示されるように電流検出電圧Vsが得られる。 As shown in FIG. 3B, the IGBT 1 is turned on and off and the IGBT 1 is turned on in response to the rise and fall of the gate voltage Vge, which is the pulse signal shown in FIG. 3A. Thus, the main current Ic flows, and at the same time, the sense current Is flows as shown in part (c) of FIG. Similar to the sense current Is, the current Ie flows through the PNP transistor Q5 as shown in FIG. 3 (d), and the current detection voltage Vs is accordingly changed as shown in FIG. 3 (e). can get.
ここで、図3の(a)部に示されるように、ゲート電圧Vgeは、0Vから15Vの正バイアスだけでなく、0Vから−5Vの負バイアスも印加されたパルス波形となっている。このように、正バイアスおよび負バイアスで形成されるパルス信号をゲート電圧として用いることで、IGBT1のオフ動作を、より確実に行うことができる。 Here, as shown in FIG. 3A, the gate voltage Vge has a pulse waveform to which not only a positive bias of 0V to 15V but also a negative bias of 0V to −5V is applied. As described above, by using the pulse signal formed with the positive bias and the negative bias as the gate voltage, the IGBT 1 can be turned off more reliably.
すなわち、正バイアスのみで形成されたパルス信号であっても、IGBTのゲート−エミッタ間電圧が、IGBTの閾値電圧以下となればIGBTをオフすることはできるが、負バイアスを含んで形成されたパルス信号であれば、IGBTを、より確実にオフすることができる。 That is, even if the pulse signal is formed only with a positive bias, the IGBT can be turned off if the IGBT gate-emitter voltage is equal to or lower than the threshold voltage of the IGBT, but is formed including a negative bias. If it is a pulse signal, the IGBT can be turned off more reliably.
また、正バイアスおよび負バイアスで形成されるパルス信号をゲート電圧として用いる場合、正バイアスのみで形成されたパルス信号を用いる場合に比べて、IGBT等の電力用スイッチングデバイスのオン電圧が低い場合でも、誤動作がしにくくなるという利点もある。 Further, when a pulse signal formed with a positive bias and a negative bias is used as a gate voltage, even when an on-voltage of a power switching device such as an IGBT is lower than when a pulse signal formed only with a positive bias is used. There is also an advantage that malfunction becomes difficult.
また、電力用スイッチングデバイスのオン電圧が低い場合、電流センス素子に電流検出抵抗を接続すると、電流検出抵抗での電圧降下分だけメイン素子と電流センス素子のゲートにかかる電圧に電圧差(ΔVge)が生じる。電流検出抵抗での電圧降下は、電流が流れれば流れるほど大きくなるので、過電流検出時には特に大きくなり、ΔVgeも大きくなって電流分流比が変動する。この結果、正確なセンス電流が得られなくなるが、IGBT1のセンスエミッタSEにはPNPトランジスタQ5が接続されるので、センスエミッタSEでの電圧変動は、PNPトランジスタQ5のオン抵抗、例えば0.7V程度に抑えられる。この結果、ΔVgeが0.7V程度に抑えられて安定し、センス電流の検出精度が向上する。 In addition, when the on-voltage of the power switching device is low, if a current detection resistor is connected to the current sense element, a voltage difference (ΔVge) between the voltage applied to the main element and the gate of the current sense element by the voltage drop across the current detection resistor Occurs. Since the voltage drop at the current detection resistor increases as the current flows, the voltage drop increases particularly when overcurrent is detected. ΔVge also increases and the current shunt ratio varies. As a result, an accurate sense current cannot be obtained. However, since the PNP transistor Q5 is connected to the sense emitter SE of the IGBT 1, voltage fluctuation at the sense emitter SE is caused to be on resistance of the PNP transistor Q5, for example, about 0.7V. Can be suppressed. As a result, ΔVge is suppressed to about 0.7 V and stabilized, and the detection accuracy of the sense current is improved.
また、電流検出抵抗SRの抵抗値に関係なくΔVgeが0.7V程度に抑えられるので、メイン素子MTと電流センス素子STとで電流分流比が変動することを考慮する必要がなく、電流検出抵抗SRの抵抗値を任意に設定できるので、電流検出抵抗SRの抵抗値を大きくすることで、誤検出を防ぐことができる。 Further, since ΔVge can be suppressed to about 0.7 V regardless of the resistance value of the current detection resistor SR, it is not necessary to consider that the current shunt ratio fluctuates between the main element MT and the current sense element ST. Since the resistance value of SR can be arbitrarily set, erroneous detection can be prevented by increasing the resistance value of current detection resistor SR.
また、過電流判定回路C2では、電流検出電圧Vsと任意の閾値電圧とをコンパレータCPで比較することで過電流状態を判定するが、当該閾値電圧は、最低電位(負電位)となる共通接続部BPの電位であるドライブ回路基準電位を基準に作られるので、直流電源V1が変動してもドライブ回路基準電位は変動せず、高精度な電流検出が可能となる。なお、直流電源V2の電圧が変動するとドライブ回路基準電位も変動するが、ドライブ回路基準電位が変動すると、直流電源V3だけでなく、全ての回路の基準電位が同じように変動するので相対的な変動はゼロとなり、高精度な電流検出を維持できる。 In the overcurrent determination circuit C2, the overcurrent state is determined by comparing the current detection voltage Vs with an arbitrary threshold voltage by the comparator CP. However, the threshold voltage is a common connection having the lowest potential (negative potential). Since the drive circuit reference potential which is the potential of the part BP is used as a reference, the drive circuit reference potential does not fluctuate even if the DC power supply V1 fluctuates, and highly accurate current detection is possible. When the voltage of the DC power supply V2 fluctuates, the drive circuit reference potential also fluctuates. However, when the drive circuit reference potential fluctuates, not only the DC power supply V3 but also the reference potentials of all the circuits fluctuate in the same way. The fluctuation becomes zero, and high-precision current detection can be maintained.
<実施の形態2>
<装置構成>
図4は本発明に係る実施の形態2のパワーモジュール200の構成を示す回路図である。図4に示すように、パワーモジュール200においては、IGBT1のゲート−エミッタ間に供給する電圧(ゲート電圧)を制御することによってIGBT1をオン状態またはオフ状態に駆動する駆動制御回路20を備えている。なお、図1に示したパワーモジュール100と同一の構成については同一の符号を付し、重複する説明は省略する。
<
<Device configuration>
FIG. 4 is a circuit diagram showing a configuration of a
駆動制御回路20には、直流電源V1を駆動電源としたドライブ回路C1と、過電流判定回路C2と、電流検出回路C4とを有している。図1に示した駆動制御回路10との相違点は、この電流検出回路C4にある。
The
電流検出回路C4は、IGBT1のセンスエミッタSEにエミッタが接続されたPNPトランジスタQ3およびQ4と、PNPトランジスタQ4のコレクタに一方端が接続され、他方端が共通接続部BPに接続された電流検出抵抗SRとを有している。PNPトランジスタQ3およびQ4のベースは共通してPNPトランジスタQ3のコレクタに接続され、PNPトランジスタQ3およびQ4はカレントミラー回路を構成している。 The current detection circuit C4 includes PNP transistors Q3 and Q4 whose emitters are connected to the sense emitter SE of the IGBT1, and a current detection resistor whose one end is connected to the collector of the PNP transistor Q4 and whose other end is connected to the common connection portion BP. SR. The bases of the PNP transistors Q3 and Q4 are commonly connected to the collector of the PNP transistor Q3, and the PNP transistors Q3 and Q4 constitute a current mirror circuit.
また、PNPトランジスタQ3のコレクタは接地され、直流電源V2の負電極は、共通接続部BPに接続され、直流電源V2の正電極は、IGBT1のエミッタEとともに接地されている。 The collector of the PNP transistor Q3 is grounded, the negative electrode of the DC power supply V2 is connected to the common connection BP, and the positive electrode of the DC power supply V2 is grounded together with the emitter E of the IGBT1.
また、PNPトランジスタQ4のコレクタと電流検出抵抗SRの一方端との接続ノードNDは、コンパレータCPの一方の入力に接続されている。 A connection node ND between the collector of the PNP transistor Q4 and one end of the current detection resistor SR is connected to one input of the comparator CP.
<装置動作>
次に、パワーモジュール200の電流検出動作について説明する。パワーモジュール200においては、駆動制御回路20が独自の共通接続部BPを有しており、これに直流電源V2から負バイアスを印加することでドライブ回路基準電位としている。そして、直流電源V1は、ドライブ回路基準電位を基準としてドライバDRを駆動するので、IGBT1のゲートには、制御信号として正バイアスおよび負バイアスが印加される構成となっている。
<Device operation>
Next, the current detection operation of the
このように、IGBT1のゲートに、正バイアスおよび負バイアスが印加される場合のパワーモジュール200における電流検出動作のシミュレーション結果を図6に示す。
FIG. 6 shows a simulation result of the current detection operation in the
なお、図5は、当該シミュレーションを行うための電流検出回路C4およびドライブ回路C1の構成要素を特定してシミュレーション条件を設定した図である。なお、図5において、図1と同じ構成には同じ符号を付し、シミュレーション条件も同じとし、重複する説明は省略する。 FIG. 5 is a diagram in which the simulation conditions are set by specifying the components of the current detection circuit C4 and the drive circuit C1 for performing the simulation. In FIG. 5, the same components as those in FIG. 1 are denoted by the same reference numerals, the simulation conditions are also the same, and a duplicate description is omitted.
図5において、IGBT1全体に流れる電流を主電流Icとし、電流センス素子STに流れる電流をセンス電流Isとして表し、PNPトランジスタQ3およびQ4にそれぞれ流れる電流を電流Ieとして表している。なお、PNPトランジスタQ3およびQ4のトランジスタ特性は同一であり、電流Ieはセンス電流Isの2分の1となる。 In FIG. 5, the current flowing through the entire IGBT 1 is represented as a main current Ic, the current flowing through the current sensing element ST is represented as a sense current Is, and the currents flowing through the PNP transistors Q3 and Q4 are represented as a current Ie. Note that the transistor characteristics of the PNP transistors Q3 and Q4 are the same, and the current Ie is a half of the sense current Is.
図5に示したシミュレーション条件でシミュレーションを行った結果について、ゲート電圧Vgeの波形を図6の(a)部に、コレクタ−エミッタ間電圧Vceおよび主電流Icの波形を図6の(b)部に、センス電流Isの波形を図6の(c)部に、PNPトランジスタQ4に流れる電流Ieの波形を図6の(d)部に、電流検出電圧Vsの波形を図6の(e)部に示す。 As a result of the simulation performed under the simulation conditions shown in FIG. 5, the waveform of the gate voltage Vge is shown in FIG. 6 (a), and the waveform of the collector-emitter voltage Vce and the main current Ic is shown in FIG. 6 (b). FIG. 6C shows the waveform of the sense current Is, FIG. 6D shows the waveform of the current Ie flowing through the PNP transistor Q4, and FIG. 6E shows the waveform of the current detection voltage Vs. Shown in
図6の(a)部に示されるパルス信号であるゲート電圧Vgeの立ち上がりおよび立ち下がりに応じて、IGBT1がオン、オフし、IGBT1がオンすることで、図6の(b)部に示されるように主電流Icが流れ、同時に図6の(c)部に示されるようにセンス電流Isが流れる。そして、図6の(d)部に示されるように、センス電流Isの約半分の電流IeがPNPトランジスタQ4に流れ、それに応じて図6の(e)部に示されるように電流検出電圧Vsが得られる。 As shown in FIG. 6B, the IGBT 1 is turned on and off and the IGBT 1 is turned on in response to the rise and fall of the gate voltage Vge which is the pulse signal shown in FIG. 6A. Thus, the main current Ic flows, and at the same time, the sense current Is flows as shown in part (c) of FIG. Then, as shown in FIG. 6 (d), about half of the sense current Is, current Ie flows to the PNP transistor Q4, and accordingly, the current detection voltage Vs is shown in FIG. 6 (e). Is obtained.
このように、駆動制御回路20においては、IGBT1のセンスエミッタSEの出力をカレントミラー回路で受けることで、センス電流Isの約半分の電流Ieを電流検出抵抗SRに流す構成とするので、電流検出抵抗SRでの消費電力を小さくできる。
As described above, in the
例えば、主電流Icが100A、メイン素子に対する電流センス素子の分流比が1/10000であって、電流検出電圧Vsが0.5Vの場合に過電流であると判断するなら、実施の形態1の駆動制御回路10においては、電流検出抵抗SRでの消費電力はVs×Is=0.5×(100/10000)=5mWとなる。一方、駆動制御回路20においては、電流検出抵抗SRでの消費電力はVs×(1/2)Is=0.5×(50/10000)=2.5mWとなる。
For example, if it is determined that an overcurrent occurs when the main current Ic is 100 A, the shunt ratio of the current sense element to the main element is 1/10000, and the current detection voltage Vs is 0.5 V, the first embodiment will be described. In the
このように、IGBT1のセンスエミッタSEの出力をカレントミラー回路で受ける構成を採用することで、カレントミラー回路のトランジスタサイズ(サイズ比)を変更あるいはミラー電流を生成するトランジスタを複数設けることで、電流検出抵抗SRに流す電流を任意に変更することが可能となる。 In this way, by adopting a configuration in which the output of the sense emitter SE of the IGBT 1 is received by the current mirror circuit, it is possible to change the transistor size (size ratio) of the current mirror circuit or to provide a plurality of transistors that generate mirror currents. It is possible to arbitrarily change the current flowing through the detection resistor SR.
例えば、PNPトランジスタQ3に対するPNPトランジスタQ4のサイズ比を10対1とすると、PNPトランジスタQ4には、センス電流Isの約10分の1の電流Ieが流れることとなる。 For example, if the size ratio of the PNP transistor Q4 to the PNP transistor Q3 is 10 to 1, a current Ie that is about 1/10 of the sense current Is flows through the PNP transistor Q4.
<変形例1>
以上説明した実施の形態1、2においては、直流電源V2から共通接続部BPに負バイアスを印加することでドライブ回路基準電位としたが、直流電源V2の代わりに直流電源V1の電位Bを抵抗分割することで負バイアスを得る、ツェナーダイオードにより負バイアスを得る構成としても良い。
<Modification 1>
In the first and second embodiments described above, the drive circuit reference potential is set by applying a negative bias from the DC power supply V2 to the common connection portion BP. However, instead of the DC power supply V2, the potential B of the DC power supply V1 is a resistance. A configuration may be adopted in which a negative bias is obtained by dividing, and a negative bias is obtained by a Zener diode.
そこで、図7には抵抗分割により負バイアスを得る構成を、図8には抵抗とツェナーダイオードにより負バイアスを得る構成を示す。なお、図7および図8においては、図2および図5に示した構成と同一の構成については同一の符号を付し、重複する説明は省略する。 FIG. 7 shows a configuration for obtaining a negative bias by resistance division, and FIG. 8 shows a configuration for obtaining a negative bias by a resistor and a Zener diode. 7 and 8, the same components as those shown in FIGS. 2 and 5 are denoted by the same reference numerals, and redundant description is omitted.
図7に示すパワーモジュール100Aにおいては、直流電源V1の電位Bを分割する抵抗R4およびR5が、直流電源V1の正電極と共通接続部BPとの間に抵抗R4、R5の順に直列に介挿されており、抵抗R4とR5との接続ノードは、PNPトランジスタQ5のベースに接続され、IGBT1のエミッタEとともに接地されている。
In the
このような構成においては、電位Aを基準として共通接続部BPに抵抗分割比で決まる負バイアス、例えば−5Vを印加することができ、直流電源V2が不要になるという利点がある。なお、抵抗R4、R5により負電位を設定できるので、これらを電位設定手段PSと呼称する。 In such a configuration, there is an advantage that a negative bias determined by the resistance division ratio, for example, −5 V can be applied to the common connection portion BP with the potential A as a reference, and the DC power supply V2 is not necessary. Since the negative potentials can be set by the resistors R4 and R5, these are referred to as potential setting means PS.
図8に示すパワーモジュール100Bにおいては、直流電源V1の正電極と共通接続部BPとの間に、抵抗R4、ツェナーダイオードZ1がこの順に直列に介挿されている。なお、ツェナーダイオードZ1のアノードは共通接続部BPに接続され、ツェナーダイオードZ1のカソードが抵抗R4に接続され、その接続ノードは、PNPトランジスタQ5のベースに接続され、IGBT1のエミッタEとともに接地されている。
In the
このような構成においては、電位Aを基準として共通接続部BPにツェナーダイオードZ1のツェナー電圧で決まる負バイアス、例えば−5Vを印加することができ、直流電源V2が不要になるという利点がある。 In such a configuration, there is an advantage that a negative bias determined by the Zener voltage of the Zener diode Z1, for example, −5V, can be applied to the common connection portion BP with the potential A as a reference, and the DC power supply V2 becomes unnecessary.
なお、ツェナーダイオードZ1のツェナー電圧によって負バイアスを規定するので、所望のツェナー電圧を有するツェナーダイオードを使用することで、容易に負バイアスを設定することができる。なお、抵抗R4、ツェナーダイオードZ1により負電位を設定できるので、これらを電位設定手段PSと呼称する。 Since the negative bias is defined by the Zener voltage of the Zener diode Z1, the negative bias can be easily set by using a Zener diode having a desired Zener voltage. Since the negative potential can be set by the resistor R4 and the Zener diode Z1, these are called potential setting means PS.
なお、図7、図8はパワーモジュール100の変形例として示したが、パワーモジュール200に適用しても良い。
7 and 8 are shown as modified examples of the
<変形例2>
実施の形態1のパワーモジュール100においては、直流電源V2の正電極をPNPトランジスタQ5のベースに接続した構成を示し、実施の形態2のパワーモジュール200においては、直流電源V2の正電極をPNPトランジスタQ3のコレクタに接続した構成を示したが、図2および図5に示すように電流センス素子STのゲート電圧(ゲート−エミッタ間電圧)は、PNPトランジスタQ5およびPNPトランジスタQ4のベース−エミッタ間電圧の分だけ、メイン素子MTのゲート電圧(ゲート−エミッタ間電圧)よりも0.7V程度低くなる。このため、メイン素子MTに対する電流センス素子STの電流分流比が変動し、電流検出精度が低下する可能性がある。
<
The
これを回避するため、図9および図10に示す構成を採用しても良い。すなわち、図9には、直流電源V2の電位Aを所定電位低下させた電位DをPNPトランジスタQ5のベースに与えるパワーモジュール100Cの構成を示し、図10には、直流電源V2の電位Aを所定電位低下させた電位DをPNPトランジスタQ4のベースに与えるパワーモジュール200Aの構成を示している。なお、図9および図10においては、図2および図5に示した構成と同一の構成については同一の符号を付し、重複する説明は省略する。
In order to avoid this, the configuration shown in FIGS. 9 and 10 may be adopted. That is, FIG. 9 shows a configuration of a power module 100C that applies a potential D obtained by lowering the potential A of the DC power supply V2 to the base of the PNP transistor Q5, and FIG. 10 shows the potential A of the DC power supply V2 as a predetermined. The configuration of a
図9に示すパワーモジュール100Cにおいては、直流電源V2の正電極と共通接続部BPとの間にダイオードD2、抵抗R6が、この順に直列に介挿されており、ダイオードD2と抵抗R6との接続ノードは、PNPトランジスタQ5のベースに接続されている。 In the power module 100C shown in FIG. 9, a diode D2 and a resistor R6 are inserted in series in this order between the positive electrode of the DC power source V2 and the common connection BP, and the connection between the diode D2 and the resistor R6 is connected. The node is connected to the base of the PNP transistor Q5.
ダイオードD2は直流電源V2に対して順方向に接続されており、電位Aをダイオードのビルトイン電圧(pn間電圧)分、すなわち0.7V程度降下させた電位Dを作り出すことができる。これをPNPトランジスタQ5のベースに与えることで、電流センス素子STのゲート電圧の降下分が相殺され、メイン素子MTと電流センス素子STとでゲート電圧(ゲート−エミッタ間電圧)を一致させることが可能となり、メイン素子MTに対する電流センス素子STの電流分流比が変動することを抑制でき、より高精度な電流検出が可能となる。 The diode D2 is connected to the DC power supply V2 in the forward direction, and can generate a potential D obtained by dropping the potential A by a diode built-in voltage (voltage between pn), that is, about 0.7V. By applying this to the base of the PNP transistor Q5, the gate voltage drop of the current sense element ST is canceled, and the gate voltage (gate-emitter voltage) can be matched between the main element MT and the current sense element ST. Therefore, it is possible to suppress the fluctuation of the current shunt ratio of the current sense element ST with respect to the main element MT, and it is possible to detect the current with higher accuracy.
図10に示すパワーモジュール200Aにおいては、直流電源V2の正電極と共通接続部BPとの間にダイオードD2、抵抗R6が、この順に直列に介挿されており、ダイオードD2と抵抗R6との接続ノードは、PNPトランジスタQ4のベースに接続されている。
In the
ダイオードD2は直流電源V2に対して順方向に接続されており、電位Aをダイオードのビルトイン電圧(pn間電圧)分、すなわち0.7V程度降下させた電位Dを作り出すことができる。これをPNPトランジスタQ4のベースに与えることで、電流センス素子STのゲート電圧の降下分が相殺され、メイン素子MTと電流センス素子STとでゲート電圧(ゲート−エミッタ間電圧)を一致させることが可能となり、メイン素子MTに対する電流センス素子STの電流分流比が変動することを抑制でき、より高精度な電流検出が可能となる。 The diode D2 is connected to the DC power supply V2 in the forward direction, and can generate a potential D obtained by dropping the potential A by a diode built-in voltage (voltage between pn), that is, about 0.7V. By applying this to the base of the PNP transistor Q4, the gate voltage drop of the current sense element ST is canceled, and the gate voltage (gate-emitter voltage) can be matched between the main element MT and the current sense element ST. Therefore, it is possible to suppress the fluctuation of the current shunt ratio of the current sense element ST with respect to the main element MT, and it is possible to detect the current with higher accuracy.
また、図9および図10においては、直流電源V2の正電極と共通接続部BPとの間にダイオードD2、抵抗R6を直列に介挿した構成を示したが、ダイオードD2の代わりに、図11および図12に示すようにダイオード接続したトランジスタを用いる構成としても良い。 9 and 10 show a configuration in which a diode D2 and a resistor R6 are interposed in series between the positive electrode of the DC power supply V2 and the common connection BP, but instead of the diode D2, FIG. As shown in FIG. 12, a diode-connected transistor may be used.
図11に示すパワーモジュール100Dにおいては、直流電源V2の正電極と共通接続部BPとの間にPNPトランジスタQ6、抵抗R6が、この順に直列に介挿されており、PNPトランジスタQ6のエミッタはベースに接続され、PNPトランジスタQ6はダイオードとして機能する。PNPトランジスタQ6と抵抗R6との接続ノードは、PNPトランジスタQ5のベースに接続されている。 In the power module 100D shown in FIG. 11, a PNP transistor Q6 and a resistor R6 are inserted in series in this order between the positive electrode of the DC power source V2 and the common connection BP, and the emitter of the PNP transistor Q6 is the base. The PNP transistor Q6 functions as a diode. A connection node between the PNP transistor Q6 and the resistor R6 is connected to the base of the PNP transistor Q5.
また、図12に示すパワーモジュール200Bにおいては、直流電源V2の正電極と共通接続部BPとの間にPNPトランジスタQ6、抵抗R6が、この順に直列に介挿されており、PNPトランジスタQ6のエミッタはベースに接続され、PNPトランジスタQ6はダイオードとして機能する。PNPトランジスタQ6と抵抗R6との接続ノードは、PNPトランジスタQ4のベースに接続されている。
In the
このような構成を採ることで、ダイオードを用いる場合と同様に、電位Aをビルトイン電圧分降下させた電位Dを作り出すことができる。これに加えて、PNPトランジスタQ6を、PNPトランジスタQ5やPNPトランジスタQ4と同じトランジスタ(可能ならば同じ製造ロットのトランジスタ)で構成することで、トランジスタ間での温度特性やプロセスばらつきによる個体差が小さくなり、PNPトランジスタQ6での降下電圧を、PNPトランジスタQ5およびPNPトランジスタQ4での降下電圧と同じにすることができ、さらに高精度な電流検出が可能となる。 By adopting such a configuration, a potential D obtained by dropping the potential A by the built-in voltage can be created, as in the case of using a diode. In addition, by configuring the PNP transistor Q6 with the same transistor as the PNP transistor Q5 and PNP transistor Q4 (preferably a transistor in the same manufacturing lot), individual differences due to temperature characteristics and process variations between the transistors are reduced. Thus, the voltage drop at the PNP transistor Q6 can be made the same as the voltage drop at the PNP transistor Q5 and the PNP transistor Q4, and more accurate current detection is possible.
<パワーモジュールのインテリジェント化>
実施の形態1および2において説明したパワーモジュール100および200のそれぞれにおいては、IGBT1、フリーホイールダイオード2、主電源電位VCCを与える電源および直流電源V1を除く構成によって駆動制御回路10および20が構成されているが、この駆動制御回路10および20の全体またはその一部を制御ICに内蔵した構成としても良い。
<Intelligent power module>
In each of
このような制御ICと、IGBT1、フリーホイールダイオード2が1つのパッケージに集積されたものをインテリジェントパワーモジュール(IPM)と呼称する。
Such a control IC, IGBT 1 and
駆動制御回路10および20をIC化することで、回路規模を縮小してパワーモジュール100および200全体を小型化できる。
By making the
また、駆動制御回路10および20の全体をIC化することで、IGBT1、フリーホイールダイオード2と駆動制御回路10あるいは20によってパワーモジュールが構成されるため、部品点数が少なくなり、部品の個体差も少なくなって、不良率が低減する。
Moreover, since the power module is configured by the IGBT 1, the
また、部品点数が少なくなることで、組み立て間違いも低減し、組み立て時に不良となる確率が低減して不良率が低減する。 In addition, by reducing the number of parts, assembly errors are reduced, the probability of failure during assembly is reduced, and the failure rate is reduced.
また、部品点数が少なくなれば、部品管理や組み立てが容易となり製造コストを低減することもできる。 Further, if the number of parts is reduced, parts management and assembly are facilitated, and the manufacturing cost can be reduced.
また、部品点数が少なくなることで、部品の個体差が少なくなれば、電流検出の精度も高めることができる。 In addition, since the number of parts is reduced, the accuracy of current detection can be improved if the individual difference of parts is reduced.
ここで、駆動制御回路10および20の一部をIC化する例としては、ドライバDRを構成するNPNトランジスタQ1およびPNPトランジスタQ2をIC化する場合、NPNトランジスタQ1およびPNPトランジスタQ2に加え、抵抗R1およびR2もIC化する場合が考えられる。
Here, as an example in which a part of the
また、NPNトランジスタQ1およびPNPトランジスタQ2と、直流電源V1をIC化する場合、NPNトランジスタQ1およびPNPトランジスタQ2と、直流電源V1に加え、抵抗R1およびR2もIC化する場合が考えられる。直流電源V1はレギュレータとしてICに内蔵する。 Further, when the NPN transistor Q1 and the PNP transistor Q2 and the DC power supply V1 are integrated, it is conceivable that the resistors R1 and R2 are also integrated in addition to the NPN transistor Q1 and the PNP transistor Q2 and the DC power supply V1. The DC power supply V1 is built in the IC as a regulator.
また、電流検出抵抗SR以外の駆動制御回路10および20の構成はIC化する場合も考えられる。電流検出抵抗SRは高精度な検出を行うために抵抗値を厳密に設定しなければならず、IC化すると変更ができないので、分離した構成とすることが望ましい。
In addition, the configuration of the
これは、IGBT1のスイッチングスピードを設定する抵抗R1およびR2においても同じであり、製品ごとにスイッチングスピードを変更する場合に備えて、抵抗R1およびR2を分離した構成とすることもある。 This also applies to the resistors R1 and R2 that set the switching speed of the IGBT 1. In some cases, the resistors R1 and R2 are separated in preparation for changing the switching speed for each product.
<ワイドバンドギャップを有する半導体の使用>
実施の形態1および2において説明したパワーモジュール100および200においては、IGBT1およびフリーホイールダイオード2の材質については言及しなかったが、IGBT1およびフリーホイールダイオード2を、シリコン(Si)基板上に形成されるシリコン半導体装置として構成しても良いが、IGBT1はシリコン半導体装置とし、フリーホイールダイオード2は、炭化シリコン(SiC)基板上に形成される炭化シリコン半導体装置や、窒化ガリウム(GaN)系材料で構成される基板上に形成される窒化ガリウム半導体装置としても良い。
<Use of semiconductor with wide band gap>
In the
SiCやGaNは、ワイドバンドギャップ半導体であり、ワイドバンドギャップ半導体によって構成される半導体装置は、耐電圧性が高く、許容電流密度も高いため、シリコン半導体装置に比べて小型化が可能であり、これらの小型化された半導体装置を用いることにより、これらを組み込んだパワーモジュールの小型化が可能となる。 SiC and GaN are wide band gap semiconductors, and semiconductor devices composed of wide band gap semiconductors have high voltage resistance and high allowable current density, and thus can be made smaller than silicon semiconductor devices. By using these miniaturized semiconductor devices, it is possible to reduce the size of a power module incorporating these.
また、耐熱性も高いため、ヒートシンクの放熱フィンの小型化や、水冷ではなく空冷による冷却も可能となり、パワーモジュールの一層の小型化が可能となる。 In addition, since the heat resistance is high, it is possible to reduce the size of the heat dissipating fins of the heat sink and to cool by air cooling instead of water cooling, thereby further reducing the size of the power module.
また、シリコン半導体装置に比べて小型化されるので、同じ定格であれば、駆動制御回路10および20も小型化できる。
Further, since the size is smaller than that of the silicon semiconductor device, the
逆に、フリーホイールダイオード2を、シリコン半導体装置として構成し、IGBT1などのスイッチングデバイス(バイポーラトランジスタやMOSFETを含む)を、炭化シリコン半導体装置や窒化ガリウム半導体装置などのワイドバンドギャップ半導体装置としても良い。この場合も、上記と同様の効果が得られる。
Conversely, the
また、スイッチングデバイスがシリコン半導体装置である場合、オン電圧が低いため、メイン素子と電流センス素子のゲートにかかる電圧差(ΔVge)により電流分流比が変動しやすいが、ワイドバンドギャップ半導体装置をスイッチングデバイスとした場合、オン電圧が高くなり、ΔVgeによる電流分流比の変動が抑制され、電流検出精度の向上が期待できる。 In addition, when the switching device is a silicon semiconductor device, since the on-voltage is low, the current shunt ratio is likely to fluctuate due to the voltage difference (ΔVge) applied to the gate of the main element and the current sensing element, but the wide band gap semiconductor device is switched. In the case of a device, the on-voltage is increased, the fluctuation of the current shunt ratio due to ΔVge is suppressed, and improvement in current detection accuracy can be expected.
もちろん、IGBT1およびフリーホイールダイオード2の両方をワイドバンドギャップ半導体装置で構成しても良いことは言うまでもない。
Of course, it goes without saying that both the IGBT 1 and the
<RC−IGBTの使用>
実施の形態1および2において説明したパワーモジュール100および200においては、IGBT1にフリーホイールダイオード2が逆並列に接続された構成を示したが、IGBT1およびフリーホイールダイオード2に代えて、IGBTと、それに逆並列に接続されたダイオードとを一体で有するRC−IGBT(逆導通IGBT:Reverse Conducting Insulated Gate Bipolar Transistor)を使用しても良い。
<Use of RC-IGBT>
In the
ここで、図13を用いてRC−IGBTの構成を説明する。図13は、IGBTとダイオードとを組み込んだ半導体チップ31の断面図を示しており、半導体チップ31は、n−基板32を用いて形成されている。n−基板32の上には、n型不純物を含むn型不純物層33が設けられ、その上に、p型不純物を含むpベース層34が選択的に設けられている。
Here, the configuration of the RC-IGBT will be described with reference to FIG. Figure 13 shows a cross-sectional view of a
pベース層34の上には、高濃度のn型不純物を含むエミッタ領域35が選択的に形成されている。エミッタ領域35からpベース層34、n型不純物層33を貫通し、n−基板32に達する溝36が形成されている。溝36の内壁にはゲート絶縁膜37が形成され、さらにその内側には、ポリシリコンのゲート電極38が形成されている。
On the
エミッタ領域35の上には、層間絶縁膜39が設けられている。エミッタ領域35の一部とpベース層34に接するように、エミッタ電極40が設けられている。n−基板32の裏面には、n+カソード層41とp+コレクタ層42が設けられ、これらの層の裏面に、コレクタ電極43が設けられている。この構造では、n+カソード層41が存在する領域ではダイオードが構成され、p+コレクタ層42が存在する領域ではIGBTが構成されている。このようにしてIGBTと、このIGBTに逆並列に接続されたダイオードが同一チップ内に形成され、RC−IGBTが構成される。
An interlayer insulating
図13に示した半導体チップ31のダイオードは、pベース層34とn型不純物層33との間の電圧が、pn接合のビルトインポテンシャルを超えたときにオンする。IGBTのゲートがオンすると、n型不純物層33とエミッタ領域35との間が導通して同電位となる。しかし、エミッタ領域35は、pベース層34と共通のコンタクトをとっているため、ゲートをオンすることで、pベース層34とn型不純物層33とにより形成されるpn接合に電圧がかかりにくくなる。このため、pn接合でのホール注入が起こりにくくなり、順方向降下電圧(Vf)が上昇する。
The diode of the
このようにIGBTとダイオードとを同一チップ内に形成したRC−IGBTを用いることで、個別のIGBTとダイオードとを用いる場合に比べて部品点数がさらに少なくなり、パワーモジュールの組み立て性が向上する。 As described above, by using the RC-IGBT in which the IGBT and the diode are formed in the same chip, the number of parts is further reduced as compared with the case where the individual IGBT and the diode are used, and the assemblability of the power module is improved.
なお、RC−IGBTは、シリコン半導体装置として構成しても良いが、炭化シリコン半導体装置や窒化ガリウム半導体装置として構成しても良い。 Note that the RC-IGBT may be configured as a silicon semiconductor device, but may be configured as a silicon carbide semiconductor device or a gallium nitride semiconductor device.
C1 ドライブ回路、C2 過電流判定回路、C3,C4 電流検出回路、SR 電流検出抵抗、10,20 駆動制御回路。 C1 drive circuit, C2 overcurrent determination circuit, C3, C4 current detection circuit, SR current detection resistor, 10,20 drive control circuit.
Claims (2)
前記電流センス素子の前記出力端子に第1の主電極が接続された第1のトランジスタと、前記第1のトランジスタの第2の主電極に一方端が接続され、他方端が共通接続部に接続された電流検出抵抗とを有し、前記第1のトランジスタの制御電極が前記メイン素子の出力端の電位に接続された電流検出回路と、
前記電流検出抵抗によって発生する前記共通接続部を基準とした電位差を電流検出電圧として検出し、所定の閾値電圧との比較を行い、両者の大小関係によって前記電力用スイッチング半導体装置に過電流が流れているか否かを判定する過電流判定回路と、
前記電力用スイッチング半導体装置の制御電極に与えられる制御信号を生成するドライブ回路と、を備え、
前記第1のトランジスタは、バイポーラトランジスタまたはMOSFETであり、
前記第1の主電極は、前記第1のトランジスタが前記バイポーラトランジスタである場合はエミッタ電極であり、前記第1のトランジスタがMOSFETである場合はソース電極であり、
前記第2の主電極は、前記第1のトランジスタが前記バイポーラトランジスタである場合はコレクタ電極であり、前記第1のトランジスタがMOSFETである場合はドレイン電極である、パワーモジュール。 A power switching semiconductor device including a main element through which a main current flows and a current sense element configured to allow a part of the main current to flow; and a sense current is output from an output terminal of the current sense element;
A first transistor having a first main electrode connected to the output terminal of the current sense element; a first end connected to the second main electrode of the first transistor; and the other end connected to a common connection. A current detection circuit, wherein the control electrode of the first transistor is connected to the potential of the output terminal of the main element ;
A potential difference based on the common connection portion generated by the current detection resistor is detected as a current detection voltage, compared with a predetermined threshold voltage, and an overcurrent flows in the power switching semiconductor device due to the magnitude relationship between the two. An overcurrent determination circuit for determining whether or not
A drive circuit for generating a control signal applied to a control electrode of the power switching semiconductor device,
The first transistor is a bipolar transistor or MOSFET;
The first main electrode is an emitter electrode when the first transistor is the bipolar transistor, and a source electrode when the first transistor is a MOSFET.
The power module, wherein the second main electrode is a collector electrode when the first transistor is the bipolar transistor, and a drain electrode when the first transistor is a MOSFET.
前記電流センス素子からの前記センス電流を受けるカレントミラー回路のミラー電流が流れるトランジスタに相当し、
前記カレントミラー回路は、
前記電流センス素子の前記出力端子に第1の主電極が接続され、第2の主電極が前記メイン素子の出力端の電位に接続された第2のトランジスタを有し、
前記第1および第2のトランジスタの制御電極は、共通して前記メイン素子の出力端の電位に接続される、請求項1記載のパワーモジュール。 The first transistor includes:
It corresponds to a transistor through which a mirror current of a current mirror circuit that receives the sense current from the current sense element flows,
The current mirror circuit is:
A first transistor having a first main electrode connected to the output terminal of the current sensing element and a second main electrode connected to a potential of an output terminal of the main element ;
2. The power module according to claim 1, wherein the control electrodes of the first and second transistors are commonly connected to the potential of the output terminal of the main element .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088830A JP5726349B2 (en) | 2014-04-23 | 2014-04-23 | Power module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014088830A JP5726349B2 (en) | 2014-04-23 | 2014-04-23 | Power module |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011047250A Division JP5627512B2 (en) | 2011-03-04 | 2011-03-04 | Power module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014158281A JP2014158281A (en) | 2014-08-28 |
JP5726349B2 true JP5726349B2 (en) | 2015-05-27 |
Family
ID=51578865
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014088830A Active JP5726349B2 (en) | 2014-04-23 | 2014-04-23 | Power module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5726349B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7571443B2 (en) | 2020-10-01 | 2024-10-23 | 株式会社オートネットワーク技術研究所 | Detection circuit and power supply control device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09145749A (en) * | 1995-11-29 | 1997-06-06 | Toyota Motor Corp | Current detection circuit |
JP3225887B2 (en) * | 1997-05-16 | 2001-11-05 | 日本電気株式会社 | Semiconductor integrated circuit device |
JP2005341663A (en) * | 2004-05-25 | 2005-12-08 | Yazaki Corp | Overcurrent detector |
JP5044448B2 (en) * | 2008-03-03 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | Power switch circuit |
-
2014
- 2014-04-23 JP JP2014088830A patent/JP5726349B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014158281A (en) | 2014-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5627512B2 (en) | Power module | |
US5635823A (en) | Current detector circuit | |
US10192795B2 (en) | Semiconductor device | |
JP6238860B2 (en) | Power switching device drive circuit | |
TWI778230B (en) | voltage regulator | |
JP2011003767A (en) | Semiconductor apparatus, and temperature detection circuit | |
US9490793B2 (en) | Insulated-gate type device driving circuit | |
US10396775B2 (en) | Semiconductor device for high-voltage circuit | |
JP2000012853A (en) | Semiconductor device | |
JP2019046945A (en) | Semiconductor device | |
US7974056B2 (en) | Semiconductor device | |
US10115652B2 (en) | Semiconductor device and semiconductor apparatus | |
US9812437B2 (en) | Semiconductor integrated circuit device, and electronic appliance using the same | |
JP5360304B2 (en) | Semiconductor device | |
JP6989462B2 (en) | Current detection circuit | |
US20090152443A1 (en) | Photo relay | |
JP5726349B2 (en) | Power module | |
JP6588229B2 (en) | Overheat protection circuit, semiconductor integrated circuit device using the same, and vehicle | |
US9520388B2 (en) | Method of forming a semiconductor device and structure therefor | |
US11658652B2 (en) | Semiconductor device | |
JP2010109165A (en) | Esd protection circuit and semiconductor integrated circuit including the same | |
JPH10333756A (en) | Electronic device, electronic switch device provided with the same and its manufacture | |
JP2023046512A (en) | Semiconductor device | |
JP2003338555A (en) | Electronic switch device and its manufacturing method | |
JP2016086264A (en) | Overcurrent detection circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5726349 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |