JP5719000B2

JP5719000B2 - 集積回路装置

Info

Publication number: JP5719000B2
Application number: JP2013191536A
Authority: JP
Inventors: 忠広黒田
Original assignee: Keio University
Current assignee: Keio University
Priority date: 2013-09-17
Filing date: 2013-09-17
Publication date: 2015-05-13
Anticipated expiration: 2029-02-25
Also published as: JP2014042034A

Description

本発明は集積回路装置に関するものであり、特に、ＩＣベアチップやプリント基板等の基板間の通信を磁気的に行うためのインダクタ素子と周辺との配線との容量結合に起因するノイズを低減するための構成に特徴のある集積回路装置に関するものである。

近年、携帯用電子機器等の小型化に伴って半導体集積回路装置等の高密度実装が求められており、それに応えるために複数の半導体チップを三次元的に積層する三次元実装が試みられている。

このような三次元実装半導体集積回路装置においては、各半導体チップ間で信号のやり取りを行うために、一般的には各半導体チップ間をマイクロバンプで接続することになる。しかし、３つ以上の半導体チップを積層させる場合には、中間に設ける半導体チップにチップを貫通するスルービアを形成する必要がある。このような半導体チップを貫通するスルービアを形成するためには、複雑な製造工程を必要とするとともに、高い加工精度が要求される。

また、他の方法としては、半導体チップ間を容量性結合により電気的に接続することも提案されている。この場合も、半導体チップが２つの場合には問題はないものの、３つ以上になると信号の伝送効率が急激に低下する。それを補うためには出力を大きくする必要があるので、消費電力が増大するという問題がある。

さらに、他の方法として、半導体チップにアンテナを搭載することによってチップ間通信を行うことも提案されている。しかし、この場合も半導体チップが３つ以上になると伝送効率が低下するという問題がある。

そこで、本発明者らは、ＬＳＩ（集積回路装置）チップのチップ上の配線により形成されるコイルを介して積層実装されたチップ間で誘導結合による磁界による通信を行うことを提案している（例えば、特許文献１乃至特許文献７、及び、非特許文献１乃至非特許文献８参照）。

例えば、本発明者は、中層と上層とに投影的にほぼ重なる２対ずつの矩形スパイラル状コイルパターンを金属配線を利用して形成し、ビアによって上下の矩形スパイラル状コイルパターンを交互に接続して一つのコイルを構成することを提案している（例えば、非特許文献２参照）。

また、本発明者等はこの様なコイルを利用した磁界通信において、送信側コイルから信号が１：１に対向する受信側コイルだけではなく、この受信側コイルに隣接配置された受信側コイルにも入力されるクロストークに関しても検討を行っている。この検討によれば、隣接するコイルの間隔を所定の間隔に設定することにより、磁束密度Ｂを受信コイル内で積分した値が０になること、即ち、クロストークを防止することができることを見いだしている（例えば、特許文献４参照）。

さらに、本発明者等は、このような一対の対向するコイル間に周辺配線を配置した場合に、信号の伝送効率に与える周辺配線の影響も検討している（例えば、非特許文献８参照）。この検討結果によれば、通常のバスラインのように一方向に延在する周辺配線は伝送効率に殆ど影響を与えないことを確認している。

特開２００５−２２８９８１号公報特開２００５−３４８２６４号公報特開２００６−０５０３５４号公報特開２００６−０６６４５４号公報特開２００６−１０５６３０号公報特開２００６−１７３９８６号公報特開２００６−１７３４１５号公報

Ｄ．Ｍｉｚｏｇｕｃｈｉｅｔａｌ，"Ａ１．２Ｇｂ／ｓ／ｐｉｎＷｉｒｅｌｅｓｓＳｕｐｅｒｃｏｎｎｅｃｔｂａｓｅｄｏｎＩｎｄｕｃｔｉｖｅＩｎｔｅｒ−ｃｈｉｐＳｉｇｎａｌｉｎｇ（ＩＩＳ）"，ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０４），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１４２−１４３，５１７，Ｆｅｂ．２００４Ｎ．Ｍｉｕｒａｅｔａｌ，"ＡｎａｌｙｓｉｓａｎｄＤｅｓｉｇｎｏｆＴｒａｎｓｃｅｉｖｅｒＣｉｒｃｕｉｔａｎｄＩｎｄｕｃｔｏｒＬａｙｏｕｔｆｏｒＩｎｄｕｃｔｉｖｅＩｎｔｅｒ−ｃｈｉｐＷｉｒｅｌｅｓｓＳｕｐｅｒｃｏｎｎｅｃｔ"，ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＣｉｒｃｕｉｔｓ，Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２４６−２４９，Ｊｕｎ．２００４Ｎ．Ｍｉｕｒａｅｔａｌ，"ＣｒｏｓｓＴａｌｋＣｏｕｎｔｅｒｍｅａｓｕｒｅｓｉｎＩｎｄｕｃｔｉｖｅＩｎｔｅｒ−ＣｈｉｐＷｉｒｅｌｅｓｓＳｕｐｅｒｃｏｎｎｅｃｔ"，ｉｎＰｒｏｃ．ＩＥＥＥＣｕｓｔｏｍＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ（ＣＩＣＣ’０４），ｐｐ．９９−１０２，Ｏｃｔ．２００４Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｍ．Ｉｎｏｕｅ，Ｈ．Ｔｓｕｊｉ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄＴ．Ｋｕｒｏｄａ，"Ａ１９５Ｇｂ／ｓ１．２Ｗ３Ｄ−ＳｔａｃｋｅｄＩｎｄｕｃｔｉｖｅＩｎｔｅｒ−ＣｈｉｐＷｉｒｅｌｅｓｓＳｕｐｅｒｃｏｎｎｅｃｔｗｉｔｈＴｒａｎｓｍｉｔＰｏｗｅｒＣｏｎｔｒｏｌＳｃｈｅｍｅ"，ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０５），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４−２６５，Ｆｅｂ．２００５Ｎ．Ｍｉｕｒａ，Ｄ．Ｍｉｚｏｇｕｃｈｉ，Ｍ．Ｉｎｏｕｅ，Ｋ．Ｎｉｉｔｓｕ，Ｙ．Ｎａｋａｇａｗａ，Ｍ．Ｔａｇｏ，Ｍ．Ｆｕｋａｉｓｈｉ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄＴ．Ｋｕｒｏｄａ，"Ａ１Ｔｂ／ｓ３ＷＩｎｄｕｃｔｉｖｅ−ＣｏｕｐｌｉｎｇＴｒａｎｓｃｅｉｖｅｒｆｏｒＩｎｔｅｒ−ＣｈｉｐＣｌｏｃｋａｎｄＤａｔａＬｉｎｋ"，ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０６），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．４２４−４２５，Ｆｅｂ．２００６Ｎ．Ｍｉｕｒａ，Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄＴ．Ｋｕｒｏｄａ，"Ａ０．１４ｐＪ／ｂＩｎｄｕｃｔｉｖｅ−ＣｏｕｐｌｉｎｇＩｎｔｅｒ−ＣｈｉｐＤａｔａＴｒａｎｓｃｅｉｖｅｒｗｉｔｈＤｉｇｉｔａｌｌｙ−ＣｏｎｔｒｏｌｌｅｄＰｒｅｃｉｓｅＰｕｌｓｅＳｈａｐｉｎｇ"，ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ’０７），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２６４−２６５，Ｆｅｂ．２００７Ｎ．Ｍｉｕｒａ，Ｙ．Ｋｏｈａｍａ，Ｙ．Ｓｕｇｉｍｏｒｉ，Ｈ．Ｉｓｈｉｋｕｒｏ，Ｔ．Ｓａｋｕｒａｉ，ａｎｄＴ．Ｋｕｒｏｄａ，"Ａｎ１１Ｇｂ／ｓＩｎｄｕｃｔｉｖｅ−ＣｏｕｐｌｉｎｇＬｉｎｋｗｉｔｈＢｕｒｓｔＴｒａｎｓｍｉｓｓｉｏｎ"，ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ（ＩＳＳＣＣ０８），Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．２９８−２９９，Ｆｅｂ．２００８Ｋ．Ｎｉｉｔｕ，Ｙ．Ｓｕｇｉｍｏｒｉ，Ｙ．Ｋｏｈａｍａ，Ｋ．Ｏｓａｄａ，Ｎ．Ｉｒｅｉ，Ｈ．Ｉｓｈｉｋｕｒｏ，ａｎｄＴ．Ｋｕｒｏｄａ，"ＩｎｔｅｒｆｅｒｅｎｃｅｆｒｏｍＰｏｗｅｒ／ＳｉｇｎａｌＬｉｎｅｓａｎｄｔｏＳｒａｍＣｉｒｃｕｉｒｓｉｎ６５ｎｍＣＭＯＳＩｎｄｕｃｔｉｖｅ−ＣｏｕｐｌｉｎｇＬｉｎｋ"，ＩＥＥＥＡｓｉａｎＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ，Ｄｉｇ．Ｔｅｃｈ．Ｐａｐｅｒｓ，ｐｐ．１３１−１３４，Ｎｏｖ．２００７

しかし、こうした従来の構成のコイルでは、同一平面で巻回するスパイラルパターンを形成しているので、同じ層の他の金属配線がコイルを横断できない。したがって、コイルの中央に配線が使われていない領域（開口部）が存在しても、この領域を活用できず、配線はコイルの回りを迂回しなければならないという問題がある。

そこで、本発明者は、互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも２つの層準のそれぞれに各主配線方向に沿うコイル要素を設け、各コイル要素を異なった層準に設けたコイル要素に接続することにより１つのコイルを構成することを提案している（必要ならば、特開２０１０−１９９２８０号公報参照）。

図１５は、本発明者の提案に係るインダクタ素子の構成説明図であり、図１５（ａ）は概念的斜視図であり、図１５（ｂ）は、概念的投影平面図である。図に示すように、第１層金属配線で直線状の第１コイル要素１０を形成し、第２層金属配線で第１コイル要素１０と直交する方向に延在する第２コイル要素３０を形成し、第１コイル要素１０と第２コイル要素３０を交互に巻回するように接続ビア２０で接続して時計回りで巻回する一つのコイルを構成する。

この場合のコイル要素の配線方向は、各層における主配線、例えば、バスラインの配線方向に沿った方向に形成する。ここでは、コイル要素１０，３０を例えば１μｍルールのラインアンドスペースパターンにより構成し、最外周のコイル要素１０，３０の長さは、例えば、１００μｍとする。なお、図１５（ｂ）において、第２コイル要素３０を実線で表し、第１コイル要素１０を点線で表している。

Ａ点からコイルの配線を辿ると、Ａ点から線を引き出して第２コイル要素３０_１とし、この第２コイル要素３０_１の他端を接続ビア２０_１で第１コイル要素１０_１と接続し、この第１コイル要素１０_１の他端を接続ビア２０_２で第２コイル要素３０_２と接続する。
次いで、この第２コイル要素３０_２の他端を接続ビア２０_３で第１コイル要素１０_２と接続し、この第１コイル要素１０_２の他端を接続ビア２０_４で第２コイル要素３０_３と接続する。
次いで、この第２コイル要素３０_３の他端を接続ビア２０_５で第１コイル要素１０_３と接続し、この第１コイル要素１０_３の他端を接続ビア２０_６で第２コイル要素３０_４と接続する。
次いで、この第２コイル要素３０_４の他端を接続ビア２０_７で第１コイル要素１０_４と接続し、この第１コイル要素１０_４の他端を接続ビア２０_８で第２コイル要素３０_５と接続する。
次いで、この第２コイル要素３０_５の他端を接続ビア２０_９で第１コイル要素１０_５と接続し、この第１コイル要素１０_５の他端を接続ビア２０_１０で第２コイル要素３０_６と接続する。
次いで、この第２コイル要素３０_６の他端を接続ビア２０_１１で第１コイル要素１０_６と接続し、最後にこの第１コイル要素１０_６の他端を接続ビア２０_１２でＢ点に引出している。

図１６は、周辺配線を加えたインダクタ素子の概念的投影平面図であり、ここでは、インダクタ素子を構成するコイル要素と周辺配線の区別を容易にするために、周辺配線を細線で図示している。なお、ここでも、第２層金属配線で構成される周辺配線３５を実線で表し、第１層金属配線で構成される周辺配線１５を点線で示している。図に示すように、周辺配線１５，３５はそれぞれコイルの中央の開口部を通過するように形成されており、コイルの開口部の配線資源を利用しながらコイルを横断するように配線を配置している。

このような構成を採用することによって、配線資源の利用効率を高めることができる。
また、このコイルを用いて、積層実装されるＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）ベアチップなどのチップ間の通信を好適に行うことが可能になる。

しかし、上述の第１コイル要素（１０_１〜１０_６）或いは第２コイル要素（３０_１〜３０_６）の上層または下層に平行に周辺配線が配置されると、コイル要素と周辺配線の間に容量結合を生じるという問題が新たに発生する。なお、誘導結合も同様に生じるが、以下では容量結合の場合で説明する。

また、第１コイル要素あるいは第２コイル要素と同層で隣接して平行に周辺配線が配置されると、上記コイル要素と周辺配線の間に容量結合を生じ、同様にしてノイズ干渉を起こす。

さらに、コイル要素と直交する周辺配線の交差箇所においても、コイル要素と周辺配線の間に容量結合を生じ、同様のノイズ干渉を起こす。例えば、第４層金属配線であるＭ_４配線を用いた第１コイル要素１０に対しては第３層金属配線であるＭ_３配線と第５層金属配線であるＭ_５配線の直交する周辺配線が、容量結合によるノイズ干渉を起こす。また、Ｍ_５配線を用いた第２コイル要素３０に対してはＭ_４配線とＭ_６配線の直交する周辺配線が、容量結合によるノイズ干渉を与える。

その結果、コイルをアンテナとして用いた誘導結合通信などの無線通信において、周辺配線の信号が容量結合を介して受信コイルに重畳され通信品質を劣化する。或いは、送信コイルの信号が容量結合を介して周辺配線に重畳され、周辺回路に干渉する可能性がある。周辺回路がアナログ回路やメモリ回路などのノイズ耐性の低い回路の場合にはこのノイズ干渉が問題を生じ得る。

近接場を用いた誘導結合通信の場合には、コイルの寸法は通信距離に応じて決まる。例えば、コイルの半径は通信距離と大体等しく設計することが多い。したがって、通信距離が長くなると、コイルの寸法も大きくなる。コイルの寸法が大きくなる程、上記の上下左右に平行に配置された周辺配線や上下を交差する周辺配線とコイル要素の対向面積が大きくなり、容量結合も強くなる。

コイル自体が有する接地容量とコイルが接続される受信回路が有する入力容量の総和に比べて、上記容量結合が無視できない程度に大きくなると、ノイズが受信信号に比べて無視できない大きさになり、データ通信におけるビット誤り率が増大する。

例えば、配線幅１．５μｍの縦方向に走るＭ_４配線と横方向に走るＭ_５配線を用いて配線間隔１．５μｍで３巻きした一辺が２６０μｍの四角形のコイルを考える。このコイルの直下に配線幅０．２５μｍで配線長１ｍｍのＭ_２による周辺配線或いはＭ_４配線の直上のＭ_６配線による周辺配線を配置し、電圧振幅が１．８Ｖで立上り／立下り時間が１５０ｐｓの信号を周辺配線に通した場合をシミュレーションして調べると、後述するようにコイルの両端子間に発生する差動ノイズは１００ｍＶ以上になる。

あるいは、図１７（ａ）に示すように、前述と同じ寸法のコイルおよびそれと交差する周辺配線に対して、前述と同じ信号を用いてシミュレーションを行ったところ、コイルの各辺に生じる周辺配線一本あたりの平均差動ノイズは、図１７（ａ）に示すように、１５μＶ（図の上辺で交差した場合）〜１００μＶ（図の下辺で交差した場合）になる。

即ち、上辺と交差する周辺配線１本から受けるノイズによって生じる端子Ａ、Ｂにおける差動ノイズのピーク値は、コイルが１巻き（Ｎ＝１）の場合平均すると１５μＶである。同様に下辺、左辺、及び、右辺と交差する周辺配線１本から受けるノイズによって生じる端子Ａ、Ｂにおける差動ノイズのピーク値は、それぞれ、１００μＶ、５０μＶ、５０μＶである。四辺に均等に周辺配線が交差した場合の４本の周辺配線から受ける差動ノイズのピーク値は、その総和の２１５μＶになる。

もし、下辺の両端子より左側で２００本の周辺配線が交差し、右側でも２００本の周辺配線が交差し、例えば、前者の２００本の周辺配線にハイからローの信号が同時に通り、且つ後者の２００本の周辺配線にローからハイの信号が同時に通ると、４０ｍＶの差動ノイズがコイルの両端に発生する。周辺配線の幅が０．２５μｍで間隔が０．２５μｍの場合、コイル要素に１００μｍの長さがあれば周辺配線２００本と交差できる。

容量結合でコイルに発生するノイズには、同相ノイズ（端子Ａで観察したノイズＶ_Ａと端子Ｂで観察したノイズＶ_Ｂ）と差動ノイズ（Ｖ_Ａ−Ｖ_Ｂ）がある。コイル要素に容量結合を介して重畳したノイズは、コイルの両端子ＡとＢに伝播する。容量結合をした箇所からコイルの両端子Ａ、Ｂまでの距離が異なると、異なる遅延時間で伝播し異なる波形減衰を受ける。その結果、Ｖ_ＡとＶ_Ｂは異なる波形となり差動ノイズが生じる。

図１７で差動ノイズの発生理由を具体的に説明する。図１７に示すようにコイルの１周は１０４０μｍである。コイルの寄生容量は０．１ｐＦであり、寄生抵抗は１００Ωである。コイル配線の中央Ｃ点でインピーダンス１ｋΩのバイアス回路に接続されている。ここで、下辺の左半分の中央で周辺配線と交差した場合を考える。

この場所で一本の周辺配線から容量結合により５００μＶ／１００ｐｓ（＝５μＶ／ｐｓ）のノイズＶ０が重畳する。端子Ａまでの距離は６５μｍで、端子Ｂまでの距離は９７５μｍである。容量結合で重畳したノイズＶ_０は、ほぼ時刻０ｐｓにおよそ４．９５μＶ／ｐｓのノイズ波形として端子Ａに到達する。遅れておよそ時刻８．８ｐｓにおよそ４．２５μＶ／ｐｓのノイズ波形として端子Ｂに到達する。

その結果、コイルの両端子には、図１７（ｂ）に示すような差動ノイズが発生する。即ち、時刻８．８ｐｓに
４．９５〔μＶ／ｐｓ〕×８．８〔ｐｓ〕＝４４〔μＶ〕
のノイズが発生する。その後、時刻８．８ｐｓから時刻１００ｐｓまでの間に
（４．９５〔μＶ／ｐｓ〕−４．２５〔μＶ／ｐｓ〕）×（１００ｐｓ−８．８ｐｓ）
＝６４〔μＶ〕
のノイズが重畳されて、時刻１００ｐｓでは１０８μＶになる。その後、ノイズは減少するので、結局ピーク電圧は周辺配線１本当たりおよそ１００μＶになる。

このように、差動ノイズ（Ｖ_Ａ−Ｖ_Ｂ）の波形は、ノイズの伝播遅延の差〔ｐｓ〕と、ノイズ波形の減衰によるノイズ波形の傾きの差〔μＶ／ｐｓ〕の掛け算で決まり、この２つの差はノイズが重畳した場所からコイルの両端子までの距離の違いによって生ずる。

また、図１８（ａ）に示すように、コイルの巻き数を２巻き（Ｎ＝２）にした場合には、上辺、下辺、左辺、及び、右辺と交差する周辺配線１本から受けるノイズによって生じる端子Ａ、Ｂにおける差動ノイズのピーク値は、それぞれ、３０μＶ、１８０μＶ、９０μＶ、９０μＶである。四辺に均等に周辺配線が交差した場合の４本の周辺配線から受ける差動ノイズのピーク値は、その総和の３９０μＶになる。

また、図１８（ｂ）に示すように、コイルの巻き数を３巻き（Ｎ＝３）にした場合には、上辺、下辺、左辺、及び、右辺と交差する周辺配線１本から受けるノイズによって生じる端子Ａ、Ｂにおける差動ノイズのピーク値は、それぞれ、５０μＶ、２５０μＶ、１１０μＶ、１１０μＶである。四辺に均等に周辺配線が交差した場合の４本の周辺配線から受ける差動ノイズのピーク値は、その総和の５２０μＶになる。

コイルの両端は、受信器の差動比較器に接続されて、両端の電圧の差が読み出されるので、同相ノイズは除去され、差動ノイズが問題になる。通信で信号を受信したときにコイルの両端子に発生する差動信号は２００ｍＶ程度である。信号は受信し、ノイズには誤動作しないように、感度とヒステリシス特性が設定される。コイルに４０ｍＶ程度の差動ノイズが発生すると誤動作の確率が高くなる。

したがって、本発明は、周辺配線がコイル要素と交差してコイルの開口部を通ることができるようにして配線資源の利用効率を高めると共に、周辺配線からの容量・誘導結合によるノイズ干渉を軽減することを目的とする。

ここで、本発明における課題を解決する手段を説明する。
（１）本発明は、上記の課題を解決するために、集積回路装置において、互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも２つの層準のそれぞれに各主配線方向に沿う金属配線からなるコイル要素を設け、前記各コイル要素を異なった層準に設けたコイル要素に接続することにより各コイル要素の積層方向から見て巻回する１つのコイルを構成し、前記コイルの両方の端子からコイル要素を延長した延長コイル要素を設けたインダクタ素子と、前記インダクタ素子の内部の開口部を通過し、前記延長コイル要素の一部と前記コイル要素の積層方向から見て投影的に重なっている配線とを有することを特徴とする。

このように、コイルの両方の端子Ａ，Ｂに延長コイル要素を設けることによって、延長コイル要素１，２に重畳したノイズでコイル要素１，２に重畳したノイズの主要部を相殺することができる。それによって、インダクタ素子に発生するノイズが少なくなるため、確度の高い誘導結合通信が可能になる。このようなインダクタ素子を半導体チップに設けることによって、インダクタ素子の内部の開口部を通過する配線を設けても、インダクタ素子に配線に起因するノイズが発生することがなくなる。

（２）また、本発明は、上記（１）において、前記コイルの中央の電位を固定する。このように、コイルの中央の電位を固定することによって、コイル要素１，２に重畳したノイズがコイルの中央部で吸収される。一方で、誘導結合通信の信号には影響を与えないので、誘導結合通信における信号対ノイズ比がさらに改善される。

（３）また、本発明は、集積回路装置において、互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも２つの層準のそれぞれに各主配線方向に沿う金属配線からなるコイル要素を設け、前記各コイル要素を異なった層準に設けたコイル要素に接続することにより各コイル要素の積層方向からみて巻回するように構成したコイルを相似形にして複数個形成し、前記コイルの開口部の中心の回りに点対称に配置し、前記複数個のコイルを前記開口部の中心からみて同一回転方向になるように前記複数個のコイルを前記開口部の中心近傍において互いに直列接続し、前記直列接続したコイルの両方の端子からコイル要素を延長した延長コイル要素を設けたインダクタ素子と、前記インダクタ素子の内部の開口部を通過し、少なくとも前記コイル要素の一部と前記コイル要素の積層方向から見て投影的に重なっている配線とを有することを特徴とする。

このように、相似形のコイルを複数個点対称に配置して結合しているので、周辺配線に起因するノイズの重畳点からコイルの両端子までの距離を等しくすることができ、それによって、差動ノイズをさらに大幅に低減することができる。このようなインダクタ素子を半導体チップに設けることによって、インダクタ素子の内部の開口部を通過する配線を設けても、インダクタ素子に配線に起因するノイズが発生することがなくなる。

開示の集積回路装置によれば、大きな寸法のコイルに対しても周辺配線を通過させることが可能になり、その結果、長距離における誘導結合通信の通信品質を維持しつつ、集積回路の集積密度を高めることができる。このインダクタ素子は、誘導結合通信などの無線通信用アンテナとして用いることができるほかに、発振回路や増幅回路などのさまざまな回路で用いられるインダクタンスとしても利用できる。

本発明の実施例１の集積回路装置に用いるインダクタ素子の概念的投影平面図である。本発明の実施例１における差動ノイズ発生のメカニズムの説明図である。比較例の説明図である。本発明の実施例２の集積回路装置に用いるインダクタ素子の構成説明図である。参考例１のインダクタ素子の構成説明図である。本発明の実施例３の集積回路装置に用いるインダクタ素子の概念的投影平面図である。本発明の実施例３の効果のシミュレーション結果の説明図である。本発明の実施例４の集積回路装置に用いるインダクタ素子の構成説明図である。参考例２のインダクタ素子の構成説明図である。参考例２におけるノイズ相殺原理の説明図である。参考例２におけるノイズ除去効果の具体的説明図である。本発明の実施例５の集積回路装置に用いるインダクタ素子の概念的投影平面図である。参考例３のインダクタ素子の構成説明図である。本発明の実施例６の集積回路装置に用いるインダクタ素子の概念的投影平面図である。本発明者の提案に係るインダクタ素子の構成説明図である。周辺配線を加えたインダクタ素子の概念的投影平面図である。差動ノイズ発生のメカニズムの説明図である。２巻きコイル及び３巻きコイルにおける差動ノイズのピーク値の説明図である。

ここで、本発明の実施の形態を説明する。本発明は、互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも２つの層準のそれぞれに各主配線方向に沿うコイル要素を設け、前記各コイル要素を異なった層準に設けたコイル要素に接続することにより構成した集積回路装置に用いるコイルに対して、ノイズ対策を施したものである。

具体的には
ａ．両端子から延長した延長コイル要素の追加、コイルの両端子からコイル要素を延長し、延長コイル要素に重畳したノイズでコイル要素に重畳したノイズの主要部を相殺する。
ｂ．さらに加えて、コイル中央の電位の固定：コイル要素に重畳したノイズがコイルの中央部で吸収される。一方で信号には影響を与えない。したがって、信号対ノイズ比が改善される。
ｃ．さらに加えて複数コイルの点対称回転連結：複数の相似形のコイルをコイル開口部中心の回りに点対称に配置し、中心から見て同一回転方向に全てのコイルを直列接続する。直列接続するための配線は中心近傍を通るようにすることで、ノイズの重畳点からコイルの両端子までの距離を等しくする。

このようなノイズ対策を施したインダクタ素子を半導体チップに設けることによって、インダクタ素子の中央の開口部を通過する配線を設けても、長距離における誘導結合通信の通信品質を維持した集積回路装置を実現することができる。

以上を前提として、図１を参照して本発明の実施例１の集積回路装置に用いるインダクタ素子を説明する。図１は本発明の実施例１の集積回路装置に用いるインダクタ素子の概念的投影平面図であり、ここでは説明を簡単にするために、Ｍ_４配線とＭ_５配線で１巻きにしたコイルの場合で説明する。なお、コイルを構成する第１コイル要素１０と第２コイル要素３０は接続ビア２０で接続されて１巻きのコイルとなる。

この実施例１においては、Ｍ_５配線による第２コイル要素３０_２，３０_３の両方の端部Ａ，ＢにＭ_４配線及びＭ_５配線からなる延長コイル要素８０_１，８０_２，９０_１，９０_２を設けたものである。なお、延長コイル要素８０_１と延長コイル要素９０_１とは接続ビア７０_４で接続され、延長コイル要素８０_２と延長コイル要素９０_２とは接続ビア７０_５で接続されている。なお、この延長コイル要素による両端に設けた延長コイルの各長さはコイルの一周の１／４程度である。

次に、図２を参照して実施例１における差動ノイズ発生のメカニズムを説明する。図２（ａ）に示すように、コイルの下辺の端子Ａの左側中央で一本の周辺配線から容量結合により５００μＶ／１００ｐｓ（＝５μＶ／ｐｓ）のノイズＶ_０が第２コイル要素３０_２と延長コイル要素９０_２の２箇所ｘ_１とｘ_２に重畳する場合を考える。ｘ_１から端子Ａまでの距離は６５μｍで、端子Ｂまでの距離は９７５μｍである。ｘ_２から端子Ａまでの距離は１１０５μｍで、端子Ｂまでの距離は６５μｍである。

容量結合でｘ_１とｘ_２に重畳したノイズＶ_０は、ほぼ時刻０ｐｓに４．９５μＶ／ｐｓのノイズ波形ａ，ｃとして端子Ａと端子Ｂに到達する。この両ノイズは完全に相殺する。また、ｘ_１に重畳したノイズは遅れて時刻８．８ｐｓに４．２５μＶ／ｐｓのノイズ波形ｂとして端子Ｂに到達する。一方、ｘ_２に重畳したノイズは時刻１１．３ｐｓに４．１５μＶ／ｐｓのノイズ波形ｄとして端子Ａに到達する。その結果、コイルの両端子には、周辺配線１本当たり図２（ｂ）に示すような差動ノイズ（Ｖ_Ａ−Ｖ_Ｂ）が発生する。

つまり、時刻１１．３ｐｓに、
４．２５μＶ／ｐｓ×（１１．３ｐｓ−８．８ｐｓ）＝１１μＶ
の差動ノイズが発生し、時刻１１．３ｐｓから時刻１００ｐｓまでの間に、
（４．２５ｕＶ／ｐｓ−４．１５ｕＶ／ｐｓ）×（１００ｐｓ−１１．３ｐｓ）＝９μＶの差動ノイズが重畳されて、時刻１００ｐｓでは２０μＶになる。その後、差動ノイズは減少するので、結局、差動ノイズのピーク電圧は周辺配線１本当たりおよそ２０μＶになる。

従来の１巻きのコイルに比べると、ノイズのピーク電圧は、周辺配線１本当たりおよそ１００μＶから２０μＶに減少する。その理由は、Ｂ端子から延長されたコイル要素によって、ｘ_１から端子Ａまでの距離とｘ_２から端子Ｂまでの距離が等しくなり、最初にＡ端子に到達するノイズ波形ａを、同じ時刻に同じ波形でＢ端子に到達するノイズ波形ｃで相殺したことである。副作用としてノイズ波形ｄを生じる。その結果、ｘ_１から端子Ｂまでの距離が９７５μｍであるのに対して、ｘ_２から端子Ａまでの距離は１１０５μｍと非対称になり、ノイズ波形ｂとノイズ波形ｄの時間及び振幅の違いで差動ノイズを生じる。

しかし、この差動ノイズは、従来の１巻きのコイルにおける端子Ａまでの距離が６５μｍで端子Ｂまでの距離が９７５μｍであることによって生ずる差動ノイズよりも小さい。
但し、この両端子の外に延長した延長コイル要素は、図１に示す程度の長さまでは有効であるが、それを超えると逆に差動ノイズは増大するので、図３を参照してその理由を説明する。

図３に示すように、コイル要素を両端子の外に１／２周程度延長したときに、上辺で周辺配線が交差する場合を考える。図３（ａ）に示すように、周辺配線から容量結合により５００μＶ／１００ｐｓ（＝５μＶ／ｐｓ）のノイズＶ_０が第２コイル要素３０_１と延長コイル要素９０_１の２箇所ｘ_１とｘ_２に重畳する場合を考える。図３（ｂ）に示すように、ｘ_１から端子Ａまでの距離は４５５μｍで、端子Ｂまでの距離は５８５μｍである。一方、ｘ_２から端子Ａまでの距離は１４９５μｍで、端子Ｂまでの距離は４５５μｍである。従って、ノイズ波形ｂとノイズ波形ｄの波形の違いを生じる距離の違いは、５８５μｍと１４９５μｍになり、図１の場合の９７８μｍと１１０５μｍよりも拡大している。その結果、ノイズは先の例よりも増大する。

コイルの両端間の長さをＤとし、端子Ａからの配線長がＬの位置で周辺配線と交差したとき、ｘ_１から端子Ａまでの距離はＬで、端子Ｂまでの距離はＤ−Ｌである。ｘ_２から端子Ａまでの距離はＤ＋Ｌで、端子Ｂまでの距離はＬである。コイルの時定数が、
０．１ｐＦ×１００Ω＝１０ｐｓ
で、重畳したノイズの傾きが５００μＶ／１００ｐｓ（＝５μＶ／ｐｓ）であり、距離がＤだけ離れると５００μＶ／１２０ｐｓ＝４．２μＶ／ｐｓであるとして、ノイズの伝播遅延時間と波形の傾きはいずれも距離の２乗に比例する関数として以下の式で近似する。
遅延＝１０〔ｐｓ〕×（Ｌ／Ｄ）^２＝１０ｋ^２〔ｐｓ〕
傾き＝５〔５μＶ／ｐｓ〕−０．８〔５μＶ／ｐｓ〕×（Ｌ／Ｄ）^２
＝５〔５μＶ／ｐｓ〕−０．８〔５μＶ／ｐｓ〕×ｋ^２
但し、ｋ＝Ｌ／Ｄとする。

図１に示した実施例１における差動ノイズのピーク値Ｖ_ｐ５は、
Ｖ_ｐ５＝（５−０．８ｋ^２）×１０｛（１＋ｋ）^２−（１−ｋ）^２｝
＋〔｛５−０．８（１−ｋ）^２｝−｛５−０．８（１＋ｋ）^２｝〕
×｛（１００−１０８（１−ｋ）^２｝〕
＝５２０ｋ−６４ｋ^２
となる。

一方、従来の１巻きのコイルにおける差動ノイズのピーク値Ｖ_ｐ０は、
Ｖ_ｐ０＝（５−０．８ｋ^２）×１０｛（１−ｋ）^２−ｋ^２｝
＋〔｛５−０．８ｋ^２｝−｛５−０．８（１−ｋ）^２｝〕
×｛（１００−１０８（１−ｋ）^２｝〕
＝１２２−２２８ｋ−４８ｋ^２＋３２ｋ^３
となる。

例えば、図１７や図１のようにＬ＝６５μｍの場合、ｋ＝１／１６となり、図１７の例ではピーク値はＶ_ｐ０＝１０８μＶとなり、図１の場合には、ピーク値はＶ_ｐ５＝３２μＶとなり、先の説明とほぼ一致する。また、コイルの中央で配線と交差すると、ｋ＝１／２となり、図１７の例では、ピーク値はＶ_ｐ０＝０μＶとなり、これも知見と一致する。

両式より、実施例１が従来例よりもノイズが小さくなる場合は、ｋ＜０．２５となる。即ち、コイル全長のおよそ１／４程度（或いはコイルの１／４周程度）延長するのが良いことが分かる。但し、この１／４という値は、前提とした配線パラメータの影響を受けるので、一応の目安である。

図２に示すように、コイルが１巻きの場合、図１７と比較すると、４辺に均等に周辺配線が交差した場合の４本の周辺配線から受ける差動ノイズのピーク値は、２１５μＶから１２５μＶにおよそ１／１．７２に小さくなっている。また、下辺において交差する周辺配線から生じる差動ノイズのピーク値は、１００μＶから３０μＶにおよそ１／３．３に小さくなっている。従って、上辺と下辺の両辺と交差する周辺配線に対して、１１５μＶ（＝１００μＶ＋１５μＶ）から４５μＶ（＝３０μＶ＋１５μＶ）に１／２．６に減少する。

次に、図４を参照して本発明の実施例２の集積回路装置に用いるインダクタ素子を説明する。図４（ａ）はコイルを２巻きした場合の概念的投影平面図であり、図４（ｂ）はコイルを３巻きした場合の概念的投影平面図である。まず、図４（ａ）に示すようにコイルを２巻した場合を説明する。コイルの１巻きの長さをＤとすると、端子Ａから端子Ｂまでは２Ｄの長さになる。端子Ａからの配線長がＬ（０＜Ｌ＜Ｄ）の位置で周辺配線と交差したとき、延長コイル要素も含めて３つの点ｘ_１，ｘ_２，ｘ_３で交差する。交差点から両端子Ａ，Ｂに向けて以下の６つのノイズ伝播が発生する。
Ｎ_１＝ｘ_１からＡ：距離Ｌ
Ｎ_２＝ｘ_１からＢ：距離２Ｄ−Ｌ
Ｎ_３＝ｘ_２からＡ：距離Ｄ＋Ｌ
Ｎ_４＝ｘ_２からＢ：距離Ｄ−Ｌ
Ｎ_５＝ｘ_３からＡ：距離２Ｄ＋Ｌ
Ｎ_６＝ｘ_３からＢ：距離Ｌ

この内、Ｎ_１とＮ_６とは相殺するので、Ｎ_２乃至Ｎ_５を考慮する。信号到達の順に記すと（但し、０＜ｋ＜０．５，ｋ＝Ｌ／Ｄ）
Ｎ_４：遅延Ｔ_４＝１０（１−ｋ）^２，傾きＫ_４＝５−０．８（１−ｋ）^２
Ｎ_３：遅延Ｔ_３＝１０（１＋ｋ）^２，傾きＫ_３＝５−０．８（１＋ｋ）^２
Ｎ_２：遅延Ｔ_２＝１０（２−ｋ）^２，傾きＫ_２＝５−０．８（２−ｋ）^２
Ｎ_５：遅延Ｔ_５＝１０（２＋ｋ）^２，傾きＫ_５＝５−０．８（２＋ｋ）^２

したがって、本発明の実施例２における差動ノイズのピーク値Ｖ_ｐ６は、
Ｖ_ｐ６＝−Ｋ_４（Ｔ_３−Ｔ_４）＋（Ｋ_３−Ｋ_４）（Ｔ_２−Ｔ_３）＋（−Ｋ_４＋Ｋ_３−Ｋ_２）
×（Ｔ_５−Ｔ_２）＋（−Ｋ_４＋Ｋ_３−Ｋ_２＋Ｋ_５）（１００−Ｔ_５）
＝−｛５０−８（１−ｋ）^２｝×｛（１＋ｋ）^２−（１−ｋ）^２｝
＋８｛（１−ｋ）^２−（１＋ｋ）^２｝×｛（２−ｋ）^２−（１＋ｋ）^２｝
＋｛−３２ｋ−５０＋８（２−ｋ）^２｝×｛（２＋ｋ）2 −（２−ｋ）^２｝
＋｛（−１８−６４ｋ＋８ｋ^２）＋（５０−８（２＋ｋ）^２）｝
×｛１０−（２＋ｋ）^２）｝
＝−８８８ｋ−３２０ｋ^２＋１２８ｋ^３
となる。

例えば、Ｌ＝６５μｍの場合、ｋ＝１／１６となり、実施例２における差動ノイズのピーク値は−５７μＶになる。シミュレーションをすると、差動ノイズのピーク値は４０μＶになる。同様にして、上辺、左辺及び右辺で周辺配線と交差した場合を想定すると各辺における差動ノイズのピーク値はそれぞれ、３０μＶ，７５μＶ，７５μＶになる。

一方、図２６（ａ）に示した従来例のコイルにおいては、２つの交差点から両端子Ａ，Ｂに向けて以下の４つのノイズ伝播が発生する。
ｎ_１＝ｘ_１からＡ：距離Ｌ
ｎ_２＝ｘ_１からＢ：距離２Ｄ−Ｌ
ｎ_３＝ｘ_２からＡ：距離Ｄ＋Ｌ
ｎ_４＝ｘ_２からＡ：距離Ｄ−Ｌ
これらのノイズの信号到達の順に記すと（但し、０＜ｋ＜０．５，ｋ＝Ｌ／Ｄ）
ｎ_１：遅延Ｔ_１＝１０ｋ^２，傾きＫ_１＝５−０．８ｋ^２
ｎ_４：遅延Ｔ_４＝１０（１−ｋ）^２，傾きＫ_４＝５−０．８（１−ｋ）^２
ｎ_３：遅延Ｔ_３＝１０（１＋ｋ）^２，傾きＫ_３＝５−０．８（１＋ｋ）^２
ｎ_２：遅延Ｔ_２＝１０（２−ｋ）^２，傾きＫ_２＝５−０．８（２−ｋ）^２

したがって、従来のコイルにおける差動ノイズのピーク値Ｖ_ｐ０は、
Ｖ_ｐ０＝Ｋ_１（Ｔ_４−Ｔ_１）＋（Ｋ_１−Ｋ_４）（Ｔ_３−Ｔ_４）＋（Ｋ_１−Ｋ_４＋Ｋ_３）
×（Ｔ_２−Ｔ_３）＋（Ｋ_１−Ｋ_４＋Ｋ_３−Ｋ_２）（１００−Ｔ_２）
＝｛５０−８ｋ^２｝×｛（１−ｋ）^２−ｋ^２｝
＋（８−１６ｋ^２）×｛（１＋ｋ）^２−（１−ｋ）^２｝
＋（５０−１６ｋ−２４ｋ^２）×｛（２−ｋ）^２−（１＋ｋ）^２｝
＋｛（５０−１６ｋ−２４ｋ^２）−（５０−８（２−ｋ）^２）｝
×｛１０−（２−ｋ）^２）｝
＝２９２−５４４ｋ−２５６ｋ^２＋８０ｋ^３＋１６ｋ^４
となる。

例えば、Ｌ＝６５μｍの場合、ｋ＝１／１６となり、従来例のコイルにおける差動ノイズのピーク値は２５７μＶになる。シミュレーションをすると、差動ノイズのピーク値は、図１８（ａ）に示したように、１８０μＶになる。

両式より、本発明の実施例２が従来型よりもノイズが小さくなる場合は、ｋ＜０．２となる。つまり、コイル１周のおよそ１／５程度延長するのが良いことが分かる。したがって、４辺に均等に周辺配線が交差した場合の４本の周辺配線から受ける差動ノイズのピーク値は、３９０μＶから２２０μＶにおよそ１／１．７７に小さくなっている。

次に、図４（ｂ）に示すようにコイルを３巻した場合を考察すると、２巻の場合と同様な計算により、コイル１周のおよそ１／６程度延長するのが良いことが分かる。この場合、図４（ｂ）と図１８（ｂ）との対比から分かるように、４辺に均等に周辺配線が交差した場合の４本の周辺配線から受ける差動ノイズのピーク値は、５２０μＶから３０５μＶにおよそ１／１．７１に小さくなっている。

次に、図６及び図７を参照して本発明の実施例３の集積回路装置に用いるインダクタ素子を説明するが、その前に図５を参照して本発明の実施例３の前提となる参考例１のインダクタ素子を説明する。図５（ａ）は参考例１のインダクタ素子の概念的投影平面図であり、コイル配線の中央、即ち、Ｍ_５配線による第２コイル要素３０_１の中点を電源に直接接続したものである。この場合の電源は、Ｖ_ＤＤでもＧＮＤでもその他の電源でも良い。或いは、低い出力インピーダンスを有するバイアス回路の出力でも良い。

図５（ｂ）は参考例１のインダクタ素子の変形例でありＭ_５配線による第２コイル要素３０_１の中点を、１ｐＦ程度の容量Ｃを介して電源に接続したものであり、高周波領域で低い出力インピーダンスを呈する。

誘導結合通信において正負の誘導起電力が発生する際にコイルの中央の電位は変化しないので、コイルの中央を電源に直接接続したり容量を介して電源に接続しても、コイルのインダクタンスの値やコイル対の相互インダクタンスの値は変化しない。従って誘導結合により受信した受信信号の差動振幅は変化しない。

一方、コイル中央が低いインピーダンスで電源に接続されているので、周辺配線からコイル要素に重畳したノイズの振幅は、従来のコイルの場合に比べて大幅に減少する。例えば、図５（ｂ）の場合には、従来型のコイルに比べてノイズ波形の振幅はおよそ１／５程度に低減する。

但し、ノイズがコイル配線の中央点を越えて他端に達することはなく、従ってノイズが相殺して差動ノイズを軽減する効果は無くなる。シミュレーションで調べると、差動ノイズは、従来型のコイルとほぼ同程度になることが判明した。このように、差動ノイズは減少しないが、同相ノイズは大幅に減少する。その結果、受信器の入力コモンモードが大きく変化しないので、受信器のゲインが変化しない利点を有する。また、送信コイルから周辺回路へのノイズの影響が軽減される効果もある。

以上を前提として、次に、図６及び図７を参照して本発明の実施例３の集積回路装置に用いるインダクタ素子を説明する。図６は本発明の実施例３のインダクタ素子の概念的投影平面図であり、実施例１の延長コイル要素と参考例１のコイルの中央部への電源の接続を併用したものである。

図７は、本発明の実施例３の効果のシミュレーション結果の説明図である。実施例１に関する図２と比較すると、下辺で周辺配線と交差した際に生じる差動ノイズのピーク電圧は、周辺配線１本当たりおよそ３０μＶから１５μＶに減少する。その理由は、ノイズ波形そのものが、５μＶ／ｐｓ程度から１μＶ／ｐｓ程度におよそ１／５に低減することによる。その結果、４辺に均等に周辺配線が交差した場合の４本の周辺配線から受ける差動ノイズのピーク値は、２１５μＶから１１０μＶにおよそ１／１．９５に小さくなっている。

しかし、ｘ_１からコイル中央までの距離よりもｘ_２からコイル中央までの距離が少し遠いので、端子Ｂに現れる波形の傾きは、端子Ａに現れる波形の傾きよりも僅かに大きくなり、その差が１００ｐｓの間に拡大して差動ノイズのピーク電圧を決めている。

次に、図８を参照して本発明の実施例４の集積回路装置に用いるインダクタ素子を説明する。図８は本発明の実施例４の集積回路装置に用いるインダクタ素子の構成説明図であり、実施例２の延長コイル要素と参考例１のコイルの中央部への電源の接続を併用したものである。図８（ａ）はコイルを２巻きした場合の概念的投影平面図であり、図８（ｂ）はコイルを３巻きした場合の概念的投影平面図である。この実施例４の場合も、実施例３と同様な効果が得られる。

次に、図１２を参照して本発明の実施例５の集積回路装置に用いるインダクタ素子を説明するが、その前に図９乃至図１１を参照して本発明の実施例５の前提となる参考例２のインダクタ素子を説明する。図９は参考例２のインダクタ素子の構成説明図であり、図９（ａ）は概念的斜視図であり、図９（ｂ）は概念的投影平面図である。図に示すようにａ→ｂ→ｃ→ｄ→ｅ→ｆによって第１のコイルが時計回りに１巻きされている。また、ｇ→ｈ→ｉ→ｊ→ｋ→ｌによって第２のコイルが第１のコイルと重なる位置に時計回りに１巻きされている。

両コイルは同心でかつ１８０°回転した位置に配置されている。更に、第１のコイルのｆ端子が第２のコイルのｇ端子とコイルの中心を通る配線で接続されている。なお、図ではコイルの両端子ＡとＢがコイルの内部にある場合を示しているが、ａ点とｌ点からそれぞれコイルの外側に両端を引き出しても構わない。

次に、図１０を参照して、参考例２における周辺配線との間のノイズの相殺原理を説明する。図１０（ａ）はコイルの概念的構成図であり、図１０（ｂ）は等価回路図であり、図１０（ｃ）は各ノイズの説明図である。図１０（ａ）に示すように、第１のコイルも第２のコイルも同じ時計回り方向に巻かれて直列に接続されるので、インダクタンスすなわち送受信信号Ｓ_１，Ｓ_２は加算される。一方、周辺配線から第１のコイルおよび第２のコイルに重畳されるノイズＮ_１，Ｎ_２の差動成分は、減算されてその一部が相殺される。

差動成分を問題とし同相成分を問題としないのは、受信コイルに重畳した両端子の同相ノイズＮ_ＡとＮ_Ｄは、受信コイルの両端が接続される差動比較器或いは差動増幅器によって除去されるが、差動ノイズＮ_ＤＡは受信信号と共に増幅されるので信号の品質（Ｓ／Ｎ比）を劣化させるからである。

例えば、図１０（ｂ）に示すように、周辺配線Ｎが第１のコイルと交差する箇所は、第１のコイル要素の中央を越えた端子Ｂ寄りの場所なので、この点でコイル要素に重畳したノイズはまず端子Ｂに到達し、遅れて端子Ａに到達する。その結果、端子Ｂに端子Ａから見たパルス状のノイズＮ_ＢＡ（極性は配線信号に依存）が発生する。一方で、周辺配線Ｎが第２のコイルと交差する箇所は、第２のコイル要素の中央よりも端子Ｃ寄りの場所なので、端子Ｃに端子Ｄから見たノイズＮ_ＣＤ（極性は上記極性と一致）が発生する。

交差箇所を端子Ｂから測った距離と端子Ｃから測った距離はほぼ等しいので（コイル要素ｈ−ｉやｄ−ｅの中央を周辺配線Ｎが通るときに正確に等しくなる）、両ノイズが端子Ｂおよび端子Ｃに到達する時刻もほぼ等しくなり、Ｎ_ＢＡ＝Ｎ_ＣＤとなる。したがって、端子Ａから見た端子ＤのノイズＮ_ＤＡは、
Ｎ_ＤＡ＝Ｎ_ＢＡ＋Ｎ_ＤＣ＝Ｎ_ＢＡ−Ｎ_ＣＤ
となり、その相当程度が相殺されて差動ノイズはほとんどゼロになる。

また、周辺配線Ｓに対しても同様の理由でノイズはほとんど相殺される。一方、周辺配線ＷあるいはＥに対しては、上記説明の中の交差箇所が、２つのコイルの両端から異なる位置になるので、ノイズが各コイルの端子に到達する時刻に差が生じ、小さな差動ノイズが残る。

図１１は、参考例２におけるノイズ除去効果の具体的説明図であり、図１１（ａ）は概念的投影平面図であり、図１１（ｂ）は概念的展開図である。例えばＭ_５配線からなる周辺配線Ｎは、コイル要素ｄ−ｅおよびコイル要素ｈ−ｉと交差するが、各交差点は、コイル要素の中央から見て対称の位置に大体なるので、両ノイズの両端子への到達時間はほぼ等しくなり、端子間に表れる差動ノイズはほぼ相殺される。

図１１（ｂ）に示すように、実際には、例えば、ｄやｈに近い位置の場合、配線ｄ−ｅとの容量結合の位置と配線ｈ−ｉとの容量結合の位置の中央は、コイルの中央よりも端子Ａに近い位置に少しずれるので、端子Ａ側に端子Ｂ側よりもやや先にノイズ信号が現れ、それが差動ノイズ成分となってわずかに残る。

このように、参考例２においては相似形の２つの１巻きコイルを互いに１８０°回転させて一方のコイルの他方の端子ｆと他方のコイルの一方の端子ｇとを接続して同じ回転方向になるように直列接続し、一方のコイルの一方の端子ａと他方のコイルの他方の端子ｉを延長して入出力端子Ａ，Ｂとしているので、端子間Ａ−Ｂに表れる差動ノイズをほぼ相殺することができる。

なお、この参考例２のノイズ除去手段も、上記の実施例１の延長コイル要素の付加或いは参考例１のコイルの中点への電源の接続のノイズ除去手段の一方或いは両方と併用することができる。

以上を前提として、次に、図１２を参照して、本発明の実施例５の集積回路装置に用いるインダクタ素子を説明する。図１２は本発明の実施例５の集積回路装置に用いるインダクタ素子の概念的投影平面図であり、上記の参考例２のインダクタ素子に対して、上記の実施例１の延長コイル要素を付加したものである。

本発明の実施例５においては、延長コイル要素を付加しているので、全体の差動ノイズを２８０μＶとすることができ、従来の２巻きコイルに比べて、全体の差動ノイズを１／１．４に低減することができる。

次に、図１４を参照して本発明の実施例６の集積回路装置に用いるインダクタ素子を説明するが、その前に図１３を参照して本発明の実施例６の前提となる参考例３のインダクタ素子を説明する。図１３（ａ）は参考例３のインダクタ素子の概念的投影平面図であり、図１３（ｂ）はその分解図である。図に示すように、参考例３においては、３つの相似形の１巻きコイルを互いに９０°回転させて中央部において順次直列接続したものである。

参考例３においては、３つの相似形の１巻きコイルを互いに９０°回転させて直列接続して３巻きのコイルを形成しているので、コイルの４辺を上記の参考例２よりは均等化することができ、上記の参考例２と比較して周辺配線ＷあるいはＥに対する差動ノイズを低減することができる。

以上を前提として、次に、図１４を参照して、本発明の実施例６の集積回路装置に用いるインダクタ素子を説明する。図１４は本発明の実施例６の集積回路装置に用いるインダクタ素子の概念的投影平面図であり、上記の参考例３のインダクタ素子に対して、上記の実施例１の延長コイル要素を付加したものである。

本発明の実施例６においては、延長コイル要素を付加しているので、全体の差動ノイズを３２０μＶとすることができ、従来の３巻きコイルに比べて、全体の差動ノイズを１／１．６に低減することができる。

なお、この本発明の実施例５及び実施例６のノイズ除去手段も、上記の参考例１のコイルの中点への電源の接続のノイズ除去手段と併用することができる。

１０第１コイル要素
１５，３５周辺配線
２０，７０接続ビア
３０第２コイル要素
８０，９０延長コイル要素

Claims

互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも２つの層準のそれぞれに各主配線方向に沿う金属配線からなるコイル要素を設け、
前記各コイル要素を異なった層準に設けたコイル要素に接続することにより各コイル要素の積層方向から見て巻回する１つのコイルを構成し、
前記コイルの両方の端子からコイル要素を延長した延長コイル要素を設けたインダクタ素子と、
前記インダクタ素子の内部の開口部を通過し、前記延長コイル要素の一部と前記コイル要素の積層方向から見て投影的に重なっている配線と
を有することを特徴とする集積回路装置。
前記コイルの中央の電位を固定したことを特徴とする請求項１に記載の集積回路装置。
互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも２つの層準のそれぞれに各主配線方向に沿う金属配線からなるコイル要素を設け、
前記各コイル要素を異なった層準に設けたコイル要素に接続することにより各コイル要素の積層方向からみて巻回するように構成したコイルを相似形にして複数個形成し、前記コイルの開口部の中心の回りに点対称に配置し、
前記複数個のコイルを前記開口部の中心からみて同一回転方向になるように前記複数個のコイルを前記開口部の中心近傍において互いに直列接続し、
前記直列接続したコイルの両方の端子からコイル要素を延長した延長コイル要素を設けたインダクタ素子と、
前記インダクタ素子の内部の開口部を通過し、少なくとも前記コイル要素の一部と前記コイル要素の積層方向から見て投影的に重なっている配線と
を有することを特徴とする集積回路装置。