[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP5718536B2 - 接続構造体、及び半導体装置 - Google Patents

接続構造体、及び半導体装置 Download PDF

Info

Publication number
JP5718536B2
JP5718536B2 JP2014543691A JP2014543691A JP5718536B2 JP 5718536 B2 JP5718536 B2 JP 5718536B2 JP 2014543691 A JP2014543691 A JP 2014543691A JP 2014543691 A JP2014543691 A JP 2014543691A JP 5718536 B2 JP5718536 B2 JP 5718536B2
Authority
JP
Japan
Prior art keywords
metal layer
porous metal
connection structure
semiconductor element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014543691A
Other languages
English (en)
Other versions
JPWO2014129626A1 (ja
Inventor
佐藤 俊一郎
俊一郎 佐藤
直之 児島
直之 児島
和人 日笠
和人 日笠
俊昭 天野
俊昭 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THE FURUKAW ELECTRIC CO., LTD.
Original Assignee
THE FURUKAW ELECTRIC CO., LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THE FURUKAW ELECTRIC CO., LTD. filed Critical THE FURUKAW ELECTRIC CO., LTD.
Priority to JP2014543691A priority Critical patent/JP5718536B2/ja
Application granted granted Critical
Publication of JP5718536B2 publication Critical patent/JP5718536B2/ja
Publication of JPWO2014129626A1 publication Critical patent/JPWO2014129626A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05075Plural internal layers
    • H01L2224/0508Plural internal layers being stacked
    • H01L2224/05082Two-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/271Manufacture and pre-treatment of the layer connector preform
    • H01L2224/2711Shaping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/273Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/275Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/27505Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/292Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/29294Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29309Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29313Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316Lead [Pb] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29318Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29364Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29366Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29369Platinum [Pt] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29381Tantalum [Ta] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29384Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/2939Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29399Coating material
    • H01L2224/29495Coating material with a principal constituent of the material being a gas not provided for in groups H01L2224/294 - H01L2224/29491
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75251Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/75252Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • H01L2224/7532Material of the auxiliary member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83054Composition of the atmosphere
    • H01L2224/83065Composition of the atmosphere being reducing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/83054Composition of the atmosphere
    • H01L2224/83075Composition of the atmosphere being inert
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053Bonding environment
    • H01L2224/8309Vacuum
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832Applying energy for connecting
    • H01L2224/83201Compression bonding
    • H01L2224/83203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/83204Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8384Sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00015Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体素子の裏面電極と、基板又はリードフレームとが多孔質状金属層を介して接合されている接続構造体、及び該接続構造体を有する半導体装置に関する。
尚、本出願の基礎出願である、(1)2013年2月22日に出願された日本特許出願 特願2013−032791、及び(2)2013年3月29日に出願された日本特許出願 特願2013−073170の出願内容は、本明細書の一部をなす参照文献として本願に組み込まれる。
半導体装置等に用いられる接続構造体は、例えば、リードフレームの素子担持部上に、半導体素子(チップ)を接合するためのダイマウント材を形成する工程と、リードフレーム上のダイマウント材表面に半導体素子を搭載しリードフレームの素子担持部と半導体素子とを接合する工程と、半導体素子の電極部と、リードフレームの端子部とを電気的に接合するワイヤボンディング工程と、このようにして組み立てた半導体装置を樹脂被覆するモールド工程を経て製造される。
特許文献1には、被接合材及びはんだ材のうちの少なくとも一方の接合面側に、前記はんだ材の融点に比して低い融点の低融点はんだ層を形成しておき、前記低融点はんだ層の融点から前記はんだ材の融点までの範囲内の温度で、前記被接合材及び前記はんだ材の接合面同士を接合する、はんだ付け方法が開示されている。
特許文献2には金属層を表面に持つリードフレームと金属層を裏面に持つ半導体素子の間を、鉛元素を含有しない材料を用いた3層からなる接合層を介して接合し、前記リードフレーム、前記半導体素子、接合層の隣り合ったいずれの界面でも金属接合させることが開示されている。特許文献3には、2つの構造素子を結合するために、発熱的に緻密化可能な金属ペーストを介して互いにボンディングするための、金属粉末、吸熱分解可能な金属化合物、及び溶剤を含有する金属ペースト開示されている。
また、特許文献4には、半導体素子の金属電極とダイパッドとを貴金属を含むAg粒子(金属粒子)を混合した導電性樹脂を介して接続するとともに、金属電極またはダイパッドの互いに対向する面の少なくとも一方の面に、金属面にAg(貴金属)のナノ粒子を焼結したポーラスなナノ粒子コート膜(貴金属層)を形成した接続構造体が提案されている。
さらに、特許文献5には、半導体素子とCu電極間に低熱膨張板を挿入し、半導体素子側を鉛フリーの高温はんだ、Cu電極側を空隙率が20〜70%の多孔質のAg層で接合した接続構造体が提案されている。
特開平7−169908号公報 特開2006−59904号公報 特開2010−53449号公報 特開2008−153470号公報 特開2011−77225号公報
上記特許文献1に開示のはんだ付け方法では、はんだの延性が不足する傾向があり、半導体素子の構成材料と半導体素子に実装する回路配線基板との間の接合構成材料が異なると、熱膨張係数の相異に起因して接合時に応力歪を発生したり、衝撃荷重がかかった場合に欠陥が発生し、信頼性寿命を低下させる。このような問題点を解消する手段として、金属微粒子を含む導電性ペーストを焼成して形成される多孔質体が知られている。
特許文献2、3に開示の金属微粒子を含む金属ペーストの焼結による接合では、多孔質化によって、弾性率が低い状態となり、変形しやすくなるため、接続応力による破断を防ぐことができるが、空孔部がクラックの起点になる場合があり、半導体の発熱により繰り返し熱応力がかかるような環境下では、クラックやはがれが拡大し、長期の使用に問題が生じる場合があった。
引用文献4に記載の接続構造体では、半導体素子や接合界面に発生する局所的な応力が緩和されず、TCT(サーマルサイクルテスト)において、半導体素子に割れが生じたり、接合界面が剥離するといった欠陥が生じる。また、金属粒子を焼結した層の空隙率が低いと、半導体素子にかかる応力が緩和されず、半導体素子の割れが生ずるという問題があった。また、引用文献5に記載の接続構造体では、多孔質のAg層の空隙率が高すぎるため、接合界面で金属結合している表面積が低下し、例えば、せん断力を評価するシェア試験において接続強度が低下する。また、空隙率が高すぎる場合、材料の破断応力や高温での伸びが低下するため、Ag層内で材料破壊しやすくなり、接合強度が低下するという問題があった。
本発明の目的は、半導体素子の裏面電極と、基板等又はリードフレームとが多孔質状金属層を介して接合されている接続構造体において、半導体素子の裏面電極と接合部材である多孔質状金属層との接合面、又は多孔質状金属層と基板等又はリードフレームとの接合面にクラックや剥がれの発生、及び接合部の酸化を抑制すること等により接合寿命を向上して接続信頼性の向上を図ることができる接続構造体、及び該接続構造体を有する半導体装置を提供することを目的とする。
本発明者らは、上記従来技術に鑑みて、半導体素子の裏面電極と、基板又はリードフレームとが多孔質状金属層を介して接合されている接続構造体において、該多孔質状金属層における、側面から該金属層の厚みに相当する部分の外周側部位の空隙率を、該外周側部位を除く内側に位置する中心側の空隙率よりも一定割合高くすること、
又は、半導体素子の裏面電極に緻密銅層、及び多孔質状銅層をこの順に接するように設けることにより上記課題を解決できることを見出し、本発明を完成するに至った。
即ち、本発明は、以下の(1)〜(14)に記載する発明を要旨とする。(1)半導体素子の裏面電極と、基板又はリードフレームを接続するため接続構造体(I)であって、少なくとも半導体素子の裏面電極に多孔質金属層(C)が接するように設けられていて、前記多孔質状金属層(C)の側面から内側に向かって該多孔質状金属層(C)の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位(B)における厚み方向中間部の空隙率と、該外周側部位(B)を除いた中心側(A)の中心点近傍の空隙率の比[(B)/(A)]が1.10〜1.60であることを特徴とする、接続構造体(I)(以下、第1の実施形態ということがある)。(2)前記多孔質状金属層(C)における、中心側(A)の中心点近傍の空隙率が10.5〜20.0%であることを特徴とする、前記(1)に記載の接続構造体(I)。(3)前記多孔質状金属層(C)における、外周側部位(B)の半導体素子(S)との接合面の弾性率と、中心側(A)の半導体素子(S)との接合面の弾性率の比[(B)/(A)]が0.75〜0.95であることを特徴とする、前記(1)又は(2)に記載の接続構造体(I)。
(4)前記多孔質状金属層(C)における、中心側(A)の半導体素子との接合層の弾性率が49.0〜75.0GPaであることを特徴とする、前記(1)から(3)のいずれかに記載の接続構造体(I)。
(5)前記多孔質状金属層(C)が平均粒子径1〜500nmの金属微粒子(M1)を含む金属微粒子(M)が有機分散媒(S)に分散された金属微粒子分散材(E1)を焼結させて形成された層であることを特徴とする、前記(1)から(4)のいずれかに記載の接続構造体(I)。
(6)前記金属微粒子(M)が銅、金、銀、ニッケル、及びコバルトの中から選択される1種又は2種以上であることを特徴とする、前記(5)に記載の接続構造体(I)。
(7)前記多孔質状金属層(C)における、外周側部位(B)の多孔質状金属層内の少なくとも一部に、耐熱性樹脂(R)が充填されていることを特徴とする、前記(1)から(6)のいずれかに記載の接続構造体(I)。
(8)前記(1)から(7)のいずれかに記載の接続構造体(I)を有することを特徴とする、半導体装置(I)(以下、第2の実施形態ということがある)。
(9)半導体素子の裏面電極と、基板又はリードフレームとを接続するための接続構造体(II)であって、
少なくとも半導体素子の裏面電極に緻密銅層(D1)、及び多孔質状銅層(D2)がこの順に接するように設けられていて、
緻密銅層(D1)の空隙率が1%以下であり、多孔質状銅層(D2)の空隙率が2〜15%であることを特徴とする、接続構造体(II)(以下、第3の実施形態ということがある)。
(10)前記緻密銅層(D1)の厚みが0.1〜10μmであることを特徴とする、前記(9)に記載の接続構造体(II)。
(11)前記多孔質状銅層(D2)内の少なくとも一部に、耐熱性樹脂(R)が充填されていることを特徴とする、前記(9)又は(10)に記載の接続構造体(II)。
(12)前記多孔質状銅層(D2)は、銅微粒子(P)が分散媒に分散された銅微粒子分散材(E2)を焼結して形成された層であり、該銅微粒子分散材(E2)における銅微粒子(P)の平均一次粒子径が1〜500nmであることを特徴とする、前記(9)から(11)のいずれかに記載の接続構造体(II)。
(13)前記半導体素子の裏面電極が、Ni又はNi合金によりめっきされたNi層であることを特徴とする、前記(9)から(12)のいずれかに記載の接続構造体(II)。
(14)前記(9)から(13)のいずれかに記載の接続構造体(II)を有することを特徴とする、半導体装置(II)(以下、第4の実施形態ということがある)。
(i)本発明の第1の実施形態に係る接続構造体(I)は、半導体素子の裏面電極と、基板又はリードフレームとが、前記外周側部位(B)の空隙率が、その内側に位置する中心側(A)の空隙率よりも上記の通り高い多孔質状金属層(C)で接合することにより、半導体素子の裏面電極と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板又はリードフレーム側間の接合界面に発生する応力が緩和されると共に、多孔質状金属層(C)の酸化も抑制されることにより、接合寿命を向上することができ、また、放熱性と導電性を維持し接合信頼性を向上することができる。
(ii)本発明の第3の実施形態に係る接続構造体(II)によれば、半導体素子の裏面電極に、空隙率が1%以下の緻密銅層(D1)、及び空隙率が2〜15%の多孔質状銅層(D2)がこの順に接するように設けられているので、接続界面での金属結合する表面積が増加することにより、多孔質状銅層(D2)の破断強度や高温での伸びが増加し、多孔質状銅層(D2)内の銅微粒子間や、多孔質状銅層(D2)との接続界面での接続強度を向上することができる。また、多孔質状銅層(D2)が空孔を有することで、見かけの弾性率が下がり、半導体素子にかかる応力を緩和することができ、半導体素子に割れが生じるのを防止することができる。
第1の実施形態における、実施例3で得られた多孔質状金属層の中心側(a)断面を走査電子顕微鏡(SEM)で得られた画像を画像処理した写真である。 第1の実施形態における、実施例3で得られた多孔質状金属層の外周側部位(b)断面を走査電子顕微鏡(SEM)で得られた画像を画像処理した写真である。 第1の実施形態における、実施例1、3、5で得られた多孔質状金属層の側面から中心部までの距離(The distance from the side of porous metal layer)と、空隙率(Porosity)(%)との関係を示すグラフである。 第1の実施形態を説明するための実施例、比較例で使用した焼結炉を模式的に示す断面図である。 第2の実施形態に係る接続構造体(II)の接続構造を模式的に示す断面図である。
以下に本発明の〔1〕接続構造体(I)(第1の実施形態)、〔2〕半導体装置(I)(第2の実施形態)、〔3〕接続構造体(II)(第3の実施形態)、及び〔4〕半導体装置(II)(第4の実施形態)について説明する。
〔1〕接続構造体(第1の実施形態)
以下に第1の実施形態の〔1−1〕接続構造体(I)、及び〔1−2〕該接続構造体(I)の製造方法について記載する。
〔1−1〕接続構造体(I)(第1の実施形態)
本発明の第1の実施形態の接続構造体(I)は、
半導体素子の裏面電極と、基板又はリードフレームとを接続するための接続構造体(I)であって、
少なくとも半導体素子の裏面電極に多孔質状金属層(C)が接するように設けられていて、前記多孔質状金属層(C)の側面から内側に向かって該多孔質状金属層(C)の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位(B)における厚み方向中間部の空隙率と、該外周側部位(B)を除いた中心側(A)の中心点近傍の空隙率の比[(B)/(A)]が1.10〜1.60であることを特徴とする。
多孔質状金属層(C)の形成に、平均一次粒子径1〜500nmのナノ粒子を含む、微粒子分散溶液(E1)を使用すると、該ナノ粒子は表面活性が高いので比較的低温で焼結を行うことが可能であり、焼結により得られる焼結体は酸化が抑制される。多孔質状金属層(C)は空孔を有する多孔質構造で、外周側部位(B)の空隙率は、外周側部位(B)の内側に位置する中心側(A)の空隙率と比較して上記の通りに高い構造とすることにより、半導体素子や接合界面に発生する応力が緩和されて、接合寿命を向上することができ、放熱性と導電性を維持し接合信頼性を向上できる。
以下に本発明の接続構造体を構成する(1)基板及びリードフレーム、(2)半導体素子、(3)多孔質状金属層(C)、並びに(4)多孔質状金属層(C)の形成について説明する。
(1)基板及びリードフレーム
本発明の接続構造体に使用する基板は、セラミックス等の絶縁層の一方の面上に銅板等の導体パターンをめっきやスパッタ、又はロウ材等で接合して形成した基板、セラミック基板に直接電極板を接合したDBC(Direct Bonded Copper)基板等が好適に使用できる。尚、基板の他方の面には放熱等を目的として、銅板等の金属板を接合することができる。セラミックとしては、アルミナ(Al)、窒化アルミ(AlN)、窒化ケイ素(Si)などが例示できる。なお、本発明において、基板の他に、接合面にダイパッドが設けられたリードフレーム等も使用することができる。半導体素子をリードフレーム上に実装すると、放熱性が高まることが期待できる。
(2)半導体素子
半導体素子は、半導体による電子部品、または電子部品の機能中心部の素子であり、例えば半導体ウエハと外部接続用電極を有する基板とを貼り合わせ、これをチップ単位に切断(ダイシング)して形成されている。尚、半導体素子には通常電極等との接合面に合金等の裏面電極が設けられている。
(3)多孔質状金属層(C)
多孔質状金属層(C)は、その側面から内側に向かって該多孔質状金属層(C)の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位(B)と、該外周側部位(B)を除いた中心側(A)とから形成される。多孔質状金属層(C)の主構成部である中心側(A)は、導電性、伝熱性、機械的強度等の特性を左右する部分である。また、外周側部位(B)は、主として、半導体素子と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力を緩和する作用を発揮する。多孔質状金属層(C)は、後述する金属微粒子(M)の焼結により形成されるが、多孔質状金属層(C)の製造例は後述する。
(3−1)多孔質状金属層(C)の空隙率
(i)空隙率の測定方法
本発明において、多孔質状金属層(C)の空隙率の測定は、多孔質状金属層の垂直方向の切断面を走査型電子顕微鏡(SEM(scanning electron microscope)、(株)日立製作所製のSEMEDX TypeN))を用いて、観察時の加速電圧は20.0kV、観察時の倍率は5000倍、動作距離(WD)は12.1mm、SEM像の種類は2次電子像で画像を作成し、該画像処理により行うことができる。
画像処理ソフト(WinROOF 三谷商事(株)製)を用いて画像処理を行い、得られたSEM画像の縦10μm×横20μmを処理範囲とする。2値処理は、2つのしきい値による2値化により実施する。このとき、2つの濃度(明るさ)しきい値を、しきい値:0(最小)、100(最大)とした。測定項目は、面積率を選択した。なお、面積率は金属微粒子(M)に由来する多孔質状金属部分が含まれない部位が空隙率(%)となる。本発明において、上記中心側(A)の空隙率の測定は、多孔質状金属層(C)の中心側(A)の中心点近傍を測定している。上記外周側部位(B)の空隙率は、外周側部位(B)の厚み方向中間部を測定している。上記多孔質状金属層(C)の空隙率は、単位体積当たりの金属層における「金属以外から形成されている体積割合」をいい、金属以外の耐熱性樹脂(R)が占める体積は「金属以外から形成されている体積割合」中に含まれる。
(ii)中心側(A)と外周側部位(B)の空隙率
本発明において、多孔質状金属層(C)の外周側部位(B)における厚み方向中間部の空隙率と、中心側(A)の中心点近傍の空隙率の比[(B)/(A)]は1.10〜1.60である。
該空隙率の比[(B)/(A)]が前記範囲の上限を超えると多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力を緩和する効果はあるが、多孔質状金属層(C)の機械強度が低下し、多孔質状金属層(C)内で材料破壊が生じ易くなるおそれがある。一方、該空隙率の比[(B)/(A)]が前記範囲の下限未満では半導体素子(S)、半導体素子(S)と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力集中を緩和する機能が効果的に発揮されないおそれがある。
尚、多孔質状金属層(C)の部位の空隙率が高い部位ほど該部位に存在する空孔が変形し易いので、該部位近傍の弾性率が低くなる傾向があり、一方、空隙率の低い部位ほど該部位近傍の弾性率は、バルクの弾性率に近づく傾向にある。
(ii―1)中心側(A)の空隙率
多孔質状金属層(C)の中心側(A)の中心点近傍の空隙率は、10.5〜20.0%が好ましい。中心側(A)の中心点近傍の空隙率が前記10.5%以上の場合、半導体素子、半導体素子と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力集中を緩和する機能が効果的に発揮されるので好ましく、一方、中心側(A)の中心点近傍の空隙率が20.0%以下の場合、多孔質状金属層(C)の必要な機械強度が確保されて、多孔質状金属層(C)内での材料破壊を抑制することができる。
(ii−2)外周側部位(B)の空隙率
多孔質状金属層(C)の外周側部位(B)における厚み方向中間部の空隙率と、中心側(A)の中心点近傍の空隙率の比[(B)/(A)]が前記の通り1.10〜1.60であることにより、半導体素子、半導体素子と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力を緩和し、酸化も抑制され、接合寿命を向上することができ、放熱性と導電性を維持し接合信頼性を向上できる。



(3−2)多孔質状金属層(C)の弾性率
(i)弾性率の測定方法
本発明において、多孔質状金属層(C)の弾性率の測定は、ISO 14577 Part 1,2,3に準拠した測定法が採用される。該弾性率の測定機器として、例えば(株)東陽テクニカ製、型式:Nano Indenter G200を用いて、弾性率を測定することができる。
多孔質状金属層(C)の中心側(A)の弾性率は、中心側(A)の中心箇所と、中心側(A)の中心点と中心側(A)端部との中間点近傍を中心点回りにおける位相が90度ずつ離間した4箇所との計5箇所の半導体素子との接合面の弾性率の測定値の平均値とする。
多孔質状金属層(C)の外周側部位(B)の弾性率は、多孔質状金属層(C)の中心点回りにおける位相が90度ずつ離間した外周側部位(B)の4箇所における半導体素子との接合面の弾性率の測定値の平均値とする。
(ii)中心側(A)と外周側部位(B)の弾性率
本発明の多孔質状金属層(C)において、外周側部位(B)の半導体素子との接合面の弾性率と、中心側(A)の半導体素子との接合面の弾性率の比[(B)/(A)]が0.75〜0.95であることが好ましい。
多孔質状金属層(C)における外周側部位(B)と中心側(A)のそれぞれの弾性率の比[(B)/(A)]が前記範囲の上限を超えると、外周側部位(B)における半導体素子
(S)、半導体素子と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力緩和効果が減少する傾向がある。一方、該弾性率の比が前記範囲の下限未満になると、外周側部位(B)における半導体素子、半導体素子と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力を緩和する効果はあるが、多孔質状金属層(C)の機械強度が低下し、多孔質状金属層(C)内で材料破壊が生じ易くなるおそれがある。
(ii―1)中心側(A)の弾性率
中心側(A)の弾性率は、49.0〜75.0GPaであることが好ましい。
中心側(A)の弾性率が前記75.0GPa以下の場合、半導体素子、半導体素子と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)のパッド部間の接合界面に発生する応力集中を緩和する機能が効果的に発揮されるので好ましい。一方、中心側(A)の弾性率が49.0GPa以上の場合、多孔質状金属層(C)の必要な機械強度が確保されて、多孔質状金属層(C)内での材料破壊を抑制することができる。
(ii−2)外周側部位(B)の弾性率
外周側部位(B)の半導体素子との接合面の弾性率と、中心側(A))の半導体素子との接合面の弾性率の比[(B)/(A)]が上記0.75〜0.95であることにより、半導体素子、半導体素子と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力をより緩和し、接合寿命を向上することができる。
一般に空隙率の増大に伴って、弾性率は低下する傾向があるといわれている。しかし、本発明の多孔質状金属層(C)においては、(a)焼結に使用する金属微粒子分散材(E1)中の、金属微粒子(M)の粒子径、有機分散媒(S)の種類、金属微粒子(M)と有機分散媒(S)の配合割合、(b)焼成条件、等によって形成される多孔質状金属層(C)の焼結している微粒子の見かけの平均粒子径、平均空孔径、単位体積当たりの空孔数等も異なってくる場合もあるので、空隙率と弾性率との間には必ずしも一定の関係にはなく、独立した物性になると考えられる。
(4)多孔質状金属層(C)の形成
該多孔質状金属層(C)は、後述するように、例えば、基板の金属層からなるパッド部上に、金属微粒子(M)と有機分散媒(S)とを含む金属微粒子分散材(E1)からなるペースト状物又は成形体をパターニング又は配置し、更にこれらのペースト状物又は成形体上に半導体素子を配置して多孔質状金属層前駆体(F)を形成した後、該多孔質状金属層前駆体(F)を加熱・焼結して形成される。
金属微粒子分散材(E1)は、後述する通り、比較的粘度の高い、例えば粘度が200Pa・s以上の分散溶液、または成形体であることが好ましい。
(i)金属微粒子(M)
多孔質状金属層(C)の形成に使用する金属微粒子(M)は、はんだペーストの場合と異なり、少なくとも1種以上の高純度金属微粒子をそのまま使用することができるので、接合強度と導電性に優れる接合体を得ることが可能になる。一般にはんだペーストの場合、実装対象である基板の銅パッド部分の酸化を取り除くためにフラックス(有機成分)を含有しており、更に金属材料に含まれる不純物として少量ではあるがAl、Zn、Cd、As等の金属が含まれることが多いが、本発明においては、これらの有機成分や不純物の影響を回避することができる。
多孔質状金属層(C)は、後述するように有機分散媒(S)中に分散された一次粒子の平均粒子径が1〜500nmの金属微粒子(M1)を焼結して形成することができ、また、有機分散媒(S)中に分散された該金属微粒子(M1)と一次粒子の平均粒子径が0.5〜50μmの金属微粒子(M2)の混合物を焼成して形成することもできる。
金属微粒子(M)は、導電性と熱伝導性の高い、焼結性を有する微粒子であり、導電性、加熱処理(焼結性)、市場における入手の容易性等から、例えば金、銀、銅,白金、パラジウム、タングステン、ニッケル、鉄、コバルト、タンタル、ビスマス、鉛、インジウム、錫、亜鉛、チタン、又はアルミニウムが挙げられるが、これらの中でも、銅、金、銀、ニッケル、及びコバルトが好ましく、更にこれらの中でも導電性、熱伝導性、加工性、マイグレーションの防止、コスト低減等の点から銅が特に好ましい。
金属微粒子(M)は、導電性と熱伝導性が高く、焼結性を有する微粒子であり、平均一次粒子径がナノサイズ(1μm以下の粒子をいう)の微粒子が好ましい。具体的には、平均一次粒子径が1〜500nmの金属微粒子(M1)が好ましい。金属微粒子(M1)の一次粒子の平均粒子径が1nm以上で焼成により均質な粒子径と空孔を有する多孔質体を形成することが可能になり、一方、500nm以下で精密な導電パターンを形成することができる。
金属微粒子(M)として、平均一次粒子径が1〜500nmの金属微粒子(M1)に、更に平均一次粒子径が0.5〜50μmの金属微粒子(M2)を併用すると、金属微粒子(M2)間に金属微粒子(M1)が分散して安定に存在するので、金属微粒子(M1)の平均一次粒子径との粒子径の差が確保できて、加熱処理する際に金属微粒子(M1)の自由な移動を効果的に抑制することができ、前述の金属微粒子(M1)の分散性と安定性を向上させることができる。金属微粒子(M)中に金属微粒子(M2)を混合して使用する場合、金属微粒子(M)中の金属微粒子(M1)は80〜95体積%で、金属微粒子(M2)は20〜5体積%(体積%の合計は100体積%である)とすることが好ましい。金属微粒子(M2)としては、金属微粒子(M1)に記載したと同種の金属粒子を使用することが好ましい。
ここで、一次粒子の平均粒子径とは、二次粒子を構成する個々の金属微粒子の一次粒子の直径の意味である。該一次粒子径は、電子顕微鏡を用いて得られる画像から測定すること可能な測定値である。また、平均粒子径とは、電子顕微鏡を用いて観察可能な一次粒子の数平均粒子径を意味する。
(ii)有機分散媒(S)
有機分散媒(S)には、分子中に2以上のヒドロキシル基を有する1種又は2種以上のポリオールが含有されていることが好ましく、該ポリオールの融点は30〜280℃であることがより好ましい。ポリオールは、金属微粒子分散材(E1)中で金属微粒子(M)を分散させ、かつ、加熱・焼結する際に脱水素化反応を受けて水素ラジカルを発生させて焼結を促進する作用を発揮する。
このようなポリオールとしては、エチレングリコール、ジエチレングリコール、1,2−プロパンジオール、1,3−プロパンジオール、1,2−ブタンジオール、1,3−ブタンジオール、1,4−ブタンジオール、2−ブテン−1,4−ジオール、2,3−ブタンジオール、ペンタンジオール、ヘキサンジオール、オクタンジオール、グリセロール、1,1,1−トリスヒドロキシメチルエタン、2−エチル−2−ヒドロキシメチル−1,3−プロパンジオール、1,2,6−ヘキサントリオール、1,2,3−ヘキサントリオール、1,2,4−ブタントリオール、トレイトール、エリトリトール、ペンタエリスリトール、ペンチトール、キシリトール、リビトール、アラビトール、ヘキシトール、マンニトール、ソルビトール、ズルシトール、グリセルアルデヒド、ジオキシアセトン、トレオース、エリトルロース、エリトロース、アラビノース、リボース、リブロース、キシロース、キシルロース、リキソース、グルコース、フルクトース、マンノース、イドース、ソルボース、グロース、タロース、タガトース、ガラクトース、アロース、アルトロース、ラクトース、キシロース、アラビノース、イソマルトース、グルコヘプトース、ヘプトース、マルトトリオース、ラクツロース、及びトレハロースから選択される1種又は2種以上が例示できる。
有機分散媒(S)の成分としては、上記ポリオール以外に、アルコール、アミド基を有する有機溶媒、エーテル系化合物、ケトン系化合物、アミン系化合物等を配合することができる。これらのポリオール以外の分散媒は有機分散媒(S)中で併せて30体積%以下となるように配合されることが好ましい。
(iii)金属微粒子分散材(E1)中の成分濃度
金属微粒子分散材(E1)中の金属微粒子(M)の濃度は、70〜90質量%が好ましく、75〜85質量%であることがより好ましい。該範囲で、金属微粒子分散材(E1)の粘度を高く維持することが可能になり、外周側部位(B)の空隙率がその内側に位置する中心側(A)の金属と比較して高い多孔質状金属層(C)が形成され易くなる。
金属微粒子(M)濃度が70質量%未満では金属微粒子分散材(E1)の流動性が高く、塗布又は配置して多孔質状金属層前駆体(F)を形成するのに不都合を生ずる場合があり、一方、金属微粒子(M)濃度が90質量%を超えると、多孔質状金属層(C)における空隙率が均一化される傾向が生ずる。
金属微粒子分散材(E1)は、金属微粒子(M)が分散している溶液、又は成形体であってもよい。
(iv)金属微粒子分散材(E1)の粘度
金属微粒子分散材(E1)の粘度は、JIS Z8803 (2011)に準じて、振動式粘度計で測定される粘度が200Pa・s以上が好ましく、400Pa・s以上がより好ましい。前記振動式粘度計としては、例えば、(株)セコニック製、振動式粘度計、型式:VM100Aを用いて測定することができる。金属微粒子分散材(E1)の粘度が200Pa・s以上であると、焼成の際に半導体素子の上部側から加圧する場合、外周側部位(B)ではその形状を維持することができず流動して、空隙率がその内側に位置する中心側(A)と比較して高い多孔質状金属層(C)を得ることが可能となり、そして外周側部位(B)の空隙率が、中心側(A)の空隙率よりも高くなる多孔質状金属層(C)を形成することが可能になる。金属微粒子分散材(E1)の金属微粒子(M)と有機分散媒(S)の含有割合の調整により、その粘度を200Pa・s以上とすることができる。
金属微粒子分散材(E1)の粘度が200Pa・s未満であると、金属微粒子分散材(E1)が半導体素子の外周へ流れ出して接合層を形成することが困難になることから、金属微粒子分散材(E1)の予備乾燥を行って有機分散媒(S)の一部を蒸発させて、粘度を高くする必要が生ずる。しかし、前記予備乾燥を行うと、加圧下に焼成する際に、多孔質状金属層前駆体(F)の外周部位にも中心側と均一に加圧されるようになるため、焼結後の外周側部位の空隙率が中心側の空隙率より高くならず、中心側よりも外周側部位の弾性率低い多孔質状金属層を得ることが困難になる。
(v)多孔質状金属層前駆体(F)
多孔質状金属層前駆体(F)は、金属微粒子分散材(E1)からなるペースト状物又は成形体を基板(又はリードフレーム)上に塗布(もしくはパターニング)又は配置後、更にこれらの該ペースト状物又は成形体上に半導体素子を配置して形成される。該多孔質状金属層前駆体(F)は、その後加熱・焼結して多孔質状金属層(C)が形成される。
(vi)多孔質状金属層(C)の形成
本発明の多孔質状金属層(C)は、基板(又はリードフレーム)上に上記多孔質状金属層前駆体(F)と半導体素子が配置された後、該半導体素子の上部側から加圧下に加熱・焼結して形成される。
(vii)多孔質状金属層内の少なくとも1部に耐熱性樹脂(R)の充填
本発明の多孔質状金属層(C)を形成する際に、金属微粒子(M)と有機分散媒(S)を含む金属微粒子分散材(E1)に更に、耐熱性樹脂(R)を配合することにより、半導体素子の上部側からの加圧下に焼成すると、該耐熱性樹脂(R)が有機分散媒(S)と共に外周側に押出されて、外周側部位(B)の空隙率がその内側に位置する中心側(A)と比較して高い多孔質状金属層(C)が形成され易くなる。この場合、耐熱性樹脂(R)は多孔質状金属層(C)の外周側部位(B)の金属層内の少なくとも一部に、耐熱性樹脂(R)が充填された状態になる。
更に、耐熱性樹脂(R)が外周側に押出されると、多孔質状金属層(C)、及び/又は半導体素子の外周側面の少なくとも一部が耐熱性樹脂(R)からなる被覆層で覆われるようになり、半導体素子の側面から金属微粒子等が付着するのを防止して、特性のよい接続構造体を得ることが可能になる。
このような耐熱性樹脂(R)を形成する成分として、プレポリマー溶液、樹脂溶液等が挙げられる。プレポリマー溶液の成分としては、1分子中に2個以上のエポキシ基を有するエポキシ樹脂系、ポリイミドプレポリマー溶液等が挙げられる。また、樹脂溶液としては、シリコン樹脂、アミドイミド樹脂、マレイミド樹脂、ポリビニルピロリドン等の樹脂が挙げられる。上記耐熱性樹脂(R)は、荷重たわみ温度が150℃以上で、かつガラス転移温度(Tg)が100℃以上であることが好ましい。
〔1−2〕接続構造体(I)の製造方法
本発明の第1の実施形態の接続構造体(I)は、基板等の金属層からなる基板(又はリードフレーム)上に、金属微粒子(M)と有機分散媒(S)を含む金属微粒子分散材(E1)からなるペースト状物又は成形体を塗布(もしくはパターニング)又は配置し、これらのペースト状物又は成形体上に半導体素子を配置して多孔質状金属層前駆体(F)を形成し、更に該多孔質状金属層前駆体(F)を加熱・焼結して多孔質状金属層(C)を形成すると共に、基板(又はリードフレーム)と半導体素子とが多孔質状金属層(C)を介して接合されることにより、形成される。
この場合、例えば、下記条件(a)〜(e)を選択することが、外周側部位(B)の空隙率がその内側に位置する中心側(A)の空隙率と比較して高い多孔質状金属層(C)を形成する上で好ましい。
(a)金属微粒子分散材(E1)には、平均一次粒子径1〜500nmの金属微粒子(M)と有機分散媒(S)が含まれていて、(b)該金属微粒子分散材(E1)中の金属微粒子(M)の含有量を70〜90質量%とし、(c)多孔質状金属層前駆体(F)の塗布面積を9〜225mmとし、(d)多孔質状金属層前駆体(F)を焼成する際に半導体素子の上部側から圧力4〜20MPaの加圧下に、(e)5〜20℃/分昇温速度で昇温後、一定温度で焼成する。
従来、金属粉末を圧縮成形して、密度が均一で、しかも高密度化する試みがなされている(石田恒雄著、「焼結材料工学」、森北出版株式会社、1997年3月28日発行、69頁)。また、液相焼結において、焼結体の微構造を均一にするためには、気孔径の大きさを均一にすることと粉末の充填を均一にすることは関係がある。気孔径が均一であると、液相が毛管力流動により小さい気孔へ流れることがなくなり、焼結が均一に進行することが知られている(RANDALL M. GERMAN著、守吉祐介他共訳、「液相焼結」、(株)内田老鶴圃、1992年6月25日発行、226頁)。
一方、本発明の接続構造体(I)の製造において、上記焼成条件を選択して得られる多孔質状金属層(C)は、外周側部位(B)の空隙率がその内側に位置する中心側(A)と比較して高くなるのに伴い、硬さと弾性率も低下するので、半導体素子、半導体素子と多孔質状金属層(C)間の接合界面、及び多孔質状金属層(C)と基板(又はリードフレーム)間の接合界面に発生する応力を緩和し、酸化も抑制され、接合寿命を向上することができ、放熱性と導電性を維持し接合信頼性を向上できる。
以下に本発明の第1の実施形態の接続構造体(I)を製造する方法の例を詳述する。
本発明の多孔質状金属層(C)の形成において、金属微粒子分散材(E1)からなるペースト状物又は成型体を基板(又はリードフレーム)上に塗布(若しくはパターニング)又は配置し、更にこれらのペースト状物又は成型体上に半導体素子を配置して多孔質状金属層前駆体(F)を形成した後に、加熱・焼結する際に、外周側部位(B)の空隙率がその内側に位置する中心側(A)と比較して高い構造を形成するためには、下記(a)〜(c)の条件を選択することが好ましい。
(a)基板(又はリードフレーム)上の多孔質状金属層前駆体(F)の塗布面積
基板(又はリードフレーム)上での多孔質状金属層前駆体(F)の塗布面積は、9〜225mmとするのが好ましい。該塗布面積が前記9mm以上で外周側部位(B)の空隙率がその内側に位置する中心側(A)と比較して高い多孔質状金属層(C)を得ることが可能になり、一方、該塗布面積が225mm以下で熱応力の影響が小さくなる結果、界面剥離・クラックが発生しにくくなる。
(b)多孔質状金属層前駆体(F)を焼結する際に半導体素子上部側からの加圧条件
多孔質状金属層前駆体(F)を半導体素子の上側から圧力5〜20MPaの加圧下に、焼結することが好ましい。
加圧条件は5MPa以上で外周側部位(B)の空隙率がその内側に位置する中心側(A)と比較して高い多孔質状金属層(C)を得ることが可能になり、一方、20MPaを超えると半導体素子を破損するおそれがある。
(c)多孔質状金属層前駆体(F)の焼成条件
多孔質状金属層前駆体(F)は5〜20℃/分昇温速度で昇温後、一定温度で焼成することが好ましい。該昇温速度を前記範囲とすることにより、外周側部位(B)の空隙率がその内側に位置する中心側(A)と比較して高い多孔質状金属層(C)が形成され易くなる。該昇温速度が前記20℃/分を超えると多孔質状金属層前駆体(F)が突沸しボイドが形成されるおそれがあり、前記5℃/分未満では生産性が低下する場合がある。
多孔質状金属層(C)において、外周側部位(B)の空隙率がその内側に位置する中心側(A)の空隙率と比較して高い構造が形成されるメカニズムは正確には把握されていないが、焼結の際に蒸発又は分解ガス化した有機分散媒(S)が気体状物として、中心部近傍よりは外周部近傍が相対的に多く通り抜けるために形成されると考えられる。また、金属微粒子分散材(E1)中に耐熱性樹脂(R)が含有されていると、焼結の際に半導体素子上部側から多孔質状金属層前駆体(F)が加圧されると、該樹脂は外周部近傍に押出される現象が生じるので外周側部位(B)の空隙率がその内側に位置する中心側(A)と比較して高い構造が形成される易くなると推定される。
〔2〕半導体装置(I)(第2の実施形態)
第2の実施形態の半導体装置(I)は、前記第1の実施形態の接続構造体(I)を有することを特徴とする半導体装置である。
半導体装置は、一般に半導体素子(チップ)と外線回路とを電気的に接続した装置で、プリント配線板に実装される方法では、挿入実装型、表面実装型等があり、また、外部端子の配列による分類では、外部端子が積層構造体本体の周辺に配列されているペリフェラル型、外部端子が積層構造体本体の面に配列されているエリアアレイ型等があるが、第1の実施形態の接続構造体(I)を有する半導体装置であれば、これらの種類に特に限定されることなく、第2の実施形態の半導体装置(I)に含まれる。
〔3〕接続構造体(第3の実施形態)
以下に第3の実施形態の〔3−1〕接続構造体(II)、及び〔3−2〕該接続構造体(II)の製造方法について記載する。
〔3−1〕接続構造体(II)(第3の実施形態)
本発明の第3の実施形態の接続構造体(II)は、半導体素子の裏面電極と、基板又はリードフレームとを接続するための接続構造体(II)であって、少なくとも半導体素子の裏面電極に緻密銅層(D1)、及び多孔質状銅層(D2)がこの順に接するように設けられていて、
緻密銅層(D1)の空隙率が1%以下であり、多孔質状銅層(D2)の空隙率が2〜15%である、ことを特徴とする。
第3の実施形態に係る接続構造体(II)20は、図5に示すように、半導体素子22の裏面電極23と基板24のパッド25とを、裏面電極23に接するように空隙率が1%以下の緻密銅層(D1)27、及び該緻密銅層(D1)に接するように、内部に多数の空孔を有し、空隙率が2〜15%の多孔質状銅層(D2)26が設けられている接続構造体である。
半導体素子20の裏面電極23は、例えば、NiまたはNi合金によりめっきされたNi層を含み、緻密銅層(D1)27は、Ni層に接するように形成されている。
第3の実施形態の接続構造体(II)は、半導体素子22と、基板24とを接続した接続構造体であるが、基板24に替えてリードフレームと半導体素子22とを接続した接続構造体であってもよい。また、接続構造体(II)は、半導体素子22と他の半導体素子とを接続した、いわゆるチップオンチップ(chip on chip)構造にも適用することもできる。
なお、第3の実施形態では、多孔質状銅層(D2)26は銅から形成されているが、銅合金から形成されるようにしてもよい。この場合、銅合金中の銅の含有量は60質量%以上とすることが好ましい。
以下、第3の実施形態に係る接続構造体(II)について説明する。
(1)緻密銅層(D1)
緻密銅層(D1)27は、半導体素子22の裏面電極23に接するように設けられ、空隙率が1%以下の銅層からなる。緻密銅層(D1)を設けることにより、半導体素子22や接合界面に発生する局所的な応力集中を緩和することができ、長期信頼性が向上する。
緻密銅層(D1)の厚みは、0.1〜10μmであることが好ましい。緻密銅層(D1)の厚みが0.1μm以上であると、貫通するピンポールの発生を防止でき、局所的な応力集中を緩和する効果がより高くなる、一方、10μm以下で、多孔質状銅層(D2)の空孔による全体にかかる応力の吸収効果がより効果的に発揮される。
(2)多孔質状銅層(D2)
多孔質状銅層(D2)は、内部に多数の空孔を有する銅層からなる。金属材料として銅を用いることにより、銀とは異なり、他の部材との密着性をより高めることができる。また、多孔質状金属層に銀を用いた場合よりも、より低い空隙率においても半導体素子の破壊を防止できるので、空隙率を低くすることができ、かつ破断強度や高温での伸びを増加させることができる。
ここで空孔は、多孔質状銅層(D2)中に形成された銅が存在しない部分であり、空孔の少なくとも一部に耐熱性樹脂(R)が充填されていてもよい。なわち、耐熱性樹脂(R)が完全に充填されている空孔も有り、全く充填されていない空孔も存在していてもよい。空孔の大きさは、平均最大幅が10〜1000nmであることが好ましい。
前記平均最大幅の下限が、10nm未満であると、多孔質状銅層(D2)を構成する銅材料が熱により膨張するとき、半導体素子、裏面電極、及び基板の線膨張率差に起因する応力が生じたときに、その応力を効率的に吸収できなくなる場合がある。一方、前記平均最大幅の上限が1000nmを超えると、導電率が低下する場合がある。空孔の平均最大幅は、以下のようにして求めることができる。多孔質状銅層(D2)の切断面中心から500μm以内を走査型電子顕微鏡(SEM)を用いて走査して画像を作成し、該画像の暗く見える空孔部分をn=20個抽出し、1空孔の最大空孔幅を測定し、n=20の最大空孔幅の平均値を「平均最大幅」とする。
多孔質状銅層(D2)は、空隙率が2〜15%である。ここでいう空隙率は、本発明において、多孔質状金属層(C)の空隙率の測定は、多孔質状金属層の垂直方向の切断面を走査型電子顕微鏡(SEM(scanning electron microscope)、(株)日立製作所製のSEMEDX TypeN))を用いて、観察時の加速電圧は20.0kV、観察時の倍率は5000倍、動作距離(WD)は12.1mm、SEM像の種類は2次電子像で画像を作成し、該画像処理により行うことができる。画像処理ソフト(WinROOF 三谷商事(株)製)を用いて画像処理を行い、得られたSEM画像の縦10μm×横20μmを処理範囲とする。2値処理は、2つのしきい値による2値化により実施する。このとき、2つの濃度(明るさ)しきい値を、しきい値:0(最小)、100(最大)とした。測定項目は、面積率を選択した。なお、面積率は金属微粒子(M)に由来する多孔質状金属部分が含まれない部位が空隙率(%)となる。
前記空隙率が15%を超えると、接合界面での金属結合している表面積が低下するため、多孔質状銅層(D2)の破断応力や高温での伸びが低下し、シェア試験において、接合界面における接合強度が低下するおそれがある。また、前記空隙率が2%未満であると、部材間の温度変化による線膨張率差によって半導体素子に加わる応力が緩和されないため、TCT(サーマルサイクルテスト)において、半導体素子に割れが生じるおそれがある。
多孔質状銅層(D2)は、銅微粒子を焼成して形成されることが好ましい。また、多孔質状銅層(D2)には、その空孔に、第1の実施形態に記載したと同様のポリアミド、エポキシ樹脂、ポリイミド、ポリビニルピロリドン等の耐熱性樹脂(R)を含有させることができる。
銅微粒子の平均粒径(一次粒子の平均粒子径)は、1〜500nmであることが好ましい。銅微粒子の一次粒子の平均粒子径を1nm以上とすることにより、焼結後に均質な粒子径と空孔を有する多孔質状銅層(D2)を形成することが可能になる。また、銅微粒子の一次粒子の平均粒子径を500nm以下とすることで、局所的に応力が緩和されない箇所が発生するのを防止することができる。
ここで、一次粒子の平均粒子径とは、二次粒子を構成する個々の銅微粒子である一次粒子の直径の平均の意味である。該一次粒子径は、電子顕微鏡を用いて測定することができる。また、平均粒子径とは、一次粒子の数平均粒子径を意味する。一次粒子の平均粒子径が、1〜500nmの銅微粒子を全体の70質量%以上含有していることが好ましく、80質量%以上含有していることがより好まし。該銅微粒子以外に、一次粒子の粒子径が0.5〜50μmの金属微粒子を含有させることができる。
多孔質状銅層(D2)が銅微粒子を焼結して形成されることにより、空孔が銅微粒子間の隙間に形成される。
多孔質状銅層(D2)の厚さは、5〜300μmであることが好ましい。高温環境下では、半導体素子と、基板又はリードフレームの線膨張係数の差が大きくなり、半導体素子、緻密金属層、又は基板の破損が発生する場合があるので、多孔質状銅層(D2)を設けることにより、上述の線膨張の差を緩和して、このような破損を防止することが可能になる。この線膨張差の緩和が可能な範囲にて、多孔質状銅層(D2)の厚みを大きくすることが望ましい。
(3)半導体素子、及び基板又はリードフレーム
第3の実施形態に係る半導体素子、半導体素子の接合面に設けられる裏面電極、及び基板又はリードフレームは、第1の実施形態に記載した内容と同様である。
〔3−2〕接続構造体(II)(第3の実施形態)を製造する方法
第3の実施形態に係る接続構造体(II)の製造方法を例示する。尚、本発明の第3の実施形態は下記の例示方法に何ら限定されない。
まず、半導体素子22の裏面電極23であるNi層等の上に、緻密銅層(D1)7を形成する。
緻密銅層(D1)は、例えば上記Ni層等の上に銅をめっきすることにより形成することができる。次に、基板24のパッド25上に、多孔質状銅層(D2)6の材料である銅微粒子が分散媒に分散された銅微粒子分散材(E2)を塗布、パターニング等を行う。
分散媒としては、第1の実施形態に記載した有機分散媒(S)を使用することができる。
次に、基板又はリードフレーム上に供給した銅微粒子分散材(E2)の上に、半導体素子上に形成した緻密銅層(D1)を載置する。この状態で、銅微粒子分散材(E2)に含まれる銅微粒子を焼結させる。このとき、銅微粒子の粒子同士が焼結することで多孔質状銅層(D2)が形成されるとともに、銅微粒子と緻密銅層(D1)、銅微粒子と基板等におけるパッドも結合される。
銅微粒子の焼結は、還元性ガス雰囲気、不活性ガス雰囲気、又は真空中で行うことが望ましい。還元性ガス雰囲気とは水素ガス等の還元性ガスの雰囲気、不活性ガス雰囲気とは窒素などのイナートガスの雰囲気である。このような雰囲気で焼成を行うことで、緻密銅層(D1)と多孔質状銅層(D2)の酸化を防止することができ、更に、銅微粒子表面の酸化層の形成を抑制して、銅微粒子の焼結性を向上させることが可能になる。また、銅微粒子分散材(E2)に配合する分散媒の配合量、その性質によって、焼結は加圧下で行うことが望ましい場合がある。
熱処理のみでは、多孔質状銅層(D2)の著しい体積変化により、被接続体と接続面積が確保できず結合しない場合があるが、このような場合には、加圧することにより、空隙率を低くして、被接続体との接続面積を増加させて、所望の接合強度を得ることができる。
〔4〕半導体装置(II)(第4の実施形態)
第4の実施形態の半導体装置(II)は、前記第3の実施形態の接続構造体(II)を有することを特徴とする半導体装置である。
半導体装置は、一般に半導体素子(チップ)と外線回路とを電気的に接続した装置で、プリント配線板に実装される方法では、挿入実装型、表面実装型等があり、また、外部端子の配列による分類では、外部端子が積層構造体本体の周辺に配列されているペリフェラル型、外部端子が積層構造体本体の面に配列されているエリアアレイ型等があるが、第3の実施形態の接続構造体(II)を有する半導体装置であれば、これらの種類に特に限定されることなく、第4の実施形態の半導体装置(II)に含まれる。
実施例により本発明の〔1〕第1の実施形態の接続構造体、及び〔2〕第3の実施形態の接続構造体をより具体的に説明する。尚、本発明はこれらの実施例に限定されない。
先ず、本発明の第1の実施態様の実施例、比較例について説明する。
〔1〕本発明の第1の実施態様の実施例1〜6、比較例1〜15
本実施例、比較例で使用した(1)原材料、(2)焼結装置、及び(3)評価方法を以下に記載する。
(1)原材料
(i)基板
基板として、DBC基板(Cu/アルミナ/Cu)を使用した。該DBC基板において、Cu板の厚み:0.1mm/セラミック板の厚み:0.635mm/Cu板の厚み:0.1mmである。
(ii)金属微粒子分散溶液
(ii−1)金属微粒子分散溶液(1)
平均一次粒子径20nmの銅微粒子がジエチレングリコール中に80質量%の濃度で分散している銅微粒子分散溶液(1)を使用した。尚、該銅微粒子分散溶液(1)には、高分子分散剤としてポリビニルピロリドンが2質量%配合されている。
(ii−2)金属微粒子分散溶液(2)
平均一次粒子径20nmの銅微粒子がジエチレングリコール中に60質量%の濃度で分散している銅微粒子分散溶液(2)を使用した。尚、該銅微粒子分散溶液(2)には、高分子分散剤としてポリビニルピロリドンが2質量%配合されている。
(ii−3)金属微粒子分散溶液(3)
平均一次粒子径20nmの銀微粒子がオクタンジオール中に90質量%の濃度で分散している銀微粒子分散溶液(3)を使用した。尚、該銅微粒子分散溶液(3)には、高分子分散剤としてポリエチレングリコールが2質量%配合されている。
(iii)半導体素子
(iii−1)半導体素子(1)
半導体素子(1)のサイズは7mm×7mmで厚みは230μmで、その接合面はTi―Ni−Au合金でメタライズされている。半導体素子(1)は、空隙率の測定と温度サイクル試験用のサンプルを作製する際に使用した。
(iii−2)半導体素子(2)
半導体素子(2)は半導体素子(1)と同じサイズであり、多孔質状金属層の弾性率測定用に、多孔質状金属層前駆体を焼結後に半導体素子と多孔質金属層間の接合面が剥離し易いようにするために、上記メタライズはされていない半導体素子である。
(2)焼結装置
図4に示す焼結装置を用いて多孔質状金属層前駆体を以下の操作により焼結して多孔質状金属層を形成した。
図4(a)に示す、レイアップ用のプレス板12を用意して、ワーク11をそのプレス板12上にレイアップし、真空プレス機13の下熱盤14上にセットする。その後、図4(b)に示すように、チャンバー15を閉じてチャンバー15内を真空状態にする。そして、図4(c)に示すように、加圧シリンダー16により圧力を加えた状態で、ワーク11を上熱盤17と下熱盤14とで挟持して、加熱する。上記加熱、焼成により、多孔質状金属層前駆体が焼結されて多孔質状金属層が形成される。
(3)評価方法
(i)空隙率の測定
(i−1)空隙率の測定方法
本発明において、多孔質状金属層(C)の空隙率の測定は、多孔質状金属層の垂直方向の切断面を走査型電子顕微鏡(SEM(scanning electron microscope)、(株)日立製作所製のSEMEDX TypeN))を用いて、観察時の加速電圧は20.0kV、観察時の倍率は5000倍、動作距離(WD)は12.1mm、SEM像の種類は2次電子像で画像を作成し、該画像処理により行うことができる。画像処理ソフト(WinROOF 三谷商事(株)製)を用いて画像処理を行い、得られたSEM画像の縦10μm×横20μmを処理範囲とする。2値処理は、2つのしきい値による2値化により実施した。このとき、2つの濃度(明るさ)しきい値を、しきい値:0(最小)、100(最大)とした。測定項目は、面積率を選択した。なお、面積率は金属微粒子(M)に由来する多孔質状金属部分が含まれない部位が空隙率(%)となる。本発明において、上記中心側(A)の空隙率の測定は、多孔質状金属層(C)の中心側(A)の中心点近傍を測定している。
(i−2)空隙率の測定箇所
後述する多孔質状金属層(11〜61、C1−1〜15)の厚み方向の垂直方向の切断面において、該多孔質状金属層の側面側から内側に向かって該多孔質状金属層の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位(b)を除いた中心側(a)の空隙率は、前記多孔質状金属層の水平方向の切断面中心側(a)の厚み方向中間部を測定した。外周側部位(b)の空隙率は、前記多孔質状金属層の水平方向の切断面において、外周側部位(b)の厚み方向中間部を測定した。
(ii)弾性率の測定
(ii−1)弾性率の測定方法
弾性率の測定は、ISO 14577 Part 1,2,3に準拠した、押し込みヘッドを用いた連続剛性試験法(CSM)による多孔質状金属層の弾性率を測定した。測定装置として、(株)東陽テクニカ製、Nano Indenter G200を用いた。
(ii−2)弾性率の測定箇所
中心側(a)の弾性率は、後述する多孔質状金属層(12〜62、C2−1〜15)に接合している半導体素子(2)を剥離、除去した後に、該多孔質状金属層の中心側(a)の中心箇所と、中心側(a)の中心点と中心側(a)端部との中間点近傍を中心点回りにおける位相が90度ずつ離間した4箇所との計5箇所の半導体素子(2)と接合していた面の弾性率のそれぞれの測定値の平均値とした。
外周側部位(b)の弾性率は、前記多孔質状金属層に接合している半導体素子(2)を剥離、除去した後に、該多孔質状金属層の中心点回りにおける位相が90度ずつ離間した外周側部位(b)の4箇所における半導体素子(2)と接合していた面の弾性率のそれぞれの測定値の平均値とした。
(iii)温度サイクル試験(TCT(Temperature Cycling test))
半導体素子(1)が前記多孔質状金属層を介してDBC基板の銅板にそれぞれ接合したサンプルを10個、温度サイクル試験(+175℃で30分間保持と、その後−55℃で30分間保持を1サイクルとして、温度変化に対する耐性を評価するするサイクル試験)へ投入し、超音波探傷により、剥離面積が20%以上になるサイクル数を観察した。尚、超音波探傷による剥離面積の観察には、基板のパッド部と多孔質状金属層間の面積、及び多孔質状金属層と半導体素子間の面積の双方が含まれる。信頼性の評価基準は下記の通りである。
A:TCT3000サイクル以上
B:TCT1000サイクル以上、3000サイクル未満
C:TCT700以上、1000サイクル未満
D:TCT700サイクル未満
[実施例1]
(1)多孔質状金属層前駆体(1)、(2)の形成
DBC基板の銅板上に、10mm×10mmで厚み350μmの金属微粒子分散溶液(1)からなる成形体をそれぞれ配置し、更に該成形体上に半導体素子(1)を配置して、空隙率測定用(1個)と、温度サイクル試験用(10個)の計11個の多孔質状金属層前駆体(1)を形成した。
また、DBC基板の銅板上に、10mm×10mmで厚み350μmの金属微粒子分散溶液(1)からなる成形体を配置し、更に該成形体上に半導体素子(2)を配置して、弾性率測定用の多孔質状金属層前駆体(2)を形成した。
(2)多孔質状金属層(11)、(12)の形成
前記多孔質状金属層前駆体(1)に半導体素子(1)がそれぞれ配置され、前記多孔質状金属層前駆体(2)に半導体素子(2)が配置されたDBC基板をそれぞれ図4に示す焼結装置を使用し、以下に記載する通りに多孔質状金属層前駆体の加熱・焼結を行った。
前記半導体素子(1)、(2)上にそれぞれ厚み30μmの離型材(PTFEシート)を3枚重ねて、減圧雰囲気下(真空圧力1kPa)で、上熱盤で半導体素子の上側から圧力5.0MPaで加圧しながら、同時に10℃/分の昇温速度で加熱を開始し、300℃まで昇温後、該温度で20分間保持した。その後、冷却して除荷した。
上記焼結により、半導体素子(1)、(2)をそれぞれ配置した多孔質状金属層前駆体(1)、(2)から多孔質状金属層(11)、(12)を形成すると共に、半導体素子(1)、(2)をこれらの多孔質状金属層を介してDBC基板の銅板にそれぞれ接合した。
尚、空隙率測定用に使用した多孔質状金属層(11)の厚みは203μmであった。
上記多孔質状金属層(11)、(12)について、下記の評価を行った。
(3)評価
(i)空隙率の測定
(i−1)中心側(a)と外周側部位(b)の空隙率の測定
多孔質状金属層(11)の厚みの約1/2の位置を垂直方向に切断して、前記の通り、中心側(a)の5点と、外周側部位(b)の4点の測定を行った。
測定値の平均値を表1に示す。
(i−2)多孔質状金属層(11)の側面から内側に向かう8箇所の空隙率の測定
前記多孔質状金属層(11)の切断面において、側面側から内側に向かって50μmの間隔で350μmまでと、側面から3400μm、3500μmの位置の空隙率の測定を行った。結果を表2に、表2の結果を図3にプロットした。表2、及び図3に示す通り、外周側部位(b)においては、多孔質状金属層(11)の側面からほぼ厚みに相当位置まで空隙率が高くなっていることが確認され、中心側(a)の空隙率はほぼ一定値になっていることが確認された。
(ii)弾性率の測定
前記焼結して得られた多孔質状金属層(12)を半導体素子(2)から剥離して、多孔質状金属層(12)表面側から外周側部位(b)と、中心側(a)の弾性率を測定した。結果を表1に示す。
(iii)温度サイクル試験(TCT)
DBC基板の銅板上に多孔質状金属層(11)が形成された、10個のサンプルについて、温度サイクル試験を行った。
上記(i)〜(iii)の結果を表1にまとめて示す。
[実施例2]
(1)多孔質状金属層前駆体(1)、(2)の形成と、多孔質状金属層(21)、(22)の形成
半導体素子(1)、(2)をそれぞれ使用し、多孔質状金属層前駆体(1)、(2)を加熱・焼結する際に、これらの半導体素子上側から圧力7.5MPaで加圧した以外は実施例1に記載したと同様の加熱・焼成条件で焼結して、半導体素子(1)、(2)をそれぞれ多孔質状金属層(21)、(22)を介してDBC基板の銅板に接合した。
該多孔質状金属層(21)、(22)について、下記の評価を行った。
(2)評価
(i)中心側(a)と外周側部位(b)の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(21)について中心側(a)と外周側部位(b)の空隙率の測定を行った。
(ii)中心側(a)と外周側部位(b)の弾性率の測定
実施例1に記載したと同様に、多孔質状金属層(22)について、中心側(a)と外周側部位(b)の弾性率の測定を行った。
(iii)温度サイクル試験(TCT)
実施例1に記載したと同様に、DBC基板の銅板上に多孔質状金属層(21)が形成された、10個のサンプルについて温度サイクル試験を行った。
上記(i)〜(iii)の結果を表1にまとめて示す。
[実施例3]
(1)多孔質状金属層前駆体(1)、(2)の形成
実施例1に記載したと同様に、DBC基板の銅板上に、金属微粒子分散溶液(1)からなる成型体をそれぞれ配置し、更に該成型体上に半導体素子(1)、(2)をそれぞれ配置して、11個の多孔質状金属層前駆体(1)と、1個の多孔質状金属層前駆体(2)をそれぞれ形成した。
(2)多孔質状金属層(31)、(32)の形成
半導体素子(1)と、半導体素子(2)をそれぞれ使用し、多孔質状金属層前駆体(1)、(2)を加熱・焼結する際に、これらの半導体素子の上側から圧力10.0MPaで加圧した以外は実施例1に記載したと同様の加熱・焼成条件で焼結して、多孔質状金属層前駆体(1)、(2)から多孔質状金属層(31)、(32)を形成すると共に、半導体素子(1)、(2)をこれらの多孔質状金属層を介してDBC基板の銅板にそれぞれ接合した。尚、空隙率測定用に使用した多孔質状金属層(31)の厚みは151μmであった。
該多孔質状金属層(31)、(32)について、下記の評価を行った。
(3)評価
上記実施例3で得られた多孔質状金属層(31)の厚みの約1/2の位置を垂直方向に切断した中心部断面、外周側断面を走査電子顕微鏡(SEM)で得られた画像を撮影して画像処理した写真を図1、2にそれぞれ示す。倍率は、図1、2共に3000倍である。
(i)空隙率の測定
(i−1)中心側(a)と外周側部位(b)の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(31)について中心側(a)と外周側部位(b)の空隙率の測定を行った。
(i−2)多孔質状金属層(31)の側面から内側に向かう8箇所の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(31)の側面から内側に向かって50μmの間隔で350μmまでと、側面から3400μm、3500μmの位置の空隙率の測定を行った。結果を表2に、表2の結果を図3にプロットした。表2、及び図3に示す通り、外周側部位(b)においては、多孔質状金属層(31)の切断面において、側面側からほぼ厚みに相当位置まで空隙率が高くなっていることが確認され、中心側(a)の空隙率はほぼ一定値になっていることが確認された。
(ii)中心側(a)と外周側部位(b)の弾性率の測定
実施例1に記載したと同様に、多孔質状金属層(32)について、中心側(a)と外周側部位(b)の弾性率の測定を行った。
(iii)温度サイクル試験(TCT)
実施例1に記載したと同様に、DBC基板の銅板上に多孔質状金属層(31)が形成された、10個のサンプルについて温度サイクル試験を行った。
上記(i)〜(iii)の結果を表1にまとめて示す。
[実施例4]
(1)多孔質状金属層前駆体(1)、(2)の形成と、多孔質状金属層(41)、(42)の形成
半導体素子(1)、(2)をそれぞれ使用し、多孔質状金属層前駆体(1)、(2)を加熱・焼結する際に、これらの半導体素子上側から圧力12.5MPaで加圧した以外は実施例1に記載したと同様の加熱・焼成条件で焼結して、半導体素子(1)、(2)をそれぞれ多孔質状金属層(41)、(42)を介してDBC基板の銅板に接合した。
該多孔質状金属層(41)、(42)について、下記の評価を行った。
(2)評価
(i)中心側(a)と外周側部位(b)の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(41)について中心側(a)と外周側部位(b)の空隙率の測定を行った。
(ii)中心側(a)と外周側部位(b)の弾性率の測定
実施例1に記載したと同様に、多孔質状金属層(42)について、中心側(a)と外周側部位(b)の弾性率の測定を行った。
(iii)温度サイクル試験(TCT)
実施例1に記載したと同様に、DBC基板の銅板上に多孔質状金属層(41)が形成された、10個のサンプルについて温度サイクル試験を行った。
上記(i)〜(iii)の結果を表1にまとめて示す。
[実施例5]
(1)多孔質状金属層前駆体(1)、(2)の形成
実施例1に記載したと同様に、DBC基板の銅板上に、金属微粒子分散溶液(1)からなる成型体をそれぞれ配置し、更に該成型体上に半導体素子(1)、(2)をそれぞれ配置して、11個の多孔質状金属層前駆体(1)と、1個の多孔質状金属層前駆体(2)をそれぞれ形成した。
(2)多孔質状金属層(51)、(52)の形成
加熱炉内で多孔質状金属層前駆体(1)、(2)を加熱・焼結する際に、これらの半導体素子上側から圧力13.0MPaで加圧した以外は実施例1に記載したと同様の加熱・焼成条件で焼結して、多孔質状金属層(51)、(52)を形成すると共に、半導体素子(1)、(2)をこれらの多孔質状金属層を介してDBC基板上の銅板にそれぞれ接合した。
尚、空隙率測定用に使用した多孔質状金属層(51)の厚みは102μmであった。
該多孔質状金属層(51)、(52)について、下記の評価を行った。
(3)評価
(i)空隙率の測定
(i−1)中心側(a)と外周側部位(b)の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(51)について中心側(a)と外周側部位(b)の空隙率の測定を行った。
(i―2)多孔質状金属層(31)の側面から内側に向かう8箇所の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(51)の側面から内側に向かって50μmの間隔で350μmまでと、側面から3400μm、3500μmの位置の空隙率の測定を行った。結果を表2に、表2の結果を図3にプロットした。表2、及び図3に示す通り、外周側部位(b)においては、多孔質状金属層(51)の側面からほぼ厚みに相当位置まで空隙率が高くなっていることが確認され、中心側(a)の空隙率はほぼ一定値になっていることが確認された。
(ii)中心側(a)と外周側部位(b)の弾性率の測定
実施例1に記載したと同様に、多孔質状金属層(52)について、中心側(a)と外周側部位(b)の弾性率の測定を行った。
(iii)温度サイクル試験(TCT)
実施例1に記載したと同様に、DBC基板の銅板上に多孔質状金属層(51)が形成された、10個のサンプルについて温度サイクル試験を行った。
上記(i)〜(iii)の結果を表1にまとめて示す。
[実施例6]
(1)多孔質状金属層前駆体(E1)、(E2)の形成と、多孔質状金属層(61)、(62)の形成
実施例6において、DBC基板の銅板上に開口径が10mm×10mmで350μm厚のメタルマスクとスキージを使用して、金属微粒子分散溶液(3)を印刷して、空隙率測定用(1個)、温度サイクル試験用(10個)、弾性率測定用(1個)の計12個のサンプルを作製した。
その後、前記11個のサンプルの印刷部上に半導体素子(1)をそれぞれ配置して、多孔質状金属層前駆体(E1)を得た。
一方、前記1個のサンプルの印刷部上に半導体素子(2)を配置して、多孔質状金属層前駆体(E2)を得た。
これらの前駆体(E1)、(E2)がそれぞれ形成されたDBC基板を真空プレス機の下熱盤上に配置して、半導体素子(1)、(2)上に実施例1に記載したと同様に離型材(PTFEシート)を配置し、大気雰囲気下で、上熱盤で半導体素子(1)、(2)の上側からそれぞれ表1に示す圧力で加圧しながら、10℃/分の昇温速度で加熱を開始し、350℃まで昇温後、該温度で5分間保持した。その後、冷却して除荷し、多孔質状金属層(61)、(62)を得た。
(2)評価
(i)中心側(a)と外周側部位(b)の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(61)について中心側(a)と外周側部位(b)の空隙率の測定を行った。
(ii)中心側(a)と外周側部位(b)の弾性率の測定
実施例1に記載したと同様に、多孔質状金属層(62)について、中心側(a)と外周側部位(b)の弾性率の測定を行った。
(iii)温度サイクル試験(TCT)
実施例1に記載したと同様に、DBC基板の銅板上に多孔質状金属層(61)が形成された、10個のサンプルについて温度サイクル試験を行った。
上記(i)〜(iii)の結果を表1にまとめて示す。
Figure 0005718536
Figure 0005718536
[比較例1〜5]
(1)多孔質状金属層前駆体(1)、(2)の形成と、多孔質状金属層(C1−1〜5)、(C2−1〜5)の形成
比較例1〜5において、半導体素子(1)、(2)をそれぞれ使用して、実施例1に記載したと同様に多孔質状金属層前駆体(1)、(2)を形成し、加熱・焼結する際に、これらの半導体素子上側から表3に示す通りに、それぞれ加圧した以外は実施例1に記載したと同様の加熱・焼成条件で焼結して、半導体素子(1)、(2)を多孔質状金属層(C1−1〜5)、(C2−1〜5)をそれぞれ介してDBC基板の銅板に接合した。
得られた多孔質状金属層(C1−1〜5)、(C2−1〜5)について下記の評価を行った。
(2)評価
(i)中心側(a)と外周側部位(b)の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(C1−1〜5)について中心側(a)と外周側部位(b)の空隙率の測定を行った。
(ii)中心側(a)と外周側部位(b)の弾性率の測定
実施例1に記載したと同様に、多孔質状金属層(C2−1〜5)について、中心側(a)と外周側部位(b)の弾性率の測定を行った。
(iii)温度サイクル試験(TCT)
実施例1に記載したと同様に、DBC基板の銅板上に多孔質状金属層(C1−1〜5)が形成された、10個のサンプルについて温度サイクル試験を行った。
上記(i)〜(iii)の結果を表3にまとめて示す。
Figure 0005718536
[比較例6〜15]
(1)多孔質状金属層前駆体の形成(C1)、(C2)と、多孔質状金属層(C1−6〜15)、(C2−6〜15)の形成
比較例6〜15において、DBC基板の銅板上に開口径が10mm×10mmで350μm厚のメタルマスクとスキージを使用して、金属微粒子分散溶液(2)を印刷した。
前記金属微粒子分散溶液(2)が印刷されたDBC基板を加熱炉内に配置して、窒素ガス雰囲気下で、それぞれ100℃で60分間予備乾燥を行い、その後、乾燥処理された印刷部上に半導体素子(1)、(2)をそれぞれ配置して、多孔質状金属層前駆体(C1)、(C2)を得た。
前記前駆体が形成されたDBC基板を真空プレス機の下熱盤上に配置して、実施例1に記載したと同様に半導体素子上に離型材(PTFEシート)を配置し、減圧雰囲気下(真空圧力1kPa)で、上熱盤で半導体素子(1)、(2)の上側からそれぞれ表4、5に示す圧力で加圧しながら、10℃/分の昇温速度で加熱を開始し、300℃まで昇温後、該温度で20分間保持した。その後、冷却して除荷して、半導体素子(C1)、(C2)を多孔質状金属層(C1−6〜15)、(C2−6〜15)をそれぞれ介してDBC基板の銅板に接合した。得られた多孔質状金属層(C1−6〜15)、(C2−6〜15)について下記の評価を行った。
(2)評価
(i)中心側(a)と外周側部位(b)の空隙率の測定
実施例1に記載したと同様に、多孔質状金属層(C1−6〜15)について中心側(a)と外周側部位(b)の空隙率の測定を行った。
(ii)中心側(a)と外周側部位(b)の弾性率の測定
実施例1に記載したと同様に、多孔質状金属層(C2−6〜15)について、中心側(a)と外周側部位(b)の弾性率の測定を行った。
(iii)温度サイクル試験(TCT)
実施例1に記載したと同様に、DBC基板の銅板上に多孔質状金属層(C1−6〜15)が形成された、10個のサンプルについて温度サイクル試験を行った。
上記(i)〜(iii)の結果を表4、5にまとめて示す。
Figure 0005718536
Figure 0005718536
[評価のまとめ]
表1〜表5の結果から、本発明の接続構造体における基板上の基板(又はリードフレーム)と半導体素子を接合している多孔質状金属層(C)の外周側部位(B)は中心側(A)と比較して空隙率が高いので、半導体素子への機械的応力、熱応力を吸収して半導体素子の破損を防止して、接続構造体の信頼性を向上することが可能なことが確認された。
〔2〕本発明の第2の実施態様の実施例7〜11、比較例16〜18
本実施例、比較例で使用した(1)原材料、(2)評価方法を以下に記載する。
(1)原材料
(i)銅ナノペーストの調製
エチレングリコール15gとエリスリトール5gからなる分散媒に、平均一次粒子径50nmの銅微粒子80gを配合し、乳鉢を用いて十分混合して銅ナノペーストを得た。
(ii)基板
基板として、厚さ0.635mmのセラミック(AlN)板の両面に厚さ0.1mmの銅板を接合させたDBC基板を用いた。
(iii)半導体素子
サーマルサイクルテスト評価用の7mm×7mmで厚みが230μmの半導体素子、及びシェア試験評価用の3.2mm×3.2mmで厚みが230μmの半導体素子は、共にその裏面電極がTi層及びNi層の順にメタライズして形成されている。また、半導体素子の裏面電極と反対の面には、ワイヤボンディングするために、パッドが設けられている。
(2)評価方法
(i)空隙率の測定
実施例、比較例で得られた接続構造体を二分するように垂直に切断し、緻密銅層および多孔質状銅層の切断面中心から500μm以内を走査型電子顕微鏡(SEM(scanning electron microscope)、(株)日立製作所製のSEMEDX TypeN))を用いて、観察時の加速電圧は20.0kV、観察時の倍率は5000倍、動作距離(WD)は12.1mm、SEM像の種類は2次電子像で画像を作成し、該画像処理により行うことができる。画像処理ソフト(WinROOF 三谷商事(株)製)を用いて画像処理を行い、得られたSEM画像の縦10μm×横20μmを処理範囲とする。2値処理は、2つのしきい値による2値化により実施した。このとき、2つの濃度(明るさ)しきい値を、しきい値:0(最小)、100(最大)とした。測定項目は、面積率を選択した。なお、面積率は金属微粒子(M)に由来する多孔質状金属部分が含まれない部位が空隙率(%)となる。
(ii)シェア試験
下記方法により、接続構造体サンプルの半導体素子部に水平方向にせん断力をかけてシェア試験を行った。
実施例、比較例で得られた接続構造体サンプルについて、DBC基板の銅板上における半導体素子の外周部からはみ出している多孔質状銅層部分を削り取る加工を行い、シェア強度評価用のサンプルを作製した。シェア試験装置として、テイジ・ジャパン(株)製、「万能型ボンドテスター、型式:シリーズ4000」を用いた。シェアツールは、多孔質状銅層と緻密銅層との界面より50μm高い位置に設置し、シェアツールの送り速度は50μm/secとし、半導体素子を横から水平に方向にせん断力を与えた。
評価基準は、シェア強度が半導体素子の外径面積(3.2mm×3.2mm)に対し50MPa未満の場合を試験不良サンプルとし、50MPa以上を試験成功サンプルとして、試験成功サンプルの割合を求めた。
(iii)サーマルサイクルテスト(TCT試験)
実施例、比較例で得られた接続構造体サンプルについて、−55℃で30分保持した後、175℃まで昇温して30分保持するサイクルを1000サイクル繰り返すサーマルサイクル試験を行った。超音波映像装置(SAT:scanning acoustic tomograph、日立建機(株)製、装置名:mi-scope)を用いて、各接続構造体サンプルの、内部ボイド、クラック、剥離などの欠陥を、超音波非破壊で映像化して観察を行った。該装置で反射法を用いた場合、欠陥部分や界面は白く見える。
評価基準として、剥離面積が接合面積の20%以上の場合を試験不良サンプルとし、剥離面積が接合面積の20%未満の場合を試験成功サンプルとして、試験成功サンプルの割合を求めた。
[実施例7]
半導体素子の裏面電極の最表層であるNi層の上に、銅をめっきすることにより、厚さ2μmの緻密銅層を形成した。TCT評価用とシェア試験評価用に用意した各DBC基板の銅板上に、上記銅ナノペーストを、TCT評価用の場合は開口7mm×7mmのスペーサーを用いて、シェア試験評価用の場合は5mm×5mmのスペーサーを用いて、厚さ350μmになるようそれぞれ印刷し、その上に、半導体素子に形成した緻密銅層を載置した。
その後、得られたサンプルを加熱、焼成して、銅ナノペーストに含まれていた銅微粒子を焼結させて、厚み98μmの多孔質状銅層を形成するとともに、半導体素子をDBC基板に接合して、実施例7の接続構造体サンプルを得た。上記焼結は、真空中で、半導体素子の上側から10MPaの加圧下に、常温から10℃/minで昇温し、300℃到達後20分間、加熱することにより行った。緻密銅層の空隙率は1%、多孔質状銅層の空隙率は15%であった。
[実施例8]
焼結を、真空中で、20MPaの加圧下に、常温から10℃/minで昇温し、350℃到達後60分間、加熱した以外は、実施例7と同様にして、実施例8に係る接続構造体サンプルを得た。緻密銅層の空隙率は1%、多孔質状銅層の空隙率は2%であった。
[実施例9]
緻密銅層の厚みを10μm、多孔質状銅層の厚みを90μmとした以外は、実施例7と同様にして、実施例9の接続構造体サンプルを得た。
[実施例10]
緻密銅層の厚みを11μm、多孔質状銅層の厚みを98μmとした以外は、実施例7と同様にして、実施例10の接続構造体サンプルを得た。
[実施例11]
緻密銅層の厚さを0.1μm、多孔質状銅層の厚みを98μmとした以外は、実施例7と同様にして、実施例11の接続構造体サンプルを得た。
[比較例16]
多孔質状銅層の空隙率を15%とした以外は、実施例7と同様にして、比較例16に係る接続構造体サンプルを得た。
[比較例17]
緻密銅層の空隙率を5%とした以外は、実施例7と同様にして、比較例17の接続構造体サンプルを得た。
[比較例18]
焼結を、真空中で、5MPaの加圧下に、常温から10℃/minで昇温し、300℃到達後20分間、加熱する条件で行った以外は、実施例7と同様にして、比較例18の接続構造体サンプルを得た。多孔質状銅層の空隙率は20%であった。
実施例7〜11、及び比較例16〜18で得られた結果を表6にまとめて示す。
Figure 0005718536
[評価のまとめ]
実施例7〜11では、接続構造体サンプルが空隙率2〜15%の多孔質状銅層(D2)と、空隙率1%以下の緻密銅層(D1)とを有しているためシェア試験、TCTともに良好な結果となった。これに対して、比較例16では、多孔質状銅層の空隙率が2〜15%であるが、緻密銅層が存在しないため、界面に局所的な応力が集中し、TCTが劣る結果となった。また、比較例17では、緻密銅層の空隙率が5%と高く、緻密銅層にピンホールがあるため、界面に局所的な応力が集中しTCTが劣る結果となった。また、比較例18では、多孔質状銅層の空隙率が20%と高いため、シェア試験が劣る結果となった。
以上より、第3の実施形態の接続構造体によれば、多孔質状銅層(D2)の空隙率が2〜15%以上であるため、接続界面での金属結合する表面積が増加や、多孔質状銅層(D2)の破断強度や高温での伸びが増加し、多孔質状銅層(D2)内の銅微粒子間や、多孔質状銅層(D2)との接続界面での接続強度が向上することが確認された。また、多孔質状銅層(D2)に空孔が存在することで、見かけの弾性率が下がり、半導体素子にかかる応力を緩和することができ、半導体素子に割れが生じるのを防止できることが確認された。
更に、半導体素子の裏面電極に接するように空隙率が1%以下の緻密銅層(D1)が形成されていると、半導体素子や接合界面に発生する局所的な応力を緩和することができ、長期信頼性が向上することが確認された。
11 ワーク
12 プレス板空隙率
13 真空プレス機
14 下熱盤
15 チャンバー
16 加圧シリンダー
17 上熱盤
20:接続構造体
22:半導体素子
23:裏面電極
24:基板
25:パッド
26:多孔質状銅層
27:緻密銅層

Claims (14)

  1. 半導体素子の裏面電極と、基板又はリードフレームを接続するため接続構造体(I)であって、少なくとも半導体素子の裏面電極に多孔質金属層(C)が接するように設けられていて、前記多孔質状金属層(C)の側面から内側に向かって該多孔質状金属層(C)の厚みに相当する距離の位置に形成される断面部より外方領域の外周側部位(B)における厚み方向中間部の空隙率と、該外周側部位(B)を除いた中心側(A)の中心点近傍の空隙率の比[(B)/(A)]が1.10〜1.60であることを特徴とする、接続構造体。
  2. 前記多孔質状金属層(C)における、中心側(A)の中心点近傍の空隙率が10.5〜20.0%であることを特徴とする、請求項1に記載の接続構造体。
  3. 前記多孔質状金属層(C)における、外周側部位(B)の半導体素子との接合層の弾性率と、中心側(A)の半導体素子との接合層の弾性率の比[(B)/(A)]が0.75〜0.95であることを特徴とする、請求項1又は2に記載の接続構造体。
  4. 前記多孔質状金属層(C)における、中心側(A)の半導体素子との接合層の弾性率が49.0〜75.0GPaであることを特徴とする、請求項1から3のいずれかに記載の接続構造体。
  5. 前記多孔質状金属層(C)が平均粒子径1〜500nmの金属微粒子(M1)を含む金属微粒子(M)が有機分散媒(S)に分散された金属微粒子分散材(E1)を焼結させて形成された層であることを特徴とする、請求項1から4のいずれかに記載の接続構造体。
  6. 前記金属微粒子(M)が銅、金、銀、ニッケル、及びコバルトの中から選択される1種又は2種以上であることを特徴とする、請求項5に記載の接続構造体。
  7. 前記多孔質状金属層(C)における、外周側部位(B)の多孔質状金属層内の少なくとも一部に、耐熱性樹脂(R)が充填されていることを特徴とする、請求項1から6のいずれかに記載の接続構造体。
  8. 前記請求項1から請求項7のいずれかに記載の接続構造体(I)を有することを特徴とする、半導体装置。
  9. 半導体素子の裏面電極と、基板又はリードフレームとを接続するための接続構造体(II)であって、
    少なくとも半導体素子の裏面電極に緻密銅層(D1)、及び多孔質状銅層(D2)がこの順に接するように設けられていて、
    緻密銅層(D1)の空隙率が1%以下であり、多孔質状銅層(D2)の空隙率が2〜15%であることを特徴とする、接続構造体。
  10. 前記緻密銅層(D1)の厚みが0.1〜10μmであることを特徴とする、請求項9に記載の接続構造体。
  11. 前記多孔質状銅層(D2)内の少なくとも一部に、耐熱性樹脂(R)が充填されていることを特徴とする、請求項9又は10に記載の接続構造体。
  12. 前記多孔質状銅層(D2)は、銅微粒子(P)が分散媒に分散された銅微粒子分散材(E2)を焼結して形成された層であり、該銅微粒子分散材(E2)における銅微粒子(P)の平均一次粒子径が1〜500nmであることを特徴とする、請求項9から11のいずれかに記載の接続構造体。
  13. 前記半導体素子の裏面電極が、Ni又はNi合金によりめっきされたNi層であることを特徴とする、請求項9から12のいずれかに記載の接続構造体。
  14. 前記請求項9から13のいずれかに記載の接続構造体(II)を有することを特徴とする、半導体装置。
JP2014543691A 2013-02-22 2014-02-24 接続構造体、及び半導体装置 Active JP5718536B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014543691A JP5718536B2 (ja) 2013-02-22 2014-02-24 接続構造体、及び半導体装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2013032791 2013-02-22
JP2013032791 2013-02-22
JP2013073170 2013-03-29
JP2013073170 2013-03-29
PCT/JP2014/054343 WO2014129626A1 (ja) 2013-02-22 2014-02-24 接続構造体、及び半導体装置
JP2014543691A JP5718536B2 (ja) 2013-02-22 2014-02-24 接続構造体、及び半導体装置

Publications (2)

Publication Number Publication Date
JP5718536B2 true JP5718536B2 (ja) 2015-05-13
JPWO2014129626A1 JPWO2014129626A1 (ja) 2017-02-02

Family

ID=51391404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014543691A Active JP5718536B2 (ja) 2013-02-22 2014-02-24 接続構造体、及び半導体装置

Country Status (3)

Country Link
EP (1) EP2960930A4 (ja)
JP (1) JP5718536B2 (ja)
WO (1) WO2014129626A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016189952A1 (ja) * 2015-05-22 2016-12-01 株式会社村田製作所 電子部品

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014114096A1 (de) 2014-09-29 2016-03-31 Danfoss Silicon Power Gmbh Sinterwerkzeug für den Unterstempel einer Sintervorrichtung
DE102014114093B4 (de) * 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102014114097B4 (de) 2014-09-29 2017-06-01 Danfoss Silicon Power Gmbh Sinterwerkzeug und Verfahren zum Sintern einer elektronischen Baugruppe
DE102014114095B4 (de) 2014-09-29 2017-03-23 Danfoss Silicon Power Gmbh Sintervorrichtung
CN107949447B (zh) * 2015-09-07 2020-03-03 日立化成株式会社 接合用铜糊料、接合体的制造方法及半导体装置的制造方法
JP6704322B2 (ja) * 2015-09-30 2020-06-03 日東電工株式会社 シートおよび複合シート
WO2017057429A1 (ja) * 2015-09-30 2017-04-06 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP2017069558A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
WO2017057485A1 (ja) * 2015-09-30 2017-04-06 日東電工株式会社 シートおよび複合シート
JP2017069559A (ja) * 2015-09-30 2017-04-06 日東電工株式会社 パワー半導体装置の製造方法
JP6858520B2 (ja) 2015-09-30 2021-04-14 日東電工株式会社 加熱接合用シート、及び、ダイシングテープ付き加熱接合用シート
JP2017066485A (ja) 2015-09-30 2017-04-06 日東電工株式会社 シートおよび複合シート
JP6796937B2 (ja) * 2016-03-16 2020-12-09 日東電工株式会社 接合体の製造方法
JP6448852B2 (ja) * 2016-04-06 2019-01-09 三菱電機株式会社 電力用半導体装置
JP6684185B2 (ja) * 2016-08-18 2020-04-22 古河電気工業株式会社 半導体デバイス及びその製造方法
JP6930077B2 (ja) * 2016-09-02 2021-09-01 株式会社リコー 積層体、発光装置、光源ユニット、レーザ装置、点火装置
US20180138110A1 (en) * 2016-11-17 2018-05-17 Texas Instruments Incorporated Enhanced Adhesion by Nanoparticle Layer Having Randomly Configured Voids
US10385469B2 (en) * 2017-09-11 2019-08-20 Toyota Motor Engineering & Manufacturing North America, Inc. Thermal stress compensation bonding layers and power electronics assemblies incorporating the same
CN111771090A (zh) * 2018-02-26 2020-10-13 国立大学法人东海国立大学机构 热交换器、制冷机和烧结体
JP7228577B2 (ja) * 2018-04-27 2023-02-24 日東電工株式会社 半導体装置製造方法
TW202034478A (zh) * 2019-02-04 2020-09-16 日商索尼半導體解決方案公司 電子裝置
US10914018B2 (en) * 2019-03-12 2021-02-09 Infineon Technologies Ag Porous Cu on Cu surface for semiconductor packages
JP2022133480A (ja) * 2019-05-29 2022-09-14 ローム株式会社 半導体装置
JP7351134B2 (ja) * 2019-08-08 2023-09-27 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2022133735A (ja) * 2021-03-02 2022-09-14 三菱マテリアル株式会社 プリフォーム層付きの接合用シート及び接合体の製造方法並びにプリフォーム層付きの被接合部材
DE112022000219T5 (de) 2021-07-16 2023-08-17 Fuji Electric Co., Ltd. Halbleitervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2011249257A (ja) * 2010-05-31 2011-12-08 Hitachi Ltd 焼結銀ペースト材料及び半導体チップ接合方法
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01191452A (ja) * 1988-01-27 1989-08-01 Hitachi Ltd 半導体装置
JPH07169908A (ja) 1991-05-18 1995-07-04 Fuji Electric Co Ltd はんだ付け方法、半導体装置の製造方法及び複合はんだ板
JP2006059904A (ja) 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2008085097A (ja) * 2006-09-28 2008-04-10 Kyocera Corp 半田ボールおよびその製造方法
JP2008153470A (ja) 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
CN101578694B (zh) * 2006-12-27 2011-07-13 松下电器产业株式会社 导电性凸块及其形成方法和半导体装置及其制造方法
JP5363839B2 (ja) * 2008-05-12 2013-12-11 田中貴金属工業株式会社 バンプ及び該バンプの形成方法並びに該バンプが形成された基板の実装方法
DE102008039828A1 (de) 2008-08-27 2010-03-04 W.C. Heraeus Gmbh Steuerung der Porosität von Metallpasten für den druckfreien Niedertemperatursinterprozess
JP5449958B2 (ja) 2009-09-30 2014-03-19 株式会社日立製作所 半導体装置と接続構造及びその製造方法
JP2011165871A (ja) * 2010-02-09 2011-08-25 Denso Corp 電子装置およびその製造方法
JP5416153B2 (ja) * 2010-03-18 2014-02-12 古河電気工業株式会社 導電性ペースト、及びその製造方法、並びに導電接続部材
EP2560197A4 (en) * 2010-03-19 2016-04-27 Furukawa Electric Co Ltd CONDUCTIVE CONNECTING ELEMENT AND METHOD FOR MANUFACTURING THE SAME
DE102010063021A1 (de) * 2010-12-14 2012-06-14 Robert Bosch Gmbh Elektronische Baugruppe mit verbesserter Sinterverbindung
KR101963801B1 (ko) * 2011-03-29 2019-08-01 한국과학기술연구원 전도성 잉크 조성물, 이의 제조 방법 및 이를 이용한 전도성 박막 제조 방법
JP2013041884A (ja) * 2011-08-11 2013-02-28 Furukawa Electric Co Ltd:The 半導体装置
JP5863323B2 (ja) * 2011-08-11 2016-02-16 古河電気工業株式会社 半導体装置、及び半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
JP2011249257A (ja) * 2010-05-31 2011-12-08 Hitachi Ltd 焼結銀ペースト材料及び半導体チップ接合方法
JP2014029897A (ja) * 2012-07-31 2014-02-13 Hitachi Ltd 導電性接合体およびそれを用いた半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016189952A1 (ja) * 2015-05-22 2016-12-01 株式会社村田製作所 電子部品
US10917069B2 (en) 2015-05-22 2021-02-09 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
WO2014129626A1 (ja) 2014-08-28
JPWO2014129626A1 (ja) 2017-02-02
EP2960930A4 (en) 2017-07-12
EP2960930A1 (en) 2015-12-30

Similar Documents

Publication Publication Date Title
JP5718536B2 (ja) 接続構造体、及び半導体装置
Lei et al. Low-Temperature Sintering of Nanoscale Silver Paste for Attaching Large-Area $({>} 100~{\rm mm}^{2}) $ Chips
JP5041454B2 (ja) 導電接続部材
JP2013041884A (ja) 半導体装置
JP5830302B2 (ja) 加熱接合用材料、加熱接合用シート体、及び加熱接合用成形体
JP6319643B2 (ja) セラミックス−銅接合体およびその製造方法
JP6337909B2 (ja) 電子部品モジュールの製造方法
JP6989242B2 (ja) 接続構造体
JP6108987B2 (ja) 接続構造体
WO2011114751A1 (ja) 導電接続部材、及び導電接続部材の作製方法
JP2010050189A (ja) 接合材、半導体装置およびその製造方法
TWI781246B (zh) 附散熱器的功率模組用基板及附散熱器的功率模組用基板的製造方法
JPH09275166A (ja) 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法
JP2009170930A (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
EP3093882B1 (en) Electronic circuit device
EP3109222A1 (en) Ceramic circuit board
Calata et al. Sintered nanosilver paste for high-temperature power semiconductor device attachment
Bai et al. Characterization of low-temperature sintered nanoscale silver paste for attaching semiconductor devices
JP6178850B2 (ja) 接続構造体、及び半導体装置
JP4345066B2 (ja) セラミックス回路基板及びこれを用いたパワー半導体モジュール
CN109075081B (zh) 半导体装置
JP5863323B2 (ja) 半導体装置、及び半導体装置の製造方法
KR101887290B1 (ko) 접합 구조 및 전자부재 접합 구조체
JP2012124497A (ja) 半導体装置
JP6170045B2 (ja) 接合基板及びその製造方法ならびに接合基板を用いた半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150318

R151 Written notification of patent or utility model registration

Ref document number: 5718536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350