JP5799704B2 - Signal transmission circuit and signal transmission method - Google Patents
Signal transmission circuit and signal transmission method Download PDFInfo
- Publication number
- JP5799704B2 JP5799704B2 JP2011207513A JP2011207513A JP5799704B2 JP 5799704 B2 JP5799704 B2 JP 5799704B2 JP 2011207513 A JP2011207513 A JP 2011207513A JP 2011207513 A JP2011207513 A JP 2011207513A JP 5799704 B2 JP5799704 B2 JP 5799704B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- input
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
本発明は、出力回路、信号伝送回路及び信号伝送方法に関する。 The present invention relates to an output circuit, a signal transmission circuit, and a signal transmission method.
信号を送信する送信回路と、送信回路からの信号を伝送路を介して受信する受信回路との間の信号伝送を制御する信号伝送回路が知られている。特許文献１には、ＬＳＩ間の信号伝送において、信号を高速に出力するＬＶＤＳ（Low Voltage Differential Signaling）回路が開示されている。ＬＶＤＳ回路は、論理出力と、ハイインピーダンス出力とを行う。論理出力の場合とハイインピーダンス出力の場合とで電流値を変化させることにより、消費電力を低減している。
A signal transmission circuit that controls signal transmission between a transmission circuit that transmits a signal and a reception circuit that receives a signal from the transmission circuit via a transmission path is known.
特許文献２には、ＬＶＤＳ方式の信号伝送システムが開示されている。この信号送受信システムでは、データ送信時における送信データとテスト信号との可変出力部への入力が選択的に切り替えられる。可変出力部の出力レベルは、伝送路を介してテスト信号を送受信した結果に基づいて決定されている。
一般的に、送信回路において信号を出力する出力回路としてＣＭＯＳ回路が用いられている。ＣＭＯＳ回路は、電源端子と接地端子との間にＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタが直列に接続された構成を有している。高速信号を伝送する際の信号反射や波形歪み等の防止のために、伝送路は終端抵抗等により終端されている。 In general, a CMOS circuit is used as an output circuit that outputs a signal in a transmission circuit. The CMOS circuit has a configuration in which a P-channel MOS transistor and an N-channel MOS transistor are connected in series between a power supply terminal and a ground terminal. In order to prevent signal reflection and waveform distortion when transmitting a high-speed signal, the transmission path is terminated by a terminating resistor or the like.
このような信号伝送回路では、信号「１」の場合は電源から電流が流れ、信号「０」の場合には電源からの電流が流れない。このため、多ビットの信号が「０」から「１」又は「０」から「１」に変化した場合、電源ノイズが大きくなるという問題がある。 In such a signal transmission circuit, a current flows from the power source when the signal is “1”, and no current flows from the power source when the signal is “0”. For this reason, when the multi-bit signal changes from “0” to “1” or from “0” to “1”, there is a problem that power supply noise increases.
本発明は、上記の問題を背景としてなされたものであり、電源ノイズの低減を図ることができる信号伝送回路、信号伝送方法を提供することを主たる目的とする。 The present invention has been made against the background of the above problems, and has as its main object to provide a signal transmission circuit and a signal transmission method capable of reducing power supply noise.
本発明の一態様に係る出力回路は、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路とを備える。 An output circuit according to one embodiment of the present invention is input with a signal output circuit that outputs a logic signal, a current constant circuit that is provided in parallel with the signal output circuit, and that outputs the same logic signal as the signal output circuit. And a selection circuit that inputs data to either the signal output circuit or the constant current circuit and outputs a logic signal corresponding to the data.
本発明の一態様に係る信号伝送回路は、上記記載の出力回路と、終端された伝送路を介して前記出力回路と接続される入力回路とを備える。 A signal transmission circuit according to an aspect of the present invention includes the output circuit described above and an input circuit connected to the output circuit via a terminated transmission line.
本発明の他の態様に係る信号伝送方法は、入力される選択信号に応じて、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する電流一定回路のいずれか一方を選択してデータを入力し、前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する。 According to another aspect of the present invention, there is provided a signal transmission method according to any one of a signal output circuit that outputs a logic signal according to an input selection signal and a current constant circuit that outputs the same logic signal as the signal output circuit. Is selected and data is input, and a logic signal corresponding to the data is output from either the signal output circuit to which the data is input or the current constant circuit.
本発明では、電源ノイズの低減を図ることができる信号伝送回路、信号伝送方法を提供することができる。 The present invention can provide a signal transmission circuit and a signal transmission method capable of reducing power supply noise.
本発明は、送信回路と受信回路間において、伝送路を介して、高速に信号を伝送する技術に関する。本発明に係る信号伝送回路は、論理信号を出力する信号出力回路と、信号出力回路と同じ論理信号を出力する、信号出力回路と並列に設けられた電流一定回路とを有しており、いずれか一方が選択される。これにより、信号伝送回路における電源ノイズが低減される。 The present invention relates to a technique for transmitting a signal at high speed between a transmission circuit and a reception circuit via a transmission line. The signal transmission circuit according to the present invention includes a signal output circuit that outputs a logic signal, and a current constant circuit that is provided in parallel with the signal output circuit and outputs the same logic signal as the signal output circuit. Either one is selected. Thereby, power supply noise in the signal transmission circuit is reduced.
以下、本発明の実施の形態について図面を参照しながら説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. The following description explains the embodiment of the present invention, and the present invention is not limited to the following embodiment. For clarity of explanation, the following description is omitted and simplified as appropriate. Moreover, those skilled in the art can easily change, add, and convert each element of the following embodiments within the scope of the present invention.
実施の形態．
本発明の実施の形態に係る信号伝送回路について、図を参照して説明する。図１は、実施の形態に係る出力回路Ｏの構成を示す図である。図１に示すように、実施の形態に係る出力回路Ｏは、ＣＭＯＳ回路ＯＡ、電流一定回路ＯＢ、選択回路ＳＬを備えている。ＣＭＯＳ回路ＯＡ、電流一定回路ＯＢは同論理の回路であり、同じデータが入力されると同じ論理信号を出力する。
Embodiment.
A signal transmission circuit according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of an output circuit O according to the embodiment. As shown in FIG. 1, the output circuit O according to the embodiment includes a CMOS circuit OA, a constant current circuit OB, and a selection circuit SL. The CMOS circuit OA and the constant current circuit OB are circuits having the same logic, and output the same logic signal when the same data is input.
ＣＭＯＳ回路ＯＡは、入力されたデータに応じた論理信号を出力する信号出力回路である。電流一定回路ＯＢは、ＣＭＯＳ回路ＯＡと同じデータが入力された場合に、同じ論理信号を出力する。また、電流一定回路ＯＢは、電源からの電流を一定とする。電流一定回路ＯＢは、ＣＭＯＳ回路ＯＡと並列に設けられている。 The CMOS circuit OA is a signal output circuit that outputs a logic signal corresponding to input data. The constant current circuit OB outputs the same logic signal when the same data as the CMOS circuit OA is input. The constant current circuit OB keeps the current from the power source constant. The constant current circuit OB is provided in parallel with the CMOS circuit OA.
選択回路ＳＬは、入力される選択信号Ｓに応じて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれか一方に、入力データＤを入力し、当該入力データＤに応じた論理信号を出力させる。 The selection circuit SL inputs the input data D to either the CMOS circuit OA or the constant current circuit OB in accordance with the input selection signal S, and outputs a logic signal corresponding to the input data D.
ここで、図２を参照して、出力回路Ｏを用いた信号伝送回路の構成について説明する。図２に示すように、実施の形態に係る信号伝送回路は、高速信号を送信する送信側の送信回路１と、送信回路１０からの出力信号を受信する受信回路２を有する。
Here, the configuration of a signal transmission circuit using the output circuit O will be described with reference to FIG. As shown in FIG. 2, the signal transmission circuit according to the embodiment includes a
送信回路１には、複数の出力回路Ｏ１、Ｏ２、・・・、Ｏｎが設けられている。出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、それぞれＣＭＯＳ回路ＯＡ１、ＯＡ２、・・・、ＯＡｎ、電流一定回路ＯＢ１、ＯＢ２、・・・、ＯＢｎを有している。
The
受信回路２には、複数の入力回路Ｌ１、Ｌ２、・・・、Ｌｎが設けられている。送信回路１の出力回路Ｏ１、Ｏ２、・・・、Ｏｎと受信回路２の入力回路Ｌ１、Ｌ２、・・・、Ｌｎとは伝送路３を介してそれぞれ接続されている。各伝送路３は、終端抵抗Ｒ１、Ｒ２、・・・、Ｒｎの一端が接続され、それぞれ終端されている。終端抵抗Ｒ１、Ｒ２、・・・、Ｒｎの他端には、終端電圧Ｖｔｔが供給されている。
The
出力回路Ｏ１、Ｏ２、・・・、Ｏｎには、それぞれ選択信号Ｓ１、Ｓ２、・・・、Ｓｎが入力されている。出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、選択信号Ｓ１、Ｓ２、・・・、Ｓｎに応じて、入力データＤ１、Ｄ２、・・・、Ｄｎを、ＣＭＯＳ回路ＯＡ１、ＯＡ２、・・・、ＯＡ又は電流一定回路ＯＢ１、ＯＢ２、・・・、ＯＢｎのいずれか一方に入力して出力する。 Selection signals S1, S2,..., Sn are input to the output circuits O1, O2,. The output circuits O1, O2,..., On correspond to the input data D1, D2,..., Dn and the CMOS circuits OA1, OA2,. , OA or current constant circuits OB1, OB2,..., OBn are input and output.
図３は、本実施の形態に係る信号伝送回路の回路構成を示す図である。各出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、同一の構成を有している。図３では、出力回路Ｏ１のみを図示している。 FIG. 3 is a diagram illustrating a circuit configuration of the signal transmission circuit according to the present embodiment. Each output circuit O1, O2,..., On has the same configuration. In FIG. 3, only the output circuit O1 is illustrated.
図３に示すように、ＣＭＯＳ回路ＯＡは、ＰＭＯＳトランジスタＴｐ１１、ＮＭＯＳトランジスタＴｎ１１を有している。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１は、電源端子と接地端子との間に直列接続されている。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１のゲートは接続されており、この接続点ｎ１に入力データＤ１が入力される。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１の接続点ｎ２がＣＭＯＳ回路ＯＡ１の出力端子となる。 As shown in FIG. 3, the CMOS circuit OA includes a PMOS transistor Tp11 and an NMOS transistor Tn11. The PMOS transistor Tp11 and the NMOS transistor Tn11 are connected in series between the power supply terminal and the ground terminal. The gates of the PMOS transistor Tp11 and the NMOS transistor Tn11 are connected, and the input data D1 is input to this connection point n1. A connection point n2 between the PMOS transistor Tp11 and the NMOS transistor Tn11 serves as an output terminal of the CMOS circuit OA1.
電流一定回路ＯＢは、ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２２、Ｔｎ２３を有している。電源端子と接地端子との間には、ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２が直列に接続されている。また、電源端子と接地端子との間には、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３が直列に接続されている。ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３とＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２とは並列に接続されている。 The constant current circuit OB includes a PMOS transistor Tp21 and NMOS transistors Tn21, Tn22, Tn23. A PMOS transistor Tp21 and an NMOS transistor Tn22 are connected in series between the power supply terminal and the ground terminal. Further, NMOS transistors Tn21 and Tn23 are connected in series between the power supply terminal and the ground terminal. The NMOS transistors Tn21, Tn23, the PMOS transistor Tp21, and the NMOS transistor Tn22 are connected in parallel.
ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２２、Ｔｎ２３のゲートは接続されており、この接続点ｎ３に入力データＤ１が入力される。また、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３の接続点とＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２の接続点とは接続されており、この接続点ｎ４が電流一定回路ＯＢ１の出力端子となる。 The gates of the PMOS transistor Tp21 and the NMOS transistors Tn21, Tn22, Tn23 are connected, and the input data D1 is input to the connection point n3. Further, the connection point between the NMOS transistors Tn21 and Tn23 and the connection point between the PMOS transistor Tp21 and the NMOS transistor Tn22 are connected, and this connection point n4 becomes an output terminal of the current constant circuit OB1.
ＣＭＯＳ回路ＯＡ１の接続点ｎ１には、スイッチＴｓｗ１１が接続されている。ＣＭＯＳ回路ＯＡ１の接続点ｎ２には、スイッチＴｓｗ１２が接続されている。電流一定回路ＯＢ１の接続点ｎ３には、スイッチＴｓｗ２１が接続されている。電流一定回路ＯＢ１の接続点ｎ４には、スイッチＴｓｗ２２が接続されている。 A switch Tsw11 is connected to the connection point n1 of the CMOS circuit OA1. A switch Tsw12 is connected to the connection point n2 of the CMOS circuit OA1. A switch Tsw21 is connected to the connection point n3 of the constant current circuit OB1. A switch Tsw22 is connected to the connection point n4 of the constant current circuit OB1.
スイッチＴｓｗ１１、Ｔｓｗ１２、Ｔｓｗ２１、Ｔｓｗ２２は、いずれもＮＭＯＳトランジスタからなる。スイッチＴｓｗ１１、Ｔｓｗ１２の各ゲートには選択回路ＳＬ１からの出力信号が入力される。スイッチＴｓｗ２１、Ｔｓｗ２２の各ゲートには選択回路ＳＬ１から出力信号の反転信号が入力される。 All of the switches Tsw11, Tsw12, Tsw21, and Tsw22 are NMOS transistors. An output signal from the selection circuit SL1 is input to each gate of the switches Tsw11 and Tsw12. An inverted signal of the output signal is input from the selection circuit SL1 to each gate of the switches Tsw21 and Tsw22.
選択回路ＳＬ１は、入力される選択信号Ｓ１に応じて、ＣＭＯＳ回路ＯＡ１と電流一定回路ＯＢ１のいずれかを選択する。選択回路ＳＬ１により選択されたＣＭＯＳ回路ＯＡ１と電流一定回路ＯＢ１のいずれかに、入力データＤ１が入力され、これに応じた論理信号が出力される。出力回路Ｏ１から出力された信号は、入力回路Ｌ１に送られ、終端抵抗Ｒ１で終端電圧Ｖｔｔに接続されている。 The selection circuit SL1 selects either the CMOS circuit OA1 or the constant current circuit OB1 according to the input selection signal S1. Input data D1 is input to either the CMOS circuit OA1 or the constant current circuit OB1 selected by the selection circuit SL1, and a logic signal corresponding to this is output. The signal output from the output circuit O1 is sent to the input circuit L1, and is connected to the termination voltage Vtt by the termination resistor R1.
図４は、出力回路の一例である、一般的なＣＭＯＳ回路の構成を示す図である。図４に示すように、電源端子と接地端子との間にＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタが直列に接続されている。ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの接続点が伝送線を介して入力回路に接続されている。 FIG. 4 is a diagram illustrating a configuration of a general CMOS circuit which is an example of an output circuit. As shown in FIG. 4, a P channel MOS transistor and an N channel MOS transistor are connected in series between a power supply terminal and a ground terminal. A connection point between the P channel MOS transistor and the N channel MOS transistor is connected to the input circuit via a transmission line.
図５は、高速信号伝送を行う場合の出力回路の一例である、一般的なＣＭＯＳ回路の構成を示す図である。図５に示すように、伝送線には、終端抵抗Ｒを介して終端電圧Ｖｔｔが供給されている。このように、図４、５に示す一般的な出力回路では、入力データは、ＣＭＯＳ回路に入力され、ＣＭＯＳ回路によって入力データに対応した論理信号が出力される。 FIG. 5 is a diagram illustrating a configuration of a general CMOS circuit, which is an example of an output circuit when high-speed signal transmission is performed. As shown in FIG. 5, a termination voltage Vtt is supplied to the transmission line via a termination resistor R. As described above, in the general output circuits shown in FIGS. 4 and 5, input data is input to the CMOS circuit, and a logic signal corresponding to the input data is output by the CMOS circuit.
本実施の形態に係る信号伝送回路では、各出力回路Ｏにおいて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれかが選択される。すなわち、入力データは、ＣＭＯＳ回路ＯＡ又は電流一定回路ＯＢのいずれか一方に入力される。 In the signal transmission circuit according to the present embodiment, in each output circuit O, either the CMOS circuit OA or the constant current circuit OB is selected. That is, input data is input to either the CMOS circuit OA or the constant current circuit OB.
ここで、信号伝送回路の動作の一例について、図３を参照して説明する。選択信号Ｓ１が「０」の場合は、スイッチＴｓｗ１１、Ｔｓｗ１２がＯＮし、スイッチＴｓｗ２１、Ｔｓｗ２２がＯＦＦする。これにより、ＣＭＯＳ回路ＯＡ１が選択される。 Here, an example of the operation of the signal transmission circuit will be described with reference to FIG. When the selection signal S1 is “0”, the switches Tsw11 and Tsw12 are turned on, and the switches Tsw21 and Tsw22 are turned off. Thereby, the CMOS circuit OA1 is selected.
一方、選択信号Ｓ１が「１」の場合は、スイッチＴｓｗ１１、Ｔｓｗ１２がＯＦＦし、スイッチＴｓｗ２１、Ｔｓｗ２２がＯＮする。これにより、電流一定回路ＯＢ１が選択される。 On the other hand, when the selection signal S1 is “1”, the switches Tsw11 and Tsw12 are turned off and the switches Tsw21 and Tsw22 are turned on. As a result, the constant current circuit OB1 is selected.
図６は、出力回路Ｏ１においてＣＭＯＳ回路ＯＡ１が選択された場合の送信回路１と受信回路２との接続を示している。ＣＭＯＳ回路ＯＡ１が選択されると、図６に示すように、接続点ｎ２と入力回路Ｌ１とが接続される。
FIG. 6 shows the connection between the
図６において、入力回路Ｌ１に入力されるＣＭＯＳ回路ＯＡ１からの論理信号をＶｉｎ（Ａ）とする。また、ＣＭＯＳ回路ＯＡ１において電源から流れる電流をＩｄｄ（Ａ）、ＣＭＯＳ回路ＯＡ１における電源ノイズをＶｄｄ２（Ａ）とする。 In FIG. 6, the logic signal from the CMOS circuit OA1 input to the input circuit L1 is Vin (A). Further, the current flowing from the power supply in the CMOS circuit OA1 is Idd (A), and the power supply noise in the CMOS circuit OA1 is Vdd2 (A).
図７は、出力回路Ｏ１において電流一定回路ＯＢ１が選択された場合の送信回路１と受信回路２との接続を示している。電流一定回路ＯＢ１が選択されると、図７に示すように、接続点ｎ３と入力回路Ｌ１とが接続される。
FIG. 7 shows the connection between the
図７において、入力回路Ｌ１に入力される電流一定回路ＯＢ１からの論理信号をＶｉｎ（Ｂ）とする。また、電流一定回路ＯＢ１において電源から流れる電流をＩｄｄ（Ｂ）、電流一定回路ＯＢ１における電源ノイズをＶｄｄ２（Ｂ）とする。 In FIG. 7, the logic signal from the constant current circuit OB1 input to the input circuit L1 is Vin (B). Further, the current flowing from the power supply in the constant current circuit OB1 is Idd (B), and the power supply noise in the constant current circuit OB1 is Vdd2 (B).
図８は、図５、６に示す夫々の場合の、入力回路Ｌ１に入力される論理信号Ｖｉｎ（Ａ）、Ｖｉｎ（Ｂ）の波形を示すグラフである。図８において、論理信号Ｖｉｎ（Ａ）は実線で、論理信号Ｖｉｎ（Ｂ）は破線で示されている。図８に示すように、論理信号Ｖｉｎ（Ａ）、Ｖｉｎ（Ｂ）は同じ波形である。 FIG. 8 is a graph showing the waveforms of the logic signals Vin (A) and Vin (B) input to the input circuit L1 in the cases shown in FIGS. In FIG. 8, the logic signal Vin (A) is indicated by a solid line, and the logic signal Vin (B) is indicated by a broken line. As shown in FIG. 8, the logic signals Vin (A) and Vin (B) have the same waveform.
図９は、図５、６に示す夫々の場合の、ＣＭＯＳ回路ＯＡ１、電流一定回路ＯＢ１において電源から流れる電流Ｉｄｄ（Ａ）、Ｉｄｄ（Ｂ）の波形を示すグラフである。図９において、電流Ｉｄｄ（Ａ）は実線で、電流Ｉｄｄ（Ｂ）は破線で示されている。 FIG. 9 is a graph showing waveforms of currents Idd (A) and Idd (B) flowing from the power supply in the CMOS circuit OA1 and the constant current circuit OB1 in the cases shown in FIGS. In FIG. 9, the current Idd (A) is indicated by a solid line, and the current Idd (B) is indicated by a broken line.
図９に示すように、ＣＭＯＳ回路ＯＡ１が選択されている場合、論理信号が「０」の場合は電流が流れないが、「１」の場合には電源から電流Ｉｄｄ（Ａ）が流れる。一方、電流一定回路ＯＢ１が選択されている場合、論理信号が「０」、「１」の場合のいずれも、一定の電流Ｉｄｄ（Ｂ）が流れている。 As shown in FIG. 9, when the CMOS circuit OA1 is selected, no current flows when the logic signal is “0”, but a current Idd (A) flows from the power source when the logic signal is “1”. On the other hand, when the constant current circuit OB1 is selected, the constant current Idd (B) flows in both cases where the logic signal is “0” or “1”.
図１０は、図５、６に示す夫々の場合の、ＣＭＯＳ回路ＯＡ１、電流一定回路ＯＢ１において電源から流れる電源ノイズＶｄｄ２（Ａ）、Ｖｄｄ２（Ｂ）を示すグラフである。図１０において、電源ノイズＶｄｄ２（Ａ）は実線で、Ｖｄｄ２（Ｂ）は破線で示されている。 FIG. 10 is a graph showing power supply noises Vdd2 (A) and Vdd2 (B) flowing from the power supply in the CMOS circuit OA1 and the constant current circuit OB1 in the cases shown in FIGS. In FIG. 10, the power supply noise Vdd2 (A) is indicated by a solid line, and Vdd2 (B) is indicated by a broken line.
上述したように、ＣＭＯＳ回路ＯＡ１が選択された場合は論理信号が「０」の場合と「１」の場合で電流量が異なる。一方、電流一定回路ＯＢは選択された場合は、論理信号が「０」の場合と「１」の場合のいずれにおいても、電流量は一定となっている。このため、電源ノイズＶｄｄ２（Ａ）よりもＶｄｄ２（Ｂ）のほうが小さくなる。 As described above, when the CMOS circuit OA1 is selected, the amount of current differs depending on whether the logic signal is “0” or “1”. On the other hand, when the current constant circuit OB is selected, the current amount is constant regardless of whether the logic signal is “0” or “1”. For this reason, Vdd2 (B) is smaller than power supply noise Vdd2 (A).
このように、出力回路Ｏとして、電流一定回路ＯＢを選択した場合は、ＣＭＯＳ回路ＯＡを選択した場合よりも電源ノイズを小さくすることができる。電源ノイズは、回路の許容値を超えると回路の誤動作を引き起こすため、許容値以下に抑える必要がある。 Thus, when the constant current circuit OB is selected as the output circuit O, the power supply noise can be made smaller than when the CMOS circuit OA is selected. If the power supply noise exceeds the allowable value of the circuit, it causes a malfunction of the circuit.
一方、ＣＭＯＳ回路ＯＡは、電流一定回路ＯＢよりも平均した消費電力が小さくなる。従って、電源ノイズを許容値以下に抑えつつ、消費電力が小さくなるように、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢの選択数を最適とすることが望ましい。これにより、電源ノイズを低減することができるとともに、消費電力を抑制することができる。 On the other hand, the CMOS circuit OA consumes less power than the constant current circuit OB. Therefore, it is desirable to optimize the number of selections of the CMOS circuit OA and the constant current circuit OB so as to reduce the power consumption while suppressing the power supply noise below an allowable value. Thereby, power supply noise can be reduced and power consumption can be suppressed.
以上説明したように、本実施の形態では、出力回路Ｏにおいて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢとが選択可能に設けられている。電流一定回路ＯＢを選択することにより、出力回路Ｏにおける変化電流を制御することができる。これにより、ＣＭＯＳ回路ＯＡから出力された信号を入力回路Ｌで受信する信号伝送回路に比べて、電源ノイズを低減することができる。 As described above, in the present embodiment, in the output circuit O, the CMOS circuit OA and the constant current circuit OB are provided so as to be selectable. By selecting the constant current circuit OB, the change current in the output circuit O can be controlled. Thereby, compared with the signal transmission circuit which receives the signal output from the CMOS circuit OA by the input circuit L, the power supply noise can be reduced.
また、多ビットの出力回路Ｏのうち、電源から流れる電流を一定とする電流一定回路ＯＢを選択する個数を最適化することにより、電源ノイズの低減とともに、消費電力の抑制を実現できる。 Further, by optimizing the number of the constant current circuits OB that make the current flowing from the power source constant among the multi-bit output circuits O, power noise can be reduced and power consumption can be suppressed.
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。 A part or all of the above-described embodiment can be described as in the following supplementary notes, but is not limited thereto.
（付記１）
論理信号を出力する信号出力回路と、
前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、
入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路と、
を備える出力回路。
（付記２）
前記選択回路は、電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項１に記載の出力回路。
（付記３）
前記論理信号が出力される伝送線は終端されていることを特徴とする請求項１又は２に記載の出力回路。
（付記４）
前記信号出力回路は、電源に接続されたＣＭＯＳ回路である請求項１〜３のいずれか１項に記載の出力回路。
（付記５）
前記電流一定回路は、前記電源から流れる電流を一定とする請求項４に記載の出力回路。
（付記６）
請求項１〜５のいずれか１項に記載の出力回路と、
終端された伝送路を介して前記出力回路と接続される入力回路と、
を備える信号伝送回路。
（付記７）
複数の前記出力回路と、
複数の前記出力回路のそれぞれに伝送線を介して接続される複数の入力回路とを備え、
複数の前記出力回路のうちの一部では前記信号出力回路が選択され、残りの前記出力回路では前記電流一定回路が選択される請求項６に記載の信号伝送回路。
（付記８）
入力される選択信号に応じて、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する電流一定回路のいずれか一方にデータを入力し、
前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する、
信号伝送方法。
（付記９）
電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項８に記載の信号伝送方法。
（付記１０）
複数の出力回路のうちの一部において、前記信号出力回路を選択し、
残りの前記出力回路では、前記電流一定回路を選択する、
請求項８又は９に記載の信号伝送方法。
(Appendix 1)
A signal output circuit for outputting a logic signal;
A current constant circuit provided in parallel with the signal output circuit for outputting the same logic signal as the signal output circuit;
A selection circuit that inputs data to one of the signal output circuit and the current constant circuit according to an input selection signal, and outputs a logic signal corresponding to the data;
An output circuit comprising:
(Appendix 2)
The output circuit according to
(Appendix 3)
3. The output circuit according to
(Appendix 4)
The output circuit according to
(Appendix 5)
The output circuit according to claim 4, wherein the constant current circuit constants a current flowing from the power source.
(Appendix 6)
The output circuit according to any one of
An input circuit connected to the output circuit via a terminated transmission line;
A signal transmission circuit comprising:
(Appendix 7)
A plurality of the output circuits;
A plurality of input circuits connected to each of the plurality of output circuits via transmission lines;
The signal transmission circuit according to claim 6, wherein the signal output circuit is selected in a part of the plurality of output circuits, and the constant current circuit is selected in the remaining output circuits.
(Appendix 8)
In accordance with an input selection signal, data is input to one of a signal output circuit that outputs a logic signal and a current constant circuit that outputs the same logic signal as the signal output circuit,
A logic signal corresponding to the data is output from either the signal output circuit to which the data is input or the current constant circuit.
Signal transmission method.
(Appendix 9)
The signal transmission method according to claim 8, wherein the constant current circuit is selected when power supply noise is suppressed to an allowable value or less.
(Appendix 10)
In some of the plurality of output circuits, the signal output circuit is selected,
In the remaining output circuits, the constant current circuit is selected.
The signal transmission method according to claim 8 or 9.
１ 送信回路
２ 受信回路
３ 伝送路
Ｏ 出力回路
ＯＡ ＣＭＯＳ回路
ＯＢ 電流一定回路
Ｓ 選択信号
Ｄ 入力データ
Ｌ 入力回路
Ｒ 終端抵抗
ＳＬ 選択回路
Ｔｓｗ スイッチ
Ｔｐ ＰＭＯＳトランジスタ
Ｔｎ ＮＭＯＳトランジスタ
DESCRIPTION OF
Claims (7)
前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、
入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方を選択してデータを入力し、当該データに応じた論理信号を出力させる選択回路と、
を有する複数の出力回路と、
複数の前記出力回路のそれぞれに伝送線を介して接続される複数の入力回路と、
を備え、
電源ノイズを考慮して、前記複数の出力回路のうち、前記信号出力回路が選択される数と、前記電流一定回路が選択される数が最適化される信号伝送回路。 A signal output circuit for outputting a logic signal;
A current constant circuit provided in parallel with the signal output circuit for outputting the same logic signal as the signal output circuit;
A selection circuit that selects one of the signal output circuit and the constant current circuit according to an input selection signal, inputs data, and outputs a logic signal corresponding to the data;
A plurality of output circuits having:
A plurality of input circuits connected to each of the plurality of output circuits via transmission lines;
With
In consideration of power supply noise, the number of the signal output circuits selected from the plurality of output circuits and the number of the constant current circuits selected are optimized.
残りの前記出力回路ではは前記信号出力回路が選択される、 In the remaining output circuits, the signal output circuit is selected.
請求項１に記載の信号伝送回路。 The signal transmission circuit according to claim 1.
前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する、
信号伝送方法。 Among a plurality of output circuits having a signal output circuit that outputs a logic signal and a constant current circuit that outputs the same logic signal as the signal output circuit, the number of the signal output circuits selected in consideration of power supply noise Optimize the number of the constant current circuit selected, and according to a selection signal input to each of the plurality of output circuits, select one of the signal output circuit and the constant current circuit, and input data,
A logic signal corresponding to the data is output from either the signal output circuit to which the data is input or the current constant circuit.
Signal transmission method.
残りの前記出力回路では前記信号出力回路を選択する、 In the remaining output circuits, the signal output circuit is selected.
請求項６に記載の信号伝送方法。 The signal transmission method according to claim 6.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011207513A JP5799704B2 (en) | 2011-09-22 | 2011-09-22 | Signal transmission circuit and signal transmission method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011207513A JP5799704B2 (en) | 2011-09-22 | 2011-09-22 | Signal transmission circuit and signal transmission method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013070250A JP2013070250A (en) | 2013-04-18 |
| JP5799704B2 true JP5799704B2 (en) | 2015-10-28 |
Family
ID=48475431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011207513A Expired - Fee Related JP5799704B2 (en) | 2011-09-22 | 2011-09-22 | Signal transmission circuit and signal transmission method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5799704B2 (en) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03159313A (en) * | 1989-11-17 | 1991-07-09 | Hitachi Ltd | Output circuit and semiconductor integrated circuit device |
| JPH10135815A (en) * | 1996-10-24 | 1998-05-22 | Seiko Epson Corp | Semiconductor integrated circuit |
| JP3490045B2 (en) * | 2000-04-26 | 2004-01-26 | Ｎｅｃマイクロシステム株式会社 | Low noise buffer circuit |
| JP2008016926A (en) * | 2006-07-03 | 2008-01-24 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
-
2011
- 2011-09-22 JP JP2011207513A patent/JP5799704B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013070250A (en) | 2013-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4267655B2 (en) | Electronic circuit, differential transmitter configured as electronic circuit, and method of forming self-series terminated transmitter (segmentation and amplitude accuracy and high voltage protection for amplitude control, pre-emphasis control and slew rate control Self-series terminated serial link transmitter with voltage regulation for) | |
| US7733128B2 (en) | Transmitting apparatus | |
| US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
| US9722582B2 (en) | Semiconductor device with output driver pre-emphasis scheme | |
| US20130002301A1 (en) | Single-ended configurable multi-mode driver | |
| US20080024178A1 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
| US9054578B2 (en) | Hybrid driver including a turbo mode | |
| US8952725B2 (en) | Low voltage differential signal driving circuit and electronic device compatible with wired transmission | |
| JP2002094365A (en) | Output buffer circuit | |
| JP2008182516A (en) | Interface circuit and semiconductor integrated circuit | |
| US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
| WO2017221508A1 (en) | Ringing suppression circuit | |
| US9419616B2 (en) | LVDS driver | |
| CN113096698B (en) | Off-chip driving circuit and signal compensation method | |
| CN105099438B (en) | Semiconductor device with a plurality of transistors | |
| US7825694B2 (en) | Differential output circuit | |
| JP5109717B2 (en) | Transmitter circuit | |
| US7656198B1 (en) | Method and apparatus for providing a combination differential driver | |
| US20040032289A1 (en) | Low-power voltage modulation circuit for pass devices | |
| JP5799704B2 (en) | Signal transmission circuit and signal transmission method | |
| US9191006B1 (en) | Current-limited level shift circuit | |
| JP2007243809A (en) | Semiconductor integrated circuit device | |
| KR20100133610A (en) | Voltage level shifter | |
| CN113872624B (en) | Transmitter and equalization circuit and transmitter circuit thereof | |
| US20080024162A1 (en) | Constant impedance cmos output buffer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150810 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5799704 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |