JP5780191B2 - パワーモジュール、及び、パワーモジュールの製造方法 - Google Patents
パワーモジュール、及び、パワーモジュールの製造方法 Download PDFInfo
- Publication number
- JP5780191B2 JP5780191B2 JP2012075133A JP2012075133A JP5780191B2 JP 5780191 B2 JP5780191 B2 JP 5780191B2 JP 2012075133 A JP2012075133 A JP 2012075133A JP 2012075133 A JP2012075133 A JP 2012075133A JP 5780191 B2 JP5780191 B2 JP 5780191B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- fired
- power module
- particles
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
そして、このようなパワーモジュール用基板は、その回路層上に、はんだ材を介してパワー素子としての半導体素子が搭載される。なお、この種のパワーモジュール用基板としては、セラミックス基板の下面にも放熱のために熱伝導性に優れた金属板を接合し、その金属板を介して冷却器を接合して、放熱させる構造としたものが知られている。
ここで、アルミニウムからなる回路層においては、表面にアルミニウムの酸化皮膜が形成されるため、はんだ材との接合を良好に行うことができない。また、銅からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の導電性が劣化するといった問題がある。
また、特許文献3、4には、はんだ材を用いずに金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
また、特許文献3、4に開示されたように、金属酸化物と還元剤とを用いて半導体素子を接合した場合には、やはり、酸化物ペーストの焼成層が薄く形成されることから、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、パワーモジュールの性能が劣化するおそれがあった。
また、第1焼成層及び第2焼成層が積層されているので、回路層と半導体素子との間に介在する接合層の厚さを確保することができる。よって、熱サイクル負荷時の応力が半導体素子に作用することを抑制でき、半導体素子自体の破損を防止することができる。
また、この第1焼成層の上に、体積モード径0.8μmを超えて20μm以下の金属Ag粒子と酸化銀が還元された還元銀粒子、体積モード径が20nm以上800nm以下の微細金属Ag粒子の焼成体からなる第2焼成層が形成されているので、この第2焼成層を形成する際に半導体素子を接合することが可能となる。ここで、酸化銀を還元した場合には、微細な銀粒子(還元銀粒子)が生成することから、第2焼成層を緻密な構造とすることができる。そして、第2焼成層には体積モード径0.8μmを超えて20μm以下の金属Ag粒子が焼成されているので、第2焼成層に大きな空隙が形成されることを抑制することができる。また、第2焼成層の空隙率を20%以下とすることによって、冷熱サイクル試験及びパワーサイクル試験後の熱抵抗上昇率を抑えることができる。
この場合、回路層の表面に形成されている酸化皮膜をガラス層に反応させて除去することができ、回路層と半導体素子とを確実に接合することができる。
この場合、0.8μmを超えて20μm以下の金属Ag粒子を含有しているので、焼成体からなる第2焼成層に空隙が形成されることを抑制することができる。さらに、酸化銀ペーストを焼成する際に、酸化銀が還元剤によって確実に還元されて微細な還元銀粒子が生成し、焼成体を緻密な構造とすることができる。また、還元剤は、酸化銀を還元する際に分解されるため、焼成体に残存しにくく、焼成体における導電性を確保することができる。さらに、例えば300℃といった比較的低温条件で焼成することが可能となるため、半導体素子の接合温度を低く抑えることができ、半導体素子への熱負荷を低減することができる。また、体積モード径0.8μm以下となる微細Ag粒子を加えた場合、第2焼成層の緻密性を向上させることができる。
この場合には、AlN、Si3N4又はAl2O3から選択されるセラミックス基板は、絶縁性及び強度に優れており、パワーモジュールの信頼性の向上を図ることができる。また、このセラミックス基板上に金属板を接合することによって、容易に回路層を形成することが可能となる。
また、前記第1焼成層の上に、酸化銀と還元剤とを含む酸化銀ペーストを塗布する工程と、塗布された酸化銀ペーストの上に半導体素子を積層する工程と、前記半導体素子と前記パワーモジュール用基板とを積層した状態で加熱して、前記第1焼成層の上に第2焼成層を形成する工程と、を備えているので、第2焼成層を焼成する際に前記半導体素子と前記回路層とを接合することができる。
さらに、体積モード径0.8μmを超えて20μm以下の金属Ag粒子と体積モード径が20nm以上800nm以下の微細金属Ag粒子とを含む酸化銀ペーストを塗布し、加熱して第2焼成層を形成するので、第2焼成層の内部に大きな空隙が発生することを抑制することができる。また、酸化銀の重量[Ag−O]と金属Ag粒子の重量[Ag]との質量比[Ag−O]/[Ag]が、50/50≦[Ag−O]/[Ag]≦99/1の範囲内としていることによって、緻密な第2焼成層を形成することができる。[Ag−O]/[Ag]が99/1を超える場合には、金属Ag粒子が少なすぎるために、焼成体からなる導電性焼成部の内部に空隙が多数発生してしまうおそれがある。一方、[Ag−O]/[Ag]が50/50未満である場合には、酸化銀の還元による発熱量が不足し、焼結が不十分となるおそれがある。また、微細な還元銀粒子が不足してしまうため、空隙率も上昇する。したがって、前記酸化銀と前記金属Ag粒子との質量比[Ag−O]/[Ag]を、50/50≦[Ag−O]/[Ag]≦99/1の範囲内に設定している。
この場合、前記酸化銀ペーストの焼成温度が400℃以下とされているので、酸化銀ペーストを焼成して半導体素子を接合する際の温度を低く抑えることができ、半導体素子への熱負荷を低減することができる。また、前記酸化銀ペーストの焼成温度が150℃以上とされているので、酸化銀ペーストに含まれる還元剤等を除去することができ、第2焼成層における導電性及び強度を確保することができる。
この場合、前記ガラス含有Agペーストの焼成温度が350℃以上とされているので、ガラス含有Agペースト内の有機成分等を除去でき、第1焼成層を確実に形成することができる。また、前記ガラス含有Agペーストの焼成温度が645℃以下とされているので、回路層や絶縁層の熱劣化を防止することができる。
このパワーモジュール1は、回路層12が配設されたパワーモジュール用基板10と、回路層12の一方の面(図1において上面)に接合された半導体素子3と、パワーモジュール用基板10の他方側に配設された冷却器40とを備えている。
セラミックス基板11は、回路層12と金属層13との間の電気的接続を防止するものであって、絶縁性の高いAlN(窒化アルミ)で構成されている。また、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。
なお、第1焼成層31及び第2焼成層38は、図1に示すように、回路層12の表面全体には形成されておらず、半導体素子3が配設される部分にのみ選択的に形成されている。
ガラス層32内部には、平均粒径が数ナノメートル程度の微細な導電性粒子34が分散されている。この導電性粒子34は、Ag又はAlの少なくとも一方を含有する結晶性粒子とされている。なお、ガラス層32内の導電性粒子34は、例えば透過型電子顕微鏡(TEM)を用いることで観察されるものである。
また、Ag層33の内部には、平均粒径が数ナノメートル程度の微細なガラス粒子35が分散されている。
本実施形態においては、ガラス層32の厚さtgが0.01μm≦tg≦5μm、Ag層33の厚さtaが1μm≦ta≦100μm、第1焼成層31全体の厚さt1が1.01μm≦t1≦105μmとなるように構成されている。
なお、この第2焼成層38においては、第1焼成層31のAg層33で観察されたガラス粒子は存在していない、若しくは、非常に少ない。このガラス粒子の濃淡によって、第1焼成層31のAg層33と第2焼成層38との判別を行うことが可能となる。
本実施形態においては、第2焼成層38の厚さt2が5μm≦t2≦50μmとされている。
このガラス含有Agペーストは、Ag粉末と、ZnOを含有する無鉛ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ag粉末と無鉛ガラス粉末とからなる粉末成分の含有量が、ガラス含有Agペースト全体の60質量%以上90質量%以下とされており、残部が樹脂、溶剤、分散剤とされている。なお、本実施形態では、Ag粉末と無鉛ガラス粉末とからなる粉末成分の含有量は、ガラス含有Agペースト全体の85質量%とされている。
また、このガラス含有Agペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整されている。
無鉛ガラス粉末は、主成分としてBi2O3、ZnO、B2O3を含むものとされており、そのガラス転移温度が300℃以上450℃以下、軟化温度が600℃以下、結晶化温度が450℃以上とされている。また、Ag粉末の重量Aと無鉛ガラス粉末の重量Gとの質量比A/Gは、80/20から99/1の範囲内に調整されており、本実施形態では、A/G=85/15とした。
樹脂は、ガラス含有Agペーストの粘度を調整するものであり、500℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくガラス含有Agペーストを構成してもよい。
Bi2O3:68質量%以上93質量%以下、
ZnO:1質量%以上20質量%以下、
B2O3:1質量%以上11質量%以下、
SiO2:5質量%以下、
Al2O3:5質量%以下、
Fe2O3:5質量%以下、
CuO:5質量%以下、
CeO2:5質量%以下、
ZrO2:5質量%以下、
アルカリ金属酸化物:2質量%以下、
アルカリ土類金属酸化物:7質量%以下、
とされている。
得られた溶融物を、カーボン、スチール、銅板、双ロール、水等に投下して急冷することにより、均一なガラス塊を製出する。
このガラス塊を、ボールミル、ジェットミル等で粉砕し、粗大粒子を分級することにより、無鉛ガラス粉末が得られる。ここで、本実施形態では、無鉛ガラス粉末の中心粒径d50(体積基準)を0.1μm以上5.0μm以下の範囲内としている。
まず、溶剤に樹脂を溶解させ、ビークルと呼ばれる有機混合物を生成する(有機物混合工程S01)。
次に、有機混合物と分散剤とを混合し、ミキサーによって撹拌する(撹拌工程S02)。
そして、有機混合物と分散剤とを撹拌したものに対して、Ag粉末と無鉛ガラス粉末とを加えてミキサーによって予備混合する(予備混合工程S03)。
次に、予備混合物を、3本ロールミル機を用いて練り込みながら混合する(混錬工程S04)。
そして、混練工程S04によって得られた混錬物を、ペーストろ過機によってろ過する(ろ過工程S05)。
このようにして、前述のガラス含有Agペーストが製出されることになる。
この酸化銀ペーストは、酸化銀と、還元剤と、体積モード径0.8μmを超えて20μm以下の金属Ag粒子と、溶剤と、を含有しており、酸化銀の重量[Ag−O]と金属Ag粒子の重量[Ag]との質量比[Ag−O]/[Ag]が、50/50≦[Ag−O]/[Ag]≦99/1の範囲内に設定されている。本実施形態では、これらに加えて体積モード径20nm以上800nmの微細Ag粒子、及び有機金属化合物粉末を含有している。
本実施形態においては、酸化銀の含有量がペースト全体の10質量%以上40質量%以下、還元剤を1質量%以上10質量%以下、金属Ag粒子を2質量%以上20質量%以下、微細Ag粒子を1質量%以上10質量%以下、有機金属化合物粉末を0質量%以上10質量%以下、樹脂を0質量%以上2質量%以下の範囲で含有し、残部が溶剤とされている。
なお、この酸化銀ペーストは、その粘度が10Pa・s以上100Pa・s以下、より好ましくは30Pa・s以上80Pa・s以下に調整されている。
アルコールであれば、例えば、メタノール、エタノール、プロパノール、ブチルアルコール、ペンチルアルコール、ヘキシルアルコール、オクチルアルコール、ノニルアルコール、デシルアルコール、ウンデシルアルコール、ドデシルアルコール、ラウリルアルコール、ミリスチルアルコール、セチルアルコール、ステアリルアルコール等の1級アルコールを用いることができる。なお、これら以外にも、多数のアルコール基を有する化合物を用いてもよい。
有機酸であれば、例えば、ブタン酸、ペンタン酸、ヘキサン酸、ヘプタン酸、オクタン酸、ノナン酸、デカン酸、ウンデカン酸、ドデカン酸、トリデカン酸、テトラデカン酸、ペンタデカン酸、ヘキサデカン酸、ヘプタデカン酸、オクタデカン酸、ノナンデカン酸などの飽和脂肪酸を用いることができる。なお、これら以外にも、不飽和脂肪酸を用いてもよい。
具体的には、α-テルピネオール、酢酸2エチルヘキシル、酢酸3メチルブチル等を用いることができる。
まず、酸化銀粉末と、還元剤(固体)と、体積モード径0.8μmを超えて20μm以下の金属Ag粉末(金属Ag粒子)と、有機金属化合物粉末と、を混合し、固体成分混合物を生成する(固体成分混合工程S11)。
次に、この固体成分混合物に、溶剤を添加して撹拌する(撹拌工程S12)。
そして、撹拌物を、ロールミル機(例えば3本ロールミル)を用いて練り込みながら混合する(混練工程S13)。
このようにして、前述の酸化銀と金属Ag粒子が分散した酸化銀ペーストが製出されることになる。なお、得られた酸化銀ペーストは、冷蔵庫等によって低温(例えば5〜15℃)で保存しておくことが好ましい。
まず、回路層12となるアルミニウム板及び金属層13となるアルミニウム板を準備し、これらのアルミニウム板を、セラミックス基板11の一方の面及び他方の面にそれぞれろう材を介して積層し、加圧・加熱後冷却することによって、前記アルミニウム板とセラミックス基板11とを接合する(回路層接合工程S21)。なお、このろう付けの温度は、640℃〜650℃に設定されている。
なお、ガラス含有Agペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Agペーストを回路層12の半導体素子3が搭載される部分に形成した。
この第1焼成工程S24により、回路層12の一方の面に、ガラス層32とAg層33とを備えた第1焼成層31が形成される。このとき、ガラス層32によって、回路層12の表面に自然発生していたアルミニウム酸化皮膜が除去されることになり、回路層12に直接ガラス層32が形成される。
さらに、Ag層33の内部に、平均粒径が数ナノメートル程度の微細なガラス粒子35が分散されることになる。このガラス粒子35は、Ag粉末の焼結が進行していく過程で、残存したガラス成分が凝集したものと推測される。
なお、酸化銀ペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によって酸化銀ペーストを印刷した。
そして、半導体素子3とパワーモジュール用基板10とを積層した状態で加熱炉内に装入し、酸化銀ペーストの焼成を行う(第2焼成工程S27)。このときの焼成温度を150〜400℃とする。
したがって、第1焼成層31及び第2焼成層38を介して半導体素子3と回路層12との間で電気を確実に導通することが可能となり、信頼性の高いパワーモジュール1を構成することができる。
さらに、本実施形態では、セラミックス基板11の他方側(図1において下側)に、金属層13および緩衝層15を介して冷却器40が配設されているので、半導体素子3からの発熱によってパワーモジュール1が高温となることを防止することができる。
さらに、酸化銀ペーストに混合する還元剤として、室温で固体であるものを用いているので、焼成前に還元反応が進行することを防止できる。
また、酸化銀ペーストには、分散剤や樹脂が添加されていないことから、第2焼成層38に有機物が残存することを防止できる。
例えば、回路層及び金属層を構成する金属板を純度99.99%の純アルミニウムの圧延板としたものとして説明したが、これに限定されることはなく、他のアルミニウム又はアルミニウム合金で構成されていてもよい。また、金属層を構成する金属板を、純銅、または、銅合金で構成されたものとしてもよい。
さらに、金属層を構成する金属板を銅又は銅合金で構成した場合には、銅又は銅合金からなる金属板をセラミックス基板に接合する際に、直接接合法(DBC法)、活性金属法、鋳造法等を適用することができる。
さらに、酸化銀ペーストの原料、配合量については、実施形態に記載されたものに限定されることはない。例えば有機金属化合物を含有しないものであってもよい。
また、第1焼成層31におけるガラス層32とAg層33の厚さ、第2焼成層38の厚さについても、本実施形態に限定されるものではない。
さらに、冷却器の天板部をアルミニウムで構成したものとして説明したが、アルミニウム合金、又はアルミニウムを含む複合材等で構成されていてもよいし、その他の材料で構成されていてもよい。さらに、冷却器として、放熱フィン及び冷却媒体の流路を有するもので説明したが、冷却器の構造に特に限定はない。
本発明例として、前述の実施形態に記載されたパワーモジュール1を準備した。すなわち、純度99.99%以上のアルミニウム板からなる回路層12上に、ガラス含有Agペーストの焼成体からなる第1焼成層31を形成し、かつ、この第1焼成層31の上に、酸化銀ペーストの焼成体からなる第2焼成層38を形成して半導体素子3を接合した。
また、回路層12及び金属層13は、4Nアルミニウムで構成され、25mm×15mm、厚さ0.6mmのものを使用した。
半導体素子3は、IGBT素子とし、13mm×10mm、厚さ0.25mmのものを使用した。
また、第1焼成層31の上に酸化銀ペーストを塗布する酸化銀ペースト塗布工程S25では、酸化銀ペーストの塗布厚さを50μmとした。また、第2焼成工程S27では、焼成温度を300℃、焼成時間を2時間とした。
比較例1として、金属Ag粒子を含有しない酸化銀ペーストを用いたこと以外は本発明例と同様にして、パワーモジュールを作製した。比較例2から比較例4として、表1の条件で作製した酸化銀ペーストを用いて、本発明例と同様にしてパワーモジュールを作製した。
従来例として、上述の回路層12の表面に厚さ5μmのNiめっき膜を形成し、はんだ材(Sn−Ag−Cu系無鉛はんだ)を介して半導体素子3を載置し、還元炉内においてはんだ接合したパワーモジュールを準備した。
(体積モード径)
金属Ag粉末(金属Ag粒子)の粒径は、SEM(走査型電子顕微鏡)によって約5000倍の倍率で撮影し、得られた画像から金属Ag粒子の粒子200個について一次粒径を測定して粒径分布を作成し、作成した粒径分布から得られた体積モード値を体積モード径として算出したものである。なお、粒径は、粒子の投影面積と同じ面積を持つ円の直径で表したHeywood径を用いた。
(空隙率の測定)
本発明例、従来例、比較例、参考例のパワーモジュールの第2焼成層における空隙率を評価した。作製したパワーモジュールの第2焼成層の断面を、SEM(走査型電子顕微鏡)を用いて観察し、空隙率の面積を解析し、(空隙率)=(空隙の面積)/(第2焼成層全体の面積)×100の式により空隙率を求めた。
次に、各パワーモジュールに冷熱サイクル試験及びパワーサイクル試験を実施し、冷熱サイクル試験後の接合率並びに熱抵抗の上昇率、及びパワーサイクル試験後の熱抵抗の上昇率を評価した。
接合率は、超音波探傷装置を用いて評価し、以下の式から算出した。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子面積とした。超音波探傷像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
(接合率)={(初期接合面積)−(剥離面積)}/(初期接合面積)×100
熱抵抗は、次のようにして測定した。ヒータチップ(半導体素子)を100Wの電力で加熱し、熱電対を用いてヒータチップの温度を実測した。また、ヒートシンクを流通する冷却媒体(エチレングリコール:水=9:1)の温度を実測した。そして、ヒータチップの温度と冷却媒体の温度差を電力で割った値を熱抵抗とした。
パワーサイクル試験は、ヒータチップに、15V、150Aの通電条件で、通電時間2秒、冷却時間8秒を繰り返し実施し、IGBT素子の温度を30℃から130℃の範囲で変化させた。本実施例では、このパワーサイクルを20万回実施した。
この冷熱サイクル試験後、接合率及び熱抵抗の上昇率を測定した。また、パワーサイクル試験後、熱抵抗の上昇率を測定した。
その評価結果を表1に示す。
これに対して、従来例ではガラス含有Agペースト及び酸化銀ペーストを使用していないため、パワーサイクル試験後の熱抵抗上昇率が高くなった。
また、比較例1では、酸化銀ペーストが金属Ag粉末を含有していないため、第2焼成層38における空隙率が高く、パワーサイクル試験後の熱抵抗上昇率が高くなった。
比較例2では、金属Ag粉末(金属Ag粒子)の体積モード径が大きすぎるために、第2焼成層38に形成される大きな空隙を抑制することができず、冷熱サイクル試験後の熱抵抗上昇率が大きくなった。また、パワーサイクル試験後の熱抵抗上昇率も同様に大きくなった。
比較例3では、金属Ag粉末(金属Ag粒子)の体積モード径が小さすぎるために、第2焼成層の空隙率が高く、冷熱サイクル試験後の接合率が高いものの、熱抵抗上昇率が大きくなった。また、パワーサイクル試験後の熱抵抗上昇率も大きくなった。
比較例4では、酸化銀粉末に対する金属Ag粉末(金属Ag粒子)の質量比が多すぎるために、空隙率が高く、サイクル試験において剥離したため、熱抵抗評価を行うことができなかった。
上記のように、従来例及び比較例では、接合信頼性を十分に確保することができなかった。
3 半導体素子
10 パワーモジュール用基板
11 セラミックス基板(絶縁層)
12 回路層
31 第1焼成層
32 ガラス層
33 Ag層
34 導電性粒子
35 ガラス粒子
38 第2焼成層
Claims (7)
- 絶縁層の一方の面にアルミニウム又はアルミニウム合金から構成された回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールであって、
前記回路層の一方の面には、ガラス成分を含有するガラス含有Agペーストの焼成体からなる第1焼成層が形成されており、
該第1焼成層の上に、体積モード径0.8μmを超えて20μm以下の金属Ag粒子と、酸化銀が還元された還元銀粒子と、体積モード径が20nm以上800nm以下の微細金属Ag粒子の焼成体からなる第2焼成層が形成されており、前記第2焼成層の空隙率が20%以下であることを特徴とするパワーモジュール。 - 前記第1焼成層は、回路層の一方の面に形成されたガラス層と、このガラス層上に積層されたAg層と、を備えていることを特徴とする請求項1に記載のパワーモジュール。
- 前記第2焼成層は、酸化銀と、還元剤と、体積モード径0.8μmを超えて20μm以下の金属Ag粒子と、体積モード径が20nm以上800nm以下の微細金属Ag粒子と、を含む酸化銀ペーストの焼成体とされていることを特徴とする請求項1または請求項2に記載のパワーモジュール。
- 前記絶縁層が、AlN、Si3N4又はAl2O3から選択されるセラミックス基板であることを特徴とする請求項1から請求項3のいずれか一項に記載のパワーモジュール。
- 絶縁層の一方の面にアルミニウム又はアルミニウム合金から構成された回路層が配設されたパワーモジュール用基板と、前記回路層上に搭載される半導体素子と、を備えたパワーモジュールの製造方法であって、
前記回路層の一方の面に、ガラス成分を含有するガラス含有Agペーストを塗布し、加熱処理することにより、第1焼成層を形成する工程と、
前記第1焼成層の上に、酸化銀と、還元剤と、体積モード径0.8μmを超えて20μm以下の金属Ag粒子と、体積モード径が20nm以上800nm以下の微細金属Ag粒子と、を含み、前記酸化銀の重量[Ag−O]と前記金属Ag粒子の重量[Ag]との質量比[Ag−O]/[Ag]が、50/50≦[Ag−O]/[Ag]≦99/1の範囲内とされている酸化銀ペーストを塗布する工程と、
塗布された酸化銀ペーストの上に半導体素子を積層する工程と、
前記半導体素子と前記パワーモジュール用基板とを積層した状態で加熱して、前記第1焼成層の上に第2焼成層を形成する工程と、を備え、
前記半導体素子と前記回路層とを接合することを特徴とするパワーモジュールの製造方法。 - 第2焼成層を形成する工程における前記酸化銀ペーストの焼成温度が、150℃以上400℃以下であることを特徴とする請求項5に記載のパワーモジュールの製造方法。
- 前記第1焼成層を形成する工程における前記ガラス含有Agペーストの焼成温度が、350℃以上645℃以下であることを特徴とする請求項5又は請求項6に記載のパワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012075133A JP5780191B2 (ja) | 2012-03-28 | 2012-03-28 | パワーモジュール、及び、パワーモジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012075133A JP5780191B2 (ja) | 2012-03-28 | 2012-03-28 | パワーモジュール、及び、パワーモジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013207116A JP2013207116A (ja) | 2013-10-07 |
JP5780191B2 true JP5780191B2 (ja) | 2015-09-16 |
Family
ID=49525900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012075133A Active JP5780191B2 (ja) | 2012-03-28 | 2012-03-28 | パワーモジュール、及び、パワーモジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5780191B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6613929B2 (ja) * | 2016-02-01 | 2019-12-04 | 三菱マテリアル株式会社 | Ag下地層付き金属部材、Ag下地層付き絶縁回路基板、半導体装置、ヒートシンク付き絶縁回路基板、及び、Ag下地層付き金属部材の製造方法 |
US10707146B2 (en) | 2016-04-21 | 2020-07-07 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing same, for releaved stress and high heat conductivity |
JP6209666B1 (ja) * | 2016-12-02 | 2017-10-04 | 田中貴金属工業株式会社 | 導電性接合材料及び半導体装置の製造方法 |
JP2021038427A (ja) * | 2019-09-02 | 2021-03-11 | 株式会社大阪ソーダ | 銀粒子の焼結体 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006202938A (ja) * | 2005-01-20 | 2006-08-03 | Kojiro Kobayashi | 半導体装置及びその製造方法 |
JP5023710B2 (ja) * | 2007-01-19 | 2012-09-12 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP5212298B2 (ja) * | 2009-05-15 | 2013-06-19 | 三菱マテリアル株式会社 | パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 |
JP5041454B2 (ja) * | 2010-03-18 | 2012-10-03 | 古河電気工業株式会社 | 導電接続部材 |
-
2012
- 2012-03-28 JP JP2012075133A patent/JP5780191B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013207116A (ja) | 2013-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5966379B2 (ja) | パワーモジュール、及び、パワーモジュールの製造方法 | |
JP6085968B2 (ja) | 金属部材付パワーモジュール用基板、金属部材付パワーモジュール、及び金属部材付パワーモジュール用基板の製造方法 | |
KR102066300B1 (ko) | 땜납 접합 구조, 파워 모듈, 히트 싱크가 형성된 파워 모듈용 기판 및 그것들의 제조 방법, 그리고 땜납 하지층 형성용 페이스트 | |
JP5664625B2 (ja) | 半導体装置、セラミックス回路基板及び半導体装置の製造方法 | |
JP5212298B2 (ja) | パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP5707886B2 (ja) | パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュールおよびパワーモジュール用基板の製造方法 | |
JP5304508B2 (ja) | 導電性組成物 | |
JP5780191B2 (ja) | パワーモジュール、及び、パワーモジュールの製造方法 | |
JP5915233B2 (ja) | はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板及びそれらの製造方法 | |
JP5707885B2 (ja) | パワーモジュール用基板、冷却器付パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP5982954B2 (ja) | パワーモジュール、及び、パワーモジュールの製造方法 | |
JP5962025B2 (ja) | 導電性組成物及び接合体の製造方法 | |
JP6040729B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5966504B2 (ja) | はんだ接合構造、パワーモジュール、ヒートシンク付パワーモジュール用基板、並びに、はんだ接合構造の製造方法、パワーモジュールの製造方法、ヒートシンク付パワーモジュール用基板の製造方法 | |
JP2013125779A (ja) | はんだ接合構造、パワーモジュール、放熱板付パワーモジュール用基板及び冷却器付パワーモジュール用基板 | |
CN102810524B (zh) | 功率模块及功率模块的制造方法 | |
JP6070092B2 (ja) | パワーモジュール及びパワーモジュールの製造方法 | |
JP2013168240A (ja) | はんだ下地層形成用ペースト | |
JP5821743B2 (ja) | 導電性組成物及び接合体の製造方法 | |
JP5585407B2 (ja) | 導電性組成物 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5780191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |